JP2017076357A - Ｕｆｓ装置の作動方法、ｕｆｓホストの作動方法、及びそれらを含むシステムの作動方法 - Google Patents

Ｕｆｓ装置の作動方法、ｕｆｓホストの作動方法、及びそれらを含むシステムの作動方法 Download PDF

Info

Publication number
JP2017076357A
JP2017076357A JP2016001460A JP2016001460A JP2017076357A JP 2017076357 A JP2017076357 A JP 2017076357A JP 2016001460 A JP2016001460 A JP 2016001460A JP 2016001460 A JP2016001460 A JP 2016001460A JP 2017076357 A JP2017076357 A JP 2017076357A
Authority
JP
Japan
Prior art keywords
ufs
host
link
warm reset
completion response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016001460A
Other languages
English (en)
Other versions
JP6654048B2 (ja
Inventor
松 虎 尹
Song-Ho Yoon
松 虎 尹
晶 許
Jeong Hur
晶 許
在 奎 李
Jae Gui Lee
在 奎 李
悳 鉉 張
Duck Hyun Chang
悳 鉉 張
珠 榮 黄
Joo-Young Hwang
珠 榮 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2017076357A publication Critical patent/JP2017076357A/ja
Application granted granted Critical
Publication of JP6654048B2 publication Critical patent/JP6654048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】リンクを通じてデータを伝送することができない状況が発生する場合、状況を自動で感知し、感知の結果によって、ＵＦＳ装置に対するウォームリセットをトリガーすることができるＵＦＳ装置の作動方法を提供する。
【解決手段】ＵＦＳホストとリンクを通じて通信する構造を有するＵＦＳ装置の作動方法は、ＵＦＳ装置が、リンクを通じてＵＦＳホストと通信する段階と、ＵＦＳ装置が、リンクに対するウォームリセットの要否を判断する段階と、ウォームリセットが必要であると判断された場合、ＵＦＳ装置が、ウォームリセットのイニシエータとして作動する段階と、を含む。ウォームリセットは、ＵｎｉＰｒｏウォームリセットであり得る。
【選択図】図４

Description

本発明は、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）装置の作動方法に係り、特に、リンクに対するウォームリセット（ｗａｒｍ ｒｅｓｅｔ）をトリガー（ｔｒｉｇｇｅｒ）することができるＵＦＳ装置の作動方法、ＵＦＳホストの作動方法、及びそれらを含むＵＦＳシステムの作動方法に関する。
ＵＦＳホストとＵＦＳ装置は、リンク（ｌｉｎｋ）を通じてデータを送受信する。ＵＦＳ装置でＵＦＳ書き込み（ｗｒｉｔｅ）命令が処理される途中で、リンクを通じるデータ送受信が不可能な状況が発生すれば、ＵＦＳ装置は、書き込み命令の処理が完了されたことを示す完了応答をリンクを通じてＵＦＳホストに伝送することができない。
この際、ＵＦＳホストのＵＦＳドライバは、指定されたタイムアウト（ｔｉｍｅ−ｏｕｔ）まで完了応答を待つ。ＵＦＳドライバが、完了応答を受信することができなければ、装置タイムアウトエラー（ｔｉｍｅ−ｏｕｔ ｅｒｒｏｒ）が発生する。ＵＦＳドライバは、書き込み命令の失敗を示す書き込み命令失敗をアプリケーション（ａｐｐｌｉｃａｔｉｏｎ）に伝送する。この場合、アプリケーションが要求した書き込み命令が正常に処理されていないので、ＵＦＳ装置を含むＵＦＳシステムの正常作動は不可能である。
本発明は、上記従来のＵＦＳ装置の作動方法における問題点に鑑みてなされたものであって、本発明の目的は、リンクを通じてデータを伝送することができない状況が発生する場合、状況を自動で感知し、感知の結果によって、ＵＦＳ装置に対するウォームリセットをトリガーすることができるＵＦＳ装置の作動方法、ＵＦＳホストの作動方法を提供するところにある。
上記目的を達成するためになされた本発明によるＵＦＳホストとリンクを通じて通信する構造を有するＵＦＳ装置の作動方法は、前記ＵＦＳ装置が、前記リンクを通じて前記ＵＦＳホストと通信する段階と、前記ＵＦＳ装置が、前記リンクに対するウォームリセットの要否を判断する段階と、前記ウォームリセットが必要であると判断された場合、前記ＵＦＳ装置が、前記ウォームリセットのイニシエータ（ｉｎｉｔｉａｔｏｒ）として作動する段階と、を含むことを特徴とする。
前記判断する段階は、前記リンクを通じて受信されたデータに含まれた複数のエラービットの個数に基づいて行われることが好ましい。
前記ウォームリセットは、ＵｎｉＰｒｏウォームリセットであることが好ましい。
前記通信する段階は、前記ＵＦＳ装置が、前記ＵＦＳホストから第１命令と第２命令とを受信し、前記第１命令と関連した第１完了応答を前記ＵＦＳホストに伝送する段階を含み、前記ＵＦＳ装置の作動方法は、前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない前記第２命令と関連した第２完了応答を前記ＵＦＳホストに伝送する段階をさらに含むことが好ましい。
前記ＵＦＳ装置の作動方法は、前記ＵＦＳ装置が、前記ウォームリセットのために、前記ＵＦＳホストとハンドシェイクを行う段階と、前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない完了応答を前記ＵＦＳホストに伝送する段階と、をさらに含むことが好ましい。
前記判断する段階と前記作動する段階は、ＵＩＣ（ＵＦＳ Ｉｎｔｅｒｃｏｎｎｅｃｔ）レイヤによって行われることが好ましい。
上記目的を達成するためになされた本発明によるＵＦＳ装置とリンクを通じて通信する構造を有するＵＦＳホストの作動方法は、入出力要求と関連した第１命令と第２命令とを前記ＵＦＳ装置に伝送する段階と、前記ＵＦＳ装置から前記第１命令と関連した第１完了応答を受信する段階と、前記リンクに対するウォームリセットが、前記ＵＦＳ装置によってトリガーされたということを判断する段階と、前記判断の結果に基づいて、前記ＵＦＳ装置に対する前記ウォームリセットを行う段階と、を含むことを特徴とする。
前記ＵＦＳホストの作動方法は、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から伝送された前記第２命令と関連した第２完了応答を受信する段階をさらに含むことが好ましい。
前記ＵＦＳホストの作動方法は、前記ＵＦＳホストのＵＦＳドライバが、前記第２命令と関連した第２完了応答を設定されたタイムアウトまで受信することができなければ、前記ＵＦＳドライバが、命令キューに保存された前記第２命令を前記ＵＦＳホストのＵＦＳホストコントローラに伝送する段階と、前記ＵＦＳホストコントローラが、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から前記第２完了応答を受信し、前記第２完了応答を前記ＵＦＳドライバに伝送する段階と、前記ＵＦＳドライバが、前記第２完了応答に基づいて、前記入出力要求の完了応答を前記ＵＦＳホストのアプリケーションに伝送する段階と、をさらに含むことが好ましい。
前記ＵＦＳホストの作動方法は、前記ＵＦＳホストのＵＦＳホストコントローラが、前記ウォームリセットの開始を前記ＵＦＳホストのＵＦＳドライバに通知する段階と、前記ＵＦＳドライバが、命令キューに保存された前記第２命令を前記ＵＦＳホストコントローラに伝送する段階と、前記ＵＦＳホストコントローラが、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から第２完了応答を受信し、前記第２完了応答を前記ＵＦＳドライバに伝送する段階と、前記ＵＦＳドライバが、前記第２完了応答に基づいて、前記入出力要求の完了応答を前記ＵＦＳホストのアプリケーションに伝送する段階と、をさらに含むことが好ましい。
前記伝送する段階は、前記ＵＦＳホストのＵＦＳドライバが、アプリケーションから出力された前記入出力要求を前記第１命令と前記第２命令とに分割し、前記第１命令と前記第２命令とをＵＦＳホストコントローラに伝送する段階と、前記ＵＦＳホストコントローラが、前記第１命令と前記第２命令とを前記ＵＦＳ装置に伝送する段階と、を含むことが好ましい。
前記伝送する段階は、前記ＵＦＳホストのファイルシステムがアプリケーションから出力されたファイル生成要求に応答して、前記入出力要求を生成する段階と、前記ＵＦＳホストのＵＦＳドライバが、前記入出力要求を前記第１命令と前記第２命令とに分割し、前記第１命令と前記第２命令とをＵＦＳホストコントローラに伝送する段階と、前記ＵＦＳホストコントローラが、前記第１命令と前記第２命令とを前記ＵＦＳ装置に伝送する段階と、を含むことが好ましい。
上記目的を達成するためになされた本発明によるＵＦＳホストとリンクを通じて通信するＵＦＳ装置を含むＵＦＳシステムの作動方法は、前記ＵＦＳ装置が、前記リンクを通じて前記ＵＦＳホストと通信する段階と、前記ＵＦＳ装置が、前記リンクに対するウォームリセットの要否を判断する段階と、前記ウォームリセットが必要であると判断された場合、前記ＵＦＳ装置が、前記ウォームリセットのイニシエータとして作動する段階と、前記ＵＦＳホストが、前記リンクに対する前記ウォームリセットが前記ＵＦＳ装置によってトリガーされたということを判断する段階と、前記トリガーされたという判断の結果に基づいて、前記ＵＦＳホストが、前記ＵＦＳ装置に対する前記ウォームリセットを行う段階と、を含むことを特徴とする。
前記ウォームリセットは、ＵｎｉＰｒｏウォームリセットであることが好ましい。
前記ＵＦＳシステムの作動方法は、前記ＵＦＳホストが、前記ウォームリセットのために、前記ＵＦＳ装置とハンドシェイクを行う段階と、前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない完了応答を前記ＵＦＳホストに伝送する段階と、をさらに含むことが好ましい。
本発明の実施形態によるＵＦＳ装置は、ＵＦＳホストとＵＦＳ装置との間のリンクに対するリセットのイニシエータとして作動することができる。本発明の実施形態によるＵＦＳ装置は、ＵＦＳ装置でエラーが発生するとしても、ＵＦＳホストをしてＵＦＳ装置に対するＵｎｉＰｒｏウォームリセットをトリガーさせうる。ＵｎｉＰｒｏウォームリセットによって、ＵＦＳホストとＵＦＳ装置との間のリンクが再設定されることによって、ＵＦＳホストのＵＦＳドライバは、タイムアウトの発生を回避することができる。したがって、ＵＦＳドライバは、処理されていない各ＵＦＳ命令を完了することができるので、ＵＦＳホストのアプリケーションは、正常に書き込み要求を安定して完了することができる。
本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。 図１に示すＵＦＳシステムの作動を説明するためのフローチャートである。 従来のＵＦＳシステムに含まれたＵＦＳ装置でエラーが発生した場合、ＵＦＳシステムの作動を説明するためのフローチャートである。 図１に示すＵＦＳ装置でエラーが発生した場合、図１に示すＵＦＳシステムの作動を説明するためのフローチャートである。 本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。 図５に示すＵＦＳ装置でエラーが発生した場合、図１に示すＵＦＳシステムの作動を説明するためのフローチャートである。 図１に示すＵＦＳシステムでリンクに対するウォームリセットが行われる過程を説明するためのフローチャートである。 図１に示すＵＦＳシステムでエラーが発生した時、リンクに対するウォームリセットが行われる過程を説明するためのフローチャートである。 図１に示すＵＦＳシステムに対するリセット状態を示すテーブルである。 本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。 本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。
次に、本発明に係るＵＦＳ装置の作動方法、ＵＦＳホストの作動方法、及びそれらを含むシステムの作動方法を実施するための形態の具体例を図面を参照しながら説明する。
本明細書は、ｈｔｔｐｓ：／／ｗｗｗ．ｊｅｄｅｃ．ｏｒｇで提供するＵｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ（ＵＦＳ）Ｖｅｒｓｉｏｎ ２．０、すなわち、ＪＥＳＤ２２０Ｂをレファレンスとして含む。したがって、本明細書に記載の用語と定義（ｔｅｒｍｓ ａｎｄ ｄｅｆｉｎｉｔｉｏｎｓ）は、ＪＥＳＤ２２０Ｂに記載の定義と用語と同じ意味を有する。
図１は、本発明の実施形態によるＵＦＳシステムを説明するためのブロック図を示す。図１を参照すると、ＵＦＳシステム１００Ａは、ＵＦＳインターフェース２０１を通じて接続されたＵＦＳホスト２００ＡとＵＦＳ装置３００とを含みうる。ＵＦＳ装置３００が、ＵＦＳインターフェース２０１を通じるＵＦＳホスト２００Ａとの信号送受信ができない場合、ＵＦＳ装置３００は、ＵｎｉＰｒｏウォームリセットのイニシエータとして使われる。
ＵＦＳホスト２００Ａは、アプリケーション２１０、ＵＦＳドライバ２２０、ＵＦＳホストコントローラ２３０、及びＵＩＣレイヤ２４０を含みうる。
アプリケーション２１０は、ＵＦＳ装置３００と通信を所望するプログラム（または、ソフトウェア）を意味する。アプリケーション２１０は、ＵＦＳドライバ２２０を使ってＵＦＳ装置３００との通信が可能である。アプリケーション２１０は、ＵＦＳ装置３００に対する入出力のために、入出力要求ＩＯＲをＵＦＳドライバ２２０に伝送しうる。入出力要求ＩＯＲは、読み取り（ｒｅａｄ）要求、書き込み要求、または廃棄（ｄｉｓｃａｒｄ）要求を意味するが、これに限定されるものではない。
ＵＦＳドライバ２２０は、ＵＦＳ−ＨＣＩ（ＵＦＳ Ｈｏｓｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ）を通じてＵＦＳホストコントローラ２３０を管理することができる。ＵＦＳ−ＨＣＩは、ＵＦＳホストコントローラ２３０に露出された（ｅｘｐｏｓｅｄ）レジスタのセット２３１を意味する。例えば、レジスタのセット２３１は、少なくとも１つの命令を保存する命令キュー（ｑｕｅｕｅ）として使われる。
ＵＦＳドライバ２２０は、アプリケーション２１０によって生成された入出力要求ＩＯＲをＵＦＳスペック（ｓｐｅｃｉｆｉｃａｔｉｏｎ）で明示した少なくとも１つのＵＦＳ命令に変換し、変換された少なくとも１つのＵＦＳ命令をＵＦＳホストコントローラ２３０に出力することができる。
ＵＦＳホストコントローラ２３０は、変換された少なくとも１つのＵＦＳ命令を、ＵＩＣレイヤ２４０とＵＦＳインターフェース２０１とを通じてＵＦＳ装置３００のＵＩＣレイヤ３１０に伝送しうる。ＵＦＳインターフェース２０１は、ＵＦＳホスト２００ＡとＵＦＳ装置３００とで物理的に連結する。
ＵＩＣレイヤ２４０は、ＭＩＰＩ ＵｎｉＰｒｏ２４１とＭＩＰＩ Ｍ−ＰＨＹ２４３とを含みうる。ＵＩＣレイヤ３１０は、ＭＩＰＩ Ｍ−ＰＨＹ３１１とＭＩＰＩ ＵｎｉＰｒｏ３１３とを含みうる。各ＭＩＰＩ Ｍ−ＰＨＹ（２４３、３１１）は、伝送ラインと受信ライン対とを含む差動デュアル単一物理階層（ｄｉｆｆｅｒｅｎｔｉａｌ ｄｕａｌ ｓｉｍｐｌｅｘ ｐｈｙｓｉｃａｌ ｌａｙｅｒ）であり得る。
ＵＦＳインターフェース２０１は、マルチプルレーン（ｍｕｌｔｉｐｌｅ ｌａｎｅｓ）を支援することができる。各レーンは、差動対として具現可能である。基本的な構成は、１つの伝送レーン（ｌａｎｅ）と１つの受信レーンとに基づく。
ＵＦＳインターフェース２０１は、基準クロックＲＥＦ＿ＣＬＫを伝送するライン、ＵＦＳ装置３００に対するハードウェアリセット信号ＲＥＳＥＴ＿ｎを伝送するライン、差動入力信号の対（ＤＩＮ＿ｔ、ＤＩＮ＿ｃ）を伝送する複数のライン、及び差動出力信号の対（ＤＯＵＴ＿ｔ、ＤＯＵＴ＿ｃ）を伝送する複数のラインを含みうる。例えば、差動出力信号の対（ＤＯＵＴ＿ｔ、ＤＯＵＴ＿ｃ）の伝送に関連した複数のラインは、第１リンクＬＩＮＫ１とし、差動入力信号の対（ＤＩＮ＿ｔ、ＤＩＮ＿ｃ）の伝送に関連した複数のラインは、第２リンクＬＩＮＫ２とする。
ＵＦＳインターフェース２０１は、リンクと呼ばれ、リンクは、第１リンクＬＩＮＫ１及び／または第２リンクＬＩＮＫ２を含む。ＵＦＳ装置３００は、変換された少なくとも１つのＵＦＳ命令に基づいて入出力作動を行い、入出力作動が完了されれば、完了応答をＵＦＳホスト２００Ａに伝送しうる。
ＵＦＳ装置３００は、メモリカード、複数のエンベデッドブータブル（ｅｍｂｅｄｄｅｄ ｂｏｏｔａｂｌｅ）大量保存装置、または複数の入出力装置などとして具現可能である。ＵＦＳ装置３００は、複数の論理ユニット３２０−０〜３２０−Ｎ、装置マネージャー３３０、複数のデスクリプタ３４０、及び複数のメモリ装置３５０−０〜３５０−Ｎを含みうる。
複数のメモリ装置３５０−０〜３５０−Ｎのそれぞれは、メモリセルアレイとメモリセルアレイの作動を制御する制御回路とを含みうる。メモリセルアレイは、２次元メモリセルアレイまたは３次元メモリセルアレイを含みうる。２次元メモリセルアレイまたは３次元メモリセルアレイは、複数のメモリセルを含み、複数のメモリセルのそれぞれは、１ビットの情報または２ビット以上の情報を保存することができる。
３次元メモリセルアレイは、シリコン基板上に配されたアクティブ領域を有する複数のメモリセルのアレイの１つまたはそれ以上の物理的なレベル内でモノリシックに（ｍｏｎｏｌｉｔｈｉｃａｌｌｙ）形成され、複数のメモリセルの作動に関連した回路を含みうる。この回路は、基板の内部または上に形成されうる。
モノリシック（ｍｏｎｏｌｉｔｈｉｃ）という用語は、アレイの各レベルのレイヤ（ｌａｙｅｒｓ）が、アレイの各下部レベルのレイヤに直接蒸着されることを意味する。３次元メモリセルアレイは、少なくとも１つのメモリセルが他のメモリセルの上に位置するように垂直に配向される垂直ＮＡＮＤストリング（ｓｔｒｉｎｇ）を含みうる。前記少なくとも１つのメモリセルは、電荷トラップレイヤ（ｃｈａｒｇｅ ｔｒａｐ ｌａｙｅｒ）を含みうる。
例えば、ＵＦＳ装置コントローラは、複数の論理ユニット３２０−０〜３２０−Ｎ、装置マネージャー３３０、及び複数のデスクリプタ３４０を含みうる。例えば、ＵＦＳ装置３００は、８つの論理ユニットを含みうる。論理ユニットは、バス装置内で所定の機能を行い、バス装置内で特別な空間または構成をアドレス（ａｄｄｒｅｓｓ）するバス装置の内部エンティティ（ｉｎｔｅｒｎａｌ ｅｎｔｉｔｙ）である。
装置マネージャー３３０は、複数の論理ユニット３２０−０〜３２０−Ｎのそれぞれが、複数のメモリ装置３５０−０〜３５０−Ｎのそれぞれに対して読み取りまたは書き込みのような機能を行う間に、複数の論理ユニット３２０−０〜３２０−Ｎのそれぞれに対して電力管理のような装置レベル機能を行うことができる。
複数のデスクリプタ３４０は、複数の論理ユニット３２０−０〜３２０−Ｎのそれぞれの情報と関連した構成要素の保存を意味する。
図２は、図１に示すＵＦＳシステムの作動を説明するためのフローチャートである。図２を参照すると、アプリケーション２１０は、入出力要求、例えば、書き込み要求をＵＦＳドライバ２２０に伝送しうる（ステップＳ１１０）。ＵＦＳドライバ２２０は、書き込み要求を複数のＵＦＳ書き込み命令に分割することができる。
複数のＵＦＳ書き込み命令のそれぞれは、ＵＦＳ装置３００に含まれた複数のメモリ装置３５０−０〜３５０−Ｎによって定義されたメモリ領域の開始アドレス、書き込みデータの大きさ、及び論理ユニットの位置を含みうる。実施形態によって、複数のＵＦＳ書き込み命令のそれぞれは、書き込みデータを含む命令と定義される。本明細書で、書き込み命令が書き込みデータを含むものと説明したが、書き込み命令と書き込みデータは、互いに分離可能であることを理解しなければならない。
ＵＦＳホスト２００Ａ、例えば、アプリケーション２１０が要求するデータ（例えば、書き込みデータ）の大きさが、ＵＦＳ装置３００によって処理される単位処理大きさよりも大きい時、ＵＦＳドライバ２２０は、書き込み要求を複数のＵＦＳ書き込み命令に分割することができる。分割された複数のＵＦＳ書き込み命令のそれぞれに含まれた、または分割された複数のＵＦＳ書き込み命令のそれぞれによって処理されるデータの大きさは、互いに同一または異なることもある。
ＵＦＳドライバ２２０は、分割された複数のＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００、Ｗｒｉｔｅ ＬＢＡ＃１０１、及びＷｒｉｔｅ ＬＢＡ＃１０２のそれぞれをＵＦＳホストコントローラ２３０に順次に伝送しうる（ステップＳ１２０−１、ステップＳ１２０−２、及びステップＳ１２０−３）。図２では、１つの書き込み要求が、３つのＵＦＳ書き込み命令に分割された実施形態を示す。
ＵＦＳホストコントローラ２３０は、複数のＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００、Ｗｒｉｔｅ ＬＢＡ＃１０１、及びＷｒｉｔｅ ＬＢＡ＃１０２のそれぞれをＵＩＣレイヤ２４０とリンク２０１を通じてＵＩＣレイヤ３１０に順次に伝送しうる（ステップＳ１３０−１、ステップＳ１３０−２、及びステップＳ１３０−３）。
ＵＦＳ装置３００は、各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００、Ｗｒｉｔｅ ＬＢＡ＃１０１、及びＷｒｉｔｅ ＬＢＡ＃１０２を処理し、処理済みの各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００、Ｗｒｉｔｅ ＬＢＡ＃１０１、及びＷｒｉｔｅ ＬＢＡ＃１０２に対する各完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、及びＷｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅをＵＩＣレイヤ３１０とリンク２０１を通じてＵＩＣレイヤ２４０に伝送しうる（ステップＳ１４０−１、ステップＳ１４０−２、及びステップＳ１４０−３）。
ＵＦＳホストコントローラ２３０は、ＵＩＣレイヤ２４０から伝送された各完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、及びＷｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅをＵＦＳドライバ２２０に伝送しうる（ステップＳ１５０−１、ステップＳ１５０−２、及びステップＳ１５０−３）。ＵＦＳドライバ２２０は、複数の完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、及びＷｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅがいずれも受信されると、書き込み要求に対する書き込み要求完了をアプリケーション２１０に伝送しうる（ステップＳ１６０）。図２では、正常な入出力シナリオが示されている。
図３は、従来のＵＦＳシステムに含まれたＵＦＳ装置でエラーが発生した場合、ＵＦＳシステムの作動を説明するためのフローチャートである。図２と図３とを参照すると、図３に示したＵＦＳ装置は、図４を参照して後述するＵＦＳ装置３００とは異なって、ウォームリセットをトリガーすることができない。すなわち、従来のＵＦＳ装置は、ＵｎｉＰｒｏウォームリセットのイニシエータとして使用することができない。
図３を参照すると、ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、またはＷｒｉｔｅ ＬＢＡ＃１０２が処理される途中でエラー（例えば、装置重大なエラー（ｄｅｖｉｃｅ ｃｒｉｔｉｃａｌ ｅｒｒｏｒ））が発生すると（ステップＳ２１０）、ＵＦＳ装置は、各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅまたはＷｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅをＵＦＳホスト２００Ａに伝送することができない。
ＵＦＳホスト２００ＡのＵＦＳドライバ２２０は、指定されたタイムアウトまで各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅまたはＷｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅを待つ。ＵＦＳドライバ２２０が、各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅまたはＷｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅを受信することができなければ、装置タイムアウトエラーが発生する（ステップＳ２２０）。したがって、ＵＦＳドライバ２２０は、書き込み要求失敗をアプリケーション２１０に伝送しうる（ステップＳ２３０）。この場合、アプリケーション２１０が要求した書き込み要求が正常に処理されていないので、従来のＵＦＳ装置を含む従来のＵＦＳシステムの正常作動は不可能である。
このエラーは、ＭＩＰＩ Ｍ−ＰＨＹ２４３及び／またはＭＩＰＩ Ｍ−ＰＨＹ３１１で問題または障害が発生して、正常なデータ送受信ができない場合、リンク２０１で問題または障害が発生して、正常なデータ送受信ができない場合、及び／または各ＭＩＰＩ Ｍ−ＰＨＹ（２４３、３１１）でデータに含まれた複数のエラービットの個数が増加して、リンク２０１を通じるデータ送受信ができない場合を含みうる。
図４は、図１に示すＵＦＳ装置でエラーが発生した場合、図１に示すＵＦＳシステムの作動を説明するためのフローチャートである。
図１、図３、及び図４を参照すると、ＵＦＳドライバ２２０は、各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００、Ｗｒｉｔｅ ＬＢＡ＃１０１、及びＷｒｉｔｅ ＬＢＡ＃１０２を命令キュー２３１に保存することができる。
ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００に対する処理が完了されると（ステップＳ１３０−３）、ＵＦＳ装置３００は、完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅをＵＦＳホストコントローラ２３０に伝送しうる（ステップＳ１４０−１）。ＵＦＳホストコントローラ２３０は、完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅをＵＦＳドライバ２２０に伝送しうる（ステップＳ１５０−１）。
完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅが受信されると、ＵＦＳドライバ２２０は、命令キュー２３１に保存され、ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００の処理の有無と関連したフラグ（Ｆｌａｇ）をロジック０からロジック１に変更することができる。ロジック０は、ＵＦＳ書き込み命令に対する完了応答がまだ受信されていないということを示し、ロジック１は、ＵＦＳ書き込み命令に対する完了応答が既に受信されたということを示すと仮定する。
ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、またはＷｒｉｔｅ ＬＢＡ＃１０２が処理される途中でエラーが発生すると（ステップＳ２１０）、ＵＦＳ装置３００、例えば、ＵＩＣレイヤ３１０は、リンク２０１に対するウォームリセット（例えば、ＵｎｉＰｒｏウォームリセット）の要否を判断することができる。ウォームリセットが必要であると判断されると、ＵＦＳ装置３００、例えば、ＵＩＣレイヤ３１０は、ウォームリセットのためのイニシエータとして作動することができる。すなわち、本発明の実施形態によるＵＦＳ装置３００は、ウォームリセットをトリガーすることができる。
ＵＦＳホスト２００Ａは、リンク２０１に対するウォームリセットがＵＦＳ装置３００によってトリガーされたということを判断し、判断の結果に基づいて、ＵＦＳ装置３００に対するウォームリセット、例えば、ＵｎｉＰｒｏウォームリセットを行うことができる（ステップＳ３１０）。ＵＦＳ装置３００は、リンク２０１に含まれた伝送ラインをＵＦＳホスト２００Ａから分離した後、再び接続する過程を通じてＵｎｉＰｒｏウォームリセットをトリガーすることができる。
ＵＦＳ装置３００に対するウォームリセットが行われることによって、ＵＦＳ装置３００は初期化されうる（ステップＳ３２０）。すなわち、リンク２０１は再設定しうる（ステップＳ３２０）。ＵＦＳドライバ２２０は、命令キュー２３１を参照して、複数のＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２をＵＦＳホストコントローラ２３０に順次に伝送しうる（ステップＳ３３０−１とステップＳ３３０−２）。
実施形態によって、ＵＦＳドライバ２２０は、各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２に対する各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅのタイムアウトを用いて、複数のＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２をＵＦＳホストコントローラ２３０に順次に伝送しうる（ステップＳ３３０−１とステップＳ３３０−２）。
実施形態によって、ＵＦＳホストコントローラ２３０は、ＵｎｉＰｒｏウォームリセットの開始ＩＮＩをＵＦＳドライバ２２０に通知することができる（ステップＳ３１５）。ＵＦＳドライバ２２０は、ＵｎｉＰｒｏウォームリセットの開始ＩＮＩに基づいて命令キュー２３１を参照し、参照の結果によって、複数のＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２をＵＦＳホストコントローラ２３０に順次に伝送しうる（ステップＳ３３０−１とステップＳ３３０−２）。この際、各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２に対する各フラグは、ロジック０である。
ＵＦＳ装置３００は、各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２に対する各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅを再設定されたリンク２０１を通じてＵＦＳホスト２００Ａに伝送しうる（ステップＳ３４０−１とステップＳ３４０−２）。
ＵＦＳホストコントローラ２３０は、ＵＩＣレイヤ２４０から伝送された各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ ＲｅｓｐｏｎｓｅをＵＦＳドライバ２２０に伝送しうる（ステップＳ３５０−１とステップＳ３５０−２）。
各完了応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅが受信されると、ＵＦＳドライバ２２０は、命令キュー２３１に保存された各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１０１、Ｗｒｉｔｅ ＬＢＡ＃１０２に該当する各フラグをロジック（ｌｏｇｉｃ）０からロジック１に変更することができる。
ＵＦＳドライバ２２０は、命令キュー２３１に保存された各フラグのビット値に基づいて書き込み要求と関連したあらゆるＵＦＳ命令の実行が完了されたということを判断し、書き込み要求の完了を示す書き込み要求完了をアプリケーション２１０に伝送しうる（ステップＳ３６０）。
ＵＦＳ装置３００でエラーが発生するとしても（ステップＳ２１０）、ＵｎｉＰｒｏウォームリセットのイニシエータとして使われるＵＦＳ装置３００は、ＵＦＳ装置３００に対するＵｎｉＰｒｏウォームリセットをトリガーすることができる。ＵｎｉＰｒｏウォームリセットによって、ＵＦＳホスト２００ＡとＵＦＳ装置３００との間のリンク２０１が再設定されることによって、ＵＦＳドライバ２２０は、タイムアウトの発生を回避することができる。したがって、ＵＦＳドライバ２２０は、処理されていない各ＵＦＳ命令を完了することができるので、アプリケーション２１０は、正常に書き込み要求を安定して完了することができる効果がある。
図５は、本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。図１と図５とを参照すると、ＵＦＳホスト２００Ｂが、ファイルシステム２１５をさらに含むことを除けば、図１に示すＵＦＳシステム１００Ａの構造と作動は、図５に示すＵＦＳシステム１００Ｂの構造と作動と同一または類似している。
図６は、図５に示すＵＦＳ装置でエラーが発生した場合、図１に示すＵＦＳシステムの作動を説明するためのフローチャートである。図４、図５、及び図６を参照すると、アプリケーション２１０は、データ入出力のためにファイル生成要求をファイルシステム（ｆｉｌｅ ｓｙｓｔｅｍ）２１５に伝送しうる（ステップＳ１０５）。ファイルシステム２１５は、ファイル生成要求に応答して入出力要求、例えば、書き込み要求をＵＦＳドライバ２２０に伝送しうる（ステップＳ１１０−１）。
図７は、図１に示すＵＦＳシステムでリンクに対するウォームリセットが行われる過程を説明するためのフローチャートである。図１から図７を参照すると、ＵＦＳホスト２００Ａまたは２００Ｂ（以下では総称して２００と記す）は、リンク２０１を通じてＵＦＳ装置３００と通信することができる（ステップＳ４１０）。
例えば、リンク２０１を通じる通信が可能である時、ＵＦＳホスト２００は、各ＵＦＳ書き込み命令Ｗｒｉｔｅ ＬＢＡ＃１００、Ｗｒｉｔｅ ＬＢＡ＃１０１、及びＷｒｉｔｅ ＬＢＡ＃１０２をリンク２０１を通じてＵＦＳ装置３００に伝送し、ＵＦＳ装置３００は、完了応答Ｗｒｉｔｅ ＬＢＡ＃１００ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅをリンク２０１を通じてＵＦＳホスト２００に伝送しうる（ステップＳ４１０）。
ＵＦＳ装置３００は、リンク２０１に対するウォームリセットの要否を判断することができる（ステップＳ４２０）。ウォームリセットが不要であれば（ステップＳ４２０のＮＯ）、ＵＦＳホスト２００は、リンク２０１を通じてＵＦＳ装置３００と通信することができる（ステップＳ４１０）。しかし、ウォームリセットが必要であれば（ステップＳ４２０のＹＥＳ）、ＵＦＳ装置３００は、ウォームリセット、例えば、ＵｎｉＰｒｏウォームリセットのイニシエータとして作動することができる（ステップＳ４３０）。
ＵＦＳホスト２００は、リンク２０１に対するウォームリセットがＵＦＳ装置３００によってトリガーされたということを判断し、判断の結果によって、リンク２０１を再設定する作動をＵＦＳ装置３００と共に行うことができる（ステップＳ４４０）。すなわち、ＵＦＳホスト２００は、ＵＦＳ装置３００とハンドシェイク（ｈａｎｄｓｈａｋｅｓ）を通じてＵＦＳ装置３００に対するウォームリセットを行うことができる（ステップＳ４４０）。
ウォームリセットによってリンク２０１が再設定されれば、ＵＦＳ装置３００は、ＵＦＳホスト２００に伝送していない少なくとも１つの応答を、再設定されたリンク２０１を通じてＵＦＳホスト２００に伝送しうる（ステップＳ４５０）。
図４と図６とに示したように、ＵＦＳ装置３００は、ＵＦＳホスト２００に伝送していない複数の応答Ｗｒｉｔｅ ＬＢＡ＃１０１ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅ、Ｗｒｉｔｅ ＬＢＡ＃１０２ Ｃｏｍｐｌｅｔｅ Ｒｅｓｐｏｎｓｅを再設定されたリンク２０１を通じてＵＦＳホスト２００に伝送しうる（ステップＳ４５０）。
図８は、図１に示すＵＦＳシステムでエラーが発生した時、リンクに対するウォームリセットが行われる過程を説明するためのフローチャートである。図１から図６、及び図８を参照すると、ＵＦＳホスト２００は、リンク２０１を通じてＵＦＳ装置３００と通信することができる（ステップＳ５１０）。
ＵＦＳ装置３００は、ＵＦＳ装置３００の少なくとも１つの構成要素で故障または障害が発生したか否かを判断することができる（ステップＳ５２０）。例えば、ＵＦＳ装置３００は、少なくとも１つの構成要素で故障または障害によってリンク２０１に対するウォームリセットの要否を判断することができる（ステップＳ５２０）。
ウォームリセットが不要であれば（ステップＳ５２０のＮＯ）、ＵＦＳホスト２００は、リンク２０１を通じてＵＦＳ装置３００と通信することができる（ステップＳ５１０）。しかし、ウォームリセットが必要であれば（ステップＳ５２０のＹＥＳ）、ＵＦＳ装置３００は、ウォームリセット、例えば、ＵｎｉＰｒｏウォームリセットのイニシエータとして作動することができる（ステップＳ４３０）。図８に示された各段階（ステップＳ４４０とステップＳ４５０）は、図７に示された各段階（ステップＳ４４０とステップＳ４５０）と同一である。
図９は、図１に示すＵＦＳシステムに対するリセット状態を示すテーブルである。図９を参照すると、ＵｎｉＰｒｏウォームリセットのイニシエータは、ＵＦＳホスト２００またはＵＦＳ装置３００であり得る。すなわち、ＵｎｉＰｒｏウォームリセットのイニシエータが、ＵＦＳホスト２００またはＵＦＳ装置３００であることを除けば、図９のテーブル（ＴＡＢＬＥ）は、ＪＥＳＤ２２０ＢのＴａｂｌｅ ７．２−Ｒｅｓｅｔ Ｓｔａｔｅｓと同一である。したがって、図９のテーブルについての詳細な説明は省略する。
図１０は、本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。図１から図８を参照すると、ＵＦＳシステム４００、例えば、データ処理システムは、モバイル装置として具現可能である。
ＵＦＳシステム４００は、プロセッサ４１０、ＵＳＦ装置３００、ディスプレイ５００、及びイメージセンサー６００を含みうる。
ＵＦＳシステム４００は、スマートフォン、タブレットＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＥＤＡ（Ｅｎｔｅｒｐｒｉｓｅ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デジタルスチルカメラ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）、デジタルビデオカメラ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｍｅｒａ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ＰＮＤ（Ｐｅｒｓｏｎａｌ Ｎａｖｉｇａｔｉｏｎ ＤｅｖｉｃｅまたはＰｏｒｔａｂｌｅ Ｎａｖｉｇａｔｉｏｎ Ｄｅｖｉｃｅ）、モバイルインターネット装置（Ｍｏｂｉｌｅ Ｉｎｔｅｒｎｅｔ Ｄｅｖｉｃｅ；ＭＩＤ）、ウェアラブルコンピュータ、モノのインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ；ＩｏＴ）装置、全てのインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｅｖｅｒｙｔｈｉｎｇ；ＩｏＥ））装置、またはドローン（ｄｒｏｎｅ）として具現可能である。
プロセッサ４１０は、ＵＦＳ装置３００、ディスプレイ５００、及びイメージセンサー６００を制御することができる。プロセッサ４１０は、集積回路（ＩＣ）、システム・オン・チップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ；ＳｏＣ）、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ；ＡＰ）、モバイルＡＰ、チップセット、または複数のチップの集合として具現可能である。プロセッサ４１０は、複数のＵＦＳホスト２００、４２０、及び４３０を含みうる。
ホスト４２０は、ＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）−２を通じてディスプレイ５００とデータを送受信することができる。ホスト４２０は、ＤＳＩ−２ホスト４２１、リンクレイヤ（ｌｉｎｋ ｌａｙｅｒ）４２３、例えば、ＭＩＰＩ ＵｎｉＰｒｏＳＭ、及びフィジカルレイヤ（ｐｈｙｓｉｃａｌ ｌａｙｅｒ）４２５、例えば、ＭＩＰＩ Ｍ−ＰＨＹＳＭを含みうる。
ディスプレイ５００は、ＭＩＰＩ Ｍ−ＰＨＹ５１０、ＵｎｉＰｒｏ５２０、及びＤＳＩ−２装置５３０を含みうる。ＭＩＰＩ Ｍ−ＰＨＹ５１０は、ＤＳＩ−２とＵｎｉＰｒｏ５２０との間でデータの伝送を制御することができる。ＵｎｉＰｒｏ５２０は、ＭＩＰＩ Ｍ−ＰＨＹ５１０とＤＳＩ−２装置５３０との間でデータの伝送を制御することができる。ＤＳＩ−２装置５３０は、ディスプレイパネルを意味する。ディスプレイパネルは、ＴＦＴ−ＬＣＤ、ＬＥＤディスプレイパネル、ＯＬＥＤディスプレイパネル、ＡＭＯＬＥＤディスプレイパネル、またはフレキシブル（ｆｌｅｘｉｂｌｅ）ディスプレイパネルを意味する。
ホスト４３０は、ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）−３を通じてイメージセンサー６００とデータを送受信することができる。ホスト４３０は、ＣＳＩ−３ホスト４３１、リンクレイヤ４３３、例えば、ＭＩＰＩ ＵｎｉＰｒｏＳＭ、及びフィジカルレイヤ４３５、例えば、ＭＩＰＩ Ｍ−ＰＨＹＳＭを含みうる。
イメージセンサー６００は、ＭＩＰＩ Ｍ−ＰＨＹ６１０、ＵｎｉＰｒｏ６２０、及びＣＳＩ−３装置６３０を含みうる。ＭＩＰＩ Ｍ−ＰＨＹ６１０は、ＣＳＩ−３とＵｎｉＰｒｏ６２０との間でデータの伝送を制御することができる。ＵｎｉＰｒｏ６２０は、ＭＩＰＩ Ｍ−ＰＨＹ６１０とＣＳＩ−３装置６３０との間でデータの伝送を制御することができる。ＣＳＩ−３装置６３０は、ピクセルアレイと前記ピクセルアレイから出力された複数のピクセル信号を処理する複数の周辺回路とを含みうる。
図１１は、本発明の実施形態によるＵＦＳシステムを説明するためのブロック図である。図１から図９、及び図１１を参照すると、ＵＦＳシステム７００、例えば、データ処理システムは、データベース７２０、データベースサーバ７３０、第２ネットワーク７４０、及び複数のクライアントコンピュータ（７５０、７５１）を含みうる。
データセンター、インターネットデータセンター、またはクラウドデータセンター７１０は、データベース７２０とデータベースサーバ７３０とを含みうる。
データベース７２０は、複数のＵＦＳ装置３００を含みうる。データベースサーバ７３０は、複数のＵＦＳ装置３００のそれぞれの作動を制御することができる。データベースサーバ７３０は、第１ネットワーク、例えば、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）７３５を通じて第２無線ネットワーク７４０、例えば、インターネットまたはＷｉ−Ｆｉに接続されうる。例えば、データベースサーバ７３０は、ウェブサーバまたはメールサーバとして具現可能であるが、これに限定されるものではない。データベースサーバ７３０は、ＵＦＳホスト２００の機能を行うことができる。複数のクライアントコンピュータ（７５０、７５１）のそれぞれは、第２ネットワーク７４０を通じてデータベースサーバ７３０に接続することができる。
本発明は、ＵＦＳホスト、ＵＦＳ装置、及びそれらを含むシステムに使われる。
１００Ａ、１００Ｂ、４００、７００ ＵＦＳシステム
２００、２００Ａ、２００Ｂ、４２０、４３０ ＵＦＳホスト
２１０ アプリケーション
２２０ ＵＦＳドライバ
２３０ ＵＦＳホストコントローラ
２３１ レジスタのセット（命令キュー）
２４０、３１０ ＵＩＣレイヤ
２４１、３１３、５２０、６２０ ＭＩＰＩ ＵｎｉＰｒｏ
２４３、３１１、５１０、６１０ ＭＩＰＩ Ｍ−ＰＨＹ
３００ ＵＦＳ装置
３２０−０〜３２０−Ｎ 論理ユニット
３３０ 装置マネージャー
３４０ 複数のデスクリプタ
７００ ＵＦＳシステム

Claims (20)

  1. ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）ホストとリンクを通じて通信する構造を有するＵＦＳ装置の作動方法において、
    前記ＵＦＳ装置が、前記リンクを通じて前記ＵＦＳホストと通信する段階と、
    前記ＵＦＳ装置が、前記リンクに対するウォームリセットの要否を判断する段階と、
    前記ウォームリセットが必要であると判断された場合、前記ＵＦＳ装置が、前記ウォームリセットのイニシエータとして作動する段階と、
    を含むことを特徴とするＵＦＳ装置の作動方法。
  2. 前記判断する段階は、前記リンクを通じて受信されたデータに含まれた複数のエラービットの個数に基づいて行われることを特徴とする請求項１に記載のＵＦＳ装置の作動方法。
  3. 前記ウォームリセットは、ＵｎｉＰｒｏウォームリセットであることを特徴とする請求項１に記載のＵＦＳ装置の作動方法。
  4. 前記通信する段階は、
    前記ＵＦＳ装置が、前記ＵＦＳホストから第１命令と第２命令とを受信し、前記第１命令と関連した第１完了応答を前記ＵＦＳホストに伝送する段階を含み、
    前記ＵＦＳ装置の作動方法は、
    前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない前記第２命令と関連した第２完了応答を前記ＵＦＳホストに伝送する段階をさらに含むことを特徴とする請求項１に記載のＵＦＳ装置の作動方法。
  5. 前記ＵＦＳ装置が、前記ウォームリセットのために、前記ＵＦＳホストとハンドシェイクを行う段階と、
    前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない完了応答を前記ＵＦＳホストに伝送する段階と、
    をさらに含むことを特徴とする請求項１に記載のＵＦＳ装置の作動方法。
  6. 前記判断する段階と前記作動する段階は、ＵＩＣレイヤによって行われることを特徴とする請求項１に記載のＵＦＳ装置の作動方法。
  7. ＵＦＳ装置とリンクを通じて通信する構造を有するＵＦＳホストの作動方法において、
    入出力要求と関連した第１命令と第２命令とを前記ＵＦＳ装置に伝送する段階と、
    前記ＵＦＳ装置から前記第１命令と関連した第１完了応答を受信する段階と、
    前記リンクに対するウォームリセットが、前記ＵＦＳ装置によってトリガーされたということを判断する段階と、
    前記判断の結果に基づいて、前記ＵＦＳ装置に対する前記ウォームリセットを行う段階と、
    を含むことを特徴とするＵＦＳホストの作動方法。
  8. 前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から伝送された前記第２命令と関連した第２完了応答を受信する段階をさらに含むことを特徴とする請求項７に記載のＵＦＳホストの作動方法。
  9. 前記ＵＦＳホストのＵＦＳドライバが、前記第２命令と関連した第２完了応答を設定されたタイムアウトまで受信することができなければ、前記ＵＦＳドライバが、命令キューに保存された前記第２命令を前記ＵＦＳホストのＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から前記第２完了応答を受信し、前記第２完了応答を前記ＵＦＳドライバに伝送する段階と、
    前記ＵＦＳドライバが、前記第２完了応答に基づいて、前記入出力要求の完了応答を前記ＵＦＳホストのアプリケーションに伝送する段階と、
    をさらに含むことを特徴とする請求項７に記載のＵＦＳホストの作動方法。
  10. 前記ＵＦＳホストのＵＦＳホストコントローラが、前記ウォームリセットの開始を前記ＵＦＳホストのＵＦＳドライバに通知する段階と、
    前記ＵＦＳドライバが、命令キューに保存された前記第２命令を前記ＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から第２完了応答を受信し、前記第２完了応答を前記ＵＦＳドライバに伝送する段階と、
    前記ＵＦＳドライバが、前記第２完了応答に基づいて、前記入出力要求の完了応答を前記ＵＦＳホストのアプリケーションに伝送する段階と、
    をさらに含むことを特徴とする請求項７に記載のＵＦＳホストの作動方法。
  11. 前記伝送する段階は、
    前記ＵＦＳホストのＵＦＳドライバが、アプリケーションから出力された前記入出力要求を前記第１命令と前記第２命令とに分割し、前記第１命令と前記第２命令とをＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記第１命令と前記第２命令とを前記ＵＦＳ装置に伝送する段階と、
    を含むことを特徴とする請求項７に記載のＵＦＳホストの作動方法。
  12. 前記伝送する段階は、
    前記ＵＦＳホストのファイルシステムがアプリケーションから出力されたファイル生成要求に応答して、前記入出力要求を生成する段階と、
    前記ＵＦＳホストのＵＦＳドライバが、前記入出力要求を前記第１命令と前記第２命令とに分割し、前記第１命令と前記第２命令とをＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記第１命令と前記第２命令とを前記ＵＦＳ装置に伝送する段階と、
    を含むことを特徴とする請求項７に記載のＵＦＳホストの作動方法。
  13. ＵＦＳホストとリンクを通じて通信するＵＦＳ装置を含むＵＦＳシステムの作動方法において、
    前記ＵＦＳ装置が、前記リンクを通じて前記ＵＦＳホストと通信する段階と、
    前記ＵＦＳ装置が、前記リンクに対するウォームリセットの要否を判断する段階と、
    前記ウォームリセットが必要であると判断された場合、前記ＵＦＳ装置が、前記ウォームリセットのイニシエータとして作動する段階と、
    前記ＵＦＳホストが、前記リンクに対する前記ウォームリセットが前記ＵＦＳ装置によってトリガーされたということを判断する段階と、
    前記トリガーされたという判断の結果に基づいて、前記ＵＦＳホストが、前記ＵＦＳ装置に対する前記ウォームリセットを行う段階と、
    を含むことを特徴とするＵＦＳシステムの作動方法。
  14. 前記ウォームリセットの要否を判断する段階は、前記リンクを通じて受信されたデータに含まれた複数のエラービットの個数に基づいて行われることを特徴とする請求項１３に記載のＵＦＳシステムの作動方法。
  15. 前記ウォームリセットは、ＵｎｉＰｒｏウォームリセットであることを特徴とする請求項１３に記載のＵＦＳシステムの作動方法。
  16. 前記ＵＦＳホストが、前記ウォームリセットのために、前記ＵＦＳ装置とハンドシェイクを行う段階と、
    前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない完了応答を前記ＵＦＳホストに伝送する段階と、
    をさらに含むことを特徴とする請求項１３に記載のＵＦＳシステムの作動方法。
  17. 前記通信する段階は、
    前記ＵＦＳ装置が、前記ＵＦＳホストから第１命令と第２命令とを受信し、前記第１命令と関連した第１完了応答を前記ＵＦＳホストに伝送する段階を含み、
    前記ＵＦＳシステムの作動方法は、
    前記ウォームリセットによって、前記リンクが再設定された後、前記ＵＦＳ装置が、前記ＵＦＳホストに伝送されていない前記第２命令と関連した第２完了応答を前記ＵＦＳホストに伝送する段階をさらに含むことを特徴とする請求項１３に記載のＵＦＳシステムの作動方法。
  18. 前記通信する段階は、
    前記ＵＦＳホストのＵＦＳドライバが、アプリケーションまたはファイルシステムから出力された入出力要求を前記第１命令と前記第２命令とに分割し、前記第１命令と前記第２命令とをＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記第１命令と前記第２命令とを前記ＵＦＳ装置に伝送する段階と、
    をさらに含むことを特徴とする請求項１７に記載のＵＦＳシステムの作動方法。
  19. 前記ＵＦＳドライバが、前記第２完了応答を設定されたタイムアウトまで受信することができなければ、前記ＵＦＳドライバが、命令キューに保存された前記第２命令を前記ＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から前記第２完了応答を受信し、前記第２完了応答を前記ＵＦＳドライバに伝送する段階と、
    前記ＵＦＳドライバが、前記第２完了応答に基づいて、前記入出力要求の完了応答を前記アプリケーションに伝送する段階と、
    をさらに含むことを特徴とする請求項１８に記載のＵＦＳシステムの作動方法。
  20. 前記ＵＦＳホストコントローラが、前記ウォームリセットの開始を前記ＵＦＳドライバに通知する段階と、
    前記ＵＦＳドライバが、命令キューに保存された前記第２命令を前記ＵＦＳホストコントローラに伝送する段階と、
    前記ＵＦＳホストコントローラが、前記ウォームリセットによって再設定されたリンクを通じて前記ＵＦＳ装置から前記第２完了応答を受信し、前記第２完了応答を前記ＵＦＳドライバに伝送する段階と、
    前記ＵＦＳドライバが、前記第２完了応答に基づいて、前記入出力要求の完了応答を前記ＵＦＳホストのアプリケーションに伝送する段階と、
    をさらに含むことを特徴とする請求項１８に記載のＵＦＳシステムの作動方法。
JP2016001460A 2015-10-13 2016-01-07 Ｕｆｓ装置の作動方法、ｕｆｓホストの作動方法、及びそれらを含むシステムの作動方法 Active JP6654048B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150142812A KR102498223B1 (ko) 2015-10-13 2015-10-13 Ufs 장치의 작동 방법, ufs 호스트의 작동 방법, 및 이들을 포함하는 시스템의 작동 방법
KR10-2015-0142812 2015-10-13

Publications (2)

Publication Number Publication Date
JP2017076357A true JP2017076357A (ja) 2017-04-20
JP6654048B2 JP6654048B2 (ja) 2020-02-26

Family

ID=58499457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016001460A Active JP6654048B2 (ja) 2015-10-13 2016-01-07 Ｕｆｓ装置の作動方法、ｕｆｓホストの作動方法、及びそれらを含むシステムの作動方法

Country Status (3)

Country Link
US (1) US10203896B2 (ja)
JP (1) JP6654048B2 (ja)
KR (1) KR102498223B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258493A (zh) * 2018-11-30 2020-06-09 爱思开海力士有限公司 控制器、存储器控制器、存储设备以及操作控制器的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190179540A1 (en) * 2017-12-11 2019-06-13 Qualcomm Incorporated Concurrent access for multiple storage devices
JP2019106056A (ja) * 2017-12-13 2019-06-27 東芝メモリ株式会社 メモリシステム及びメモリデバイス
US11269524B2 (en) 2019-10-07 2022-03-08 Samsung Electronics Co., Ltd. Methods and systems for managing data transfer between a UFS host and a UFS target
KR20210069481A (ko) 2019-12-03 2021-06-11 삼성전자주식회사 메모리 컨트롤러를 포함하는 스토리지 장치 및 비휘발성 메모리 시스템과 이의 동작 방법
US11581053B2 (en) * 2020-08-06 2023-02-14 Micron Technology, Inc. Memory device test mode access
JP2022046887A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体記憶装置
KR20220089854A (ko) * 2020-12-22 2022-06-29 에스케이하이닉스 주식회사 Ufs 장치 및 ufs 장치의 동작 방법
US20230117858A1 (en) * 2021-10-14 2023-04-20 Samsung Electronics Co., Ltd. Autonomous detection of status of link between initiator device and target device in ufs system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100146166A1 (en) * 2008-12-10 2010-06-10 Gadsing Sagar G Methods and apparatuses for improving sata target device detection
JP2013069059A (ja) * 2011-09-21 2013-04-18 Toshiba Corp メモリ・デバイス
US20130097460A1 (en) * 2011-10-18 2013-04-18 Samsung Electronics Co., Ltd. Method of testing universal flash storage (ufs) interface and memory device implementing method of testing ufs interface

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594426A (en) * 1993-09-20 1997-01-14 Hitachi, Ltd. Network station and network management system
US5754887A (en) * 1995-06-07 1998-05-19 International Business Machines Corporation System for limiting access of plurality of requests to peripheral bus by halting transmission to particular peripheral devices and resuming transmission after second predetermined time period expiration
US6055598A (en) * 1996-09-26 2000-04-25 Vlsi Technology, Inc. Arrangement and method for allowing sequence-independent command responses across a computer bus bridge
US5850556A (en) * 1996-12-26 1998-12-15 Cypress Semiconductor Corp. Interruptible state machine
US6260120B1 (en) * 1998-06-29 2001-07-10 Emc Corporation Storage mapping and partitioning among multiple host processors in the presence of login state changes and host controller replacement
US6675243B1 (en) * 1999-03-17 2004-01-06 Adaptec, Inc. Methods and apparatus for implementing a device side advanced serial protocol
US8296467B2 (en) 2000-01-06 2012-10-23 Super Talent Electronics Inc. Single-chip flash device with boot code transfer capability
US20040123027A1 (en) 2002-10-03 2004-06-24 Workman Michael Lee Systems and methods of multiple access paths to single ported storage devices
US7181605B2 (en) * 2003-10-24 2007-02-20 Intel Corporation Deterministic shut down of memory devices in response to a system warm reset
US8533379B2 (en) * 2003-12-18 2013-09-10 Nxp B.V. Serial communication device configurable to operate in root mode or endpoint mode
US20060140122A1 (en) * 2004-12-28 2006-06-29 International Business Machines Corporation Link retry per virtual channel
US7461299B2 (en) 2006-03-08 2008-12-02 Intel Corporation Monitoring writes to cache as part of system error handling
US20090307427A1 (en) * 2006-03-31 2009-12-10 Hitachi Ulsi Systems Co., Ltd. Memory card and method of writing data
US8122283B2 (en) * 2008-05-07 2012-02-21 Padcom Holdings Inc. Communications path status detection system
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
US8402343B2 (en) 2009-12-04 2013-03-19 St-Ericsson Sa Reliable packet cut-through
US8621128B2 (en) 2009-12-04 2013-12-31 St-Ericsson Sa Methods and systems for reliable link startup
WO2012050567A1 (en) * 2010-10-12 2012-04-19 Hewlett-Packard Development Company, L.P. Error detection systems and methods
US8996747B2 (en) 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
JP5694101B2 (ja) 2011-09-20 2015-04-01 株式会社東芝 メモリ・デバイス、ホスト・デバイス
CN102629225B (zh) * 2011-12-31 2014-05-07 华为技术有限公司 双控制器磁盘阵列、存储系统以及数据存储路径切换方法
US9626318B2 (en) * 2012-01-26 2017-04-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for storage protocol compliance testing
TWI459201B (zh) * 2012-04-27 2014-11-01 Toshiba Kk Information processing device
US9331922B2 (en) * 2012-08-10 2016-05-03 Broadcom Corporation Automatic recover after loss of signal event in a network device
US9454499B2 (en) * 2013-06-11 2016-09-27 Intel Corporation Asynchronous communication between devices
KR102094902B1 (ko) * 2013-07-08 2020-03-30 삼성전자주식회사 액티브 상태에서 인터페이스 모드를 전환하는 스토리지 시스템 및 ufs 시스템
KR102145420B1 (ko) * 2013-07-25 2020-08-18 삼성전자주식회사 데이터 전송 속도를 변경하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법
US9928196B2 (en) * 2015-09-30 2018-03-27 International Business Machines Corporation Programming interface operations in a driver in communication with a port for reinitialization of storage controller elements
US9792171B2 (en) * 2015-10-26 2017-10-17 International Business Machines Corporation Multiple reset modes for a PCI host bridge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100146166A1 (en) * 2008-12-10 2010-06-10 Gadsing Sagar G Methods and apparatuses for improving sata target device detection
JP2013069059A (ja) * 2011-09-21 2013-04-18 Toshiba Corp メモリ・デバイス
US20130097460A1 (en) * 2011-10-18 2013-04-18 Samsung Electronics Co., Ltd. Method of testing universal flash storage (ufs) interface and memory device implementing method of testing ufs interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258493A (zh) * 2018-11-30 2020-06-09 爱思开海力士有限公司 控制器、存储器控制器、存储设备以及操作控制器的方法
CN111258493B (zh) * 2018-11-30 2023-08-04 爱思开海力士有限公司 控制器、存储器控制器、存储设备以及操作控制器的方法

Also Published As

Publication number Publication date
JP6654048B2 (ja) 2020-02-26
KR102498223B1 (ko) 2023-02-09
US10203896B2 (en) 2019-02-12
US20170102893A1 (en) 2017-04-13
KR20170043269A (ko) 2017-04-21

Similar Documents

Publication Publication Date Title
JP6654048B2 (ja) Ｕｆｓ装置の作動方法、ｕｆｓホストの作動方法、及びそれらを含むシステムの作動方法
US10496281B2 (en) Data storage device, data processing system and method of operation
US10095639B2 (en) Multi-processor startup system
US10042783B2 (en) Host device, computing system including the same and a plurality of devices, interface link layer configuration method thereof
US9881680B2 (en) Multi-host power controller (MHPC) of a flash-memory-based storage device
US9690720B2 (en) Providing command trapping using a request filter circuit in an input/output virtualization (IOV) host controller (HC) (IOV-HC) of a flash-memory-based storage device
US10303366B2 (en) Data storage device that divides and processes a command and data processing system including the same
US9632953B2 (en) Providing input/output virtualization (IOV) by mapping transfer requests to shared transfer requests lists by IOV host controllers
US10846256B2 (en) Multi-endpoint device sideband communication system
TWI685744B (zh) 指令處理方法及使用所述方法的儲存控制器
KR20170013697A (ko) 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
US9245613B2 (en) Storage interface apparatus for solid state drive tester
US10635450B2 (en) Electronic device performing booting operation based on boot-up instruction provided from endpoint device
US11093175B1 (en) Raid data storage device direct communication system
US10585706B2 (en) System and method for allocating memory devices among information handling systems in a chassis
TWI567638B (zh) 多核心處理器、多核心處理系統、及初始化處理核心之方法
US10467156B1 (en) System and method of improving efficiency in parallel data processing of a RAID array
KR20170073266A (ko) 시리얼 인터페이스를 사용하는 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법
US11822816B2 (en) Networking device/storage device direct read/write system
EP4148572B1 (en) Computational storage device and storage system including the computational storage device
US11294832B2 (en) Systems and methods for queuing device management configuration requests
WO2021155491A1 (en) Data transfer with media transfer protocol (mtp) over universal serial bus (usb)
US20200097441A1 (en) Flexible coupling of processor modules
TW202311978A (zh) 用於實體埠鏡像之傳輸控制字架構
TW202223668A (zh) 用於直接記憶體存取控制器的互連

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20160204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200129

R150 Certificate of patent or registration of utility model

Ref document number: 6654048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250