KR20170013697A - 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20170013697A
KR20170013697A KR1020150106733A KR20150106733A KR20170013697A KR 20170013697 A KR20170013697 A KR 20170013697A KR 1020150106733 A KR1020150106733 A KR 1020150106733A KR 20150106733 A KR20150106733 A KR 20150106733A KR 20170013697 A KR20170013697 A KR 20170013697A
Authority
KR
South Korea
Prior art keywords
command
storage device
data storage
address information
data
Prior art date
Application number
KR1020150106733A
Other languages
English (en)
Inventor
윤현식
오상윤
정명진
최현진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150106733A priority Critical patent/KR20170013697A/ko
Priority to US15/201,761 priority patent/US20170031632A1/en
Publication of KR20170013697A publication Critical patent/KR20170013697A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1048—Scalability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System (AREA)

Abstract

본 발명에 따른 데이터 저장 장치는, 불휘발성 메모리; 및 호스트로부터 발생되는 커맨드를 수신하고, 상기 커맨드에 기초하여 상기 불휘발성 메모리의 동작을 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는, 상기 커맨드를 수신하여 처리하는 프로세싱 유닛; 및 상기 프로세싱 유닛이 상기 커맨드를 처리하기 이전에, 상기 커맨드로부터 어드레스 정보를 추출하여 상기 프로세싱 유닛으로 출력하는 어드레스 추출 장치를 포함한다.

Description

데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 {DATA STORAGE DEVICE AND DATA PROCESSING SYSTEM INCLUDING SAME}
본 발명의 개념에 따른 실시 예는 데이터 저장 장치에 관한 것으로, 보다 상세하게는 수행 시간을 병렬화할 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템에 관한 것이다.
메모리 장치는 휘발성 메모리 장치와 불휘발성 메모리 장치로 구분된다. 플래시 메모리 장치는 복수의 메모리 셀들이 한 번의 프로그램 작동으로 소거(erase) 또는 프로그램(program)되는 EEPROM의 일 예이다.
한편, 플래시 변환 계층(Flash Translation Layer; FTL)은 플래시 메모리 장치를 효율적으로 관리하기 위한 소프트웨어이다. 플래시 변환 계층(FTL)은 메모리 컨트롤러에 포함되며, 논리 어드레스(logical address)를 플래시 메모리 장치의 물리 어드레스(physical address)로 변환한다.
플래시 변환 계층(FTL)은 상기와 같은 변환을 위해 매핑 테이블(mapping table)을 갖는다. 매핑 테이블은 논리 어드레스 및 물리 어드레스의 매핑 관계에 대한 정보를 포함한다.
이때, 플래시 메모리 장치들을 포함하는 드라이브의 경우, 드라이브의 용량을 증가시키기 위해서는 상기 플래시 메모리 장치들의 개수를 증가해야 한다.
상기 드라이브에 포함된 플래시 메모리 장치들의 개수가 증가하면, 매핑 테이블의 용량(또는 크기) 또한 증가해야 한다. 그러나, 매핑 테이블을 저장하는 메모리의 용량과 처리 속도를 고려하면, 플래시 메모리 장치들의 개수를 무한정 증가시킬 수만은 없다.
즉, 플래시 메모리 장치의 동작 시, 플래시 변환 계층(FTL)이 모든 매핑 테이블을 로딩할 수 있는 메모리 리소스가 부족하게 되면 매핑 테이블을 필요에 따라 로딩하게 되므로 드라이브의 입출력 성능이 저하될 수 있다.
본 발명이 이루고자 하는 기술적인 과제는, 수행 시간을 병렬화할 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템을 제공하는 것에 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리; 및 호스트로부터 발생되는 커맨드를 수신하고, 상기 커맨드에 기초하여 상기 불휘발성 메모리의 동작을 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는, 상기 커맨드를 수신하여 처리하는 프로세싱 유닛; 및 상기 프로세싱 유닛이 상기 커맨드를 처리하기 이전에, 상기 커맨드로부터 어드레스 정보를 추출하여 상기 프로세싱 유닛으로 출력하는 어드레스 추출 장치를 포함한다.
실시 예에 따라, 상기 프로세싱 유닛은, 상기 수신된 커맨드를 판단하고, 판단 결과에 기초하여 서브 커맨드들을 출력하는 제1 코어; 및 상기 제1 코어로부터 출력되는 상기 서브 커맨드들을 처리하는 복수의 제2 코어를 포함한다.
실시 예에 따라, 상기 서브 커맨드는, 상기 불휘발성 메모리의 리드 및 라이트 동작을 위해 상기 데이터 장치에 포함된 주변 장치들을 제어하기 위한 커맨드들을 포함한다.
실시 예에 따라, 상기 서브 커맨드는, 상기 데이터 저장 장치에 포함된 주변 장치들에 대한 리드, 라이트, 및 트림(trim) 동작에 대응하는 커맨드들을 포함한다.
실시 예에 따라, 상기 어드레스 정보는, 상기 데이터 저장 장치에 포함된 주변 장치들에 대응하는 논리 어드레스 정보이다.
실시 예에 따라, 상기 논리 어드레스 정보는, 네임스페이스(namespace), 볼륨(volume), 논리 블록 어드레스(logical block address), 및 길이(length)를 포함한다.
실시 예에 따라, 상기 제1 코어는 제1 시점에 상기 커맨드를 판단하고, 상기 어드레스 추출 장치는 상기 제1 시점에 상기 어드레스 정보를 상기 복수의 제2 코어로 출력한다.
실시 예에 따라, 상기 복수의 제2 코어는, 상기 제1 시점에 상기 어드레스 정보에 기초하여 상기 데이터 저장 장치에 포함된 주변 장치들을 제어하기 위한 준비 동작을 수행한다.
실시 예에 따라, 상기 복수의 제2 코어는, 상기 제1 시점에 상기 어드레스 정보에 대응하는 내부 관리 데이터가 상기 컨트롤러에 로딩되어있는지 여부를 판단하고, 로딩 되어있지 않은 경우 상기 제2 시점에 상기 불휘발성 메모리로부터 상기 어드레스 정보에 대응하는 내부 관리 데이터를 로딩한다.
실시 예에 따라, 상기 서브 커맨드는, 상기 어드레스 정보에 대응하는 내부 관리 데이터를 로딩하는 동작에 대응하는 커맨드와, 상기 내부 관리 데이터에 기초하여 상기 불휘발성 메모리에 대해 프로그램하는 동작에 대응하는 커맨드를 포함한다.
실시 예에 따라, 상기 내부 관리 데이터는, 상기 불휘발성 메모리의 매핑 테이블에 포함된 논리 어드레스 및 물리 어드레스에 상응하는 맵 정보를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 호스트로부터 발생되는 커맨드를 수신하는 단계; 상기 커맨드로부터 추출된 어드레스 정보에 기초하여 타겟 지정 모드인지 여부를 판단하는 단계; 및 상기 어드레스 정보를 포함하는 리퀘스트를 구성하여 복수의 코어들로 전송하는 단계를 포함한다.
실시 예에 따라, 상기 타겟 지정 모드인지 여부를 판단하는 단계 이후, 상기 복수의 코어들이 큐(queue) 형태를 지원하는지 여부를 판단하는 단계를 더 포함하며, 상기 복수의 코어들이 상기 큐 형태를 지원하는 경우, 상기 리퀘스트를 큐 형태로 구성하여 상기 복수의 코어들로 전송한다.
실시 예에 따라, 상기 어드레스 정보는, 상기 데이터 저장 장치에 포함된 주변 장치들에 대응하는 논리 어드레스 정보이다.
실시 예에 따라, 상기 논리 어드레스 정보는, 네임스페이스(namespace), 볼륨(volume), 논리 블록 어드레스(logical block address), 및 길이(length)를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 제1 코어가 아이들(idle) 상태인지 여부를 판단하는 단계; 상기 제1 코어가 아이들 상태인 경우, 제2 코어는 어드레스 추출 장치로부터 출력되는 리퀘스트에 기초하여 타겟 지정 모드인지 여부를 판단하는 단계; 및 상기 리퀘스트가 상기 타겟 지정 모드로 설정되어 있지 않은 경우, 상기 리퀘스트를 분석한 결과에 기초하여 상기 리퀘스트에 대응하는 동작을 수행하는 단계를 포함한다.
실시 예에 따라, 상기 제1 코어가 아이들 상태가 아닌 경우, 상기 제2 코어는, 상기 제1 코어로부터 출력되는 서브 커맨드에 대응하는 동작을 수행한다.
실시 예에 따라, 상기 서브 커맨드는, 상기 데이터 저장 장치에 포함된 주변 장치들에 대한 리드, 라이트 및 트림(trim) 동작을 포함한다.
실시 예에 따라, 상기 리퀘스트는, 상기 타겟 지정 모드를 나타내는 타겟 정보를 포함하며, 호스트로부터 발생되는 커맨드로부터 추출된 어드레스 정보를 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템은, 상기 데이터 저장 장치; 및 상기 데이터 저장 장치의 동작을 제어하는 호스트를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 코어들이 동시에 동작할 수 있으므로, 수행 시간을 병렬화할 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 데이터 저장 장치는 수행 시간을 병렬화함으로써 시스템의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 데이터 저장 장치의 블록도를 나타낸다.
도 3은 본 발명의 비교 예에 따른 데이터 저장 장치가 호스트로부터 수신되는 명령을 처리하는 과정을 나타내는 타이밍도이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치가 호스트로부터 수신되는 명령을 처리하는 과정을 나타내는 타이밍도이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 나타내는 플로우차트이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 나타내는 플로우차트이다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 8은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 9는 본 발명의 또 다른 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 1을 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템(10)은 호스트(20) 및 데이터 저장 장치(300)를 포함할 수 있다. 데이터 저장 장치(300)는 컨트롤러(100) 및 불휘발성 메모리 장치(200)를 포함할 수 있다.
데이터 처리 시스템(10)은 서버 컴퓨터, PC(personal computer), 데스크 탑 컴퓨터, 랩-탑(lap-top) 컴퓨터, 워크스테이션(workstation) 컴퓨터, NAS(network-attached storage(NAS)), 데이터 센터(data center), 인터넷 데이터 센터(internet data center(IDC)) 또는 모바일 컴퓨팅 장치로 구현될 수 있다. 예컨대, 상기 모바일 컴퓨팅 장치는 스마트폰, 태블릿(tablet) PC, 또는 모바일 인터넷 장치(mobile internet device(MID))로 구현될 수 있다.
호스트(20)는 SATA(serial advanced technology attachment) 인터페이스, SATAe(SATA express) 인터페이스, SAS(serial attached small computer system interface(SCSI)), PCIe(peripheral component interconnect express) 인터페이스, NVMe(non-volatile memory Express) 인터페이스, 또는 AHCI(advanced host controller interface)와 같은 인터페이스 프로토콜을 사용하여 데이터 저장 장치(300)와 통신할 수 있다.
호스트(20)는 데이터 저장 장치(300)의 데이터 처리 동작(예컨대, 라이트 동작 또는 리드 동작 등)을 제어할 수 있다.
데이터 저장 장치(300)는 플래시 메모리-기반 데이터 저장 장치로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 데이터 저장 장치(300)는 SSD(solid-state drive or solid-state disk), 임베디드 SSD(embedded SSD (eSSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 멀티미디어 카드(multimedia card(MMC)), 또는 임베디드 MMC(embedded MMC(eMMC))로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 플래시 메모리-기반 메모리 장치는 NAND-타입 플래시 메모리 장치 또는 NOR-타입 플래시 메모리 장치로 구현될 수 있다.
다른 실시 예들에 따라, 데이터 저장 장치(300)는 하드디스크 드라이브 (hard disk drive(HDD)), PRAM(phase change random access memory(RAM)) 장치, MRAM(magnetoresistive RAM) 장치, STT-MRAM(spin-transfer torque MRAM) 장치, FRAM(ferroelectric RAM) 장치 또는 RRAM(resistive RAM) 장치로 구현될 수 있으나 데이터 저장 장치(300)의 종류가 상술한 예들에 한정되는 것은 아니다.
도 2는 도 1에 도시된 데이터 저장 장치의 블록도를 나타낸다.
도 1부터 도 2를 참조하면, 데이터 저장 장치(300)는 컨트롤러(100), 메모리(150) 및 불휘발성 메모리(200)를 포함할 수 있다. 컨트롤러(100)는 호스트 인터페이스(120), RAM(130), 호스트 컨트롤러(140), 메모리 컨트롤러(160), 어드레스 추출 장치(170), 및 프로세싱 유닛(180)을 포함할 수 있다.
호스트 인터페이스(120), RAM(130), 호스트 컨트롤러(140), 메모리 컨트롤러(160), 어드레스 추출 장치(170), 및 프로세싱 유닛(180)은 버스 구조(110)를 통해 명령 및/또는 데이터를 주거나 받을 수 있다. 예컨대, 버스 구조(110)는 AMBA, AXI, 또는 AHB일 수 있으나 이에 한정되는 것은 아니다.
호스트 인터페이스(120)는 호스트(20)로 전송될 응답 및/또는 데이터를 전송할 수 있다. 또한, 호스트 인터페이스(120)는 호스트(20)로부터 전송된 커맨드 및/또는 데이터를 수신하고, 수신된 커맨드 및/또는 데이터를 프로세싱 유닛(180)으로 전송할 수 있다.
RAM(130)은 컨트롤러(100)의 동작에 필요한 데이터 또는 컨트롤러(100)에 의해 수행된 데이터 처리 동작(예컨대, 라이트 동작 또는 리드 동작 등)에 의해 생성된 데이터를 저장할 수 있다.
또한, RAM(130)은 불휘발성 메모리(200)에 대한 논리 어드레스-물리 어드레스 변환(logical address to physical address translation)을 위한 매핑 테이블을 불휘발성 메모리(200)로부터 로딩하여 저장하는 제1 영역과, 캐시(cache)의 기능을 수행할 수 있는 제2 영역을 포함할 수 있다.
예컨대, 매핑 테이블은 플래시 변환 계층(flash translation layer(FTL)) 매핑 테이블일 수 있다. 프로세싱 유닛(180)은 FTL을 실행하고, FTL은 FTL 매핑 테이블을 이용하여 논리 어드레스-물리 어드레스 변환(또는 매핑(mapping)) 동작을 수행할 수 있다.
호스트 컨트롤러(140)는 프로세싱 유닛(180)의 제어에 따라, 메모리(150)에 데이터를 라이트하거나 메모리(150)로부터 데이터를 리드할 수 있다. 또한, 호스트 컨트롤러(140)는 RAM(130)에 저장된 명령들(예컨대, 라이트 명령들 또는 리드 명령들) 각각에 상응하는 데이터 처리 동작(예컨대, 라이트 동작 또는 리드 동작)을 DMA(direct memory access)를 통해 불휘발성 메모리(200)와 직접 수행할 수 있다. 상기 데이터 처리 동작들 각각은 DMA(direct memory access) 단위로 처리될 수 있다.
예컨대, 호스트 컨트롤러(140)는 NVMe(NVM Express, or Non-Volatile Memory Host Controller Interface Specification(NVMHCI)) 컨트롤러 또는 SCSIe(small computer system interface express) 컨트롤러일 수 있으나, 이에 한정되는 것은 아니다.
메모리(150)는 DRAM과 같은 휘발성 메모리로 구현될 수 있다. 도 2에서는 RAM(130)과 메모리(150)가 서로 분리된 실시 예가 도시되어 있으나, 실시 예에 따라 RAM(130)과 메모리(150)는 하나의 메모리를 의미할 수도 있고, RAM(130)은 메모리(150)의 일부를 의미할 수도 있다.
메모리 컨트롤러(160)는 프로세싱 유닛(180)의 제어에 따라, 메모리(150)에 데이터를 라이트하거나 메모리(150)로부터 데이터를 리드할 수 있다. 또한, 메모리 컨트롤러(160)는, 프로세싱 유닛(180) 및/또는 호스트 컨트롤러(140)의 제어에 따라, 불휘발성 메모리(200)에 데이터를 라이트하거나 불휘발성 메모리(200)로부터 데이터를 리드할 수 있다. 예컨대, 불휘발성 메모리(200)가 플래시 메모리로 구현될 때, 메모리 컨트롤러(160)는 플래시 메모리 컨트롤러의 기능을 수행할 수 있다.
프로세싱 유닛(180)은 버스 구조(110)를 통해 호스트 인터페이스(120), RAM(130), 호스트 컨트롤러(140), 및 메모리 컨트롤러(160)의 동작들을 제어할 수 있다.
프로세싱 유닛(180)은 제1 코어(181) 및 복수의 제2 코어들(183)을 포함할 수 있다. 이때, 제1 코어(181)는 호스트 인터페이스(120)의 동작을 제어할 수 있고, 복수의 제2 코어들(183)은 호스트 컨트롤러(140) 및/또는 메모리 컨트롤러(160)의 동작을 제어할 수 있다.
프로세싱 유닛(180)은 호스트(20)로부터 전송된 커맨드를 수신하고, 수신된 커맨드에 상응하는 데이터 처리 동작을 수행할 수 있다.
실시 예에 따라, 제1 코어(181)는 호스트(20)로부터 전송된 커맨드를 판단하고, 판단 결과에 기초하여 서브 커맨드들을 복수의 제2 코어(183)로 출력할 수 있다. 복수의 제2 코어(183)는 제1 코어(181)로부터 출력되는 서브 커맨드들을 수신하여 처리할 수 있다.
즉, 제1 코어(181)는 호스트(20)로부터 전송된 커맨드를 판단한 결과에 기초하여, 서브 커맨드들을 복수의 제2 코어들(183) 중 대응하는 제2 코어로 출력할 수 있다. 예컨대, 복수의 제2 코어들(183)은 제1 코어(181)로부터 출력된 서브 커맨드에 기초하여 각각에 대응하는 불휘발성 메모리(200)의 동작을 제어할 수 있다.
이때, 서브 커맨드는, 불휘발성 메모리(200)의 리드 동작 및 라이트 동작을 제어하기 위한 커맨드를 포함할 수 있다.
또한, 서브 커맨드는, 불휘발성 메모리(200)의 리드 동작 및 라이트 동작을 위해 호스트 인터페이스(120), RAM(130), 호스트 컨트롤러(140), 메모리(150), 및 메모리 컨트롤러(160)를 제어하기 위한 커맨드들을 포함할 수 있다. 예컨대, 서브 커맨드는 상기와 같은 장치들에 대한 리드 동작, 라이트 동작, 및 트림(trim) 동작 등에 대응하는 커맨드들을 포함할 수 있다.
어드레스 추출 장치(170)는, 프로세싱 유닛(180)이 커맨드를 처리하기 이전에, 호스트(20)로부터 제1 코어(181)로 전송되는 커맨드로부터 어드레스 정보를 추출하여 복수의 제2 코어(183)로 출력할 수 있다.
이때, 어드레스 정보는, 호스트 인터페이스(120), RAM(130), 호스트 컨트롤러(140), 메모리(150), 및 메모리 컨트롤러(160)에 대응하는 논리 어드레스 정보일 수 있다. 논리 어드레스 정보는, 네임스페이스(namespace), 볼륨(volume), 논리 블록 어드레스(logical block address), 및 길이(length)를 포함할 수 있다.
불휘발성 메모리(200)는 플래시 메모리(예컨대, NAND 플래시 메모리 또는 NOR 플래시 메모리)로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 3은 본 발명의 비교 예에 따른 데이터 저장 장치가 호스트로부터 수신되는 명령을 처리하는 과정을 나타내는 타이밍도이다. 도 4는 본 발명의 실시 예에 따른 데이터 저장 장치가 호스트로부터 수신되는 명령을 처리하는 과정을 나타내는 타이밍도이다. 도 3 내지 도 4에서는, 불휘발성 메모리(200)의 리드 동작을 예로 들어 설명한다.
도 3을 참조하면, 제1 시점(t1)부터 제2 시점(t2)까지 제1 시간(tFW) 동안, 제1 코어(181)는 호스트(20)로부터 발생된 커맨드를 판단한 결과에 기초하여 제2 코어(183)로 서브 커맨드를 출력할 수 있다.
제2 코어(183)는, 제2 시간(tFW) 동안 서브 커맨드에 대응하는 내부 관리 데이터가 RAM(130)에 로딩 되어있는지 여부를 판단하고, 제3 시간(tR+tDMA) 동안 불휘발성 메모리(200)로부터 서브 커맨드에 대응하는 내부 관리 데이터를 로딩할 수 있다.
다음으로, 제2 코어(183)는, 제4 시간(tFW) 동안 상기 내부 관리 데이터에 기초하여 불휘발성 메모리(200)에 대한 데이터 리드 동작을 수행하고, 제5 시간(tR+tDMA) 동안 불휘발성 메모리(200)로부터 리드된 데이터를 호스트(20)로 출력할 수 있다.
불휘발성 메모리(200)에 대한 리드 동작이 완료된 이후, 제2 코어(183)는 제1 코어(181)를 통해 호스트(20)로 응답 메시지(callback(CB))를 출력할 수 있다.
반면, 실시 예에 따른 도 4를 참조하면, 제1 코어(181)가 제1 시점(t1)에 호스트(20)로부터 발생된 커맨드를 판단하는 동안, 어드레스 추출 장치(170)는 호스트(20)로부터 발생된 커맨드로부터 어드레스 정보를 추출하여 제2 코어(183)로 출력할 수 있다.
제2 코어(183)는, 제1 시점(t1)에 상기 어드레스 정보에 기초하여 내부 관리 데이터를 불휘발성 메모리(200)로부터 로딩하기 위한 준비 동작을 수행하고, 제2 시점(t2)에 어드레스 정보에 대응하는 내부 관리 데이터를 로딩할 수 있다. 예컨대, 제2 코어(183)는, 제1 시점(t1)에 어드레스 정보에 대응하는 내부 관리 데이터가 RAM(130)에 로딩 되어있는지 여부를 판단하고, 제2 시점(t2)에 불휘발성 메모리(200)로부터 상기 어드레스 정보에 대응하는 내부 관리 데이터를 로딩할 수 있다.
이때, 내부 관리 데이터는, 불휘발성 메모리(200)의 매핑 테이블에 포함된 논리 어드레스-물리 어드레스에 상응하는 맵 정보를 포함할 수 있다.
즉, 제1 시점(t1)에서 제1 코어(181) 및 제2 코어(183)가 동시에 동작함으로써 데이터 저장 장치(300)의 수행 시간을 병렬화할 수 있게 된다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 나타내는 플로우차트이다. 도 1부터 도 5를 참조하면, 어드레스 추출 장치(170)는 호스트(20)로부터 발생되는 커맨드를 수신하고(S100), 커맨드로부터 어드레스 정보를 추출할 수 있다(S110).
어드레스 추출 장치(170)는 추출된 어드레스 정보에 기초하여 타겟 지정 모드인지 여부를 판단하고(S120), 타겟 지정 모드가 설정된 경우 대응하는 타겟 코어 즉, 지정된 제2 코어(183)를 선택할 수 있다(S130).
S120 단계에서, 타겟 지정 모드가 설정되어 있지 않은 경우, 어드레스 추출 장치(170)는 복수의 제2 코어들(183)을 선택할 수 있다(S140). 이때, 어드레스 정보는 타겟 지정 모드를 나타내는 타겟 정보를 포함할 수 있다.
다음으로, 어드레스 추출 장치(170)는 선택된 제2 코어(183)가 큐(queue) 형태를 지원하는지 여부를 판단할 수 있다(S150). 어드레스 추출 장치(170)는 선택된 제2 코어(183)가 큐 형태를 지원하는 경우 어드레스 정보를 포함하는 리퀘스트를 큐 형태로 구성하고(S160), 큐 형태로 구성된 리퀘스트를 선택된 제2 코어(183)로 전송할 수 있다(S170). 그러나, 선택된 제2 코어(183)가 큐 형태를 지원하지 않는 경우 어드레스 정보를 포함하는 리퀘스트를 선택된 제2 코어(183)로 전송할 수 있다(S170).
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 나타내는 플로우차트이다. 도 6은 복수의 제2 코어들(183) 각각의 동작을 나타내는 도면이다.
도 1부터 도 6을 참조하면, 제2 코어(183)는 제1 코어(181)가 아이들(idle) 상태인지 여부를 판단하고(S200), 제1 코어(181)가 아이들 상태가 아닌 경우 제1 코어(181)로부터 출력되는 서브 커맨드에 대응하는 동작을 수행할 수 있다(S210).
S200 단계에서의 판단 결과, 제1 코어(181)가 아이들 상태인 경우, 제2 코어(183)는 리퀘스트를 큐 형태로 처리할 수 있는지 여부를 판단하고(S220), 리퀘스트를 큐 형태로 처리할 수 있는 경우 리퀘스트들을 큐 형태로 구성할 수 있다(S230).
즉, 제2 코어(183)는, 큐 형태를 지원하는 경우 어드레스 추출 장치(170)로부터 출력되는 리퀘스트들을 순차적으로 처리하게 되고, 큐 형태를 지원하지 않는 경우 어드레스 추출 장치(170)로부터 출력되는 단일의 리퀘스트를 처리할 수 있게 된다.
제2 코어(183)는 어드레스 추출 장치(170)로부터 출력되는 리퀘스트에 기초하여 타겟 지정 모드인지 여부를 판단하고(S240), 타겟 지정 모드가 제2 코어(183)로 설정된 경우 제2 코어(183)는 어드레스 추출 장치(170)로부터 출력되는 리퀘스트에 대응하는 동작을 수행할 수 있다(S250).
S240 단계에서, 타겟 지정 모드가 설정되어 있지 않은 경우, 제2 코어(183)는 리퀘스트에 포함된 어드레스 정보를 분석하고(S260), 어드레스 정보가 제2 코어(183)에 대응하는지 여부를 판단할 수 있다(S270).
S270 단계에서, 어드레스 정보가 제2 코어(183)에 대응하는 경우 제2 코어(183)는 어드레스 추출 장치(170)로부터 출력되는 리퀘스트에 대응하는 동작을 수행하고(S250), 어드레스 정보가 제2 코어(183)에 대응하지 않는 경우 즉, 어드레스 정보가 복수의 제2 코어들(183) 중 다른 제2 코어에 대응하는 경우 상기 제2 코어(183)는 아이들 상태로 진입할 수 있다(S280).
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 7에 도시된 데이터 처리 시스템(30)은 PC, 태블릿 PC, 넷-북(net-book), e-리더(e-reader), PAD, PMP, MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
데이터 처리 시스템(30)은 컨트롤러(100)와 불휘발성 메모리(200)를 포함한다. 컨트롤러(100)와 불휘발성 메모리(200)는 도 2에 도시된 데이터 저장 장치(300)를 의미할 수 있다.
프로세서(31)는, 입력 장치(32)를 통하여 입력된 데이터에 따라, 불휘발성 메모리(200)에 저장된 데이터를 디스플레이(33)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(32)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(31)는 데이터 처리 시스템(30)의 전반적인 작동을 제어할 수 있고, 컨트롤러(100)의 작동을 제어할 수 있다.
실시 예에 따라, 불휘발성 메모리(200)의 작동을 제어할 수 있는 컨트롤러(100)는 프로세서(31)의 일부로서 구현될 수도 있고 프로세서(31)와 별도의 칩으로 구현될 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 1부터 도 8을 참조하면, 데이터 처리 시스템(1000)은 모바일 컴퓨팅 장치(1000)를 의미할 수 있다.
모바일 컴퓨팅 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷 (internet of everything(IoE)) 장치, 또는 e-북(e-book)으로 구현될 수 있다.
데이터 처리 시스템(1000)은 애플리케이션 프로세서(application processor(AP); 1100), 데이터 저장 장치(1200), 이미지 센서(1300), 모뎀(1400), 무선 송수신기(1450), 및 터치 스크린(1500)을 포함하는 디스플레이(1550)를 포함할 수 있다.
데이터 저장 장치(1200)는 도 2에 도시된 데이터 저장 장치(300)를 의미할 수 있다. 컨트롤러(1210)는 도 2의 컨트롤러(100)를 의미하고, 불휘발성 메모리(1220)는 도 2의 불휘발성 메모리(200)를 의미할 수 있다.
이미지 센서(1300)는 광 이미지를 전기적 신호로 변환함으로써 이미지 데이터를 생성할 수 있다.
무선 송수신기(1450)는 안테나(ANT)를 통해 수신된 무선 데이터를 모뎀(1400)으로 전송할 수 있다. 또한, 무선 송수신기(1450)는 모뎀(1400)으로부터 출력된 데이터를 무선 데이터로 변환하고, 상기 무선 데이터를 안테나(ANT)를 통해 외부로 전송할 수 있다.
모뎀(1400)은 무선 송수신기(1450)와 AP(1100) 사이에서 주고받는 데이터를 처리할 수 있다.
AP(1100)는 데이터 저장 장치(1200), 이미지 센서(1300), 모뎀(1400), 무선 송수신기(1450), 터치 스크린(1500), 및/또는 디스플레이(1550)를 제어할 수 있다.
AP(1100)는 집적 회로, 시스템 온 칩(system on chip(SoC)), 또는 모바일 AP로 구현될 수 있다.
AP(1100)는 CPU(1110), 버스 구조(1111), 저장 장치 인터페이스(1120), 이미지 신호 프로세서(image signal processor(ISP); 1130), 모뎀 인터페이스(1140), 및 디스플레이 컨트롤러(1150)를 포함할 수 있다.
CPU(1110)는, 버스 구조(1111)를 통해, 저장 장치 인터페이스(1120), 이미지 신호 프로세서(1130), 모뎀 인터페이스(1140), 및 디스플레이 컨트롤러(1150)를 제어할 수 있다.
버스 구조(1111)는 AMBA(Advanced Microcontroller Bus Architecture), AHB(Advanced High-performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface) 또는 ASB(Advanced System Bus)로 구현될 수 있으나 이에 한정되는 것은 아니다.
저장 장치 인터페이스(1120)는, CPU(1110)의 제어에 따라, 데이터 저장 장치(1200)와 주고받는 데이터의 처리 및/또는 전송을 제어할 수 있다.
ISP(1130)는 이미지 센서(1300)로부터 출력된 이미지 데이터를 수신하여 처리하고, 처리된 이미지를 버스 구조(1111)로 전송할 수 있다.
모뎀 인터페이스(1140)는, CPU(1110)의 제어에 따라, 모뎀(1400)과 주고받는 데이터의 처리 및/또는 전송을 제어할 수 있다.
디스플레이 컨트롤러(1150)는, CPU(1110)의 제어에 따라, 디스플레이(1550)에서 디스플레이될 데이터를 디스플레이(1550)로 전송할 수 있다. 실시 예에 따라, 디스플레이 컨트롤러(1150)와 디스플레이(1550)는 MIPI® 디스플레이 시리얼 인터페이스 (display serial interface)를 통해 데이터를 주거나 받을 수 있다. 다른 실시 예에 따라, 디스플레이 컨트롤러(1150)와 디스플레이(1550)는 eDP(embedded DisplayPort)를 통해 데이터를 주거나 받을 수 있다.
터치 스크린(1500)은 데이터 처리 시스템(1000)의 작동을 제어할 수 있는 사용자 입력을 AP(1100)로 전송할 수 있다. 사용자 입력은 데이터 처리 시스템(1000)이 터치 스크린(1500)을 터치할 때 생성될 수 있다. CPU(1110)는 터치 스크린(1500)으로부터 전송된 사용자 입력에 따라 AP(1100), 이미지 센서(1300), 및/또는 디스플레이(1550)의 작동을 제어할 수 있다.
도 9는 본 발명의 또 다른 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 1부터 도 9를 참조하면, 데이터 처리 시스템(3000)은 데이터베이스 (3200), 데이터베이스 서버(3300), 제2 네트워크(3400), 및 복수의 클라이언트 컴퓨터들(3500)을 포함할 수 있다.
데이터 센터, 인터넷 데이터 센터, 또는 클라우드 데이터 센터(3100)는 데이터베이스(3200)와 데이터베이스 서버(3300)를 포함할 수 있다.
데이터베이스(3200)는 복수의 데이터 저장 장치들(300)을 포함할 수 있다. 복수의 데이터 저장 장치들(300)은 랙(rack)에 설치될 수 있다. 각 데이터 저장 장치(300)의 구조와 작동은 도 1부터 도 6을 참조하여 설명된 데이터 저장 장치(300)의 구조와 작동과 실질적으로 동일 또는 유사하다.
데이터베이스 서버(3300)는 복수의 데이터 저장 장치들(300) 각각의 작동을 제어할 수 있다. 데이터베이스 서버(3300)는 제1 네트워크, 예컨대 LAN(Local Area Network)을 통해 제2 네트워크(3400), 예컨대, 인터넷에 접속될 수 있다.
복수의 클라이언트 컴퓨터들(3500) 각각은 제2 네트워크(3400)를 통해 데이터베이스 서버(3300)에 접속할 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 1000, 3000; 데이터 처리 시스템
20; 호스트
300, 1200; 데이터 저장 장치
100; 컨트롤러
120; 호스트 인터페이스
130; RAM
140; 호스트 컨트롤러
150; 메모리
160; 메모리 컨트롤러
170; 어드레스 추출 장치
180; 프로세싱 유닛
200; 불휘발성 메모리

Claims (10)

  1. 불휘발성 메모리; 및
    호스트로부터 발생되는 커맨드를 수신하고, 상기 커맨드에 기초하여 상기 불휘발성 메모리의 동작을 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 커맨드를 수신하여 처리하는 프로세싱 유닛; 및
    상기 프로세싱 유닛이 상기 커맨드를 처리하기 이전에, 상기 커맨드로부터 어드레스 정보를 추출하여 상기 프로세싱 유닛으로 출력하는 어드레스 추출 장치를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서, 상기 프로세싱 유닛은,
    상기 수신된 커맨드를 판단하고, 판단 결과에 기초하여 서브 커맨드들을 출력하는 제1 코어; 및
    상기 제1 코어로부터 출력되는 상기 서브 커맨드들을 처리하는 복수의 제2 코어를 포함하는 데이터 저장 장치.
  3. 제2항에 있어서, 상기 서브 커맨드는,
    상기 불휘발성 메모리의 리드 및 라이트 동작을 위해 상기 데이터 장치에 포함된 주변 장치들을 제어하기 위한 커맨드들을 포함하는 데이터 저장 장치.
  4. 제3항에 있어서, 상기 서브 커맨드는,
    상기 데이터 저장 장치에 포함된 주변 장치들에 대한 리드, 라이트, 및 트림(trim) 동작에 대응하는 커맨드들을 포함하는 데이터 저장 장치.
  5. 제2항에 있어서, 상기 어드레스 정보는,
    상기 데이터 저장 장치에 포함된 주변 장치들에 대응하는 논리 어드레스 정보인 데이터 저장 장치.
  6. 제5항에 있어서, 상기 논리 어드레스 정보는,
    네임스페이스(namespace), 볼륨(volume), 논리 블록 어드레스(logical block address), 및 길이(length)를 포함하는 데이터 저장 장치.
  7. 제2항에 있어서,
    상기 제1 코어는 제1 시점에 상기 커맨드를 판단하고, 상기 어드레스 추출 장치는 상기 제1 시점에 상기 어드레스 정보를 상기 복수의 제2 코어로 출력하는 데이터 저장 장치.
  8. 제7항에 있어서, 상기 복수의 제2 코어는,
    상기 제1 시점에 상기 어드레스 정보에 기초하여 상기 데이터 저장 장치에 포함된 주변 장치들을 제어하기 위한 준비 동작을 수행하는 데이터 저장 장치.
  9. 제8항에 있어서, 상기 복수의 제2 코어는,
    상기 제1 시점에 상기 어드레스 정보에 대응하는 내부 관리 데이터가 상기 컨트롤러에 로딩되어있는지 여부를 판단하고, 로딩 되어있지 않은 경우 상기 제2 시점에 상기 불휘발성 메모리로부터 상기 어드레스 정보에 대응하는 내부 관리 데이터를 로딩하는 데이터 저장 장치.
  10. 데이터 저장 장치; 및
    상기 데이터 저장 장치의 동작을 제어하는 호스트를 포함하고,
    상기 데이터 저장 장치는
    불휘발성 메모리; 및
    호스트로부터 발생되는 커맨드를 수신하고, 상기 커맨드에 기초하여 상기 불휘발성 메모리의 동작을 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 커맨드를 수신하여 처리하는 프로세싱 유닛; 및
    상기 프로세싱 유닛이 상기 커맨드를 처리하기 이전에, 상기 커맨드로부터 어드레스 정보를 추출하여 상기 프로세싱 유닛으로 출력하는 어드레스 추출 장치를 포함하는 데이터 처리 시스템.
KR1020150106733A 2015-07-28 2015-07-28 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 KR20170013697A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150106733A KR20170013697A (ko) 2015-07-28 2015-07-28 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
US15/201,761 US20170031632A1 (en) 2015-07-28 2016-07-05 Data storage device, method of operating the same, and data processing system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150106733A KR20170013697A (ko) 2015-07-28 2015-07-28 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20170013697A true KR20170013697A (ko) 2017-02-07

Family

ID=57882579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150106733A KR20170013697A (ko) 2015-07-28 2015-07-28 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템

Country Status (2)

Country Link
US (1) US20170031632A1 (ko)
KR (1) KR20170013697A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111492A (ko) * 2017-03-31 2018-10-11 삼성전자주식회사 집적된 NVMe 오버 패브릭 장치용 스토리지 집적 방법
US10698635B2 (en) 2018-03-05 2020-06-30 SK Hynix Inc. Memory device and operating method capable of storing data in a plurality of name spaces

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10599208B2 (en) * 2015-09-08 2020-03-24 Toshiba Memory Corporation Memory system and controller
CN113721840A (zh) * 2019-10-18 2021-11-30 华为技术有限公司 数据访问方法、装置和第一计算设备
US11579799B2 (en) * 2020-03-18 2023-02-14 Micron Technology, Inc. Dynamic selection of cores for processing responses
US11462283B2 (en) * 2020-08-26 2022-10-04 Micron Technology, Inc. Latch circuits with improved single event upset immunity and related systems, apparatuses, and methods
CN114817120A (zh) * 2022-06-29 2022-07-29 湖北芯擎科技有限公司 一种跨域数据共享方法、系统级芯片、电子设备及介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101516580B1 (ko) * 2009-04-22 2015-05-11 삼성전자주식회사 컨트롤러, 이를 포함하는 데이터 저장 장치 및 데이터 저장 시스템, 및 그 방법
KR101979732B1 (ko) * 2012-05-04 2019-08-28 삼성전자 주식회사 비휘발성 메모리 컨트롤러 및 비휘발성 메모리 시스템
KR20160024546A (ko) * 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9910481B2 (en) * 2015-02-13 2018-03-06 Intel Corporation Performing power management in a multicore processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111492A (ko) * 2017-03-31 2018-10-11 삼성전자주식회사 집적된 NVMe 오버 패브릭 장치용 스토리지 집적 방법
US10698635B2 (en) 2018-03-05 2020-06-30 SK Hynix Inc. Memory device and operating method capable of storing data in a plurality of name spaces

Also Published As

Publication number Publication date
US20170031632A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US10496281B2 (en) Data storage device, data processing system and method of operation
KR20170013697A (ko) 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
US20200379541A1 (en) Application processor performing a dynamic voltage and frequency scaling operation, computing system including the same, and operation method thereof
US10229050B2 (en) Method for operating storage controller and method for operating storage device including the same wherein garbage collection is performed responsive to free block unavailable during reuse
US20160117102A1 (en) Method for operating data storage device, mobile computing device having the same, and method of the mobile computing device
US10303366B2 (en) Data storage device that divides and processes a command and data processing system including the same
KR102258126B1 (ko) 메모리 컨트롤러의 작동 방법, 이를 포함하는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
KR20140035776A (ko) 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
US11645011B2 (en) Storage controller, computational storage device, and operational method of computational storage device
US20190361821A1 (en) Storage device including reconfigurable logic and method of operating the storage device
KR102106261B1 (ko) 메모리 컨트롤러의 작동 방법과 이를 포함하는 장치들의 작동 방법들
US11868626B2 (en) Storage device set including storage device and reconfigurable logic chip, and storage system including the storage device set
EP3869343A1 (en) Storage device and operating method thereof
KR20130081526A (ko) 저장 장치, 그것을 포함하는 전자 장치, 및 그것의 데이터 관리 방법들
US20230229357A1 (en) Storage controller, computational storage device, and operational method of computational storage device
TW201926055A (zh) 指令處理方法及使用所述方法的儲存控制器
US9910771B2 (en) Non-volatile memory interface
KR102634776B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20160118602A (ko) 데이터 저장 장치와 이를 포함하는 장치들
CN114625307A (zh) 计算机可读存储介质、闪存芯片的数据读取方法及装置
KR20190033921A (ko) 스토리지 장치 및 그 동작 방법
KR102275706B1 (ko) 데이터 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법
KR20190082652A (ko) 데이터베이스에서 이터레이터 연산을 수행하기 위한 장치
US11822816B2 (en) Networking device/storage device direct read/write system
US20230409495A1 (en) Storage device, operation method of the storage device, and electronic system including the storage device