JP2017073593A - High frequency line and manufacturing method thereof - Google Patents

High frequency line and manufacturing method thereof Download PDF

Info

Publication number
JP2017073593A
JP2017073593A JP2015197495A JP2015197495A JP2017073593A JP 2017073593 A JP2017073593 A JP 2017073593A JP 2015197495 A JP2015197495 A JP 2015197495A JP 2015197495 A JP2015197495 A JP 2015197495A JP 2017073593 A JP2017073593 A JP 2017073593A
Authority
JP
Japan
Prior art keywords
substrate
signal line
groove
line
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015197495A
Other languages
Japanese (ja)
Other versions
JP6523128B2 (en
Inventor
聡 綱島
Satoshi Tsunashima
聡 綱島
斉 脇田
Hitoshi Wakita
斉 脇田
裕之 福山
Hiroyuki Fukuyama
裕之 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015197495A priority Critical patent/JP6523128B2/en
Publication of JP2017073593A publication Critical patent/JP2017073593A/en
Application granted granted Critical
Publication of JP6523128B2 publication Critical patent/JP6523128B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To form a high frequency line having a desired high frequency characteristics even if substrate thickness and signal line width fluctuate depending on manufacturing tolerance.SOLUTION: A groove 104 is formed on a second substrate 102 above an inner layer signal line 103 along the inner layer signal line 103. The width and the depth of the groove 104 are formed in a state in which a desired characteristic impedance of the inner layer signal line 103 is obtained.SELECTED DRAWING: Figure 1A

Description

本発明は、所望とする特性インピーダンスが得られるIMSL構成の高周波線路およびその製造方法に関する。   The present invention relates to an IMSL-structured high-frequency line capable of obtaining a desired characteristic impedance and a method for manufacturing the same.

近年、実装の高密度化が進むにつれ、基板、パッケージを垂直方向に接続するフリップチップ実装の検討が活発化している。フリップチップ実装では、高周波応用時におけるGND(grand)強化、実装密度向上、アイソレーション向上、コープレーナー接続におけるインピーダンス低下回避などが可能になるという利点を有している。   In recent years, as mounting density has increased, studies on flip chip mounting in which substrates and packages are connected in the vertical direction have been actively conducted. Flip-chip mounting has advantages such as GND (grand) enhancement during high frequency applications, improved mounting density, improved isolation, and impedance reduction avoidance in coplanar connection.

このような実装形態として、例えば、2次基板のマイクロストリップ線路(MSL:Micro Strip Line)の構成を反転した、図8に示すようなIMSL(Inverted Micro Strip Line)構成が提案されている(非特許文献1参照)。このIMSL構成では、積層された複数の誘電体基板401の最上層の誘電体基板401の直下に内層信号線路402を備え、最上層の誘電体基板401の上にグランド導電層403を備えている。   As such a mounting form, for example, an IMSL (Inverted Micro Strip Line) configuration as shown in FIG. 8 in which the configuration of a microstrip line (MSL: Micro Strip Line) of a secondary substrate is inverted has been proposed (non-conversion). Patent Document 1). In this IMSL configuration, an inner layer signal line 402 is provided immediately below the uppermost dielectric substrate 401 of the plurality of stacked dielectric substrates 401, and a ground conductive layer 403 is provided on the uppermost dielectric substrate 401. .

ところで、IMSL構成においても、MSL構成と同様に、誘電体基板401の誘電率、誘電体基板401の厚さH、内層信号線路402の幅W0などのパラメータによって、特性インピーダンスが決定される。例えば、誘電体基板401がアルミナセラッミックから構成され、誘電率が9.8(誘電正接tanσ=0.006)であり、厚さ0.254mmの場合、内層信号線路402の幅が変化すると、図9に示すように反射特性が変化する。   In the IMSL configuration, similar to the MSL configuration, the characteristic impedance is determined by parameters such as the dielectric constant of the dielectric substrate 401, the thickness H of the dielectric substrate 401, and the width W0 of the inner layer signal line 402. For example, when the dielectric substrate 401 is made of alumina ceramic, the dielectric constant is 9.8 (dielectric loss tangent tan σ = 0.006), and the thickness is 0.254 mm, the width of the inner layer signal line 402 changes. The reflection characteristics change as shown in FIG.

図9において、(a)は、内層信号線路402の幅0.16mmの場合の反射特性を示し、(b)は、内層信号線路402の幅0.145mmの場合の反射特性を示し、(c)内層信号線路402の幅0.175mmの場合の反射特性を示している。なお、誘電体基板401は6層積層された構成とされ、層間にはグランド導電層はないものとし、有限要素法(HFSS)によりシミュレーションを実施した。   9A shows the reflection characteristics when the inner layer signal line 402 has a width of 0.16 mm, and FIG. 9B shows the reflection characteristics when the inner layer signal line 402 has a width of 0.145 mm. The reflection characteristics when the inner layer signal line 402 has a width of 0.175 mm are shown. The dielectric substrate 401 has a structure in which six layers are laminated, and there is no ground conductive layer between the layers, and simulation was performed by a finite element method (HFSS).

S. Yamaguchi et al. , "An inverted microstrip line IC structure for ultra high-speed applications", IEEE MTT-S International Microwave Symposium Digest, vol.3, pp.1643-1646, 1995.S. Yamaguchi et al., "An inverted microstrip line IC structure for ultra high-speed applications", IEEE MTT-S International Microwave Symposium Digest, vol.3, pp.1643-1646, 1995.

上述したように、誘電率・基板厚・信号線幅等のパラメータによって特性インピーダンスが決定されることから、IMSL構成の高周波線路では、基板厚が決まると線路幅が決まってしまうという線路設計上の制限が生じていた。また、IMSL構成の高周波線路では、製造公差により基板厚や信号線幅が変動すると、特性インピーダンスが変化してしまい、所望とする高周波特性が得られないという問題があった。   As described above, the characteristic impedance is determined by parameters such as the dielectric constant, the substrate thickness, and the signal line width. Therefore, in the high frequency line of the IMSL configuration, the line width is determined when the substrate thickness is determined. There were restrictions. In addition, in the high frequency line having the IMSL configuration, when the substrate thickness or the signal line width fluctuates due to manufacturing tolerances, there is a problem that a desired high frequency characteristic cannot be obtained because the characteristic impedance changes.

本発明は、以上のような問題点を解消するためになされたものであり、製造公差などにより基板厚や信号線幅が変動しても、所望とする高周波特性の高周波線路が形成できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, so that a high-frequency line having a desired high-frequency characteristic can be formed even if the substrate thickness or signal line width varies due to manufacturing tolerances or the like. The purpose is to do.

本発明に係る高周波線路の製造方法は、第1基板の上に内層信号線路を形成する第1工程と、内層信号線路を形成した第1基板の表面上に第2基板を積層する第2工程と、内層信号線路の上方の第2基板に内層信号線路に沿って溝部を形成する第3工程と、溝部が形成された第2基板の上面に内層信号線路とマイクロストリップ線路を構成するグランド導電層を形成する第4工程とを備え、溝部の幅および深さは、内層信号線路の所望とする特性インピーダンスが得られる状態に形成する。   The method for manufacturing a high-frequency line according to the present invention includes a first step of forming an inner signal line on a first substrate, and a second step of laminating a second substrate on the surface of the first substrate on which the inner signal line is formed. And a third step of forming a groove portion along the inner layer signal line on the second substrate above the inner layer signal line, and a ground conductor constituting the inner layer signal line and the microstrip line on the upper surface of the second substrate on which the groove portion is formed. A fourth step of forming a layer, and the width and depth of the groove are formed in a state where desired characteristic impedance of the inner layer signal line can be obtained.

上記高周波線路の製造方法において、溝部は、内層信号線路の直上に形成すればよい。この場合、グランド導電層は、溝部以外の領域に形成してもよい。   In the high frequency line manufacturing method, the groove may be formed immediately above the inner signal line. In this case, the ground conductive layer may be formed in a region other than the groove.

上記高周波線路の製造方法において、平面視で内層信号線路を挾んで配置された2つの溝を形成するようにしても良い。   In the method for manufacturing a high-frequency line, two grooves arranged with the inner-layer signal line sandwiched in a plan view may be formed.

本発明に係る高周波線路、第1基板および第1基板の上に積層された第2基板と、第1基板と第2基板との間に配置された内層信号線路と、内層信号線路の上方の第2基板に内層信号線路に沿って形成された溝部と、溝部が形成された第2基板の上面に形成されて内層信号線路とマイクロストリップ線路を構成するグランド導電層とを備え、溝部の幅および深さは、内層信号線路の所望とする特性インピーダンスが得られる状態とされている。   A high-frequency line according to the present invention, a first substrate, a second substrate stacked on the first substrate, an inner layer signal line disposed between the first substrate and the second substrate, and an upper layer signal line A groove formed on the second substrate along the inner layer signal line, and a ground conductive layer formed on the upper surface of the second substrate on which the groove is formed and constituting the inner layer signal line and the microstrip line, and the width of the groove And the depth is such that the desired characteristic impedance of the inner layer signal line can be obtained.

上記高周波線路において、溝部は、内層信号線路の直上に形成されていればよい。この場合、グランド導電層は、溝部以外の領域に形成されていてもよい。   In the high frequency line, the groove may be formed immediately above the inner signal line. In this case, the ground conductive layer may be formed in a region other than the groove.

上記高周波線路において、平面視で内層信号線路を挾んで配置された2つの溝部を備えるようにしてもよい。   The high-frequency line may be provided with two groove portions arranged with the inner-layer signal line in plan view.

以上説明したように、本発明によれば、内層信号線路の上方の第2基板に内層信号線路に沿って溝部を形成するようにしたので、製造公差などにより基板厚や信号線幅が変動しても、所望とする高周波特性の高周波線路が形成できるという優れた効果が得られるようになる。   As described above, according to the present invention, since the groove portion is formed along the inner layer signal line on the second substrate above the inner layer signal line, the substrate thickness and the signal line width vary due to manufacturing tolerances and the like. However, an excellent effect that a high-frequency line having a desired high-frequency characteristic can be formed can be obtained.

図1Aは、本発明の実施の形態1における高周波線路の構成を示す断面図である。1A is a cross-sectional view showing a configuration of a high-frequency line according to Embodiment 1 of the present invention. 図1Bは、本発明の実施の形態1における高周波線路の構成を示す平面図である。FIG. 1B is a plan view showing the configuration of the high-frequency line according to Embodiment 1 of the present invention. 図2Aは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。FIG. 2A is a cross-sectional view showing the state of an intermediate step for explaining the method for manufacturing the high-frequency line in Embodiment 1 of the present invention. 図2Bは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。FIG. 2B is a cross-sectional view showing the state of an intermediate step for explaining the method for manufacturing the high-frequency line in Embodiment 1 of the present invention. 図2Cは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。FIG. 2C is a cross-sectional view showing a state of an intermediate step for explaining the method of manufacturing the high-frequency line in Embodiment 1 of the present invention. 図3は、実施の形態1における高周波線路の反射特性を示す特性図である。FIG. 3 is a characteristic diagram showing the reflection characteristics of the high-frequency line in the first embodiment. 図4Aは、本発明の実施の形態2における高周波線路の構成を示す断面図である。FIG. 4A is a cross-sectional view showing a configuration of a high-frequency line according to Embodiment 2 of the present invention. 図4Bは、本発明の実施の形態2における高周波線路の構成を示す平面図である。FIG. 4B is a plan view showing the configuration of the high-frequency line according to Embodiment 2 of the present invention. 図5Aは、本発明の実施の形態2における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。FIG. 5A is a cross-sectional view showing the state of an intermediate step for explaining the method of manufacturing the high-frequency line in Embodiment 2 of the present invention. 図5Bは、本発明の実施の形態2における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。FIG. 5B is a cross-sectional view showing the state of an intermediate step for explaining the method of manufacturing the high-frequency line in Embodiment 2 of the present invention. 図6は、実施の形態2における高周波線路の反射特性を示す特性図である。FIG. 6 is a characteristic diagram showing the reflection characteristics of the high-frequency line in the second embodiment. 図7Aは、本発明の実施の形態3における高周波線路の構成を示す断面図である。FIG. 7A is a cross-sectional view showing a configuration of a high-frequency line according to Embodiment 3 of the present invention. 図7Bは、本発明の実施の形態3における高周波線路の構成を示す平面図である。FIG. 7B is a plan view showing the configuration of the high-frequency line according to Embodiment 3 of the present invention. 図8は、IMSL構成の高周波線路の構成を示す断面図である。FIG. 8 is a cross-sectional view showing a configuration of a high-frequency line having an IMSL configuration. 図9は、IMSL構成の高周波線路における反射特性を示す特性図である。FIG. 9 is a characteristic diagram showing reflection characteristics in a high frequency line having an IMSL configuration.

以下、本発明の実施の形態について図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[実施の形態1]
はじめに、本発明の実施の形態1について説明する。図1Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図1Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
[Embodiment 1]
First, Embodiment 1 of the present invention will be described. FIG. 1A is a configuration diagram showing a configuration of a high-frequency line according to the first embodiment of the present invention. FIG. 1B is a plan view showing the configuration of the high-frequency line in the first embodiment of the present invention.

この高周波線路は、まず、第1基板101および第1基板101の上に積層された第2基板102と、第1基板101と第2基板102との間に配置された内層信号線路103とを備える。第1基板101および第2基板102は、誘電体から構成されている。   The high-frequency line includes a first substrate 101, a second substrate 102 stacked on the first substrate 101, and an inner layer signal line 103 disposed between the first substrate 101 and the second substrate 102. Prepare. The first substrate 101 and the second substrate 102 are made of a dielectric.

また、この高周波線路は、内層信号線路103の上方の第2基板102に内層信号線路103に沿って形成された溝部104と、溝部104が形成された第2基板102の上面に形成されて内層信号線路103とマイクロストリップ線路を構成するグランド導電層105とを備える。   The high-frequency line is formed on the second substrate 102 above the inner layer signal line 103 along the inner layer signal line 103 and on the upper surface of the second substrate 102 on which the groove 104 is formed. A signal line 103 and a ground conductive layer 105 constituting a microstrip line are provided.

実施の形態1では、溝部104は、内層信号線路103の直上に形成されている。また、溝部104の内部を含めて第2基板102の上面にグランド導電層105が形成されている。なお、第1基板101の下側にも、図示しない誘電体基板が形成されていても良い。例えば、第1基板101の下側には、4層の誘電体基板が積層され、全体で6層の誘電体基板が積層されたものとなっている。内層信号線路103の下方にもグランド導電層を備える場合、このグランド導電層と内層信号線路103と間隔は、内層信号線路103とグランド導電層105との間隔より離れている。   In the first embodiment, the groove 104 is formed immediately above the inner layer signal line 103. A ground conductive layer 105 is formed on the upper surface of the second substrate 102 including the inside of the groove 104. Note that a dielectric substrate (not shown) may be formed below the first substrate 101. For example, four dielectric substrates are laminated below the first substrate 101, and six dielectric substrates in total are laminated. When a ground conductive layer is also provided below the inner layer signal line 103, the distance between the ground conductive layer and the inner layer signal line 103 is larger than the distance between the inner layer signal line 103 and the ground conductive layer 105.

上述した構成において、溝部104の幅および深さは、内層信号線路103の所望とする特性インピーダンスが得られる状態とされているところに特徴がある。グランド導電層105が形成される第2基板102の上面に溝部104を設けるようにしたので、内層信号線路103の上に第2基板102を形成した後で、所定の深さおよび幅の溝部104を形成することで、内層信号線路103とグランド導電層105との間の電界結合強度を後から調整することができる。このように、実施の形態1によれば、内層信号線路103の特性インピーダンスを、第2基板102を形成した後で制御することができる。   In the configuration described above, the width and depth of the groove 104 are characterized in that the desired characteristic impedance of the inner layer signal line 103 is obtained. Since the groove 104 is provided on the upper surface of the second substrate 102 on which the ground conductive layer 105 is formed, the groove 104 having a predetermined depth and width is formed after the second substrate 102 is formed on the inner signal line 103. By forming, the electric field coupling strength between the inner signal line 103 and the ground conductive layer 105 can be adjusted later. Thus, according to the first embodiment, the characteristic impedance of the inner layer signal line 103 can be controlled after the second substrate 102 is formed.

次に、本発明の実施の形態1における高周波線路の製造方法を図2A〜図2Cを用いて説明する。図2A〜図2Cは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。   Next, the manufacturing method of the high frequency line in Embodiment 1 of this invention is demonstrated using FIG. 2A-FIG. 2C. 2A to 2C are cross-sectional views illustrating a state of an intermediate process for explaining the method of manufacturing the high-frequency line in the first embodiment of the present invention.

まず、図2Aに示すように、第1基板101の上に内層信号線路103を形成する(第1工程)。例えば、アルミナセラッミックから構成した第1基板101の線路形成領域に溝を形成する。次いで、よく知られためっき法により銅(Cu)を堆積してCu膜を形成する。この後、化学的機械的研磨法などによりCu膜をエッチバックし、第1基板101の表面を平坦な状態として形成した溝内にCuが充填された状態とすることで、Cuから構成された内層信号線路103を形成する。   First, as shown in FIG. 2A, the inner layer signal line 103 is formed on the first substrate 101 (first step). For example, a groove is formed in the line formation region of the first substrate 101 made of alumina ceramic. Next, copper (Cu) is deposited by a well-known plating method to form a Cu film. Thereafter, the Cu film is etched back by a chemical mechanical polishing method or the like, and the groove formed with the surface of the first substrate 101 in a flat state is filled with Cu, so that it is made of Cu. The inner signal line 103 is formed.

次に、図2Bに示すように、内層信号線路103を形成した第1基板101の表面上に第2基板102を積層する(第2工程)。例えば、公知の貼り合わせ技術により、内層信号線路103を形成した第1基板101の貼り合わせ面(上面)に、第2基板102の貼り合わせ面(裏面)を貼り合わせる。   Next, as shown in FIG. 2B, the second substrate 102 is laminated on the surface of the first substrate 101 on which the inner signal line 103 is formed (second step). For example, the bonding surface (back surface) of the second substrate 102 is bonded to the bonding surface (upper surface) of the first substrate 101 on which the inner layer signal line 103 is formed by a known bonding technique.

次に、図2Cに示すように、内層信号線路103の上方の第2基板102の上面に内層信号線路103に沿って溝部104を形成する(第3工程)。実施の形態1において、溝部104は、内層信号線路103の直上に形成する。溝部104の形成において、溝部104の幅および深さを、内層信号線路103の所望とする特性インピーダンスが得られる状態に形成する。   Next, as shown in FIG. 2C, a groove 104 is formed along the inner layer signal line 103 on the upper surface of the second substrate 102 above the inner layer signal line 103 (third step). In the first embodiment, the groove 104 is formed immediately above the inner signal line 103. In the formation of the groove 104, the width and depth of the groove 104 are formed so as to obtain a desired characteristic impedance of the inner signal line 103.

この後、溝部104が形成された第2基板102の上面にグランド導電層105を形成すれば、図1Aに示す高周波線路が得られる。グランド導電層105は、内層信号線路103とマイクロストリップ線路を構成する。例えば、めっき法などによりCuを堆積することで、Cuからなるグランド導電層105が形成できる。   Thereafter, if the ground conductive layer 105 is formed on the upper surface of the second substrate 102 in which the groove 104 is formed, the high frequency line shown in FIG. 1A can be obtained. The ground conductive layer 105 constitutes an inner layer signal line 103 and a microstrip line. For example, the ground conductive layer 105 made of Cu can be formed by depositing Cu by a plating method or the like.

次に、実施の形態1における高周波線路の特性のシミュレーション結果について説明する。第1基板101,第2基板102は、アルミナセラッミックから構成し、板厚Hは0.254mmとした。また、溝部104における第2基板102の板厚H’は、0.21mmとした。この場合、溝部104の深さは、0.044mmとなるまた、第1基板101の下側に、同材料,同じ厚さの4層の誘電体基板が設けられ、また、層間にはグランド導電層がないものとしている。   Next, the simulation result of the characteristic of the high frequency line in Embodiment 1 is demonstrated. The first substrate 101 and the second substrate 102 were made of alumina ceramic, and the plate thickness H was 0.254 mm. Further, the plate thickness H ′ of the second substrate 102 in the groove portion 104 was set to 0.21 mm. In this case, the depth of the groove 104 is 0.044 mm. Also, a four-layer dielectric substrate of the same material and the same thickness is provided below the first substrate 101, and a ground conductive layer is provided between the layers. Assume that there is no layer.

例えば、内層信号線路103の幅は、設計値は幅0.16mmであるが、製造の結果幅0.145mmになった場合を検討する。この場合、図3の(b)に示すように、所望とする30dB以下の反射特性が得られなくなる。これに対し、幅0.145mmに形成された内層信号線路103の上の第2基板102に、深さ0.044mm、幅G0.32mmの溝部104を形成することで、図3(a)に示すように、所望とする30dB以下の反射特性が得られるようになる。   For example, although the design value of the width of the inner layer signal line 103 is 0.16 mm, the case where the width becomes 0.145 mm as a result of manufacture will be considered. In this case, as shown in FIG. 3B, a desired reflection characteristic of 30 dB or less cannot be obtained. On the other hand, by forming the groove portion 104 having a depth of 0.044 mm and a width G of 0.32 mm on the second substrate 102 on the inner layer signal line 103 formed to have a width of 0.145 mm, FIG. As shown, a desired reflection characteristic of 30 dB or less can be obtained.

[実施の形態2]
次に、本発明の実施の形態2について説明する。図4Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図4Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
[Embodiment 2]
Next, a second embodiment of the present invention will be described. FIG. 4A is a block diagram showing the configuration of the high-frequency line in the first embodiment of the present invention. FIG. 4B is a plan view showing the configuration of the high-frequency line according to the first embodiment of the present invention.

この高周波線路は、まず、第1基板101および第1基板101の上に積層された第2基板102と、第1基板101と第2基板102との間に配置された内層信号線路103とを備える。第1基板101および第2基板102は、誘電体から構成されている。   The high-frequency line includes a first substrate 101, a second substrate 102 stacked on the first substrate 101, and an inner layer signal line 103 disposed between the first substrate 101 and the second substrate 102. Prepare. The first substrate 101 and the second substrate 102 are made of a dielectric.

また、この高周波線路は、内層信号線路103の上方の第2基板102に内層信号線路103に沿って形成された溝部104と、溝部104が形成された第2基板102の上面に形成されて内層信号線路103とマイクロストリップ線路を構成するグランド導電層205とを備える。   The high-frequency line is formed on the second substrate 102 above the inner layer signal line 103 along the inner layer signal line 103 and on the upper surface of the second substrate 102 on which the groove 104 is formed. A signal line 103 and a ground conductive layer 205 constituting a microstrip line are provided.

実施の形態2では、溝部104は、内層信号線路103の直上に形成されている。また、溝部104の内部を含めて第2基板102の上面にグランド導電層205が形成されている。また、実施の形態2では、グランド導電層205は、溝部104以外の領域に形成されている。なお、第1基板101の下側にも、図示しない誘電体基板が形成されていても良い。例えば、第1基板101の下側には、4層の誘電体基板が積層され、全体で6層の誘電体基板が積層されたものとなっている。内層信号線路103の下方にもグランド導電層を備える場合、このグランド導電層と内層信号線路103と間隔は、内層信号線路103とグランド導電層205との間隔より離れている。   In the second embodiment, the groove 104 is formed immediately above the inner layer signal line 103. A ground conductive layer 205 is formed on the upper surface of the second substrate 102 including the inside of the groove 104. In the second embodiment, the ground conductive layer 205 is formed in a region other than the groove 104. Note that a dielectric substrate (not shown) may be formed below the first substrate 101. For example, four dielectric substrates are laminated below the first substrate 101, and six dielectric substrates in total are laminated. When a ground conductive layer is also provided below the inner layer signal line 103, the distance between the ground conductive layer and the inner layer signal line 103 is larger than the distance between the inner layer signal line 103 and the ground conductive layer 205.

上述した構成において、溝部104の幅および深さは、内層信号線路103の所望とする特性インピーダンスが得られる状態とされているところに特徴がある。グランド導電層205が形成される第2基板102の上面に溝部104を設けるようにしたので、内層信号線路103の上に第2基板102を形成した後で、所定の深さおよび幅の溝部104を形成することで、内層信号線路103とグランド導電層205との間の電界結合強度を後から調整することができる。このように、実施の形態2においても、内層信号線路103の特性インピーダンスを、第2基板102を形成した後で制御することができる。   In the configuration described above, the width and depth of the groove 104 are characterized in that the desired characteristic impedance of the inner layer signal line 103 is obtained. Since the groove 104 is provided on the upper surface of the second substrate 102 on which the ground conductive layer 205 is formed, the groove 104 having a predetermined depth and width is formed after the second substrate 102 is formed on the inner signal line 103. By forming the electric field coupling strength between the inner signal line 103 and the ground conductive layer 205 can be adjusted later. As described above, also in the second embodiment, the characteristic impedance of the inner signal line 103 can be controlled after the second substrate 102 is formed.

次に、本発明の実施の形態2における高周波線路の製造方法を、図2A、図5A〜図5Cを用いて説明する。図5A〜図5Cは、本発明の実施の形態2における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。   Next, the manufacturing method of the high frequency line in Embodiment 2 of this invention is demonstrated using FIG. 2A and FIG. 5A-FIG. 5C. 5A to 5C are cross-sectional views showing the state of an intermediate process for explaining the method of manufacturing the high-frequency line in Embodiment 2 of the present invention.

まず、図2Aに示すように、第1基板101の上に内層信号線路103を形成する(第1工程)。例えば、アルミナセラッミックから構成した第1基板101の線路形成領域に溝を形成する。次いで、よく知られためっき法により銅(Cu)を堆積してCu膜を形成する。この後、化学的機械的研磨法などによりCu膜をエッチバックし、形成した溝内にCuが充填された状態とすることで、Cuから構成された内層信号線路103を形成する。   First, as shown in FIG. 2A, the inner layer signal line 103 is formed on the first substrate 101 (first step). For example, a groove is formed in the line formation region of the first substrate 101 made of alumina ceramic. Next, copper (Cu) is deposited by a well-known plating method to form a Cu film. Thereafter, the Cu film is etched back by a chemical mechanical polishing method or the like, and the formed groove is filled with Cu, thereby forming the inner layer signal line 103 made of Cu.

次に、図5Aに示すように、内層信号線路103を形成した第1基板101の表面上に第2基板102を積層する(第2工程)。例えば、公知の貼り合わせ技術により、内層信号線路103を形成した第1基板101の貼り合わせ面(上面)に、第2基板102の貼り合わせ面(裏面)を貼り合わせる。上述した工程は、前述した実施の形態1と同世である。   Next, as shown in FIG. 5A, the second substrate 102 is laminated on the surface of the first substrate 101 on which the inner signal line 103 is formed (second step). For example, the bonding surface (back surface) of the second substrate 102 is bonded to the bonding surface (upper surface) of the first substrate 101 on which the inner layer signal line 103 is formed by a known bonding technique. The steps described above are the same as those in the first embodiment.

次に、図5Bに示すように、第2基板102の上面にグランド導電層205を形成する。例えば、めっき法などによりCuを堆積することで、Cuからなるグランド導電層205が形成できる。グランド導電層205は、内層信号線路103とマイクロストリップ線路を構成する。   Next, as illustrated in FIG. 5B, a ground conductive layer 205 is formed on the upper surface of the second substrate 102. For example, the ground conductive layer 205 made of Cu can be formed by depositing Cu by a plating method or the like. The ground conductive layer 205 constitutes the inner layer signal line 103 and the microstrip line.

この後、内層信号線路103の上方の第2基板102の上面に内層信号線路103に沿って溝部104を形成する(第3工程)。実施の形態2においては、グランド導電層205の上から溝部104を形成する。実施の形態2においも、溝部104は、内層信号線路103の直上に形成する。溝部104の形成において、溝部104の幅および深さを、内層信号線路103の所望とする特性インピーダンスが得られる状態に形成する。以上のことにより、図4Aに示す高周波線路が得られる。   Thereafter, a groove 104 is formed along the inner signal line 103 on the upper surface of the second substrate 102 above the inner signal line 103 (third step). In the second embodiment, the groove 104 is formed from above the ground conductive layer 205. Also in the second embodiment, the groove 104 is formed immediately above the inner signal line 103. In the formation of the groove 104, the width and depth of the groove 104 are formed so as to obtain a desired characteristic impedance of the inner signal line 103. As described above, the high-frequency line shown in FIG. 4A is obtained.

次に、実施の形態2における高周波線路の特性のシミュレーション結果について説明する。第1基板101,第2基板102は、アルミナセラッミックから構成し、板厚Hは0.254mmとした。また、溝部104における第2基板102の板厚H’は、0.03mmとした。この場合、溝部104の深さは、0.251mmとなるまた、第1基板101の下側に、同材料,同じ厚さの4層の誘電体基板が設けられ、また、層間にはグランド導電層がないものとしている。   Next, a simulation result of the characteristics of the high-frequency line in the second embodiment will be described. The first substrate 101 and the second substrate 102 were made of alumina ceramic, and the plate thickness H was 0.254 mm. Further, the thickness H ′ of the second substrate 102 in the groove portion 104 was set to 0.03 mm. In this case, the depth of the groove 104 is 0.251 mm. Further, a four-layer dielectric substrate of the same material and the same thickness is provided below the first substrate 101, and a ground conductive layer is provided between the layers. Assume that there is no layer.

例えば、内層信号線路103の幅は、設計値は幅0.16mmであるが、製造の結果幅0.175mmになった場合を検討する。この場合、図6の(b)に示すように、所望とする30dB以下の反射特性が得られなくなる。これに対し、幅0.175mmに形成された内層信号線路103の上の第2基板102に、深さ0.251mm、幅G0.05mmの溝部104を形成することで、図6(a)に示すように、所望とする30dB以下の反射特性が得られるようになる。   For example, although the design value of the width of the inner layer signal line 103 is 0.16 mm, the case where the width becomes 0.175 mm as a result of manufacture will be considered. In this case, as shown in FIG. 6B, a desired reflection characteristic of 30 dB or less cannot be obtained. On the other hand, by forming a groove portion 104 having a depth of 0.251 mm and a width G of 0.05 mm on the second substrate 102 on the inner layer signal line 103 formed with a width of 0.175 mm, FIG. As shown, a desired reflection characteristic of 30 dB or less can be obtained.

[実施の形態3]
次に、本発明の実施の形態3について説明する。図7Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図7Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
[Embodiment 3]
Next, a third embodiment of the present invention will be described. FIG. 7A is a block diagram showing the configuration of the high-frequency line in the first embodiment of the present invention. FIG. 7B is a plan view showing the configuration of the high-frequency line in the first embodiment of the present invention.

この高周波線路は、まず、第1基板101および第1基板101の上に積層された第2基板102と、第1基板101と第2基板102との間に配置された内層信号線路103とを備える。第1基板101および第2基板102は、誘電体から構成されている。   The high-frequency line includes a first substrate 101, a second substrate 102 stacked on the first substrate 101, and an inner layer signal line 103 disposed between the first substrate 101 and the second substrate 102. Prepare. The first substrate 101 and the second substrate 102 are made of a dielectric.

また、この高周波線路は、内層信号線路103の上方の第2基板102に内層信号線路103に沿って形成された2つの溝部304a,304bと、溝部304a,304bが形成された第2基板102の上面に形成されて内層信号線路103とマイクロストリップ線路を構成するグランド導電層305とを備える。溝部304aおよび溝部304bは、互いに平行に配置されている。   In addition, the high-frequency line includes two grooves 304 a and 304 b formed along the inner signal line 103 on the second substrate 102 above the inner signal line 103 and the second substrate 102 in which the grooves 304 a and 304 b are formed. An inner layer signal line 103 formed on the upper surface and a ground conductive layer 305 constituting a microstrip line are provided. The groove 304a and the groove 304b are arranged in parallel to each other.

実施の形態3において、溝部304a,304bは、平面視で内層信号線路103を挾んで配置されている。また、溝部304a,304bの内部を含めて第2基板102の上面にグランド導電層305が形成されている。なお、第1基板101の下側にも、図示しない誘電体基板が形成されていても良い。例えば、第1基板101の下側には、4層の誘電体基板が積層され、全体で6層の誘電体基板が積層されたものとなっている。   In the third embodiment, the grooves 304a and 304b are arranged with the inner layer signal line 103 sandwiched in plan view. In addition, a ground conductive layer 305 is formed on the upper surface of the second substrate 102 including the inside of the groove portions 304a and 304b. Note that a dielectric substrate (not shown) may be formed below the first substrate 101. For example, four dielectric substrates are laminated below the first substrate 101, and six dielectric substrates in total are laminated.

上述した構成において、各々の溝部304a,304bの幅および深さ、溝部304aと溝部304bとの間隔は、内層信号線路103の所望とする特性インピーダンスが得られる状態とされているところに特徴がある。なお、実施の形態3における高周波線路は、2つの溝部304a,304bを備えるところが実施の形態1と異なる部分であり、実施の形態1における高周波線路と同様に製造できる。実施の形態3では、第1基板101に第2基板102を貼り合わせた後、第2基板102の上面に2つの溝部304a,304bを形成すればよい(第3工程)。   In the configuration described above, the width and depth of each of the grooves 304a and 304b and the distance between the grooves 304a and 304b are characterized in that the desired characteristic impedance of the inner layer signal line 103 is obtained. . The high-frequency line in the third embodiment is different from the first embodiment in that the two high-frequency lines 304a and 304b are provided, and can be manufactured in the same manner as the high-frequency line in the first embodiment. In Embodiment 3, after the second substrate 102 is bonded to the first substrate 101, two grooves 304a and 304b may be formed on the upper surface of the second substrate 102 (third step).

実施の形態3においても、グランド導電層305が形成される第2基板102の上面に溝部304a,304bを設けるようにしたので、内層信号線路103の上に第2基板102を形成した後で、所定の深さおよび幅の溝部304a,304bを、所定の間隔で形成することで、内層信号線路103とグランド導電層305との間の電界結合強度を後から調整することができる。このように、実施の形態3によれば、内層信号線路103の特性インピーダンスを、第2基板102を形成した後で制御することができる。   Also in the third embodiment, since the grooves 304a and 304b are provided on the upper surface of the second substrate 102 on which the ground conductive layer 305 is formed, after the second substrate 102 is formed on the inner signal line 103, By forming the grooves 304a and 304b having a predetermined depth and width at predetermined intervals, the electric field coupling strength between the inner signal line 103 and the ground conductive layer 305 can be adjusted later. Thus, according to the third embodiment, the characteristic impedance of the inner layer signal line 103 can be controlled after the second substrate 102 is formed.

以上に説明したように、本発明によれば、内層信号線路の上方の第2基板に内層信号線路に沿って溝部を形成するようにしたので、製造公差などにより基板厚や信号線幅が変動しても、所望とする高周波特性の高周波線路が形成できるようになる。   As described above, according to the present invention, since the groove portion is formed along the inner layer signal line on the second substrate above the inner layer signal line, the substrate thickness and the signal line width vary due to manufacturing tolerances and the like. Even so, a high-frequency line having a desired high-frequency characteristic can be formed.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、アルミナセラッミックから構成した誘電体基板を用いるようにしたが、これに限るものではなく、他の誘電体から基板を構成しても良い。また、内層信号線路をCuから構成したが、これに限るものではなく、他の金属などの導電材料から構成しても良い。   The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, in the above description, the dielectric substrate made of alumina ceramic is used. However, the present invention is not limited to this, and the substrate may be made of another dielectric. In addition, the inner layer signal line is made of Cu, but is not limited to this, and may be made of a conductive material such as another metal.

101…第1基板、102…第2基板、103…内層信号線路、104…溝部、105…グランド導電層。   DESCRIPTION OF SYMBOLS 101 ... 1st board | substrate, 102 ... 2nd board | substrate, 103 ... Inner-layer signal track | line, 104 ... Groove part, 105 ... Ground conductive layer.

Claims (8)

第1基板の上に内層信号線路を形成する第1工程と、
前記内層信号線路を形成した前記第1基板の表面上に第2基板を積層する第2工程と、
前記内層信号線路の上方の前記第2基板に前記内層信号線路に沿って溝部を形成する第3工程と、
前記溝部が形成された前記第2基板の上面に前記内層信号線路とマイクロストリップ線路を構成するグランド導電層を形成する第4工程と
を備え、
前記溝部の幅および深さは、前記内層信号線路の所望とする特性インピーダンスが得られる状態に形成する
ことを特徴とする高周波線路の製造方法。
A first step of forming an inner signal line on the first substrate;
A second step of laminating a second substrate on the surface of the first substrate on which the inner layer signal line is formed;
A third step of forming a groove along the inner layer signal line in the second substrate above the inner layer signal line;
A fourth step of forming a ground conductive layer constituting the inner signal line and the microstrip line on the upper surface of the second substrate in which the groove is formed, and
The width and depth of the groove are formed so that desired characteristic impedance of the inner layer signal line can be obtained.
請求項1記載の高周波線路の製造方法において、
前記溝部は、前記内層信号線路の直上に形成することを特徴とする高周波線路の製造方法。
In the manufacturing method of the high frequency line according to claim 1,
The method for manufacturing a high-frequency line, wherein the groove is formed immediately above the inner-layer signal line.
請求項2記載の高周波線路の製造方法において、
前記グランド導電層は、前記溝部以外の領域に形成することを特徴とする高周波線路の製造方法。
In the manufacturing method of the high frequency track according to claim 2,
The method of manufacturing a high-frequency line, wherein the ground conductive layer is formed in a region other than the groove.
請求項1記載の高周波線路の製造方法において、
平面視で前記内層信号線路を挾んで配置された2つの前記溝を形成することを特徴とする高周波線路の製造方法。
In the manufacturing method of the high frequency line according to claim 1,
A method for producing a high-frequency line, comprising forming the two grooves arranged with the inner layer signal line in plan view.
第1基板および前記第1基板の上に積層された第2基板と、
前記第1基板と前記第2基板との間に配置された内層信号線路と、
前記内層信号線路の上方の前記第2基板に前記内層信号線路に沿って形成された溝部と、
前記溝部が形成された前記第2基板の上面に形成されて前記内層信号線路とマイクロストリップ線路を構成するグランド導電層と
を備え、
前記溝部の幅および深さは、前記内層信号線路の所望とする特性インピーダンスが得られる状態とされている
ことを特徴とする高周波線路。
A first substrate and a second substrate stacked on the first substrate;
An inner layer signal line disposed between the first substrate and the second substrate;
A groove formed along the inner layer signal line on the second substrate above the inner layer signal line;
A ground conductive layer formed on an upper surface of the second substrate in which the groove is formed and constituting the inner layer signal line and a microstrip line;
The width and depth of the groove are in a state where desired characteristic impedance of the inner layer signal line can be obtained.
請求項5記載の高周波線路において、
前記溝部は、前記内層信号線路の直上に形成されていることを特徴とする高周波線路。
The high-frequency line according to claim 5,
The high-frequency line, wherein the groove is formed immediately above the inner-layer signal line.
請求項6記載の高周波線路において、
前記グランド導電層は、前記溝部以外の領域に形成されていることを特徴とする高周波線路。
In the high frequency line according to claim 6,
The high-frequency line, wherein the ground conductive layer is formed in a region other than the groove.
請求項5記載の高周波線路において、
平面視で前記内層信号線路を挾んで配置された2つの前記溝部を備えることを特徴とする高周波線路。
The high-frequency line according to claim 5,
A high-frequency line comprising the two groove portions arranged with the inner layer signal line in plan view.
JP2015197495A 2015-10-05 2015-10-05 High frequency line and method of manufacturing the same Active JP6523128B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015197495A JP6523128B2 (en) 2015-10-05 2015-10-05 High frequency line and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015197495A JP6523128B2 (en) 2015-10-05 2015-10-05 High frequency line and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2017073593A true JP2017073593A (en) 2017-04-13
JP6523128B2 JP6523128B2 (en) 2019-05-29

Family

ID=58538389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015197495A Active JP6523128B2 (en) 2015-10-05 2015-10-05 High frequency line and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP6523128B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021214870A1 (en) * 2020-04-21 2021-10-28 日本電信電話株式会社 Impedance converter and method for making same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290105A (en) * 1997-04-14 1998-10-27 Toshiba Corp High frequency wiring board
US20070000687A1 (en) * 2005-06-30 2007-01-04 Brist Gary A Apparatus and method for an embedded air dielectric for a package and a printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290105A (en) * 1997-04-14 1998-10-27 Toshiba Corp High frequency wiring board
US20070000687A1 (en) * 2005-06-30 2007-01-04 Brist Gary A Apparatus and method for an embedded air dielectric for a package and a printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021214870A1 (en) * 2020-04-21 2021-10-28 日本電信電話株式会社 Impedance converter and method for making same

Also Published As

Publication number Publication date
JP6523128B2 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
JP5388071B2 (en) Multilayer wiring board
JP3732927B2 (en) Multilayer wiring board
JP7025504B2 (en) High frequency substrate, high frequency package and high frequency module
JP2012182437A (en) Wiring board and method of manufacturing the same
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
US20020135444A1 (en) Microstrip line, resonator element, filter, high-frequency circuit and electronic device using the same
JP5409682B2 (en) Multilayer waveguide and manufacturing method thereof
US10643785B2 (en) Thin film type coil component
JP6523128B2 (en) High frequency line and method of manufacturing the same
JP2009049087A (en) Method for manufacturing electronic component and electronic component
US20100206625A1 (en) Composite Circuit Board
JPH08139503A (en) Substrate for high frequency semiconductor device
JP2000068716A (en) Multilayer transmission line
KR20200009258A (en) Coil component and method for manufacturing the same
JP2005236064A (en) Signal transmission pair wiring and its manufacturing method
WO2022070856A1 (en) Wiring substrate and electronic device
JP2004259959A (en) Wiring board
CN111463528B (en) Microstrip line filter, preparation method thereof and MEMS (micro-electromechanical system) sensor
JP2004259960A (en) Wiring board
JP5257763B2 (en) Multilayer circuit board
CN113594130A (en) Semiconductor package device and method of manufacturing the same
JP2009088153A (en) Multilayer wiring board and electronic device
US9748620B2 (en) Structures for registration error compensation
TW202247302A (en) Antenna package and method for manufacturing the same
JP2004260377A (en) Balun transformer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190425

R150 Certificate of patent or registration of utility model

Ref document number: 6523128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150