JP2017055353A - 合計値演算回路とそれを備える移動平均回路 - Google Patents

Abstract

【課題】回路規模が小さい移動平均回路を提供する。
【解決手段】移動平均回路１は、時系列デジタル信号の変化に対応した変化成分を順次記憶し、Ｎ回前の変化成分ＣＢを出力するように構成されているシフトレジスタ１１と、時系列デジタル信号の最新の変化成分ＣＡとＮ回前の変化成分ＣＢに基づいて、最新の時系列デジタル信号ＤＡとＮ回前の時系列デジタル信号ＤＢの差に相当する補正値を調整するように構成されている補正値調整回路１２と、補正値を１回前の時系列デジタル信号のＮ回分の合計値ＳＵＭに加算して、最新の時系列デジタル信号のＮ回分の合計値ＳＵＭを算出するように構成されている加減算回路１３と、加減算回路１３が算出した最新の合計値ＳＵＭを記憶するように構成されているＳＵＭ用レジスタ１４と、を備える。
【選択図】図１

Description

本明細書が開示する技術は、時系列デジタル信号のＮ回分の合計値を演算する合計値演算回路に関する。本明細書が開示する技術はさらに、その合計値演算回路を備える移動平均回路にも関する。

非特許文献１は、時系列信号を平滑化する移動平均法を開示する。移動平均法とは、例えば時系列デジタル信号のＮ回分の移動平均値を求める場合、Ｎ回分の時系列デジタル信号の全てを加算して合計値を算出し、その合計値をＮで除算して移動平均値を求める方法である。このような移動平均法では、データ取得期間が長い場合、即ち、Ｎが大きい場合、時系列デジタル信号のＮ回分の合計値を演算するための計算量が膨大となる。

そこで、非特許文献１は、時系列デジタル信号のＮ回分の合計値の演算を簡素化するために、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差を１回前の時系列デジタル信号のＮ回分の合計値に加算して、最新の時系列デジタル信号のＮ回分の合計値を演算する移動平均法を提案する。この簡素化された移動平均法では、時系列デジタル信号のＮ回分の合計値を演算するための計算量を大幅に減らすことができる。

「ビギナーズデジタルフィルタ」 中村尚五著、東京電機大学出版局

上記の簡素化された移動平均法を移動平均回路で実現しようとすると、最新の時系列デジタル信号とＮ回前の時系列デジタル信号を取得するために、時系列デジタル信号を順次記憶するシフトレジスタを利用することが考えられる。しかしながら、このようなシフトレジスタは、時系列デジタル信号のビット数が多い場合に、回路規模が大きくなるという問題がある。本明細書は、時系列デジタル信号のＮ回分の合計値を演算する合計値演算回路の回路規模を小さくする技術を提供することを目的とする。

本明細書が開示する合計値演算回路の一実施形態は、複数ビットの時系列デジタル信号のＮ回分の合計値を演算するように構成されている。合計値演算回路は、シフトレジスタ、補正値調整回路、算出回路及び合計値用レジスタを備える。シフトレジスタは、時系列デジタル信号の変化に対応した変化成分を順次記憶し、Ｎ回前の変化成分を出力するように構成されている。補正値調整回路は、時系列デジタル信号の最新の変化成分とＮ回前の変化成分に基づいて、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差に相当する補正値を調整するように構成されている。算出回路は、補正値を１回前の時系列デジタル信号のＮ回分の合計値に加算して、最新の時系列デジタル信号のＮ回分の合計値を算出するように構成されている。合計値用レジスタは、算出回路が生成した最新の合計値を記憶するように構成されている。

上記合計値演算回路は、上記の簡素化された移動平均法を実現するための回路である。上記合計値演算回路では、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差に相当する補正値を調整するために、時系列デジタル信号の変化成分を利用する。このため、上記合計値演算回路のシフトレジスタは、時系列デジタル信号の変化成分を記憶するように構成されていればよいので、Ｎ回分の時系列デジタル信号を記憶するシフトレジスタに比して、回路規模が大幅に削減される。

図１は、実施例の移動平均回路の回路構成を示す。 図２は、実施例の移動平均回路が行う演算のアルゴリズムの概要を示す。 図３は、比較例の移動平均回路が行う演算のアルゴリズムの概要を示す。 図４は、実施例の第１変形例の移動平均回路の回路構成を示す。 図５は、実施例の第１変形例の移動平均回路が行う演算のアルゴリズムの概要を示す。 図６は、実施例の第２変形例の移動平均回路の回路構成を示す。 図７は、実施例の第２変形例の移動平均回路が行う演算のアルゴリズムの概要を示す。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

本明細書が開示する合計値演算回路は、複数ビットの時系列デジタル信号のＮ回分の合計値を演算するように構成されている。合計値演算回路は、時系列デジタル信号のＮ回分の合計値を少なくとも演算するように構成されていればよく、必要に応じて、時系列デジタル信号の複数の合計値を演算するように構成されていてもよい。合計値演算回路は、シフトレジスタ、補正値調整回路、算出回路及び合計値用レジスタを備えていてもよい。シフトレジスタは、時系列デジタル信号の変化に対応した変化成分を順次記憶し、Ｎ回前の変化成分を出力するように構成されている。ここでいう「変化成分」とは、時系列デジタル信号の変化を直接的又は間接的に導き出すことができる信号であればよい。例えば、変化成分は、時系列デジタル信号の増減を指示する１ビットの指示信号であってもよい。補正値調整回路は、時系列デジタル信号の最新の変化成分とＮ回前の変化成分に基づいて、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差に相当する補正値を調整するように構成されている。ここでいう「補正値を調整する」とは、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差を算出するために必要な信号を調整してもよく、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差に相当する信号を調整してもよい。算出回路は、補正値を１回前の時系列デジタル信号のＮ回分の合計値に加算して、最新の時系列デジタル信号のＮ回分の合計値を算出するように構成されている。合計値用レジスタは、算出回路が生成した最新の合計値を記憶するように構成されている。

補正値調整回路の一実施形態は、第１カウンタと第２カウンタを有していてもよい。第１カウンタは、最新の変化成分に基づいて、最新の前記時系列デジタル信号を更新するように構成されている。第２カウンタは、Ｎ回前の変化成分に基づいて、Ｎ回前の時系列デジタル信号を更新するように構成されている。この場合、第１カウンタの出力信号と第２カウンタの出力信号の差が補正値に対応する。

補正値調整回路の他の一実施形態は、第３カウンタを有していてもよい。第３カウンタは、最新の変化成分とＮ回前の変化成分の組合せに基づいて、補正値を更新して調整するように構成されている。この場合、第３カウンタの出力信号が補正値に対応する。

上記合計値演算回路は、移動平均回路に用いられてもよい。特に、Ｎが２の累乗（Ｎ＝２^ｎ、ｎは正の自然数）の場合、この合計値演算回路は、除算回路を必要とせずに、移動平均値を出力する移動平均回路として動作することができる。

まず、具体的な移動平均回路の説明を始める前に、本実施例の移動平均回路が利用する簡素化された移動平均法について説明する。簡素化された移動平均法は、Ｎ回分の時系列デジタル信号の移動平均値を求める際に、Ｎ回分の時系列デジタル信号の合計値の演算を簡素化することができる。

Ｔ−１の時点の時系列デジタル信号ＤＡのＮ回分の合計値ＳＵＭ（Ｔ−１）は、次の数式１で表される。

次のＴの時点のＮ回分の時系列デジタル信号の合計値ＳＵＭ（Ｔ）は、次の数式２で表される。

数式１と数式２の下線部は一致する。したがって、数式２は、数式１を利用して次の数式３で表される。

このように、Ｔの時点の合計値ＳＵＭ（Ｔ）は、Ｔ−１の時点の合計値ＳＵＭ（Ｔ−１）に最新の時系列デジタル信号ＤＡ（Ｔ）を加算するとともにＮ回前の時系列デジタル信号ＤＡ（Ｔ−Ｎ）を減算することで求められる。換言すると、Ｔの時点の合計値ＳＵＭ（Ｔ）は、最新の時系列デジタル信号ＤＡ（Ｔ）とＮ回前の時系列デジタル信号ＤＡ（Ｔ−Ｎ）の差をＴ−１の時点の合計値ＳＵＭ（Ｔ−１）に加算することで求められる。この簡素化された移動平均法は、Ｎ回分の時系列デジタル信号の全てを加算して合計値を求める場合に比して、計算量が大幅に削減されるという利点を有する。本実施例の移動平均回路は、上記の簡素化された移動平均法を利用することを特徴とする。

以下で説明する移動平均回路は、直接的には時系列デジタル信号のＮ回分の合計値を出力するように構成されており、この点において、時系列デジタル信号のＮ回分の合計値を出力する合計値演算回路と評価できる。一方、後述するように、この移動平均回路は、Ｎが２の累乗であることから、合計値の小数点の位置をシフトして見れば、移動平均値（ＳＵＭ／Ｎ）を出力するように構成されており、この点において、時系列デジタル信号のＮ回分の移動平均値を出力する移動平均回路と評価できる。

図１に示されるように、移動平均回路１は、シフトレジスタ１１、第１アップダウンカウンタ１２Ａ及び第２アップダウンカウンタ１２Ｂを有する補正値調整回路１２、加減算回路１３及びＳＵＭ用レジスタ１４を備える。また、移動平均回路１は、時系列デジタル信号ＤＡの増減を指示する指示信号ＣＡが入力する第１端子Ｔ１、クロック信号ＣＫが入力する第２端子Ｔ２、リセット信号ＲＥＳが入力する第３端子Ｔ３及び合計値ＳＵＭを出力する第４端子Ｔ４を備える。

シフトレジスタ１１は、クロック信号ＣＫに同期して指示信号ＣＡを順次記憶し、Ｎ回前の指示信号ＣＢを出力するように構成されている。シフトレジスタ１１は、１６段のＤ型フリップフロップで構成されており、直列入力直列出力型である。指示信号ＣＡ，ＣＢは、「１」又は「０」の１ビットのデジタル信号である。

補正値調整回路１２の第１アップダウンカウンタ１２Ａは、最新の指示信号ＣＡに基づいて、クロック信号ＣＫに同期して最新の時系列デジタル信号ＤＡのカウンタ値を更新するように構成されている。例えば、第１アップダウンカウンタ１２Ａは、最新の指示信号ＣＡが「１」のときに、クロック信号ＣＫに同期して最新の時系列デジタル信号ＤＡを増加（＋１）する。一方、第１アップダウンカウンタ１２Ａは、最新の指示信号ＣＡが「０」のときに、クロック信号ＣＫに同期して最新の時系列デジタル信号ＤＡを減少（−１）する。このため、Ｔの時点で第１アップダウンカウンタ１２Ａが出力する時系列デジタル信号ＤＡ（Ｔ）は、次の数式４で表される。なお、第１アップダウンカウンタ１２Ａは、リセット信号ＲＥＳにより初期値にリセットされる。

補正値調整回路１２の第２アップダウンカウンタ１２Ｂは、Ｎ回前の指示信号ＣＢに基づいて、クロック信号ＣＫに同期してＮ回前の時系列デジタル信号ＤＢのカウンタ値を更新するように構成されている。例えば、第２アップダウンカウンタ１２Ｂは、Ｎ回前の指示信号ＣＢが「１」のときに、クロック信号ＣＫに同期してＮ回前の時系列デジタル信号ＤＢを増加（＋１）する。一方、第２アップダウンカウンタ１２Ｂは、Ｎ回前の指示信号ＣＢが「０」のときに、クロック信号ＣＫに同期してＮ回前の時系列デジタル信号ＤＢを減少（−１）する。このため、Ｔの時点で第２アップダウンカウンタ１２Ｂが出力するＮ回前の時系列デジタル信号ＤＢ（Ｔ）は、次の数式５で表される。なお、第２アップダウンカウンタ１２Ｂは、リセット信号ＲＥＳにより初期値にリセットされる。

加減算回路１３は、第１アップダウンカウンタ１２Ａから出力される最新の時系列デジタル信号ＤＡ、第２アップダウンカウンタ１２Ｂから出力されるＮ回前の時系列デジタル信号ＤＢ、及び、ＳＵＭ用レジスタ１４に記憶されている１回前の時系列デジタル信号のＮ回分の合計値ＳＵＭを入力するように構成されている。加減算回路１３は、１回前の合計値ＳＵＭに最新の時系列デジタル信号ＤＡを加算するとともにＮ回前の時系列デジタル信号ＤＢを減算するように構成されている。換言すると、加減算回路１３は、最新の時系列デジタル信号ＤＡとＮ回前の時系列デジタル信号ＤＢの差に相当する補正値を１回前の合計値ＳＵＭに加算するように構成されている。

ＳＵＭ用レジスタ１４は、クロック信号ＣＫに同期して加減算回路１３の出力を取り込み、メモリに記憶するように構成されている。即ち、ＳＵＭ用レジスタ１４は、クロック信号ＣＫに同期して、時系列デジタル信号のＮ回分の合計値ＳＵＭを更新する。

移動平均回路１は、ＳＵＭ用レジスタ１４に記憶されている合計値ＳＵＭを第４端子Ｔ４に出力する。この例では、Ｎが２の累乗（４、８、１６、３２、６４等）であり、合計値ＳＵＭが二進のデジタル値である。このため、例えば、Ｎ＝１６のときは、合計値ＳＵＭの小数点の位置を左側に四桁シフトして見れば、移動平均回路１は、第４端子Ｔ４に移動平均値ＳＵＭ／Ｎを出力するように構成されていると評価できる。

図２に、移動平均回路１の計算のアルゴリズムの概要を示す。この例では、時系列デジタル信号が８ビットであり、Ｎ＝１６である。また、図２は、Ｔの時点において、クロック信号ＣＫに同期して各データが更新された様子を示す。図２に示されるように、移動平均回路１は、Ｔの時点において、最新の指示信号ＣＡ（Ｔ）に基づいて最新の時系列デジタル信号ＤＡ（Ｔ）を生成するとともに、１６回前の指示信号ＣＢ（Ｔ）に基づいて、１６回前の時系列デジタル信号ＤＢ（Ｔ）を生成する。１６回分の指示信号は、１６段のシフトレジスタに順次記憶されている。指示信号は、「１」又は「０」のデジタル信号であり、シフトレジスタの各段は、１ビットのメモリで足りる。移動平均回路１は、Ｔ−１の時点の時系列デジタル信号の合計値ＳＵＭに最新の時系列デジタル信号ＤＡ（Ｔ）を加算するとともに１６回前の時系列デジタル信号ＤＢ（Ｔ）を減算することで、Ｔの時点の時系列デジタル信号の合計値ＳＵＭを演算する。

ここで、図３に、比較例の移動平均回路の計算のアルゴリズムの概要を示す。この比較例の移動平均回路も、計算のアルゴリズムは同一であり、Ｔ−１の時点の時系列デジタル信号の合計値ＳＵＭに最新の時系列デジタル信号ＤＡ（Ｔ）を加算するとともに１６回前の時系列デジタル信号ＤＢ（Ｔ）を減算することで、Ｔの時点の時系列デジタル信号の合計値ＳＵＭを演算する。この比較例の移動平均回路は、１６回分の８ビットの時系列デジタル信号を順次記憶するようにシフトレジスタが構成されていることを特徴とする。このように、この比較例の移動平均回路では、１６回分の８ビットの時系列デジタル信号を全て記憶する必要があり、シフトレジスタの回路規模が大きい。

一方、本実施例の移動平均回路１では、１ビットの指示信号ＣＡのみを順次記憶するようにシフトレジスタが構成されており、これにより、１６回前の指示信号ＣＢ（Ｔ）に基づいて、１６回前の時系列デジタル信号ＤＢ（Ｔ）が算出される。このため、本実施例の移動平均回路１では、１６回分の１ビットの指示信号ＣＡを記憶すればよく、比較例の移動平均回路のシフトレジスタに比して回路規模が大幅に削減される。

図４に、第１変形例の移動平均回路２を示す。移動平均回路２は、図１に示す移動平均回路１と対比すると、補正値調整回路１２が１つの第３アップダウンカウンタ１２Ｃで構成されていることを特徴とする。

第３アップダウンカウンタ１２Ｃは、最新の指示信号ＣＡ及びＮ回前の指示信号ＣＢの組合せに基づいて、クロック信号ＣＫに同期して補正値用カウンタ値ＤＣを更新して調整するように構成されている。補正値用カウンタ値ＤＣは、最新の時系列デジタル信号とＮ回前の時系列デジタル信号の差分に相当する。例えば、第３アップダウンカウンタ１２Ｃは、最新の指示信号ＣＡが「１」及びＮ回前の指示信号ＣＢが「０」のときに、クロック信号ＣＫに同期して補正値用カウンタ値ＤＣを増加（＋２）する。第３アップダウンカウンタ１２Ｃは、最新の指示信号ＣＡが「０」及びＮ回前の指示信号ＣＢが「１」のときに、クロック信号ＣＫに同期して補正値用カウンタ値ＤＣを減少（−２）する。さらに、第３アップダウンカウンタ１２Ｃは、最新の指示信号ＣＡとＮ回前の指示信号ＣＢが一致するときに、クロック信号ＣＫに同期して補正値用カウンタ値ＤＣを維持する。このため、Ｔの時点で第３アップダウンカウンタ１２Ｃが出力する補正値用カウンタ値ＤＣ（Ｔ）は、次の数式６で表される。なお、第３アップダウンカウンタ１２Ｃは、リセット信号ＲＥＳにより初期値にリセットされる。

加算回路１５は、第３アップダウンカウンタ１２Ｃから出力される補正値用カウンタ値ＤＣ、及び、ＳＵＭ用レジスタ１４に記憶されている１回前の時系列デジタル信号のＮ回分の合計値ＳＵＭを入力するように構成されている。加算回路１５は、１回前の合計値ＳＵＭに補正値用カウンタ値ＤＣを加算するように構成されている。

図５に、移動平均回路１の計算のアルゴリズムの概要を示す。この例では、時系列デジタル信号が８ビットであり、Ｎ＝１６である。また、図５は、Ｔの時点において、クロック信号ＣＫに同期して各データが更新された様子を示す。図５に示されるように、移動平均回路２は、最新の指示信号ＣＡ（Ｔ）と１６回目の指示信号ＣＢ（Ｔ）の組合せに基づいて、Ｔの時点の補正値用カウンタ値ＤＣ（Ｔ）を生成し、Ｔ−１の時点の時系列デジタル信号の合計値ＳＵＭにその補正値用カウンタ値ＤＣ（Ｔ）を加算することで、Ｔの時点の時系列デジタル信号の合計値ＳＵＭを演算する。

図４の移動平均回路２では、図１の移動平均回路１と対比すると、補正値調整回路１２が１つのカウンタ回路で構成されているので、回路規模がさらに削減される。

図６に、第２変形例の移動平均回路３を示す。この移動平均回路３は、複数の移動平均値を出力するように構成されていることを特徴とする。移動平均回路３は、図１に示す移動平均回路１と対比すると、加減算回路１６及びＳＵＭ’用レジスタ１７を追加で備えるとともに、補正値調整回路１２が第４アップダウンカウンタ１２Ｄを追加で有することを特徴とする。また、移動平均回路３は、合計値ＳＵＭ’を出力する第５端子Ｔ５を備える。

移動平均回路３では、図１に示す移動平均回路１と対比すると、シフトレジスタ１１にも変更が加えられている。シフトレジスタ１１は、クロック信号ＣＫに同期して指示信号ＣＡを順次記憶し、Ｎ回前の指示信号ＣＢを出力するとともに、Ｍ回前の指示信号ＣＤを出力するように構成されている。Ｍ＞Ｎである。シフトレジスタ１１は、６４段のＤ型フリップフロップで構成されており、直列入力直列出力型である。

補正値調整回路１２の第４アップダウンカウンタ１２Ｄは、Ｍ回前の指示信号ＣＤに基づいて、クロック信号ＣＫに同期してＭ回前の時系列デジタル信号ＤＤのカウンタ値を更新するように構成されている。例えば、第４アップダウンカウンタ１２Ｄは、Ｍ回前の指示信号ＣＤが「１」のときに、クロック信号ＣＫに同期してＭ回前の時系列デジタル信号ＤＤを増加（＋１）する。一方、第４アップダウンカウンタ１２Ｄは、Ｍ回前の指示信号ＣＤが「０」のときに、クロック信号ＣＫに同期してＭ回前の時系列デジタル信号ＤＤを減少（−１）する。このため、Ｔの時点で第４アップダウンカウンタ１２Ｄが出力するＭ回前の時系列デジタル信号ＤＤ（Ｔ）は、次の数式７で表される。なお、第４アップダウンカウンタ１２Ｄは、リセット信号ＲＥＳにより初期値にリセットされる。

加減算回路１６は、第１アップダウンカウンタ１２Ａから出力される最新の時系列デジタル信号ＤＡ、第４アップダウンカウンタ１２Ｄから出力されるＭ回前の時系列デジタル信号ＤＤ、及び、ＳＵＭ’用レジスタ１７に記憶されている１回前の時系列デジタル信号のＭ回分の合計値ＳＵＭ’を入力するように構成されている。加減算回路１６は、１回前の合計値ＳＵＭ’に最新の時系列デジタル信号ＤＡを加算するとともにＭ回前の時系列デジタル信号ＤＤを減算するように構成されている。換言すると、加減算回路１６は、最新の時系列デジタル信号ＤＡとＭ回前の時系列デジタル信号ＤＤの差に相当する補正値を１回前の合計値ＳＵＭ’に加算するように構成されている。

ＳＵＭ’用レジスタ１７は、クロック信号ＣＫに同期して加減算回路１６の出力を取り込み、メモリに記憶するように構成されている。即ち、ＳＵＭ’用レジスタ１７は、クロック信号ＣＫに同期して、時系列デジタル信号のＭ回分の合計値ＳＵＭ’を更新する。

移動平均回路３は、ＳＵＭ’用レジスタ１７に記憶されている合計値ＳＵＭ’を第５端子Ｔ５に出力する。この例では、Ｍが２の累乗（４、８、１６、３２、６４等）であり、合計値ＳＵＭ’が二進のデジタル値である。このため、例えば、Ｍ＝６４のときは、合計値ＳＵＭ’の小数点の位置を左側に六桁シフトして見れば、移動平均回路３は、第５端子Ｔ５に移動平均値ＳＵＭ’／Ｍを出力するように構成されていると評価できる。

図７に、移動平均回路３の計算のアルゴリズムの概要を示す。この例では、時系列デジタル信号が８ビットであり、Ｎ＝１６であり、Ｍ＝６４である。また、図７は、Ｔの時点において、クロック信号ＣＫに同期して各データが更新された様子を示す。図７に示されるように、移動平均回路３は、Ｔの時点において、最新の指示信号ＣＡ（Ｔ）に基づいて最新の時系列デジタル信号ＤＡ（Ｔ）を生成し、１６回前の指示信号ＣＢ（Ｔ）に基づいて、１６回前の時系列デジタル信号ＤＢ（Ｔ）を生成し、さらに、６４回前の指示信号ＣＤ（Ｔ）に基づいて、６４回前の時系列デジタル信号ＤＤ（Ｔ）を生成する。６４回分の指示信号は、６４段のシフトレジスタに順次記憶されている。指示信号は、「１」又は「０」のデジタル信号であり、シフトレジスタの各段は、１ビットのメモリで足りる。移動平均回路３は、Ｔ−１の時点の時系列デジタル信号の合計値ＳＵＭに最新の時系列デジタル信号ＤＡ（Ｔ）を加算するとともに１６回前の時系列デジタル信号ＤＢ（Ｔ）を減算することで、Ｔの時点の時系列デジタル信号の１６回分の合計値ＳＵＭを演算し、さらに、Ｔ−１の時点の時系列デジタル信号の合計値ＳＵＭ’に最新の時系列デジタル信号ＤＡ（Ｔ）を加算するとともに６４回前の時系列デジタル信号ＤＤ（Ｔ）を減算することで、Ｔの時点の時系列デジタル信号の６４回分の合計値ＳＵＭ’を演算する。

このように、移動平均回路３は、１６回分の移動平均値及び６４回分の移動平均値を出力するように構成されている。移動平均回路３では、その複数の移動平均値の演算のために、シフトレジスタ１１と第１アップダウンカウンタ１２Ａを兼用して用いることを特徴とする。このため、移動平均回路３は、少ない回路規模で複数の移動平均値を出力することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：移動平均回路
１１：シフトレジスタ
１２：補正値調整回路
１２Ａ：第１アップダウンカウンタ
１２Ｂ：第２アップダウンカウンタ
１３：加減算回路
１４：ＳＵＭ用レジスタ
１５：除算回路

Claims (5)

1. 複数ビットの時系列デジタル信号のＮ回分の合計値を演算する合計値演算回路であって、
   前記時系列デジタル信号の変化に対応した変化成分を順次記憶し、Ｎ回前の変化成分を出力するように構成されているシフトレジスタと、
   前記時系列デジタル信号の最新の変化成分とＮ回前の変化成分に基づいて、最新の前記時系列デジタル信号とＮ回前の前記時系列デジタル信号の差に相当する補正値を調整するように構成されている補正値調整回路と、
   前記補正値を１回前の前記時系列デジタル信号のＮ回分の合計値に加算して、最新の前記時系列デジタル信号のＮ回分の合計値を算出するように構成されている算出回路と、
   前記算出回路が算出した最新の前記合計値を記憶するように構成されている合計値用レジスタと、を備える、合計値演算回路。
2. 前記変化成分は、前記時系列デジタル信号の増減を指示する１ビットの指示信号である、請求項１に記載の合計値演算回路。
3. 前記補正値調整回路は、
   最新の前記変化成分に基づいて、最新の前記時系列デジタル信号を更新するように構成されている第１カウンタと、
   Ｎ回前の前記変化成分に基づいて、Ｎ回前の前記時系列デジタル信号を更新するように構成されている第２カウンタと、を有しており、
   前記第１カウンタの出力信号と前記第２カウンタの出力信号の差が前記補正値に対応する、請求項１又は２に記載の合計値演算回路。
4. 前記補正値調整回路は、
   最新の前記変化成分とＮ回前の前記変化成分の組合せに基づいて、前記補正値を更新して調整するように構成されている第３カウンタ、を有しており、
   前記第３カウンタの出力信号が前記補正値に対応する、請求項１又は２に記載の合計値演算回路。
5. 請求項１〜４のいずれか一項に記載の合計値演算回路を備えており、
   Ｎが、２の累乗である、移動平均回路。

Images