JP2017055036A - 半導体装置製造システムおよび半導体装置の製造方法 - Google Patents

半導体装置製造システムおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2017055036A
JP2017055036A JP2015179416A JP2015179416A JP2017055036A JP 2017055036 A JP2017055036 A JP 2017055036A JP 2015179416 A JP2015179416 A JP 2015179416A JP 2015179416 A JP2015179416 A JP 2015179416A JP 2017055036 A JP2017055036 A JP 2017055036A
Authority
JP
Japan
Prior art keywords
film
heat treatment
semiconductor
ion implantation
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015179416A
Other languages
English (en)
Inventor
松尾 省吾
Shogo Matsuo
省吾 松尾
吉野 健一
Kenichi Yoshino
健一 吉野
正人 福元
Masato Fukumoto
正人 福元
季男 竹山
Hideo Takeyama
季男 竹山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015179416A priority Critical patent/JP2017055036A/ja
Publication of JP2017055036A publication Critical patent/JP2017055036A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】複数の成膜装置で半導体膜を成膜し、半導体膜に対して処理を施して機能素子を製造する場合に、成膜された半導体膜の特性に成膜装置による違いがある場合でも、機能素子の特性のバラつきを所定の範囲内に抑えることができる半導体装置製造システムを提供する。【解決手段】実施形態によれば、半導体膜を成膜する成膜装置100と、成膜装置100の制御を行う制御装置400と、を備える半導体装置製造システムが提供される。成膜装置100は、半導体膜を成膜する成膜室20と、成膜後の半導体膜の膜質を測定する膜質測定部30と、を有する。制御装置400は、膜質測定部30での測定結果から取得した半導体膜の膜質に基づいて、成膜装置100でのつぎの半導体膜の成膜条件を決定する。【選択図】図3

Description

本発明の実施形態は、半導体装置製造システムおよび半導体装置の製造方法に関する。
ポリシリコン膜からなる抵抗素子を含む半導体装置において、抵抗素子の抵抗値が、ポリシリコン膜を成膜したLPCVD(Low Pressure Chemical Vapor Deposition)装置によって異なる場合がある。その結果、所望の抵抗値に対してバラつきが生じてしまう。
従来では、ポリシリコン膜の成膜中に、膜質を計測し、所望の特性が得られるように計測した膜質に基づいて成膜条件を変化させる技術は知られている。しかし、大量の半導体装置を製造する製造設備に、このような技術を適用すると、半導体装置の製造コストが増大してしまう。また、従来では、成膜したポリシリコン膜について、成膜装置間に特性のバラつきが存在する場合の解消方法については提案されていない。
国際公開第99/58740号公報
本発明の一つの実施形態は、複数の成膜装置で半導体膜を成膜し、半導体膜に対して処理を施して機能素子を製造する場合に、成膜された半導体膜の特性に成膜装置による違いがある場合でも、機能素子の特性のバラつきを所定の範囲内に抑えることができる半導体装置製造システムおよび半導体装置の製造方法を提供することを目的とする。
実施形態によれば、半導体膜を成膜する成膜装置と、前記成膜装置の制御を行う制御装置と、を備える半導体装置製造システムが提供される。前記成膜装置は、半導体膜を成膜する成膜室と、成膜後の前記半導体膜の膜質を測定する膜質測定部と、を有する。前記制御装置は、前記膜質測定部での測定結果から取得した前記半導体膜の膜質に基づいて、前記成膜装置でのつぎの半導体膜の成膜条件を決定する。
図1は、ポリシリコン膜の膜厚に対する抵抗特性の一例を示す図である。 図2は、ポリシリコン膜の熱処理前後における結晶粒径の変化の一例を示す図である。 図3は、第1の実施形態による半導体装置製造システムの構成の一例を模式的に示す図である。 図4は、第1の実施形態による半導体装置の製造方法の手順の一例を示すフローチャートである。 図5は、第2の実施形態による半導体装置製造システムの概要を模式的に示すブロック図である。 図6は、第2の実施形態による薄膜製造方法の処理手順の一例を示すフローチャートである。
以下に添付図面を参照して、実施形態にかかる半導体装置製造システムおよび半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下では、一般的な半導体装置の製造方法における問題点について説明した後、本実施形態について説明する。
半導体装置では、抵抗素子としてポリシリコン膜が用いられる場合がある。抵抗素子は、たとえばLPCVD装置でポリシリコン膜を成膜した後、イオン注入装置で所定の導電型の不純物イオンをポリシリコン膜に注入し、そして熱処理装置で熱処理を行うことによって形成される。
半導体装置の製造においては、通常、複数の成膜装置で並行して同じ処理が行われる。たとえば、上記のポリシリコン膜の成膜処理が、複数のLPCVD装置を用いて並行して行われる。各成膜装置で同様の条件で処理を行ったとしても、装置特性の違いなどによって、最終的に得られる抵抗素子の抵抗値にバラつきが発生してしまう。このバラつきにより製品特性の劣化等の問題を生じる。
図1は、ポリシリコン膜の膜厚に対する抵抗特性の一例を示す図である。この図において、横軸は、ポリシリコン膜の膜厚を示し、縦軸は、ポリシリコン膜の抵抗値を示す。この図は、異なるLPCVD装置で同じ成膜条件でポリシリコン膜を形成し、同じイオン注入条件でイオン注入処理を行い、同じ熱処理条件で熱処理を行った後のそれぞれのポリシリコン膜の膜厚と抵抗値(シート抵抗)との間の関係を示している。ここで、同じ成膜条件とは、たとえば成膜時の圧力、温度、成膜時間などが同じことをいう。同じイオン注入条件とは、たとえばイオン注入時のドーズ量などが同じことをいう。同じ熱処理条件とは、たとえば熱処理時の温度、熱処理時間などが同じことをいう。また、半導体装置中での抵抗素子としてポリシリコンの薄膜が用いられるので、抵抗値として、シート抵抗を用いるものとする。曲線L1は、LPCVD装置Aで成膜されたポリシリコン膜を用いたものであり、曲線L2は、LPCVD装置Bで成膜されたポリシリコン膜を用いたものである。この図に示されるように、同じ膜厚でも、装置によって抵抗素子の抵抗値に差が生じていることが分かる。この例では、曲線L2、すなわちLPCVD装置Bで成膜されたポリシリコン膜の場合には、半導体装置として許容できる抵抗値の上限値を上回る部分が生じる。そのため、ポリシリコン膜をLPCVD装置Bで成膜した半導体装置は製品特性の劣化から破棄される可能性が高くなる。
図2は、ポリシリコン膜の熱処理前後における結晶粒径の変化の一例を示す図である。この図において、横軸は、ポリシリコン膜中の結晶粒子における粒径を示し、縦軸は、各粒径における累積度数を示している。曲線L11A,L12Aは、熱処理前、すなわち成膜直後のポリシリコン膜における結晶粒径の分布を示しており、曲線L11B,L12Bは、熱処理後のポリシリコン膜における結晶粒径の分布を示している。この図のたとえばRに示されるように、熱処理前の結晶粒径のわずかな分布の差が、熱処理によって、大きな分布の差になる。
一般的に、ポリシリコン膜の結晶粒子の粒径が大きいほど抵抗値は低くなり、粒径が小さいほど抵抗値は高くなる。そのため、図1に示した抵抗素子の抵抗値の違いは、抵抗素子を構成するポリシリコン膜の結晶粒子の粒径の大きさに起因するものと考えられる。さらに、このポリシリコン膜の結晶粒子の粒径の大きさの違いは、成膜直後のポリシリコン膜の結晶粒子の結晶性、より具体的には成膜直後のポリシリコン膜の結晶粒子の粒径の大きさの違いに起因する。
そこで、以下に説明する実施形態では、成膜直後のポリシリコン膜の結晶粒子の粒径を測定し、粒径の測定結果に基づいて、半導体装置の製造条件を変更することができる半導体装置製造システムおよび半導体装置の製造方法について説明する。
(第1の実施形態)
図3は、第1の実施形態による半導体装置製造システムの構成の一例を模式的に示す図である。半導体装置製造システムは、成膜装置100と、制御装置400と、を備える。成膜装置100は、準備室10と、成膜室20と、膜質測定部30と、を有する。
準備室10は、成膜室20外と成膜室20内との間で、処理対象の半導体基板51を搬送する際の中継室である。準備室10は、たとえば中空の角柱状または円柱状のチャンバ11によって構成される。チャンバ11には、半導体基板51を保持する棚状ボート41を搬出入する搬出入口12が設けられ、搬出入口12にはシャッタが設けられる。棚状ボート41は、半導体基板51を複数枚、並べて積載することが可能である。
チャンバ11の上面は、成膜室20を支持する構造となっている。チャンバ11の上面の成膜室20が配置される位置には、シャッタ14が設けられている。このシャッタ14は、成膜室20内に棚状ボート41が搬送されていないときに、チャンバ11と成膜室20との間を仕切る。
シャッタ14の配置位置に対応するチャンバ11の下部には、棚状ボート41を支持する可動支持台13が設けられる。可動支持台13は、図示しない移動機構によって、上下に移動可能である。可動支持台13は、シャッタ14を開けた状態で上方に移動され、棚状ボート41を成膜室20内に配置するとともに、成膜室20とチャンバ11との間を仕切るように構成される。
成膜室20は、半導体基板51の表面に半導体膜を成膜する空間である。ここでは、成膜室20は、LPCVD装置であるものとする。また、以下の説明では、半導体膜としてポリシリコン膜を成膜する場合を例に挙げる。成膜室20は、石英製の外管21と内管22の二重構造を有する。外管21は、筒状の側壁と、上面を覆う上面部と、を有し、下面が開口した筒状構造を有する。下面の開口部は、準備室10のシャッタ14の位置に対応して設けられる。内管22は、外管21の側壁から所定の距離をおいて配置される、上下両面が開口した筒状構造を有する。外管21の外側には、成膜室20内部を加熱するヒータ27が設けられる。
成膜室20の外部から外管21と内管22を貫通して、ガス供給配管23が設けられる。ガス供給配管23には、成膜中に使用する原料ガスなどを供給する図示しないガス供給部、およびガスの流量をコントロールする図示しないマスフローコントローラなどが設けられる。また、成膜室20の外管21には、排気用配管24が設けられる。排気用配管24には、たとえばターボ分子ポンプ25と、ドライポンプ26と、が接続され、成膜室20内のガスを排気する。
処理を行う際には、シャッタ14が開けられ、可動支持台13が上昇して、棚状ボート41が内管22内に収まるように配置される。このとき、可動支持台13は、成膜室20下方の開口を塞ぎ、成膜室20内を気密に保つ。
膜質測定部30は、成膜後の半導体基板51を準備室10で冷却している間に、ポリシリコン膜の膜質を測定する。本実施形態では、膜質測定部30は、ラマン分光装置である。膜質測定部30は、励起光源31と、ミラー32と、対物レンズユニット33と、フィルタ34と、分光器35と、検出器36と、を備える。
励起光源31は、ポリシリコン膜に所定の波長の励起光を照射する光源である。光源として、たとえばArイオンレーザを用いることができる。ミラー32は、励起光源31からの励起光を対物レンズユニット33へと導く光学部品である。
対物レンズユニット33は、励起光をポリシリコン膜に照射するとともに、ポリシリコン膜の表面での励起光の散乱による散乱光を受光する機能を有する。フィルタ34は、対物レンズユニット33から光路上を戻ってくる散乱光から弾性散乱光成分を通過させ、非弾性散乱光成分のみを選択的に抽出する。ここでは、フィルタ34は、励起光源31からの励起光を対物レンズユニット33側へと通過させ、対物レンズユニット33からの散乱光のうち弾性散乱光成分を励起光源31側へと通過させ、非弾性散乱光成分を分光器35側へと反射させる特性を有する。
分光器35は、非弾性散乱光成分を散乱波長ごとに分光する。分光器35として、たとえば回折格子を組み込んだポリクロメータが用いられる。検出器36は、分光器35で分光された各散乱波長の強度を検出する。検出器36として、たとえばダイオードを用いることができる。検出器36は、検出結果を制御装置400へと出力する。
対物レンズユニット33は、準備室10内に設けられる。対物レンズユニット33は、可動支持台13が準備室10の底部に配置された状態で、棚状ボート41中の所定の半導体基板51のみを測定することができるように、チャンバ11に固定されていてもよい。あるいは、棚状ボート41中のすべての半導体基板51、または棚状ボート41中の所定の半導体基板51を測定することができるように、移動可能に構成してもよい。
制御装置400は、成膜装置100におけるポリシリコン膜の成膜処理を制御する。具体的には、可動支持台13の移動、シャッタ14の開閉、成膜室20における成膜処理の制御、ガス供給の制御、ヒータ27のオン/オフの制御、膜質測定部30の制御などを行う。これらの処理は、プログラムにしたがって行われる。成膜室20における成膜処理の制御では、プログラムは、成膜室20内の真空度、原料ガスの供給速度、成膜室20内の温度、処理時間などの成膜条件が規定されたレシピを参照して、処理を行う。
また、制御装置400は、膜質測定部30からの検出結果から膜質情報を取得し、膜質情報に基づいて、半導体装置製造システムで以後に成膜されるポリシリコン膜の成膜条件を決める。ラマン分光装置が用いられる場合には、ラマンスペクトルのポリシリコンのピーク形状から結晶粒子の粒径を膜質情報として取得する。膜質情報が基準範囲内にある場合には、測定したポリシリコン膜を成膜した成膜装置100におけるつぎの成膜条件は、前回の成膜条件(レシピ)と同じとする。また、膜質情報が基準範囲内にない場合には、つぎの成膜条件(レシピ)を、膜質情報が基準の膜質に近づくように変更する。
つぎに、半導体装置の製造方法について説明する。図4は、第1の実施形態による半導体装置の製造方法の手順の一例を示すフローチャートである。まず、半導体基板51が積載された棚状ボート41を搬出入口12から準備室10内へと搬入し、可動支持台13上に固定する。準備室10内の搬出入口12を閉じ、成膜室20内を大気圧とする。成膜室20内が大気圧となったところで、シャッタ14を開け、可動支持台13を上方に移動させる。このとき、可動支持台13が成膜室20の底面の開口を覆い、成膜室20内が密封されるように可動支持台13を固定する。これによって、棚状ボート41は成膜室20の内管22内に配置される。ついで、ドライポンプ26によって成膜室20内を粗引きし、さらにドライポンプ26とターボ分子ポンプ25とによって成膜室20内を排気し、所定の真空度とする。
その後、ポリシリコン膜の成膜を行う(ステップS11)。このとき、レシピ(処理条件)にしたがって、成膜室20内が所定の温度となるようにヒータ27に電流を流して、また、図示しないガス供給部から原料ガスを、ガス供給配管23を介して成膜室20内に供給するように、制御装置400による制御が行われる。
ポリシリコン膜の成膜が終了すると、成膜室20内のガスが十分に排気された後、ターボ分子ポンプ25とドライポンプ26とによる排気が停止され、Arガスまたは窒素ガスなどの不活性ガスがガス供給配管23から成膜室20内に供給される。成膜室20内が大気圧になった後、可動支持台13を準備室10側に移動させる。可動支持台13が準備室10の底面に到達すると、シャッタ14が閉められる。これによって、棚状ボート41は準備室10内に移動される。この時、半導体基板51はまだ高温のままである。
そして、棚状ボート41に積載されている半導体基板51は、準備室10で冷却される。この準備室10での冷却時に、膜質測定部30によってポリシリコン膜のラマン分光測定が行われる(ステップS12)。ラマン分光測定は、棚状ボート41中の1枚の半導体基板51のポリシリコン膜についてのみ行ってもよいし、棚状ボート41中の複数枚またはすべての半導体基板51のポリシリコン膜について行ってもよい。
膜質測定部30による測定結果が、制御装置400に送られる。制御装置400では、測定結果から半導体基板51に形成されたポリシリコン膜の膜質について評価を行う。ここでは、制御装置400は、ラマンスペクトルからポリシリコン膜のピークを取得し、ピーク形状からポリシリコン膜を構成する結晶粒子の粒径を取得する(ステップS13)。ポリシリコン膜の粒径としては、平均粒径としてもよいし、粒径分布を取得したときの最頻値が示す粒径としてもよいし、他の基準にしたがって取得した粒径としてもよい。
制御装置400は、取得した粒径が、基準粒径範囲に含まれるかを判定する(ステップS14)。基準粒径範囲とは、ポリシリコン膜に対して所定の条件でイオン注入および熱処理を行った後の抵抗値が目的の範囲内となるような成膜直後のポリシリコン膜の粒径範囲のことをいう。
取得した粒径が基準粒径範囲に含まれる場合(ステップS14でYesの場合)には、つぎのロットの成膜条件の変更はせずに(ステップS15)、処理が終了する。つまり、つぎのロットの成膜条件は、ステップS12でラマン分光測定を行ったポリシリコン膜の成膜条件と同じである。また、取得した粒径が基準粒径範囲に含まれない場合(ステップS14でNoの場合)には、つぎのロットの成膜条件を変更する(ステップS16)。
たとえば、取得した粒径が基準粒径範囲の下限に満たない場合、すなわち粒径が小さ過ぎる場合には、このポリシリコン膜に対してイオン注入および熱処理を行っても十分な粒成長が行われない。そのため、所望の抵抗値が得られない可能性が高くなる。このような場合には、つぎのロットにおいて、成膜直後のポリシリコン膜の粒径が大きくなるような成膜条件に変更する。たとえば、成膜時の温度を現在の温度よりも高くする。
また、たとえば、取得した粒径が基準粒径範囲の上限を超えている場合、すなわち粒径が大き過ぎる場合には、このポリシリコン膜に対してイオン注入および熱処理を行うと、十分な粒成長が行われるが、その結果得られる抵抗値は、他の半導体装置に比して低くなり過ぎてしまい、他の半導体装置との間でバラつきが生じてしまう。このような場合には、つぎのロットにおいて、成膜直後のポリシリコン膜の粒径が小さくなるように、成膜条件を変更する。たとえば、成膜時の温度を現在の温度よりも低くする。
なお、温度をどの程度変化させると成膜直後のポリシリコン膜の粒径がどの程度変化するかを示す温度−粒径変化情報を、予め実験によって求めておくことで、目的とする粒径とするための温度の変化幅を求めることができる。このように、第1の実施形態では、取得した粒径を用いて、成膜装置100がフィードバック制御される。以上によって、処理が終了する。
なお、上記した説明では、イオン注入および熱処理を行った後の抵抗値が基準値となるようなポリシリコン膜の成膜条件について説明した。しかし、抵抗値ではなく、ポリシリコン膜の硬さが基準値となるように、ポリシリコン膜の成膜条件を変更してもよい。この場合には、膜質測定部30での測定結果がポリシリコン膜の硬さに結び付けられることになる。
第1の実施形態では、ポリシリコン膜を成膜した後に膜質を測定し、膜質からポリシリコン膜の粒径を取得する。取得した粒径が基準粒径範囲に含まれる場合には、つぎのロットでの成膜条件を変えないが、取得した粒径が基準粒径範囲に含まれない場合には、そのポリシリコン膜を成膜した成膜装置100でのつぎのロットでの成膜条件を、成膜後の粒径が基準粒径範囲内となるように変更する。これによって、異なる成膜装置100で成膜されるポリシリコン膜の膜質のバラつきを抑制し、製品特性を一定に保つことができるという効果を有する。
(第2の実施形態)
第1の実施形態では、成膜された半導体膜の膜質を測定し、その測定結果を用いてフィードバック制御を行い、その半導体膜を成膜した成膜装置でつぎに成膜する半導体膜の成膜条件を変更する場合について説明した。しかし、上記したように、抵抗素子は、半導体膜の成膜処理、イオン注入処理および熱処理を経て作製される。第2の実施形態では、成膜された半導体膜の膜質を測定し、その測定結果に基づいてフィードフォワード制御を行って、その後のイオン注入処理または熱処理の条件を変更する場合を説明する。
図5は、第2の実施形態による半導体装置製造システムの概要を模式的に示すブロック図である。半導体装置製造システムは、半導体膜を製造する成膜装置100と、成膜装置100で成膜された半導体膜に所定の導電型の不純物イオンを注入するイオン注入装置200と、イオン注入された半導体膜を熱処理する熱処理装置300、成膜装置100およびイオン注入装置200を制御する制御装置400と、を備える。
成膜装置100は、薄膜形成装置に膜質測定部30が付加された第1の実施形態で説明した構成を有する。また、以下の説明でも、成膜装置100で成膜される半導体膜は、ポリシリコン膜であるとする。イオン注入装置200は、通常使用されるものを使用することができる。熱処理装置300は、たとえばRTA(Rapid Thermal Annealing)装置などを用いることができる。
制御装置400は、成膜装置100の膜質測定部30からの検出結果からポリシリコン膜の膜質情報を取得し、膜質情報に基づいて、イオン注入装置200および熱処理装置300での処理条件を決定する。第1の実施形態と同様に膜質測定部30がラマン分光装置で構成される場合には、制御装置400は、ラマンスペクトルのポリシリコンのピーク形状から結晶粒子の粒径を膜質情報として取得する。また、制御装置400は、結晶粒径に応じたイオン注入装置200での不純物イオンのドーズ量、および熱処理装置300での熱処理温度を決定する。たとえば、結晶粒径が所定の範囲に存在する場合には、イオン注入処理条件と熱処理条件とは、予め設定された標準の条件を用いることを決定する。また、結晶粒径が所定の範囲に満たない場合には、結晶粒径が小さくなるほど、標準の条件よりもドーズ量を多くする、および/または標準の条件よりも熱処理温度を高くする。一方、結晶粒径が所定の範囲より大きい場合には、結晶粒径が大きくなるほど、標準の条件よりもドーズ量を少なくする、および/または標準の条件よりも熱処理温度を低くする。そして、制御装置400は、粒径を測定したロットの半導体基板51をイオン注入装置200および熱処理装置300で処理する際に、決定した処理条件でイオン注入処理および熱処理を行うように制御指令を出す。
図6は、第2の実施形態による薄膜製造方法の処理手順の一例を示すフローチャートである。まず、第1の実施形態の図4のステップS11〜S13と同様に、成膜装置100でポリシリコン膜の成膜を行い、成膜後のポリシリコン膜に対してラマン分光測定を行い、ラマン分光測定結果からポリシリコン膜の粒径を取得する(ステップS31〜S33)。
ついで、制御装置400は、取得した粒径は基準粒径範囲に含まれるかを判定する(ステップS34)。取得した粒径が基準粒径範囲に含まれる場合(ステップS34でYesの場合)には、制御装置400はつぎ以降の工程の処理条件の変更は行わない(ステップS35)。すなわち、前回のロットに対して決定されたイオン注入処理条件と熱処理条件のままとする。
一方、取得した粒径が基準粒径範囲に含まれない場合(ステップS34でNoの場合)には、制御装置400はつぎ以降の工程の処理条件を変更する(ステップS36)。抵抗素子を形成する工程として、図5に示されるように、ポリシリコン膜を形成した後、イオン注入処理と熱処理とがある。そのため、所望の抵抗値を有する抵抗素子を得るためには、イオン注入処理の条件を変える、熱処理の条件を変える、あるいはイオン注入処理と熱処理との2つの条件を変える、のいずれかで対処することが可能となる。
イオン注入処理の条件を変える場合について説明する。たとえば、取得した粒径が基準粒径範囲の下限に満たない場合、すなわち粒径が小さ過ぎる場合には、予め定められた条件で熱処理を行っても、十分な粒成長が行われない。一般的に、ポリシリコン膜においては、粒径が大きいほど抵抗値が小さくなり、粒径が小さいほど抵抗値が大きくなる。そのため、基準粒径範囲の下限に満たない粒径を有するポリシリコン膜を熱処理して得られる抵抗素子は、粒径が小さく、所望の抵抗値を有さない。そこで、イオン注入処理における不純物イオンのドーズ量を予め定められたドーズ量よりも多くする。一般的に、ポリシリコン膜においては、不純物イオンのドーズ量が増大すると抵抗値が低くなる。このように、熱処理後の粒径が所望の値よりも小さくなると予想される場合でも、不純物イオンの量を増大させることで、抵抗素子の抵抗値を所望の値とすることが可能になる。
また、たとえば、取得した粒径が基準粒径範囲の上限を超えている場合、すなわち粒径が大き過ぎる場合には、予め定められた条件で熱処理を行うと、十分な粒成長が行われる。しかし、その結果得られる抵抗値は、他の半導体装置に比して低くなり過ぎ、他の半導体装置との間で抵抗値のバラつきが生じてしまう。このような場合には、イオン注入処理における不純物イオンのドーズ量を予め定められたドーズ量よりも少なくする。このように、熱処理後の粒径が所望の値よりも大きくなると予想される場合でも、不純物イオンの量を減少させることで、抵抗素子の抵抗値を所望の値とすることができる。
なお、不純物イオンのドーズ量をどの程度変化させると、熱処理後の抵抗値がどの程度変化するかを示すドーズ量−抵抗値変化情報を、予め実験によって求めておくことで、目的とする抵抗値とするためのドーズ量の変化幅を求めることができる。
つぎに、熱処理の条件を変える場合について説明する。たとえば、取得した粒径が基準粒径範囲の下限に満たない場合、すなわち粒径が小さ過ぎる場合には、予め定められた条件でイオン注入処理と熱処理とを行っても、十分な粒成長が行われない。そのため、基準粒径範囲の下限に満たない粒径を有するポリシリコン膜を、予め定められた条件で熱処理して得られる抵抗素子は、粒径が小さく、所望の抵抗値を有さない。一般的に、ポリシリコン膜においては、熱処理温度を高くすると、粒径が大きくなり、熱処理温度を低くすると、粒径が小さくなる。そこで、熱処理における熱処理温度を予め定められた熱処理温度よりも高くする。このように、熱処理後の粒径が所望の値よりも小さくなると予想される場合でも、熱処理温度を上げることで、抵抗素子の抵抗値を所望の値とすることが可能になる。
また、たとえば、取得した粒径が基準粒径範囲の上限を超えている場合、すなわち粒径が大き過ぎる場合には、予め定められた条件でイオン注入処理と熱処理とを行うと、十分な粒成長が行われる。しかし、その結果得られる抵抗値は、他の半導体装置に比して低くなり過ぎ、他の半導体装置との間で抵抗値のバラつきが生じてしまう。このような場合には、熱処理における熱処理温度を予め定められた熱処理温度よりも低くする。このように、熱処理後の粒径が所望の値よりも大きくなると予想される場合でも、熱処理温度を下げることで、抵抗素子の抵抗値を所望の値とすることができる。
なお、熱処理温度をどの程度変化させると、熱処理後の抵抗値がどの程度変化するかを示す温度−抵抗値変化情報を、予め実験によって求めておくことで、目的とする抵抗値とするための熱処理温度の変化幅を求めることができる。
また、イオン注入処理の条件と熱処理の条件とを変える場合には、上記した各処理の条件の変更を組み合わせればよい。
再び図6に戻り、ステップS35またはステップS36の後に、ポリシリコン膜を成膜した半導体基板51をイオン注入装置200へと搬送し、イオン注入処理を行う(ステップS37)。このとき、予め定められたイオン注入処理条件で、あるいはステップS36で変更されたイオン注入処理条件で、処理を行うように、制御装置400はイオン注入装置200に対して指示を送信する。
イオン注入処理が終了すると、イオン注入された半導体基板51を熱処理装置300へと搬送し、熱処理を行う(ステップS38)。このとき、予め定められた熱処理条件で、あるいはステップS36で変更された熱処理条件で、処理を行うように、制御装置400は熱処理装置300に対して指示を送信する。なお、ステップS37のイオン注入処理とステップS38の熱処理とにおいて、少なくとも一方が変更された条件で処理が行われる。この熱処理が終了すると、所望の抵抗値を有する抵抗素子が得られる。このように、第2の実施形態では、取得した粒径を用いて、イオン注入装置200または熱処理装置300に対するフィードフォワード制御が行われる。以上によって、処理が終了する。
第2の実施形態では、ポリシリコン膜を成膜した後に膜質を測定し、膜質からポリシリコン膜の粒径を取得する。取得した粒径が基準粒径範囲に含まれる場合には、つぎ以降の工程についての処理条件を変えない。しかし、取得した粒径が基準粒径範囲に含まれない場合には、熱処理後の抵抗値が所望の範囲内となるように、つぎ以降のイオン注入処理工程と熱処理工程とのうち少なくとも一方の工程の処理条件を変更する。これによって、成膜装置100で粒径にバラつきが生じてしまった場合でも、イオン注入処理での処理条件または熱処理での処理条件を変更することで、抵抗素子の抵抗値を所望の範囲内とすることができる。その結果、ポリシリコン膜の膜質の装置依存性を解消し、最終的に得られる製品特性を一定に保つことができるという効果を有する。
また、成膜直後のポリシリコン膜の粒径に成膜装置100間でバラつきがあったとしても、成膜された成膜装置100によって、イオン注入処理の条件と熱処理の条件とを変えるようにした。これによって、抵抗素子の抵抗値のバラつきを抑えることができるので、半導体装置の製造における歩留まりを向上させることができるという効果も有する。
なお、上記した説明では、成膜装置100として、LPCVD装置を用いる場合を例に挙げたが、スパッタ装置、真空蒸着装置、レーザアブレーション装置、他のCVD装置などを用いてもよい。また、ポリシリコン膜を例に挙げたが、他のポリシリコン膜を用いてもよい。
また、上記した説明では、膜質測定部30がラマン分光装置である場合を例に挙げたが、実施形態がこれに限定されるものではない。膜質測定部30として、たとえば赤外線分光装置、X線回折装置、レーザ顕微鏡などを使用することもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 準備室、11 チャンバ、12 搬出入口、13 可動支持台、14 シャッタ、20 成膜室、21 外管、22 内管、23 ガス供給配管、24 排気用配管、25 ターボ分子ポンプ、26 ドライポンプ、27 ヒータ、30 膜質測定部、31 励起光源、32 ミラー、33 対物レンズユニット、34 フィルタ、35 分光器、36 検出器、41 棚状ボート、51 半導体基板、100 成膜装置、200 イオン注入装置、300 熱処理装置、400 制御装置。

Claims (9)

  1. 半導体膜を成膜する成膜装置と、
    前記成膜装置の制御を行う制御装置と、
    を備える半導体装置製造システムにおいて、
    前記成膜装置は、
    半導体膜を成膜する成膜室と、
    成膜後の前記半導体膜の膜質を測定する膜質測定部と、
    を有し、
    前記制御装置は、前記膜質測定部での測定結果から取得した前記半導体膜の膜質に基づいて、前記成膜装置でのつぎの半導体膜の成膜条件を決定する半導体装置製造システム。
  2. 半導体膜を成膜する成膜装置と、
    前記半導体膜に所定の導電型の不純物イオンをイオン注入するイオン注入装置と、
    イオン注入された前記半導体膜を熱処理する熱処理装置と、
    前記成膜装置と前記イオン注入装置と前記熱処理装置との制御を行う制御装置と、
    を備える半導体装置製造システムにおいて、
    前記成膜装置は、
    半導体膜を成膜する成膜室と、
    前記成膜室で成膜された前記半導体膜の膜質を測定する膜質測定部と、
    を有し、
    前記制御装置は、前記膜質測定部での測定結果から取得した前記半導体膜の膜質に基づいて、前記成膜装置で成膜された前記半導体膜に対する、前記イオン注入装置でのイオン注入条件と前記熱処理装置での熱処理条件とを決定する半導体装置製造システム。
  3. 基板上に半導体膜を形成し、
    成膜後の前記半導体膜の膜質を測定し、
    前記膜質の測定結果から取得した前記半導体膜の膜質を用いて、イオン注入処理または熱処理の処理条件を決定し、
    前記半導体膜に所定の導電型の不純物イオンをイオン注入し、
    イオン注入された前記半導体膜を熱処理し、
    前記処理条件の決定では、前記半導体膜の膜質に基づいて、前記イオン注入でのイオン注入条件と前記熱処理での熱処理条件とが決定される半導体装置の製造方法。
  4. 前記処理条件の決定では、前記半導体膜の膜質として、前記測定結果から前記半導体膜の結晶粒子の粒径を取得する請求項3に記載の半導体装置の製造方法。
  5. 前記処理条件の決定では、前記粒径が基準範囲内にあるかが判定され、前記基準範囲内にある場合には、基準となる第1イオン注入条件および基準となる第1熱処理条件が決定され、前記基準範囲内にない場合には、前記半導体膜をイオン注入処理および熱処理した後の特性が所定の範囲内に収まるように、前記第1イオン注入条件および前記第1熱処理条件のうち少なくとも一方が変更される請求項4に記載の半導体装置の製造方法。
  6. 前記処理条件の決定では、前記粒径が前記基準範囲の下限に満たない場合には、前記第1イオン注入条件に比して前記不純物イオンのドーズ量を多くした第2イオン注入条件および前記第1熱処理条件に比して熱処理温度が高い第2熱処理条件のうち少なくとも一方が決定される請求項5に記載の半導体装置の製造方法。
  7. 前記処理条件の決定では、前記粒径が前記基準範囲の上限を超える場合には、前記第1イオン注入条件に比して前記不純物イオンのドーズ量を少なくした第2イオン注入条件および前記第1熱処理条件に比して熱処理温度が低い第2熱処理条件のうち少なくとも一方が決定される請求項5に記載の半導体装置の製造方法。
  8. 前記膜質の測定では、ラマン分光装置、赤外線分光装置、X線回折装置、レーザ顕微鏡の群から選択される少なくとも1つの装置で前記半導体膜の膜質が測定される請求項3に記載の半導体装置の製造方法。
  9. 前記第1イオン注入条件および前記第1熱処理条件は、前記粒径が前記基準範囲内にある前記半導体膜を前記第1イオン注入条件および前記第1熱処理条件で処理した後の特性が、所定の範囲内に収まる条件である請求項5に記載の半導体装置の製造方法。
JP2015179416A 2015-09-11 2015-09-11 半導体装置製造システムおよび半導体装置の製造方法 Pending JP2017055036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015179416A JP2017055036A (ja) 2015-09-11 2015-09-11 半導体装置製造システムおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179416A JP2017055036A (ja) 2015-09-11 2015-09-11 半導体装置製造システムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017055036A true JP2017055036A (ja) 2017-03-16

Family

ID=58317461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179416A Pending JP2017055036A (ja) 2015-09-11 2015-09-11 半導体装置製造システムおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2017055036A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224282A (ja) * 1984-04-20 1985-11-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH04261070A (ja) * 1991-01-11 1992-09-17 Canon Inc 光電変換装置
JPH08250384A (ja) * 1995-03-14 1996-09-27 Hitachi Ltd 製造装置及び製造条件制御方法
JPH11145062A (ja) * 1997-11-12 1999-05-28 Nissin Electric Co Ltd 結晶性シリコン前段膜及びその形成方法並びに結晶性シリコン膜及びその形成方法
JP2004071796A (ja) * 2002-08-06 2004-03-04 Hitachi Kokusai Electric Inc 縦型半導体製造装置
JP2005038996A (ja) * 2003-07-18 2005-02-10 Toshiba Corp 半導体装置の製造方法
JP2012212847A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体装置の製造方法、製造システムおよび調整装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224282A (ja) * 1984-04-20 1985-11-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH04261070A (ja) * 1991-01-11 1992-09-17 Canon Inc 光電変換装置
JPH08250384A (ja) * 1995-03-14 1996-09-27 Hitachi Ltd 製造装置及び製造条件制御方法
JPH11145062A (ja) * 1997-11-12 1999-05-28 Nissin Electric Co Ltd 結晶性シリコン前段膜及びその形成方法並びに結晶性シリコン膜及びその形成方法
JP2004071796A (ja) * 2002-08-06 2004-03-04 Hitachi Kokusai Electric Inc 縦型半導体製造装置
JP2005038996A (ja) * 2003-07-18 2005-02-10 Toshiba Corp 半導体装置の製造方法
JP2012212847A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体装置の製造方法、製造システムおよび調整装置
US9153459B2 (en) * 2011-03-24 2015-10-06 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device and adjusting apparatus

Similar Documents

Publication Publication Date Title
KR102299595B1 (ko) 온도 제어 방법
US8273670B1 (en) Load lock design for rapid wafer heating
JP5101243B2 (ja) 基板処理装置,基板処理装置の制御方法,およびプログラム
JP6789314B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TWI806837B (zh) 用於原子層沉積之設備及方法
EP2962324B1 (en) Method and system for naturally oxidizing a substrate
KR101106887B1 (ko) 기판들을 열 처리하기 위한 방법 및 장치
JP6944990B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JPH03232968A (ja) 成膜方法及び成膜装置
US20150147894A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium
KR20100110822A (ko) 열처리 장치 및 그 제어 방법
KR101760994B1 (ko) 종형 열처리 장치, 열처리 방법 및 기억 매체
JP2007523466A (ja) 合わせられた温度の均一性
JP5699297B2 (ja) 基板処理装置及び薄膜の製造方法
CN105934659A (zh) 使用两个温度传感装置调整cvd反应器过程室内温度的设备和方法
KR20070070085A (ko) 성막 장치, 그 운전 방법 및 상기 방법의 실행을 위한 기억매체
JP3998445B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造システム、および半導体製造装置のクリーニング方法
US20170011974A1 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
US9324591B2 (en) Heat treatment apparatus and heat treatment method
CN108962722B (zh) 用于提高ald均匀性的设备和方法
JP2013161857A (ja) 熱処理装置及び熱処理装置の制御方法
US20080038479A1 (en) Apparatus and method for processing a substrate
JP2017055036A (ja) 半導体装置製造システムおよび半導体装置の製造方法
WO1991009148A1 (en) Device for vacuum treatment and device for and method of film formation using said device
JP6553065B2 (ja) 基板保持具、基板処理装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181211