JP2017046297A - 高周波低雑音増幅器 - Google Patents

Abstract

【課題】雑音指数が最小となるインピーダンスと利得が最大となるインピーダンスとを近づけつつ不要な発振を抑制可能な高周波低雑音増幅器を提供する。【解決手段】高周波低雑音増幅器は、基板と、第１および第２のボンディングワイヤと、電界効果トランジスタと、を有する。基板は、裏面に接地導体が設けられ、第１および第２のマイクロストリップ線路を有する。マイクロストリップ線路は、一方の端部が接地導体に接続され、インダクタンスを有する。第１のマイクロストリップ線路の他方の端部とソース電極とは第１のボンディングワイヤにより接続される。第２のマイクロストリップ線路の他方の端部とソース電極とは第２のボンディングワイヤにより接続される。第１のマイクロストリップ線路における一方の端部と他方の端部との間の距離と、第２のマイクロストリップ線路における一方の端部と他方の端部との間の距離と、は異なる。【選択図】図１

Description

本発明の実施形態は高周波低雑音増幅器に関する。

ＨＥＭＴ(High Electron Mobility Transistor）を含む電界効果トランジスタを用いると高周波低雑音増幅器が実現できる。

電界効果トランジスタのソースをインダクタを介して接地すると、雑音指数が最小となるインピーダンスと、利得が最大となるインピーダンスとを近づけることができる。

接地インダクタは、先端短絡マイクロストリップ線路などを用いて構成することができる。線路パターンに寄生容量が生じると、この寄生容量と接地インダクタンスとが並列共振し、低雑音増幅器のソースが開放近傍となることがある。寄生容量がないときでも、その線路長が４分の１波長となる周波数では低雑音増幅器のソースが開放近傍となることがある。この結果、不要な発振を生じ、電界効果トランジスタの動作が不安定となる。

特許第３５９２８７３号

雑音指数が最小となるインピーダンスと利得が最大となるインピーダンスとを近づけつつ不要な発振を抑制可能な高周波低雑音増幅器を提供する。

実施形態の高周波低雑音増幅器は、基板と、第１および第２のボンディングワイヤと、電界効果トランジスタと、を有する。前記基板は、裏面に接地導体が設けられ、第１および第２のマイクロストリップ線路を有する。それぞれのマイクロストリップ線路は、一方の端部が前記接地導体に接続され、帯域内においてインダクタンスを有する。前記電界効果トランジスタは、前記基板上に配置されソース電極を表面に有する。前記第１のマイクロストリップ線路の他方の端部と前記ソース電極とは前記第１のボンディングワイヤにより接続される。前記第２のマイクロストリップ線路の他方の端部と前記ソース電極とは前記第２のボンディングワイヤにより接続される。前記第１のマイクロストリップ線路における前記一方の端部と前記他方の端部との間の距離と、前記第２のマイクロストリップ線路における前記一方の端部と前記他方の端部との間の距離と、は、異なる。

図１（ａ）は第１の実施形態にかかる高周波低雑音増幅器の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は電界効果トランジスタの模式平面図、図１（ｄ）は理想状態のソース・接地間の等価回路図、である。 図２（ａ）は基板パターン上に電界効果トランジスタが接着された模式平面図、図２（ｂ）はパターンにより生じる寄生容量を説明する模式図、図２（ｃ）は寄生容量を含むソース・接地間の等価回路図、である。 図３（ａ）は比較例にかかる高周波低雑音増幅器の模式平面図、図３（ｂ）は寄生容量を説明する模式図、図３（ｃ）はソース・接地間の等価回路図、である。 図４（ａ）は第２の実施形態にかかる高周波低雑音増幅器の模式平面図、図４（ｂ）はＢ−Ｂ線に沿った模式断面図、である。 図５（ａ）は第２の実施形態においてソース接地インダクタを説明する模式図、図５（ｂ）はソース電極・接地間の等価回路図、である。 図６（ａ）は第３の実施形態にかかる高周波低雑音増幅器のソース接地インダクタを説明する模式図、図６（ｂ）はソース電極・接地間の等価回路図、である。 図７（ａ）は第４の実施形態にかかる高周波低雑音増幅器の模式断面図、図７（ｂ）はソース電極・接地間の等価回路図、である。 図８（ａ）第５の実施形態にかかる高周波低雑音増幅器の模式断面図、図８（ｂ）はソース電極・接地間の等価回路図、である。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる高周波低雑音増幅器の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は理想状態のソース・接地間の等価回路図、である。
高周波低雑音増幅器１０は、基板８０と、ボンディングワイヤ５２、５４と、電界効果トランジスタ２０と、を有する。

電界効果トランジスタ２０は、ＨＥＭＴやＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）などとすることができる。また、その材料は、ＡｌＧａＮ／ＧａＮを含む窒化物系半導体またはＡｌＧａＡｓ／ＧａＡｓなどとすることができる。

基板８０は、インダクタを介して電界効果トランジスタ２０のソース電極Ｓを接地するためのマイクロストリップ線路３１、３２を含む。また、基板８０は、入力端子４０、入力回路４２、出力回路４８、出力端子５０などをさらに含むことができる。

図１（ｂ）に表すように、基板８０は、絶縁体８１、絶縁体８１の表面に設けられた導体、および裏面に設けられた接地導体８２、を有する。表面の導体には、第１および第２のマイクロストリップ線路３１、３２などが設けられる。それぞれのマイクロストリップ線路３１、３２は、一方の端部が絶縁体８１に設けられた貫通孔Ｈ１、Ｈ２内の導体を介して接地導体８２に接続される。なお、基板８０は、たとえば、アルミナなどのセラミックとすることができる。

図１（ｃ）に表すように、電界効果トランジスタ２０は、半導体積層体の表面にソース電極（Ｓ）７２、ゲート電極（Ｇ）７０、及びドレイン電極（Ｄ）７４を有する、半導体積層体の表面にフィンガーソース電極７０ａが設けられ、フィンガーソース電極７２ａと、フィンガードレイン電極７４ｂと、の間に形成されたチャネルにおいて、ゲート電圧を変化してドレイン電流が制御される。

低雑音増幅用途では、フィンガーゲート電極７０ａは、数本以下とすることができる。本図では、フィンガーゲート電極７０ａの２本がゲート端子電極７０ｂに接続される。また、フィンガードレイン電極７４ａに１本がドレイン端子電極７４ｂに接続される。フィンガーソース電極７２ａは、２つのソース端子電極７２ｂ、７３ｂにそれぞれ接続される。なお、２つのソース端子電極７２ｂ、７３ｂは、チップ上で接続されていてもよい。

ゲート端子電極７０ｂは、入力回路４２の端子４４に接続される。入力回路４２は、雑音指数を最小値近傍に保ちつつ、利得を最大値近傍とする整合回路を含むことができる。また、ドレイン端子電極７４ｂは、ドレイン端子電極７４ｂは、出力回路４８の端子４６に接続される。出力回路は、利得を最大値近傍とする整合回路を含む。

図１（ｄ）は、寄生容量がなく、ソース接地インダクタンスがＬ０である理想状態の電界効果トランジスタの等価回路図である。

電界効果トランジスタ２０は、基板８０上に設けられたダイパッド領域に、導電性接着剤５６で接着される。導電性接着剤５６は、金属半田や導電性ペーストなどとすることができる。第１のマイクロストリップ線路３１の他方の端部とソース電極Ｓとは第１のボンディングワイヤ５２により接続され、第２のマイクロストリップ線路３２の他方の端部とソース電極Ｓとは第２のボンディングワイヤ５４により接続される。

図２（ａ）は基板パターン上に電界効果トランジスタが接着された模式平面図、図２（ｂ）はパターンにより生じる寄生容量を説明する模式図、図２（ｃ）は寄生容量を含むソース・接地間の等価回路図、である。
第１のマイクロストリップ線路３１における一方の端部と他方の端部との間の距離（電気長ＥＬ１）と、第２のマイクロストリップ線路３２における一方の端部と他方の端部との間の距離（ＥＬ２）と、は異なるように設定される。なお、電気長ＥＬ１は、ボンディング位置（の中心）Ｂ１と、貫通孔Ｈ１の中心と、の間の距離とする。電気長ＥＬ２は、ボンディング位置（の中心）Ｂ２と、貫通孔２の中心と、の間の距離とする。

第１のマイクロストリップ線路３１の他方の端部と、第２のマイクロストリップ線路３２の他方の端部と、は、電界効果トランジスタ２０が接着される導電性のダイパッド領域３３で接続される。ボンディング位置Ｂ１、Ｂ２の間のダイパッド領域３３ａ、３３ｂは、基板１０の接地導体８２との間にキャパシタ２７、キャパシタ２８をそれぞれ生じ、第１のマイクロストリップ線路３１の線路端、第２のマイクロストリップ線路３２の線路端の寄生容量となる。すなわち、図２（ｃ）に表すような等価回路となる。なお、領域３３ａと３ｂとは、実際には連続している。

第１の実施形態では、第１のマイクロストリップ線路３１の電気長ＥＬ１と、第２のマイクロストリップ線路３２の電気長ＥＬ２と、は、異なる。このため、第１のマイクロストリップ線路３１とキャパシタ２７とによる共振周波数と、第２のマイクロストリップ回路３２とキャパシタ２８とによる共振周波数と、が異なるようにすることができる。かつ、増幅回路の安定指数Ｋを１よりも大きく保ちつつ、ソース接地インダクタにより雑音指数を最小とするインピーダンスと、利得を最大とするインピーダンスと、を近づけることが容易となる。

すなわち、並列共振回路のうちのいずれか一方が開放近傍となる周波数となっても、他方の並列共振回路は開放とはならない。ソース電極Ｓは、インダクタを介して接地される。このため、電界効果トランジスタ２０が不安定となり発振することが抑制される。

なお、図２（ｃ）において、寄生容量が小さいとき、ソース接地インダクタンスは、ボンディングワイヤ５２、５４のインダクタンスＬ１ａ、Ｌ１ｂ、第１のマイクロストリップ線路３１のインダクタンスＬ２、および第２のマイクロストリップ線路３２のインダクタンスＬ３、が合成されたものとなる。

図３（ａ）は比較例にかかる高周波低雑音増幅器の模式平面図、図３（ｂ）は寄生容量を説明する模式図、図３（ｃ）はソース・接地間の等価回路図、である。
高周波低雑音増幅器１１０は、基板（図示せず）と、ボンディングワイヤ１５２、１５４と、電界効果トランジスタ１２０と、を有する。

基板１８０は、インダクタを介して電界効果トランジスタ１２０のソース電極Ｓを接地するためのマイクロストリップ線路１３１、１３２を含む。マイクロストリップ線路１３１の電気長ＥＬ１とマイクロストリップ線路１３２の電気長ＥＬ２とは等しい。このため、寄生キャパシタとインダクタとが並列共振をする周波数の近傍では、ソース電極Ｓが開放近傍になり電界効果トランジスタが発振しやすくなる。

低雑音増幅用の電界効果トランジスタのゲート幅は、電力増幅用の電界効果トランジスタのゲート幅よりも十分に小さく、低雑音増幅器の電界効果トランジスタは帯域内で高い利得を有する。このため、ソース電極Ｓが開放に近づくと、発振を生じ不安定動作になり易くなる。

これに対して、第１の実施形態において、雑音指数（ＮＦ）を最小にするソース接地インダクタンスＬ０（理想値）を実現するには、インダクタンスＬ２およびインダクタンスＬ３の組み合わせを変化させる自由度がある。すなわち、低雑音増幅器の帯域内でソース電極Ｓが開放から遠ざかるようにインダクタンスを合成し不要な発振を抑制することができる。

図４（ａ）は第２の実施形態にかかる高周波低雑音増幅器の模式平面図、図４（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
高周波低雑音増幅器１０は、基板８０と、ボンディングワイヤ５２、５４と、電界効果トランジスタ２０と、を有する。

基板８０は、インダクタを介して電界効果トランジスタ２０のソース電極Ｓを接地するため第１および第２のマイクロストリップ線路３１、３２を含む。第１、第２のマイクロストリップ線路３１、３２の電気長ＥＬ１、ＥＬ２は同一とする。

電界効果トランジスタ２０の裏面と、マイクロストリップ線路３１、３２と、は絶縁される。すなわち、本図において、電界効果トランジスタ２０は、基板８０の表面に設けられたダイパッド領域３３上に、導電性接着剤５６で接着される。ダイパッド領域３３と第１および第２マイクロストリップ線路３１、３２とは、同一プロセスを用いて形成することができる。第１のマイクロストリップ線路３１の他方の端部とソース電極７２とは第１のボンディングワイヤ５２により接続され、第２のマイクロストリップ線路３２の他方の端部とソース電極７２とは第２のボンディングワイヤ５４により接続される。

図５（ａ）は第２の実施形態においてパターンの寄生容量を説明する模式図、図５（ｂ）はソース電極・接地間の等価回路図、である。
電界効果トランジスタ２０が接着されるダイパッド領域（図示せず）は、第１、第２マイクロストリップ線路３１、３２と離間している。このため、ボンディングワイヤ５２、５４と第１、第２マイクロストリップ線路３１、３２の他方の端部との接続位置にダイパッド領域は接続されない。このため、図５（ｂ）の等価回路図に表すように寄生容量を十分に小さくできる。すなわち、第１の実施形態と比較して並列共振によりソース電極Ｓが開放になることを回避し、発振を抑制できる。

図６（ａ）は第３の実施形態にかかる高周波低雑音増幅器の寄生容量を説明する模式図、図６（ｂ）はソース電極・接地間の等価回路図、である。
第３の実施形態では、第１のマイクロストリップ線路３１の電気長ＥＬ１と、第２のマイクロストリップ線路３２の電気長ＥＬ２と、は異なる。また、電界効果トランジスタ２０が接着されるダイパッド領域は、第１および第マイクロストリップ線路３１、３２と接続されない。このため、マイクロストリップ線路に並列に加わる寄生容量は十分に小さくできる。寄生容量がない場合でも、その線路長が４分の１波長となる周波数では線路端のインピーダンスは開放近傍となるが、第１のマイクロストリップ線路３１の電気長ＥＬ１と、第２のマイクロストリップ線路３２の電気長ＥＬ２と、は異なるので２つの線路のインピーダンスが同時に開放となることはない。

図６（ａ）において、寄生容量を無視できるものとすると、理想状態のソース接地インダクタンスＬ０は、式（１）で表すことができる。

１／Ｌ０＝１／（Ｌ１ａ＋Ｌ２）＋１／（Ｌ１ｂ＋Ｌ３） 式（１）

但し、Ｌ１ａ：ボンディングワイヤ５２のインダクタンス
Ｌ１ｂ：ボンディングワイヤ５４のインダクタンス
Ｌ２：マイクロストリップ線路３１のインダクタンス
Ｌ３：マイクロストリップ線路３２のインダクタンス

第３の実施形態において、雑音指数を最小にするソース接地インダクタンスＬ０（理想値）を実現するには、インダクタンスＬ２およびインダクタンスＬ３の組み合わせを変化させる自由度がある。すなわち、ソース接地インダクタンスＬ０を実現しつつ、かついずれか一方のマイクロストリップ線路の線路端でのインピーダンスが開放付近となる周波数においても低雑音増幅器のソース電極Ｓが開放にならないように設定することができる。

図７（ａ）は第４の実施形態にかかる高周波低雑音増幅器の模式断面図、図７（ｂ）はソース電極・接地間の等価回路図、である。
図７（ａ）に表した電界効果トランジスタ２０のソース電極（Ｓ）７２、７３と電界効果トランジスタ２０の裏面導体７８との間には容量９０、９２が生じる。図４に表す第２の実施形態のようにダイパッド３３がある場合、ダイパッド３３と基板８０の接地導体８２との間の容量９１、９３が生じる。

図７（ｂ）に示すように容量９１、９３と容量９０、９２とはソース電極Ｓと接地導体８２との間に直列接続され、ソース電極Ｓに対する寄生容量となる。この寄生容量が接地インダクタンスと並列共振を生じる周波数でソース電極Ｓが開放に近づき易くなる。

容量９０、９２が十分小さい場合は容量９１、９３の影響は無視できる。導電性接着剤を用いる場合、図４に表す第２の実施形態において、ダイパッド領域３３のサイズを電界効果トランジスタ２０のサイズよりも大きくすると接着剤がはみ出ることなく、アセンブリが容易となる。しかし、電界効果トランジスタ２０の厚みが薄く、ソース電極Ｓが比較的大きい場合、容量９０、９２が大きくなり、容量９０、９２の影響が無視できなくなる。

これに対して、第４の実施形態では、チップサイズよりも大きいダイパッド領域を設けない。すなわち、電界効果トランジスタ２０の裏面とマイクロストリップ線路３１、３２とは絶縁される。本図において、電界効果トランジスタ２０の裏面導体７８のサイズは、電界効果トランジスタ２０のサイズよりも小さい。また、導電性接着剤が広がるとダイパッド同様に容量を生じるので、電界効果トランジスタ２０と基板８０の表面絶縁領域８１ａとの間が絶縁性接着剤７９で接着される。

ソース電極７２と裏面導体７８との間にキャパシタ９０が生じる。また、裏面導体７８と基板８０の接地導体８２との間にキャパシタ９１が生じる。このため、ソース電極７２と接地との間には、キャパシタ９０、９１が直列接続される。同様に、ソース電極７３と接地との間には、キャパシタ９２、９３が直列接続される。直列接続された寄生容量の値は、図４の第２の実施形態の寄生容量よりも小さくできる。このため、不要な発振がさらに抑制される。

図８（ａ）は第５の実施形態にかかる高周波低雑音増幅器の模式断面図、図８（ｂ）はソース電極・接地間の等価回路図、である。
第５の実施形態では、チップに裏面導体が設けられず、電界効果トランジスタ２０の裏面の絶縁領域と基板８０の表面絶縁領域８１ａとの間が絶縁性接着剤７９で接着される。このため、ソース電極（Ｓ）７２、７３と接地導体８２との間のみが容量となり寄生キャパシタ９４の容量、寄生キャパシタ９５の容量が第２の実施形態よりも低減でき、不要な発振がさらに抑制される。

第１〜第５の実施形態およびこれに付随する変形例によれば、雑音指数が最小となるインピーダンスと利得が最大となるインピーダンスとを近づけつつ不要な発振を抑制可能な高周波低雑音増幅器が提供される。これらの高周波低雑音増幅器は、マイクロ波通信機器などに広く応用可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 高周波低雑音増幅器、２０ 電界効果トランジスタ、３１ 第１のマイクロストリップ線路、３２ 第２のマイクロストリップ線路、３３ ダイパッド領域、５２ 第１のボンディングワイヤ、５４ 第２のボンディングワイヤ、７２、７３ ソース電極、７８ 裏面導体、７９ 絶縁性接着剤、８０ 基板、８１ａ 表面絶縁領域、８２ 接地導体、ＥＬ１、ＥＬ２ 電気長、Ｈ１、Ｈ２ 貫通孔

Claims (7)

1. 裏面に接地導体が設けられ、第１および第２のマイクロストリップ線路を有する基板であって、それぞれのマイクロストリップ線路は一方の端部が前記接地導体に接続され帯域内においてインダクタンスを有する、基板と、
   第１および第２のボンディングワイヤと、
   前記基板上に配置されソース電極を表面に有する電界効果トランジスタであって、前記第１のマイクロストリップ線路の他方の端部と前記ソース電極とは前記第１のボンディングワイヤにより接続され、前記第２のマイクロストリップ線路の他方の端部と前記ソース電極とは前記第２のボンディングワイヤにより接続された、電界効果トランジスタと、
   を備え、
   前記第１のマイクロストリップ線路における前記一方の端部と前記他方の端部との間の距離と、前記第２のマイクロストリップ線路における前記一方の端部と前記他方の端部との間の距離と、は異なる、高周波低雑音増幅器。
2. 前記第１のマイクロストリップ線路の前記他方の端部と前記第２のマイクロストリップ線路の前記他方の端部とは、前記電界効果トランジスタが接着される導電性のダイパッド領域で接続された、請求項１記載の高周波低雑音増幅器。
3. 前記基板は、前記第１のマイクロストリップ線路の前記他方の端部および前記第２のマイクロストリップ線路の前記他方の端部と離間した導電性のダイパッド領域を有し、
   前記電界効果トランジスタは、前記ダイパッド領域に接着された、請求項１記載の高周波低雑音増幅器。
4. 裏面に接地導体が設けられ、一方の端部が前記接地導体に接続され帯域内においてインダクタンスを有するマイクロストリップ線路を有する基板と、
   ボンディングワイヤと、
   前記基板上に配置されソース電極を表面に有する電界効果トランジスタであって、前記前記マイクロストリップ線路の他方の端部と前記ソース電極とは前記ボンディングワイヤにより接続された、電界効果トランジスタと、
   を備え、
   前記電界効果トランジスタの裏面と前記マイクロストリップ線路とは絶縁された高周波低雑音増幅器。
5. 前記基板は、前記マイクロストリップ線路の前記他方の端部と離間した導電性のダイパッド領域を有し、
   前記電界効果トランジスタは、前記ダイパッド領域に接着された請求項４記載の高周波低雑音増幅器。
6. 前記基板には表面絶縁領域が設けられ、
   前記電界効果トランジスタは、絶縁性接着剤により前記表面絶縁領域に接着された請求項４記載の高周波低雑音増幅器。
7. 前記基板には表面絶縁領域が設けられ、
   前記電界効果トランジスタは裏面導体を含み、
   前記電界効果トランジスタは、絶縁性接着剤により前記表面絶縁領域に接着された請求項４記載の高周波低雑音増幅器。

Images