JP2017041704A - 半導体装置及び無効化方法 - Google Patents

Abstract

【課題】第１の抵抗により消費される消費電流を抑制することができる半導体装置及び無効化方法を提供する。【解決手段】半導体装置１０は、外部からリセット端子１２を介して入力されるリセット信号のレベルに基づいて制御される内部ロジック回路３０と、電源電圧が供給される電源１に接続された状態で、リセット端子１２の電位をプルアップするプルアップ抵抗１４と、一端がプルアップ抵抗１４に接続され、他端が電源１に接続され、オン状態の場合にプルアップ抵抗１４と電源１とを接続させるスイッチ１６と、リセット端子１２の電位の状態を検出し、検出結果に基づいて、スイッチ１６を制御レジスタ２４により切り替えさせる内部ロジック回路３０と、を備える。【選択図】図１

Description

本発明は、半導体装置及び無効化方法に関するものである。

半導体装置が備える内部ロジック回路をリセットする方法として、外部から入力されるリセット信号のレベルに基づいて、内部ロジック回路をリセットする方法がある（特許文献１参照）。

特開２０１０−１４７６０６号公報

上記特許文献１に記載の技術では、外部からリセット信号が入力される端子の電位の状態を不定にさせないため、当該端子の電位をプルアップする抵抗が必要となる。しかしながら、特許文献１に記載の技術では、電位をプルアップする抵抗により、消費電流が増大するという問題が生じる。

本発明は、第１の抵抗により消費される消費電流を抑制する半導体装置及び無効化方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体装置は、外部から制御端子を介して入力される制御信号のレベルに基づいて制御される内部ロジック回路と、第１の電位が供給される第１の配線に接続された状態で、前記制御端子の電位をプルアップする第１の抵抗と、一端が前記第１の抵抗に接続され、他端が前記第１の配線に接続され、オン状態の場合に前記第１の抵抗と前記第１の配線とを接続させる第１のスイッチと、前記制御端子の電位の状態を検出し、検出結果に基づいて、前記第１のスイッチを切り替える制御部と、を備える。

また、本発明の無効化方法は、外部から制御端子を介して入力される制御信号のレベルに基づいて制御される内部ロジック回路と、第１の電位が供給される第１の配線に接続された状態で、前記制御端子の電位をプルアップする第１の抵抗と、一端が前記第１の抵抗に接続され、他端が前記第１の配線に接続され、オン状態の場合に前記第１の抵抗と前記第１の配線とを接続させる第１のスイッチと、を備えた半導体装置の前記第１の抵抗の無効化方法であって、制御部により、前記制御端子の電位の状態を検出し、検出結果に基づいて、前記第１のスイッチを切り替える、処理を含む。

本発明によれば、第１の抵抗により消費される消費電流を抑制することができる、という効果を奏する。

本実施形態の半導体装置の一例の概略を表す構成図である。 本実施形態の半導体装置の外部に設けられた制御用ＬＳＩから、リセット端子にリセット信号を入力させる方法を説明する図である。 本実施形態の半導体装置の外部に設けられたリセット用スイッチから、リセット端子にリセット信号を入力させる方法を説明する図である。 本実施形態の内部ロジック回路（ＣＰＵ）により実行されるプルアップ抵抗の無効化処理の一例を表すフローチャートである。 比較例の半導体装置の外部に設けられた制御用ＬＳＩから、リセット端子にリセット信号を入力させる方法を説明する図である。 比較例の半導体装置の外部に設けられたリセット用スイッチから、リセット端子にリセット信号を入力させる方法を説明する図である。

以下では、図面を参照して、実施形態を詳細に説明する。

まず、本実施形態の半導体装置について説明する。図１には、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。なお、本実施形態の半導体装置１０には、電源から信号配線（本発明の第１の配線の一例）を介して電源電圧が供給されるが、便宜上、電源電圧を供給する信号配線を電源１として図示すると共に説明に用いている。

本実施形態の半導体装置１０は、図１に示すように、リセット端子１２、プルアップ抵抗１４、スイッチ１６、プルダウン抵抗１８、スイッチ２０、内部リセット回路２２、制御レジスタ２４、モニタレジスタ２６、リセット信号セレクタ２８、及び内部ロジック回路３０を備える。

内部ロジック回路３０は、ＣＰＵ（Central Processing Unit）３０Ａ及びＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等の記憶素子（図示省略）を含んでいる。ＲＯＭには、ＣＰＵ３０Ａで実行される各種の処理プログラム等が予め記憶されている。

内部ロジック回路３０のＣＰＵ３０Ａは、制御レジスタ２４に指示信号を出力する。また、ＣＰＵ３０Ａは、モニタレジスタ２６から、リセット端子１２の電位の状態を読み取る。

また、内部ロジック回路３０は、初期化端子３０Ｂを含んでいる。初期化端子３０Ｂは、リセット信号セレクタ２８と接続されており、リセット信号セレクタ２８から出力されるリセット信号及び電源電圧のいずれかが入力される。

内部ロジック回路３０は、リセット端子１２を介して外部から入力されるリセット信号及び内部リセット回路２２から入力される信号に応じてリセット（初期化）される。

リセット端子１２は、本発明の制御端子の一例であり、外部から内部ロジック回路３０をリセットさせるためのリセット信号が入力される。リセット信号のレベルがＬ（Ｌｏｗ、ロー）レベルの場合は、内部ロジック回路３０がリセットされる。また、リセット信号のレベルがＨ（Ｈｉｇｈ、ハイ）レベルの場合は、内部ロジック回路３０のリセットが解除される。なお、Ｈレベルが本発明の第１の電位の一例であり、Ｌレベルが本発明の第２の電位の一例である。

プルアップ抵抗１４は、本発明の第１の抵抗の一例であり、リセット端子１２の電位をＨレベル（電源電圧）にプルアップする。スイッチ１６は、本発明の第１のスイッチの一例であり、電源１とプルアップ抵抗１４との接続を切り替える。

プルダウン抵抗１８は、本発明の第２の抵抗の一例であり、リセット端子１２の電位をＬレベル（グランド（ＧＮＤ）電圧）にプルダウンする。スイッチ２０は、本発明の第２のスイッチの一例であり、ＧＮＤとプルダウン抵抗１８との接続を切り替える。また、本実施形態の半導体装置１０は、グランド線（本発明の第２の配線の一例）を介してＧＮＤに接続されるが、便宜上、グランドをＧＮＤとして図示すると共に説明に用いている。

スイッチ１６がオン状態、かつスイッチ２０がオフ状態の場合に、プルアップ抵抗１４と電源１とが接続され、また、プルダウン抵抗１８とＧＮＤとが切り離（非接続）される。これにより、プルアップ抵抗１４に電流が流れる状態（有効）となり、リセット端子１２の電位がＨレベルになる。

また、スイッチ１６がオフ状態、かつスイッチ２０がオン状態の場合に、プルアップ抵抗１４と電源１とが切り離（非接続）され、また、プルダウン抵抗１８とＧＮＤとが接続される。これにより、プルダウン抵抗１８に電流が流れる状態（有効）となり、リセット端子１２の電位がＬレベルになる。

また、スイッチ１６及びスイッチ２０をオフ状態にすることにより、プルアップ抵抗１４と電源１とが切り離され、また、プルダウン抵抗１８とＧＮＤとが切り離される。これにより、プルアップ抵抗１４に電流が流れない状態（無効）になる。

内部リセット回路２２は、リセット端子１２を介して入力されるリセット信号によるリセットとは、別個に、内部ロジック回路３０等をリセット（初期化）する。本実施形態の内部リセット回路２２は、電源１から電源電圧の供給が開始されると、制御レジスタ２４、モニタレジスタ２６、及び内部ロジック回路３０をリセットする。内部リセット回路２２の具体例としては、パワーオンリセット回路が挙げられる。

制御レジスタ２４は、内部ロジック回路３０から入力される指示信号に基づいて、スイッチ１６及びスイッチ２０のオン、オフを切り替える。また、制御レジスタ２４は、内部ロジック回路３０から入力される指示信号に応じて、リセット信号セレクタ２８の切り替えを制御する。

モニタレジスタ２６は、リセット端子１２とリセット信号セレクタ２８とを接続する信号配線に接続されており、リセット端子１２の電位の状態をモニタする。

リセット信号セレクタ２８は、内部ロジック回路３０の初期化端子３０Ｂの接続先を、リセット端子１２と、電源１とで切り替える。初期化端子３０Ｂとリセット端子１２とが接続されると、内部ロジック回路３０には、リセット信号が入力される。一方、初期化端子３０Ｂと電源１とが接続されると、内部ロジック回路３０には、電源電圧が入力される。

なお、本実施形態の半導体装置１０では、通常時（詳細を後述するプルアップ抵抗１４の無効化処理を行わない場合）は、リセット信号セレクタ２８により、リセット端子１２と内部ロジック回路３０の初期化端子３０Ｂとを接続させ、内部ロジック回路３０にリセット信号が入力されるようにしている。また、プルアップ抵抗１４の無効化処理を行う場合は、リセット信号セレクタ２８により、電源１と内部ロジック回路３０の初期化端子３０Ｂとを接続させ、内部ロジック回路３０に電源電圧が入力されるようにしている。

次に、本実施形態の半導体装置１０による内部ロジック回路３０のリセット（初期化）について説明する。

まず、本実施形態の半導体装置１０のリセット端子１２に外部からリセット信号を入力する方法について説明する。本実施形態の半導体装置１０では、リセット端子１２に外部からリセット信号を入力する方法として、２通りの方法がある。

１つ目は、半導体装置１０の外部に設けられたリセット制御用のＬＳＩ（Large Scale Integration circuit）でリセット信号を生成して、リセット端子１２に出力する方法である。この方法について図２を参照して説明する。

図２に示した具体例では、半導体装置１０の外部に、リセット制御用のＬＳＩとして、制御用ＬＳＩ５０が設けられており、制御用ＬＳＩ５０の出力端子５２と、半導体装置１０のリセット端子１２とは、接続されている。

制御用ＬＳＩ５０は、出力端子５２、バイポーラトランジスタ５４、バイポーラトランジスタ５６、及び図示を省略した制御回路を備える。

バイポーラトランジスタ５４は、エミッタが電源１に接続され、コレクタが出力端子５２及びバイポーラトランジスタ５６のコレクタに接続されている。バイポーラトランジスタ５６は、コレクタが出力端子５２及びバイポーラトランジスタ５４のコレクタに接続され、エミッタがＧＮＤに接続されている。バイポーラトランジスタ５４及びバイポーラトランジスタ５６のベースは、図示を省略した制御回路に接続されており、制御回路から入力される制御信号に応じて、オン、オフが制御される。

半導体装置１０の内部ロジック回路３０をリセットする場合は、バイポーラトランジスタ５４がオフ状態、及びバイポーラトランジスタ５６がオン状態に制御され、出力端子５２から半導体装置１０のリセット端子１２へ、Ｌレベルのリセット信号が出力される。一方、内部ロジック回路３０のリセットを解除する場合は、バイポーラトランジスタ５４がオン状態、及びバイポーラトランジスタ５６がオフ状態に制御され、出力端子５２から半導体装置１０のリセット端子１２へ、Ｈレベルのリセット信号が出力される。

Ｈレベルのリセット信号がリセット端子１２に入力されると、プルアップ抵抗１４と電源１とが接続されている場合、プルアップ抵抗１４に電流が流れる。

Ｈレベルのリセット信号を出力端子５２から出力する場合、電源１の電源電圧をＶとすると、リセット信号の電圧は、電源電圧Ｖからバイポーラトランジスタ５４のコレクタエミッタ間電圧ＶＣＥを減算した電圧（Ｖ−ＶＣＥ）となる。そのため、プルアップ抵抗１４の両端に電位差が生じる。具体的には、プルアップ抵抗１４の、電源１と接続される一端の電位は、電源電圧Ｖとなり、プルアップ抵抗１４と接続される他端の電位は、Ｖ−ＶＣＥとなる。そのため、プルアップ抵抗１４の両端には、Ｖ−（Ｖ−ＶＣＥ）＝ＶＣＥの電位差が生じる。

従って、プルアップ抵抗１４の抵抗値をＲとすると、プルアップ抵抗１４には、電流Ｉ＝ＶＣＥ／Ｒが流れ、消費電流が増加する。

制御用ＬＳＩ５０により、リセット端子１２の電位の状態をＨレベル及びＬレベルのいずれかに固定している場合は、プルアップ抵抗１４と電源１とを切り離すことができる。しかしながら、出力端子５２から出力されるリセット信号の電位の状態（レベル）が確定するまでの間（リセット端子１２がオープンの間）は、リセット端子１２の電位が不定になるのを防止するため、プルアップ抵抗１４によりリセット端子１２の電位をプルアップ（Ｈレベル）する必要がある。

２つ目は、半導体装置１０を単体で用いる場合に、外部に設けられたリセット用スイッチにより、リセット端子１２の電位（レベル）の状態を制御する方法である。なお、厳密にいえば、この場合は、外部からリセット信号が入力されるわけではないが、外部に設けられたリセット用スイッチによりリセット端子１２の電位の状態が制御されるため、外部からリセット端子１２にリセット信号が入力されるものとしている。この方法について図３を参照して説明する。

図３に示した具体例では、半導体装置１０の外部に設けられたリセット用スイッチ６０の一端は、リセット端子１２に接続されている。また、リセット用スイッチ６０の他端は、ＧＮＤに接続されている。リセット用スイッチ６０の具体例としては、マニュアルでオン、オフが切り替えられるスイッチが挙げられる。

半導体装置１０の内部ロジック回路３０をリセットする場合は、リセット用スイッチ６０をオン状態にしてリセット端子１２とＧＮＤとを接続することにより、リセット端子１２の電位を引き下げることで、リセット端子１２にＬレベルのリセット信号を入力させる。一方、内部ロジック回路３０のリセットを解除する場合は、リセット用スイッチ６０をオフ状態にしてリセット端子１２とＧＮＤとを切り離す。この場合、リセット端子１２は、プルアップ抵抗１４及びスイッチ１６（オン状態）を介して電源１に接続されているため、リセット端子１２の電位がＨレベルとなり、リセット信号のレベルがＨレベルになる。

図３に示したように、リセット用スイッチ６０により、リセット端子１２にリセット信号を入力させる場合は、リセット用スイッチ６０がオフ状態の場合に、リセット端子１２の電位が不定になるのを防止するため、プルアップ抵抗１４によりリセット端子１２の電位をプルアップ（Ｈレベルに）する必要がある。

本実施形態の半導体装置１０では、図２に示したように制御用ＬＳＩ５０によりリセット端子１２にリセット信号を入力させる場合、プルアップ抵抗１４に流れる消費電流を抑制するために、プルアップ抵抗１４を無効化したい。しかしながら、上述したように、プルアップ抵抗１４を無効化してはいけない場合がある。

また、リセット用スイッチ６０によりリセット端子１２にリセット信号を入力させる場合、上述したようにプルアップ抵抗１４を有効にしておく必要がある。しかしながら、制御用ＬＳＩ５０及びリセット用スイッチ６０のいずれにより、リセット信号が入力されるか事前には不明な場合がある。

そこで、本実施形態の半導体装置１０では、リセット端子１２の電位の状態を検出し、検出結果に応じてプルアップ抵抗１４の無効化が可能な場合に、プルアップ抵抗１４と電源１とを切り離すことにより、プルアップ抵抗１４を無効化する無効化処理を行う。

図４には、内部ロジック回路３０（ＣＰＵ３０Ａ）により実行されるプルアップ抵抗１４の無効化処理の一例を表すフローチャートを示す。図４に示した無効化処理は、例えば、半導体装置１０に電源が投入（電源１から電源電圧の供給が開始）されると実行される。

なお、電源１から電源電圧の供給が開始されると、まず、内部リセット回路２２が、制御レジスタ２４、モニタレジスタ２６、及び内部ロジック回路３０をリセットする。なお、本実施形態の半導体装置１０では、電源電圧の供給が開始された状態では、スイッチ１６はオン状態に、スイッチ２０はオフ状態に設定されている。また、リセット信号セレクタ２８により、リセット端子１２と内部ロジック回路３０の初期化端子３０Ｂとが接続された状態に設定されている。

このような状態で、図４に示した無効化処理が開始される。なお、リセット端子１２を介して内部ロジック回路３０（初期化端子３０Ｂ）にＬレベルのリセット信号が入力されている場合は、内部ロジック回路３０のリセット中であり、動作できないため、無効化処理は行われない。

ステップＳ１００で内部ロジック回路３０は、リセット信号セレクタ２８に、電源１と内部ロジック回路３０とを接続するよう指示信号を出力する。当該指示信号に応じて、リセット信号セレクタ２８は、内部ロジック回路３０の初期化端子３０Ｂの接続先を、リセット端子１２から電源１に切り替える。これにより、初期化端子３０Ｂには、電源電圧（Ｈレベル）が入力されることになり、内部ロジック回路３０がリセットされてしまうのを回避することができる。

次のステップＳ１０２で内部ロジック回路３０は、モニタレジスタ２６からリセット端子１２の電位の状態を読み取る。

次のステップＳ１０４で内部ロジック回路３０は、読み取った電位の状態（レベル）がＨレベルか否かを判断する。電位の状態がＨレベルではない場合（Ｌレベルの場合）は、ステップＳ１０２に戻り、電位の状態の読み取りを繰り返す。なお、所定時間が経過してもＨレベルではない場合（否定判定が繰り返される場合）は、プルアップ抵抗１４や、スイッチ１６等に故障が生じている懸念があるため、所定のエラー処理を行った後、本無効化処理を終了してもよい。

一方、読み取った電位の状態がＨレベルの場合は、肯定判定となりステップ１０６へ移行する。

ステップＳ１０６で内部ロジック回路３０は、制御レジスタ２４に、スイッチ１６をオフ状態にさせ、また、スイッチ２０をオン状態にさせるための指示信号を出力する。当該指示信号に応じて、制御レジスタ２４は、スイッチ１６をオフ状態にして、プルアップ抵抗１４と電源１とを切り離す。また、制御レジスタ２４は、スイッチ２０をオン状態にして、プルダウン抵抗１８とＧＮＤとを接続する。これにより、リセット端子１２がプルダウンされ、リセット端子１２の電位の状態がＬレベルに設定される。

次のステップＳ１０８で内部ロジック回路３０は、モニタレジスタ２６からリセット端子１２の電位の状態を読み取る。

次のステップＳ１１０で内部ロジック回路３０は、読み取った電位の状態（レベル）がＨレベルか否かを判断する。読み取った電位の状態がＨレベルの場合は、肯定判定となりステップＳ１１２へ移行する。リセット端子１２の電位の状態がＨレベルの場合は、リセット端子１２に上述した制御用ＬＳＩ５０（図２参照）が接続されており、制御用ＬＳＩ５０からＨレベルのリセット信号が入力されている状態である。そのため、リセット端子１２の電位が安定しており、プルアップ抵抗１４を切り離すことができる。

そこでステップＳ１１２で内部ロジック回路３０は、制御レジスタ２４に、スイッチ１６をオフ状態にさせ、また、スイッチ２０もオフ状態にさせるための指示信号を出力した後、ステップＳ１１６へ移行する。

なお、上記ステップＳ１０６で既にスイッチ１６をオフ状態にさせ、また、スイッチ２０もオフ状態にさせているため、当該指示信号に応じて、制御レジスタ２４は、引き続きスイッチ１６をオフ状態にして、プルアップ抵抗１４と電源１とを切り離したままにする。また、制御レジスタ２４は、引き続きスイッチ２０をオフ状態にして、プルダウン抵抗１８とＧＮＤとを切り離したままにする。これにより、プルアップ抵抗１４が無効化され、プルアップ抵抗１４には電流が流れない状態のままになる。

一方、読み取った電位の状態がＬレベルの場合は、ステップＳ１１０で否定判定となりステップＳ１１４へ移行する。リセット端子１２の電位の状態がＬレベルの場合は、リセット端子１２にリセット用スイッチ６０からリセット信号が入力される状態（図３参照）、もしくは、上述した制御用ＬＳＩ５０（図２参照）が接続されているが、制御用ＬＳＩ５０からＨレベルのリセット信号が入力されていない状態である。そのため、リセット端子１２の電位が不定となる場合があるため、プルアップ抵抗１４を切り離すことができない。

そこでステップＳ１１４で内部ロジック回路３０は、制御レジスタ２４に、スイッチ１６をオン状態にさせ、また、スイッチ２０をオフ状態にさせるための指示信号を出力した後、ステップＳ１１６へ移行する。当該指示信号に応じて、制御レジスタ２４は、スイッチ１６をオン状態にして、プルアップ抵抗１４と電源１とを接続する。また、制御レジスタ２４は、スイッチ２０をオフ状態にして、プルダウン抵抗１８とＧＮＤとを切り離す。これにより、プルアップ抵抗１４が有効化される。

ステップＳ１１６で内部ロジック回路３０は、リセット信号セレクタ２８に、リセット端子１２と内部ロジック回路３０とを接続するよう指示信号を出力した後、無効化処理を終了する。当該指示信号に応じて、リセット信号セレクタ２８は、内部ロジック回路３０の初期化端子３０Ｂの接続先を、電源１からリセット端子１２に切り替える。これにより、初期化端子３０Ｂには、リセット信号が入力されることになり、リセット信号の電位の状態（レベル）に応じて内部ロジック回路３０がリセットされるようになる。

以上説明したように、本実施形態の半導体装置１０は、外部からリセット端子１２を介して入力されるリセット信号のレベルに基づいて制御される内部ロジック回路３０と、電源電圧が供給される電源１に接続された状態で、リセット端子１２の電位をプルアップするプルアップ抵抗１４と、一端がプルアップ抵抗１４に接続され、他端が電源１に接続され、オン状態の場合にプルアップ抵抗１４と電源１とを接続させるスイッチ１６と、リセット端子１２の電位の状態を検出し、検出結果に基づいて、スイッチ１６を制御レジスタ２４により切り替えさせる内部ロジック回路３０と、を備える。

本実施形態の内部ロジック回路３０は、スイッチ１６をオフ状態、かつスイッチ２０をオン状態にさせた場合に、リセット端子１２の電位がＨレベルである場合は、スイッチ１６を無効化（電流が流れない状態）させてよいと判断して、スイッチ１６及びスイッチ２０をオフ状態にしてプルアップ抵抗１４を無効化する。一方、リセット端子１２の電位がＬレベルである場合は、スイッチ１６を有効化させると判断して、スイッチ１６をオン状態、スイッチ２０をオフ状態にしてプルアップ抵抗１４を有効化する。すなわち、本実施形態の半導体装置１０は、プルアップ抵抗１４の要否を判断してプルアップ抵抗１４の無効化を行う。

従って、本実施の形態の半導体装置１０によれば、プルアップ抵抗１４により消費される消費電流を抑制することができる。

また、本実施形態の半導体装置１０では、プルアップ抵抗１４が必要な場合、プルアップ抵抗１４を無効化せずに有効化したままとするため、リセット端子１２の電位が不定になるのを防止することができる。

比較例として、制御用ＬＳＩ５０からリセット信号が入力される場合の半導体装置を図５に示す。また、リセット用スイッチ６０からリセット信号が入力される場合の比較例の半導体装置１００を図６に示す。比較例の半導体装置１００は、プルアップ抵抗１１４、内部リセット回路１２２、及び内部ロジック回路１３０を備える。

比較例の半導体装置１００では、制御用ＬＳＩ５０からリセット端子１１２にＨレベルのリセット信号が入力される場合でも、プルアップ抵抗１１４と電源１とを切り離すことができず、プルアップ抵抗１１４を無効化することができないため、プルアップ抵抗１１４による消費電流が増大する。

これに対して本実施形態の半導体装置１０では、プルアップ抵抗１４の要否を判断し、判断結果に応じてプルアップ抵抗１４を無効化するため、プルアップ抵抗１４による消費電力の抑制と、プルアップ抵抗１４が必要な場合には有効化させることができるという利便性と、の両立を図ることができる。

また、比較例の半導体装置１００では、リセット用スイッチ６０からリセット信号をリセット端子１１２に入力させる場合、プルアップ抵抗１１４による消費電流を抑制するために、プルアップ抵抗１１４に代わり、半導体装置１００の外部にプルアップ抵抗６１を設けることが考えられる。しかしながら、このように、半導体装置１００の外部にプルアップ抵抗６１を設けると、半導体装置１００に外付けされる部品数が増加し、基板全体のサイズ（大きさ）が増大してしまい、コストも増大する。

これに対して本実施形態の半導体装置１０では、半導体装置１０内部にプルアップ抵抗１４を備えているため、基板全体のサイズを抑制すると共に、コストも抑制することができる。

なお、本実施形態では、プルアップ抵抗１４とスイッチ１６とを別個の素子である場合について説明したが、１つの素子で構成してもよい。また、同様に、プルダウン抵抗１８とスイッチ２０についても、１つの素子で構成してもよい。

また、本実施形態では、半導体装置１０に、外部からリセット端子１２を介して内部ロジック回路３０をリセットするためのリセット信号が入力される場合について説明したが、入力される信号はリセット信号に限定されない。例えば、信号の電位（レベル）に応じて内部ロジック回路３０に影響を与える信号であれば、本実施形態の半導体装置１０と同様にプルアップ抵抗１４の必要が生じるため、同様の効果が得られる。

また、その他の上記各実施の形態で説明した半導体装置１０の構成、動作、及びリセット信号の入力方法は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

１ 電源
１０ 半導体装置
１２ リセット端子
１４ プルアップ抵抗
１６、２０ スイッチ
１８ プルダウン抵抗
２２ 内部リセット回路
２４ 制御レジスタ
２６ モニタレジスタ
２８ リセット信号セレクタ
３０ 内部ロジック回路

Claims (5)

1. 外部から制御端子を介して入力される制御信号のレベルに基づいて制御される内部ロジック回路と、
   第１の電位が供給される第１の配線に接続された状態で、前記制御端子の電位をプルアップする第１の抵抗と、
   一端が前記第１の抵抗に接続され、他端が前記第１の配線に接続され、オン状態の場合に前記第１の抵抗と前記第１の配線とを接続させる第１のスイッチと、
   前記制御端子の電位の状態を検出し、検出結果に基づいて、前記第１のスイッチを切り替える制御部と、
   を備えた半導体装置。
2. 前記制御部は、前記検出結果に基づいて、前記第１の抵抗の要否を判断し、不要の場合に、前記第１のスイッチをオフ状態にさせる、
   請求項１に記載の半導体装置。
3. 前記第１の電位よりも低い第２の電位が供給される第２の配線に接続されると、前記制御端子の電位をプルダウンする第２の抵抗と、
   一端が前記第２の抵抗に接続され、他端が前記第２の配線に接続され、オン状態の場合に前記第２の抵抗と前記第２の配線とを接続させる第２のスイッチと、
   をさらに備え、
   前記制御部は、前記第１のスイッチをオン状態、かつ前記第２のスイッチをオン状態にさせて前記制御端子の電位の状態を検出した検出結果に基づいて、前記第１のスイッチをオフ状態にさせる、
   請求項１または請求項２に記載の半導体装置。
4. 前記制御信号は、前記内部ロジック回路をリセットさせるためのリセット信号である、
   請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 外部から制御端子を介して入力される制御信号のレベルに基づいて制御される内部ロジック回路と、第１の電位が供給される第１の配線に接続された状態で、前記制御端子の電位をプルアップする第１の抵抗と、一端が前記第１の抵抗に接続され、他端が前記第１の配線に接続され、オン状態の場合に前記第１の抵抗と前記第１の配線とを接続させる第１のスイッチと、を備えた半導体装置の前記第１の抵抗の無効化方法であって、
   制御部により、前記制御端子の電位の状態を検出し、
   検出結果に基づいて、前記第１のスイッチを切り替える、
   処理を含む無効化方法。

Images