JP2017038181A - 基地局装置および無線アクセスシステム - Google Patents

Abstract

【課題】外部から供給される電源の瞬断後の基地局装置の不安定な動作を回避する。【解決手段】ＢＤＥが有する処理ユニット２０は、デバイス（ＤＳＰ２６ａ、ＦＰＧＡ２６ｂ）と、２次電源回路２３と、電圧監視部２１ａと、制御部２５０とを有する。デバイスは、無線通信に関する処理を行う。２次電源回路２３は、デバイスに電源を供給する。電圧監視部２１ａは、ＢＤＥの外部から供給された電源電圧の絶対値が所定の閾値以下となったか否かを判定する。制御部２５０は、ＢＤＥの外部から供給された電源電圧の絶対値が閾値以下となった場合に、２次電源回路２３からデバイスへの電源供給を停止させ、デバイスの電源ラインを基準電位に接続させる。【選択図】図２

Description

本発明は、基地局装置および無線アクセスシステムに関する。

基地局等の装置は、落雷などの影響により、外部から供給される電源が一時的に遮断される場合がある。外部から供給される電源が遮断されると、装置内の各処理部が一斉に動作を停止する。そして、外部から供給される電源が復旧すると、装置内の各処理部が、リセットからの起動シーケンスに従った初期化の処理を実行し、再び動作可能な状態に復帰する。

特開昭６３−１４５５１６号公報 特開２００７−２４１８２７号公報 特開２０１２−００３６９２号公報

ところで、落雷等により外部から供給される電源が遮断されると、装置の電源ラインの負荷容量に基づく時定数により、装置の電源電圧が徐々に低下する。そして、装置の電源電圧が０Ｖまで下がる前に、外部から供給される電源が復旧すると、リセットからの起動シーケンスに従った初期化の処理が実行されない。また、装置の電源電圧が低下することにより、各処理部においてメモリの値が不定となる範囲の電圧が各処理部に供給された後に、外部から供給される電源が復旧すると、各処理部は、不安定な状態で動作を継続することになる。そのため、本来発生しないはずのアラームが発生し、ログとして記録されたり、対向装置にアラームが通知される場合がある。これにより、基地局の動作を停止させてアラームの発生原因を究明する等の無駄な作業が発生する。

開示の技術は、上記に鑑みてなされたものであって、外部から供給される電源の瞬断後の装置の不安定な動作を回避することを目的とする。

開示の態様では、基地局装置は、デバイスと、電源回路と、判定部と、制御部とを有する。デバイスは、無線通信に関する処理を行う。電源回路は、デバイスに電源を供給する。判定部は、基地局装置の外部から供給された電源電圧の絶対値が所定の閾値以下となったか否かを判定する。制御部は、基地局装置の外部から供給された電源電圧の絶対値が閾値以下となった場合に、電源回路からデバイスへの電源供給を停止させ、デバイスの電源ラインを基準電位に接続させる。

開示の態様によれば、外部から供給される電源の瞬断後の基地局装置の不安定な動作を回避することができる。

図１は、無線アクセスシステムの一例を示す図である。 図２は、処理ユニットの一例を示すブロック図である。 図３は、スイッチの一例を示す図である。 図４は、電源電圧の時間的変化の一例を示す図である。 図５は、消費電力と電圧変化の傾きとの関係の一例を示す図である。 図６は、負荷容量と電圧変化の傾きとの関係の一例を示す図である。 図７は、負荷容量と電圧変化の傾きとの関係の一例を示す図である。 図８は、外部電源の供給が遮断された場合の処理ユニットの動作の一例を示すフローチャートである。 図９は、外部電源の供給が再開された場合の処理ユニットの動作の一例を示すフローチャートである。

以下に、本願の開示する基地局装置および無線アクセスシステムの実施例を図面に基づいて説明する。なお、この実施例により本願の開示する基地局装置および無線アクセスシステムが限定されるものではない。また、各実施例において同一の機能を有する構成部、及び、同一の処理を行うステップには同一の符号を付し、重複する説明を省略する。

＜無線アクセスシステム１０＞
図１は、無線アクセスシステム１０の一例を示す図である。無線アクセスシステム１０は、例えばセルラー方式のデジタル携帯電話システムに用いられるシステムであって、ＢＤＥ（Base station Digital processing Equipment）１３、ＲＲＨ（Remote Radio Head）１５、およびアンテナ１６を有する。無線アクセスシステム１０は、コア網１１から受信したデータを無線信号に変換してＵＥ（User Equipment）１２へ送信し、ＵＥ１２から受信した無線信号を電気信号に変換してコア網１１へ送信する。なお、図１に例示した無線アクセスシステム１０では、ＢＤＥ１３に１つのＲＲＨ１５が接続されているが、ＢＤＥ１３には、２つ以上のＲＲＨ１５が接続されていてもよい。

ＢＤＥ１３は、コア網１１から受信した送信データに対して変調や符号化等のベースバンド処理を行い、処理後の送信信号を、光ファイバ１４を介してＲＲＨ１５へ送信する。また、ＢＤＥ１３は、光ファイバ１４を介してＲＲＨ１５から受信した受信信号に対して復調や復号化等のベースバンド処理を行い、処理後の受信データをコア網１１へ送信する。ＢＤＥ１３は、局舎１７から供給された外部電源によって動作する。本実施例において、ＢＤＥ１３には、局舎１７から−４７Ｖの直流電圧の外部電源が供給される。ＢＤＥ１３は、基地局装置の一例である。また、ＢＤＥ１３は、無線制御装置の一例である。

ＢＤＥ１３は、複数の処理ユニット２０−１〜２０−ｎを有する。なお、以下では、複数の処理ユニット２０−１〜２０−ｎのそれぞれを区別することなく総称する場合に処理ユニット２０と記載する。各処理ユニット２０は、送信データの変調や符号化等の処理、受信データの復調や復号化等の処理、各種制御信号の処理等の無線通信に関する処理を実行する。各処理ユニット２０は、無線通信に関する処理において、コア網１１、ＲＲＨ１５、および他の処理ユニット２０と通信を行う。各処理ユニット２０は、ＢＢＵ（Base Band Unit）または制御ユニットである。

ＲＲＨ１５は、光ファイバ１４を介してＢＤＥ１３から受信したベースバンドの送信信号に対して高周波帯の周波数へのアップコンバートや増幅等の処理を行い、処理後の送信信号をアンテナ１６から送信する。また、ＲＲＨ１５は、アンテナ１６を介して受信した高周波帯の周波数の受信信号に対して増幅やベースバンドへのダウンコンバート等の処理を行い、処理後の受信信号を光ファイバ１４を介してＢＤＥ１３へ送信する。ＲＲＨ１５は、無線通信装置の一例である。

＜処理ユニット２０＞
図２は、処理ユニット２０の一例を示すブロック図である。処理ユニット２０は、例えば図２に示すように、電圧監視部２１ａ〜２１ｄ、１次電源回路２２、２次電源回路２３ａ〜２３ｃ、およびスイッチ２４ａ〜２４ｃを有する。また、処理ユニット２０は、例えば図２に示すように、ＣＰＵ（Central Processing Unit）２５、ＤＳＰ（Digital Signal Processor）２６ａ、およびＦＰＧＡ（Field Programmable Gate Array）２６ｂを有する。なお、以下では、複数の２次電源回路２３ａ〜２３ｃのそれぞれを区別することなく総称する場合に２次電源回路２３と記載する。また、以下では、複数のスイッチ２４ａ〜２４ｃのそれぞれを区別することなく総称する場合にスイッチ２４と記載する。また、以下では、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂのそれぞれを区別することなく総称する場合にデバイス２６と記載する。

電圧監視部２１ａは、局舎１７から供給された外部電源の電圧の絶対値が所定の閾値Ｖｔｔ１以下となったか否かを判定する。本実施例において、閾値Ｖｔｔ１は、例えば３７Ｖである。そして、外部電源の電圧の絶対値が閾値Ｖｔｔ１以下になった場合、電圧監視部２１ａは、ＣＰＵ２５へ割込み信号を出力する。電圧監視部２１ａは、第１の判定部の一例である。

電圧監視部２１ｂは、局舎１７から供給された外部電源が瞬断から復旧した場合に、外部電源の電圧の絶対値が、所定範囲内の電圧であるか否かを判定する。本実施例において、電圧監視部２１ｂは、外部電源の電圧の絶対値が、例えば４８Ｖ±５％の範囲内であるか否かを判定する。そして、外部電源の電圧の絶対値が所定範囲外の電圧になった場合、電圧監視部２１ｂは、ＣＰＵ２５へ割込み信号を出力する。電圧監視部２１ｂは、第２の判定部の一例である。

電圧監視部２１ｃは、局舎１７から供給された外部電源の電圧の絶対値が所定の閾値Ｖｔｔ２以下となったか否かを判定する。本実施例において、閾値Ｖｔｔ２は、例えば３５Ｖである。そして、外部電源の電圧の絶対値が閾値Ｖｔｔ２以下になった場合、電圧監視部２１ｃは、動作停止を指示する制御信号を１次電源回路２２および２次電源回路２３ａ〜２次電源回路２３ｃへ出力する。

１次電源回路２２は、局舎１７から供給された外部電源の電圧を所定の電圧の１次電源に変換し、１次電源を２次電源回路２３ａ〜２３ｃへそれぞれ出力する。本実施例において、１次電源は、例えば１２Ｖの直流電圧である。また、１次電源回路２２は、１次電源の出力を開始した場合に、ＣＰＵ２５へリセット信号を出力する。そして、１次電源の出力を開始してから所定時間が経過した場合、１次電源回路２２は、ＣＰＵ２５へ出力しているリセット信号を解除する。また、１次電源回路２２は、電圧監視部２１ｃから動作停止を指示する制御信号が出力された場合、動作を停止することにより１次電源の出力を停止する。

電圧監視部２１ｄは、局舎１７から供給された外部電源が瞬断から復旧した場合に、１次電源回路２２から出力された１次電源の電圧が、所定範囲内の電圧であるか否かを監視する。本実施例において、電圧監視部２１ｄは、１次電源の電圧が、例えば１２Ｖ±５％の範囲内であるか否かを監視する。そして、１次電源の電圧の絶対値が所定範囲外の電圧になった場合、電圧監視部２１ｄは、ＣＰＵ２５へ割込み信号を出力する。

２次電源回路２３ａは、１次電源回路２２から出力された１次電源の電圧を、所定の電圧の２次電源に変換してＣＰＵ２５へ出力する。２次電源回路２３ａは、第２の電源回路の一例である。２次電源回路２３ｂは、１次電源回路２２から出力された１次電源の電圧を、所定の電圧の２次電源に変換してＤＳＰ２６ａへ出力する。２次電源回路２３ｃは、１次電源回路２２から出力された１次電源の電圧を、所定の電圧の２次電源に変換してＦＰＧＡ２６ｂへ出力する。２次電源回路２３ｂおよび２３ｃは、第１の電源回路の一例である。本実施例において、２次電源の電圧は、例えば１Ｖの直流電圧である。また、２次電源回路２３ａ〜２３ｃは、電圧監視部２１ｃまたはＣＰＵ２５から動作停止を指示する制御信号が出力された場合に、動作を停止することにより２次電源の出力を停止する。

スイッチ２４ａは、２次電源回路２３ａから出力された２次電源をＣＰＵ２５の電源端子に伝達する電源ライン２７ａに接続されている。スイッチ２４ａは、ＣＰＵ２５からオンを指示する制御信号が出力された場合に、電源ライン２７ａを基準電位（例えば０Ｖ）に接続する。図３は、スイッチ２４ａの一例を示す図である。スイッチ２４ａは、例えば図３に示すように、抵抗２４０、抵抗２４１、およびトランジスタ２４２を有する。スイッチ２４ａは、ＣＰＵ２５からオンを指示する制御信号が出力された場合に、トランジスタ２４２のベース端子に抵抗２４０および抵抗２４１で分圧された電圧を印加する。これにより、電源ライン２７ａがトランジスタ２４２を介して基準電位に接続され、２次電源回路２３ａの動作が停止した後に電源ライン２７ａに残留している電荷がディスチャージされる。従って、ＣＰＵ２５の電源電圧が迅速に基準電位まで下がる。

なお、ＣＰＵ２５が動作を停止した場合、ＣＰＵ２５からはオフを指示する制御信号が出力され、トランジスタ２４２のベース端子が基準電位に接続される。これにより、局舎１７から供給された外部電源が瞬断から復旧した場合に、２次電源回路２３ａから出力された２次電源がＣＰＵ２５に供給される。

スイッチ２４ｂは、２次電源回路２３ｂから出力された２次電源をＤＳＰ２６ａの電源端子に伝達する電源ライン２７ｂに接続されている。スイッチ２４ｂは、ＣＰＵ２５からオンを指示する制御信号が出力された場合に、電源ライン２７ｂを基準電位に接続する。スイッチ２４ｂも図３を用いて説明したスイッチ２４ａと同様の構成である。これにより、２次電源回路２３ｂの動作が停止した後に電源ライン２７ｂに残留している電荷がディスチャージされ、ＤＳＰ２６ａの電源電圧が迅速に基準電位まで下がる。

スイッチ２４ｃは、２次電源回路２３ｃから出力された２次電源をＦＰＧＡ２６ｂの電源端子に伝送する電源ライン２７ｃに接続されている。スイッチ２４ｃは、ＣＰＵ２５からオンを指示する制御信号が出力された場合に、電源ライン２７ｃを基準電位に接続する。スイッチ２４ｃも図３を用いて説明したスイッチ２４ａと同様の構成である。これにより、２次電源回路２３ｃの動作が停止した後に電源ライン２７ｃに残留している電荷がディスチャージされ、ＦＰＧＡ２６ｂの電源電圧が迅速に基準電位まで下がる。

ＣＰＵ２５は、無線通信に関する処理を行う。ＣＰＵ２５は、制御部２５０を有する。制御部２５０は、電圧監視部２１ａから割込み信号が出力された場合に、外部電源の低電圧を示すアラームをログとして処理ユニット２０内のメモリに記録する。そして、制御部２５０は、対向装置に動作を停止する旨の通知を行う。対向装置とは、例えば、他の処理ユニット２０、ＲＲＨ１５、およびコア網１１内の装置等である。ＣＰＵ２５は、第２のデバイスの一例である。

そして、制御部２５０は、低電力モードへの移行を指示する制御信号をＤＳＰ２６ａおよびＦＰＧＡ２６ｂへ出力すると共に、ＣＰＵ２５を低電力モードに移行させる。低電力モードとは、動作率を下げて消費電力が低い状態で動作するモードである。ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂが低電力モードへ移行した後、制御部２５０は、外部インターフェイスを遮断する。そして、制御部２５０は、アラームをログに記録する処理を停止する。

そして、制御部２５０は、動作停止を指示する制御信号を２次電源回路２３ｂおよび２３ｃへ出力する。そして、制御部２５０は、動作停止を指示する制御信号を２次電源回路２３ａへ出力し、オンを指示する制御信号をスイッチ２４ａ〜２４ｃへ出力し、動作停止を指示する制御信号を１次電源回路２２へ出力する。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂの電源電圧が迅速に基準電位まで下がり、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは停止状態となる。

また、局舎１７から供給された外部電源が瞬断から復旧した場合、ＣＰＵ２５は、２次電源回路２３ａから供給された２次電源により動作を開始する。ただし、１次電源回路２２からのリセット信号が解除されるまでは、ＣＰＵ２５は、リセット状態である。ＣＰＵ２５は、１次電源回路２２からのリセット信号が解除された場合に初期化等の処理を開始する。制御部２５０は、ＣＰＵ２５が起動してから所定時間が経過するまでの間に、電圧監視部２１ｂまたは２１ｄから割込み信号が出力されたか否かを判定する。ＣＰＵ２５が起動してから所定時間が経過するまでの間に、電圧監視部２１ｂまたは２１ｄから割込み信号が出力されなかった場合、制御部２５０は、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂをリセットスタートさせる。これにより、処理ユニット２０が動作を開始する。

一方、ＣＰＵ２５が起動してから所定時間が経過するまでの間に、電圧監視部２１ｂまたは２１ｄから割込み信号が出力された場合、制御部２５０は、外部電源または１次電源が不安定である旨を示すアラームをログとして処理ユニット２０内のメモリに記録する。そして、制御部２５０は、動作停止を指示する制御信号を１次電源回路２２および２次電源回路２３ａ〜２３ｃへ出力し、オンを指示する制御信号をスイッチ２４ａ〜２４ｃへ出力する。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは停止状態となり、電源電圧が不安定な状態で動作を開始することを防止することができる。

ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、無線通信に関する処理を実行する。ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、第１のデバイスの一例である。ＤＳＰ２６ａは、２次電源回路２３ｂから出力された２次電源により動作する。ＦＰＧＡ２６ｂは、２次電源回路２３ｃから出力された２次電源により動作する。

ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、ＣＰＵ２５から低電力モードへの移行を指示する制御信号が出力された場合に、対向装置に動作を停止する旨の通知を行う。対向装置とは、例えば、他の処理ユニット２０、ＲＲＨ１５、およびコア網１１内の装置等である。なお、ＣＰＵ２５からも動作を停止する旨の通知が行われるため、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、ＣＰＵ２５からの通知が行われていない対向装置に対して、動作を停止する旨の通知を行う。

そして、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、低電力モードへ移行し、低電力モードへの移行が完了した旨をＣＰＵ２５に通知する。そして、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、アラームをログに記録する処理を停止する。そして、スイッチ２４ｂおよび２４ｃの動作により、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂの電源電圧が基準電位まで下がると、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂは、停止状態となる。

＜処理ユニットの動作と電源電圧の変化との関係＞
図４は、電源電圧の時間的変化の一例を示す図である。図４（ａ）は、処理ユニット２０に入力される電圧の時間的な変化を示す。図４（ｂ）は、１次電源の電圧の時間的な変化を示す。図４（ｃ）は、２次電源回路２３ｂおよび２３ｃから出力される２次電源の電圧の時間的な変化を示す。なお、外部電源の電圧はマイナスの直流電圧であるが、図４（ａ）では、説明の便宜上、縦軸を電圧の絶対値の大きさとしている。

まず、−４７Ｖの外部電源が供給されている状態で、落雷等により時刻ｔ₁において外部電源が遮断される。これにより、例えば図４（ａ）に示すように、処理ユニット２０に入力される電源電圧の絶対値は、処理ユニット２０内の負荷容量に基づく時定数により、所定の傾きで徐々に低下し始める。そして、処理ユニット２０に入力される電源電圧の絶対値が閾値Ｖｔｔ１以下になった時刻ｔ₂において、電圧監視部２１ａは、ＣＰＵ２５へ割込み信号を出力する。

ＣＰＵ２５の制御部２５０は、電圧監視部２１ａから割込み信号が出力された場合に、外部電源の低電圧を示すアラームをログとして処理ユニット２０内のメモリに記録する。そして、制御部２５０は、低電力モードへの移行を指示する制御信号をＤＳＰ２６ａおよびＦＰＧＡ２６ｂへ出力すると共に、ＣＰＵ２５を低電力モードに移行させる。ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂが低電力モードへ移行した時刻ｔ₃において、例えば図４（ａ）に示すように、処理ユニット２０に入力される電圧の絶対値の変化の傾きが緩やかになる。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂのそれぞれに動作可能な範囲の電源電圧が供給される時間を延ばすことができる。

次に、制御部２５０、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、対向装置に動作を停止する旨の通知を行う。そして、制御部２５０は、外部インターフェイスを遮断する。そして、制御部２５０、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、アラームをログに記録する処理を停止する。

次に、時刻ｔ₄において、制御部２５０は、動作停止を指示する制御信号を２次電源回路２３ｂおよび２３ｃへ出力する。これにより、例えば図４（ｃ）に示すように、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂに供給される２次電源の電圧がＤＳＰ２６ａおよびＦＰＧＡ２６ｂの負荷容量に基づく時定数により、所定の傾きで徐々に低下する。

そして、時刻ｔ₅において、制御部２５０は、動作停止を指示する制御信号を２次電源回路２３ａへ出力し、オンを指示する制御信号をスイッチ２４ａ〜２４ｃへ出力し、動作停止を指示する制御信号を１次電源回路２２へ出力する。これにより、例えば図４（ｂ）に示すように、１次電源回路２２の出力電圧が低下し始める。また、例えば図４（ｃ）に示すように、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂの電源電圧が急速に低下する。そして、時刻ｔ₆において、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂの電源電圧が基準電位となり、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂが停止状態となる。なお、ＣＰＵ２５においても、電源電圧が急速に基準電位まで低下し、停止状態となる。

そして、例えば図４（ａ）に示すように、時刻ｔ₇において、処理ユニット２０に入力される電圧の絶対値が閾値Ｖｔｔ２以下になる。時刻ｔ₇において、電圧監視部２１ｃは、動作停止を指示する制御信号を１次電源回路２２および２次電源回路２３ａ〜２３ｃへ出力する。これにより、１次電源回路２２および２次電源回路２３ａ〜２３ｃが停止していなければ、１次電源回路２２および２次電源回路２３ａ〜２３ｃが動作を停止する。

ここで、時刻ｔ₂から時刻ｔ₇までの時間ΔＴにおいて、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、対向装置への通知、ログの記録停止、外部インターフェイスの遮断等の処理を行う。時間ΔＴが短いと、これらの処理が時間ΔＴ内に完了しない場合がある。しかし、本実施例において、制御部２５０は、処理ユニット２０に入力される電圧の絶対値が閾値Ｖｔｔ１以下になった時刻ｔ₂において、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂを低電力モードに移行させる。これにより、外部電源の電圧の絶対値がＶｔｔ１からＶｔｔ２まで低下するのに要する時間ΔＴが延び、対向装置への通知、ログの記録停止、外部インターフェイスの遮断等の処理を時間ΔＴ内に完了することができる。

図５は、消費電力と電圧変化の傾きとの関係の一例を示す図である。図５（ａ）は、消費電力が３００Ｗである処理ユニット２０において、外部電源が遮断された場合の、外部電源の電圧の絶対値の時間的変化を示す。図５（ｂ）は、消費電力が１５０Ｗである処理ユニット２０において、外部電源が遮断された場合の、電源電圧の絶対値の時間的変化を示す。なお、外部電源の電圧はマイナスの直流電圧であるが、図５では、説明の便宜上、縦軸を電圧の絶対値の大きさとしている。また、図５において、処理ユニット２０の負荷容量は１００μＦである。

消費電力が３００Ｗである処理ユニット２０では、例えば図５（ａ）に示すように、外部電源の電圧の絶対値がＶｔｔ１からＶｔｔ２まで低下するのに要する時間ΔＴは約０．６ミリ秒である。消費電力と外部電源の電圧の降下時間との関係から、処理ユニット２０の消費電力が１０Ｗ減少すると、時間ΔＴが約０．２４ミリ秒増加する。そのため、処理ユニット２０の消費電力が３００Ｗから１５０Ｗに減少すると、時間ΔＴが約４．２ミリ秒まで延びる。処理ユニット２０の電源ラインに設けられているコンデンサの容量偏差を２０％と仮定しても、処理ユニット２０の消費電力を３００Ｗから１５０Ｗに減少させることにより、例えば図５（ｂ）に示すように、時間ΔＴを約３．９ミリ秒に延ばすことができる。

従って、外部電源が遮断された場合、処理ユニット２０の消費電力を削減することにより、時間ΔＴを延ばすことができる。処理ユニット２０の消費電力の削減は、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂを低電力モードに移行させることにより実現できる。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、対向装置への通知、ログの記録停止、外部インターフェイスの遮断等の処理を、時間ΔＴ内に完了することができる可能性が高まる。

ここで、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂが３３ＭＨｚのクロックで動作し、６クロックで１ステップの処理が行われる場合を考える。低電圧ログの記録の処理は約１７０ステップ、対向装置への通知の処理は約１００ステップ、低電力モードへの移行処理は約５００ステップでそれぞれ完了する。また、外部インターフェイスの遮断の処理は約３００ステップ、ログの記録停止の処理は約３０ステップでそれぞれ完了する。そのため、低電圧ログの記録、対向装置への通知、低電力モードへの移行、外部インターフェイスの遮断、ログの記録停止の各処理は、約１１００ステップで完了する。

従って、低電圧ログの記録、対向装置への通知、低電力モードへの移行、外部インターフェイスの遮断、ログの記録停止の処理は、１１００×６×３０．３ナノ秒＝約０．２ミリ秒で完了する。ただし、低電力モードへの移行処理の後に、安定化のための時間を１ミリ秒設けると、低電圧ログの記録、対向装置への通知、低電力モードへの移行、外部インターフェイスの遮断、ログの記録停止の処理は、約１．２ミリ秒で完了する。

ここで、図５（ｂ）に示したように、消費電力を３００Ｗから１５０Ｗに削減することにより、外部電源の電圧の絶対値がＶｔｔ１からＶｔｔ２まで低下するのに要する時間ΔＴを３．９ミリ秒に延ばすことができる。これにより、低電圧ログの記録、対向装置への通知、低電力モードへの移行、外部インターフェイスの遮断、ログの記録停止の処理を、時間ΔＴ内に完了することが可能となる。

図６は、負荷容量と電圧変化の傾きとの関係の一例を示す図である。図６（ａ）は、負荷容量が１００μＦである処理ユニット２０において、外部電源が遮断された場合の、外部電源の電圧の絶対値の時間的変化を示す。図６（ｂ）は、負荷容量が１５０μＦである処理ユニット２０において、外部電源が遮断された場合の、電源電圧の絶対値の時間的変化を示す。なお、外部電源の電圧はマイナスの直流電圧であるが、図６では、説明の便宜上、縦軸を電圧の絶対値の大きさとしている。また、図６において、処理ユニット２０の消費電力は３００Ｗである。

外部電源が遮断された場合、外部電源の電圧は、例えば２次関数の曲線のように低下する。このとき、電圧が低下する傾きは抵抗値Ｒと負荷容量Ｃの積で決まるが、抵抗値Ｒは定量的な値であるため、電圧が低下する傾きは負荷容量Ｃの値で変わる。負荷容量が１００μＦである処理ユニット２０では、例えば図６（ａ）に示すように、外部電源の電圧の絶対値がＶｔｔ１からＶｔｔ２まで低下するのに要する時間ΔＴは約０．６ミリ秒である。負荷容量と外部電源の電圧の降下時間との関係から、処理ユニット２０の負荷容量が１０μＦ増加すると、外部電源の電圧の絶対値がＶｔｔ１からＶｔｔ２まで低下するのに要する時間ΔＴが約０．１４ミリ秒増加する（傾きが緩やかになる）。そのため、処理ユニット２０の負荷容量が１００μＦから１５０μＦに増加すると、外部電源の電圧の絶対値がＶｔｔ１からＶｔｔ２まで低下するのに要する時間ΔＴは、負荷容量が１００μＦの場合に比べて約０．７ミリ秒増加し、約１．３ミリ秒まで延びる。処理ユニット２０の電源ラインに設けられているコンデンサの容量偏差を２０％と仮定しても、処理ユニット２０の負荷容量が１００μＦから１５０μＦに増加させることにより、例えば図６（ｂ）に示すように、時間ΔＴを約１．３ミリ秒まで延ばすことができる。図６（ａ）に示した電圧変化と図６（ｂ）に示した電圧変化とを重ねて表すと、例えば図７のようになる。

従って、処理ユニット２０の負荷容量を増加させることにより、外部電源が遮断された場合の時間ΔＴを延ばすことができる。処理ユニット２０の負荷容量の増加は、処理ユニット２０の電源ラインに設けられるコンデンサの容量を増加させることにより実現できる。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、対向装置への通知、ログの記録停止、外部インターフェイスの遮断等の処理を、時間ΔＴ内に完了することができる可能性をさらに高めることができる。

図４に戻って説明を続ける。例えば図４（ａ）に示すように、時刻ｔ₈において外部電源が復旧すると、時刻ｔ₉において１次電源回路２２に所定の電圧の外部電源が印加される。電圧監視部２１ｂは、外部電源の電圧の絶対値が、所定範囲外であるか否かの判定を開始する。そして、例えば図４（ｂ）に示すように、時刻ｔ₁₀において、１次電源回路２２は、１次電源の出力を開始すると共に、ＣＰＵ２５へリセット信号を出力する。電圧監視部２１ｄは、外部電源の電圧の絶対値が、所定範囲外であるか否かの判定を開始する。

次に、例えば図４（ｃ）に示すように、時刻ｔ₁₁において、２次電源回路２３ａ〜２３ｃは、２次電源の出力を開始する。ＣＰＵ２５は、２次電源回路２３ａから出力された２次電源によりリセット状態で起動する。そして、１次電源回路２２は、１次電源の出力から所定時間が経過した時刻ｔ₁₂において、ＣＰＵ２５へ出力しているリセット信号を解除する。これにより、ＣＰＵ２５は、動作を開始する。

そして、ＣＰＵ２５の制御部２５０は、ＣＰＵ２５が起動してから所定期間が経過する時刻ｔ₁₃までの間に、電圧監視部２１ｂまたは２１ｄから割込み信号が出力されたか否かを判定する。ＣＰＵ２５が起動してから所定期間が経過する時刻ｔ₁₃までの間に電圧監視部２１ｂまたは２１ｄから割込み信号が出力されなかった場合、制御部２５０は、ＤＳＰ２６ａおよび２６ｂをリセットスタートさせる。これにより、処理ユニット２０が動作を開始する。

一方、ＣＰＵ２５が起動してから所定期間後の時刻ｔ₁₃までの間に電圧監視部２１ｂまたは２１ｄから割込み信号が出力された場合、制御部２５０は、外部電源または１次電源が不安定である旨を示すアラームをログとして処理ユニット２０内のメモリに記録する。そして、制御部２５０は、動作停止を指示する制御信号を１次電源回路２２および２次電源回路２３ａ〜２３ｃへ出力し、オンを指示する制御信号をスイッチ２４ａ〜２４ｃへ出力する。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、停止状態となる。

＜処理ユニットの動作＞
図８は、外部電源の供給が遮断された場合の処理ユニット２０の動作の一例を示すフローチャートである。

まず、電圧監視部２１ａは、局舎１７から供給された外部電源の電圧の絶対値が閾値Ｖｔｔ１（例えば３７Ｖ）以下となったか否かを判定する（Ｓ１００）。外部電源の電圧の絶対値が閾値Ｖｔｔ１以下になった場合（Ｓ１００：Ｙｅｓ）、電圧監視部２１ａは、ＣＰＵ２５に割込み信号を出力する。

次に、電圧監視部２１ｃは、局舎１７から供給された外部電源の電圧の絶対値が閾値Ｖｔｔ２（例えば３５Ｖ）以下となったか否かを判定する（Ｓ１０１）。外部電源の電圧の絶対値が閾値Ｖｔｔ２以下になった場合（Ｓ１０１：Ｙｅｓ）、電圧監視部２１ｃは、動作停止を指示する制御信号を１次電源回路２２および２次電源回路２３ａ〜２次電源回路２３ｃへ出力する。これにより、１次電源回路２２および全ての２次電源回路２３ａ〜２３ｃが停止する（Ｓ１０９）。そして、処理ユニット２０は、外部電源の供給が遮断された場合の動作を終了する。

一方、外部電源の電圧の絶対値が閾値Ｖｔｔ２より大きい場合（Ｓ１０１：Ｎｏ）、ＣＰＵ２５の制御部２５０は、外部電源の低電圧を示すアラームをログとして処理ユニット２０内のメモリに記録する（Ｓ１０２）。そして、制御部２５０は、低電力モードへの移行を指示する制御信号をＤＳＰ２６ａおよびＦＰＧＡ２６ｂへ出力すると共に、ＣＰＵ２５を低電力モードに移行させる。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂが低電力モードへ移行する（Ｓ１０３）。

次に、制御部２５０、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、対向装置に動作を停止する旨の通知を行う（Ｓ１０４）。そして、制御部２５０は、外部インターフェイスを遮断する（Ｓ１０５）。そして、制御部２５０、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、アラームをログに記録する処理を停止する（Ｓ１０６）。

次に、制御部２５０は、ＤＳＰ２６ａに２次電源を供給している２次電源回路２３ｂと、ＦＰＧＡ２６ｂに２次電源を供給している２次電源回路２３ｃとに動作停止を指示する制御信号を出力する。これにより、２次電源回路２３ｂおよび２３ｃが２次電源の出力を停止する（Ｓ１０７）。

次に、制御部２５０は、動作停止を指示する制御信号を２次電源回路２３ａへ出力し、オンを指示する制御信号をスイッチ２４ａ〜２４ｃへ出力し、動作停止を指示する制御信号を１次電源回路２２へ出力する。これにより、ＣＰＵ２５に２次電源を供給している２次電源回路２３ａが停止し、２次電源回路２３ａ〜２３ｃの電源ラインがディスチャージされ、１次電源回路２２が停止する（Ｓ１０８）。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、停止状態となる。そして、処理ユニット２０は、外部電源の供給が遮断された場合の動作を終了する。

図９は、外部電源の供給が再開された場合の処理ユニット２０の動作の一例を示すフローチャートである。

まず、電圧監視部２１ｂは、局舎１７から供給された外部電源の電圧の絶対値が所定値（例えば、４８Ｖ−５％）以上か否かを判定する（Ｓ２００）。外部電源の電圧の絶対値が所定値以上である場合（Ｓ２００：Ｙｅｓ）、電圧監視部２１ｂは、外部電源の電圧の絶対値が所定範囲内であるか否かを判定を開始することにより、外部電源の安定性の判定を開始する（Ｓ２０１）。

次に、１次電源回路２２は、１次電源の出力を開始する（Ｓ２０２）。そして、１次電源回路２２は、ＣＰＵ２５にリセット信号を出力する（Ｓ２０３）。次に、電圧監視部２１ｄは、１次電源回路２２から出力された１次電源の電圧が、所定値（例えば、１２Ｖ−５％）以上か否かを判定する（Ｓ２０４）。１次電源の電圧が所定値以上である場合（Ｓ２０４：Ｙｅｓ）、電圧監視部２１ｄは、１次電源の電圧が所定範囲内であるか否かの判定を開始することにより、１次電源の電圧の安定性の判定を開始する（Ｓ２０５）。

次に、２次電源回路２３ａ〜２３ｃは、２次電源の出力を開始する（Ｓ２０６）。そして、１次電源の出力を開始してから所定時間が経過した場合、１次電源回路２２は、ＣＰＵ２５へ出力しているリセット信号を解除する（Ｓ２０７）。これにより、ＣＰＵ２５が動作を開始する。

次に、制御部２５０は、電圧監視部２１ｂまたは２１ｄから割込み信号が出力されたか否かを判定する（Ｓ２０８）。電圧監視部２１ｂまたは２１ｄから割込み信号が出力された場合（Ｓ２０８：Ｙｅｓ）、制御部２５０は、外部電源または１次電源が不安定である旨を示すアラームをログとして処理ユニット２０内のメモリに記録する（Ｓ２１１）。そして、制御部２５０は、動作停止を指示する制御信号を２次電源回路２３ａ〜２３ｃおよび１次電源回路２２へ出力し、オンを指示する制御信号をスイッチ２４ａ〜２４ｃへ出力する。これにより、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂは、停止状態となる（Ｓ２１２）。そして、処理ユニット２０は、外部電源の供給が再開された場合の動作を終了する。

一方、電圧監視部２１ｂおよび２１ｄのいずれからも割込み信号が出力されていない場合（Ｓ２０８：Ｎｏ）、制御部２５０は、ＣＰＵ２５が起動してから所定時間が経過したか否かを判定する（Ｓ２０９）。ＣＰＵ２５が起動してから所定時間が経過していない場合（Ｓ２０９：Ｎｏ）、制御部２５０は、再びステップＳ２０８に示した処理を実行する。

一方、ＣＰＵ２５が起動してから所定時間が経過した場合（Ｓ２０９：Ｙｅｓ）、制御部２５０は、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂをリセットスタートさせる（Ｓ２１０）。これにより、処理ユニット２０が動作を開始する。そして、処理ユニット２０は、外部電源の供給が再開された場合の動作を終了する。

＜実施例の効果＞
以上、実施例について説明した。上記説明から明らかなように、本実施例のＢＤＥ１３は、デバイス２６と、２次電源回路２３と、電圧監視部２１ａと、制御部２５０とを備える。デバイス２６は、無線通信に関する処理を行う。２次電源回路２３は、デバイス２６に電源を供給する。電圧監視部２１ａは、ＢＤＥ１３の外部から供給された電源電圧の絶対値が所定の閾値以下となったか否かを判定する。制御部２５０は、ＢＤＥ１３の外部から供給された電源電圧の絶対値が閾値以下となった場合に、２次電源回路２３からデバイス２６への電源供給を停止させ、デバイス２６の電源ラインを基準電位に接続させる。本実施例のＢＤＥ１３は、このような構成により、ＢＤＥ１３の外部から供給された電源の瞬断に、デバイス２６に供給される電源を迅速に基準電位まで下げることができる。これにより、ＢＤＥ１３の外部電源が復旧した場合に、デバイス２６の電源電圧が基準電位から上昇して所定の電圧となる。そのため、デバイス２６がリセットと初期化とを実行することができ、デバイス２６の各種メモリに所定の値が設定される。これにより、ＢＤＥ１３は、外部電源の瞬断によるデバイス２６の不安定な動作を回避することができる。

また、本実施例において、制御部２５０は、ＢＤＥ１３の外部から供給された電源電圧の絶対値が閾値Ｖｔｔ１以下となった場合に、デバイス２６にログの記録を停止させた後に、２次電源回路２３にデバイス２６への電源供給を停止させる。これにより、デバイス２６の電源電圧が基準電位まで低下する過程で、デバイス２６の誤動作により誤ったアラームがログとして記録されることを防止することができる。

また、本実施例において、制御部２５０は、ＢＤＥ１３の外部から供給された電源電圧の絶対値が閾値Ｖｔｔ１以下となった場合に、デバイス２６に低電力モードへの移行を指示した後に、デバイス２６にログの記録を停止させる。デバイス２６を低電力モードへ移行させることにより、２次電源回路２３からの電源供給が停止した場合のＢＤＥ１３の消費電力を削減することができる。これにより、デバイス２６は、２次電源回路２３からの電源供給が停止してからデバイス２６の電源電圧の低下が始まるまでの間に、ログの記録停止等の処理を完了することができる。

また、本実施例において、ＢＤＥ１３は、制御部２５０を含むＣＰＵ２５と、ＣＰＵ２５に電源を供給する２次電源回路２３ａとを有する。また、制御部２５０は、ＢＤＥ１３の外部から供給された電源電圧の絶対値が閾値Ｖｔｔ１以下となった場合に、デバイス２６の電源ラインを基準電位に接続させる。そして、制御部２５０は、２次電源回路２３ａにＣＰＵ２５への電源供給を停止させ、ＣＰＵ２５の電源ラインを基準電位に接続させる。これにより、ＢＤＥ１３は、外部電源の瞬断によるＣＰＵ２５の不安定な動作を回避することができる。

また、本実施例において、ＢＤＥ１３は、ＢＤＥ１３の外部から供給された電源電圧の絶対値が所定範囲内にあるか否かを判定する電圧監視部２１ｂを有する。制御部２５０は、ＢＤＥ１３の外部から供給された電源が復旧した場合に、ＣＰＵ２５が起動してから所定期間の間、ＢＤＥ１３の外部から供給された電源電圧の絶対値が継続して所定範囲内にある場合に、ＣＰＵ２５の動作継続を許可する。一方、制御部２５０は、ＣＰＵ２５が起動してから所定期間の間に、ＢＤＥ１３の外部から供給された電源電圧の絶対値が所定範囲外となった場合に、ＣＰＵ２５の動作を停止させる。これにより、ＢＤＥ１３の外部電源が復旧した場合に、該電源が不安定な状態でＣＰＵ２５の動作が開始されることを防止することができる。そのため、ＢＤＥ１３は、外部電源の瞬断による不安定な動作を回避することができる。

また、本実施例において、制御部２５０は、ＢＤＥ１３の外部から供給された電源電圧の絶対値が閾値Ｖｔｔ１以下となった場合に、ＢＤＥ１３の動作停止を対向装置に通知する。これにより、ＢＤＥ１３は、対向装置側において無駄なアラームがログとして記録されることを防止することができる。

＜その他＞
なお、開示の技術は、上記した実施例に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。

例えば、上記した実施例において、制御部２５０は、外部電源の復旧時に、ＣＰＵ２５が起動してから所定期間の間に外部電源の電圧の絶対値が所定範囲外となった場合に、ＣＰＵ２５の動作を停止させる。しかし、開示の技術はこれに限られない。例えば、制御部２５０は、外部電源の電圧の絶対値が所定範囲外となった場合でも、引き続き、所定期間の間、外部電源の電圧の絶対値が継続して所定範囲内の電圧となっているか否かを判定してもよい。そして、制御部２５０は、所定期間の間、外部電源の電圧の絶対値が継続して所定範囲内の電圧に安定していれば、ＣＰＵ２５の動作継続を許可する。

また、所定期間の間、外部電源の電圧の絶対値が継続して所定範囲内の電圧となっているか否かを判定する回数や、判定を行う最大の期間は、予め定められてもよい。判定回数が予め定められた回数に達した場合、または、判定を行った期間が予め定められた期間に達した場合、制御部２５０は、ＣＰＵ２５の動作を停止させる。

また、上記した実施例において、ＢＤＥ１３は、複数の処理ユニット２０を有するが、ＢＤＥ１３は、１つの処理ユニット２０を有してもよい。また、上記した実施例において、処理ユニット２０には、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂが１つずつ設けられるが、開示の技術はこれに限られず、処理ユニット２０には、ＣＰＵ２５、ＤＳＰ２６ａ、およびＦＰＧＡ２６ｂが２つ以上設けられてもよい。また、処理ユニット２０には、デバイス２６として、ＤＳＰ２６ａおよびＦＰＧＡ２６ｂの他、ＭＰＵ（Micro Processing Unit）やＭＣＵ（Micro Controller Unit）等のプロセッサが設けられていてもよい。

１０ 無線アクセスシステム
１１ コア網
１２ ＵＥ
１３ ＢＤＥ
１４ 光ファイバ
１５ ＲＲＨ
１６ アンテナ
１７ 局舎
２０ 処理ユニット
２１ 電圧監視部
２２ １次電源回路
２３ ２次電源回路
２４ スイッチ
２４０ 抵抗
２４１ 抵抗
２４２ トランジスタ
２５ ＣＰＵ
２５０ 制御部
２６ デバイス
２６ａ ＤＳＰ
２６ｂ ＦＰＧＡ
２７ 電源ライン

Claims (7)

1. 基地局装置において、
   無線通信に関する処理を行う第１のデバイスと、
   前記第１のデバイスに電源を供給する第１の電源回路と、
   前記基地局装置の外部から供給された電源電圧の絶対値が所定の閾値以下となったか否かを判定する第１の判定部と、
   前記基地局装置の外部から供給された電源電圧の絶対値が前記閾値以下となった場合に、前記第１の電源回路から前記第１のデバイスへの電源供給を停止させ、前記第１のデバイスの電源ラインを基準電位に接続させる制御部と
   を有することを特徴とする基地局装置。
2. 前記制御部は、
   前記基地局装置の外部から供給された電源電圧の絶対値が前記閾値以下となった場合に、前記第１のデバイスにログの記録を停止させた後に、前記第１の電源回路に前記第１のデバイスへの電源供給を停止させることを特徴とする請求項１に記載の基地局装置。
3. 前記制御部は、
   前記基地局装置の外部から供給された電源電圧の絶対値が前記閾値以下となった場合に、前記第１のデバイスに低電力モードへの移行を指示した後に、前記第１のデバイスにログの記録を停止させることを特徴とする請求項２に記載の基地局装置。
4. 前記制御部を含む第２のデバイスと、
   前記第２のデバイスに電源を供給する第２の電源回路と
   を有し、
   前記制御部は、
   前記基地局装置の外部から供給された電源電圧の絶対値が前記閾値以下となった場合に、前記第１のデバイスの電源ラインを基準電位に接続させると共に、前記第２の電源回路に前記第２のデバイスへの電源供給を停止させ、前記第２のデバイスの電源ラインを基準電位に接続させることを特徴とする請求項１から３のいずれか一項に記載の基地局装置。
5. 前記基地局装置の外部から供給された電源電圧の絶対値が所定範囲内にあるか否かを判定する第２の判定部を有し、
   前記制御部は、
   前記基地局装置の外部から供給された電源が復旧した場合に、前記第２のデバイスが起動してから所定期間の間、前記基地局装置の外部から供給された電源電圧の絶対値が継続して前記所定範囲内にある場合に、前記第２のデバイスの動作継続を許可し、前記所定期間の間に、前記基地局装置の外部から供給された電源電圧の絶対値が前記所定範囲外となった場合に、前記第２のデバイスを停止させることを特徴とする請求項４に記載の基地局装置。
6. 前記制御部は、
   前記基地局装置の外部から供給された電源電圧の絶対値が前記閾値以下となった場合に、前記基地局装置の動作停止を対向装置に通知することを特徴とする請求項１から５のいずれか一項に記載の基地局装置。
7. 無線制御装置と無線通信装置とを備える無線アクセスシステムであって、
   前記無線制御装置は、
   無線通信に関する処理を行うデバイスと、
   前記デバイスに電源を供給する電源回路と、
   前記無線制御装置の外部から供給された電源電圧の絶対値が所定の閾値以下となったか否かを判定する判定部と、
   前記無線制御装置の外部から供給された電源電圧の絶対値が前記閾値以下となった場合に、前記電源回路に前記デバイスへの電源供給を停止させ、前記デバイスの電源ラインを基準電位に接続させる制御部と
   を有することを特徴とする無線アクセスシステム。

Images