JP2017035641A - Classification method and classification apparatus of electronic component chip - Google Patents

Classification method and classification apparatus of electronic component chip Download PDF

Info

Publication number
JP2017035641A
JP2017035641A JP2015156329A JP2015156329A JP2017035641A JP 2017035641 A JP2017035641 A JP 2017035641A JP 2015156329 A JP2015156329 A JP 2015156329A JP 2015156329 A JP2015156329 A JP 2015156329A JP 2017035641 A JP2017035641 A JP 2017035641A
Authority
JP
Japan
Prior art keywords
chip
plating layer
chip component
sorting
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015156329A
Other languages
Japanese (ja)
Other versions
JP6572052B2 (en
Inventor
篤 大島
Atsushi Oshima
篤 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015156329A priority Critical patent/JP6572052B2/en
Publication of JP2017035641A publication Critical patent/JP2017035641A/en
Application granted granted Critical
Publication of JP6572052B2 publication Critical patent/JP6572052B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Combined Means For Separation Of Solids (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a classification method of an electronic component chip capable of reliably performing screening whether an outer part plating layer is properly formed or not, and to provide a classification apparatus of such an electronic component chip.SOLUTION: In a classification method of a chip resistor, a flat classification stand 1 of which the surface is roughened is arranged in an inclined state, and a first chip component 10A formed of an Sn plating layer 16b on the outermost layer and a second chip component 10B with an exposed Ni plating layer 16a, without forming the Sn plating layer 16b are mounted on the neighborhood of a center of the classification stand 1 to which vibrations are applied and, thereby, the first chip component 10A and the second chip component 10B are set so as to move along the surface of the classification stand 1 in vertically opposite direction in accordance with a difference of surface states of the first and second chip resistors 10A, 10B.SELECTED DRAWING: Figure 2

Description

本発明は、チップ抵抗器やチップコンデンサ等の電子部品チップを良品と不良品に選別する電子部品チップの分別方法と、そのような電子部品チップの分別装置に関するものである。   The present invention relates to an electronic component chip sorting method for sorting electronic component chips such as chip resistors and chip capacitors into non-defective products and defective products, and an electronic device chip sorting apparatus.

電子部品チップの一例であるチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、これら表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護層と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡するように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にメッキ処理を施して形成された一対の外部電極等によって主に構成されている。   A chip resistor, which is an example of an electronic component chip, includes a rectangular parallelepiped insulating substrate, a pair of front electrodes disposed opposite to each other on the surface of the insulating substrate at a predetermined interval, and a resistor that bridges the front electrodes A protective layer covering the resistor, a pair of back electrodes opposed to each other on the back surface of the insulating substrate at a predetermined interval, and provided on both end surfaces of the insulating substrate so as to bridge the front electrode and the back electrode The pair of end face electrodes and a pair of external electrodes formed by plating the outer surfaces of these end face electrodes are mainly configured.

この種のチップ抵抗器は、回路基板に設けられたランド上に裏面電極を搭載して半田接合することで面実装されることが多いため、通常、ランドに半田接合される外部電極は、半田との濡れ性が良好な外層側のSnメッキ層と、半田食われを防止するバリヤー層として機能する内層側のNiメッキ層との2層構造となっている。これらNiメッキ層やSnメッキ層はバレル法と呼ばれる電解メッキを用いて形成され、バレルに入れられた多数の製品に対し一括してメッキ処理が行われるようになっている。   Since this type of chip resistor is often surface-mounted by mounting a back electrode on a land provided on a circuit board and soldering, the external electrode soldered to the land is usually soldered. The outer layer side Sn plating layer with good wettability and the inner layer side Ni plating layer functioning as a barrier layer for preventing solder erosion have a two-layer structure. These Ni plating layer and Sn plating layer are formed by using electrolytic plating called a barrel method, and a large number of products placed in the barrel are subjected to plating treatment collectively.

しかしながら、こういった電解メッキをバレルに入れられた多数の製品に施すときに、必ずしも全ての製品に良好な外部電極を形成できるとは限らず、例えば、メッキバレルの隙間への挟まりや製品の浮き上がり等の要因により、メッキ不良の製品が混在してしまうことがある。したがって、メッキ不良のチップ抵抗器が回路基板に実装されないようにするために、メッキ処理後の全ての製品に対して良品と不良品の選別を行う必要がある。   However, when applying such electrolytic plating to a large number of products placed in a barrel, it is not always possible to form good external electrodes on all products. Due to factors such as lifting, products with poor plating may be mixed. Therefore, in order to prevent a chip resistor with poor plating from being mounted on the circuit board, it is necessary to select a good product and a defective product for all products after the plating process.

そこで従来より、特許文献1に記載されているように、磁性体であるNiメッキ層の磁力を利用して、良品と不良品を分別するようにした分別装置が提案されている。かかる従来の分別装置は、複数個のマグネットを周面に沿って配置したマグネットドラムと、このマグネットドラムとテンションローラ間に巻回されたベルトと、このベルトの下方を循環するコンベアとを備えており、コンベアの移送面に搭載されたチップ部品がマグネットドラムの下方を通過するとき、磁性体からなるNiメッキ層が形成された良品のみをマグネットドラムに吸着させてコンベアから取出し、Niメッキ層が全く形成されていなかったり不十分な厚みの不良品はそのままコンベアに搭載して別経路で搬送するようにしている。   Therefore, as described in Patent Document 1, a sorting apparatus has been proposed in which a non-defective product and a defective product are separated using the magnetic force of a Ni plating layer that is a magnetic material. Such a conventional sorting apparatus includes a magnet drum in which a plurality of magnets are arranged along a peripheral surface, a belt wound between the magnet drum and a tension roller, and a conveyor that circulates below the belt. When the chip component mounted on the transfer surface of the conveyor passes below the magnet drum, only the non-defective product on which the Ni plating layer made of a magnetic material is formed is adsorbed to the magnet drum and taken out from the conveyor. A defective product that is not formed at all or has an insufficient thickness is mounted on a conveyor as it is and conveyed by another route.

特開平9−38521号公報JP-A-9-38521

しかし、特許文献1に記載された従来技術は、磁性体であるNiメッキ層の磁力を利用して良品と不良品を分別するという方法であるため、Niメッキ層とSnメッキ層からなる外部電極を有する電子部品チップに適用する場合、磁性体でないSnメッキ層が適正に形成されているか否かを選別することはできない。すなわち、内層側のNiメッキ層が適正に形成されていれば、外層側のSnメッキ層の有無にかかわらず良品として判定されてしまうため、Snメッキ層が形成されていない不良品を良品として誤選別してしまうことになる。なお、外層側のメッキ層としてSnの代わりに磁性体を用いた場合も、この磁性体のメッキ層による磁力か内層側のNiメッキ層による磁力か区別できないため、やはり良品と不良品を正確に選別することが困難となる。   However, since the prior art described in Patent Document 1 is a method of separating non-defective products and defective products using the magnetic force of the Ni plating layer, which is a magnetic material, the external electrode composed of the Ni plating layer and the Sn plating layer. When it is applied to an electronic component chip having, it is impossible to select whether or not an Sn plating layer that is not a magnetic material is properly formed. That is, if the Ni plating layer on the inner layer side is properly formed, it is determined as a good product regardless of the presence or absence of the Sn plating layer on the outer layer side. It will be sorted out. Even when a magnetic material is used instead of Sn as the plating layer on the outer layer side, it is impossible to distinguish between the magnetic force due to the plating layer of this magnetic material and the magnetic force due to the Ni plating layer on the inner layer side. It becomes difficult to sort.

本発明は、このような従来技術の実情に鑑みてなされたものであり、その第1の目的は、外部メッキ層が適正に形成されているか否かの選別を確実に行うことができる電子部品チップの分別方法を提供することにあり、第2の目的は、そのような電子部品チップの分別装置を提供することにある。   The present invention has been made in view of such a state of the prior art, and a first object of the present invention is an electronic component capable of reliably selecting whether or not an external plating layer is properly formed. A second object of the present invention is to provide a chip sorting method, and a second object is to provide such an electronic component chip sorting apparatus.

上記第1の目的を達成するために、本発明による電子部品チップの分別方法は、角形のチップ本体の端面に設けられた端面電極の表面に外部メッキ層が形成された第1のチップ部品と、前記端面電極の表面に外部メッキ層が形成されていない第2のチップ部品とに分別するための分別方法であって、表面が粗面化処理された平坦な分別台を傾斜状態に配設し、この分別台上に前記第1のチップ部品と前記第2のチップ部品を搭載した状態で該分別台に振動を付与することにより、前記第1のチップ部品と前記第2のチップ部品を上下逆向きに移送させるようにした。   In order to achieve the first object, an electronic component chip sorting method according to the present invention includes a first chip component in which an external plating layer is formed on a surface of an end surface electrode provided on an end surface of a square chip body. A sorting method for sorting into a second chip component in which an external plating layer is not formed on the surface of the end face electrode, and a flat sorting table whose surface is roughened is disposed in an inclined state. Then, the first chip component and the second chip component are applied by applying vibration to the sorting table in a state where the first chip component and the second chip component are mounted on the sorting table. It was made to move upside down.

このように表面が粗面化処理された平坦な分別台を傾斜状態に配設し、この分別台上に第1のチップ部品と第2のチップ部品を搭載した状態で分別台に振動を付与すると、外部メッキ層を有する第1のチップ部品と外部メッキが形成されていない第2のチップ部品の表面状態の違いに応じて、これら第1のチップ部品と第2のチップ部品が分別台の表面を上下逆向きに移動するため、良品である第1のチップ部品と不良品である第2のチップ部品とを確実に分別することができる。   A flat sorting table whose surface is roughened in this way is placed in an inclined state, and vibration is applied to the sorting table with the first chip component and the second chip component mounted on the sorting table. Then, according to the difference in the surface state between the first chip component having the external plating layer and the second chip component on which the external plating is not formed, the first chip component and the second chip component are separated from each other. Since the surface is moved upside down, the first chip component which is a non-defective product and the second chip component which is a defective product can be reliably separated.

また、上記第2の目的を達成するために、本発明による電子部品チップの分別装置は、角形のチップ本体の端面に設けられた端面電極の表面に外部メッキ層が形成された第1のチップ部品と、前記端面電極の表面に外部メッキ層が形成されていない第2のチップ部品とに分別するための分別装置であって、表面が粗面化処理されて傾斜状態に配設された平坦な分別台と、この分別台に振動を付与する加振装置と、前記分別台の表面中央部に前記第1のチップ部品と前記第2のチップ部品を供給するホッパとを備え、前記分別台の表面下端側に表面粗さを滑らかにした非粗面部が形成されている   In order to achieve the second object, an electronic component chip sorting apparatus according to the present invention is a first chip in which an external plating layer is formed on the surface of an end face electrode provided on an end face of a square chip body. A separation device for separating a component from a second chip component having no external plating layer formed on the surface of the end face electrode, wherein the surface is roughened and disposed flat. And a hopper for supplying the first chip component and the second chip component to the center of the surface of the sorting table. A non-rough surface portion with a smooth surface roughness is formed on the lower end side of the surface

このように構成された電子部品チップの分別装置では、表面が粗面化処理された分別台を斜めに設置すると共に、この分別台に振動が付与されるようになっているため、ホッパから分別台の中央付近に第1のチップ部品と第2のチップ部品を供給すると、両者の外部メッキ層の有無による表面状態の違いに応じて、第1のチップ部品と第2のチップ部品は分別台の表面を上下逆向きに移動し、良品である第1のチップ部品と不良品である第2のチップ部品とを確実に分別することができる。その際、分別台の下端側に表面粗さを滑らかにした非粗面部が形成されているため、分別台上を下降する一方のチップ部品は下端部に滞留することなく落下することができる。   In the electronic component chip sorting apparatus configured as described above, the sorting table whose surface is roughened is installed obliquely, and vibration is applied to the sorting table. When the first chip component and the second chip component are supplied near the center of the table, the first chip component and the second chip component are sorted according to the difference in the surface state depending on the presence or absence of the external plating layer. The first chip component which is a non-defective product and the second chip component which is a defective product can be reliably separated. At this time, since the non-rough surface portion having a smooth surface roughness is formed on the lower end side of the sorting table, one chip component descending on the sorting table can fall without staying at the lower end portion.

本発明に係る電子部品チップの分別方法によれば、外部メッキ層が適正に形成されているか否かの選別を確実に行うことができる。また、本発明に係る電子部品チップの分別装置によれば、外部メッキ層が適正に形成されているか否かの選別を確実に行うことができると共に、選別後の部品を確実に回収することができる。   According to the electronic component chip sorting method according to the present invention, it is possible to reliably perform selection as to whether or not the external plating layer is properly formed. Further, according to the electronic component chip sorting apparatus according to the present invention, it is possible to reliably perform the selection as to whether or not the external plating layer is properly formed and to reliably collect the components after the selection. it can.

本発明の実施形態例に係る分別装置の斜視図である。It is a perspective view of the sorting device concerning the example of an embodiment of the present invention. 該分別装置の側面図である。It is a side view of this sorter. 分別対象である良品と不良品のチップ抵抗器を示す断面図である。It is sectional drawing which shows the chip resistor of the good product which is a classification | category object, and a defective product.

発明の実施の形態について図面を参照して説明すると、本発明の実施形態例に係る分別装置は、電子部品チップの一例であるチップ抵抗器の製造過程において適用されるものであり、具体的には、チップ抵抗器の外部電極をメッキ処理するときに発生するメッキ不良品を取り除き、良品のチップ抵抗器だけを選別するために用いられるものである。   DESCRIPTION OF EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings. A sorting apparatus according to an embodiment of the present invention is applied in a manufacturing process of a chip resistor which is an example of an electronic component chip. Is used to remove defective plating products generated when the external electrodes of the chip resistors are plated, and to select only good chip resistors.

図1と図2に示すように、この分別装置は、分別対象となるチップ抵抗器が搭載される平坦な分別台1と、分別台1に振動を付与する加振装置2と、分別台1の上方に配置されたホッパ3と、分別台1の上端位置に連設された移送ベルト4と、分別台1の下端位置に配置された回収箱5とを備えており、分別台1は10°〜12°の傾斜角度に設置されている。   As shown in FIG. 1 and FIG. 2, this sorting apparatus includes a flat sorting table 1 on which chip resistors to be sorted are mounted, a vibration device 2 that applies vibration to the sorting table 1, and a sorting table 1. , A transfer belt 4 connected to the upper end position of the sorting table 1, and a collection box 5 arranged at the lower end position of the sorting table 1. It is installed at an inclination angle of ° to 12 °.

分別台1の表面の大部分は粗面部1aとなっており、この粗面部1aは例えば♯60(粒度)にてブラスト処理された表面粗さの粗い面である。また、分別台1の下端側は粗面部1aに比べて面粗度の小さい非粗面部1bとなっており、この非粗面部1bはブラスト処理されずに表面粗さが滑らかになっている面である。この分別台1には、下方に配置された加振装置2から45kHz〜50kHzの振動が付与されるようになっている。   Most of the surface of the sorting table 1 is a rough surface portion 1a, and this rough surface portion 1a is a surface having a rough surface which is blasted with, for example, # 60 (grain size). Further, the lower end side of the sorting table 1 is a non-rough surface portion 1b having a smaller surface roughness than the rough surface portion 1a, and the non-rough surface portion 1b has a smooth surface roughness without being blasted. It is. A vibration of 45 kHz to 50 kHz is applied to the sorting table 1 from the vibration device 2 disposed below.

ホッパ3には分別対象となる第1および第2のチップ抵抗器10A,10Bが混在した状態で収納され、これらチップ抵抗器10A,10Bはホッパ3の排出口3aから分別台1の中央付近に向けて順次供給されるようになっている。   The hopper 3 stores the first and second chip resistors 10A and 10B to be separated in a mixed state, and these chip resistors 10A and 10B are located near the center of the sorting table 1 from the discharge port 3a of the hopper 3. To be supplied sequentially.

分別対象となる製品について説明すると、図3(a)は第1のチップ抵抗器10Aの断面図、図3(b)は第2のチップ抵抗器10Bの断面図であり、これら第1のチップ抵抗器10Aと第2のチップ抵抗器10Bの相違点は外部メッキ層が適正に形成されているか否かである。   The products to be separated will be described. FIG. 3A is a cross-sectional view of the first chip resistor 10A, and FIG. 3B is a cross-sectional view of the second chip resistor 10B. These first chips The difference between the resistor 10A and the second chip resistor 10B is whether or not the external plating layer is properly formed.

すなわち、図3(a)に示すように、第1のチップ抵抗器10Aは、直方体形状の絶縁基板11と、絶縁基板11の表面における長手方向両端部に設けられた一対の表電極12と、これら表電極12に接続するように設けられた長方形状の抵抗体13と、両表電極12の一部分と抵抗体13の全面を被覆する絶縁性の保護層14と、絶縁基板11の長手方向両端部に設けられた一対の端面電極15と、これら端面電極15の表面に被着された一対の外部電極16とによって構成されている。外部電極16はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層16aであり、外部接続層は電解メッキによって形成されたSnメッキ層16bである。一方、図3(b)に示すように、第2のチップ抵抗器10Bにはメッキ不良によってSnメッキ層16bが形成されておらず、最外層にNiメッキ層16aが露出した状態となっている。つまり、第1のチップ抵抗器10Aは適正な外部メッキ層を有する良品であるのに対し、第2のチップ抵抗器10BはSnメッキ層16bが形成されていない不良品である。   That is, as shown in FIG. 3A, the first chip resistor 10A includes a rectangular parallelepiped insulating substrate 11, a pair of front electrodes 12 provided at both longitudinal ends of the surface of the insulating substrate 11, A rectangular resistor 13 provided so as to be connected to the surface electrodes 12, an insulating protective layer 14 covering a part of both the surface electrodes 12 and the entire surface of the resistor 13, and both longitudinal ends of the insulating substrate 11 A pair of end face electrodes 15 provided in the part and a pair of external electrodes 16 attached to the surface of these end face electrodes 15. The external electrode 16 has a two-layer structure of a barrier layer and an external connection layer, of which the barrier layer is a Ni plating layer 16a formed by electrolytic plating, and the external connection layer is a Sn plating layer 16b formed by electrolytic plating. . On the other hand, as shown in FIG. 3B, the Sn chip layer 16b is not formed on the second chip resistor 10B due to defective plating, and the Ni plating layer 16a is exposed in the outermost layer. . That is, the first chip resistor 10A is a non-defective product having an appropriate external plating layer, while the second chip resistor 10B is a defective product in which the Sn plating layer 16b is not formed.

前述したように、本実施形態例に係る分別装置は、外部電極のメッキ処理後のチップ抵抗器を良品と不良品に分別するために用いられるものであり、図3に示すような第1のチップ抵抗器10Aと第2のチップ抵抗器10Bがホッパ3に混在した状態で収納される。なお、外部電極16のメッキ処理で内層側のNiメッキ層16aが形成されないことがあるため、第1および第2のチップ抵抗器10A,10Bをホッパ3に収納する前工程で、磁性体であるNiメッキ層16aの磁力を利用して、Niメッキ層16aのない不良品は取り除かれている。すなわち、ホッパ3には、Niメッキ層16aとSnメッキ層16bが適正に形成された良品の第1のチップ抵抗器10Aと、Niメッキ層16aのみが形成されてSnメッキ層16bを有しない不良品の第2のチップ抵抗器10Bが収納される。   As described above, the sorting apparatus according to the present embodiment is used to sort the chip resistors after plating of the external electrodes into non-defective products and defective products, and the first device as shown in FIG. The chip resistor 10 </ b> A and the second chip resistor 10 </ b> B are housed in a mixed state in the hopper 3. In addition, since the Ni plating layer 16a on the inner layer side may not be formed by the plating process of the external electrode 16, it is a magnetic substance in the previous step of housing the first and second chip resistors 10A and 10B in the hopper 3. Using the magnetic force of the Ni plating layer 16a, defective products without the Ni plating layer 16a are removed. That is, the non-defective first chip resistor 10A in which the Ni plating layer 16a and the Sn plating layer 16b are appropriately formed and the Ni plating layer 16a only and the Sn plating layer 16b is not provided in the hopper 3. A non-defective second chip resistor 10B is accommodated.

これらチップ抵抗器10A,10Bはホッパ3の排出口3aから分別台1の中央付近に向けて順次供給されるが、斜めに設置された分別台1の表面は粗面化処理された粗面部1aとなっており、かつ、分別台1には加振装置2から振動が付与されているため、粗面部1aに接触する外部電極の表面状態の違いに応じて、第1のチップ抵抗器10Aと第2のチップ抵抗器10Bは分別台1の粗面部1a上を上下逆向きに移動することになる。   These chip resistors 10A and 10B are sequentially supplied from the discharge port 3a of the hopper 3 toward the vicinity of the center of the sorting table 1, but the surface of the sorting table 1 installed obliquely has a roughened surface portion 1a. Since the vibration is applied from the vibration exciter 2 to the sorting table 1, the first chip resistor 10A and the first chip resistor 10A are changed according to the difference in the surface state of the external electrode in contact with the rough surface portion 1a. The second chip resistor 10 </ b> B moves upside down on the rough surface portion 1 a of the sorting table 1.

すなわち、第1のチップ抵抗器10Aの外部電極に露出するSnメッキ層16bと第2のチップ抵抗器10Bの外部電極に露出するNiメッキ層16aの表面状態を比較した場合、Snメッキ層16bの方が粗くて柔らかであるため、第1のチップ抵抗器10Aは分別台1の上方(図2の矢印A方向)に向かって進行した後、分別台1の上端から移送ベルト4へと移送される。これに対しNiメッキ層16aの表面状態は滑らかで硬いため、第2のチップ抵抗器10Bは分別台1の下方(図2の矢印B方向)に向かってへ進行した後、分別台1の下端から落下して回収箱5に収納される。その際、分別台1の下端側は粗面部1aに比べて面粗度の小さい非粗面部1bとなっているため、分別台1の粗面部1a上を下降する第2のチップ抵抗器10Bが非粗面部1bで滞留してしまうことを防止でき、第2のチップ抵抗器10Bを不良品としてスムーズに回収することができる。   That is, when comparing the surface state of the Sn plating layer 16b exposed to the external electrode of the first chip resistor 10A and the Ni plating layer 16a exposed to the external electrode of the second chip resistor 10B, the Sn plating layer 16b Since the first chip resistor 10A travels upward (in the direction of arrow A in FIG. 2) of the sorting table 1, the first chip resistor 10A is transferred from the upper end of the sorting table 1 to the transfer belt 4. The On the other hand, since the surface state of the Ni plating layer 16a is smooth and hard, the second chip resistor 10B proceeds downward (in the direction of arrow B in FIG. 2) of the sorting table 1 and then the lower end of the sorting table 1 And is stored in the collection box 5. At this time, since the lower end side of the sorting table 1 is a non-rough surface portion 1b having a smaller surface roughness than the rough surface portion 1a, the second chip resistor 10B descending on the rough surface portion 1a of the sorting table 1 is provided. It is possible to prevent stagnation at the non-rough surface portion 1b, and the second chip resistor 10B can be smoothly recovered as a defective product.

以上説明したように、本実施形態例に係るチップ抵抗器の分別方法では、表面が粗面化処理された平坦な分別台1を傾斜状態に配設し、この分別台1に振動を付与した状態でチップ抵抗器を搭載すると、最外層にSnメッキ層16bが形成された第1のチップ部品10AとSnメッキ層16bが形成されずにNiメッキ層16aを露出させた第2のチップ部品10Bとの表面状態の違いに応じて、これら第1のチップ部品10Aと第2のチップ部品10Bが分別台1の表面を上下逆向きに移動するため、良品である第1のチップ部品10Aと不良品である第2のチップ部品10Bとを確実に分別することができる。   As described above, in the chip resistor sorting method according to this embodiment, the flat sorting table 1 whose surface is roughened is disposed in an inclined state, and vibration is applied to the sorting table 1. When the chip resistor is mounted in the state, the first chip component 10A in which the Sn plating layer 16b is formed on the outermost layer and the second chip component 10B in which the Ni plating layer 16a is exposed without forming the Sn plating layer 16b. The first chip component 10A and the second chip component 10B move upside down on the surface of the sorting table 1 according to the difference in surface state between the first chip component 10A and the non-defective first chip component 10A. The non-defective second chip component 10B can be reliably separated.

また、本実施形態例に係るチップ抵抗器の分別装置では、表面が粗面化処理された分別台1を斜めに設置すると共に、この分別台1に加振装置2から振動を付与するようになっており、ホッパ3から分別台1の中央付近に第1のチップ部品10Aと第2のチップ部品10Bを供給すると、両者の外部メッキ層(Snメッキ層16b)の有無による表面状態の違いに応じて、第1のチップ部品10Aと第2のチップ部品10Bが分別台1の表面を上下逆向きに移動するため、良品である第1のチップ部品10Aと不良品である第2のチップ部品10Bとを確実に分別することができる。しかも、分別台1の下端側に表面粗さを滑らかにした非粗面部1bが形成されているため、分別台1の粗面部1a上を下降する第2のチップ抵抗器10Bが非粗面部1bで滞留してしまうことを防止でき、第2のチップ抵抗器10Bを不良品としてスムーズに回収することができる。   In the chip resistor separation device according to this embodiment, the separation table 1 whose surface is roughened is installed obliquely, and vibration is applied to the separation table 1 from the vibration device 2. When the first chip component 10A and the second chip component 10B are supplied from the hopper 3 to the vicinity of the center of the sorting table 1, the difference in surface state due to the presence or absence of the external plating layer (Sn plating layer 16b) Accordingly, since the first chip component 10A and the second chip component 10B move upside down on the surface of the sorting table 1, the first chip component 10A which is a non-defective product and the second chip component which is a defective product. 10B can be reliably separated. Moreover, since the non-rough surface portion 1b having a smooth surface roughness is formed on the lower end side of the sorting table 1, the second chip resistor 10B descending on the rough surface portion 1a of the sorting table 1 is replaced with the non-rough surface portion 1b. The second chip resistor 10B can be smoothly recovered as a defective product.

なお、上記実施形態例では、外部電極16の最外層にSnメッキ層16bが形成されたチップ抵抗器を分別対象としていて説明したが、Snメッキ層の代わりにAuメッキ層やCuメッキ層を形成したチップ抵抗器についても適用可能であり、その場合も、AuやCu等からなる外層側のメッキ層とNiやCrなどからなる内層側のメッキ層との表面状態の違いに応じて、第1のチップ部品と第2のチップ部品を分別台1上で上下逆向きに進行させることができる。   In the above embodiment, the chip resistor having the Sn plating layer 16b formed on the outermost layer of the external electrode 16 has been described as an object of separation, but an Au plating layer or a Cu plating layer is formed instead of the Sn plating layer. The chip resistor can also be applied. In this case as well, the first resistor is formed according to the difference in the surface state between the outer plating layer made of Au, Cu, or the like and the inner plating layer made of Ni, Cr, or the like. The chip component and the second chip component can be made to move upside down on the sorting table 1.

また、上記実施形態例では、分別対象の製品としてチップ抵抗器を例示して説明したが、本発明に係る分別方法および分別装置は、チップコンデンサ等の他の電子部品チップにも適用可能である。   In the above embodiment, the chip resistor is exemplified as the product to be sorted. However, the sorting method and sorting device according to the present invention can be applied to other electronic component chips such as a chip capacitor. .

1 分別台
1a 粗面部
1b 非粗面部
2 加振装置
3 ホッパ
4 移送ベルト
5 回収箱
10A 第1のチップ抵抗器
10B 第2のチップ抵抗器
11 絶縁基板
12 表電極
13 抵抗体
14 保護層
15 端面電極
16 外部電極
16a Niメッキ層
16b Snメッキ層
DESCRIPTION OF SYMBOLS 1 Sorting table 1a Rough surface part 1b Non-rough surface part 2 Excitation apparatus 3 Hopper 4 Transfer belt 5 Recovery box 10A 1st chip resistor 10B 2nd chip resistor 11 Insulating substrate 12 Surface electrode 13 Resistor 14 Protective layer 15 End surface Electrode 16 External electrode 16a Ni plating layer 16b Sn plating layer

Claims (2)

角形のチップ本体の端面に設けられた端面電極の表面に外部メッキ層が形成された第1のチップ部品と、前記端面電極の表面に外部メッキ層が形成されていない第2のチップ部品とに分別するための分別方法であって、
表面が粗面化処理された平坦な分別台を傾斜状態に配設し、この分別台上に前記第1のチップ部品と前記第2のチップ部品を搭載した状態で該分別台に振動を付与することにより、前記第1のチップ部品と前記第2のチップ部品を上下逆向きに移送させるようにしたことを特徴とする電子部品チップの分別方法。
A first chip component in which an external plating layer is formed on the surface of the end surface electrode provided on the end surface of the square chip body, and a second chip component in which the external plating layer is not formed on the surface of the end surface electrode. A sorting method for sorting,
A flat sorting table whose surface is roughened is disposed in an inclined state, and vibration is applied to the sorting table with the first chip component and the second chip component mounted on the sorting table. By doing so, the first chip component and the second chip component are transported in the upside down direction.
角形のチップ本体の端面に設けられた端面電極の表面に外部メッキ層が形成された第1のチップ部品と、前記端面電極の表面に外部メッキ層が形成されていない第2のチップ部品とに分別するための分別装置であって、
表面が粗面化処理されて傾斜状態に配設された平坦な分別台と、この分別台に振動を付与する加振装置と、前記分別台の表面中央部に前記第1のチップ部品と前記第2のチップ部品を供給するホッパとを備え、前記分別台の表面下端側に表面粗さを滑らかにした非粗面部が形成されていることを特徴とする電子部品チップの分別装置。
A first chip component in which an external plating layer is formed on the surface of the end surface electrode provided on the end surface of the square chip body, and a second chip component in which the external plating layer is not formed on the surface of the end surface electrode. A sorting device for sorting,
A flat separation table whose surface is roughened and disposed in an inclined state, a vibration device for applying vibration to the separation table, the first chip component and the above-mentioned at the center of the surface of the separation table An electronic component chip sorting apparatus, comprising: a hopper for supplying a second chip component, wherein a non-rough surface portion having a smooth surface roughness is formed on a lower end side of the surface of the sorting table.
JP2015156329A 2015-08-06 2015-08-06 Electronic component chip sorting method and sorting device Active JP6572052B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015156329A JP6572052B2 (en) 2015-08-06 2015-08-06 Electronic component chip sorting method and sorting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015156329A JP6572052B2 (en) 2015-08-06 2015-08-06 Electronic component chip sorting method and sorting device

Publications (2)

Publication Number Publication Date
JP2017035641A true JP2017035641A (en) 2017-02-16
JP6572052B2 JP6572052B2 (en) 2019-09-04

Family

ID=58047544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015156329A Active JP6572052B2 (en) 2015-08-06 2015-08-06 Electronic component chip sorting method and sorting device

Country Status (1)

Country Link
JP (1) JP6572052B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018126688A (en) * 2017-02-08 2018-08-16 Koa株式会社 Classification method and classification device of electronic component chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6238282A (en) * 1985-08-12 1987-02-19 株式会社村田製作所 Sorting apparatus
JPS6342781A (en) * 1986-08-08 1988-02-23 株式会社神戸製鋼所 Vibrating sorter
JPH04267979A (en) * 1991-02-22 1992-09-24 Taiyo Yuden Co Ltd Apparatus for separating prismatic body and rolling body
JPH0938521A (en) * 1995-07-26 1997-02-10 Murata Mfg Co Ltd Fractionation device and fractionation method
JP2005021758A (en) * 2003-06-30 2005-01-27 Taiyo Kagaku Kogyo Kk Separation method and separation apparatus
JP2005021792A (en) * 2003-07-01 2005-01-27 Murata Mfg Co Ltd Vibration separator
JP2010207883A (en) * 2009-03-11 2010-09-24 Mitsubishi Electric Corp Solder paste recycling method and device therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6238282A (en) * 1985-08-12 1987-02-19 株式会社村田製作所 Sorting apparatus
JPS6342781A (en) * 1986-08-08 1988-02-23 株式会社神戸製鋼所 Vibrating sorter
JPH04267979A (en) * 1991-02-22 1992-09-24 Taiyo Yuden Co Ltd Apparatus for separating prismatic body and rolling body
JPH0938521A (en) * 1995-07-26 1997-02-10 Murata Mfg Co Ltd Fractionation device and fractionation method
JP2005021758A (en) * 2003-06-30 2005-01-27 Taiyo Kagaku Kogyo Kk Separation method and separation apparatus
JP2005021792A (en) * 2003-07-01 2005-01-27 Murata Mfg Co Ltd Vibration separator
JP2010207883A (en) * 2009-03-11 2010-09-24 Mitsubishi Electric Corp Solder paste recycling method and device therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018126688A (en) * 2017-02-08 2018-08-16 Koa株式会社 Classification method and classification device of electronic component chip

Also Published As

Publication number Publication date
JP6572052B2 (en) 2019-09-04

Similar Documents

Publication Publication Date Title
US7397118B2 (en) Ceramic chip-type electronic component and method of making the same
US7362559B2 (en) Ceramic chip-type electronic component with electrode covering resin and method of making the same
US10522289B2 (en) Electronic component and electronic component series including the same
US20170287634A1 (en) Electronic component, inductor core member, and inductor
JP5911899B2 (en) Board inspection apparatus and component mounting apparatus
US20170012081A1 (en) Chip package and manufacturing method thereof
US11817249B2 (en) Inductor component
JP3163953B2 (en) Sorting device and sorting method
JP2007095927A (en) Wiring board and its production method
JP6572052B2 (en) Electronic component chip sorting method and sorting device
KR101271326B1 (en) Separator of Multi Layer Ceramic Capacitor
JP2012104547A (en) Electronic component and manufacturing method thereof
KR20150115184A (en) Multi-layered ceramic capacitor and board having the same mounted thereon
JP2018126688A (en) Classification method and classification device of electronic component chip
JP5974490B2 (en) Electronic component element supply device
JP5067395B2 (en) Parts feeder
JP7205846B2 (en) CONVEYING DEVICE, CONVEYING METHOD, AND APPEARANCE INSPECTION DEVICE
US6812692B2 (en) Inspection terminal for inspecting electronic chip component, and inspection method and inspection apparatus using the same
KR20160053682A (en) Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon
CN104135815B (en) A kind of board structure of circuit for preventing metal pad to be scraped off and manufacture method
CN106158370B (en) The pose discrimination method and device of laminated ceramic capacitor, the manufacturing method of laminated ceramic capacitor string
JP2015156465A (en) Chip type coil component and substrate with the component mounted thereon
JP2003224216A (en) Stacked electronic chip
JP4251013B2 (en) Chip type electronic component sorting device
JP3744480B2 (en) Manufacturing method of chip parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190809

R150 Certificate of patent or registration of utility model

Ref document number: 6572052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250