JP2017034805A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2017034805A JP2017034805A JP2015151048A JP2015151048A JP2017034805A JP 2017034805 A JP2017034805 A JP 2017034805A JP 2015151048 A JP2015151048 A JP 2015151048A JP 2015151048 A JP2015151048 A JP 2015151048A JP 2017034805 A JP2017034805 A JP 2017034805A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- command value
- value
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明の実施形態は、電力変換装置に関する。 Embodiments described herein relate generally to a power conversion apparatus.
従来から、交流電気車では、車上の電力変換装置において架線の交流電圧を直流電圧に変換するコンバータ装置を備えている。コンバータ装置は、ＰＷＭ（pulse width modulation）動作により電力変換を行うが、入力電流にスイッチングキャリアに伴う高調波が重畳される。重畳される高調波成分は抑制するのが望ましい。 Conventionally, an AC electric vehicle includes a converter device that converts an AC voltage of an overhead wire into a DC voltage in a power converter on the vehicle. The converter device performs power conversion by a PWM (pulse width modulation) operation, but a harmonic accompanying the switching carrier is superimposed on the input current. It is desirable to suppress superimposed harmonic components.
例えば、入力電流の高調波成分を抑制する技術としては、変圧器の複数の二次巻線に複数のコンバータを接続し、コンバータ間のキャリアに位相差を設定して動作させることで、一次側入力電流の特定の高調波成分を抑制する技術が提案されている。 For example, as a technique for suppressing the harmonic component of the input current, a plurality of converters are connected to a plurality of secondary windings of a transformer, and a phase difference is set in a carrier between the converters to operate the primary side. Techniques for suppressing specific harmonic components of the input current have been proposed.
しかしながら一次巻線側に流れる一次側電流の高調波成分を抑制できても、二次巻線に流れる二次側電流の高調波成分は、各コンバータ間の位相差とは関係なく、コンバータのキャリア周波数や出力電圧レベル数に依存する。 However, even if the harmonic component of the primary current that flows to the primary winding can be suppressed, the harmonic component of the secondary current that flows to the secondary winding does not depend on the phase difference between the converters. Depends on frequency and number of output voltage levels.
２レベルコンバータやキャリア周波数の低いコンバータでは、二次側電流の高調波が高くなり、主変圧器の高調波損失が大きくなる。高調波損失は、コンバータがスイッチングしている限り、負荷量とはほぼ無関係に発生する。 In a two-level converter or a converter with a low carrier frequency, the harmonic of the secondary current becomes high and the harmonic loss of the main transformer becomes large. As long as the converter is switching, harmonic losses occur almost independently of the load.
そこで、複数の回路を組み合わせた上で、高調波を抑制するマルチレベル回路の適用が考えられる。例えば、２レベルコンバータと３レベルコンバータとを組み合わせたマルチレベルコンバータの電流は、従来の２レベルコンバータや３レベルコンバータと比較して高調波成分が抑制できる。 Therefore, it is conceivable to apply a multi-level circuit that suppresses harmonics after combining a plurality of circuits. For example, the current of a multi-level converter that combines a two-level converter and a three-level converter can suppress higher harmonic components than a conventional two-level converter or three-level converter.
しかしながら、２レベルコンバータと３レベルコンバータとを組み合わせたマルチレベルコンバータを、それぞれの二次巻線に接続した場合、回路を構成する素子数や素子ゲート線などの部品点数が増加する。 However, when a multi-level converter in which a two-level converter and a three-level converter are combined is connected to each secondary winding, the number of elements constituting the circuit and the number of parts such as element gate lines increase.
本発明は、上記に鑑みてなされたものであって、素子数を低減して、信頼性を向上させた電力変換装置を提供することを目的とする。 This invention is made | formed in view of the above, Comprising: It aims at providing the power converter device which reduced the number of elements and improved reliability.
実施形態の電力変換装置は、第１の２レベルコンバータと、第２の２レベルコンバータと、３レベルコンバータとを備える。第１の２レベルコンバータは、第１のコンデンサが設けられ、スイッチング素子と当該スイッチング素子と逆並列に接続されるダイオードとを有する一方のスイッチングデバイスが、単相交流電力を供給する電源と接続される第１の接続点を介して２個直列且つ第１のコンデンサに並列に接続され、他方のスイッチングデバイスが、第２の接続点を介して２個直列且つ第１のコンデンサと並列に接続される。第２の２レベルコンバータは、第２のコンデンサが設けられ、一方のスイッチングデバイスが、電源と接続される第３の接続点を介して２個直列且つ第２のコンデンサに並列に接続され、他方のスイッチングデバイスが、第４の接続点を介して２個直列且つ第２のコンデンサと並列に接続される。３レベルコンバータは、２個直列接続される第３のコンデンサが設けられ、一方のスイッチングデバイスが第２の接続点に接続される第５の接続点を介して２個直列且つ２個直列接続される第３のコンデンサと並列に接続され、他方のスイッチングデバイスが、第６の接続点を介して２個直列且つ２個直列接続される第３のコンデンサと並列に接続され、第６の接続点から中性点までの経路上に、複数のスイッチングデバイスを逆極性に直列に接続する双方向スイッチが設けられ、２個直列接続される第３のコンデンサと並列に、第１のコンデンサ、第２のコンデンサ、及び第３のコンデンサのうちいずれか一つ以上から電力が供給される負荷と接続され、第４の接続点が第５の接続点又は第６の接続点に接続される。 The power converter of the embodiment includes a first two-level converter, a second two-level converter, and a three-level converter. In the first two-level converter, a first capacitor is provided, and one switching device having a switching element and a diode connected in antiparallel with the switching element is connected to a power source that supplies single-phase AC power. Are connected in series with the first capacitor via the first connection point, and connected in parallel with the first capacitor via the second connection point. The In the second two-level converter, a second capacitor is provided, and one switching device is connected in series and in parallel to the second capacitor via a third connection point connected to the power source, and the other Are connected in series and in parallel with the second capacitor via the fourth connection point. Two 3-level converters are provided with a third capacitor connected in series, and two switching devices are connected in series via a fifth connection point where one switching device is connected to the second connection point. And the other switching device is connected in parallel with the third capacitor connected in series and two in series via the sixth connection point, and connected to the sixth connection point. A bidirectional switch for connecting a plurality of switching devices in series with opposite polarity in series is provided on the path from to the neutral point, and in parallel with the third capacitor connected in series, the first capacitor, the second capacitor The fourth connection point is connected to the fifth connection point or the sixth connection point. The load is supplied with power from at least one of the capacitor and the third capacitor.
（第１の実施形態）
図１は、第１の実施形態にかかるマルチレベルコンバータ１を含む電力変換装置１１のコンバータ間の接続を例示した図である。図１に示すように、本実施形態にかかる電力変換装置１１は、単相３レベルコンバータ５０に対して、第１の単相２レベルＰＷＭコンバータ４０を直列接続すると共に、単相３レベルコンバータ５０に対して、第２の単相２レベルＰＷＭコンバータ６０を直列接続する。また、第１の単相２レベルＰＷＭコンバータ４０、及び第２の単相２レベルＰＷＭコンバータ６０は、並列接続されている。
(First embodiment)
FIG. 1 is a diagram illustrating connections between converters of a
図１に示されるマルチレベルコンバータ１は、単相交流電力を直流電力に変換した後、負荷３に対して電力を供給する。なお、本実施形態は、電力変換装置１１が搭載される車両を制限するものではなく、様々な車両に搭載して良い。負荷３は、本実施形態ではインバータとモータで構成されているが、どのような構成でも良い。
A
図１に示されるように、第１の単相２レベルＰＷＭコンバータ４０は、第１の接続点４１と、第２の接続点４２と、を有している。また、第２の単相２レベルＰＷＭコンバータ６０は、第３の接続点６１と、第４の接続点６２と、を有している。また、単相３レベルコンバータ５０は、第５の接続点４２ａと、第６の接続点４２ｂと、を有している。第５の接続点４２ａは、第２の接続点４２及び第４の接続点６２と接続されている。第６の接続点４２ｂは、第１の接続点４１及び第３の接続点６１と接続されている。
As shown in FIG. 1, the first single-phase two-
図２は、従来の多重式コンバータのコンバータ間の接続を例示した図である。ところで、従来から、複数の二次巻線に複数のコンバータを接続する手法は用いられていた。図２に示されるように、従来の多重式コンバータでは、第１のＰＷＭコンバータ２０１及び第２のＰＷＭコンバータ２０２が、それぞれ負荷２０３に対して直列に接続されていた。
FIG. 2 is a diagram illustrating connections between converters of a conventional multiplex converter. By the way, conventionally, a method of connecting a plurality of converters to a plurality of secondary windings has been used. As shown in FIG. 2, in the conventional multiplex converter, the
このような従来の多重式コンバータのＰＷＭコンバータを、単相２レベルＰＷＭコンバータと単相３レベルコンバータとを組み合わせたマルチレベルコンバータで置き換えると、単相２レベルＰＷＭコンバータ２個と単相３レベルコンバータ２個とを組み合わせた構成となる。このような構成では、部品点数が多くなる。 When the conventional PWM converter of the multiple converter is replaced with a multi-level converter in which a single-phase two-level PWM converter and a single-phase three-level converter are combined, two single-phase two-level PWM converters and a single-phase three-level converter It becomes the composition which combined two. In such a configuration, the number of parts increases.
そこで、本実施形態のマルチレベルコンバータ１を含む電力変換装置１１では、単相２レベルＰＷＭコンバータを２個、及び単相３レベルコンバータ１個を備えた上で、上述した接続を行うこととした。これにより、部品点数の削減が可能となる。次に、本実施形態の電力変換装置１１の構成について説明する。
Therefore, in the
図３は、本実施形態のマルチレベルコンバータ１を含む電力変換装置１１の構成を例示した図である。図３に示されるように、電力変換装置１１は、図１で示した構成の具体例であり、第１の単相２レベルＰＷＭコンバータ４０と、第２の単相２レベルＰＷＭコンバータ６０と、単相３レベルコンバータ５０と、を備えている。
FIG. 3 is a diagram illustrating a configuration of the
電力変換装置１１は、主変圧器１１０を介して電力系統等の交流電源１００と接続している。
The
第１の単相２レベルＰＷＭコンバータ４０は、スイッチングデバイス４ａ〜４ｄと、（直流）コンデンサ１４と、で構成される。第１の接続点４１は、主変圧器１１０の第１の二次巻線１１０ａを介して単相交流電力を供給する交流電源１００と接続される。そして、スイッチングデバイス４ａ、４ｂは、第１の接続点４１を介して、２個直列且つ当該コンデンサ１４と並列に接続される。第２の接続点４２は、単相３レベルコンバータ５０の第５の接続点４２ａと接続される。そして、スイッチングデバイス４ｃ、４ｄが、第２の接続点４２を介して、２個直列且つコンデンサ１４と並列に接続される。
The first single-phase two-
なお、各スイッチングデバイス４ａ〜４ｄには、自己消弧能力を有すると共にスイッチングを行うトランジスタと、トランジスタに対して逆並列に接続された（還流）ダイオードと、が含まれている。また、以降に示されるスイッチングデバイス６ａ〜６ｄ、及びスイッチングデバイス５ａ〜５ｆも同様の構成とする。
Each of the
第１の単相２レベルＰＷＭコンバータ４０は、コンデンサ１４より交流電源１００側に、スイッチングデバイス４ａと、スイッチングデバイス４ｂと、を直列に接続している。スイッチングデバイス４ａは、コンデンサ１４の正電位側に設けられ、スイッチングデバイス４ｂは、コンデンサ１４の負電位側に設けられている。第１の単相２レベルＰＷＭコンバータ４０は、スイッチングデバイス４ａとスイッチングデバイス４ｂとの間の第１の接続点４１を交流入出力点とし、第１の接続点４１から、主変圧器１１０の第１の二次巻線１１０ａを介して電力系統等の交流電源１００と接続されている。
The first single-phase two-
また、第１の単相２レベルＰＷＭコンバータ４０は、コンデンサ１４より負荷３側に、スイッチングデバイス４ｃと、スイッチングデバイス４ｄと、を直列に接続している。スイッチングデバイス４ｃは、コンデンサ１４の正電位側に設けられ、スイッチングデバイス４ｄは、コンデンサ１４の負電位側に設けられている。そして、スイッチングデバイス４ｃとスイッチングデバイス４ｄと、の間の第２の接続点４２（交流入出力点）から単相３レベルコンバータ５０と接続されている。
The first single-phase two-
第２の単相２レベルＰＷＭコンバータ６０は、単相コンバータであり、スイッチングデバイス６ａ〜６ｄと、（直流）コンデンサ１６と、で構成される。第３の接続点６１は、主変圧器１１０の二次巻線１１０ｂを介して単相交流電力を供給する交流電源１００と接続される。また、第２の単相２レベルＰＷＭコンバータ６０は、スイッチングデバイス６ａ、６ｂが、主変圧器１１０の第２の二次巻線１１０ｂを介して２個直列且つコンデンサ１６と並列に接続される。第４の接続点６２は、単相３レベルコンバータ５０の第５の接続点４２ａと接続される。そして、スイッチングデバイス６ｃ、６ｄが、第４の接続点６２を介して２個直列且つコンデンサ１６と並列に接続される。
The second single-phase two-
第２の単相２レベルＰＷＭコンバータ６０は、コンデンサ１６より交流電源１００側に、スイッチングデバイス６ａと、スイッチングデバイス６ｂと、を直列に接続している。スイッチングデバイス６ａは、コンデンサ１６の正電位側に設けられ、スイッチングデバイス６ｂは、コンデンサ１６の負電位側に設けられている。そして、第２の単相２レベルＰＷＭコンバータ６０は、スイッチングデバイス６ａとスイッチングデバイス６ｂとの間の第３の接続点６１を交流入出力点とし、第３の接続点６１から、主変圧器１１０の二次巻線１１０ｂを介して電力系統等の交流電源１００と接続されている。
In the second single-phase two-
また、単相２レベルＰＷＭコンバータ６０は、コンデンサ１６より負荷３側に、スイッチングデバイス６ｃと、スイッチングデバイス６ｄと、を直列に接続している。スイッチングデバイス６ｃは、コンデンサ１６の正電位側に設けられ、スイッチングデバイス６ｄは、コンデンサ１６の負電位側に設けられている。そして、スイッチングデバイス６ｃとスイッチングデバイス６ｄと、の間の第４の接続点６２（交流入出力点）から単相３レベルコンバータ５０と接続されている。
The single-phase two-
次に、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０と、負荷３と、の間に接続されている単相３レベルコンバータ５０について説明する。単相３レベルコンバータ５０は、２個のレグと、双方向スイッチングデバイス７と、コンデンサ部１５と、を備える。コンデンサ部１５は、コンデンサ１５ａ、及びコンデンサ１５ｂで構成されている。
Next, the single-phase three-
単相３レベルコンバータ５０が備える２個のレグのうち一方は、スイッチングデバイス５ａ、５ｂにより構成される。スイッチングデバイス５ａ、５ｂは、（第２の接続点４２と第４の接続点６２と接続される）第５の接続点４２ａを介して２個直列接続されている。スイッチングデバイス５ａ、５ｂは、２個直列接続されるコンデンサ１５ａ、１５ｂと並列に接続される。
One of the two legs included in the single-phase three-
スイッチングデバイス５ａは、コンデンサ部１５の正電位と第５の接続点４２ａとの間に接続される。スイッチングデバイス５ｂは、コンデンサ部１５の負電位と第５の接続点４２ａとの間に接続される。第５の接続点４２ａは、第２の接続点４２および第４の接続点６２と接続する点とする。まず、スイッチングデバイス５ａと５ｂは、コンデンサ部１５と並列に、負荷３と接続されている。これにより、負荷３は、コンデンサ１４、１６、及びコンデンサ部のうちいずれか一つ以上から電力が供給される。
The
単相３レベルコンバータ５０が備える２個のレグのうち他方は、スイッチングデバイス５ｃ、５ｄにより構成される。スイッチングデバイス５ｃ、５ｄは、第６の接続点４２ｂを介して２個直列に接続されている。スイッチングデバイス５ｃ、５ｄは、２個直列接続されるコンデンサ１５ａ、１５ｂと並列に接続される。
The other of the two legs included in the single-phase three-
スイッチングデバイス５ｃは、コンデンサ部１５の正電位と（双方向スイッチングデバイス７及び中性点９側と接続する）第６の接続点４２ｂとの間に接続される。スイッチングデバイス５ｄは、コンデンサ部１５の負電位と第６の接続点４２ｂの間に接続される。
The
他方のレグの第６の接続点４２ｂ（他方の交流入出力点）から、負荷３側且つ中性点９までの経路上に、双方向スイッチングデバイス７が設けられている。双方向スイッチングデバイス７は、逆極性に直列に接続されたスイッチングデバイス５ｅ、５ｆを有している。
The bidirectional switching device 7 is provided on the path from the
単相３レベルコンバータ５０は、スイッチングデバイス５ｃ、５ｄ、５ｅを接続する第６の接続点４２ｂを交流入出力点とし、主変圧器１１０を介して電力系統等の交流電源１００と接続される。
The single-phase three-
また、双方向スイッチングデバイス７の負荷３側には、コンデンサ部１５が設けられている。
A
コンデンサ部１５は、コンデンサ１５ａ、コンデンサ１５ｂを有している。コンデンサ１５ａとコンデンサ１５ｂは直列に接続される。コンデンサ１５ａ、１５ｂの間は、中性点９と接続される。
The
コンデンサ１５ａは、負荷３の正電位導線１０ａを正側に、中性点９を負側に接続する。コンデンサ１５ｂは、中性点９を正側に、負荷３の負電位導線１０ｂを負側に接続する。
The
また、本実施形態の電力変換装置１１においては、マルチレベルコンバータ１の状態を検出するための各種検出器が設けられている。本実施形態の電力変換装置１１では、第１の電流センサー４４と、第２の電流センサー６４と、第１の電圧センサー４３と、第２の電圧センサー６３と、第３の電圧センサー５３ａと、第４の電圧センサー５３ｂと、を備えている。
Moreover, in the
第１の電流センサー４４は、第１の単相２レベルＰＷＭコンバータ４０の入力電流値ｉs1を検出し、検出結果を制御基板１５０に出力する。
The first
第２の電流センサー６４は、第２の単相２レベルＰＷＭコンバータ６０の入力電流値ｉs2を検出し、検出結果を制御基板１５０に出力する。
The second
第１の電圧センサー４３は、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４の電圧値ｖDCH1を検出し、検出結果を制御基板１５０に出力する。
The first voltage sensor 43 detects the voltage value v DCH1 of the capacitor 14 of the first single-phase two-
第２の電圧センサー６３は、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の電圧値ｖDCH2を検出し、検出結果を制御基板１５０に出力する。
Second voltage sensor 63 detects voltage value v DCH2 of capacitor 16 of second single-phase two-
第３の電圧センサー５３ａは、単相３レベルコンバータ５０のコンデンサ１５ａの電圧値ｖDCPを検出し、検出結果を制御基板１５０に出力する。
第４の電圧センサー５３ｂは、単相３レベルコンバータ５０のコンデンサ１５ｂの電圧値ｖDCNを検出し、検出結果を制御基板１５０に出力する。
The
そして、制御基板１５０は、指令値生成部１５１と、制御部１５２と、を備え、マルチレベルコンバータ１を制御する。
The
指令値生成部１５１は、車両の制御に基づいて、単相３レベルコンバータ５０の直流電圧指令値VDC_ref、第１の単相２レベルＰＷＭコンバータ４０の直流電圧指令値VDCH1_ref、及び第２の単相２レベルＰＷＭコンバータ６０の直流電圧指令値VDCH2_refを生成する。
Command
制御部１５２は、指令値生成部１５１により生成された直流電圧指令値と、各種センサーからの検出結果と、主変圧器１１０の電圧値（以下、電源電圧検出値とも称す）ｖsと、負荷３内部のインバータの出力電圧実効値ｖinvと、出力電流実効値ｉinvと、に基づいて、単相３レベルコンバータ５０と、第１の単相２レベルＰＷＭコンバータ４０と、第２の単相２レベルＰＷＭコンバータ６０と、を制御する。
The
このため、本実施形態の制御部１５２は、第１の単相２レベルＰＷＭコンバータ４０に対して、第１の単相２レベルＰＷＭコンバータ４０用の電圧指令値ｖHC1_refと、第１の単相２レベルＰＷＭコンバータ４０用のゲート信号と、を出力する。また、制御部１５２は、第２の単相２レベルＰＷＭコンバータ４０に対して、第２の単相２レベルＰＷＭコンバータ６０用の電圧指令値ｖHC2_refと、第２の単相２レベルＰＷＭコンバータ６０用のゲート信号と、を出力する。本実施形態の制御部１５２は、単相３レベルコンバータ５０に対して、単相３レベルコンバータ５０用の電圧指令値ｖ3lv_refと、単相３レベルコンバータ５０用のゲート信号と、を出力する。
For this reason, the
図４は、本実施形態の制御部１５２の構成を例示したブロック図である。図４に示されるように、制御部１５２は、第１の演算部４０１と、第２の演算部４０２と、実効値演算部４０３と、ＰＬＬブロック部４０４と、ｓｉｎ演算部４０５と、を備えている。
FIG. 4 is a block diagram illustrating the configuration of the
また、制御部１５２は、さらに、パラメータ等を入力するための構成として、入力Ｉ／Ｆ４５１と、入力処理部４５２と、第１のセンサー入力Ｉ／Ｆ４６１と、第２のセンサー入力Ｉ／Ｆ４６２と、第３のセンサー入力Ｉ／Ｆ４６３と、第４のセンサー入力Ｉ／Ｆ４６４と、第５のセンサー入力Ｉ／Ｆ４６５と、第６のセンサー入力Ｉ／Ｆ４６６と、第７のセンサー入力Ｉ／Ｆ４６７と、を備える。
Further, the
入力Ｉ／Ｆ４５１は、負荷３に含まれているインバータから検出された、当該インバータの出力電圧実効値ｖinvと、当該インバータの出力電流実効値ｉinvと、を入力処理する。
The input I /
入力処理部４５２は、指令値生成部１５１により生成された指令値を入力処理する。本実施形態の入力処理部４５２は、指令値生成部１５１から、単相３レベルコンバータ５０の直流電圧指令値VDC_refと、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４の直流電圧指令値VDCH1_refと、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧指令値VDCH2_refと、を入力処理する。
The
第１のセンサー入力Ｉ／Ｆ４６１は、主変圧器１１０で検出された電源電圧検出値ｖsを入力処理する。
The first sensor input I / F461, the input processing the detected power supply voltage detection value v s in the
第２のセンサー入力Ｉ／Ｆ４６２は、第３の電圧センサー５３ａから、単相３レベルコンバータ５０のコンデンサ１５ａの実際の電圧値ｖDCPを入力処理する。
The second sensor input I /
第３のセンサー入力Ｉ／Ｆ４６３は、第４の電圧センサー５３ｂから、単相３レベルコンバータ５０のコンデンサ１５ｂの実際の電圧値ｖDCNを入力処理する。
The third sensor input I /
第４のセンサー入力Ｉ／Ｆ４６４は、第１の電圧センサー４３から、コンデンサ１４の実際の電圧値ｖDCH1を入力処理する。
The fourth sensor input I /
第５のセンサー入力Ｉ／Ｆ４６５は、第２の電圧センサー６３から、コンデンサ１６の実際の電圧値ｖDCH2を入力処理する。 The fifth sensor input I / F 465 inputs the actual voltage value v DCH2 of the capacitor 16 from the second voltage sensor 63.
第６のセンサー入力Ｉ／Ｆ４６６は、第１の電流センサー４４から、第１の単相２レベルＰＷＭコンバータ４０の入力電流ｉs1を入力処理する。
The sixth sensor input I /
第７のセンサー入力Ｉ／Ｆ４６７は、第２の電流センサー６４から、第２の単相２レベルＰＷＭコンバータ６０の入力電流ｉs2を入力処理する。
The seventh sensor input I / F 467 performs input processing on the input current i s2 of the second single-phase two-
第１の演算部４０１は、入力Ｉ／Ｆ４５１により入力処理された、インバータの出力電圧実効値ｖinvと、インバータの出力電流実効値ｉinvとを乗算し、乗算結果を出力する。
The first
実効値演算部４０３は、第１のセンサー入力Ｉ／Ｆ４６１により入力処理された、電源電圧検出値ｖsから実効値を演算し、演算結果を出力する。
The effective
第２の演算部４０２は、第１の演算部４０１の演算結果を、実効値演算部４０３から出力された実効値を除算することで、負荷電流フィードフォーワード値ｉs_FFを算出する。
The
ＰＬＬブロック部４０４は、電源電圧検出値ｖsに対してフィードバック制御を加えて、電源電圧の位相θを示す信号を出力する。
ｓｉｎ演算部４０５は、電源電圧の位相θから、ｓｉｎθ（なお、電源電圧の位相θ）を演算して出力する。
The
さらに、制御部１５２は、３レベル用直流電圧制御部４１１と、第１の２レベル用直流電圧制御部４１２と、第２の２レベル用直流電圧制御部４１３と、演算部４２３〜４２６と、第１の交流電流制御部４３１と、第２の交流電流制御部４３２と、演算部４４１〜４４２と、ＰＷＭブロック４４３〜４４４と、３レベルコンバータ出力電圧演算部４５０と、を備えている。
Further, the
演算部４１４は、第２のセンサー入力Ｉ／Ｆ４６２により入力処理された、単相３レベルコンバータ５０のコンデンサ１５ａの実際の電圧値ｖDCPに、第３のセンサー入力Ｉ／Ｆ４６３により入力処理された、単相３レベルコンバータ５０のコンデンサ１５ｂの実際の電圧値ｖDCNを加算して、コンデンサ部１５の実際の電圧値ｖDCを算出する。
The
３レベル用直流電圧制御部４１１は、演算部と、ＰＩ制御部と、を備えている。３レベル用直流電圧制御部４１１内の演算部は、単相３レベルコンバータ５０用のコンデンサ部１５の電圧指令値ｖDC_refから、演算部４１４からのコンデンサ部１５の実際の電圧値ｖDCを減算し、電圧指令値と実際の電圧値との差分を算出する。そして、３レベル用直流電圧制御部４１１のＰＩ制御部が、算出された差分を用いてＰＩ制御を行う。
The three-level DC
演算部４２１が、第２の演算部４０２からの負荷電流フィードフォーワード値ｉs_FFに対して、３レベル用直流電圧制御部４１１の電源電圧の差分のＰＩ制御結果を加算する。負荷電流フィードフォーワード値ｉs_FFを加算されることで、負荷変動が大きい場合に早急に追従することが可能となる。
The
演算部４２２が、演算部４２１の演算結果に対して１／２を乗算することで、単相２レベルＰＷＭコンバータの各々に割り当てる電流指令値振幅ｉs_ref_DCを算出する。
The
第１の２レベル用直流電圧制御部４１２は、演算部と、ＰＩ制御部と、を備えている。第１の２レベル用直流電圧制御部４１２内の演算部は、第１の単相２レベルＰＷＭコンバータ４０用のコンデンサ１４の電圧指令値ｖDCH1_refから、コンデンサ１４の実際の電圧値ｖDCH1を減算し、電圧指令値と実際の電圧値との差分を算出する。そして、第１の２レベル用直流電圧制御部４１２のＰＩ制御部が、算出された差分を用いたＰＩ制御を行う。
The first two-level DC
演算部４２３が、第１の２レベル用直流電圧制御部４１２の出力結果に、演算部４２２の演算結果である電流指令値振幅ｉs_ref_DCを加算する。演算部４２５が、演算部４２３の演算結果に、ｓｉｎθを乗算することで、第１の単相２レベルＰＷＭコンバータ４０の交流入力電流指令値ｉs1_refを算出する。
The
第１の交流電流制御部４３１は、演算部と、ＰＩ制御部と、を備える。第１の交流電流制御部４３１の演算部は、交流入力電流指令値ｉs1_refから、第１の単相２レベルＰＷＭコンバータ４０の入力電流ｉs1を減算し、電流指令値と実際の入力電流の差分を算出する。
The first alternating
第１の交流電流制御部４３１のＰＩ制御部が、第１の交流電流制御部４３１の演算部で算出された差分を用いたＰＩ制御を行うことで、一方のマルチレベルコンバータの電圧指令値ｖCA_refを出力する。なお、一方のマルチレベルコンバータとは、第１の単相２レベルＰＷＭコンバータ４０と、単相３レベルコンバータと、の組み合わせとする。
The PI control unit of the first AC
一方のマルチレベルコンバータの電圧指令値ｖCA_refは、演算部４４１に出力されると共に、３レベルコンバータ出力電圧演算部４５０にも出力される。
The voltage command value v CA_ref of one multi-level converter is output to the
第２の２レベル用直流電圧制御部４１３は、演算部と、ＰＩ制御部と、を備えている。第２の２レベル用直流電圧制御部４１３内の演算部は、指令値生成部１５１からの第２の単相２レベルＰＷＭコンバータ６０用のコンデンサ１６の電圧指令値ｖDCH2_refから、コンデンサ１６の実際の電圧値ｖDCH2を減算し、電圧指令値と実際の電圧値との差分を算出する。そして、第２の２レベル用直流電圧制御部４１３のＰＩ制御部が、算出された差分を用いたＰＩ制御を行う。
The second two-level DC
演算部４２４が、第２の２レベル用直流電圧制御部４１３の出力結果に、演算部４２２の演算結果である電流指令値振幅ｉs_ref_DCを加算する。そして、演算部４２６が、演算部４２４の演算結果に、ｓｉｎθを乗算することで、第２の単相２レベルＰＷＭコンバータ６０の交流入力電流指令値ｉs2_refを算出する。
The
第２の交流電流制御部４３２は、演算部と、ＰＩ制御部と、を備える。第２の交流電流制御部４３２の演算部は、交流入力電流指令値ｉs2_refから、第２の単相２レベルＰＷＭコンバータ６０の入力電流ｉs2を減算し、電流指令値と実際の入力電流の差分を算出する。そして、第２の交流電流制御部４３２のＰＩ制御部が、算出された差分を用いたＰＩ制御を行うことで、他方のマルチレベルコンバータの電圧指令値ｖCB_refを出力する。なお、他方のマルチレベルコンバータとは、第２の単相２レベルＰＷＭコンバータ６０と、単相３レベルコンバータ５０と、の組み合わせとする。
The second alternating
他方のマルチレベルコンバータの電圧指令値ｖCB_refは、演算部４４２に出力されると共に、３レベルコンバータ出力電圧演算部４５０にも出力される。
The voltage command value v CB_ref of the other multilevel converter is output to the
３レベルコンバータ出力電圧演算部４５０は、入力される各種電圧指令値、及び実際の電圧値に基づいて、単相３レベルコンバータ５０用の電圧指令値ｖ3lv_refと、単相３レベルコンバータ５０用のゲート信号と、を算出する。
The three-level converter output voltage calculation unit 450 generates a voltage command value v 3lv_ref for the single-phase three-
３レベルコンバータ出力電圧演算部４５０に入力される各種電圧指令値としては、コンデンサ部１５の電圧指令値ｖDC_ref、コンデンサ１４の電圧指令値ｖDCH1_ref、コンデンサ１６の電圧指令値ｖDCH2_ref、一方のマルチレベルコンバータの電圧指令値ｖCA_ref、他方のマルチレベルコンバータの電圧指令値ｖCB_refとする。
3 The various voltage command value input to the level converter output
また、３レベルコンバータ出力電圧演算部４５０に入力される実際の電圧値としては、コンデンサ１５ａの実際の電圧値ｖDCP、コンデンサ１５ｂの実際の電圧値ｖDCN、コンデンサ１４の実際の電圧値ｖDCH1、コンデンサ１６の実際の電圧値ｖDCH2とする。
The actual voltage values input to the three-level converter output
ところで、マルチレベルコンバータ１に入力される電力がコンデンサ１４、１５、１６にどのように分配されるかは、単相３レベルコンバータ５０の出力電圧に依存している。
By the way, how the power input to the
そこで、本実施形態の３レベルコンバータ出力電圧演算部４５０は、コンデンサ１４、１５、１６のコンデンサ電圧がそれぞれのコンデンサ電圧指令値に近づくよう、単相３レベルコンバータ５０の出力電圧を演算する。
Therefore, the three-level converter output
演算部４４１が、一方のマルチレベルコンバータの電圧指令値ｖCA_refから、単相３レベルコンバータ５０用の電圧指令値ｖ3lv_refを減算し、第１の単相２レベルＰＷＭコンバータ４０用の電圧指令値ｖHC1_refを算出する。
The
そして、ＰＷＭブロック４４３が、第１の単相２レベルＰＷＭコンバータ４０用の電圧指令値ｖHC1_refから、第１の単相２レベルＰＷＭコンバータ４０用のゲート信号を生成し、出力する。
Then, the
また、演算部４４２が、他方のマルチレベルコンバータの電圧指令値ｖCB_refから、単相３レベルコンバータ５０用の電圧指令値ｖ3lv_refを減算し、第２の単相２レベルＰＷＭコンバータ６０用の電圧指令値ｖHC2_refを算出する。
In addition, the
そして、ＰＷＭブロック４４４が、第２の単相２レベルＰＷＭコンバータ６０用の電圧指令値ｖHC2_refから、第２の単相２レベルＰＷＭコンバータ６０用のゲート信号を生成し、出力する。
Then, the PWM block 444 generates a gate signal for the second single-phase two-
さらに、制御部１５２は、第１の出力Ｉ／Ｆ４７１と、第２の出力Ｉ／Ｆ４７２と、第３の出力Ｉ／Ｆ４７３と、を備えている。
The
第１の出力Ｉ／Ｆ４７１は、ＰＷＭブロック４４３により生成された、第１の単相２レベルＰＷＭコンバータ４０用のゲート信号を第１の単相２レベルＰＷＭコンバータ４０に出力する。
The first output I /
第２の出力Ｉ／Ｆ４７２は、ＰＷＭブロック４４４により生成された、第２の単相２レベルＰＷＭコンバータ６０用のゲート信号を第２の単相２レベルＰＷＭコンバータ６０に出力する。
The second output I /
第３の出力Ｉ／Ｆ４７３は、単相３レベルコンバータ５０用のゲート信号を単相３レベルコンバータ５０に出力する。
The third output I /
本実施形態では、制御部１５２が、上述した構成を備えることで、各種コンバータ用の電圧指令値、及びゲート信号を出力できる。次に、３レベルコンバータ出力電圧演算部４５０の構成について説明する。
In the present embodiment, the
図５は、本実施形態の３レベルコンバータ出力電圧演算部４５０の構成を例示した図である。図５に示されるように、３レベルコンバータ出力電圧演算部４５０は、第１の電圧閾値制御部５０３と、第２の電圧閾値制御部５０２と、第３の電圧閾値制御部５０１と、演算部５０４と、第１のゲイン補正部５０６と、第２のゲイン補正部５０５と、演算部５０７と、演算部５０８と、演算部５０９と、演算部５１０と、３レベルコンバータスイッチングパターン演算部５１２と、を備えている。
FIG. 5 is a diagram illustrating a configuration of the three-level converter output
本実施形態の単相３レベルコンバータ５０の出力電圧は、矩形波状の電圧を想定している。本実施形態の３レベルコンバータ出力電圧演算部４５０は、単相３レベルコンバータ５０が矩形波形状の電圧を出力できるように、ゲート信号と、出力電圧指令値ｖ3lv_refと、を算出し、出力する。
The output voltage of the single-phase three-
単相３レベルコンバータ５０のコンデンサ１５ａの実際の電圧値ｖDCP、及び単相３レベルコンバータ５０のコンデンサ１５ｂの実際の電圧値ｖDCNは、第１の電圧閾値制御部５０３に入力されると共に、３レベルコンバータスイッチングパターン演算部５１２に入力される。
The actual voltage value v DCP of the
第１の電圧閾値制御部５０３は、演算部と、ＰＩ制御部と、を備えている。第１の電圧閾値制御部５０３の演算部は、単相３レベルコンバータ５０のコンデンサ１５ａの実際の電圧値ｖDCPから、単相３レベルコンバータ５０のコンデンサ１５ｂの実際の電圧値ｖDCNを減算し、差分を算出する。第１の電圧閾値制御部５０３のＰＩ制御部が、算出された差分を用いたＰＩ制御を行う。
The first voltage
そして、第１のゲイン補正部５０６が、第１の電圧閾値制御部５０３からの出力に、電流指令値振幅ｉs_ref_DCに応じたゲインを乗算して、パラメータΔｖth1を算出する。
Then, the first
そして、演算部５１０は、パラメータΔｖth1から、第１の電圧閾値ｖth1を加算して、第１の正電圧閾値ｖth1_Pを算出する。なお、第１の電圧閾値ｖth1は、単相３レベルコンバータ５０が出力する電圧に基づいて予め設定された値として、説明を省略する。
The
次に、演算部５０９は、パラメータΔｖth1から、第１の電圧閾値ｖth1を減算して、第１の負電圧閾値ｖth1_Nを算出する。
Next, the
第３の電圧閾値制御部５０１は、演算部と、ＰＩ制御部と、を備えている。第３の電圧閾値制御部５０１の演算部は、第１の単相２レベルＰＷＭコンバータ４０用のコンデンサ１４の電圧指令値ｖDCH1_refから、コンデンサ１４の実際の電圧値ｖDCH1を減算し、差分を算出する。そして、第３の電圧閾値制御部５０１のＰＩ制御部が、算出された差分を用いてＰＩ制御を行う。
The third voltage threshold
第２の電圧閾値制御部５０２は、演算部と、ＰＩ制御部と、を備えている。第２の電圧閾値制御部５０２の演算部は、第２の単相２レベルＰＷＭコンバータ６０用のコンデンサ１６の電圧指令値ｖDCH2_refから、コンデンサ１６の実際の電圧値ｖDCH2を減算し、差分を算出する。そして、第２の電圧閾値制御部５０２のＰＩ制御部が、算出された差分を用いてＰＩ制御を行う。
The second voltage
演算部５０４が、第３の電圧閾値制御部５０１の演算結果に、第２の電圧閾値制御部５０２の演算結果を加算する。
The
そして、第２のゲイン補正部５０５が、演算部５０４からの出力に、電流指令値振幅ｉs_ref_DCに応じたゲインを乗算して、パラメータΔｖth2を算出する。
Then, the second
そして、演算部５０７は、パラメータΔｖth2に、第２の電圧閾値ｖth2を加算して、第２の正電圧閾値ｖth2_Pを算出する。なお、第２の電圧閾値ｖth2は、単相３レベルコンバータ５０が出力する電圧に基づいて予め設定された値として、説明を省略する。
Then, the
演算部５０８は、正電圧閾値ｖth2_Pの符号を反転して、第２の負電圧閾値ｖth2_Nを算出する。
平均化部５１１は、一方のマルチレベルコンバータの電圧指令値ｖCA_refと、他方のマルチレベルコンバータの電圧指令値ｖCB_refと、の間の平均されたマルチレベルコンバータの電圧指令値ｖC_refを算出し、３レベルコンバータスイッチングパターン演算部５１２に出力する。
The averaging
そして、３レベルコンバータスイッチングパターン演算部５１２は、４つの閾値（第１の正電圧閾値ｖth1_P、第１の負電圧閾値ｖth1_N、第２の正電圧閾値ｖth2_P、第２の負電圧閾値ｖth2_N）と、平均化されたマルチレベルコンバータの電圧指令値ｖC_refと、に基づいて、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refと、単相３レベルコンバータ５０のゲート信号と、を制御する。
The three-level converter switching
上記の表１に示されるように、閾値と、平均化されたマルチレベルコンバータの電圧指令値ｖC_refとの関係に基づいて、スイッチングパターンが変化する。表に示されるようにスイッチングパターンは、パターン１〜パターン６まで存在する。
As shown in Table 1 above, the switching pattern changes based on the relationship between the threshold value and the averaged voltage command value v C_ref of the multilevel converter. As shown in the table, switching
図６は、本実施形態の単相３レベルコンバータの出力電圧の遷移を示した図である。図６の例に示されるように、電圧指令値ｖC_refと、閾値と、の関係に基づいて、パターン１〜パターン６が設定される。なお、線６０２が、電圧指令値ｖC_refであり、出力電圧値であり、線６０１が、単相３レベルコンバータ５０の出力電圧値とする。
FIG. 6 is a diagram showing transition of the output voltage of the single-phase three-level converter of the present embodiment. As shown in the example of FIG. 6,
例えば、電圧指令値ｖC_ref≧第２の正電圧閾値ｖth2_Pの条件を満たした場合に、パターン１が適用される。そして、３レベルコンバータスイッチングパターン演算部５１２は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refとして、出力電圧値ｖDCP＋ｖDCNを出力する。さらに、３レベルコンバータのゲート信号として、スイッチングデバイス５ａ＝“１”、スイッチングデバイス５ｂ＝“０”、スイッチングデバイス５ｃ＝“０”、スイッチングデバイス５ｄ＝“１”、スイッチングデバイス５ｅ＝“１”、スイッチングデバイス５ｆ＝“０”を出力する。なお、“１”はオンを示し、“０”は、オフを示しているものとする。
For example,
また、第２の正電圧閾値ｖth2_P＞電圧指令値ｖC_ref≧第１の正電圧閾値ｖth1_Pの条件を満たした場合に、パターン２が適用される。そして、３レベルコンバータスイッチングパターン演算部５１２は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refとして、出力電圧値ｖDCPを出力する。さらに、３レベルコンバータのゲート信号として、スイッチングデバイス５ａ＝“１”、スイッチングデバイス５ｂ＝“０”、スイッチングデバイス５ｃ＝“０”、スイッチングデバイス５ｄ＝“０”、スイッチングデバイス５ｅ＝“１”、スイッチングデバイス５ｆ＝“１”を出力する。
Pattern 2 is applied when the condition of the second positive voltage threshold v th2_P > voltage command value v C_ref ≧ first positive voltage threshold v th1_P is satisfied. Then, the three-level converter switching
本実施形態では、また、第１の正電圧閾値ｖth1_P＞電圧指令値ｖC_ref≧第１の負電圧閾値ｖth1_Nの条件を満たした場合に、パターン３又はパターン４が適応される。本実施の形態では、前のパターンに応じてパターン３かパターン４が決定される。つまり前のパターンがパターン２の場合に、パターン４が適応され、前のパターンがパターン５の場合に、パターン３が適応される。これによりスイッチングデバイスの負荷を分散させることができる。
In the present embodiment,
パターン４が適用された場合に、３レベルコンバータスイッチングパターン演算部５１２は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refとして、出力電圧値“０”を出力する。さらに、３レベルコンバータのゲート信号として、スイッチングデバイス５ａ＝“０”、スイッチングデバイス５ｂ＝“１”、スイッチングデバイス５ｃ＝“０”、スイッチングデバイス５ｄ＝“１”、スイッチングデバイス５ｅ＝“１”、スイッチングデバイス５ｆ＝“０”を出力する。
When pattern 4 is applied, the three-level converter switching
パターン３が適用された場合に、３レベルコンバータスイッチングパターン演算部５１２は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refとして、出力電圧値“０”を出力する。さらに、３レベルコンバータのゲート信号として、スイッチングデバイス５ａ＝“１”、スイッチングデバイス５ｂ＝“０”、スイッチングデバイス５ｃ＝“１”、スイッチングデバイス５ｄ＝“０”、スイッチングデバイス５ｅ＝“０”、スイッチングデバイス５ｆ＝“１”を出力する。
When the
また、第１の負電圧閾値ｖth1_N＞電圧指令値ｖC_ref≧第２の負電圧閾値ｖth2_Nの条件を満たした場合に、パターン５が適用される。そして、３レベルコンバータスイッチングパターン演算部５１２は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refとして、出力電圧値−ｖDCNを出力する。さらに、３レベルコンバータのゲート信号として、スイッチングデバイス５ａ＝“０”、スイッチングデバイス５ｂ＝“１”、スイッチングデバイス５ｃ＝“０”、スイッチングデバイス５ｄ＝“０”、スイッチングデバイス５ｅ＝“１”、スイッチングデバイス５ｆ＝“１”を出力する。
Pattern 5 is applied when the condition of the first negative voltage threshold v th1_N > voltage command value v C_ref ≧ second negative voltage threshold v th2_N is satisfied. Then, the three-level converter switching
また、第２の負電圧閾値ｖth2_N≧電圧指令値ｖC_refの条件を満たした場合に、パターン６が適用される。そして、３レベルコンバータスイッチングパターン演算部５１２は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refとして、出力電圧値−ｖDCP−ｖDCNを出力する。さらに、３レベルコンバータのゲート信号として、スイッチングデバイス５ａ＝“０”、スイッチングデバイス５ｂ＝“１”、スイッチングデバイス５ｃ＝“１”、スイッチングデバイス５ｄ＝“０”、スイッチングデバイス５ｅ＝“０”、スイッチングデバイス５ｆ＝“１”を出力する。
Further, the pattern 6 is applied when the condition of the second negative voltage threshold v th2_N ≧ voltage command value v C_ref is satisfied. Then, the three-level converter switching
これにより、単相３レベルコンバータ５０は、図６の線６０１に示されるような出力電圧値を実現できる。
Thereby, the single-phase three-
次に、本実施形態のマルチレベルコンバータ１の動作波形について説明する。以降では、マルチレベルコンバータ１の出力電圧と第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入力電流の位相が同期している力行時を想定する。
Next, operation waveforms of the
図７は、本実施形態のマルチレベルコンバータ１の動作波形の第１の例を示した図である。図７で示される例では、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６、単相３レベルコンバータ５０のコンデンサ１５ａ、１５ｂの電圧が、出力電圧指令値と同じ場合を示している例とする。
FIG. 7 is a diagram showing a first example of operation waveforms of the
図７（Ａ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の出力電圧指令値を示している。図７（Ａ）に示される例では、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の出力電圧指令値が一致しているものとする。図７（Ａ）に示されるように、単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の出力電圧指令値は、図６のマルチレベルコンバータの電圧指令値ｖCA_ref(又は電圧指令値ｖCB_ref)から、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refを減算した出力電圧値となる。
FIG. 7A shows output voltage command values of the first single-phase two-
図７（Ｂ）は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refを示している。
FIG. 7B shows the output voltage command value v 3lv_ref of the single-phase three-
図７（Ｃ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入力電流指令値を示している。図７（Ｃ）に示される例では、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入力電流指令値が一致しているものとする。
FIG. 7C shows input current command values of the first single-phase two-
図７（Ｄ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入出力エネルギーを示している。図７（Ｄ）に示される例では、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入出力エネルギーが一致しているものとする。
FIG. 7D shows the input / output energy of the first single-phase two-
図７に示される例は、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧が、直流電圧指令値と同じ場合であるため、入出力エネルギーが一周期で“０”になるように制御がなされている。
The example shown in FIG. 7 is a case where the DC voltage of the capacitor 14 of the first single-phase two-
図７（Ｅ）は、単相３レベルコンバータ５０の入出力エネルギーを示している。図７（Ｅ）に示される例は、単相３レベルコンバータ５０のコンデンサ１５ａ、１５ｂの直流電圧が、直流電圧指令値と同じ場合であるため、入出力エネルギーが一周期で“０”になるように制御がなされている。
FIG. 7E shows input / output energy of the single-phase three-
図８は、本実施形態のマルチレベルコンバータ１の動作波形の第２の例を示した図である。図８で示される例では、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧が直流電圧指令値より低く、単相３レベルコンバータ５０のコンデンサ１５ａ、１５ｂの電圧が、出力電圧指令値より高い場合を示している例とする。
FIG. 8 is a diagram showing a second example of operation waveforms of the
このような場合に、単相３レベルコンバータ５０のコンデンサ１５ａ、１５ｂの放電を行うと共に、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の充電を行う必要がある。
In such a case, the
図８に示される状態では、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧が、直流電圧指令値より低くなる。このため、図５に示される、第３の電圧閾値制御部５０１、及び第２の電圧閾値制御部５０２が出力する値は、正方向に大きくなる。また、車両の力行時は電流指令値振幅is_ref_DCは、正方向である。これにより、第２のゲイン補正部５０５から出力される、パラメータΔｖth2も正方向に大きくなる。同様に、演算部５０７は、パラメータΔｖth2に、第２の電圧閾値ｖth2を加算する以上、第２の正電圧閾値ｖth2_Pも正方向に大きくなる。
In the state shown in FIG. 8, the DC voltage of capacitor 14 of first single-phase two-
これにより、図８の（Ｂ）に示されるような、スイッチングパターン１及びスイッチングパターン６となる、第２の正電圧閾値ｖth2_Pが正方向に移動する一方、第２の負電圧閾値ｖth2_Nは負方向に移動するため、矩形波電圧の最大値、及び最小値が出力される期間が短縮される。
Thereby, as shown in FIG. 8B, the second positive voltage threshold v th2_P that becomes the
なお、図８（Ａ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の出力電圧指令値を示し、図８（Ｂ）は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refを示している。
8A shows output voltage command values of the first single-phase two-
図８（Ｃ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入力電流指令値であって、図７（Ｃ）と同様とする。
FIG. 8C shows the input current command values of the first single-phase two-
図８（Ｄ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入出力エネルギーを示している。図８（Ｄ）に示される例では、スイッチングパターン１及びスイッチングパターン６の期間が短縮されたことで、エネルギーを出力するする期間が短縮される。これにより、入出力エネルギーが一周期で正となるため、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０のエネルギーの増加、換言すれば充電が行われる。
FIG. 8D shows the input / output energy of the first single-phase two-
図８（Ｅ）は、単相３レベルコンバータ５０の入出力エネルギーを示している。図８（Ｅ）に示される例では、スイッチングパターン１及びスイッチングパターン６の期間が短縮されたことで、エネルギーを入力する期間が短縮される。これにより、入出力エネルギーが一周期で負となるため、単相３レベルコンバータ５０のエネルギーの減少、換言すれば放電が行われる。
FIG. 8E shows the input / output energy of the single-phase three-
図９は、本実施形態のマルチレベルコンバータ１の動作波形の第３の例を示した図である。図９で示される例では、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧が出力電圧指令値より低く、第１の単相２レベルＰＷＭコンバータ４０のコンデンサ１４、単相３レベルコンバータ５０のコンデンサ１５ａ、１５ｂの電圧は、出力電圧指令値と同様の場合を示している例とする。
FIG. 9 is a diagram showing a third example of operation waveforms of the
第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧が出力電圧指令値より低くなる状態で、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６を利用し続けると、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧がさらに低下する可能性がある。この場合、単相２レベルＰＷＭコンバータ６０のコンデンサ１６は、図７（Ａ）に示されるような波形で出力電圧値を出力するのが難しくなる可能性がある。このため、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６を充電する必要がある。
If the capacitor 16 of the second single-phase two-
図９に示される状態では、第２の単相２レベルＰＷＭコンバータ６０のコンデンサ１６の直流電圧が、直流電圧指令値より低くなる。このため、図４に示される、第２の２レベル用直流電圧制御部４１３の演算部が出力する値は、正方向に大きくなる。このため、演算部４２６が出力する、第２の単相２レベルＰＷＭコンバータ６０の交流入力電流指令値ｉs2_refが増加する。これに従って、第２の交流電流制御部４３２が、第２の単相２レベルＰＷＭコンバータ６０用の第２の単相２レベルＰＷＭコンバータ６０用に出力する電圧指令値ｖHC2_refも増加する。
In the state shown in FIG. 9, the DC voltage of capacitor 16 of second single-phase two-
図９（Ａ）は、第１の単相２レベルＰＷＭコンバータ４０の電圧指令値ｖHC1_refの遷移９０１と、第２の単相２レベルＰＷＭコンバータ６０の電圧指令値ｖHC2_refの遷移９０２と、が示されている。図９（Ａ）に示されるように、第２の単相２レベルＰＷＭコンバータ６０は、第１の単相２レベルＰＷＭコンバータ４０と比べて、出力電圧が増加する。
FIG. 9A shows a
図９（Ｂ）は、単相３レベルコンバータ５０の出力電圧指令値ｖ3lv_refである。
FIG. 9B shows the output voltage command value v 3lv_ref of the single-phase three-
図９（Ｃ）は、第１の単相２レベルＰＷＭコンバータ４０の入力電流指令値の遷移９１１と、第２の単相２レベルＰＷＭコンバータ６０の入力電流指令値の遷移９１２と、が示されている。図９（Ｃ）に示されるように、第２の単相２レベルＰＷＭコンバータ６０の入力電流指令値は、第１の単相２レベルＰＷＭコンバータ４０の入力電流指令値と比べて増加している。
FIG. 9C shows a
図９（Ｄ）は、第１の単相２レベルＰＷＭコンバータ４０及び第２の単相２レベルＰＷＭコンバータ６０の入出力エネルギーを示している。上述したように、第２の単相２レベルＰＷＭコンバータ６０の入力電流指令値及び電圧指令値ｖHC2_refが、第１の単相２レベルＰＷＭコンバータ４０と比べて、増加している。このため、図８（Ｄ）に示される例では、第２の単相２レベルＰＷＭコンバータ６０の入出力エネルギー９２３が、第１の単相２レベルＰＷＭコンバータ４０の入出力エネルギー９２１より増加する、換言すれば充電が行われる。
FIG. 9D shows the input / output energy of the first single-phase two-
図９（Ｅ）は、単相３レベルコンバータ５０の入出力エネルギーを示しており、図７の（Ｅ）と同様とする。
FIG. 9E shows the input / output energy of the single-phase three-
なお、本実施形態は、コンデンサ１６の直流電圧と直流電圧指令値との差分により、電圧指令値ｖHC2_refを増加させる場合について説明した。しかしながら、このような制御に制限するものではなく、例えば回生時に、第２の交流電流制御部４３２は、コンデンサ１６の直流電圧と直流電圧指令値との差分により、電圧指令値ｖHC2_refを減少させる制御を行ってもよい。このように、第２の交流電流制御部４３２は、電圧指令値ｖHC2_refを変化させる制御を行う。また、本実施形態の第２の交流電流制御部４３２が、第２の単相２レベルＰＷＭコンバータ６０用に出力する電圧指令値ｖHC2_refを変化させる例について説明したが、第１の単相２レベルＰＷＭコンバータ４０用のコンデンサ１４に出力する電圧指令値ｖHC1_refを変化させてもよい。
In the present embodiment, the case where the voltage command value v HC2_ref is increased by the difference between the DC voltage of the capacitor 16 and the DC voltage command value has been described. However, the control is not limited to such control. For example, during regeneration, the second AC
本実施形態のマルチレベルコンバータ１においては、第１の単相２レベルＰＷＭコンバータ４０と、第２の単相２レベルＰＷＭコンバータ６０と、単相３レベルコンバータ５０と、を組み合わせることとした。これにより、マルチレベルコンバータを複数備える場合と同様の効果を奏すると共に、部品点数の低減を実現できる。
In the
（変形例）
第１の実施形態のマルチレベルコンバータ１は、コンバータ間を図１で示されるような接続を行った場合について説明した。しかしながら、第１の実施形態は、図１で示されるような接続を行う場合に制限するものではない。
(Modification)
The
図１０は、変形例にかかるマルチレベルコンバータ１０００を含む電力変換装置１１のコンバータ間の接続を例示した図である。図１０に示される例では、第１の実施形態と同様の、単相３レベルコンバータ５０と、第１の単相２レベルＰＷＭコンバータ４０と、第２の単相２レベルＰＷＭコンバータ６０と、を備えている例とする。
FIG. 10 is a diagram illustrating connections between converters of the
図１０で示される例では、第５の接続点４２ａが、第２の接続点４２及び第３の接続点６１と接続され、第６の接続点４２ｂが、第１の接続点４１及び第４の接続点６２と接続されている。このような接続でも第１の実施形態と同様の効果を実現することができる。
In the example shown in FIG. 10, the
（第２の実施形態）
第１の実施形態では、制御基板１５０でコンバータ・インバータの制御を一括で行う場合の構成について説明した。しかしながら、制御基板１５０のみで制御する場合に制限するものではない。そこで、第２の実施形態では、コンバータの制御を行う構成と、インバータの制御を行う構成と、を分けた場合について説明する。
(Second Embodiment)
In the first embodiment, the configuration in the case where the control of the converter / inverter is collectively controlled by the
図１１は、本実施形態のマルチレベルコンバータ１を含む電力変換装置１１の構成を例示した図である。図１１に示される例では、コンバータ制御基板１１５０と、インバータ制御基板１１５１と、上位装置１１００と、を備えている。
FIG. 11 is a diagram illustrating a configuration of a
図１１に示されるように、コンバータ制御基板１１５０、及びインバータ制御基板１１５１は、上位装置１１００を介して情報の送受信が行われる。
As shown in FIG. 11, the
インバータ制御基板１１５１は、上位装置１１００からの信号に従って、負荷３に含まれているインバータを制御する構成とする。例えば、インバータ制御基板１１５１は、負荷３から入力されたインバータの出力電圧実効値ｖinv、及び出力電流実効値ｉinvを、上位装置１１００に出力する。
The
上位装置１１００は、車両の運転台からの運転・停止やノッチ指令等を受け、コンバータ制御基板１１５０やインバータ制御基板１１５１に対して指令を出力する。また、上位装置１１００は、コンバータ制御基板１１５０やインバータ制御基板１１５１の変数をフィードバックし、コンバータ・インバータの状態監視や保護を行う。
The
例えば、上位装置１１００は、インバータ制御基板１１５１から入力されたインバータの出力電圧実効値ｖinv、及び出力電流実効値ｉinvを、コンバータ制御基板１１５０に出力する。
For example,
コンバータ制御基板１１５０は、第１の実施形態の制御基板１５０と同様の制御を行う。但し、第１の実施形態の指令値生成部１５１を上位装置１１００が備え、第１の実施形態の制御部１５２をコンバータ制御基板１１５０が備えるように構成しても良い。また、インバータの出力電圧実効値ｖinv、及び出力電流実効値ｉinvの受け取りは、上位装置１１００を介して行われる。
The
上述した実施形態では、マルチレベルコンバータ１として、単相２レベルＰＷＭコンバータを２個備えている場合について説明したが、単相２レベルＰＷＭコンバータを２個備えている場合に制限するものではなく、単相２レベルＰＷＭコンバータが３個以上備えられていても良い。このような場合でも、複数のマルチレベルコンバータと同様の効果を得られるとも共に、部品点数を削減できるという効果を両立させることができる。
In the above-described embodiment, the case where two single-phase two-level PWM converters are provided as the
上述した実施形態及び変形例では、マルチレベルコンバータが上述した構成を備えることで、マルチレベルコンバータが複数設けられた場合と同様の効果を得られると共に、部品点数の削減を実現できる。これにより、信頼性を向上させることができる。さらに、部品点数の削減で、コストを削減できると共に、マルチレベルコンバータが占める空間を削減できる。 In the embodiment and the modification described above, the multi-level converter having the above-described configuration can achieve the same effect as when a plurality of multi-level converters are provided, and can reduce the number of components. Thereby, reliability can be improved. Furthermore, by reducing the number of parts, the cost can be reduced and the space occupied by the multilevel converter can be reduced.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１１…電力変換装置、１…マルチレベルコンバータ、３…負荷、４ａ〜４ｄ…スイッチングデバイス、５ａ〜５ｆ…スイッチングデバイス、６ａ〜６ｄ…スイッチングデバイス、７…双方向スイッチングデバイス、１０ａ…正電位導線、１０ｂ…負電位導線、１４…コンデンサ、１５…コンデンサ部、１５ａ…コンデンサ、１５ｂ…コンデンサ、１６…コンデンサ、４０…第１の単相２レベルＰＷＭコンバータ、４４…第１の電流センサー、６４…第２の電流センサー、４３…第１の電圧センサー、６３…第２の電圧センサー、５０…単相３レベルコンバータ、５３ａ…第３の電圧センサー、５３ｂ…第４の電圧センサー、６０…第２の単相２レベルＰＷＭコンバータ、１００…交流電源、１１０…主変圧器、１１０ａ…第１の二次巻線、１１０ｂ…第２の二次巻線、１５０…制御基板、１５１…指令値生成部、１５２…制御部、４０１…第１の演算部、４０２…第２の演算部、４０３…実効値演算部、４０４…ＰＬＬブロック部、４０５…ｓｉｎ演算部、４１１…３レベル用直流電圧制御部、４１２…第１の２レベル用直流電圧制御部、４１３…第２の２レベル用直流電圧制御部、４１４…演算部、４２１…演算部、４２２…演算部、４２３…演算部、４２４…演算部、４２５…演算部、４２６…演算部、４３１…第１の交流電流制御部、４３２…第２の交流電流制御部、４４１…演算部、４４２…演算部、４４３…ＰＷＭブロック、４４４…ＰＷＭブロック、４５０…３レベルコンバータ出力電圧演算部、５０１…第３の電圧閾値制御部、５０２…第２の電圧閾値制御部、５０３…第１の電圧閾値制御部、５０４…演算部、５０５…第２のゲイン補正部、５０６…第１のゲイン補正部、５０７…演算部、５０８…演算部、５０９…演算部、５１０…演算部、５１１…平均化部、５１２…３レベルコンバータスイッチングパターン演算部、１０００…マルチレベルコンバータ、１１００…上位装置、１１５０…コンバータ制御基板、１１５１…インバータ制御基板。
DESCRIPTION OF
Claims (4)
第２のコンデンサが設けられ、一方のスイッチングデバイスが、前記電源と接続される第３の接続点を介して２個直列且つ前記第２のコンデンサに並列に接続され、他方のスイッチングデバイスが、第４の接続点を介して２個直列且つ前記第２のコンデンサと並列に接続される第２の２レベルコンバータと、
２個直列接続される第３のコンデンサが設けられ、一方のスイッチングデバイスが前記第２の接続点に接続される第５の接続点を介して２個直列且つ前記２個直列接続される第３のコンデンサと並列に接続され、他方のスイッチングデバイスが、第６の接続点を介して２個直列且つ前記２個直列接続される第３のコンデンサと並列に接続され、前記第６の接続点から中性点までの経路上に、複数のスイッチングデバイスを逆極性に直列に接続する双方向スイッチが設けられ、前記２個直列接続される前記第３のコンデンサと並列に、前記第１のコンデンサ、前記第２のコンデンサ、及び前記第３のコンデンサのうちいずれか一つ以上から電力が供給される負荷と接続され、前記第４の接続点が前記第５の接続点又は前記第６の接続点に接続される、３レベルコンバータと、
を備える電力変換装置。 A first capacitor is provided, and one switching device having a switching element and a diode connected in antiparallel with the switching element has a first connection point connected to a power source that supplies the single-phase AC power. Two in series and connected in parallel to the first capacitor, and the other switching device is connected in series and in parallel with the first capacitor through a second connection point. A level converter,
A second capacitor is provided, and one switching device is connected in series and in parallel to the second capacitor via a third connection point connected to the power source, and the other switching device is connected to the second capacitor. A second two-level converter connected in series via the connection point of 4 and in parallel with the second capacitor;
Two third capacitors connected in series are provided, and one switching device is connected in series via a fifth connection point connected to the second connection point, and two third devices are connected in series. The other switching device is connected in parallel with a third capacitor connected in series and two in series via a sixth connection point, and connected from the sixth connection point. A bidirectional switch for connecting a plurality of switching devices in series with opposite polarities is provided on the path to the neutral point, and in parallel with the third capacitor connected in series, the first capacitor, The fourth connection point is connected to a load supplied with power from one or more of the second capacitor and the third capacitor, and the fourth connection point is the fifth connection point or the sixth connection point. Connected to That, and a three-level converter,
A power conversion device comprising:
当該制御部は、
前記第１のコンデンサの電圧値と、前記第２のコンデンサの電圧値と、前記第３のコンデンサの電圧値と、前記電源の電圧値と、を入力するインターフェースと、
前記第１の２レベルコンバータへの電圧の指示である第４の電圧指令値と、前記第２の２レベルコンバータへの電圧の指示である第５の電圧指令値と、前記３レベルコンバータへの電圧の指示である第６の電圧指令値と、を入力処理する入力処理部と、
前記インターフェースにより入力された複数の値と、前記入力処理部により入力処理された複数の電圧指令値と、に基づいて、前記３レベルコンバータに出力する、前記第３の電圧指令値及び前記第３のゲート信号を生成する３レベルコンバータ演算部と、
を備え、
前記第４の電圧指令値と前記第１のコンデンサの電圧値との間の第１の差分、前記第５の電圧指令値と前記第２のコンデンサの電圧値との間の第２の差分、及び第６の電圧指令値と前記第３のコンデンサの電圧値との間の第３の差分を算出し、
前記第１の差分と、前記第２の差分と、前記第３の差分と、前記第３の電圧指令値と、に基づいて、前記第１の２レベルコンバータに出力する、前記第１の電圧指令値と、前記第１のゲート信号と、前記第２の２レベルコンバータに出力する、前記第２の電圧指令値と、前記第２のゲート信号と、を生成する、
請求項１に記載の電力変換装置。 A first voltage command value indicating a voltage of the first capacitor and a first gate signal are output to the first two-level converter, and to the second two-level converter. The second voltage command value indicating the voltage of the second capacitor and the second gate signal are output, and the third voltage indicating the voltage of the third capacitor is output to the three-level converter. A control unit that outputs the voltage command value and the third gate signal,
The control unit
An interface for inputting the voltage value of the first capacitor, the voltage value of the second capacitor, the voltage value of the third capacitor, and the voltage value of the power supply;
A fourth voltage command value that is an instruction of a voltage to the first two-level converter, a fifth voltage command value that is an instruction of a voltage to the second two-level converter, and a signal to the three-level converter An input processing unit that performs input processing of a sixth voltage command value that is an instruction of voltage;
Based on the plurality of values input by the interface and the plurality of voltage command values input by the input processing unit, the third voltage command value and the third voltage output to the three-level converter are output. A three-level converter arithmetic unit for generating a gate signal of
With
A first difference between the fourth voltage command value and the voltage value of the first capacitor; a second difference between the fifth voltage command value and the voltage value of the second capacitor; And calculating a third difference between the sixth voltage command value and the voltage value of the third capacitor,
The first voltage output to the first two-level converter based on the first difference, the second difference, the third difference, and the third voltage command value Generating a command value, the first gate signal, the second voltage command value to be output to the second two-level converter, and the second gate signal;
The power conversion device according to claim 1.
前記インターフェースが、さらに、前記第１の２レベルコンバータの入力電流値と、前記第２の２レベルコンバータの入力電流値と、を入力し、
前記第１の差分と、前記第３の差分と、前記電源の電圧から算出された位相と、に基づいて、前記第１の２レベルコンバータに対する第１の入力電力指令値を算出し、当該第１の入力電力指令値と前記第１の２レベルコンバータの前記入力電流値との間の第４の差分を算出し、当該第４の差分と、前記第３の電圧指令値と、に基づいて、前記第１の２レベルコンバータに出力する、前記第１の電圧指令値と、前記第１のゲート信号と、を生成し、
前記第２の差分と、前記第３の差分と、前記電源の電圧から算出された位相と、に基づいて、前記第２の２レベルコンバータに対する第２の入力電力指令値を算出し、当該第２の入力電力指令値と前記第２の２レベルコンバータの前記入力電流値との間の第５の差分を算出し、当該第５の差分と、前記第３の電圧指令値と、に基づいて、前記第２の２レベルコンバータに出力する、前記第２の電圧指令値と、前記第２のゲート信号と、を生成する、
請求項２に記載の電力変換装置。 The controller is
The interface further inputs an input current value of the first two-level converter and an input current value of the second two-level converter;
Based on the first difference, the third difference, and the phase calculated from the voltage of the power source, a first input power command value for the first two-level converter is calculated, and the first difference Calculating a fourth difference between the input power command value of 1 and the input current value of the first two-level converter, and based on the fourth difference and the third voltage command value Generating the first voltage command value and the first gate signal to be output to the first two-level converter;
Based on the second difference, the third difference, and the phase calculated from the voltage of the power supply, a second input power command value for the second two-level converter is calculated, and the second difference is calculated. A fifth difference between the input power command value of 2 and the input current value of the second two-level converter, and based on the fifth difference and the third voltage command value Generating the second voltage command value and the second gate signal to be output to the second two-level converter;
The power conversion device according to claim 2.
前記インターフェースが、さらに、前記負荷に含まれているインバータの出力電圧実効値と、当該インバータの出力電流実効値と、を入力し、
前記出力電圧実効値と、前記出力電流実効値と、を乗算する第１の演算部と、
前記電源の前記電圧値から、当該電源の実効値を演算する実効値演算部と、
前記第１の演算部の乗算結果を、前記電源の前記実効値で除算して、負荷電流フィードフォーワード値を算出する第２の演算部と、
前記電源の前記電圧値に対して、フィードバック制御を加えて、前記電源の電圧の位相を示す位相信号を生成するＰＬＬブロック部と、
前記位相信号から、当該位相のｓｉｎ演算するｓｉｎ演算部と、
前記３レベルコンバータの２個直列接続される前記第３のコンデンサへの指示である前記第６の電圧指令値から、前記第３のコンデンサの電圧値を減算して、前記第３の差分を算出し、前記第３の差分を用いてＰＩ制御を行う３レベル用直流電圧制御部と、
前記負荷電流フィードフォーワード値に対して、３レベル用直流電圧制御部によるＰＩ制御結果を加算する第３の演算部と、
前記第３の演算部の演算結果に対して１／２を乗算する第４の演算部と、
前記第１の２レベルコンバータの前記第１のコンデンサへの指示である前記第４の電圧指令値から、前記第１のコンデンサの前記電圧値を減算して、前記第１の差分を算出し、前記第１の差分を用いたＰＩ制御を行う第１の２レベル用直流電圧制御部と、
前記第１の２レベル用直流電圧制御部のＰＩ制御結果に、前記第４の演算部の演算結果を加算する第５の演算部と、
前記第５の演算部の演算結果に、前記ｓｉｎ演算部のｓｉｎ演算結果を乗算して、前記第１の入力電力指令値を算出する第６の演算部と、
前記第１の入力電力指令値から、前記第１の２レベルコンバータの前記入力電流値を減算し、前記第４の差分を算出し、前記第４の差分を用いたＰＩ制御を行う第１の交流電流制御部と、
前記第２の２レベルコンバータの前記第２のコンデンサへの指示である前記第５の電圧指令値から、前記第２のコンデンサの電圧値を減算し、前記第２の差分を算出し、前記第２の差分を用いたＰＩ制御を行う第２の２レベル用直流電圧制御部と、
前記第２の２レベル用直流電圧制御部のＰＩ制御結果に、前記第４の演算部の演算結果を加算する第７の演算部と、
前記第７の演算部の演算結果に、前記ｓｉｎ演算部のｓｉｎの演算結果を乗算して、前記第２の入力電力指令値を算出する第８の演算部と、
前記第２の入力電力指令値から、前記第２の２レベルコンバータの前記入力電流値を減算し、前記第５の差分を算出し、前記第５の差分を用いたＰＩ制御を行う第２の交流電流制御部と、
前記第１の交流電流制御部のＰＩ制御結果に、前記３レベルコンバータ演算部により生成された前記第３の電圧指令値を減算し、前記第１の２レベルコンバータの前記第１の電圧指令値を算出する第９の演算部と、
前記第１の電圧指令値から、前記第１のゲート信号を生成する第１のＰＷＭ制御部と、
前記第１の交流電流制御部のＰＩ制御結果に、前記３レベルコンバータ演算部により生成された前記第３の電圧指令値を減算し、前記第２の２レベルコンバータの前記第２の電圧指令値を算出する第１０の演算部と、
前記第２の電圧指令値から、前記第２のゲート信号を生成する第２のＰＷＭ制御部と、
を備える、
請求項３に記載の電力変換装置。 The controller is
The interface further inputs an output voltage effective value of an inverter included in the load, and an output current effective value of the inverter,
A first calculator that multiplies the output voltage effective value by the output current effective value;
From the voltage value of the power supply, an effective value calculation unit that calculates the effective value of the power supply,
A second calculation unit that calculates a load current feedforward value by dividing the multiplication result of the first calculation unit by the effective value of the power source;
A PLL block unit that applies a feedback control to the voltage value of the power supply to generate a phase signal indicating a phase of the voltage of the power supply;
A sin calculation unit for calculating a sin of the phase from the phase signal;
The third difference is calculated by subtracting the voltage value of the third capacitor from the sixth voltage command value which is an instruction to the third capacitor connected in series of the three level converters. A three-level DC voltage control unit that performs PI control using the third difference;
A third calculation unit for adding a PI control result by the three-level DC voltage control unit to the load current feedforward value;
A fourth calculation unit that multiplies the calculation result of the third calculation unit by 1/2;
Subtracting the voltage value of the first capacitor from the fourth voltage command value, which is an instruction to the first capacitor of the first two-level converter, to calculate the first difference; A first two-level DC voltage controller that performs PI control using the first difference;
A fifth calculation unit that adds the calculation result of the fourth calculation unit to the PI control result of the first two-level DC voltage control unit;
A sixth calculation unit that calculates the first input power command value by multiplying the calculation result of the fifth calculation unit by the sin calculation result of the sin calculation unit;
A first control for subtracting the input current value of the first two-level converter from the first input power command value, calculating the fourth difference, and performing PI control using the fourth difference. An alternating current control unit;
Subtracting the voltage value of the second capacitor from the fifth voltage command value, which is an instruction to the second capacitor of the second two-level converter, to calculate the second difference, A second two-level DC voltage controller that performs PI control using a difference of two;
A seventh calculation unit for adding the calculation result of the fourth calculation unit to the PI control result of the second two-level DC voltage control unit;
An eighth operation unit that calculates the second input power command value by multiplying the operation result of the seventh operation unit by the operation result of sin of the sin operation unit;
Subtracting the input current value of the second two-level converter from the second input power command value, calculating the fifth difference, and performing PI control using the fifth difference An alternating current control unit;
The first voltage command value of the first two-level converter is obtained by subtracting the third voltage command value generated by the three-level converter calculation unit from the PI control result of the first AC current control unit. A ninth arithmetic unit for calculating
A first PWM control unit that generates the first gate signal from the first voltage command value;
The second voltage command value of the second two-level converter is obtained by subtracting the third voltage command value generated by the three-level converter calculation unit from the PI control result of the first AC current control unit. A tenth arithmetic unit for calculating
A second PWM control unit that generates the second gate signal from the second voltage command value;
Comprising
The power conversion device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015151048A JP2017034805A (en) | 2015-07-30 | 2015-07-30 | Power conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015151048A JP2017034805A (en) | 2015-07-30 | 2015-07-30 | Power conversion device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017034805A true JP2017034805A (en) | 2017-02-09 |
Family
ID=57989055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015151048A Pending JP2017034805A (en) | 2015-07-30 | 2015-07-30 | Power conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017034805A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018186626A (en) * | 2017-04-25 | 2018-11-22 | 東芝三菱電機産業システム株式会社 | Three level power conversion device |
-
2015
- 2015-07-30 JP JP2015151048A patent/JP2017034805A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018186626A (en) * | 2017-04-25 | 2018-11-22 | 東芝三菱電機産業システム株式会社 | Three level power conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9948200B2 (en) | Charge and discharge circuit, control method for charge and discharge circuit, control device for charge and discharge circuit, and direct power converter | |
| US7952896B2 (en) | Power conversion architecture with zero common mode voltage | |
| JP5279797B2 (en) | Power converter | |
| US10434882B2 (en) | Track-bound vehicle converter | |
| US8982587B2 (en) | Compensating ripple on pulse with modulator outputs | |
| US9401655B2 (en) | Power conversion apparatus with inverter circuit and series converter circuit having power factor control | |
| JPWO2007129456A1 (en) | Power converter | |
| JP2008022625A (en) | Ac-dc converter | |
| JP5370519B2 (en) | Power converter | |
| US11177741B2 (en) | AC-AC converter circuit | |
| JP5523508B2 (en) | Power converter | |
| TW201838301A (en) | Power converting apparatus | |
| KR20180020959A (en) | Conversion device and control method thereof | |
| JP4873317B2 (en) | Inverter device | |
| US9887617B2 (en) | Power conversion device and control method thereof | |
| JP5410551B2 (en) | Power converter | |
| CN111656664A (en) | Power conversion device | |
| JP5403090B2 (en) | Power converter | |
| US9438132B2 (en) | Multilevel AC/DC power converting method and converter device thereof | |
| JP2017034805A (en) | Power conversion device | |
| JP2014054152A (en) | Power conversion device and power control device | |
| JP2012080753A (en) | Power conversion equipment | |
| JP5400955B2 (en) | Power converter | |
| CN104852617A (en) | Multi-level inverter topology based on magnetic field coupling | |
| JP2016127618A (en) | Electric power conversion system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |