JP2016127618A - Electric power conversion system - Google Patents
Electric power conversion system Download PDFInfo
- Publication number
- JP2016127618A JP2016127618A JP2014264193A JP2014264193A JP2016127618A JP 2016127618 A JP2016127618 A JP 2016127618A JP 2014264193 A JP2014264193 A JP 2014264193A JP 2014264193 A JP2014264193 A JP 2014264193A JP 2016127618 A JP2016127618 A JP 2016127618A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- rectified
- value
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電力変換装置に関し、特に直流リンクにLCフィルタを有する電力変換装置に関する。 The present invention relates to a power conversion device, and more particularly to a power conversion device having an LC filter in a DC link.
特許文献1には、電力変換装置が記載されている。この電力変換装置は、例えば整流部と、インバータ部と、コンデンサと、リアクトルとを有している。整流部は、入力された交流電圧を直流電圧に整流し、これを直流リンクへと出力する。直流リンクには、リアクトルとコンデンサとが設けられている。このリアクトルとコンデンサとはLCフィルタを形成する。インバータ部には、コンデンサに印加される直流電圧が入力される。インバータ部は、この直流電圧を交流電圧に変換し、この交流電圧をモータへと出力する。 Patent Document 1 describes a power conversion device. This power converter includes, for example, a rectification unit, an inverter unit, a capacitor, and a reactor. The rectifying unit rectifies the input AC voltage into a DC voltage and outputs the DC voltage to the DC link. The DC link is provided with a reactor and a capacitor. The reactor and the capacitor form an LC filter. A DC voltage applied to the capacitor is input to the inverter unit. The inverter unit converts the DC voltage into an AC voltage and outputs the AC voltage to the motor.
このような電力変換装置において、LCフィルタの共振周波数に近い周波数成分が、コンデンサの直流電圧に生じると、その周波数成分は共振により増大し得る。そこで、特許文献1では、このような共振を抑制すべく、インバータ部の出力電圧を制御する共振抑制制御を実行する。共振抑制制御については後に詳述する。 In such a power converter, when a frequency component close to the resonance frequency of the LC filter is generated in the DC voltage of the capacitor, the frequency component can increase due to resonance. Therefore, in Patent Document 1, resonance suppression control for controlling the output voltage of the inverter unit is executed to suppress such resonance. The resonance suppression control will be described in detail later.
しかしながら、共振抑制制御は直流電圧の共振を抑制するものの、インバータ部の出力電流をひずませることがある。図8は、インバータ部が出力する交流電流の周波数成分を示している。図8は常に共振抑制制御を実行したときの周波数成分が示されている。図8において最も大きい周波数成分の周波数f1は当該交流電流の基本波の周波数である。図8の例示では、この基本波よりも低周波側において、他の周波数成分に比べて大きい周波数成分が発生している(図8の周波数f2参照)。 However, although the resonance suppression control suppresses the resonance of the DC voltage, the output current of the inverter unit may be distorted. FIG. 8 shows the frequency component of the alternating current output from the inverter unit. FIG. 8 shows frequency components when the resonance suppression control is always executed. In FIG. 8, the frequency f1 of the largest frequency component is the frequency of the fundamental wave of the alternating current. In the illustration of FIG. 8, a frequency component larger than other frequency components is generated on the lower frequency side than the fundamental wave (see frequency f2 in FIG. 8).
他方、共振抑制制御を全く実行しない場合には、この低周波成分は小さいことが確認されており、この低周波成分は、共振抑制制御によって生じていると考えられる。このような低周波の周波数成分は、図9に示すように、出力電流のゆがみを発生させる。図9では、出力電流のピーク近傍が示されており、各ピーク値は離散的に低周波成分の波形(図9の二点鎖線)に略沿う。このような出力電流のゆがみは望ましくない。このゆがみは、例えば交流電流のピークの最大値を増大させ、ひいては銅損を増大させるからである。 On the other hand, when resonance suppression control is not executed at all, it is confirmed that this low frequency component is small, and this low frequency component is considered to be caused by resonance suppression control. Such low frequency components cause distortion of the output current as shown in FIG. FIG. 9 shows the vicinity of the peak of the output current, and each peak value discretely substantially follows the waveform of the low frequency component (two-dot chain line in FIG. 9). Such distortion of the output current is undesirable. This is because, for example, the maximum value of the peak of the alternating current is increased, and as a result, the copper loss is increased.
そこで、本願は出力電流のゆがみを低減できる電力変換装置を提供することを目的とする。 Then, this application aims at providing the power converter device which can reduce distortion of output current.
本発明にかかる電力変換装置の第1の態様は、一対の直流線(LH,LL)と、第1交流電圧を整流電圧に整流し、前記整流電圧を前記一対の直流線の間に印加するダイオード整流器(2)と、前記一対の直流線の間に接続され、直流電圧が印加されるコンデンサ(C1)と、コンデンサの両端の間において互いに直列に接続される一対のスイッチング素子を有し、前記直流電圧を第2交流電圧に変換するインバータ(3)と、前記スイッチング素子を制御するスイッチング信号を前記第2交流電圧の振幅についての電圧指令値に基づいて生成し、前記電圧指令値に対して、(i)コンデンサ電圧が前記整流電圧よりも小さい期間の少なくとも一部において、前記コンデンサ電圧から前記整流電圧を減算した値が大きいほど大きくする補正が実行され、(ii)前記コンデンサ電圧が前記整流電圧よりも大きい期間の少なくとも一部において、前記補正が実行されない、制御部(6)とを備え、前記コンデンサ電圧は、前記直流電圧のうち、前記スイッチング素子のスイッチング周波数の成分を除去した成分を少なくとも含む。 According to a first aspect of the power conversion device of the present invention, a pair of DC lines (LH, LL), a first AC voltage is rectified into a rectified voltage, and the rectified voltage is applied between the pair of DC lines. A diode rectifier (2), a capacitor (C1) connected between the pair of DC lines, to which a DC voltage is applied, and a pair of switching elements connected in series between both ends of the capacitor; An inverter (3) for converting the DC voltage into a second AC voltage, and a switching signal for controlling the switching element are generated based on a voltage command value for the amplitude of the second AC voltage, (I) In at least a part of a period in which the capacitor voltage is smaller than the rectified voltage, a correction that increases as the value obtained by subtracting the rectified voltage from the capacitor voltage increases And (ii) a controller (6) in which the correction is not performed in at least a part of a period in which the capacitor voltage is larger than the rectified voltage, and the capacitor voltage is the switching voltage among the DC voltages. It includes at least a component obtained by removing the switching frequency component of the element.
本発明にかかる電力変換装置の第2の態様は、第1の態様にかかる電力変換装置であって、前記制御部(6)は、前記コンデンサ電圧が前記整流電圧と正の第1基準値との和よりも大きいとき、または、前記コンデンサ電圧が、前記整流電圧から正の第2基準値を引いた値よりも小さいときに、前記補正を行い、前記コンデンサ電圧が前記整流電圧と第1基準値との和よりも小さく、前記整流電圧から第2基準値を引いた値よりも大きいときに、前記補正を行わない。 A second aspect of the power conversion device according to the present invention is the power conversion device according to the first aspect, wherein the control unit (6) is configured such that the capacitor voltage is equal to the rectified voltage and a positive first reference value. Or when the capacitor voltage is smaller than a value obtained by subtracting a positive second reference value from the rectified voltage, the correction is performed, and the capacitor voltage is changed between the rectified voltage and the first reference. When the value is smaller than the sum of the values and larger than the value obtained by subtracting the second reference value from the rectified voltage, the correction is not performed.
本発明にかかる電力変換装置の第3の態様は、第1の態様にかかる電力変換装置であって、前記制御部(6)は、前記コンデンサ電圧が前記整流電圧よりも大きいときに、前記補正を行わず、前記コンデンサ電圧が前記整流電圧よりも小さいときに、前記補正を行う。 A third aspect of the power conversion device according to the present invention is the power conversion device according to the first aspect, wherein the control unit (6) performs the correction when the capacitor voltage is larger than the rectified voltage. The correction is performed when the capacitor voltage is smaller than the rectified voltage.
本発明にかかる電力変換装置の第4の態様は、第1から第3のいずれか一つの態様にかかる電力変換装置であって、前記第1交流電圧を検出する交流電圧検出部を備え、前記制御部は、前記第1交流電圧に基づいて前記整流電圧の理想値を算出し、前記整流電圧として、前記理想値を採用する。 The 4th aspect of the power converter device concerning this invention is a power converter device concerning any one 1st to 3rd aspect, Comprising: The AC voltage detection part which detects the said 1st AC voltage is provided, The control unit calculates an ideal value of the rectified voltage based on the first AC voltage, and adopts the ideal value as the rectified voltage.
本発明にかかる電力変換装置の第5の態様は、第1から第3のいずれか一つの態様にかかる電力変換装置であって、前記コンデンサ(C1)と前記ダイオード整流器(2)との間において、前記一対の直流線(LH,LL)の一方に設けられるリアクトル(L1)と、前記リアクトルの両端電圧を、前記コンデンサ電圧と前記整流電圧との差として検出する電圧検出部(53)とを備える。 A fifth aspect of the power conversion device according to the present invention is the power conversion device according to any one of the first to third aspects, between the capacitor (C1) and the diode rectifier (2). A reactor (L1) provided on one of the pair of DC lines (LH, LL), and a voltage detector (53) for detecting a voltage across the reactor as a difference between the capacitor voltage and the rectified voltage. Prepare.
本発明にかかる電力変換装置の第6の態様は、第1から第3のいずれか一つの態様にかかる電力変換装置であって、前記コンデンサと前記ダイオード整流器(2)との間において、前記一対の直流線の一方に設けられるリアクトル(L1)と、前記リアクトルを流れる電流を検出する電流検出部(54)と、前記電流を微分して前記コンデンサ電圧と前記整流電圧との差を算出する電圧算出部(55)とを備える。 A sixth aspect of the power conversion device according to the present invention is the power conversion device according to any one of the first to third aspects, wherein the pair of the power conversion device is between the capacitor and the diode rectifier (2). A reactor (L1) provided on one of the DC wires, a current detector (54) for detecting a current flowing through the reactor, and a voltage for differentiating the current to calculate a difference between the capacitor voltage and the rectified voltage And a calculator (55).
本発明にかかる電力変換装置の第1、第4および第6の態様によれば、出力電流の正弦波からのゆがみを低減できる。 According to the 1st, 4th, and 6th aspect of the power converter device concerning this invention, the distortion from the sine wave of an output current can be reduced.
本発明にかかる電力変換装置の第2の態様によれば、共振を効果的に抑制しつつ、出力電流のゆがみを抑制できる。 According to the 2nd aspect of the power converter device concerning this invention, distortion of an output current can be suppressed, suppressing resonance effectively.
本発明にかかる電力変換装置の第3の態様によれば、共振を効果的に抑制しつつ、出力電流のゆがみを抑制できる。 According to the 3rd aspect of the power converter device concerning this invention, distortion of an output current can be suppressed, suppressing resonance effectively.
本発明にかかる電力変換装置の第5の態様によれば、コンデンサ電圧と整流電圧との差を算出する演算を不要にできる。 According to the 5th aspect of the power converter device concerning this invention, the calculation which calculates the difference of a capacitor voltage and a rectification voltage can be made unnecessary.
第1の実施の形態.
図1は、本実施の形態にかかる電力変換装置の構成の一例を概略的に示す図である。図1の例示では、電力変換装置は、コンバータ2と、リアクトルL1と、コンデンサC1と、インバータ3と、制御部6とを備えている。
First embodiment.
FIG. 1 is a diagram schematically illustrating an example of the configuration of the power conversion device according to the present embodiment. In the illustration of FIG. 1, the power conversion device includes a
コンバータ2は、その入力側において、三相の入力線AL1〜AL3に接続されている。これらの入力線AL1〜AL3は多相交流電源E1に接続されており、この多相交流電源E1は入力線AL1〜AL3を介して、コンバータ2へと多相交流電圧(ここでは一例として三相交流電圧)を出力する。なお図1の例示では、入力線AL1〜AL3の各々の配線インダクタンスも示されている。また入力線の相数は4以上であってもよい。
コンバータ2は、その出力側において、一対の直流線LH,LLに接続される。コンバータ2は、入力線AL1〜AL3を介して入力される交流電圧を整流電圧Vrecに変換し、この整流電圧Vrecを直流線LH,LLの間に印加する。ここでは直流線LHに印加される電位は直流線LLに印加される電位よりも低い。以下では、コンバータ2に入力される交流電圧を入力交流電圧とも呼ぶ。
コンバータ2は例えば三相フルブリッジのダイオード整流器である。
The
リアクトルL1は直流線LHに設けられている。コンデンサC1は、リアクトルL1に対してコンバータ2とは反対側において、直流線LH,LLの間に接続されている。 Reactor L1 is provided on DC line LH. Capacitor C1 is connected between DC lines LH and LL on the side opposite to converter 2 with respect to reactor L1.
例えばコンデンサC1の静電容量を小さく設定することで、製造コストおよび回路規模を低減することができる。一方で、静電容量の小さなコンデンサC1はいわゆる平滑機能に乏しいので、コンデンサC1に印加される直流電圧Vcは、入力交流電圧に応じて脈動する。より一般的に、入力交流電圧の相数をN(Nは3以上の整数)として説明すると、コンバータ2が全波整流を行う場合には、直流電圧Vcは入力交流電圧の周波数の2N倍の周波数で脈動する。
For example, the manufacturing cost and circuit scale can be reduced by setting the capacitance of the capacitor C1 small. On the other hand, since the capacitor C1 having a small electrostatic capacity has a poor so-called smoothing function, the DC voltage Vc applied to the capacitor C1 pulsates according to the input AC voltage. More generally, when the number of phases of the input AC voltage is N (N is an integer of 3 or more), when the
またリアクトルL1およびコンデンサC1は、いわゆるLCフィルタを構成すると把握することができる。リアクトルL1のインダクタンスも例えば小さく設定されている。これにより製造コストおよび回路規模を低減することができる。このLCフィルタは例えば電圧のノイズを抑制する。このノイズは、直流電圧Vcの脈動(入力交流電圧の周波数の2N倍の脈動)よりも高い高次の高調波成分である。言い換えれば、リアクトルL1のインダクタンスとコンデンサC1の静電容量とは、直流電圧Vcの上記脈動を許容しつつも、より高次の高調波成分を低減するように設定されるのである。この観点では、LCフィルタの共振周波数は入力交流電圧の周波数の2N倍よりも大きくなる。なおリアクトルL1は直流線LLに設けられていてもよい。 It can be understood that the reactor L1 and the capacitor C1 constitute a so-called LC filter. The inductance of the reactor L1 is also set small, for example. Thereby, manufacturing cost and circuit scale can be reduced. This LC filter suppresses voltage noise, for example. This noise is a higher-order harmonic component higher than the pulsation of the DC voltage Vc (pulsation 2N times the frequency of the input AC voltage). In other words, the inductance of the reactor L1 and the capacitance of the capacitor C1 are set so as to reduce higher-order harmonic components while allowing the pulsation of the DC voltage Vc. From this viewpoint, the resonance frequency of the LC filter is greater than 2N times the frequency of the input AC voltage. Reactor L1 may be provided on DC line LL.
直流電圧Vcは、インバータ3に入力される。インバータ3は、入力された直流電圧Vcを交流電圧に変換して、その交流電圧を負荷4へと出力する。以下では、インバータ3が出力する交流電圧を出力交流電圧とも呼ぶ。図1の例示では、インバータ3は三相の出力線を介して負荷4に接続されている。つまりインバータ3は直流電圧Vcを三相交流電圧に変換して負荷4に出力する。ただし、負荷4の相数は3に限らず、単相の負荷4が採用されてもよく、あるいは4相以上の負荷4が接続されてもよい。
The DC voltage Vc is input to the
図2はインバータ3の内部構成の一例を概略的に示す図である。例えばインバータ3はスイッチング素子Sup,Sun,Svp,Svn,Swp,SwnとダイオードDup,Dun,Dvp,Dvn,Dwp,Dwnとを備えている。スイッチング素子Sxp,Sxn(xはu,v,rを代表する、以下、同様)は直流線LH,LLの間(より具体的にはコンデンサC1の両端の間)において互いに直列に接続されており、これらを接続する接続点Pxが出力線を介して負荷4に接続される。ダイオードDxp,Dxnはそれぞれスイッチング素子Sxp,Sxnに並列に接続されており、これらの順方向はいずれも直流線LLから直流線LHに向かう方向である。
FIG. 2 is a diagram schematically showing an example of the internal configuration of the
スイッチング素子Sxp,Sxnが制御部6によって適切に制御されることにより、インバータ3は直流電圧Vcを交流電圧に変換して出力することができる。
When the switching elements Sxp and Sxn are appropriately controlled by the
負荷4は例えば誘導性負荷であって、より具体的な一例としてモータである。このモータは入力された交流電圧に応じて回転する。
The
また図1の例示では、直流電圧検出部50、交流電圧検出部51および電流検出部52が設けられている。直流電圧検出部50は、コンデンサC1に印加される直流電圧Vcを検出し、これを制御部6へと出力する。交流電圧検出部51は、入力線AL1〜AL3に印加される入力交流電圧を検出し、これを制御部6へと出力する。電流検出部52はインバータ3が出力する交流電流iを検出し、これを制御部6へと出力する。これらの検出値は後に詳述するようにインバータ3の制御に用いられる。
In the illustration of FIG. 1, a DC
図1の例示では、制御部6は、整流波形生成部61と、電圧差算出部62と、制御リミッタ63と、共振抑制制御部64と、モータ電流制御部65と、スイッチング信号生成部66とを備えている。
In the illustration of FIG. 1, the
またここでは、制御部6はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ(換言すれば手順)を実行する。上記記憶装置は、例えばROM(Read Only Memory)、RAM(Random Access Memory)、書き換え可能な不揮発性メモリ(EPROM(Erasable Programmable ROM)等)、ハードディスク装置などの各種記憶装置の1つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御部6はこれに限らず、制御部6によって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
Here, the
図1の例示では、モータ電流制御部65には、電流検出部52によって検出された交流電流iと、交流電流iについての電流指令値i*と、直流電圧検出部50によって検出された直流電圧Vcとが入力されている。モータ電流制御部65は、これらに基づいて、公知の手法により、インバータ3の出力交流電圧の振幅についての電圧指令値V**を生成する。
In the illustration of FIG. 1, the motor
さて、本実施の形態では、上述のように、リアクトルL1およびコンデンサC1によって形成されるLCフィルタが直流線LH,LLに設けられている。よって、LCフィルタの共振周波数に近い周波数成分が直流電圧Vcに含まれると、その周波数成分が共振によって増大する。なおこの共振周波数は、例えばインバータ3のスイッチング周波数よりも小さく設定される。
In the present embodiment, as described above, the LC filters formed by the reactor L1 and the capacitor C1 are provided on the DC lines LH and LL. Therefore, when a frequency component close to the resonance frequency of the LC filter is included in the DC voltage Vc, the frequency component increases due to resonance. This resonance frequency is set to be lower than the switching frequency of the
そこで制御部6は、このような直流電圧Vcにおける共振を抑制する共振抑制制御を実行する。この共振抑制制御では、出力交流電圧の振幅を調整することで、コンデンサC1の放電量を調整して、コンデンサC1の直流電圧Vcを調整する。例えば出力交流電圧の振幅を増大すれば、コンデンサC1の放電量が増大するので、直流電圧Vcは低減する。逆に、出力交流電圧の振幅を低減すれば、コンデンサC1の放電量が低減するので、直流電圧Vcは増大する。
Therefore, the
そこで、スイッチング信号生成部66は共振抑制制御において電圧指令値V**に対して補正を行って、補正電圧指令値V*を生成する。より具体的には、直流電圧Vcが整流電圧Vrecよりも大きいほど、補正電圧指令値V*を大きくする補正を行う。整流電圧Vrecとは、入力交流電圧を全波整流して得られる整流電圧である。直流電圧Vcと整流電圧Vrecとの差は、直流電圧Vcに生じる高調波成分を示すと考えることができる。つまり直流電圧Vcの高調波成分を低減すべく、当該高調波成分が整流電圧Vrecに対して大きいほど補正電圧指令値V*を大きくするのである。補正電圧指令値V*を大きくすることにより出力交流電圧の振幅が増大すると、コンデンサC1の放電量が増大し、これにより直流電圧Vcが低減する。よって直流電圧Vcが整流電圧Vrecに近づき、高調波成分が低減することとなる。
Therefore, the
この補正を言い換えると、直流電圧Vcが整流電圧Vrecよりも小さいほど、補正電圧指令値V*を小さくする補正を行う、とも説明できる。つまり、直流電圧Vcが整流電圧Vrecよりも小さいときには、出力交流電圧の振幅を低減させ、これにより、コンデンサC1の放電量を低減させて、直流電圧Vcを増大させるのである。この場合にも、直流電圧Vcが整流電圧Vrecに近づき、高調波成分が低減することとなる。 In other words, it can be explained that the correction is performed such that the correction voltage command value V * is reduced as the DC voltage Vc is smaller than the rectified voltage Vrec. That is, when the DC voltage Vc is smaller than the rectified voltage Vrec, the amplitude of the output AC voltage is reduced, thereby reducing the discharge amount of the capacitor C1 and increasing the DC voltage Vc. Also in this case, the DC voltage Vc approaches the rectified voltage Vrec, and the harmonic component is reduced.
上記補正において用いる直流電圧Vcとしては、その検出値自身を採用する他、その検出値からインバータ3のスイッチング周波数の成分を除去した電圧値を採用してもよい。なぜなら、少なくとも共振周波数を有していれば、その電圧値に基づいて共振を抑制できるからである。つまり上記補正においては直流電圧Vcとして、その検出値から当該スイッチング周波数の成分を除去した成分を少なくとも含む電圧値を採用できる。以下、かかる電圧値をコンデンサ電圧Vc1と称す。
As the DC voltage Vc used in the correction, the detected value itself may be used, or a voltage value obtained by removing the switching frequency component of the
本実施の形態では、コンデンサ電圧Vc1と整流電圧Vrecとの差に依存する補正量H(後述)を算出し、この補正量Hに基づいて電圧指令値V**を補正して補正電圧指令値V*を求める。この補正量Hは、整流波形生成部61、電圧差算出部62、制御リミッタ63および共振抑制制御部64によって算出される。以下に詳述する。
In the present embodiment, a correction amount H (described later) that depends on the difference between the capacitor voltage Vc1 and the rectified voltage Vrec is calculated, and the voltage command value V ** is corrected based on the correction amount H, thereby correcting the voltage command value. Find V *. The correction amount H is calculated by the rectified
整流波形生成部61には、交流電圧検出部51によって検出された入力交流電圧が入力される。整流波形生成部61はこの入力交流電圧に基づいて、整流電圧Vrecの理想値を生成する。入力交流電圧と整流電圧Vrecとの関係は周知であり、当該関係を用いて整流電圧Vrecの理想値を生成するのである。つまり、ここでは整流電圧Vrecとして理想値(演算値)が採用される。
The input AC voltage detected by the
電圧差算出部62には、直流電圧検出部50によって検出された直流電圧Vcと、整流波形生成部61によって生成された整流電圧Vrecとが入力される。コンデンサ電圧Vc1として、インバータ3のスイッチング周波数の成分を除去した電圧を採用する場合には、電圧差算出部62は高調波成分除去部を有する。この高調波成分除去部は例えばローパスフィルタによって形成される。
The
電圧差算出部62はコンデンサ電圧Vc1と整流電圧Vrecとの差ΔV(=Vrec−Vc1)を算出し、差ΔVを制御リミッタ63へと出力する。
The voltage
制御リミッタ63は共振抑制制御の要否を差ΔVに基づいて判断し、その判断結果を共振抑制制御部64へと送信する。つまり本実施の形態では、常に共振抑制制御を実行するのではなく、差ΔVに基づいて共振抑制制御を実行したり、停止したりする。常に共振抑制制御を実行すると、図8,9を参照して説明したとおり、インバータ3の出力交流電流にゆがみ(低周波成分)が生じるからである。
The
制御リミッタ63は、コンデンサ電圧Vc1が整流電圧Vrecよりも大きい期間のうち少なくとも一部の期間において、共振抑制制御を停止する信号を出力し、コンデンサ電圧Vc1が整流電圧Vrecよりも小さい期間のうち少なくとも一部の期間において、共振抑制制御の実行を指示する信号を出力する。
The
図3は、コンデンサ電圧Vc1と整流電圧Vrecとの一例を概略的に示している。図3の例示では、簡単のために、コンデンサ電圧Vc1は、整流電圧Vrecに一つの高調波成分が重畳した電圧として表されている。 FIG. 3 schematically shows an example of the capacitor voltage Vc1 and the rectified voltage Vrec. In the illustration of FIG. 3, for the sake of simplicity, the capacitor voltage Vc1 is represented as a voltage in which one harmonic component is superimposed on the rectified voltage Vrec.
例えば制御リミッタ63は、コンデンサ電圧Vc1と整流電圧Vrecとの差ΔVの絶対値|ΔV|が電圧差基準値Vref(>0)よりも大きいときに、共振抑制制御の実行を指示する信号を出力する。図3の例示では、期間t1は絶対値|ΔV|が電圧差基準値Vrefよりも大きい期間を示しており、この期間t1において共振抑制制御を実行する。
For example, when the absolute value | ΔV | of the difference ΔV between the capacitor voltage Vc1 and the rectified voltage Vrec is larger than the voltage difference reference value Vref (> 0), the
また制御リミッタ63は、例えば絶対値|ΔV|が電圧差基準値Vrefよりも小さいときに、共振抑制制御の停止を指示する信号を出力する。図3の例示では、期間t2は絶対値|ΔV|が電圧差基準値Vrefよりも小さい期間を示しており、この期間t2において共振抑制制御を停止する。
For example, when the absolute value | ΔV | is smaller than the voltage difference reference value Vref, the
つまり図3の例示では、コンデンサ電圧Vc1が整流電圧Vrecに近いときには共振抑制制御を実行せずに、コンデンサ電圧Vc1が整流電圧Vrecから遠いときに共振抑制制御を実行するのである。なお期間t1,t2は整流電圧Vrecの脈動周期(入力交流電圧の終期の2N分の1の終期)内において交互に繰り返し現れるので、共振抑制の実行/停止も当該脈動周期内において交互に行われる。 In other words, in the illustration of FIG. 3, the resonance suppression control is executed when the capacitor voltage Vc1 is far from the rectified voltage Vrec without performing the resonance suppression control when the capacitor voltage Vc1 is close to the rectified voltage Vrec. Since the periods t1 and t2 appear alternately within the pulsation cycle of the rectified voltage Vrec (end of 1 / 2N of the end of the input AC voltage), execution / stop of resonance suppression is also alternately performed within the pulsation cycle. .
共振抑制制御部64には、電圧差算出部62によって算出された差ΔVと、制御リミッタ63からの信号とが入力される。共振抑制制御部64は、これらに基づいて、共振抑制制御のための補正量Hを算出する。この補正量Hはスイッチング信号生成部66へと出力される。
The resonance
共振抑制制御部64は、共振抑制制御の停止を指示する信号を受け取ったときには、補正量Hとして零を出力する。これにより、スイッチング信号生成部66において共振抑制のための実質的な補正が行われない。つまり共振抑制制御が停止される。
The resonance
一方で、共振抑制制御の実行を指示する信号を受け取ったときには、差ΔVに基づいて補正量Hを算出する。例えば正の所定値(以下、ゲインとも呼ぶ)Kと差ΔVとを乗算して補正量H(=K・ΔV)を算出する。 On the other hand, when a signal instructing execution of resonance suppression control is received, the correction amount H is calculated based on the difference ΔV. For example, the correction amount H (= K · ΔV) is calculated by multiplying a positive predetermined value (hereinafter also referred to as a gain) K and the difference ΔV.
スイッチング信号生成部66は、補正量Hに基づいて電圧指令値V**を補正する。例えば差ΔVが整流電圧Vrecからコンデンサ電圧Vc1を引いた値(Vrec−Vc1)であれば、電圧指令値V**から補正量Hを減算して補正電圧指令値V*を生成する。よって共振抑制制御を行う場合には、補正電圧指令値V*は{V**−K・(Vrec−Vc1)}で表される。これによれば、共振抑制制御を行うときには、コンデンサ電圧Vc1が整流電圧Vrecよりも大きいほど大きい補正電圧指令値V*を生成することができる。逆に、コンデンサ電圧Vc1が整流電圧Vrecよりも小さいほど小さい補正電圧指令値V*を生成することができる。
The
なお差ΔVがコンデンサ電圧Vc1から整流電圧Vrecを引いた値(Vc1−Vrec)であれば、電圧指令値V**に補正量Hを減算して補正電圧指令値V*を生成すればよい。これによれば、共振抑制制御を行うときには、補正電圧指令値V*は{V**+K・(Vc1−Vrec)}で表されることとなる。 If the difference ΔV is a value obtained by subtracting the rectified voltage Vrec from the capacitor voltage Vc1 (Vc1−Vrec), the correction voltage command value V * may be generated by subtracting the correction amount H from the voltage command value V **. According to this, when the resonance suppression control is performed, the correction voltage command value V * is represented by {V ** + K · (Vc1−Vrec)}.
かかる共振抑制制御によれば、コンデンサ電圧Vc1が整流電圧Vrecよりも大きい場合には、出力交流電圧の振幅が増大することとなる。したがって、このときコンデンサC1の放電量が大きくなり、直流電圧Vcは低減する。よって直流電圧Vcは整流電圧Vrecに近づく。またコンデンサ電圧Vc1が整流電圧Vrecよりも小さいときには、出力交流電圧の振幅が低減することとなる。よって、このときコンデンサC1の放電量が小さくなり、直流電圧Vcは増大する。したがって直流電圧Vcは整流電圧Vrecに近づく。 According to such resonance suppression control, when the capacitor voltage Vc1 is larger than the rectified voltage Vrec, the amplitude of the output AC voltage increases. Therefore, at this time, the discharge amount of the capacitor C1 increases and the DC voltage Vc decreases. Therefore, the DC voltage Vc approaches the rectified voltage Vrec. Further, when the capacitor voltage Vc1 is smaller than the rectified voltage Vrec, the amplitude of the output AC voltage is reduced. Therefore, at this time, the discharge amount of the capacitor C1 decreases, and the DC voltage Vc increases. Therefore, the DC voltage Vc approaches the rectified voltage Vrec.
スイッチング信号生成部66は、生成した補正電圧指令値V*に基づいて、スイッチング信号Sを生成し、これをインバータ3へと出力する。補正電圧指令値V*に基づくスイッチング信号Sの生成は公知技術であって、例えば三角波と補正電圧指令値V*との比較に基づいてスイッチング信号Sを生成することができる。インバータ3はスイッチング信号Sに基づいて動作して、直流電圧Vcを出力交流電圧に変換する。かかる制御により、補正電圧指令値V*に近い出力交流電圧が出力される。
The
図4は、上記制御によってインバータ3が出力する交流電流iの周波数成分を示している。図4および図8同士の比較から分かるように、本実施の形態によれば、交流電流iの低周波成分を約40%低減できることが分かる。交流電流iの低周波成分を低減できるので、交流電流iの基本波(正弦波)からのゆがみを低減することができる。交流電流iのゆがみは、交流電流iのピーク値を増大させるので、銅損を増大させるところ、本実施の形態では交流電流iのゆがみを低減できるので、銅損も低減することができる。
FIG. 4 shows frequency components of the alternating current i output from the
以上のように、本実施の形態では、共振抑制制御を常に実行するのではなく、コンデンサ電圧Vc1と整流電圧Vrecとに基づいて、共振抑制制御の実行/停止が繰り返される。 As described above, in the present embodiment, the resonance suppression control is not always executed, but the execution / stop of the resonance suppression control is repeated based on the capacitor voltage Vc1 and the rectified voltage Vrec.
さて、本実施の形態とは異なって共振抑制制御を常に実行すると、図8に示すようにインバータ3が出力する交流電流iには、ゆがみ(低周波成分)が生じる。他方、共振抑制制御を全く実行しない場合には、この低周波成分は小さいことが確認されており、この低周波成分は、共振抑制制御によって生じていると考えられる。共振抑制制御をある期間において停止すると、その分、負荷4のエネルギーの変動を少なくすることができるので、交流電流iの低周波の変動も少なくなると考えられる。よって、低周波成分の低減という観点では、本実施の形態は、上述した期間t1において共振抑制を実行し、期間t2において共振抑制を低減することに限定されない。
When the resonance suppression control is always executed unlike the present embodiment, the AC current i output from the
その一方で、上述の具体的な制御の一例では、絶対値|ΔV|が電圧差基準値Vrefよりも大きいときに共振抑制を実行し、絶対値|ΔV|が電圧差基準値Vrefよりも小さいときに共振抑制制御を停止した。つまり、コンデンサ電圧Vc1が整流電圧Vrecから遠いときのみ、共振抑制制御を実行している。この制御によれば、逆の制御、即ち、コンデンサ電圧Vc1が整流電圧Vrecに近いときのみに、共振抑制制御を実行する場合に比して、より効果的にコンデンサ電圧Vc1を整流電圧Vrecに近づけることができる。言い換えれば、より効果的に共振を抑制することができる。 On the other hand, in the example of the specific control described above, resonance suppression is executed when the absolute value | ΔV | is larger than the voltage difference reference value Vref, and the absolute value | ΔV | is smaller than the voltage difference reference value Vref. Sometimes resonance suppression control was stopped. That is, the resonance suppression control is executed only when the capacitor voltage Vc1 is far from the rectified voltage Vrec. According to this control, the capacitor voltage Vc1 is brought closer to the rectified voltage Vrec more effectively than in the reverse control, that is, when the resonance suppression control is executed only when the capacitor voltage Vc1 is close to the rectified voltage Vrec. be able to. In other words, resonance can be more effectively suppressed.
なお上述の例では、差ΔVの絶対値が電圧差基準値Vrefよりも大きいときに、共振抑制制御を実行した。つまり、図3を参照して、コンデンサ電圧Vc1が第1値(Vrec+Vref)よりも大きいとき、または、コンデンサ電圧Vc1が第2値(Vrec−Vref)よりも小さいときに、共振抑制制御を実行した。またコンデンサ電圧Vc1が第1値よりも小さく、第2値よりも大きいときに、共振抑制制御を停止した。かかる例では、第1値と整流電圧Vrecとの差(Vref)は、第2値と整流電圧Vrecとの差(Vref)と等しい。 In the above example, the resonance suppression control is executed when the absolute value of the difference ΔV is larger than the voltage difference reference value Vref. That is, referring to FIG. 3, when the capacitor voltage Vc1 is larger than the first value (Vrec + Vref) or when the capacitor voltage Vc1 is smaller than the second value (Vrec−Vref), the resonance suppression control is executed. . The resonance suppression control was stopped when the capacitor voltage Vc1 was smaller than the first value and larger than the second value. In such an example, the difference (Vref) between the first value and the rectified voltage Vrec is equal to the difference (Vref) between the second value and the rectified voltage Vrec.
しかしながら、本実施の形態はこれに限らず、これらが異なっていても構わない。要するに、コンデンサ電圧Vc1が、整流電圧Vrecと正の基準値Vref1とを足した値V1よりも大きいとき、または、コンデンサ電圧Vc1が、整流電圧Vrecから正の基準値Vref2を引いた値V2よりも小さいときに、共振抑制制御を実行し(つまり電圧指令値V**に対する補正を行い)、コンデンサ電圧Vc1が値V1よりも小さく、値V2よりも大きいときに、共振抑制制御を停止してもよい(つまり電圧指令値V**に対する補正を行わなくてもよい)。図3の例では基準値Vref1,Vref2が等しい正値(電圧差基準値Vref)を採る場合に相当する。 However, the present embodiment is not limited to this, and they may be different. In short, when the capacitor voltage Vc1 is larger than the value V1 obtained by adding the rectified voltage Vrec and the positive reference value Vref1, or the capacitor voltage Vc1 is larger than the value V2 obtained by subtracting the positive reference value Vref2 from the rectified voltage Vrec. Even if the resonance suppression control is executed when it is small (that is, the voltage command value V ** is corrected) and the capacitor voltage Vc1 is smaller than the value V1 and larger than the value V2, the resonance suppression control is stopped. Good (that is, it is not necessary to correct the voltage command value V **). In the example of FIG. 3, this corresponds to a case where the positive values (voltage difference reference value Vref) are equal in the reference values Vref1 and Vref2.
第2の実施の形態.
第2の実施の形態にかかる電力変換装置は図1と同様である。但し、第2の実施の形態では、制御部6は、コンデンサ電圧Vc1が整流電圧Vrecよりも大きいときに共振抑制制御を停止し、コンデンサ電圧Vc1が整流電圧Vrecよりも小さいときに共振抑制制御を実施する。
Second embodiment.
The power converter according to the second embodiment is the same as that shown in FIG. However, in the second embodiment, the
第1の実施の形態の末尾で説明した場合に即して言えば、基準値Vref1が+∞(実際にはコンデンサ電圧Vc1が取り得る最大値から整流電圧Vrecの最大値を引いた値以上の値)を採り、基準値Vref2が値0を採る場合に相当する。 Speaking in the case described at the end of the first embodiment, the reference value Vref1 is + ∞ (actually not less than a value obtained by subtracting the maximum value of the rectified voltage Vrec from the maximum value that the capacitor voltage Vc1 can take). Value) and the reference value Vref2 is 0.
図5はコンデンサ電圧Vc1と整流電圧Vrecとの一例を概略的に示している。図5の例示でも、簡単のために、コンデンサ電圧Vc1は、整流電圧Vrecに一つの高調波成分が重畳した電圧として表されている。期間t3はコンデンサ電圧Vc1が整流電圧Vrecよりも小さい期間を示し、期間t4はコンデンサ電圧Vc1が整流電圧Vrecよりも大きい期間を示す。第2の実施の形態では、期間t3において共振抑制制御を実行し、期間t4において共振抑制制御を停止するのである。 FIG. 5 schematically shows an example of the capacitor voltage Vc1 and the rectified voltage Vrec. In the illustration of FIG. 5, for the sake of simplicity, the capacitor voltage Vc1 is represented as a voltage in which one harmonic component is superimposed on the rectified voltage Vrec. A period t3 indicates a period in which the capacitor voltage Vc1 is smaller than the rectified voltage Vrec, and a period t4 indicates a period in which the capacitor voltage Vc1 is larger than the rectified voltage Vrec. In the second embodiment, the resonance suppression control is executed in the period t3, and the resonance suppression control is stopped in the period t4.
具体的には、例えば制御リミッタ63は、差ΔV(=Vref−Vc1)が正であるときに、共振抑制制御を実行する信号を出力し、差ΔVが負であるときに、共振抑制制御を実行する信号を出力する。
Specifically, for example, the
共振抑制制御部64は、共振抑制制御を停止する信号を受け取ると、補正量Hとして零を出力し、共振抑制制御を実行する信号を受け取ると、差ΔVに基づいて補正量H(=K・ΔV)を出力する。スイッチング信号生成部66は、補正量Hに基づいて、第1の実施の形態と同様に電圧指令値V**を補正して補正電圧指令値V*を生成し、この補正電圧指令値V*に基づいてスイッチング信号Sを出力する。
When receiving a signal for stopping the resonance suppression control, the resonance
以上のように、第2の実施の形態では、コンデンサ電圧Vc1が整流電圧Vrecよりも小さいときのみ共振抑制制御を実行する。よって、コンデンサ電圧Vc1が整流電圧Vrecよりも小さい期間t3においては、電圧指令値V**を低減する補正を行って補正電圧指令値V*{=V*−K・(Vrec−Vc1))を算出する。これにより、直流電圧Vcを増大して整流電圧Vrecに近づける。 As described above, in the second embodiment, the resonance suppression control is executed only when the capacitor voltage Vc1 is smaller than the rectified voltage Vrec. Therefore, in the period t3 in which the capacitor voltage Vc1 is smaller than the rectified voltage Vrec, a correction for reducing the voltage command value V ** is performed to obtain a correction voltage command value V * {= V * −K · (Vrec−Vc1)). calculate. As a result, the DC voltage Vc is increased to approach the rectified voltage Vrec.
一方で、コンデンサ電圧Vc1が整流電圧Vrecよりも大きい期間t4においては、共振抑制制御は行われない。よって、第2の実施の形態では、電圧指令値V**を増大させる補正は行われない。これにより、電圧指令値V**の増大に起因する交流電流iの増大を回避あるいは抑制でき、交流電流iのピーク値の増大を回避あるいは抑制することができる。ひいては、銅損の増大を回避あるいは抑制できる。 On the other hand, the resonance suppression control is not performed during the period t4 when the capacitor voltage Vc1 is larger than the rectified voltage Vrec. Therefore, in the second embodiment, correction for increasing the voltage command value V ** is not performed. Thereby, the increase of the alternating current i resulting from the increase of the voltage command value V ** can be avoided or suppressed, and the increase of the peak value of the alternating current i can be avoided or suppressed. As a result, an increase in copper loss can be avoided or suppressed.
また第2の実施の形態は、負荷4が誘導性負荷(例えばモータ)である場合に特に有益である。以下に詳述する。
The second embodiment is particularly useful when the
第2の実施の形態とは異なって、コンデンサ電圧Vc1が整流電圧Vrecよりも大きい期間t4において共振抑制制御を実行すると、電圧指令値V**を増大する補正を行って補正電圧指令値V*が生成される。しかしながら、インバータ3は直流電圧Vcよりも大きい電圧を出力できないので、電圧指令値V**の増大量には制限がある。
Unlike the second embodiment, when the resonance suppression control is executed in the period t4 in which the capacitor voltage Vc1 is larger than the rectified voltage Vrec, a correction that increases the voltage command value V ** is performed to correct the corrected voltage command value V *. Is generated. However, since the
他方、コンデンサ電圧Vc1が整流電圧Vrecよりも小さい期間t3において共振抑制制御を実行すると、電圧指令値V**を低減する補正を行って補正電圧指令値V*を生成する。負荷4が誘導性負荷である場合、その誘導成分に生じる起電力によってインバータ3の出力交流電圧の振幅は等価的に負の値を採ることができる(例えば回生動作)。このとき、負荷4からの回生電流がコンデンサC1へと流れるので、コンデンサC1が充電されて直流電圧Vcが増大するのである。よって、直流電圧Vcが整流電圧Vrecよりも大幅に小さくても、共振抑制制御によって直流電圧Vcを整流電圧Vrecに近づけることができる。
On the other hand, when the resonance suppression control is executed in the period t3 when the capacitor voltage Vc1 is smaller than the rectified voltage Vrec, a correction for reducing the voltage command value V ** is performed to generate a correction voltage command value V *. When the
具体的な一例として、補正により補正電圧指令値V*が負になると、スイッチング信号生成部66は全てのスイッチング素子Sxp,Sxnを所定期間においてオフしてもよい。これにより、回生電流がコンデンサC1に流れ、直流電圧Vcが増大する。よって直流電圧Vcを整流電圧Vrecに近づけることができる。
As a specific example, when the correction voltage command value V * becomes negative due to the correction, the switching
つまり低減可能な直流電圧Vcと整流電圧Vrecとの差は、コンデンサ電圧Vc1が整流電圧Vrecよりも大きい期間t4よりも、コンデンサ電圧Vc1が整流電圧Vrecよりも小さい期間t3の方が、大きいのである。 That is, the difference between the DC voltage Vc that can be reduced and the rectified voltage Vrec is larger in the period t3 in which the capacitor voltage Vc1 is smaller than the rectified voltage Vrec than in the period t4 in which the capacitor voltage Vc1 is larger than the rectified voltage Vrec. .
したがって、第2の実施の形態によれば、より効果的に共振を抑制することができる。なお第2の実施の形態において、コンデンサ電圧Vc1が整流電圧Vrecよりも大きいときに共振抑制制御を停止しているので、従来に比して、交流電流の低周波成分は抑制される。 Therefore, according to the second embodiment, resonance can be more effectively suppressed. In the second embodiment, since the resonance suppression control is stopped when the capacitor voltage Vc1 is larger than the rectified voltage Vrec, the low frequency component of the alternating current is suppressed as compared with the conventional case.
第3の実施の形態.
第1および第2の実施の形態では、整流波形生成部61が入力交流電圧を検出して整流電圧Vrecの理想値を算出するとともに、電圧差算出部62がコンデンサ電圧Vc1と整流電圧Vrecとの差ΔVを算出した。第3の実施の形態では、リアクトルL1に印加される電圧VL(これはリアクトルL1の両端電圧であると把握することもできる)を用いて差ΔVを検出する。
Third embodiment.
In the first and second embodiments, the rectified
図6は電力変換装置の一例を概略的に示す図である。図6の例示では、図1と比較して、交流電圧検出部51、整流波形生成部61、および、電圧差算出部62の替わりに、電圧検出部53が設けられている。
FIG. 6 is a diagram schematically illustrating an example of the power converter. In the illustration of FIG. 6, compared to FIG. 1, a voltage detection unit 53 is provided instead of the AC
電圧検出部53はリアクトルL1に印加される電圧VLを検出する。この電圧VLは、コンバータ2とリアクトルL1とコンデンサC1との接続関係に鑑みれば、コンバータ2が出力する整流電圧VrecとコンデンサC1の直流電圧Vcとの差に相当する。よって電圧検出部53は電圧VLを差ΔVとして制御リミッタ63および共振抑制制御部64へと出力する。
The voltage detector 53 detects the voltage VL applied to the reactor L1. This voltage VL corresponds to the difference between the rectified voltage Vrec output from the
その他の点は第1および第2の実施の形態と同様であるので、詳細な説明は避ける。電圧VLを差ΔVとして用いれば、差ΔVを算出する演算処理(整流波形生成部61および電圧差算出部62の演算)を不要にできる。
Since other points are the same as those of the first and second embodiments, detailed description is avoided. If the voltage VL is used as the difference ΔV, the calculation process (calculation of the rectified
図7は電力変換装置の一例を概略的に示す図である。図7の例示では、図1と比較して、交流電圧検出部51、整流波形生成部61、および、電圧差算出部62の替わりに、電流検出部54および電圧算出部67が設けられている。
FIG. 7 is a diagram schematically showing an example of the power converter. In the illustration of FIG. 7, as compared with FIG. 1, a
電流検出部54はリアクトルL1を流れる電流ILを検出し、これを電圧算出部67へと出力する。電圧算出部67は電流ILを微分して、リアクトルL1に印加される電圧VLを算出し、この電圧VLを差ΔVとして制御リミッタ63および共振抑制制御部64へと出力する。
その他の点は第1および第2の実施の形態と同様であるので、詳細な説明は避ける。 Since other points are the same as those of the first and second embodiments, detailed description is avoided.
また、本発明は、その発明の範囲内において、相互に矛盾しない限り、上記の種々の実施の形態を適宜、変形、省略することが可能である。 In the present invention, the above-described various embodiments can be appropriately modified and omitted within the scope of the present invention as long as they do not contradict each other.
2 コンバータ
3 インバータ
6 制御部
53 電圧検出部
54 電流検出部
C1 コンデンサ
L1 リアクトル
LH,LL 直流線
2
Claims (6)
第1交流電圧を整流電圧に整流し、前記整流電圧を前記一対の直流線の間に印加するダイオード整流器(2)と、
前記一対の直流線の間に接続され、直流電圧が印加されるコンデンサ(C1)と、
前記コンデンサの両端の間において互いに直列に接続される一対のスイッチング素子を有し、前記直流電圧を第2交流電圧に変換するインバータ(3)と、
前記スイッチング素子を制御するスイッチング信号を前記第2交流電圧の振幅についての電圧指令値に基づいて生成し、前記電圧指令値に対して、(i)コンデンサ電圧が前記整流電圧よりも小さい期間の少なくとも一部において、前記コンデンサ電圧から前記整流電圧を減算した値が大きいほど大きくする補正が実行され、(ii)前記コンデンサ電圧が前記整流電圧よりも大きい期間の少なくとも一部において、前記補正が実行されない、制御部(6)と
を備え、
前記コンデンサ電圧は、前記直流電圧のうち、前記スイッチング素子のスイッチング周波数の成分を除去した成分を少なくとも含む、電力変換装置。 A pair of DC lines (LH, LL);
A diode rectifier (2) for rectifying the first AC voltage into a rectified voltage and applying the rectified voltage between the pair of DC lines;
A capacitor (C1) connected between the pair of DC lines to which a DC voltage is applied;
An inverter (3) having a pair of switching elements connected in series between both ends of the capacitor and converting the DC voltage to a second AC voltage;
A switching signal for controlling the switching element is generated based on a voltage command value with respect to an amplitude of the second AC voltage, and (i) at least during a period in which the capacitor voltage is smaller than the rectified voltage with respect to the voltage command value In some cases, correction is performed such that the larger the value obtained by subtracting the rectified voltage from the capacitor voltage, the larger the correction is performed, and (ii) the correction is not performed in at least part of a period in which the capacitor voltage is greater than the rectified voltage. And a control unit (6),
The said capacitor voltage is a power converter device containing at least the component which removed the component of the switching frequency of the said switching element among the said DC voltage.
前記制御部は、前記第1交流電圧に基づいて前記整流電圧の理想値を算出し、前記整流電圧として、前記理想値を採用する、請求項1から3のいずれか一つに記載の電力変換装置。 An AC voltage detector for detecting the first AC voltage;
4. The power conversion according to claim 1, wherein the control unit calculates an ideal value of the rectified voltage based on the first AC voltage, and adopts the ideal value as the rectified voltage. 5. apparatus.
前記リアクトルの両端電圧を、前記コンデンサ電圧と前記整流電圧との差として検出する電圧検出部(53)と
を備える、請求項1から3のいずれか一つに記載の電力変換装置。 A reactor (L1) provided on one of the pair of DC lines (LH, LL) between the capacitor (C1) and the diode rectifier (2);
The power converter according to any one of claims 1 to 3, further comprising: a voltage detection unit (53) configured to detect a voltage across the reactor as a difference between the capacitor voltage and the rectified voltage.
前記リアクトルを流れる電流を検出する電流検出部(54)と、
前記電流を微分して前記コンデンサ電圧と前記整流電圧との差を算出する電圧算出部(55)と
を備える、請求項1から3のいずれか一つに記載の電力変換装置。 Between the capacitor and the diode rectifier (2), a reactor (L1) provided on one of the pair of DC lines;
A current detector (54) for detecting a current flowing through the reactor;
The power converter according to any one of claims 1 to 3, further comprising: a voltage calculation unit (55) that differentiates the current to calculate a difference between the capacitor voltage and the rectified voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014264193A JP6098629B2 (en) | 2014-12-26 | 2014-12-26 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014264193A JP6098629B2 (en) | 2014-12-26 | 2014-12-26 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016127618A true JP2016127618A (en) | 2016-07-11 |
JP6098629B2 JP6098629B2 (en) | 2017-03-22 |
Family
ID=56359965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014264193A Expired - Fee Related JP6098629B2 (en) | 2014-12-26 | 2014-12-26 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6098629B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022075424A1 (en) * | 2020-10-08 | 2022-04-14 | ダイキン工業株式会社 | Power conversion device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010124596A (en) * | 2008-11-19 | 2010-06-03 | Toyo Electric Mfg Co Ltd | Power converter |
US20110043150A1 (en) * | 2008-04-28 | 2011-02-24 | Takurou Ogawa | Inverter control device and power conversion device |
JP2013215061A (en) * | 2012-04-04 | 2013-10-17 | Daikin Ind Ltd | Power conversion device |
JP2014036479A (en) * | 2012-08-08 | 2014-02-24 | Daikin Ind Ltd | Control device of electric power conversion device |
JP2014068498A (en) * | 2012-09-27 | 2014-04-17 | Daikin Ind Ltd | Control method for power conversion device |
-
2014
- 2014-12-26 JP JP2014264193A patent/JP6098629B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110043150A1 (en) * | 2008-04-28 | 2011-02-24 | Takurou Ogawa | Inverter control device and power conversion device |
JP2010124596A (en) * | 2008-11-19 | 2010-06-03 | Toyo Electric Mfg Co Ltd | Power converter |
JP2013215061A (en) * | 2012-04-04 | 2013-10-17 | Daikin Ind Ltd | Power conversion device |
JP2014036479A (en) * | 2012-08-08 | 2014-02-24 | Daikin Ind Ltd | Control device of electric power conversion device |
JP2014068498A (en) * | 2012-09-27 | 2014-04-17 | Daikin Ind Ltd | Control method for power conversion device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022075424A1 (en) * | 2020-10-08 | 2022-04-14 | ダイキン工業株式会社 | Power conversion device |
JP2022062703A (en) * | 2020-10-08 | 2022-04-20 | ダイキン工業株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP6098629B2 (en) | 2017-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5920520B1 (en) | Charge / discharge circuit, control method for charge / discharge circuit, control device for charge / discharge circuit, and direct power converter | |
JP6785719B2 (en) | Active filter, AC / DC converter | |
US11218107B2 (en) | Control device for power converter | |
JP5817947B1 (en) | Power conversion control device | |
JP2017093090A (en) | Power factor improvement device, bidirectional ac/dc converter and computer program | |
CN105940597A (en) | Power conversion device and control device | |
US10348190B2 (en) | Conversion device for converting voltage in a non-insulated manner and method for controlling the same | |
JP6396135B2 (en) | Power converter | |
JP5888074B2 (en) | Power converter | |
JP2019058019A (en) | Electric power converter | |
JP6098629B2 (en) | Power converter | |
US10848072B2 (en) | Power supply control device, power conversion system, and power supply control method | |
JP6516818B1 (en) | POWER CONVERTER AND CONTROL METHOD OF POWER CONVERTER | |
JP2005073380A (en) | Controller for power converter | |
CN109104890B (en) | Power conversion apparatus and method for controlling power conversion apparatus | |
JP5660222B2 (en) | Elevator control device | |
JP5824339B2 (en) | Three-phase rectifier | |
JP2013017375A (en) | Stability determination method, stability determination circuit and power conversion device | |
JP7078869B2 (en) | Power conversion system | |
JP2017034805A (en) | Power conversion device | |
JP2016116387A (en) | Power supply circuit | |
JP6772577B2 (en) | Charge / discharge circuit, charge / discharge circuit control method, and direct power converter | |
KR101860576B1 (en) | Method for controlling inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170206 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6098629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |