JP2017028656A - Impulse transmitter, impulse receiver and impulse radio communication system - Google Patents

Impulse transmitter, impulse receiver and impulse radio communication system Download PDF

Info

Publication number
JP2017028656A
JP2017028656A JP2015148616A JP2015148616A JP2017028656A JP 2017028656 A JP2017028656 A JP 2017028656A JP 2015148616 A JP2015148616 A JP 2015148616A JP 2015148616 A JP2015148616 A JP 2015148616A JP 2017028656 A JP2017028656 A JP 2017028656A
Authority
JP
Japan
Prior art keywords
impulse
signal
short pulse
bipolar
pulse generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015148616A
Other languages
Japanese (ja)
Inventor
安宏 中舍
Yasuhiro Nakaya
安宏 中舍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015148616A priority Critical patent/JP2017028656A/en
Publication of JP2017028656A publication Critical patent/JP2017028656A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an impulse transmitter, an impulse receiver and an impulse radio communication system capable of simplifying a circuit configuration with improved frequency use efficiency.SOLUTION: The impulse transmitter, which transmits a bipolar impulse signal multiplexed by changing phases, includes: a base band signal generator 101 which generates the data signal of a communication clock based on each time slot; a short pulse generator 102 which generates the bipolar short pulse having reverse polarity on the basis of the data signal; and a band pass filter 506 which receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal. The short pulse generator includes a trigger flip flop 902 with a position modulation function, which includes phase control routes SLe-CLh of which number is based on multiplicity for the multiplexing by giving different delays to change the phases of the bipolar short pulse.SELECTED DRAWING: Figure 8

Description

本明細書で言及する実施例は、インパルス送信機、インパルス受信機およびインパルス無線通信システムに関する。   The embodiments referred to herein relate to impulse transmitters, impulse receivers, and impulse wireless communication systems.

近年、インターネット利用者の爆発的増加、或いは、高精細画像や映像および音声データ等のコンテンツの大容量化および多様化に伴って、無線通信においても伝送容量の増大が望まれている。   In recent years, with the explosive increase of Internet users, or the increase in capacity and diversification of contents such as high-definition images, video and audio data, an increase in transmission capacity is also desired in wireless communication.

大容量無線通信方式としては、例えば、商用無線局が少なく、広い周波数帯域を確保しやすいミリ波帯の利用が適している。また、近年、RFパルスを伝送媒体とするインパルス方式による無線通信方式が、広帯域無線通信システムへの適用として注目されている。   As a large-capacity wireless communication system, for example, it is suitable to use a millimeter wave band in which there are few commercial wireless stations and a wide frequency band can be easily secured. In recent years, an impulse radio communication system using RF pulses as a transmission medium has attracted attention as an application to a broadband radio communication system.

インパルス方式による無線インパルス送信機(インパルス送信機)は、低周波パルス信号から逓倍により高周波パルス信号を得るため、バンドパスフィルタの比帯域が従来方式と比較して大きくなる上、局部発振器やミキサが不要になる。   The impulse impulse radio impulse transmitter (impulse transmitter) obtains a high frequency pulse signal by multiplication from a low frequency pulse signal. It becomes unnecessary.

そのため、搬送波方式による狭帯域送信機と比較して、無線部の構成を簡素化および低コスト化することが可能で、例えば、毎秒10ギガビット(10Gbps)を超える大容量無線通信の実現手段として、インパルス方式による無線通信システムが期待されている。   Therefore, it is possible to simplify and reduce the cost of the configuration of the radio unit as compared with a narrow band transmitter based on a carrier system. For example, as a means for realizing large-capacity radio communication exceeding 10 gigabits per second (10 Gbps), An impulse radio communication system is expected.

インパルス方式の無線通信システム(インパルス無線通信システム)では、データの「1」,「0」に対してミリ波パルスを送信するON/OFF変調および包絡線検波を行ってデータを伝送する。ここで、毎秒伝送可能なデータ量(伝送速度)は、バンドパスフィルタの通過周波数帯域幅で決まる。   In an impulse radio communication system (impulse radio communication system), data is transmitted by performing ON / OFF modulation and envelope detection for transmitting millimeter wave pulses to data “1” and “0”. Here, the amount of data (transmission speed) that can be transmitted per second is determined by the pass frequency bandwidth of the bandpass filter.

さらに、例えば、無線通信用途として数ギガヘルツ(GHz)〜数十GHzと広い周波数帯域幅がいくつか割り当てられているミリ波帯(30GHz〜300GHz)を用いて、数十ギガビット/秒(Gbps)の大容量通信を簡易なシステムで実現するのに適している。   Furthermore, for example, using a millimeter wave band (30 GHz to 300 GHz) to which several wide frequency bandwidths such as several gigahertz (GHz) to several tens GHz are allocated for wireless communication, several tens of gigabits per second (Gbps) are used. It is suitable for realizing large-capacity communication with a simple system.

ところで、従来、インパルス方式を利用した無線通信システムおよび通信装置としては、様々な提案がなされている。   By the way, conventionally, various proposals have been made as a wireless communication system and a communication apparatus using an impulse system.

特開2013−157660号公報JP2013-157660A 特開2004−208110号公報JP 2004-208110 A

上述したように、例えば、ミリ波帯を用いて大容量通信を行うインパルス無線通信システムが研究開発されている。また、近年のインパルス送信機の送信部では、輝線スペクトルによる伝送電力の制限を避けるため、例えば、直前の「1」の極性とは反対の極性をもつパルスを生成する、いわゆるバイポーラRZ(リターンゼロ)式短パルス発生器を用いるものが出現している。   As described above, for example, an impulse radio communication system that performs large-capacity communication using a millimeter wave band has been researched and developed. Further, in recent transmitters of impulse transmitters, for example, so-called bipolar RZ (return zero) that generates a pulse having a polarity opposite to the polarity of “1” immediately before is generated in order to avoid limiting transmission power due to the bright line spectrum. ) Type short pulse generators have appeared.

しかしながら、バイポーラRZ式のものも含めて、インパルス無線通信システムの課題としては、使用する周波数帯域幅当たりの伝送ビット数が小さい、つまり、周波数利用効率が低いことが挙げられる。   However, a problem of the impulse radio communication system including the bipolar RZ type is that the number of transmission bits per frequency bandwidth to be used is small, that is, the frequency utilization efficiency is low.

すなわち、インパルス無線通信システムでは、ON/OFF変調を行うため、例えば、10GHzの周波数帯域幅を使用する場合、せいぜい10Gbps程度のデータ伝送しか行えない。   That is, in the impulse radio communication system, since ON / OFF modulation is performed, for example, when a frequency bandwidth of 10 GHz is used, only data transmission of about 10 Gbps can be performed.

また、無線通信システムが近接して相互の干渉が問題になる場合や、同じ周波数帯を利用して伝送速度を上げることが求められる場合等において、周波数利用効率の高い通信システムが求められている。   In addition, there is a need for a communication system with high frequency utilization efficiency when wireless communication systems are close to each other and mutual interference becomes a problem or when it is required to increase the transmission speed using the same frequency band. .

ところで、インパルス無線通信システムで周波数利用効率を向上させようとすると、例えば、インパルス送信機の回路構成が複雑化し、或いは、増大する虞がある。すなわち、インパルス無線通信システムにおいて、回路構成を複雑化することなく、周波数利用効率の向上を図るのは困難になっている。   By the way, when trying to improve the frequency utilization efficiency in the impulse radio communication system, for example, the circuit configuration of the impulse transmitter may be complicated or increased. That is, in the impulse radio communication system, it is difficult to improve the frequency utilization efficiency without complicating the circuit configuration.

一実施形態によれば、位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、ベースバンド信号生成器と、短パルス発生器と、バンドパスフィルタと、を有するインパルス送信機が提供される。   According to one embodiment, an impulse transmitter for transmitting a multiplexed bipolar impulse signal with varying phases, the impulse having a baseband signal generator, a short pulse generator, and a bandpass filter A transmitter is provided.

前記ベースバンド信号生成器は、通信クロックのタイムスロット単位のデータ信号を生成し、前記短パルス発生器は、前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する。前記バンドパスフィルタは、前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成する。   The baseband signal generator generates a data signal in units of time slots of a communication clock, and the short pulse generator generates a bipolar short pulse whose polarity is inverted based on the data signal. The bandpass filter receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal.

前記短パルス発生器は、異なる遅延を与えて前記バイポーラ短パルスの位相を変化させ、前記多重化する多重度に基づく数の位相制御経路を含む位置変調機能付きトリガーフリップフロップを有する。   The short pulse generator includes a trigger flip-flop with a position modulation function including a number of phase control paths based on the multiplicity to be multiplexed by changing the phase of the bipolar short pulse by applying different delays.

開示のインパルス送信機、インパルス受信機およびインパルス無線通信システムによれば、回路構成の簡略化、並びに、より一層の周波数利用効率の向上を行うことができるという効果を奏する。   According to the disclosed impulse transmitter, impulse receiver, and impulse radio communication system, it is possible to simplify the circuit configuration and further improve the frequency utilization efficiency.

図1は、インパルス無線通信システムの一例を説明するための図である。FIG. 1 is a diagram for explaining an example of an impulse radio communication system. 図2は、インパルス無線通信システムにおけるインパルス送信機を説明するための図である。FIG. 2 is a diagram for explaining an impulse transmitter in the impulse radio communication system. 図3は、バイポーラRZ型のインパルス送信機を説明するための図(その1)である。FIG. 3 is a diagram (part 1) for describing a bipolar RZ type impulse transmitter. 図4は、バイポーラRZ型のインパルス送信機を説明するための図(その2)である。FIG. 4 is a diagram (part 2) for explaining a bipolar RZ type impulse transmitter. 図5は、バイポーラRZ型のインパルス送信機を説明するための図(その3)である。FIG. 5 is a diagram (part 3) for explaining the bipolar RZ type impulse transmitter. 図6は、関連技術としてのインパルス送信機における短パルス発生器の一例を示す図である。FIG. 6 is a diagram illustrating an example of a short pulse generator in an impulse transmitter as a related technique. 図7は、図6に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。FIG. 7 is a block diagram illustrating an example of an impulse receiver that receives a signal from the impulse transmitter illustrated in FIG. 6. 図8は、インパルス送信機の第1実施例における短パルス発生器の一例を示す図である。FIG. 8 is a diagram showing an example of a short pulse generator in the first embodiment of the impulse transmitter. 図9は、図8に示す短パルス発生器におけるセレクタの一例を示す回路図である。FIG. 9 is a circuit diagram showing an example of a selector in the short pulse generator shown in FIG. 図10は、図9に示すセレクタの動作を説明するための図である。FIG. 10 is a diagram for explaining the operation of the selector shown in FIG. 図11は、図8に示す短パルス発生器の動作を説明するためのタイミング図である。FIG. 11 is a timing chart for explaining the operation of the short pulse generator shown in FIG. 図12は、第1実施例のインパルス送信機の動作を説明するためのタイミング図である。FIG. 12 is a timing chart for explaining the operation of the impulse transmitter according to the first embodiment. 図13は、第1実施例のインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。FIG. 13 is a block diagram illustrating an example of an impulse receiver that receives a signal from the impulse transmitter according to the first embodiment. 図14は、図13に示すインパルス受信機の各部における信号の例を示すタイミング図である。FIG. 14 is a timing chart showing an example of signals in each part of the impulse receiver shown in FIG. 図15は、インパルス送信機の第2実施例における短パルス発生器の一例を示す図である。FIG. 15 is a diagram showing an example of a short pulse generator in the second embodiment of the impulse transmitter. 図16は、図15に示すインパルス送信機に適用される振幅制御回路の一例を説明するための図である。FIG. 16 is a diagram for explaining an example of an amplitude control circuit applied to the impulse transmitter shown in FIG. 図17は、図15に示すインパルス送信機に適用される振幅制御回路の他の例を説明するための図である。FIG. 17 is a diagram for explaining another example of the amplitude control circuit applied to the impulse transmitter shown in FIG. 図18は、第2実施例のインパルス送信機の変形例を説明するための図である。FIG. 18 is a diagram for explaining a modification of the impulse transmitter according to the second embodiment.

まず、本実施例を詳述する前に、図1〜図7を参照して、インパルス無線通信システムの一例、関連技術としてのインパルス送信機およびインパルス受信機、並びに、その問題点を説明する。   First, before describing this embodiment in detail, an example of an impulse radio communication system, an impulse transmitter and an impulse receiver as related techniques, and problems thereof will be described with reference to FIGS.

図1は、インパルス無線通信システムの一例を説明するための図であり、図1(a)は、インパルス無線通信システムの一例を示すブロック図であり、図1(b)は、バンドパスフィルタの通過周波数帯域を説明するための図である。   FIG. 1 is a diagram for explaining an example of an impulse radio communication system, FIG. 1 (a) is a block diagram showing an example of an impulse radio communication system, and FIG. 1 (b) is a diagram of a bandpass filter. It is a figure for demonstrating a pass frequency band.

図1(a)に示されるように、インパルス無線通信システム(インパルス方式の無線通信システム)は、インパルス送信機Tx、および、インパルス受信機Rxを有する。インパルス送信機Txは、ベースバンド信号生成器101、短パルス発生器102、バンドパスフィルタ103、送信増幅器104、および、送信アンテナ105を有する。   As shown in FIG. 1A, the impulse radio communication system (impulse radio communication system) includes an impulse transmitter Tx and an impulse receiver Rx. The impulse transmitter Tx includes a baseband signal generator 101, a short pulse generator 102, a bandpass filter 103, a transmission amplifier 104, and a transmission antenna 105.

ベースバンド信号生成器101は、通信クロックのタイムスロット単位のデータ信号を生成し、短パルス発生器102に出力する。ここで、データ信号は、例えば、「1」の値では高レベル『H』になり、「0」の値では低レベル『L』になる。   The baseband signal generator 101 generates a data signal for each time slot of the communication clock and outputs the data signal to the short pulse generator 102. Here, for example, the value of “1” is a high level “H”, and the value of “0” is a low level “L”.

通信クロックは、例えば、5GHzとされ、この場合、データ信号の通信速度は、例えば、5ギガビット/秒(Gbps)になる。短パルス発生器102は、例えば、データ信号がタイムスロットでハイレベルになると、短パルスを生成する。バンドパスフィルタ103は、短パルスに対して、所定の通過周波数帯域のみを通過させるフィルタリングを行って、例えば、ミリ波パルスを出力する。   The communication clock is, for example, 5 GHz. In this case, the communication speed of the data signal is, for example, 5 gigabits / second (Gbps). For example, the short pulse generator 102 generates a short pulse when the data signal becomes high level in a time slot. The band pass filter 103 performs filtering that allows only a predetermined pass frequency band to pass through the short pulse, and outputs, for example, a millimeter wave pulse.

図1(b)において、参照符号131は、短パルスの周波数特性(短パルス特性)を示し、132は、バンドパスフィルタ103の通過周波数帯域を示す。図1(b)に示されるように、バンドパスフィルタ103から出力されるミリ波パルスは、短パルス特性131のうちの通過周波数帯域132の部分のみの周波数成分を有する。   In FIG. 1B, reference numeral 131 indicates a frequency characteristic (short pulse characteristic) of a short pulse, and 132 indicates a pass frequency band of the bandpass filter 103. As shown in FIG. 1B, the millimeter wave pulse output from the bandpass filter 103 has frequency components only in the pass frequency band 132 portion of the short pulse characteristic 131.

ところで、例えば、UWB(Ultra Wide Band:超広帯域無線)等では、使用可能な周波数帯域が制限されており、その周波数帯域の制限を満たすように、バンドパスフィルタ103が用いられる。なお、通過周波数帯域132は、例えば、通過下限周波数f1が80GHz、通過上限周波数f2が90GHzであり、通過周波数帯域幅がf2−f1=90−80=10GHzである。   By the way, for example, in UWB (Ultra Wide Band), the usable frequency band is limited, and the band pass filter 103 is used so as to satisfy the limitation of the frequency band. In the pass frequency band 132, for example, the pass lower limit frequency f1 is 80 GHz, the pass upper limit frequency f2 is 90 GHz, and the pass frequency bandwidth is f2-f1 = 90-80 = 10 GHz.

図2は、インパルス無線通信システムにおけるインパルス送信機を説明するための図であり、図2(a)は、短パルス発生器(ユニポーラRZ(リターンゼロ)式短パルス発生器)102およびバンドパスフィルタ103において発生される信号を示す。   FIG. 2 is a diagram for explaining an impulse transmitter in an impulse radio communication system. FIG. 2A shows a short pulse generator (unipolar RZ (return zero) type short pulse generator) 102 and a bandpass filter. The signal generated at 103 is shown.

また、図2(b)は、バンドパスフィルタ103のフィルタ特性(通過周波数帯域)を示し、図2(c)は、ユニポーラRZ式短パルス発生器102を使用した場合の輝線スペクトルを示す。   2B shows the filter characteristics (pass frequency band) of the bandpass filter 103, and FIG. 2C shows the emission line spectrum when the unipolar RZ short pulse generator 102 is used.

ここで、図2(c)において、横軸は、周波数(GHz)を示し、縦軸は、電力スペクトル密度(dBm/Hz)を示す。また、図2(c)は、fcが83.5GHzで、Bw=5GHz(81−86GHz)の場合を示す。なお、図2(a)〜図2(c)において、fcは、バンドパスフィルタ103の通過周波数帯域における中心周波数を示し、Bwは、例えば、パワーが3dB低下する通過帯域幅を示す。   Here, in FIG.2 (c), a horizontal axis shows a frequency (GHz) and a vertical axis | shaft shows electric power spectral density (dBm / Hz). FIG. 2C shows a case where fc is 83.5 GHz and Bw = 5 GHz (81-86 GHz). 2A to 2C, fc indicates the center frequency in the pass frequency band of the band pass filter 103, and Bw indicates, for example, the pass bandwidth where the power is reduced by 3 dB.

図2(a)に示されるように、短パルス発生器(ユニポーラRZ式短パルス発生器)102は、例えば、正極性の幅の狭いパルスを生成する。この幅の狭いパルスは、高周波成分を含む広範囲の周波数成分を含んでおり、バンドパスフィルタ103を通過することにより、例えば、ミリ波パルスが生成される。すなわち、図2(b)に示されるように、バンドパスフィルタ103を通過したミリ波パルスは、概ね、周波数fcで振動する幅Bw-1の振動信号(パルス信号)になる。 As shown in FIG. 2A, the short pulse generator (unipolar RZ type short pulse generator) 102 generates, for example, a positive pulse with a narrow width. This narrow pulse includes a wide range of frequency components including high frequency components, and, for example, a millimeter wave pulse is generated by passing through the band pass filter 103. That is, as shown in FIG. 2B, the millimeter wave pulse that has passed through the bandpass filter 103 becomes a vibration signal (pulse signal) having a width Bw −1 that vibrates at a frequency fc.

再び、図1(a)を参照すると、バンドパスフィルタ103の出力は、送信増幅器104に入力されて、例えば、ミリ波パルスが増幅され、送信アンテナ105を介して、送信信号が無線送信される。なお、送信信号は、ミリ波パルスの有無(ON/OFF)により、「1」または「0」のデータが表される。このとき、図2(c)に示されるように、送信信号(電力スペクトル密度)には、例えば、輝線スペクトルSbが含まれることになる。   Referring again to FIG. 1A, the output of the bandpass filter 103 is input to the transmission amplifier 104, for example, a millimeter wave pulse is amplified, and the transmission signal is wirelessly transmitted via the transmission antenna 105. . The transmission signal represents “1” or “0” data depending on the presence / absence (ON / OFF) of a millimeter wave pulse. At this time, as shown in FIG. 2C, the transmission signal (power spectral density) includes, for example, the bright line spectrum Sb.

また、図1(a)に示されるように、インパルス受信機Rxは、受信アンテナ121、受信増幅器122、検波器123、リミットアンプ124、および、ベースバンド信号再生器125を有する。   As shown in FIG. 1A, the impulse receiver Rx includes a reception antenna 121, a reception amplifier 122, a detector 123, a limit amplifier 124, and a baseband signal regenerator 125.

受信増幅器122は、受信アンテナ121を介して無線受信した受信信号を増幅し、検波器123に出力する。検波器123は、受信増幅器122により増幅された受信信号(ミリ波パルス)の包絡線を検波して、リミットアンプ124に出力する。   The reception amplifier 122 amplifies the reception signal received wirelessly via the reception antenna 121 and outputs the amplified signal to the detector 123. The detector 123 detects the envelope of the reception signal (millimeter wave pulse) amplified by the reception amplifier 122 and outputs it to the limit amplifier 124.

リミットアンプ124は、検波器123により検波された信号を増幅して、ベースバンド信号再生器125に出力する。そして、ベースバンド信号再生器125は、リミットアンプ124により増幅された信号を受け取り、例えば、5Gbpsの受信データの再生を行う。   The limit amplifier 124 amplifies the signal detected by the detector 123 and outputs the amplified signal to the baseband signal regenerator 125. Then, the baseband signal regenerator 125 receives the signal amplified by the limit amplifier 124 and reproduces, for example, 5 Gbps received data.

なお、インパルス無線通信システムは、上述したように、ミリ波帯域はもちろんであるが、例えば、マイクロ波帯、準ミリ波帯、UWBをはじめとする超広帯域無線通信に利用可能である。   As described above, the impulse radio communication system can be used for ultra-wideband radio communication including, for example, a microwave band, a quasi-millimeter wave band, and UWB, as well as the millimeter wave band.

このインパルス無線通信システムは、狭帯域通信方式の無線通信システムと比較して、発振器やミキサが不要でRF部の構成が簡素で低コストなため、例えば、広帯域を利用できるミリ波帯では、10Gbpsを超える広帯域無線通信の実現が期待されている。   Since this impulse radio communication system does not require an oscillator or a mixer and the configuration of the RF unit is simple and low in cost as compared with a radio communication system of a narrow band communication system, for example, in the millimeter wave band where a wide band can be used, 10 Gbps Realization of wideband wireless communication exceeding that is expected.

ここで、インパルス無線通信システムに割り当てられた周波数帯域幅をBmaxとすると、バンドパスフィルタ103の通過周波数帯域幅BbpfがBmaxと等しいとき、最大通信速度Bmaxを得ることができる。   Here, assuming that the frequency bandwidth allocated to the impulse radio communication system is Bmax, the maximum communication speed Bmax can be obtained when the pass frequency bandwidth Bbpf of the bandpass filter 103 is equal to Bmax.

例えば、周波数帯域幅Bmaxが10GHzの場合、図1(b)に示されるように、バンドパスフィルタ103の通過周波数帯域幅Bbpfは、f2−f1=90−80=10GHzになり、データ信号の通信速度は、10Gbpsになる。   For example, when the frequency bandwidth Bmax is 10 GHz, as shown in FIG. 1B, the pass frequency bandwidth Bbpf of the bandpass filter 103 is f2-f1 = 90-80 = 10 GHz, and data signal communication The speed will be 10 Gbps.

ところで、多くの無線通信システムは、例えば、周波数1MHz当たりの信号強度0dBm(=1mW/MHz)というように、法令や規格等により、単位周波数当りの信号強度(電力スペクトル密度)が規定されている。   By the way, in many wireless communication systems, for example, the signal strength per unit frequency (power spectral density) is defined by laws and regulations such as a signal strength of 0 dBm per frequency of 1 dBm (= 1 mW / MHz). .

そのため、図2(c)に示されるように、例えば、送信信号(電力スペクトル密度)には、輝線スペクトルSbが含まれる。そして、この輝線スペクトルSbの信号強度が電力スペクトル密度の制限にかかると、全周波数帯域での平均電力を上げられないという事態が生じる。   Therefore, as shown in FIG. 2C, for example, the transmission signal (power spectral density) includes the bright line spectrum Sb. When the signal intensity of the bright line spectrum Sb is limited to the power spectral density, a situation occurs in which the average power in the entire frequency band cannot be increased.

具体的に、例えば、割り当てられた周波数帯域Bmaxが10GHz(=10000MHz)のとき、送信スペクトル強度が周波数帯域内で一定であれば、1(mW/MHz)×10000(MHz)=10Wの出力が可能になる。   Specifically, for example, when the assigned frequency band Bmax is 10 GHz (= 10000 MHz) and the transmission spectrum intensity is constant within the frequency band, an output of 1 (mW / MHz) × 10000 (MHz) = 10 W is obtained. It becomes possible.

しかしながら、送信信号に1mW/MHzの輝線スペクトルSbが含まれると、この輝線スペクトルSbも、例えば、電波法に基づく信号強度の制限を受けるため、小さな電力しか許容されないことになってしまう。   However, if the transmission signal includes the bright line spectrum Sb of 1 mW / MHz, the bright line spectrum Sb is also limited by the signal intensity based on, for example, the Radio Law, so that only small power is allowed.

一般的に、信号を誤りなく長距離伝送するためには、全周波数帯域のスペクトル電力を最大限大きくして、雑音等に対する信号強度マージン(S/N比)を確保するのが好ましい。しかしながら、送信電力が輝線スペクトルSbで制限されると、S/N比を十分確保するのが困難になる。   In general, in order to transmit a signal over a long distance without error, it is preferable to secure a signal intensity margin (S / N ratio) against noise or the like by maximizing the spectrum power in all frequency bands. However, when the transmission power is limited by the bright line spectrum Sb, it becomes difficult to secure a sufficient S / N ratio.

このように、輝線スペクトルSbにより送信電力が制限されると、長距離で高品質の無線通信が不利になるため、輝線スペクトルSbの生じないインパルス無線通信システムの実現が求められていた。そこで、送信信号に輝線スペクトルSbを含まず、長距離で高品質の無線通信に適したバイポーラ・リターンゼロ(RZ)型インパルス無線通信システムが提案されている。   As described above, when the transmission power is limited by the bright line spectrum Sb, high-quality wireless communication is disadvantageous at a long distance. Therefore, it is required to realize an impulse radio communication system that does not generate the bright line spectrum Sb. Therefore, a bipolar return zero (RZ) type impulse radio communication system that does not include the bright line spectrum Sb in the transmission signal and is suitable for long-distance high-quality radio communication has been proposed.

図3〜図5は、バイポーラRZ型のインパルス送信機を説明するための図である。ここで、図3(a)は、バイポーラRZ型のインパルス送信機(B−RZインパルス送信機)で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、パルス発生フィルタ506およびパルス(広帯域)増幅器507と共に示す。   3 to 5 are diagrams for explaining a bipolar RZ type impulse transmitter. Here, FIG. 3A is a block diagram showing an example of a short pulse generator 102 used in a bipolar RZ type impulse transmitter (B-RZ impulse transmitter). Shown with generation filter 506 and pulse (wideband) amplifier 507.

パルス発生フィルタ506は、バンドパスフィルタ103に対応し、パルス増幅器507は、送信増幅器104に対応する。また、図3(b)は、図3(a)に示すトリガーフリップフロップ(T−FF)504の一例の回路図を示す。   The pulse generation filter 506 corresponds to the band pass filter 103, and the pulse amplifier 507 corresponds to the transmission amplifier 104. FIG. 3B shows a circuit diagram of an example of the trigger flip-flop (T-FF) 504 shown in FIG.

また、図4(a)は、短パルス発生器102で発生される正極性のパルス、および、パルス発生フィルタ506(バンドパスフィルタ103)を介して生成される正極性のミリ波パルス(インパルス信号)の例を示す。さらに、図4(b)は、短パルス発生器102で発生される負極性のパルス、および、パルス発生フィルタ506を介して生成される負極性のミリ波パルスの例を示す。   4A shows a positive pulse generated by the short pulse generator 102 and a positive millimeter wave pulse (impulse signal) generated via the pulse generation filter 506 (bandpass filter 103). ) Example. Further, FIG. 4B shows an example of the negative polarity pulse generated by the short pulse generator 102 and the negative polarity millimeter wave pulse generated via the pulse generation filter 506.

そして、図5(a)は、図3(a)に示す短パルス発生器102およびパルス発生フィルタ506の動作を説明するためのタイムチャートであり、図5(b)は、バイポーラRZ式短パルス発生器102を使用した場合の輝線スペクトル(ノッチ)を示す図である。   FIG. 5A is a time chart for explaining operations of the short pulse generator 102 and the pulse generation filter 506 shown in FIG. 3A, and FIG. 5B is a bipolar RZ short pulse. It is a figure which shows an emission line spectrum (notch) at the time of using the generator 102. FIG.

なお、図5(b)において、横軸は、周波数(GHz)を示し、縦軸は、電力スペクトル密度(dBm/Hz)を示す。また、図5(b)は、fcが83.5GHzで、Bw=5GHz(81−86GHz)の場合を示す。   In FIG. 5B, the horizontal axis indicates the frequency (GHz), and the vertical axis indicates the power spectrum density (dBm / Hz). FIG. 5B shows a case where fc is 83.5 GHz and Bw = 5 GHz (81-86 GHz).

図3(a)に示されるように、バイポーラRZ式短パルス発生器102は、入力バッファ501および502と、NRZ−RZ変換部503と、トリガーフリップフロップ(T−FF)504と、エッジ整形(シェーピング)回路505と、を有する。   As shown in FIG. 3A, the bipolar RZ short pulse generator 102 includes input buffers 501 and 502, an NRZ-RZ converter 503, a trigger flip-flop (T-FF) 504, edge shaping ( And a shaping) circuit 505.

エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路505によりエッジ成形された出力信号は、パルス発生フィルタ506(103)に入力される。   The edge shaping circuit 505 includes, for example, an even number of inverters connected in series, and the output signal edge-shaped by the edge shaping circuit 505 is input to the pulse generation filter 506 (103).

データ信号Aは、ノンリターンゼロ信号であり、入力バッファ501は、ノンリターンゼロ信号Aをバッファリングし、クロックバッファ502は、クロック信号Clockをバッファリングする。   The data signal A is a non-return zero signal, the input buffer 501 buffers the non-return zero signal A, and the clock buffer 502 buffers the clock signal Clock.

NRZ(Non-Return to Zero:ノンリターンゼロ)−RZ(Return to Zero:リターンゼロ)変換部503は、ノンリターンゼロ信号Aをリターンゼロ信号Bに変換する。具体的に、NRZ−RZ変換部503は、例えば、論理積(AND)回路であり、ノンリターンゼロ信号Aおよびクロック信号CLKの論理積をとり、その論理積信号をリターンゼロ信号Bとして出力する。   An NRZ (Non-Return to Zero) -RZ (Return to Zero) conversion unit 503 converts a non-return zero signal A into a return zero signal B. Specifically, the NRZ-RZ conversion unit 503 is, for example, a logical product (AND) circuit, takes a logical product of the non-return zero signal A and the clock signal CLK, and outputs the logical product signal as a return zero signal B. .

T−FF504は、例えば、図3(b)に示すような、リターンゼロ信号Bをトランスファーゲート信号とするマスタースレーブ型のフリップフロップ回路で実現される。すなわち、T−FF504は、入出力を交差接続したインバータ602,603によるマスターラッチと、インバータ605,606によるスレーブラッチと、スレーブラッチの出力のフィードバック経路に設けられたインバータ607と、を含む。   The T-FF 504 is realized by, for example, a master-slave type flip-flop circuit using the return zero signal B as a transfer gate signal, as shown in FIG. That is, the T-FF 504 includes a master latch by inverters 602 and 603 whose inputs and outputs are cross-connected, a slave latch by inverters 605 and 606, and an inverter 607 provided in the feedback path of the output of the slave latch.

T−FF504は、さらに、トランジスタで形成されるトランスファーゲート601および604を含む。トランスファーゲート601は、スレーブラッチの出力を、インバータ607を介してマスターラッチにフィードバックする経路に設けられ、ゲート604は、マスターラッチの出力とスレーブラッチの入力の間に設けられている。   The T-FF 504 further includes transfer gates 601 and 604 formed of transistors. The transfer gate 601 is provided in a path for feeding back the output of the slave latch to the master latch via the inverter 607, and the gate 604 is provided between the output of the master latch and the input of the slave latch.

トランスファーゲート601は、リターンゼロ信号Bにより導通状態が制御され、トランスファーゲート604は、リターンゼロ信号Bの反転信号/Bにより導通状態が制御される。これにより、T−FF504は、リターンゼロ信号Bが1周期変化する毎に出力信号Cを反転させる、リターンゼロ信号Bの分周回路として機能する。   The conduction state of transfer gate 601 is controlled by a return zero signal B, and the conduction state of transfer gate 604 is controlled by an inverted signal / B of return zero signal B. As a result, the T-FF 504 functions as a frequency divider for the return zero signal B that inverts the output signal C every time the return zero signal B changes by one cycle.

例えば、リターンゼロ信号Bが『H』→『L』→『H』のように1周期変化する毎に、出力信号Cの論理レベルが反転する。すなわち、図5(a)に示されるように、出力信号Cは、リターンゼロ信号Bの立ち上がりエッジに同期して論理反転する。   For example, every time the return zero signal B changes by one cycle such as “H” → “L” → “H”, the logic level of the output signal C is inverted. That is, as shown in FIG. 5A, the output signal C is logically inverted in synchronization with the rising edge of the return zero signal B.

エッジシェーピング回路505は、T−FF504の出力信号Cの立ち上がりエッジおよび立ち下がりエッジを急峻にした信号を生成して、パルス発生フィルタ506に出力する。ここで、出力信号Cを急峻にした信号は、立ち上がり時間および立ち下がり時間の短い信号になり、より高い周波数までのスペクトルを含む信号になる。   The edge shaping circuit 505 generates a signal in which the rising edge and the falling edge of the output signal C of the T-FF 504 are steep, and outputs the signal to the pulse generation filter 506. Here, the signal in which the output signal C is steep becomes a signal having a short rise time and fall time, and a signal including a spectrum up to a higher frequency.

前述したように、エッジシェーピング回路505は、例えば、直列に接続した偶数段のインバータにより実現することができる。また、エッジシェーピング回路505は、さらに、ピーキングを与えるインダクタを設け、より急峻なエッジが得られるようにしてもよい。   As described above, the edge shaping circuit 505 can be realized by, for example, an even number of inverters connected in series. Further, the edge shaping circuit 505 may be further provided with an inductor for giving peaking so that a steeper edge can be obtained.

インバータは、pチャネル型MOSトランジスタとnチャネル型MOSトランジスタを電源間に直列に接続し、2個のトランジスタのゲートに入力信号を印加し、pMOSトランジスタとnMOSトランジスタの接続ノードから反転信号を得ることで実現される。なお、他の部分で使用するインバータに関しても同様である。   An inverter connects a p-channel MOS transistor and an n-channel MOS transistor in series between power supplies, applies an input signal to the gates of the two transistors, and obtains an inverted signal from a connection node between the pMOS transistor and the nMOS transistor It is realized with. The same applies to inverters used in other parts.

パルス発生フィルタ506は、ハイパスフィルタまたはバンドパスフィルタである。パルス発生フィルタ506は、エッジシェーピング回路505の出力信号の低周波数成分を除去することにより、データ信号Aの値(データ「1」の値)に応じたパルスの有無であって、正極性パルスおよび負極性パルスを交互に生成した信号Dを出力する。ここで、パルス発生フィルタ506としては、例えば、直列接続されたキャパシタ素子を適用することができる。   The pulse generation filter 506 is a high-pass filter or a band-pass filter. The pulse generation filter 506 removes the low frequency component of the output signal of the edge shaping circuit 505 to determine whether or not there is a pulse corresponding to the value of the data signal A (value of data “1”). A signal D in which negative pulses are alternately generated is output. Here, as the pulse generation filter 506, for example, capacitor elements connected in series can be applied.

パルス増幅器507(104)は、広帯域増幅器または分布型増幅器であり、パルス発生フィルタ506の出力信号Dを増幅し、その増幅した信号を図1(a)の送信アンテナ105に出力する。なお、信号Cのエッジが十分に急峻である場合には、エッジシェーピング回路505を削除してもよい。また、信号Dの大きさが十分であれば、パルス増幅器507を削除することもできる。   The pulse amplifier 507 (104) is a wideband amplifier or a distributed amplifier, amplifies the output signal D of the pulse generation filter 506, and outputs the amplified signal to the transmission antenna 105 of FIG. Note that the edge shaping circuit 505 may be deleted when the edge of the signal C is sufficiently steep. Further, if the magnitude of the signal D is sufficient, the pulse amplifier 507 can be deleted.

短パルス発生器102からバンドパスフィルタ103(パルス発生フィルタ506)に出力されるバイポーラ短パルスは、データ信号の値に応じたパルスの有無であって、正極性パルスおよび負極性パルスを交互に生成されるパルスである。   The bipolar short pulse output from the short pulse generator 102 to the bandpass filter 103 (pulse generation filter 506) is the presence or absence of a pulse corresponding to the value of the data signal, and alternately generates a positive pulse and a negative pulse. Pulse.

バイポーラ短パルスは、例えば、データ信号の値が「1」のときに正極性パルスまたは負極性パルスが発生され、データ信号の値が「0」のときに基準電圧になる。正極性パルスは、基準電圧に対して正電圧のパルスであり、負極性パルスは、基準電圧に対して負電圧のパルスである。すなわち、バイポーラ短パルスは、直前のパルスに対して逆極性のパルスになる。   In the bipolar short pulse, for example, a positive pulse or a negative pulse is generated when the value of the data signal is “1”, and becomes a reference voltage when the value of the data signal is “0”. The positive pulse is a pulse having a positive voltage with respect to the reference voltage, and the negative pulse is a pulse having a negative voltage with respect to the reference voltage. That is, the bipolar short pulse becomes a pulse having a polarity opposite to that of the immediately preceding pulse.

ここで、図5(b)と前述した図2(c)の比較から明らかなように、図2(c)におけるユニポーラRZ式短パルスを使用した場合の輝線スペクトルSbは、図5(b)のように、バイポーラRZ式短パルスを使用することでノッチSnになる。これにより、輝線スペクトルSbの信号強度が電力スペクトル密度(送信信号)の制限にかかることがなく、全周波数帯域での平均電力を上げることが可能になる。   Here, as is clear from the comparison between FIG. 5B and FIG. 2C described above, the emission line spectrum Sb when the unipolar RZ short pulse in FIG. 2C is used is shown in FIG. As described above, the notch Sn is obtained by using a bipolar RZ short pulse. As a result, the signal intensity of the bright line spectrum Sb is not restricted by the power spectral density (transmission signal), and the average power in all frequency bands can be increased.

このように、バイポーラ短パルスを利用すると、通信速度(10Gbps)の整数倍に等しい周波数でノッチ(凹部)が生じ、電力スペクトル密度が小さくなる。そのため、ユニポーラ短パルスを利用する場合に比べて、単位周波数当たりの信号強度の最大値を小さくでき、送信電力の確保が容易になり、長距離・高品質通信を行うのに有利になる。   As described above, when the bipolar short pulse is used, a notch (concave portion) is generated at a frequency equal to an integral multiple of the communication speed (10 Gbps), and the power spectral density is reduced. Therefore, the maximum value of the signal strength per unit frequency can be reduced as compared with the case where unipolar short pulses are used, and transmission power can be easily secured, which is advantageous for long-distance / high-quality communication.

ところで、ユニポーラRZ方式およびバイポーラRZ式を含め、インパルス無線通信システムは、使用する周波数帯域幅あたりの伝送ビット数が小さい、つまり周波数利用効率が低いという問題がある。   By the way, the impulse radio communication system including the unipolar RZ system and the bipolar RZ system has a problem that the number of transmission bits per frequency bandwidth to be used is small, that is, the frequency utilization efficiency is low.

すなわち、インパルス無線通信では、ON/OFF変調を行うため、10GHzの周波数帯域幅を使用する場合、せいぜい10Gbpsのデータ伝送しか行えない。また、例えば、無線通信システムが近接し、相互の干渉が問題になると共に、同じ周波数帯を利用して伝送速度を上げる要望が出た場合に、周波数利用効率の高い通信システムが求められる。   That is, in the impulse radio communication, since ON / OFF modulation is performed, when a frequency bandwidth of 10 GHz is used, only data transmission of 10 Gbps can be performed. In addition, for example, when wireless communication systems are close to each other and mutual interference becomes a problem, and there is a demand to increase the transmission speed using the same frequency band, a communication system with high frequency utilization efficiency is required.

例えば、無線通信装置の周波数利用効率を向上するためには、1シンボルに対して、複数ビットの情報をのせる方法、いわゆる多値化が有効であると考えられている。そこで、パルス伝送の場合は、パルスの出現位置を変えることにより情報を伝送するパルス位置変調(PPM)が研究・開発されている。   For example, in order to improve the frequency utilization efficiency of a wireless communication device, it is considered that a method of putting information of a plurality of bits on one symbol, so-called multi-value, is effective. Therefore, in the case of pulse transmission, pulse position modulation (PPM) that transmits information by changing the appearance position of a pulse has been researched and developed.

すなわち、インパルス無線通信システムにおいてパルス位置変調を行う場合、例えば、1周期内に1個のパルス(インパルス)を配置し、送信データに応じてパルスを配置する位置(位相)を変えることが考えられる。   That is, when performing pulse position modulation in an impulse radio communication system, for example, one pulse (impulse) may be arranged within one period, and the position (phase) where the pulse is arranged may be changed according to transmission data. .

図6は、関連技術としてのインパルス送信機における短パルス発生器の一例を示す図であり、1周期内にパルスを配置する位相を変化(−π,−π/2,基準(0),+π/2,+π)させて、2ビットのデータを伝送する例(多重度が『2』の例)を示す。なお、π/2の位相(配置)に対して、例えば、1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させるのが好ましい。   FIG. 6 is a diagram showing an example of a short pulse generator in an impulse transmitter as a related technique, in which the phase in which a pulse is arranged is changed within one period (−π, −π / 2, reference (0), + π / 2, + π) is an example of transmitting 2-bit data (an example of multiplicity of “2”). For example, it is preferable that a quarter period (for example, 3 ps) in one period (for example, 12 ps) corresponds to a phase (arrangement) of π / 2.

ここで、図6(a)は、B−RZインパルス送信機で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、パルス発生フィルタ506(103)およびパルス(広帯域)増幅器507(104)と共に示す。また、図6(b)は、図6(a)に示すT−FF(位置変調機能付きトリガーフリップフロップ)504の一例の回路図を示す。   FIG. 6A is a block diagram showing an example of the short pulse generator 102 used in the B-RZ impulse transmitter. The short pulse generator 102 is connected to the pulse generation filter 506 (103) and the pulse ( Shown with a wideband amplifier 507 (104). FIG. 6B shows a circuit diagram of an example of the T-FF (trigger flip-flop with position modulation function) 504 shown in FIG.

図6(a)と、前述した図3(a)の比較から明らかなように、関連技術の短パルス発生器102は、セレクタ701と、クロックバッファ502と、T−FF702と、エッジ整形(シェーピング)回路505と、を有する。   As is clear from the comparison between FIG. 6A and FIG. 3A described above, the short pulse generator 102 according to the related art includes a selector 701, a clock buffer 502, a T-FF 702, and edge shaping (shaping). ) Circuit 505.

クロックバッファ502、エッジ整形回路505、パルス発生フィルタ506およびパルス増幅器507は、図3(a)を参照して説明したのと同様のものであり、その説明は省略する。   The clock buffer 502, the edge shaping circuit 505, the pulse generation filter 506, and the pulse amplifier 507 are the same as those described with reference to FIG.

セレクタ701は、シリアルの送信データDataの2ビット毎のデータパターンおよび通信クロックClockの2分周信号Mに基づいて、5つの選択信号p,q,r,s,tを生成する。   The selector 701 generates five selection signals p, q, r, s, and t based on the 2-bit data pattern of the serial transmission data Data and the divide-by-2 signal M of the communication clock Clock.

すなわち、多重度が『2』のとき、位相が−π,−π/2,基準(0),+π/2,+πとなる信号を生成するために5つの位相制御経路(信号経路)SLp〜SLtを設け、そのうちの1つを5つの選択信号p,q,r,s,tにより選択可能とする。   That is, when the multiplicity is “2”, five phase control paths (signal paths) SLp˜ are used to generate signals having phases of −π, −π / 2, reference (0), + π / 2, + π. SLt is provided, and one of them can be selected by five selection signals p, q, r, s, and t.

なお、関連技術のインパルス送信機(短パルス発生器102のT−FF702の可変遅延部720)における位相制御経路(選択信号)の数は、多重度をNとしたとき、2Nよりも多く(2N+1以上に)なる。 Note that the number of phase control paths (selection signals) in the related art impulse transmitter (the variable delay unit 720 of the T-FF 702 of the short pulse generator 102) is greater than 2 N when N is the multiplicity ( 2 N +1 or more).

このように、選択信号p,q,r,s,tは、その1つが選択的にオン(高レベル『H』)にされ、残りがオフ(低レベル『L』)にされる信号である。なお、分周信号Mは、例えば、図6(b)に示すT−FF702のインバータ712の出力として生成された信号を使用することができる。   As described above, one of the selection signals p, q, r, s, and t is a signal that is selectively turned on (high level “H”) and the rest is turned off (low level “L”). . As the frequency-divided signal M, for example, a signal generated as the output of the inverter 712 of the T-FF 702 shown in FIG. 6B can be used.

T−FF702は、例えば、図6(b)に示すような回路構成を有し、通信クロックclockを2分周した分周信号を出力する。分周信号の変化エッジは、選択信号p,q,r,s,tに応じて位相がπ/2(例えば、3ps)ずつ変化する。   The T-FF 702 has a circuit configuration as shown in FIG. 6B, for example, and outputs a divided signal obtained by dividing the communication clock clock by two. The changing edge of the frequency-divided signal changes in phase by π / 2 (for example, 3 ps) according to the selection signals p, q, r, s, and t.

T−FF702は、入出力が交差接続されたインバータ712および713によるマスターラッチと、インバータ715および716を含むスレーブラッチと、スレーブラッチの出力のフィードバック経路に設けられたインバータ717と、を有する。   The T-FF 702 has a master latch by inverters 712 and 713 whose inputs and outputs are cross-connected, a slave latch including inverters 715 and 716, and an inverter 717 provided in a feedback path of the output of the slave latch.

T−FF702は、さらに,トランスファーゲート711および714を有する。トランスファーゲート711は、スレーブラッチの出力を、インバータ717を介してマスターラッチにフィードバックする経路に、トランスファーゲート714は、マスターラッチの出力とスレーブラッチの入力の間に、それぞれ設けられている。   The T-FF 702 further includes transfer gates 711 and 714. The transfer gate 711 is provided in a path for feeding back the output of the slave latch to the master latch via the inverter 717, and the transfer gate 714 is provided between the output of the master latch and the input of the slave latch.

トランスファーゲート711は、クロック信号Clockにより、トランスファーゲート714は、クロック信号Clockの反転信号/Clockにより、それぞれ導通状態が制御される。   The transfer gate 711 is controlled to be conductive by the clock signal Clock, and the transfer gate 714 is controlled by the inverted signal / Clock of the clock signal Clock.

T−FF702は、さらに、スレーブラッチにおいて、インバータ715の出力とインバータ716の入力(位置変調機能付きT−FF702の出力ノード)との間に接続された可変遅延部720を有する。   The T-FF 702 further includes a variable delay unit 720 connected between the output of the inverter 715 and the input of the inverter 716 (the output node of the T-FF 702 with a position modulation function) in the slave latch.

可変遅延部720は、インバータ715の出力とインバータ716の入力の間に、並列に接続された第1〜第5の5つの位相制御経路SLp〜SLtを有する。ここで、第1位相制御経路SLpは、トランスファーゲート721のみを有し、トランスファーゲート921のゲートには、選択信号pが入力される。   The variable delay unit 720 includes first to fifth phase control paths SLp to SLt connected in parallel between the output of the inverter 715 and the input of the inverter 716. Here, the first phase control path SLp has only the transfer gate 721, and the selection signal p is input to the gate of the transfer gate 921.

第2位相制御経路SLqは、直列に接続されたトランスファーゲート722,724およびバッファ723を有し、トランスファーゲート722,724のゲートには選択信号qが入力される。第3位相制御経路SLrは、直列に接続されたトランスファーゲート725,727、および、2個のバッファを接続したバッファ列726を有し、トランスファーゲート725,727のゲートには選択信号qが入力される。   Second phase control path SLq has transfer gates 722 and 724 and buffer 723 connected in series, and selection signal q is input to the gates of transfer gates 722 and 724. The third phase control path SLr includes transfer gates 725 and 727 connected in series and a buffer row 726 connecting two buffers, and a selection signal q is input to the gates of the transfer gates 725 and 727. The

第4位相制御経路SLsは、直列に接続されトランスファーゲート728,730、および、3個のバッファを接続したバッファ列729を有し、トランスファーゲート728,730のゲートには選択信号sが入力される。   The fourth phase control path SLs includes transfer gates 728 and 730 connected in series, and a buffer row 729 in which three buffers are connected. The selection signal s is input to the gates of the transfer gates 728 and 730. .

第5位相制御経路SLtは、直列に接続されトランスファーゲート731,733、および、4個のバッファを接続したバッファ列732を有し、トランスファーゲート731,733のゲートには選択信号tが入力される。ここで、バッファ723,バッファ列726,729,732は、接続されるバッファの数が異なり、このバッファ数に従って遅延量が増加するようになっている。   The fifth phase control path SLt includes transfer gates 731 and 733 connected in series and a buffer row 732 in which four buffers are connected. The selection signal t is input to the gates of the transfer gates 731 and 733. . Here, the buffer 723 and the buffer rows 726, 729, and 732 differ in the number of buffers to be connected, and the delay amount increases according to the number of buffers.

これにより、例えば、第3位相制御経路SLrの出力を基準(0)にしたとき、第1位相制御経路SLpの出力における位相を−πに設定し、第2位相制御経路SLqの出力における位相を−π/2に設定することができる。   Thereby, for example, when the output of the third phase control path SLr is set to the reference (0), the phase at the output of the first phase control path SLp is set to −π, and the phase at the output of the second phase control path SLq is set to It can be set to −π / 2.

さらに、例えば、第3位相制御経路SLrの出力を基準(0)にしたとき、第4位相制御経路SLsの出力における位相を+π/2に設定し、第5位相制御経路SLtの出力における位相を+πに設定することができる。   Further, for example, when the output of the third phase control path SLr is set to the reference (0), the phase at the output of the fourth phase control path SLs is set to + π / 2, and the phase at the output of the fifth phase control path SLt is set to It can be set to + π.

このように、図6に示す関連技術のインパルス送信機では、例えば、位置変調機能付きT−FF702における可変遅延部720が第1〜第5の5つの位相制御経路SLp〜SLtを有する。   Thus, in the related art impulse transmitter shown in FIG. 6, for example, the variable delay unit 720 in the T-FF 702 with a position modulation function includes the first to fifth phase control paths SLp to SLt.

また、この5つの位相制御経路SLp〜SLtにおけるバッファを制御するために、セレクタ701も5つの選択信号p〜tを生成する。このため、回路構成が増大すると共に、複雑化することになってしまう。   Further, in order to control the buffers in the five phase control paths SLp to SLt, the selector 701 also generates five selection signals p to t. For this reason, the circuit configuration increases and becomes complicated.

図7は、図6に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。図6を参照して説明した関連技術のインパルス送信機から出力された、位相を変化させて多重化したバイポーラ・インパルス信号を受信するインパルス受信機は、例えば、図7に示す構成を有する。   FIG. 7 is a block diagram illustrating an example of an impulse receiver that receives a signal from the impulse transmitter illustrated in FIG. 6. An impulse receiver that receives a bipolar impulse signal that is multiplexed by changing the phase and that is output from the impulse transmitter according to the related art described with reference to FIG. 6 has the configuration shown in FIG. 7, for example.

図7に示されるように、インパルス受信機は、受信アンテナ121と、受信増幅器122と、検波器123と、リミットアンプ124と、ベースバンド信号再生器125と、を有する。   As shown in FIG. 7, the impulse receiver includes a reception antenna 121, a reception amplifier 122, a detector 123, a limit amplifier 124, and a baseband signal regenerator 125.

検波器123は、ユニポーラ短パルス発生器801と、バンドパスフィルタ802と、第1ミキサ(ミキサ)803Aと、第2ミキサ(ミキサ)803Bと、π/2移相器804と、を有する。ユニポーラ短パルス発生器801は、通信クロックClockを多重度(ここでは、『2』)で除した周波数信号(2分周信号)の半周期毎に短パルスを発生する。   The detector 123 includes a unipolar short pulse generator 801, a band pass filter 802, a first mixer (mixer) 803A, a second mixer (mixer) 803B, and a π / 2 phase shifter 804. The unipolar short pulse generator 801 generates a short pulse every half cycle of the frequency signal (divided by 2 signal) obtained by dividing the communication clock Clock by the multiplicity (here, “2”).

すなわち、ユニポーラ短パルス発生器801は、例えば、インパルス送信機のバンドパスフィルタ103の通過帯域の中心周波数(例えば、83.5GHz)のローカル発振信号の短パルスを発生する。   That is, the unipolar short pulse generator 801 generates a short pulse of a local oscillation signal having a center frequency (for example, 83.5 GHz) of the pass band of the bandpass filter 103 of the impulse transmitter, for example.

バンドパスフィルタ802は、送信機のバンドパスフィルタ103と同様の通過特性を有し、バイポーラ短パルス発生器805の出力信号を受け取って、振動信号と同じ周波数の発振信号で、その包絡線が短パルス信号に対応するパルス信号を生成する。   The bandpass filter 802 has the same pass characteristics as the bandpass filter 103 of the transmitter, receives the output signal of the bipolar short pulse generator 805, is an oscillation signal having the same frequency as the vibration signal, and has a short envelope. A pulse signal corresponding to the pulse signal is generated.

第1ミキサ803Aは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号をミキシングして検波を行う。第2ミキサ803Bは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号の位相をπ/2移相器804によりπ/2だけ位相シフトし、その位相シフトされた信号をミキシングして検波を行う。これにより中間周波数(IF)信号が得られる。   The first mixer 803A performs detection by mixing the output signal of the reception amplifier 122 with the pulse signal output from the bandpass filter 802. The second mixer 803B shifts the phase of the pulse signal output from the bandpass filter 802 by π / 2 by the π / 2 phase shifter 804 to the output signal of the reception amplifier 122, and mixes the phase-shifted signal. And detect. This provides an intermediate frequency (IF) signal.

リミットアンプ124は、第1ミキサ803Aの出力を増幅する第1アンプ124Aと、第2ミキサ803Bの出力を増幅する第2アンプ124Bと、を有する。ここで、第1ミキサ803Aと第2ミキサ803Bでミキシングするローカル発振信号は、π/2(例えば、3ps)だけ位相がずれており、第1アンプ124AからIF信号(Q信号)が出力され、第2アンプ124BからIF信号(I信号)が出力される。   The limit amplifier 124 includes a first amplifier 124A that amplifies the output of the first mixer 803A, and a second amplifier 124B that amplifies the output of the second mixer 803B. Here, the local oscillation signals mixed by the first mixer 803A and the second mixer 803B are out of phase by π / 2 (for example, 3 ps), and the IF signal (Q signal) is output from the first amplifier 124A. An IF signal (I signal) is output from the second amplifier 124B.

ベースバンド信号再生器125は、アナログ・デジタル変換器(ADC:Analog to Digital Converter)851と、位相検出部852と、データ再生部853と、を有する。ADC851は、IF信号(Q)およびIF信号(I)をデジタルデータに変換する。   The baseband signal regenerator 125 includes an analog-to-digital converter (ADC) 851, a phase detector 852, and a data regenerator 853. The ADC 851 converts the IF signal (Q) and the IF signal (I) into digital data.

位相検出部852は、IF信号(Q)およびIF信号(I)のデジタルデータから、受信したインパルス信号の位相を検出する。データ再生部853は、検出した位相および受信したクロックの位相からデータを再生する。   The phase detector 852 detects the phase of the received impulse signal from the digital data of the IF signal (Q) and the IF signal (I). The data reproducing unit 853 reproduces data from the detected phase and the received clock phase.

このように、図6を参照して説明した関連技術のインパルス送信機は、インパルス受信機として、図7に示すようなユニポーラ短パルス発生器801を適用したものにより、送信データを再生することができるが、回路規模が大きく複雑になる。   As described above, the impulse transmitter of the related art described with reference to FIG. 6 can reproduce transmission data by applying a unipolar short pulse generator 801 as shown in FIG. 7 as an impulse receiver. Yes, but the circuit scale is large and complicated.

すなわち、図6および図7によるインパルス無線通信システムは、1周期内にパルスを配置する位相を変化させて送信データの多重化を行うことができるが、インパルス送信機の回路規模が増大して複雑化するという問題がある。   That is, the impulse radio communication system according to FIG. 6 and FIG. 7 can multiplex transmission data by changing the phase in which pulses are arranged within one period, but the complexity of the impulse transmitter increases in circuit scale. There is a problem of becoming.

以下、インパルス送信機、インパルス受信機およびインパルス無線通信システムの実施例を、添付図面を参照して詳述する。図8は、インパルス送信機の第1実施例における短パルス発生器の一例を示す図であり、1周期内にパルスを配置する位相を変化(−π/2,基準(0),+π/2,+π)させて、2ビットのデータを伝送する例(多重度が『2』の例)を示す。なお、π/2の位相(配置)に対して、例えば、1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させるのが好ましい。   Hereinafter, embodiments of an impulse transmitter, an impulse receiver, and an impulse radio communication system will be described in detail with reference to the accompanying drawings. FIG. 8 is a diagram showing an example of a short pulse generator in the first embodiment of the impulse transmitter, in which the phase in which pulses are arranged is changed within one period (−π / 2, reference (0), + π / 2). , + Π), and an example of transmitting 2-bit data (an example where the multiplicity is “2”) is shown. For example, it is preferable that a quarter period (for example, 3 ps) in one period (for example, 12 ps) corresponds to a phase (arrangement) of π / 2.

ここで、図8(a)は、B−RZインパルス送信機で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、パルス発生フィルタ506(103)およびパルス増幅器507(送信増幅器104)と共に示す。また、図8(b)は、図8(a)に示すT−FF(位置変調機能付きトリガーフリップフロップ)504の一例の回路図を示す。   Here, FIG. 8A is a block diagram showing an example of the short pulse generator 102 used in the B-RZ impulse transmitter. The short pulse generator 102 includes a pulse generation filter 506 (103) and a pulse amplifier. 507 (transmission amplifier 104). FIG. 8B shows a circuit diagram of an example of the T-FF (trigger flip-flop with position modulation function) 504 shown in FIG.

図8(a)に示されるように、第1実施例の短パルス発生器102は、セレクタ901と、クロックバッファ502と、T−FF902と、エッジ整形(シェーピング)回路505と、を有する。   As shown in FIG. 8A, the short pulse generator 102 of the first embodiment includes a selector 901, a clock buffer 502, a T-FF 902, and an edge shaping (shaping) circuit 505.

ここで、エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路505によりエッジ成形された出力信号は、パルス発生フィルタ506(103)に入力される。なお、クロックバッファ502、パルス発生フィルタ506およびパルス(広帯域)増幅器507は、例えば、図3を参照して説明したのと同様のものであり、その説明は省略する。   Here, the edge shaping circuit 505 includes, for example, an even number of inverters connected in series, and the output signal edge-formed by the edge shaping circuit 505 is input to the pulse generation filter 506 (103). The clock buffer 502, the pulse generation filter 506, and the pulse (broadband) amplifier 507 are the same as those described with reference to FIG. 3, for example, and description thereof is omitted.

セレクタ901は、シリアル送信データDataの2ビットの毎のデータパターンに応じて、4つの選択信号e,f,g,hを生成する。ここで、4つの選択信号e,f,g,hは、その1つが選択的にオン(高レベル『H』)にされ、残りの3つがオフ(低レベル『L』)にされる。   The selector 901 generates four selection signals e, f, g, and h in accordance with the 2-bit data pattern of the serial transmission data Data. Here, one of the four selection signals e, f, g, and h is selectively turned on (high level “H”), and the remaining three are turned off (low level “L”).

なお、図8(a)と、前述した図6(a)の比較から明らかなように、本第1実施例のセレクタ901は、通信クロックClockの2分周信号Mを使用することなく、送信データDataから選択信号e,f,g,hを生成する。なお、セレクタ901の一例は、図9を参照して後に詳述される。   As is clear from the comparison between FIG. 8A and FIG. 6A described above, the selector 901 of the first embodiment transmits the signal without using the frequency-divided signal M of the communication clock Clock. Selection signals e, f, g, and h are generated from the data Data. An example of the selector 901 will be described in detail later with reference to FIG.

T−FF902は、例えば、図8(b)に示すような回路構成を有し、通信クロックclockを2分周した分周信号を(C)出力する。分周信号の変化エッジは、選択信号e,f,g,hに応じて位相がπ/2(例えば、3ps)ずつ変化する。   The T-FF 902 has a circuit configuration as shown in FIG. 8B, for example, and outputs a frequency-divided signal obtained by dividing the communication clock clock by two (C). The change edge of the frequency-divided signal changes in phase by π / 2 (for example, 3 ps) according to the selection signals e, f, g, and h.

T−FF902は、入出力を交差接続したインバータ912,913によるマスターラッチ、インバータ915,916によるスレーブラッチ、および、スレーブラッチの出力のフィードバック経路に設けられたインバータ917を有する。   The T-FF 902 includes a master latch by inverters 912 and 913 whose inputs and outputs are cross-connected, a slave latch by inverters 915 and 916, and an inverter 917 provided in an output feedback path of the slave latch.

T−FF902は、さらに,トランスファーゲート911および914を有する。トランスファーゲート911は、スレーブラッチの出力を、インバータ917を介してマスターラッチにフィードバックする経路に挿入されている。また、トランスファーゲート914は、マスターラッチの出力とスレーブラッチの入力の間に挿入されている。   The T-FF 902 further includes transfer gates 911 and 914. The transfer gate 911 is inserted in a path for feeding back the output of the slave latch to the master latch via the inverter 917. The transfer gate 914 is inserted between the output of the master latch and the input of the slave latch.

ここで、トランスファーゲート911は、クロック信号Clockにより導通状態が制御され、トランスファーゲート914は、クロック信号Clockの反転信号/Clockにより導通状態が制御される。   Here, the conduction state of the transfer gate 911 is controlled by the clock signal Clock, and the conduction state of the transfer gate 914 is controlled by the inverted signal / Clock of the clock signal Clock.

T−FF902は、さらに、スレーブラッチにおいて、インバータ915の出力とインバータ916の入力(位置変調機能付きT−FF902の出力ノード)の間に設けられた可変遅延部920を有する。   The T-FF 902 further includes a variable delay unit 920 provided between the output of the inverter 915 and the input of the inverter 916 (the output node of the T-FF 902 with position modulation function) in the slave latch.

可変遅延部920は、インバータ915の出力とインバータ916の入力の間に、並列に接続された第1〜第4の4つの位相制御経路SLe〜SLhを有する。第1位相制御経路SLeは、トランスファーゲート921のみを有し、トランスファーゲート921のゲートには、選択信号eが入力される。   Variable delay section 920 has first to fourth phase control paths SLe to SLh connected in parallel between the output of inverter 915 and the input of inverter 916. The first phase control path SLe has only the transfer gate 921, and the selection signal e is input to the gate of the transfer gate 921.

第2位相制御経路SLfは、直列に接続されたトランスファーゲート922およびバッファ923を有し、トランスファーゲート922のゲートには選択信号fが入力される。第3位相制御経路SLgは、直列に接続されたトランスファーゲート924、および、2個のバッファを接続したバッファ列925を有し、トランスファーゲート924のゲートには選択信号gが入力される。   The second phase control path SLf has a transfer gate 922 and a buffer 923 connected in series, and the selection signal f is input to the gate of the transfer gate 922. The third phase control path SLg has a transfer gate 924 connected in series and a buffer row 925 in which two buffers are connected. The selection signal g is input to the gate of the transfer gate 924.

第4位相制御経路SLgは、直列に接続されトランスファーゲート926、および、3個のバッファを接続したバッファ列927を有し、トランスファーゲート926のゲートには選択信号hが入力される。ここで、バッファ923,バッファ列925,927は、接続されるバッファの数が異なり、このバッファ数に従って遅延量が増加するようになっている。   The fourth phase control path SLg includes a transfer gate 926 connected in series and a buffer row 927 in which three buffers are connected. The selection signal h is input to the gate of the transfer gate 926. Here, the number of buffers connected to the buffers 923 and 925 and 927 is different, and the delay amount increases according to the number of buffers.

これにより、例えば、第2位相制御経路SLfの出力を基準(0)にしたとき、第1位相制御経路SLeの出力位相を−π/2、第3位相制御経路SLgの出力位相を+π/2、そして、第4位相制御経路SLhの出力位相を+πに設定することができる。   Thereby, for example, when the output of the second phase control path SLf is set to the reference (0), the output phase of the first phase control path SLe is −π / 2, and the output phase of the third phase control path SLg is + π / 2. The output phase of the fourth phase control path SLh can be set to + π.

ここで、例えば、パルス発生フィルタ506(バンドパスフィルタ103)の通過周波数帯域の中心周波数をfcとし、その周期TをT=1/fcとしたとき、隣接する位相制御経路の位相差『π/2』(遅延時間の差)は、T/4(例えば、3ps程度)に設定される。   Here, for example, when the center frequency of the pass frequency band of the pulse generation filter 506 (bandpass filter 103) is fc and the period T is T = 1 / fc, the phase difference “π / 2 ”(difference in delay time) is set to T / 4 (for example, about 3 ps).

例えば、第2位相制御経路SLfの出力を基準としたとき、第1位相制御経路SLeの出力は、−3ps(−T/4:−π/2)に設定され、第3位相制御経路SLgの出力は、+3ps(+T/4:+π/2)に設定される。   For example, when the output of the second phase control path SLf is used as a reference, the output of the first phase control path SLe is set to −3 ps (−T / 4: −π / 2), and the output of the third phase control path SLg The output is set to +3 ps (+ T / 4: + π / 2).

可変遅延部920では、セレクタ901の選択信号eに対して第1位相制御経路SLeの出力が選択され、fに対して第2位相制御経路SLfの出力が選択される。さらに、選択信号gに対して第3位相制御経路SLgの出力が選択され、hに対して第4位相制御経路SLgの出力が選択される。   In the variable delay unit 920, the output of the first phase control path SLe is selected for the selection signal e of the selector 901, and the output of the second phase control path SLf is selected for f. Further, the output of the third phase control path SLg is selected for the selection signal g, and the output of the fourth phase control path SLg is selected for h.

図8(a)と、前述した図6(a)の比較から明らかなように、第1実施例の短パルス発生器102は、図6を参照して説明した関連技術の短パルス発生器に比べて、可変遅延部920における位相制御経路を5本から4本に低減することが可能になる。   As is apparent from a comparison between FIG. 8A and FIG. 6A described above, the short pulse generator 102 of the first embodiment is the same as the short pulse generator of the related art described with reference to FIG. In comparison, the number of phase control paths in the variable delay unit 920 can be reduced from five to four.

すなわち、多重度が『2』のとき、位相が−π/2,基準(0),+π/2,+πとなる信号を生成するために4つの位相制御経路SLe〜SLhを設け、そのうちの1つを4つの選択信号e,f,g,hにより選択可能とする。   That is, when the multiplicity is “2”, four phase control paths SLe to SLh are provided to generate a signal having a phase of −π / 2, reference (0), + π / 2, + π, and one of them is provided. Can be selected by four selection signals e, f, g, and h.

これを一般化すると、第1実施例のインパルス送信機(短パルス発生器102のT−FF902の可変遅延部920)における位相制御経路(選択信号)の数は、多重度をNとしたとき、2Nになる。 Generalizing this, the number of phase control paths (selection signals) in the impulse transmitter of the first embodiment (the variable delay unit 920 of the T-FF 902 of the short pulse generator 102) is as follows. 2 N.

図9は、図8に示す短パルス発生器におけるセレクタの一例を示す回路図である。図9に示されるようにセレクタ901は、1:2のシリアル・パラレル変換回路940、および、4個のANDゲート951〜954を有する。ここで、ANDゲート951は、一方の入力が反転入力とされ、ANDゲート952は、両方の入力が反転入力とされ、ANDゲート953は、他方の入力が反転入力とされている。   FIG. 9 is a circuit diagram showing an example of a selector in the short pulse generator shown in FIG. As shown in FIG. 9, the selector 901 includes a 1: 2 serial / parallel conversion circuit 940 and four AND gates 951 to 954. Here, one input of the AND gate 951 is an inverted input, both inputs of the AND gate 952 are inverted inputs, and the other input of the AND gate 953 is an inverted input.

シリアル・パラレル変換回路940は、例えば、シリアル信号である送信データDataの2ビット分をパラレルデータに変換する。シリアル・パラレル変換回路940の出力は、それぞれANDゲート951〜954に入力され、これにより、送信データDataの2ビット分に対応して、いずれか1つが『H』で、残りが『L』になる4つの選択信号e,f,g,hが生成される。   The serial / parallel conversion circuit 940 converts, for example, two bits of transmission data Data, which is a serial signal, into parallel data. The outputs of the serial / parallel conversion circuit 940 are respectively input to AND gates 951 to 954, so that either one is “H” and the remaining is “L” corresponding to 2 bits of the transmission data Data. The following four selection signals e, f, g, and h are generated.

なお、第1実施例の短パルス発生器102におけるセレクタ901に関しても、図6を参照して説明した関連技術の短パルス発生器のセレクタ701に比べて、選択信号が5から4へ削減することができるため、回路構成も簡略化されたものになっている。   Note that the selector 901 in the short pulse generator 102 of the first embodiment also reduces the selection signal from 5 to 4 compared to the selector 701 of the short pulse generator of the related art described with reference to FIG. Therefore, the circuit configuration is also simplified.

図10は、図9に示すセレクタの動作を説明するための図であり、図10(a)は、送信データDataの2ビット分のデータ(2ビットデータ)応じた選択信号e,f,g,h、並びに、パルス発生フィルタ506(103)により生成されるインパルス信号を示す。また、図10(b)は、2ビットデータの各値に対する位相関係を示す。   FIG. 10 is a diagram for explaining the operation of the selector shown in FIG. 9, and FIG. 10 (a) shows selection signals e, f, g corresponding to 2-bit data (2-bit data) of transmission data Data. , H and the impulse signal generated by the pulse generation filter 506 (103). FIG. 10B shows the phase relationship for each value of 2-bit data.

ここで、選択信号e(すなわち、eのみが『H』で、f,g,hが『L』)に対してE(0,1)を割り当て、選択信号fに対してF(0,0)を割り当て、選択信号gに対してG(1,0)を割り当て、そして、選択信号hに対してH(1,1)を割り当てている。   Here, E (0, 1) is assigned to the selection signal e (that is, only e is “H” and f, g, h are “L”), and F (0, 0) is assigned to the selection signal f. ), G (1, 0) is assigned to the selection signal g, and H (1, 1) is assigned to the selection signal h.

図10(a)および図10(b)に示されるように、例えば、送信データDataの2ビットデータが(0,0)の時は、選択信号fが『H』で基準になる。また、2ビットデータが(0,1)の時は、選択信号eが『H』になり、遅延は、−Tc/4(−π/2)、すなわち、π/2の進みになる。   As shown in FIGS. 10A and 10B, for example, when the 2-bit data of the transmission data Data is (0, 0), the selection signal f becomes “H” as a reference. When the 2-bit data is (0, 1), the selection signal e becomes “H”, and the delay is advanced by −Tc / 4 (−π / 2), that is, π / 2.

さらに、2ビットデータが(1,0)の時は、選択信号gが『H』になり、遅延は、+Tc/4(+π/2)、すなわち、π/2の遅れになり、また、(1,1)の時は、選択信号hが『H』になり、遅延は、+Tc/2(+π)、すなわち、πの遅れになる。なお、図10(a)において、右上(第1象限)に基準の場合のインパルス信号の波形を示し、他の3つ(第2〜第4象限)では、基準のインパルス信号の波形を破線で示している。   Further, when the 2-bit data is (1, 0), the selection signal g is “H”, the delay is + Tc / 4 (+ π / 2), that is, a delay of π / 2, and ( In the case of (1, 1), the selection signal h becomes “H”, and the delay is + Tc / 2 (+ π), that is, a delay of π. In FIG. 10A, the waveform of the impulse signal in the case of the reference is shown in the upper right (first quadrant), and in the other three (second to fourth quadrant), the waveform of the reference impulse signal is indicated by a broken line. Show.

図10(b)に示されるように、本実施例のインパルス送信機(短パルス発生器)から出力される送信信号は、例えば、4位相偏移変調(QPSK:Quadrature Phase Shift Keying)と類似の関係を示すことになる。従って、例えば、知られているQPSKの復調技術を適用したコヒーレント検波による直交復調が可能で、受信感度を高くすることができる。   As shown in FIG. 10B, the transmission signal output from the impulse transmitter (short pulse generator) of this embodiment is similar to, for example, quadrature phase shift keying (QPSK). It will show the relationship. Accordingly, for example, quadrature demodulation by coherent detection using a known QPSK demodulation technique is possible, and reception sensitivity can be increased.

ただし、本実施例のインパルス送信機による送信信号を受信して送信データの再生を行うインパルス受信機としては、例えば、後に、図13を参照して説明するように、受信用の短パルス発生器としてバイポーラ短パルス発生器を適用したものを使用する。   However, as an impulse receiver that receives a transmission signal by the impulse transmitter of this embodiment and reproduces transmission data, for example, as will be described later with reference to FIG. 13, a short pulse generator for reception is used. A bipolar short pulse generator is used.

以上において、図10(a)および図10(b)に示す割り当ては単なる例であり、これに限定されないのはもちろんである。また、1周期内にパルス(インパルス)を配置する位相(位置)は、π/2毎ずらした4つに限定されず、それに従って、シリアル・パラレル変換回路940等の構成も様々に変化するのはいうまでもない。   In the above, the assignments shown in FIGS. 10 (a) and 10 (b) are merely examples and, of course, are not limited thereto. In addition, the phase (position) at which a pulse (impulse) is arranged within one period is not limited to four shifted by π / 2, and the configuration of the serial / parallel conversion circuit 940 and the like changes accordingly. Needless to say.

図11は、図8に示す短パルス発生器の動作を説明するためのタイミング図である。図11に示されるように、T−FF902の出力信号Cは、例えば、クロック信号Clockの1周期毎に変化する。   FIG. 11 is a timing chart for explaining the operation of the short pulse generator shown in FIG. As illustrated in FIG. 11, the output signal C of the T-FF 902 changes, for example, every cycle of the clock signal Clock.

ここで、クロック信号Clockの立ち下りエッジから出力信号Cの変化エッジまでの時間が、送信データDataの2ビットデータの値に応じて異なる。なお、参照符号Mは、クロックClockを2分周した分周信号を示す。   Here, the time from the falling edge of the clock signal Clock to the changing edge of the output signal C differs depending on the value of the 2-bit data of the transmission data Data. Reference symbol M represents a frequency-divided signal obtained by dividing the clock Clock by two.

すなわち、2ビットデータが(0,0)の時、選択信号fが『H』で、第2位相制御経路SLfが選択され、遅延は基準(0)になり、出力信号CはClockの立ち下りエッジで変化する。   That is, when the 2-bit data is (0, 0), the selection signal f is “H”, the second phase control path SLf is selected, the delay is the reference (0), and the output signal C is the falling edge of the clock. Change at the edge.

なお、実際には、Clockの立ち下りエッジから第2位相制御経路SLfの遅延以上の時間経過後に、出力信号Cが変化するが、図11では、理解を容易にするために、基準(0)の時に、出力信号CがClockの立ち下りエッジで変化するように描いている。   In practice, the output signal C changes after a lapse of time longer than the delay of the second phase control path SLf from the falling edge of the clock. In FIG. 11, for ease of understanding, the reference (0) At this time, the output signal C is drawn to change at the falling edge of Clock.

また、2ビットデータが(1,0)の時、選択信号gが『H』で、第3位相制御経路SLgが選択され、出力信号Cは基準に比べてπ/2遅れた(+π/2の)位相で変化する。さらに、2ビットデータが(1,1)の時、選択信号hが『H』で、第4位相制御経路SLhが選択され、出力信号Cは基準に比べてπ遅れた(+πの)位相で変化する。そして、2ビットデータが(0,1)の時、選択信号eが『H』で、第1位相制御経路SLeが選択され、出力信号Cは基準に比べてπ/2進んだ(−π/2の)位相で変化する。   When the 2-bit data is (1, 0), the selection signal g is “H”, the third phase control path SLg is selected, and the output signal C is delayed by π / 2 compared to the reference (+ π / 2). Change in phase. Further, when the 2-bit data is (1, 1), the selection signal h is “H”, the fourth phase control path SLh is selected, and the output signal C has a phase that is delayed by π (+ π) from the reference. Change. When the 2-bit data is (0, 1), the selection signal e is “H”, the first phase control path SLe is selected, and the output signal C is advanced by π / 2 compared to the reference (−π / 2) phase.

図12は、第1実施例のインパルス送信機の動作を説明するためのタイミング図である。ここで、図12は、通信クロックClock、送信データData、選択信号e,f,g,h、T−FF902の出力信号C、パルス発生フィルタ506の出力信号D、および、インパルス信号(ミリ波パルス)の変化の様子を示す。   FIG. 12 is a timing chart for explaining the operation of the impulse transmitter according to the first embodiment. Here, FIG. 12 shows a communication clock Clock, transmission data Data, selection signals e, f, g, h, an output signal C of the T-FF 902, an output signal D of the pulse generation filter 506, and an impulse signal (millimeter wave pulse). ).

図12に示されるように、例えば、送信データDataが『001011010100…』と変化する場合、2ビットデータ(2ビットのデータパターン)の値に基づいて、選択信号e,f,g,hのいずれか1つが『H』になり、他の3つは『L』になる。この選択信号e,f,g,hに基づく可変遅延部920の遅延量(位相)の制御により、出力信号Cの遷移タイミングが調整され、信号Cの変化エッジがシフトする。   As shown in FIG. 12, for example, when the transmission data Data changes to “001011010100...”, Any of the selection signals e, f, g, and h is selected based on the value of 2-bit data (2-bit data pattern). One becomes “H” and the other three become “L”. By controlling the delay amount (phase) of the variable delay unit 920 based on the selection signals e, f, g, and h, the transition timing of the output signal C is adjusted, and the changing edge of the signal C is shifted.

そして、シフトした信号Cの変化エッジで、Cの変化方向に応じて正極性または負極性のインパルスが発生する。すなわち、図12に示されるようなミリ波パルスが生成され、例えば、図1を参照して説明した送信増幅器104で増幅され、送信アンテナ105を介して、送信信号が無線送信される。   Then, at the changing edge of the shifted signal C, a positive or negative impulse is generated according to the changing direction of C. That is, a millimeter wave pulse as shown in FIG. 12 is generated, amplified by the transmission amplifier 104 described with reference to FIG. 1, for example, and the transmission signal is wirelessly transmitted via the transmission antenna 105.

図13は、第1実施例のインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図であり、第1実施例のインパルス送信機から出力された、位相を変化させて多重化したバイポーラ・インパルス信号を受信する受信機の一例を示す。   FIG. 13 is a block diagram showing an example of an impulse receiver that receives a signal from the impulse transmitter of the first embodiment, and multiplexes by changing the phase output from the impulse transmitter of the first embodiment. 1 shows an example of a receiver that receives a bipolar impulse signal.

ここで、インパルス受信機は、図1を参照して説明したように、受信アンテナ121と、受信増幅器122と、検波器123と、リミットアンプ124と、ベースバンド信号再生器125と、を有する。受信増幅器122は、例えば、低雑音アンプで実現される。   Here, as described with reference to FIG. 1, the impulse receiver includes a reception antenna 121, a reception amplifier 122, a detector 123, a limit amplifier 124, and a baseband signal regenerator 125. The reception amplifier 122 is realized by, for example, a low noise amplifier.

検波器123は、バイポーラ短パルス発生器805と、バンドパスフィルタ802と、第1ミキサ803Aと、第2ミキサ803Bと、π/2移相器804と、を有する。バイポーラ短パルス発生器805は、通信クロックClockを多重度(ここでは、『2』)で除した周波数信号(2分周信号)の半周期毎に極性が変化する短パルスを発生する。   The detector 123 includes a bipolar short pulse generator 805, a bandpass filter 802, a first mixer 803A, a second mixer 803B, and a π / 2 phase shifter 804. The bipolar short pulse generator 805 generates a short pulse whose polarity changes every half cycle of the frequency signal (divided by 2 signal) obtained by dividing the communication clock Clock by the multiplicity (here, “2”).

すなわち、バイポーラ短パルス発生器805は、例えば、インパルス送信機のバンドパスフィルタ103の通過帯域の中心周波数(例えば、83.5GHz)のローカル発振信号で、正極性と負極性が交互に変化するバイポーラ短パルスを発生する。   That is, the bipolar short pulse generator 805 is, for example, a local oscillation signal having a center frequency (for example, 83.5 GHz) in the pass band of the bandpass filter 103 of the impulse transmitter, and a bipolar having a positive polarity and a negative polarity alternately changing. Generate short pulses.

このように、図13に示すインパルス受信機は、図7を参照して説明したインパルス受信機とは、検波器123におけるユニポーラ短パルス発生器801の代わりに、バイポーラ短パルス発生器805を使用する点が異なっている。   As described above, the impulse receiver shown in FIG. 13 uses the bipolar short pulse generator 805 instead of the unipolar short pulse generator 801 in the detector 123 in the impulse receiver described with reference to FIG. The point is different.

バンドパスフィルタ802は、送信機のバンドパスフィルタ103と同様の通過特性を有し、バイポーラ短パルス発生器805の出力信号を受け取って、振動信号と同じ周波数の発振信号で、その包絡線が短パルス信号に対応するパルス信号を生成する。   The bandpass filter 802 has the same pass characteristics as the bandpass filter 103 of the transmitter, receives the output signal of the bipolar short pulse generator 805, is an oscillation signal having the same frequency as the vibration signal, and has a short envelope. A pulse signal corresponding to the pulse signal is generated.

第1ミキサ803Aは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号をミキシングして検波を行う。第2ミキサ803Bは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号の位相をπ/2移相器804によりπ/2だけ位相シフトし、その位相シフトされた信号をミキシングして検波を行う。これにより中間周波数(IF)信号が得られる。   The first mixer 803A performs detection by mixing the output signal of the reception amplifier 122 with the pulse signal output from the bandpass filter 802. The second mixer 803B shifts the phase of the pulse signal output from the bandpass filter 802 by π / 2 by the π / 2 phase shifter 804 to the output signal of the reception amplifier 122, and mixes the phase-shifted signal. And detect. This provides an intermediate frequency (IF) signal.

リミットアンプ124は、第1ミキサ803Aの出力を増幅する第1アンプ124Aと、第2ミキサ803Bの出力を増幅する第2アンプ124Bと、を有する。ここで、第1ミキサ803Aと第2ミキサ803Bでミキシングするローカル発振信号は、π/2(例えば、3ps)だけ位相がずれており、第1アンプ124AからIF信号(Q信号)が出力され、第2アンプ124BからIF信号(I信号)が出力される。   The limit amplifier 124 includes a first amplifier 124A that amplifies the output of the first mixer 803A, and a second amplifier 124B that amplifies the output of the second mixer 803B. Here, the local oscillation signals mixed by the first mixer 803A and the second mixer 803B are out of phase by π / 2 (for example, 3 ps), and the IF signal (Q signal) is output from the first amplifier 124A. An IF signal (I signal) is output from the second amplifier 124B.

ここで、バイポーラ短パルス発生器805は、正極性と負極性が交互に変化するバイポーラ短パルスを発生するため、バンドパスフィルタ802の出力も正極性と負極性が交互に変化する。   Here, since the bipolar short pulse generator 805 generates a bipolar short pulse in which the positive polarity and the negative polarity are alternately changed, the output of the bandpass filter 802 is also alternately changed in the positive polarity and the negative polarity.

また、図8〜図12を参照して説明したように、第1実施例のインパルス送信機から出力されるインパルス信号は、受信増幅器122を介して第1ミキサ803Aおよび第2ミキサ803Bに入力され、バンドパスフィルタ802の出力により検波される。   Also, as described with reference to FIGS. 8 to 12, the impulse signal output from the impulse transmitter of the first embodiment is input to the first mixer 803A and the second mixer 803B via the reception amplifier 122. The signal is detected by the output of the bandpass filter 802.

すなわち、第1ミキサ803Aおよび第2ミキサ803Bは、極性が交互に変化するバイポーラ信号(バンドパスフィルタ802の出力信号と、その出力信号とπ/2だけずれた信号で、極性が交互に変化する信号)で検波される。   That is, the first mixer 803A and the second mixer 803B are bipolar signals whose polarity changes alternately (the output signal of the bandpass filter 802 and the signal shifted by π / 2 from the output signal, and the polarity changes alternately). Signal).

これにより、4つの選択信号e〜hにより選択された、4つの位相制御経路SLe〜SLhのいずれかの出力信号(C)による位相変調による信号を誤りなく検波して、IF信号(QおよびI信号)を得ることが可能になる。   As a result, the signal by phase modulation by the output signal (C) of any of the four phase control paths SLe to SLh selected by the four selection signals e to h is detected without error, and the IF signals (Q and I Signal).

ベースバンド信号再生器125は、アナログ・デジタル変換器(ADC:Analog to Digital Converter)851と、位相検出部852と、データ再生部853と、を有する。ADC851は、IF信号(Q)およびIF信号(I)をデジタルデータに変換する。   The baseband signal regenerator 125 includes an analog-to-digital converter (ADC) 851, a phase detector 852, and a data regenerator 853. The ADC 851 converts the IF signal (Q) and the IF signal (I) into digital data.

位相検出部852は、IF信号(Q)およびIF信号(I)のデジタルデータから、受信したインパルス信号の位相を検出する。データ再生部853は、検出した位相および受信したクロックの位相からデータを再生する。   The phase detector 852 detects the phase of the received impulse signal from the digital data of the IF signal (Q) and the IF signal (I). The data reproducing unit 853 reproduces data from the detected phase and the received clock phase.

図14は、図13に示すインパルス受信機の各部における信号の例を示すタイミング図である。図14に示されるように、通信クロックClockの1周期ごとに2ビットのデータが受信され、Clockを2分周した分周クロックの位相(0〜π、または、π〜2π(0))および2ビットデータに応じて、インパルス信号(ミリ波パルス)の位相が異なる。   FIG. 14 is a timing chart showing an example of signals in each part of the impulse receiver shown in FIG. As shown in FIG. 14, 2-bit data is received for each period of the communication clock Clock, and the phase of the divided clock (0 to π or π to 2π (0)) obtained by dividing the Clock by two and The phase of the impulse signal (millimeter wave pulse) differs according to the 2-bit data.

これにπ/2位相が異なるローカル(LO)信号(Q)およびローカル(LO)信号(Q)をミキシングすると、IF信号(Q)およびIF信号(I)が得られる。IF信号(Q)およびIF信号(I)の正負の組み合わせに応じて受信データを決定することができる。   When the local (LO) signal (Q) and the local (LO) signal (Q) having different π / 2 phases are mixed with each other, an IF signal (Q) and an IF signal (I) are obtained. The received data can be determined according to the positive / negative combination of the IF signal (Q) and the IF signal (I).

このように、図13に示すような検波器123にバイポーラ短パルス発生器805を適用したインパルス受信機により、図8に示すようなインパルス送信機から出力されるインパルス信号を正しく再生することができる。   Thus, the impulse signal output from the impulse transmitter as shown in FIG. 8 can be correctly reproduced by the impulse receiver in which the bipolar short pulse generator 805 is applied to the detector 123 as shown in FIG. .

これにより、例えば、バイポーラ・インパルス信号のメリットである線スペクトル抑制を維持しつつ、周波数利用効率のさらなる向上を図ることができ、しかも、送信機の位置変調機能付きT−FF902(可変遅延部920)の構成を簡略化することが可能になる。   Thereby, for example, it is possible to further improve the frequency utilization efficiency while maintaining the line spectrum suppression which is the merit of the bipolar impulse signal, and further, the T-FF902 (variable delay unit 920 with position modulation function of the transmitter). ) Can be simplified.

図15は、インパルス送信機の第2実施例における短パルス発生器の一例を示す図であり、パルスの振幅を制御して多値化を図るものである。すなわち、第2実施例は、インパルス無線通信システムにおける周波数利用効率を向上させるために、上述した第1実施例のインパルス信号の出現位置(位相)を制御するのではなく、インパルス信号の振幅(強度)を制御して多値化を図るものである。   FIG. 15 is a diagram showing an example of a short pulse generator in the second embodiment of the impulse transmitter, which controls the amplitude of the pulse to achieve multi-value. That is, the second embodiment does not control the appearance position (phase) of the impulse signal of the first embodiment described above, but improves the amplitude (intensity) of the impulse signal in order to improve the frequency utilization efficiency in the impulse radio communication system. ) Is controlled to achieve multi-value.

図15と、前述した図8(a)の比較から明らかなように、本第2実施例において、セレクタ901は、選択信号e,f,g,hと共に、パルスの振幅を制御するための振幅制御信号SSを生成してエッジ整形回路505に設けられた振幅制御回路300に出力する。ここで、エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含む。   As is apparent from the comparison between FIG. 15 and FIG. 8A, in the second embodiment, the selector 901, together with the selection signals e, f, g, and h, has an amplitude for controlling the amplitude of the pulse. A control signal SS is generated and output to the amplitude control circuit 300 provided in the edge shaping circuit 505. Here, the edge shaping circuit 505 includes, for example, an even number of inverters connected in series.

図16は、図15に示すインパルス送信機に適用される振幅制御回路の一例を説明するための図であり、エッジシェーピング回路505に含まれるインバータのバックゲートを制御して2つの振幅レベルを得る振幅制御回路300を示す。ここで、図16(a)は、振幅制御回路300の回路構成を示し、図16(b)は、振幅制御回路300による動作波形の一例を示す。   FIG. 16 is a diagram for explaining an example of an amplitude control circuit applied to the impulse transmitter shown in FIG. 15, and two amplitude levels are obtained by controlling the back gate of the inverter included in the edge shaping circuit 505. An amplitude control circuit 300 is shown. Here, FIG. 16A shows a circuit configuration of the amplitude control circuit 300, and FIG. 16B shows an example of an operation waveform by the amplitude control circuit 300.

図16(a)に示されるように、振幅制御回路300は、デジタル/アナログ変換器(DAC)302を含み、例えば、エッジシェーピング回路505に含まれる1つのインバータ301のバックゲートを制御して異なる2つの振幅レベルを得るようになっている。   As shown in FIG. 16 (a), the amplitude control circuit 300 includes a digital / analog converter (DAC) 302. For example, the amplitude control circuit 300 is different by controlling the back gate of one inverter 301 included in the edge shaping circuit 505. Two amplitude levels are obtained.

振幅制御回路300は、セレクタ901からの振幅制御信号SSを受け取り、立ち上がり遷移制御信号(制御電圧)Trcおよび立ち下がり遷移制御信号Trfを生成してインバータ(CMOSインバータ)301を制御する。   The amplitude control circuit 300 receives the amplitude control signal SS from the selector 901, generates a rising transition control signal (control voltage) Trc and a falling transition control signal Trf, and controls the inverter (CMOS inverter) 301.

すなわち、インバータ301におけるpMOSトランジスタ311のバックゲート電圧は、立ち上がり遷移制御信号Trcにより制御され、nMOSトランジスタ312のバックゲート電圧は、立ち下がり遷移制御信号Trfにより制御される。   That is, the back gate voltage of the pMOS transistor 311 in the inverter 301 is controlled by the rising transition control signal Trc, and the back gate voltage of the nMOS transistor 312 is controlled by the falling transition control signal Trf.

具体的に、図16(b)に示されるように、SSが『0(低レベル)』のとき、Trc=1.2V,Trf=0.2Vとされ、これにより、エッジシェーピング回路505の出力信号C0の遷移は急峻になる(遷移時間が短くなる)。その結果、パルス発生フィルタ(バンドパスフィルタ)506の出力信号Dの振幅(強度)は大きくなる。   Specifically, as shown in FIG. 16B, when SS is “0 (low level)”, Trc = 1.2V and Trf = 0.2V are set, whereby the output of the edge shaping circuit 505 is obtained. The transition of the signal C0 becomes steep (transition time is shortened). As a result, the amplitude (intensity) of the output signal D of the pulse generation filter (bandpass filter) 506 increases.

一方、SSが『1(高レベル)』のとき、Trc=1V,Trf=0Vとされ、これにより、エッジシェーピング回路505の出力信号C0の遷移は緩やかになる(遷移時間が長くなる)。その結果、パルス発生フィルタ506の出力信号Dの振幅は小さくなる。   On the other hand, when SS is “1 (high level)”, Trc = 1V and Trf = 0V are set, whereby the transition of the output signal C0 of the edge shaping circuit 505 becomes gentle (the transition time becomes long). As a result, the amplitude of the output signal D of the pulse generation filter 506 is reduced.

これにより、送信機から出力されるインパルスの振幅を大小の2つのレベルにより制御することができる。ここで、振幅制御回路300のインバータ301としては、回路の安定性を考慮して、最終段以外のインバータを適用するのが好ましい。   Thereby, the amplitude of the impulse output from the transmitter can be controlled by two levels of magnitude. Here, as the inverter 301 of the amplitude control circuit 300, it is preferable to apply an inverter other than the final stage in consideration of the stability of the circuit.

図17は、図15に示すインパルス送信機に適用される振幅制御回路の他の例を説明するための図であり、エッジシェーピング回路505に含まれるインバータ301の電源電圧Vdc(Vdd)を制御して2つの振幅レベルを得る振幅制御回路300'を示す。ここで、図17(a)は、振幅制御回路300'の回路構成を示し、図17(b)は、振幅制御回路300'による動作波形の一例を示す。   FIG. 17 is a diagram for explaining another example of the amplitude control circuit applied to the impulse transmitter shown in FIG. 15, and controls the power supply voltage Vdc (Vdd) of the inverter 301 included in the edge shaping circuit 505. An amplitude control circuit 300 ′ that obtains two amplitude levels is shown. Here, FIG. 17A shows a circuit configuration of the amplitude control circuit 300 ′, and FIG. 17B shows an example of an operation waveform by the amplitude control circuit 300 ′.

図16を参照して説明した振幅制御回路300は、電源電圧Vddを固定(例えば、1.2V)し、インバータ301のバックゲート電圧を制御して異なる振幅のパルスを得るものであるが、本例の振幅制御回路300'は、直接電源電圧Vdd(Vdc)を制御する。   The amplitude control circuit 300 described with reference to FIG. 16 fixes the power supply voltage Vdd (for example, 1.2 V) and controls the back gate voltage of the inverter 301 to obtain pulses having different amplitudes. The example amplitude control circuit 300 ′ directly controls the power supply voltage Vdd (Vdc).

なお、図17に示す振幅制御回路300'は、正負パルスの一対(ペア)で情報を伝達することになるため、例えば、パルスの振幅を大小の2つのレベルで制御する場合、振幅制御による多重化の効果は、0.5ビット分になる。   Since the amplitude control circuit 300 ′ shown in FIG. 17 transmits information by a pair of positive and negative pulses, for example, when controlling the amplitude of the pulse at two large and small levels, multiplexing by amplitude control is performed. The effect of the conversion is 0.5 bits.

振幅制御回路300'は、インバータ301、DAC302およびラッチ303を含む。ラッチ303は、T−FF902の出力Cが『1』のときは電源電圧Vdc(Vdd)を変化させず、出力Cが『0』のときに電源電圧Vdcを変化させる信号Kを出力する。   The amplitude control circuit 300 ′ includes an inverter 301, a DAC 302, and a latch 303. The latch 303 does not change the power supply voltage Vdc (Vdd) when the output C of the T-FF 902 is “1”, and outputs a signal K that changes the power supply voltage Vdc when the output C is “0”.

すなわち、振幅制御回路300'は、正負ペアのバイポーラ・インパルス信号に基づいて、インバータ301の電源電圧Vdcを制御するようになっている。なお、低電位側の電源電圧(Vss)は、例えば、0Vに固定されている。   That is, the amplitude control circuit 300 ′ controls the power supply voltage Vdc of the inverter 301 based on a positive / negative pair of bipolar impulse signals. The power supply voltage (Vss) on the low potential side is fixed at 0V, for example.

具体的に、図17(b)に示されるように、例えば、ラッチ303の出力信号Kが『0』のとき、Vdc=1.2Vとされ、これにより、エッジシェーピング回路505の出力信号C0の振幅は大きくなり、パルス発生フィルタ506の出力信号Dの振幅(強度)も大きくなる。   Specifically, as shown in FIG. 17B, for example, when the output signal K of the latch 303 is “0”, Vdc = 1.2 V, and thus the output signal C0 of the edge shaping circuit 505 is changed. The amplitude increases, and the amplitude (intensity) of the output signal D of the pulse generation filter 506 also increases.

一方、Kが『1』のとき、Vdc=0.6Vとされ、これにより、エッジシェーピング回路505の出力信号C0の振幅は小さくなり、パルス発生フィルタ506の出力信号Dの振幅も小さくなる。   On the other hand, when K is “1”, Vdc = 0.6 V, whereby the amplitude of the output signal C0 of the edge shaping circuit 505 is reduced and the amplitude of the output signal D of the pulse generation filter 506 is also reduced.

これにより、送信機から出力されるインパルスの振幅を、正負1対のパルスで大小の2つのレベルにより制御することができる。なお、振幅制御回路300'のインバータ301としては、振幅制御回路300と同様に、最終段以外のインバータを適用するのが好ましい。   Thereby, the amplitude of the impulse output from the transmitter can be controlled by two levels of large and small with a pair of positive and negative pulses. As the inverter 301 of the amplitude control circuit 300 ′, it is preferable to apply an inverter other than the final stage as in the amplitude control circuit 300.

このように、第2実施例によれば、送信機から出力されるインパルス(バイポーラ・インパルス)の振幅を制御して多値化を図ることができる。ここで、第2実施例によるパルスの振幅変調に対して、上述した第1実施例によるパルスの位置(位相)変調を組み合わせることができるのはいうまでもない。   Thus, according to the second embodiment, multi-value can be achieved by controlling the amplitude of the impulse (bipolar impulse) output from the transmitter. Here, it is needless to say that the pulse position (phase) modulation according to the first embodiment described above can be combined with the pulse amplitude modulation according to the second embodiment.

なお、本第2実施例は、例えば、図8に示すインパルス送信機(短パルス発生器)だけでなく、例えば、図6に示すインパルス送信機に対しても適用することができる。さらに、インパルスの振幅による多値化は、使用する周波数や環境のノイズ等により、大小の2つのレベルに限定されず、さらなる多値化を図ることも可能である。   The second embodiment can be applied not only to the impulse transmitter (short pulse generator) shown in FIG. 8, for example, but also to the impulse transmitter shown in FIG. Further, the multi-leveling based on the amplitude of the impulse is not limited to the two levels, large and small, due to the frequency used, environmental noise, and the like, and further multi-leveling can be achieved.

図18は、第2実施例のインパルス送信機の変形例を説明するための図であり、図8に示す第1実施例のインパルス送信機において、振幅制御回路300(300')を短パルス発生器102のT−FF902(可変遅延部920)に適応可能としたものである。   FIG. 18 is a diagram for explaining a modification of the impulse transmitter of the second embodiment. In the impulse transmitter of the first embodiment shown in FIG. 8, the amplitude control circuit 300 (300 ′) generates short pulses. This is adaptable to the T-FF 902 (variable delay unit 920) of the device 102.

図18と、前述した図8(b)の比較から明らかなように、本変形例の可変遅延部920'では、各位相制御経路SLe〜SLhに対して、同じ遅延を与える1つのバッファがそれぞれ追加されている。   As is clear from the comparison between FIG. 18 and FIG. 8B described above, in the variable delay unit 920 ′ of this modification, one buffer that gives the same delay to each of the phase control paths SLe to SLh is provided. Have been added.

すなわち、第1位相制御経路SLeは、1つのバッファ(単位となるバッファ)928を含み、このバッファによる遅延が−π/2の位相に対応し、第2位相制御経路SLfは、2つのバッファ列923'を含み、このバッファ列による遅延が基準(0)に対応する。   That is, the first phase control path SLe includes one buffer (unit buffer) 928, the delay due to this buffer corresponds to a phase of −π / 2, and the second phase control path SLf includes two buffer strings. 923 ′, and the delay due to this buffer string corresponds to the reference (0).

さらに、第3位相制御経路SLgは、3つのバッファ列925'を含み、このバッファ列による遅延が+π/2の位相に対応し、第4位相制御経路SLhは、4つのバッファ列927'を含み、このバッファ列による遅延が基準+πの位相に対応する。   Further, the third phase control path SLg includes three buffer columns 925 ′, the delay due to this buffer column corresponds to a phase of + π / 2, and the fourth phase control path SLh includes four buffer columns 927 ′. The delay due to this buffer string corresponds to the phase of the reference + π.

このように、各位相制御経路SLe〜SLhに対して、それぞれ同じ遅延を与えるバッファを追加しても、相対的な位相関係は変化しない。なお、図18において、1つのバッファは、例えば、偶数個のインバータを直列接続して形成することができる。   In this way, even if buffers that give the same delay are added to the respective phase control paths SLe to SLh, the relative phase relationship does not change. In FIG. 18, one buffer can be formed, for example, by connecting an even number of inverters in series.

図15〜図17を参照して説明した第2実施例では、振幅制御回路300(300')のインバータ301として、エッジシェーピング回路505におけるインバータを適用する例を示したが、各位相制御経路SLe〜SLhにおけるインバータを適用してもよい。   In the second embodiment described with reference to FIGS. 15 to 17, the example in which the inverter in the edge shaping circuit 505 is applied as the inverter 301 of the amplitude control circuit 300 (300 ′), but each phase control path SLe is shown. An inverter at ~ SLh may be applied.

この場合、各位相制御経路SLe〜SLhのバッファ928またはバッファ列923',925',927'における1つのインバータを、それぞれ振幅制御回路300(300')のインバータ301として使用することになる。   In this case, one inverter in the buffer 928 or the buffer train 923 ′, 925 ′, 927 ′ of each phase control path SLe to SLh is used as the inverter 301 of the amplitude control circuit 300 (300 ′).

なお、この場合、インバータ301として使用するインバータは、回路の安定性を考慮して、各位相制御経路SLe〜SLhにおける最終段以外のインバータを適用するのが好ましい。   In this case, the inverter used as the inverter 301 is preferably an inverter other than the final stage in each of the phase control paths SLe to SLh in consideration of circuit stability.

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。   Although the embodiment has been described above, all examples and conditions described herein are described for the purpose of helping understanding of the concept of the invention applied to the invention and the technology. It is not intended to limit the scope of the invention. Nor does such a description of the specification indicate an advantage or disadvantage of the invention. Although embodiments of the invention have been described in detail, it should be understood that various changes, substitutions and modifications can be made without departing from the spirit and scope of the invention.

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
(付記1)
位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、
通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する短パルス発生器と、
前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
前記短パルス発生器は、
異なる遅延を与えて前記バイポーラ短パルスの位相を変化させ、前記多重化する多重度に基づく数の位相制御経路を含む位置変調機能付きトリガーフリップフロップを有する、
ことを特徴とするインパルス送信機。
Regarding the embodiment including the above examples, the following supplementary notes are further disclosed.
(Appendix 1)
An impulse transmitter for transmitting a multiplexed bipolar impulse signal with changing phase,
A baseband signal generator that generates a data signal in units of time slots of a communication clock;
A short pulse generator for generating a bipolar short pulse with the polarity reversed based on the data signal;
A bandpass filter that receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal;
The short pulse generator is
A trigger flip-flop with a position modulation function including a number of phase control paths based on the multiplicity of multiplexing, changing the phase of the bipolar short pulse by giving different delays;
An impulse transmitter characterized by that.

(付記2)
前記位相制御経路の数は、前記多重度をNとすると、2Nである、
ことを特徴とする付記1に記載のインパルス送信機。
(Appendix 2)
The number of the phase control paths is 2 N where N is the multiplicity.
The impulse transmitter as set forth in Appendix 1, wherein

(付記3)
前記多重度は、2であり、
前記位相制御経路は、それぞれ位相「−π/2」,「0」,「+π/2」および「+π」を与える、
ことを特徴とする付記2に記載のインパルス送信機。
(Appendix 3)
The multiplicity is 2,
The phase control paths give phases “−π / 2”, “0”, “+ π / 2” and “+ π”, respectively.
The impulse transmitter according to supplementary note 2, wherein

(付記4)
前記短パルス発生器は、さらに、
送信データから前記多重度に応じた選択信号を生成するセレクタを含み、前記位相制御経路におけるいずれか1つの位相制御経路を選択する、
ことを特徴とする付記1乃至付記3のいずれか1項に記載のインパルス送信機。
(Appendix 4)
The short pulse generator further comprises:
Including a selector for generating a selection signal corresponding to the multiplicity from transmission data, and selecting any one phase control path in the phase control path;
The impulse transmitter according to any one of Supplementary Note 1 to Supplementary Note 3, wherein:

(付記5)
前記短パルス発生器は、さらに、
前記位置変調機能付きトリガーフリップフロップの出力を波形整形するエッジ整形回路を有する、
ことを特徴とする付記1乃至付記4のいずれか1項に記載のインパルス送信機。
(Appendix 5)
The short pulse generator further comprises:
An edge shaping circuit that shapes the output of the trigger flip-flop with the position modulation function;
The impulse transmitter according to any one of Supplementary Note 1 to Supplementary Note 4, wherein:

(付記6)
さらに、
前記バンドパスフィルタを通過した前記バイポーラ・インパルス信号を増幅してアンテナから出力する送信増幅器を有する、
ことを特徴とする付記1乃至付記5のいずれか1項に記載のインパルス送信機。
(Appendix 6)
further,
A transmission amplifier that amplifies the bipolar impulse signal that has passed through the bandpass filter and outputs the amplified signal from an antenna;
The impulse transmitter according to any one of Supplementary Note 1 to Supplementary Note 5, wherein:

(付記7)
前記インパルス送信機からのバイポーラ・インパルス信号は、受信用の短パルス発生器として、極性が反転する受信短パルス信号を発生するバイポーラ短パルス発生器を有するインパルス受信機により受信されてデータの再生が行われる、
ことを特徴とする付記1乃至付記6のいずれか1項に記載のインパルス送信機。
(Appendix 7)
The bipolar impulse signal from the impulse transmitter is received by an impulse receiver having a bipolar short pulse generator that generates a reception short pulse signal whose polarity is inverted as a short pulse generator for reception, and data is reproduced. Done,
The impulse transmitter according to any one of Supplementary Note 1 to Supplementary Note 6, wherein:

(付記8)
付記1乃至付記6のいずれか1項に記載のインパルス送信機からのバイポーラ・インパルス信号を受信してデータの再生を行うインパルス受信機であって、
受信アンテナの受信信号を増幅する受信増幅器と、
前記受信増幅器の出力を検波する検波器と、を有し、
前記検波器は、
極性が反転する受信短パルス信号を発生するバイポーラ短パルス発生器と、
前記短パルス発生器の出力を通過させて、ローカル信号を生成する受信バンドパスフィルタと、
前記ローカル信号に応じて前記受信増幅器の出力を検波するミキサと、を有する、
ことを特徴とするインパルス受信機。
(Appendix 8)
An impulse receiver that receives a bipolar impulse signal from the impulse transmitter according to any one of appendix 1 to appendix 6 and reproduces data;
A receiving amplifier for amplifying the received signal of the receiving antenna;
A detector for detecting the output of the receiving amplifier,
The detector is
A bipolar short pulse generator for generating a received short pulse signal whose polarity is inverted;
A reception bandpass filter that passes the output of the short pulse generator and generates a local signal;
A mixer for detecting the output of the receiving amplifier in response to the local signal,
An impulse receiver.

(付記9)
付記1乃至付記6のいずれか1項に記載のインパルス送信機と、
付記8に記載のインパルス受信機と、を含む、
ことを特徴とするインパルス無線通信システム。
(Appendix 9)
The impulse transmitter according to any one of supplementary notes 1 to 6,
An impulse receiver according to appendix 8, and
An impulse radio communication system.

(付記10)
極性に応じて逆相の振動信号からなるバイポーラ・インパルス信号を送信するインパルス送信機であって、
通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する短パルス発生器と、
前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
前記短パルス発生器は、
前記バイポーラ・インパルス信号の振幅を変化させて多重化する振幅制御回路を有する、
ことを特徴とするインパルス送信機。
(Appendix 10)
An impulse transmitter that transmits a bipolar impulse signal composed of vibration signals of opposite phase according to polarity,
A baseband signal generator that generates a data signal in units of time slots of a communication clock;
A short pulse generator for generating a bipolar short pulse with the polarity reversed based on the data signal;
A bandpass filter that receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal;
The short pulse generator is
An amplitude control circuit that multiplexes by changing the amplitude of the bipolar impulse signal;
An impulse transmitter characterized by that.

(付記11)
前記振幅制御回路は、インバータのバックゲート電圧を制御して、前記バイポーラ・インパルス信号の振幅を変化させる、
ことを特徴とする付記10に記載のインパルス送信機。
(Appendix 11)
The amplitude control circuit controls the back gate voltage of the inverter to change the amplitude of the bipolar impulse signal.
The impulse transmitter according to supplementary note 10, characterized by that.

(付記12)
前記振幅制御回路は、正負ペアのバイポーラ・インパルス信号に基づいてインバータの電源電圧を制御し、前記バイポーラ・インパルス信号の振幅を変化させる、
ことを特徴とする付記10に記載のインパルス送信機。
(Appendix 12)
The amplitude control circuit controls the power supply voltage of the inverter based on a positive / negative pair of bipolar impulse signals, and changes the amplitude of the bipolar impulse signals.
The impulse transmitter according to supplementary note 10, characterized by that.

(付記13)
前記短パルス発生器は、さらに、
波形を整形して出力するエッジ整形回路を有し、
前記振幅制御回路により制御されるインバータは、前記エッジ整形回路を形成するインバータである、
ことを特徴とする付記10乃至付記12のいずれか1項に記載のインパルス送信機。
(Appendix 13)
The short pulse generator further comprises:
It has an edge shaping circuit that shapes and outputs the waveform,
The inverter controlled by the amplitude control circuit is an inverter that forms the edge shaping circuit.
The impulse transmitter according to any one of Supplementary Note 10 to Supplementary Note 12, which is characterized in that.

(付記14)
前記振幅制御回路により制御されるインバータは、
付記5に記載の前記位置変調機能付きトリガーフリップフロップの出力を波形整形するエッジ整形回路を形成するインバータ、或いは、前記位置変調機能付きトリガーフリップフロップの各位相制御経路におけるバッファを形成するインバータである、
ことを特徴とする付記10乃至付記13のいずれか1項に記載のインパルス送信機。
(Appendix 14)
The inverter controlled by the amplitude control circuit is
An inverter that forms an edge shaping circuit that shapes the output of the trigger flip-flop with position modulation function according to appendix 5, or an inverter that forms a buffer in each phase control path of the trigger flip-flop with position modulation function ,
The impulse transmitter according to any one of Supplementary Note 10 to Supplementary Note 13, which is characterized in that.

(付記15)
前記振幅制御回路により制御されるインバータは、
最終段以外のインバータである、
ことを特徴とする付記14に記載のインパルス送信機。
(Appendix 15)
The inverter controlled by the amplitude control circuit is
It is an inverter other than the final stage.
The impulse transmitter according to appendix 14, wherein

101 ベースバンド信号生成部
102 短パルス発生器
103 バンドパスフィルタ
104 送信増幅器
105 送信アンテナ
121 受信アンテナ
122 受信増幅器
123 検波器
124 リミットアンプ
125 ベースバンド信号再生器
300,300' 振幅制御回路
505 エッジ整形(シェイピング)回路
506 パルス発生フィルタ(バンドパスフィルタ)
507 パルス増幅器(送信増幅器)
701,901 セレクタ
702,902 位置変調機能付きトリガーフリップフロップ(T−FF:短パルス発生器)
720,920,920' 可変遅延部
801 ユニポーラ短パルス発生器
802 バンドパスフィルタ
803A ミキサ(第1ミキサ)
803B ミキサ(第2ミキサ)
804 π/2移相器
805 バイポーラ短パルス発生器
DESCRIPTION OF SYMBOLS 101 Baseband signal generation part 102 Short pulse generator 103 Band pass filter 104 Transmission amplifier 105 Transmission antenna 121 Reception antenna 122 Reception amplifier 123 Detector 124 Limit amplifier 125 Baseband signal regenerator 300,300 'Amplitude control circuit 505 Edge shaping ( (Shaping) circuit 506 Pulse generation filter (band pass filter)
507 Pulse amplifier (transmission amplifier)
701, 901 Selector 702, 902 Trigger flip-flop with position modulation function (T-FF: short pulse generator)
720, 920, 920 'Variable delay unit 801 Unipolar short pulse generator 802 Band pass filter 803A Mixer (first mixer)
803B mixer (second mixer)
804 π / 2 phase shifter 805 bipolar short pulse generator

Claims (10)

位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、
通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する短パルス発生器と、
前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
前記短パルス発生器は、
異なる遅延を与えて前記バイポーラ短パルスの位相を変化させ、前記多重化する多重度に基づく数の位相制御経路を含む位置変調機能付きトリガーフリップフロップを有する、
ことを特徴とするインパルス送信機。
An impulse transmitter for transmitting a multiplexed bipolar impulse signal with changing phase,
A baseband signal generator that generates a data signal in units of time slots of a communication clock;
A short pulse generator for generating a bipolar short pulse with the polarity reversed based on the data signal;
A bandpass filter that receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal;
The short pulse generator is
A trigger flip-flop with a position modulation function including a number of phase control paths based on the multiplicity of multiplexing, changing the phase of the bipolar short pulse by giving different delays;
An impulse transmitter characterized by that.
前記位相制御経路の数は、前記多重度をNとすると、2Nである、
ことを特徴とする請求項1に記載のインパルス送信機。
The number of the phase control paths is 2 N where N is the multiplicity.
The impulse transmitter according to claim 1.
前記短パルス発生器は、さらに、
前記位置変調機能付きトリガーフリップフロップの出力を波形整形するエッジ整形回路を有する、
ことを特徴とする請求項1または請求項2に記載のインパルス送信機。
The short pulse generator further comprises:
An edge shaping circuit that shapes the output of the trigger flip-flop with the position modulation function;
The impulse transmitter according to claim 1 or 2, characterized by the above.
前記インパルス送信機からのバイポーラ・インパルス信号は、受信用の短パルス発生器として、極性が反転する受信短パルス信号を発生するバイポーラ短パルス発生器を有するインパルス受信機により受信されてデータの再生が行われる、
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載のインパルス送信機。
The bipolar impulse signal from the impulse transmitter is received by an impulse receiver having a bipolar short pulse generator that generates a reception short pulse signal whose polarity is inverted as a short pulse generator for reception, and data is reproduced. Done,
The impulse transmitter according to any one of claims 1 to 3, wherein the impulse transmitter is provided.
請求項1乃至請求項3のいずれか1項に記載のインパルス送信機からのバイポーラ・インパルス信号を受信してデータの再生を行うインパルス受信機であって、
受信アンテナの受信信号を増幅する受信増幅器と、
前記受信増幅器の出力を検波する検波器と、を有し、
前記検波器は、
極性が反転する受信短パルス信号を発生するバイポーラ短パルス発生器と、
前記短パルス発生器の出力を通過させて、ローカル信号を生成する受信バンドパスフィルタと、
前記ローカル信号に応じて前記受信増幅器の出力を検波するミキサと、を有する、
ことを特徴とするインパルス受信機。
An impulse receiver for reproducing data by receiving a bipolar impulse signal from the impulse transmitter according to any one of claims 1 to 3,
A receiving amplifier for amplifying the received signal of the receiving antenna;
A detector for detecting the output of the receiving amplifier,
The detector is
A bipolar short pulse generator for generating a received short pulse signal whose polarity is inverted;
A reception bandpass filter that passes the output of the short pulse generator and generates a local signal;
A mixer for detecting the output of the receiving amplifier in response to the local signal,
An impulse receiver.
請求項1乃至請求項3のいずれか1項に記載のインパルス送信機と、
請求項5に記載のインパルス受信機と、を含む、
ことを特徴とするインパルス無線通信システム。
The impulse transmitter according to any one of claims 1 to 3,
An impulse receiver according to claim 5,
An impulse radio communication system.
極性に応じて逆相の振動信号からなるバイポーラ・インパルス信号を送信するインパルス送信機であって、
通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する短パルス発生器と、
前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
前記短パルス発生器は、
前記バイポーラ・インパルス信号の振幅を変化させて多重化する振幅制御回路を有する、
ことを特徴とするインパルス送信機。
An impulse transmitter that transmits a bipolar impulse signal composed of vibration signals of opposite phase according to polarity,
A baseband signal generator that generates a data signal in units of time slots of a communication clock;
A short pulse generator for generating a bipolar short pulse with the polarity reversed based on the data signal;
A bandpass filter that receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal;
The short pulse generator is
An amplitude control circuit that multiplexes by changing the amplitude of the bipolar impulse signal;
An impulse transmitter characterized by that.
前記振幅制御回路は、インバータのバックゲート電圧を制御して、前記バイポーラ・インパルス信号の振幅を変化させる、
ことを特徴とする請求項7に記載のインパルス送信機。
The amplitude control circuit controls the back gate voltage of the inverter to change the amplitude of the bipolar impulse signal.
The impulse transmitter according to claim 7.
前記振幅制御回路は、正負ペアのバイポーラ・インパルス信号に基づいてインバータの電源電圧を制御し、前記バイポーラ・インパルス信号の振幅を変化させる、
ことを特徴とする請求項7に記載のインパルス送信機。
The amplitude control circuit controls the power supply voltage of the inverter based on a positive / negative pair of bipolar impulse signals, and changes the amplitude of the bipolar impulse signals.
The impulse transmitter according to claim 7.
前記振幅制御回路により制御されるインバータは、
請求項3に記載の前記位置変調機能付きトリガーフリップフロップの出力を波形整形するエッジ整形回路を形成するインバータ、或いは、前記位置変調機能付きトリガーフリップフロップの各位相制御経路におけるバッファを形成するインバータである、
ことを特徴とする請求項7乃至請求項9のいずれか1項に記載のインパルス送信機。
The inverter controlled by the amplitude control circuit is
An inverter that forms an edge shaping circuit that shapes the output of the trigger flip-flop with position modulation function according to claim 3, or an inverter that forms a buffer in each phase control path of the trigger flip-flop with position modulation function is there,
The impulse transmitter according to any one of claims 7 to 9, wherein the impulse transmitter is provided.
JP2015148616A 2015-07-28 2015-07-28 Impulse transmitter, impulse receiver and impulse radio communication system Pending JP2017028656A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015148616A JP2017028656A (en) 2015-07-28 2015-07-28 Impulse transmitter, impulse receiver and impulse radio communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015148616A JP2017028656A (en) 2015-07-28 2015-07-28 Impulse transmitter, impulse receiver and impulse radio communication system

Publications (1)

Publication Number Publication Date
JP2017028656A true JP2017028656A (en) 2017-02-02

Family

ID=57946219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015148616A Pending JP2017028656A (en) 2015-07-28 2015-07-28 Impulse transmitter, impulse receiver and impulse radio communication system

Country Status (1)

Country Link
JP (1) JP2017028656A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111413677A (en) * 2020-02-27 2020-07-14 湖南师范大学 Difference frequency-delay type receiving and transmitting clock synchronization method, circuit and ultra-wideband pulse radar receiving device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111413677A (en) * 2020-02-27 2020-07-14 湖南师范大学 Difference frequency-delay type receiving and transmitting clock synchronization method, circuit and ultra-wideband pulse radar receiving device
CN111413677B (en) * 2020-02-27 2022-09-16 湖南师范大学 Difference frequency-delay type receiving and transmitting clock synchronization method, circuit and ultra-wideband pulse radar receiving device

Similar Documents

Publication Publication Date Title
JP4365795B2 (en) Pulse generator and transmitter using the same
JP4635822B2 (en) Modulation circuit and transmitter, receiver and communication system using the same
WO2022042453A1 (en) Chirp signal-based modulation method and modulator
JP5790519B2 (en) Communication device
JP2008092549A (en) Burst control pulse generating circuit, and digital modulating circuit and electronic device including burst control pulse generating circuit
JP3940134B2 (en) DPSK UWB transmission / reception method and apparatus
JP5741296B2 (en) Communication device
TWI637599B (en) Interpolator systems and methods
JP2017028656A (en) Impulse transmitter, impulse receiver and impulse radio communication system
CN104813628B (en) The system and method optimal for the data rate in the WCAN systems with injection locking timing
JP6149937B2 (en) Pulse position modulation type impulse radio transmitter and radio communication system
US9544014B2 (en) Pulse generator, semiconductor integrated circuit, and wireless data transmission method
JP5375706B2 (en) Wireless communication device
US20040223556A1 (en) Method and apparatus for transferring and receiving ultra wideband signals using differential phase shift keying scheme
JP6582710B2 (en) Impulse transmitter
JP2018026689A (en) Impulse receiver, impulse transmitter and impulse radio communication system
Kong et al. A 21.5 mW 10+ Gb/s mm-Wave phased-array transmitter in 65nm CMOS
JP2016086309A (en) Bipolar impulse radio communication system, bipolar impulse transmitter and receiver
JP2017123584A (en) Radio transmitter and radio transmission method
KR101258209B1 (en) Apparatus and method for generating all-digital pulse
US20190068356A1 (en) Impulse generation circuit and wireless communication apparatus
KR100912901B1 (en) Radio frequency communication devices using chaotic signal and method thereof
JP4448002B2 (en) Radio transmitter, transmission signal power adjustment device, and transmission signal power adjustment method
JP6648534B2 (en) Duty cycle adjustment circuit, impulse transmitter and impulse receiver
JP5077147B2 (en) Signal generator