JP6582710B2 - Impulse transmitter - Google Patents
Impulse transmitter Download PDFInfo
- Publication number
- JP6582710B2 JP6582710B2 JP2015158919A JP2015158919A JP6582710B2 JP 6582710 B2 JP6582710 B2 JP 6582710B2 JP 2015158919 A JP2015158919 A JP 2015158919A JP 2015158919 A JP2015158919 A JP 2015158919A JP 6582710 B2 JP6582710 B2 JP 6582710B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- phase control
- phase
- impulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 claims description 68
- 238000012546 transfer Methods 0.000 claims description 49
- 239000000872 buffer Substances 0.000 claims description 48
- 230000001934 delay Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 42
- 238000010586 diagram Methods 0.000 description 30
- 238000007493 shaping process Methods 0.000 description 19
- 238000001228 spectrum Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000003595 spectral effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000036540 impulse transmission Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000411 transmission spectrum Methods 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
- Transmitters (AREA)
Description
本明細書で言及する実施例は、インパルス送信機に関する。 The embodiments referred to herein relate to impulse transmitters.
近年、インターネット利用者の爆発的増加、或いは、高精細画像や映像および音声データ等のコンテンツの大容量化および多様化に伴って、無線通信においても伝送容量の増大が望まれている。 In recent years, with the explosive increase of Internet users, or the increase in capacity and diversification of contents such as high-definition images, video and audio data, an increase in transmission capacity is also desired in wireless communication.
大容量無線通信方式としては、例えば、商用無線局が少なく、広い周波数帯域を確保しやすいミリ波帯の利用が適している。また、近年、RFパルスを伝送媒体とするインパルス方式による無線通信方式が、広帯域無線通信システムへの適用として注目されている。 As a large-capacity wireless communication system, for example, it is suitable to use a millimeter wave band in which there are few commercial wireless stations and a wide frequency band can be easily secured. In recent years, an impulse radio communication system using RF pulses as a transmission medium has attracted attention as an application to a broadband radio communication system.
インパルス方式による無線伝送装置(インパルス送信機:インパルス送信機)は、低周波パルス信号から逓倍により高周波パルス信号を得るため、バンドパスフィルタの比帯域が従来方式と比較して大きくなる上、局部発振器やミキサが不要になる。 An impulse transmission wireless transmission device (impulse transmitter: impulse transmitter) obtains a high-frequency pulse signal from a low-frequency pulse signal by multiplication, so that the band-pass filter has a larger bandwidth compared to the conventional method and a local oscillator. And no need for a mixer.
そのため、インパルス送信機は、搬送波方式による狭帯域の無線伝送装置と比較して、無線部の構成を簡素化および低コスト化することが可能である。さらに、例えば、毎秒10ギガビット(10Gbps)を超える大容量無線通信の実現手段として、インパルス方式の無線通信システム(インパルス無線通信システム)が期待されている。 Therefore, the impulse transmitter can simplify the configuration of the radio unit and reduce the cost as compared with a narrow-band radio transmission apparatus using a carrier wave system. Further, for example, an impulse radio communication system (impulse radio communication system) is expected as a means for realizing large-capacity radio communication exceeding 10 gigabits per second (10 Gbps).
インパルス無線通信システムでは、データの「1」,「0」に対してミリ波パルスを送信するON/OFF変調および包絡線検波を行ってデータを伝送する。ここで、毎秒伝送可能なデータ量(伝送速度)は、バンドパスフィルタの通過周波数帯域幅で決まる。 In the impulse radio communication system, data is transmitted by performing ON / OFF modulation and envelope detection for transmitting millimeter wave pulses to data “1” and “0”. Here, the amount of data (transmission speed) that can be transmitted per second is determined by the pass frequency bandwidth of the bandpass filter.
さらに、例えば、無線通信用途として数ギガヘルツ(GHz)〜数十GHzと広い周波数帯域幅がいくつか割り当てられているミリ波帯(30GHz〜300GHz)を用いて、数十ギガビット/秒(Gbps)の大容量通信を簡易なシステムで実現するのに適している。 Furthermore, for example, using a millimeter wave band (30 GHz to 300 GHz) to which several wide frequency bandwidths such as several gigahertz (GHz) to several tens GHz are allocated for wireless communication, several tens of gigabits per second (Gbps) are used. It is suitable for realizing large-capacity communication with a simple system.
ところで、従来、インパルス方式を利用した無線通信システムおよび通信装置としては、様々な提案がなされている。 By the way, conventionally, various proposals have been made as a wireless communication system and a communication apparatus using an impulse system.
上述したように、例えば、ミリ波帯を用いて大容量通信を行うインパルス無線通信システムが研究開発されている。また、近年のインパルス送信機の送信部では、輝線スペクトルによる伝送電力の制限を避けるため、例えば、直前の「1」の極性とは反対の極性をもつパルスを生成する、いわゆるバイポーラRZ(リターンゼロ)式短パルス発生器を用いるものが出現している。 As described above, for example, an impulse radio communication system that performs large-capacity communication using a millimeter wave band has been researched and developed. Further, in recent transmitters of impulse transmitters, for example, so-called bipolar RZ (return zero) that generates a pulse having a polarity opposite to the polarity of “1” immediately before is generated in order to avoid limiting transmission power due to the bright line spectrum. ) Type short pulse generators have appeared.
しかしながら、バイポーラRZ式のものも含めて、インパルス無線通信システムの課題としては、使用する周波数帯域幅当たりの伝送ビット数が小さい、つまり、周波数利用効率が低いことが挙げられる。 However, a problem of the impulse radio communication system including the bipolar RZ type is that the number of transmission bits per frequency bandwidth to be used is small, that is, the frequency utilization efficiency is low.
すなわち、インパルス無線通信システムでは、ON/OFF変調を行うため、例えば、10GHzの周波数帯域幅を使用する場合、せいぜい10Gbps程度のデータ伝送しか行えない。 That is, in the impulse radio communication system, since ON / OFF modulation is performed, for example, when a frequency bandwidth of 10 GHz is used, only data transmission of about 10 Gbps can be performed.
また、無線通信システムが近接して相互の干渉が問題になる場合や、同じ周波数帯を利用して伝送速度を上げることが求められる場合等において、周波数利用効率の高い通信システムが求められている。 In addition, there is a need for a communication system with high frequency utilization efficiency when wireless communication systems are close to each other and mutual interference becomes a problem or when it is required to increase the transmission speed using the same frequency band. .
ところで、インパルス無線通信システムで周波数利用効率を向上させるために、1シンボル周期内に1個のパルス(インパルス)を配置し、送信データに応じてパルスを配置する位置(位相)を変える位置(位相)変調が考えられている。 By the way, in order to improve frequency use efficiency in an impulse radio communication system, one pulse (impulse) is arranged within one symbol period, and a position (phase) where a pulse is arranged (phase) according to transmission data is changed. ) Modulation is considered.
しかしながら、例えば、ミリ波帯、特に、60GHz以上の高い周波数を使用して位相変調を行う場合、位相差に相当する位置変調の遅延時間は、例えば、数psになる。この数psの遅延時間は、一般的なCMOS(Complementary Metal Oxide Semiconductor)バッファによる遅延時間(例えば、10ps程度)よりも短い。 However, for example, when phase modulation is performed using a millimeter wave band, particularly, a high frequency of 60 GHz or more, the position modulation delay time corresponding to the phase difference is, for example, several ps. This delay time of several ps is shorter than a delay time (for example, about 10 ps) by a general CMOS (Complementary Metal Oxide Semiconductor) buffer.
すなわち、ミリ波帯のインパルス無線通信システムにおいて、位相変調を行って周波数利用効率を向上させるには、例えば、低コストにつながるCMOSバッファを使用するのは困難になっている。 That is, in the millimeter-wave band impulse radio communication system, it is difficult to use, for example, a low-cost CMOS buffer in order to improve the frequency utilization efficiency by performing phase modulation.
換言すると、例えば、位相変調を行って利用効率を向上させつつ、一般的なCMOS技術を使用してコストを抑え、しかも、高い通信品質を維持することのできるインパルス無線通信システムの実現は難しくなっている。 In other words, for example, it is difficult to realize an impulse radio communication system capable of reducing cost and maintaining high communication quality by using a general CMOS technology while improving the utilization efficiency by performing phase modulation. ing.
一実施形態によれば、位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、ベースバンド信号生成器と、位置変調機能付きトリガーフリップフロップと、バンドパスフィルタと、を有する、インパルス送信機が提供される。 According to one embodiment, an impulse transmitter for transmitting a multiplexed bipolar impulse signal with varying phases, a baseband signal generator, a trigger flip-flop with a position modulation function , a bandpass filter, An impulse transmitter is provided.
前記ベースバンド信号生成器は、通信クロックのタイムスロット単位のデータ信号を生成し、前記位置変調機能付きトリガーフリップフロップは、前記データ信号に基づいて、極性を反転させて生成されたバイポーラ短パルスに、異なる遅延を与えて位相を変化させる。前記バンドパスフィルタは、前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成する。 The baseband signal generator generates a data signal in a time slot unit of a communication clock, and the trigger flip-flop with a position modulation function generates a bipolar short pulse generated by inverting the polarity based on the data signal. Apply different delays and change phase. The bandpass filter receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal.
前記位置変調機能付きトリガーフリップフロップは、マスタースレーブ型であり、スレーブラッチ部は、セレクタからの選択信号に基づいていずれかが選択される、複数の位相制御経路を含み、前記複数の位相制御経路は、それぞれ縦続接続された複数の遅延回路を含む。前記複数の位相制御経路における前記複数の遅延回路は、少なくとも2つの遅延制御信号により選択的に制御される。前記位置変調機能付きトリガーフリップフロップは、前記複数の位相制御経路に含まれる、第1位相制御経路の第1遅延時間と第2位相制御経路の第2遅延時間の遅延時間差を利用して位置変調を行い、前記遅延時間差は、前記第1遅延時間および前記第2遅延時間よりも短い。 The trigger flip-flop with position modulation function is a master-slave type, and the slave latch unit includes a plurality of phase control paths, one of which is selected based on a selection signal from a selector, and the plurality of phase control paths Includes a plurality of delay circuits connected in cascade. Wherein the plurality of phase control path plurality of delay circuits are selectively controlled by two delay control signal even without low. The trigger flip-flop with a position modulation function uses a delay time difference between a first delay time of a first phase control path and a second delay time of a second phase control path, which is included in the plurality of phase control paths. The delay time difference is shorter than the first delay time and the second delay time.
開示のインパルス送信機によれば、通信品質の向上および低コスト化を行うことができるという効果を奏する。 According to the disclosed impulse transmitter, the communication quality can be improved and the cost can be reduced.
まず、本実施例を詳述する前に、図1〜図9を参照して、インパルス無線通信システムの一例、関連技術としてのインパルス送信機の例、並びに、その問題点を説明する。 First, before describing this embodiment in detail, an example of an impulse radio communication system, an example of an impulse transmitter as a related technique, and problems thereof will be described with reference to FIGS.
図1は、インパルス無線通信システムの一例を説明するための図であり、図1(a)は、インパルス無線通信システムの一例を示すブロック図であり、図1(b)は、バンドパスフィルタの通過周波数帯域を説明するための図である。 FIG. 1 is a diagram for explaining an example of an impulse radio communication system, FIG. 1 (a) is a block diagram showing an example of an impulse radio communication system, and FIG. 1 (b) is a diagram of a bandpass filter. It is a figure for demonstrating a pass frequency band.
図1(a)に示されるように、インパルス無線通信システム(インパルス方式の無線通信システム)は、インパルス送信機Tx、および、インパルス受信機Rxを有する。インパルス送信機Txは、ベースバンド信号生成器101、短パルス発生器102、バンドパスフィルタ103、送信増幅器104、および、送信アンテナ105を有する。
As shown in FIG. 1A, the impulse radio communication system (impulse radio communication system) includes an impulse transmitter Tx and an impulse receiver Rx. The impulse transmitter Tx includes a
ベースバンド信号生成器101は、通信クロックのタイムスロット単位のデータ信号を生成し、短パルス発生器102に出力する。ここで、データ信号は、例えば、「1」の値では高レベル『H』になり、「0」の値では低レベル『L』になる。
The
通信クロックは、例えば、5GHzとされ、この場合、データ信号の通信速度は、例えば、5ギガビット/秒(Gbps)になる。短パルス発生器102は、例えば、データ信号がタイムスロットでハイレベルになると、短パルスを生成する。バンドパスフィルタ103は、短パルスに対して、所定の通過周波数帯域のみを通過させるフィルタリングを行って、例えば、ミリ波パルスを出力する。
The communication clock is, for example, 5 GHz. In this case, the communication speed of the data signal is, for example, 5 gigabits / second (Gbps). For example, the
図1(b)において、参照符号131は、短パルスの周波数特性(短パルス特性)を示し、132は、バンドパスフィルタ103の通過周波数帯域を示す。図1(b)に示されるように、バンドパスフィルタ103から出力されるミリ波パルスは、短パルス特性131のうちの通過周波数帯域132の部分のみの周波数成分を有する。
In FIG. 1B,
ところで、例えば、UWB(Ultra Wide Band:超広帯域無線)等では、使用可能な周波数帯域が制限されており、その周波数帯域の制限を満たすように、バンドパスフィルタ103が用いられる。なお、通過周波数帯域132は、例えば、通過下限周波数f1が80GHz、通過上限周波数f2が90GHzであり、通過周波数帯域幅がf2−f1=90−80=10GHzである。
By the way, for example, in UWB (Ultra Wide Band), the usable frequency band is limited, and the
図2は、インパルス無線通信システムにおけるインパルス送信機を説明するための図であり、図2(a)は、短パルス発生器(ユニポーラRZ(リターンゼロ)式短パルス発生器)102およびバンドパスフィルタ103において発生される信号を示す。 FIG. 2 is a diagram for explaining an impulse transmitter in an impulse radio communication system. FIG. 2A shows a short pulse generator (unipolar RZ (return zero) type short pulse generator) 102 and a bandpass filter. The signal generated at 103 is shown.
また、図2(b)は、バンドパスフィルタ103のフィルタ特性(通過周波数帯域)を示し、図2(c)は、ユニポーラRZ式短パルス発生器102を使用した場合の輝線スペクトルを示す。
2B shows the filter characteristics (pass frequency band) of the
ここで、図2(c)において、横軸は、周波数(GHz)を示し、縦軸は、電力スペクトル密度(dBm/Hz)を示す。また、図2(c)は、fcが83.5GHzで、Bw=5GHz(81GHz〜86GHz)の場合を示す。なお、図2(a)〜図2(c)において、fcは、バンドパスフィルタ103の通過周波数帯域における中心周波数を示し、Bwは、例えば、パワーが3dB低下する通過帯域幅を示す。
Here, in FIG.2 (c), a horizontal axis shows a frequency (GHz) and a vertical axis | shaft shows electric power spectral density (dBm / Hz). FIG. 2C shows a case where fc is 83.5 GHz and Bw = 5 GHz (81 GHz to 86 GHz). 2A to 2C, fc indicates the center frequency in the pass frequency band of the
図2(a)に示されるように、短パルス発生器(ユニポーラRZ式短パルス発生器)102は、例えば、正極性の幅の狭いパルスを生成する。この幅の狭いパルスは、高周波成分を含む広範囲の周波数成分を含んでおり、バンドパスフィルタ103を通過することにより、例えば、ミリ波パルスが生成される。すなわち、図2(b)に示されるように、バンドパスフィルタ103を通過したミリ波パルスは、概ね、周波数fcで振動する幅Bw-1の振動信号(パルス信号)になる。
As shown in FIG. 2A, the short pulse generator (unipolar RZ type short pulse generator) 102 generates, for example, a positive pulse with a narrow width. This narrow pulse includes a wide range of frequency components including high frequency components, and, for example, a millimeter wave pulse is generated by passing through the
再び、図1(a)を参照すると、バンドパスフィルタ103の出力は、送信増幅器104に入力されて、例えば、ミリ波パルスが増幅され、送信アンテナ105を介して、送信信号が無線送信される。なお、送信信号は、ミリ波パルスの有無(ON/OFF)により、「1」または「0」のデータが表される。このとき、図2(c)に示されるように、送信信号(電力スペクトル密度)には、例えば、輝線スペクトルSbが含まれることになる。
Referring again to FIG. 1A, the output of the
また、図1(a)に示されるように、インパルス受信機Rxは、受信アンテナ121、受信増幅器122、検波器123、リミットアンプ124、および、ベースバンド信号再生器125を有する。
As shown in FIG. 1A, the impulse receiver Rx includes a
受信増幅器122は、受信アンテナ121を介して無線受信した受信信号を増幅し、検波器123に出力する。検波器123は、受信増幅器122により増幅された受信信号(ミリ波パルス)の包絡線を検波して、リミットアンプ124に出力する。
The
リミットアンプ124は、検波器123により検波された信号を増幅して、ベースバンド信号再生器125に出力する。そして、ベースバンド信号再生器125は、リミットアンプ124により増幅された信号を受け取り、例えば、5Gbpsの受信データの再生を行う。
The
なお、インパルス無線通信システムは、上述したように、ミリ波帯域はもちろんであるが、例えば、マイクロ波帯、準ミリ波帯、UWBをはじめとする超広帯域無線通信に利用可能である。 As described above, the impulse radio communication system can be used for ultra-wideband radio communication including, for example, a microwave band, a quasi-millimeter wave band, and UWB, as well as the millimeter wave band.
このインパルス無線通信システムは、狭帯域通信方式の無線通信システムと比較して、発振器やミキサが不要でRF部の構成が簡素で低コストなため、例えば、広帯域を利用できるミリ波帯では、10Gbpsを超える広帯域無線通信の実現が期待されている。 Since this impulse radio communication system does not require an oscillator or a mixer and the configuration of the RF unit is simple and low in cost as compared with a radio communication system of a narrow band communication system, for example, in the millimeter wave band where a wide band can be used, 10 Gbps Realization of wideband wireless communication exceeding that is expected.
ここで、インパルス無線通信システムに割り当てられた周波数帯域幅をBmaxとすると、バンドパスフィルタ103の通過周波数帯域幅BbpfがBmaxと等しいとき、最大通信速度Bmaxを得ることができる。
Here, assuming that the frequency bandwidth allocated to the impulse radio communication system is Bmax, the maximum communication speed Bmax can be obtained when the pass frequency bandwidth Bbpf of the
例えば、周波数帯域幅Bmaxが10GHzの場合、図1(b)に示されるように、バンドパスフィルタ103の通過周波数帯域幅Bbpfは、f2−f1=90−80=10GHzになり、データ信号の通信速度は、10Gbpsになる。
For example, when the frequency bandwidth Bmax is 10 GHz, as shown in FIG. 1B, the pass frequency bandwidth Bbpf of the
ところで、多くの無線通信システムは、例えば、周波数1MHz当たりの信号強度0dBm(=1mW/MHz)というように、法令や規格等により、単位周波数当りの信号強度(電力スペクトル密度)が規定されている。 By the way, in many wireless communication systems, for example, the signal strength per unit frequency (power spectral density) is defined by laws and regulations such as a signal strength of 0 dBm per frequency of 1 dBm (= 1 mW / MHz). .
そのため、図2(c)に示されるように、例えば、送信信号(電力スペクトル密度)には、輝線スペクトルSbが含まれる。そして、この輝線スペクトルSbの信号強度が電力スペクトル密度の制限にかかると、全周波数帯域での平均電力を上げられないという事態が生じる。 Therefore, as shown in FIG. 2C, for example, the transmission signal (power spectral density) includes the bright line spectrum Sb. When the signal intensity of the bright line spectrum Sb is limited to the power spectral density, a situation occurs in which the average power in the entire frequency band cannot be increased.
具体的に、例えば、割り当てられた周波数帯域Bmaxが10GHz(=10000MHz)のとき、送信スペクトル強度が周波数帯域内で一定であれば、1(mW/MHz)×10000(MHz)=10Wの出力が可能になる。 Specifically, for example, when the assigned frequency band Bmax is 10 GHz (= 10000 MHz) and the transmission spectrum intensity is constant within the frequency band, an output of 1 (mW / MHz) × 10000 (MHz) = 10 W is obtained. It becomes possible.
しかしながら、送信信号に1mW/MHzの輝線スペクトルSbが含まれると、この輝線スペクトルSbも、例えば、電波法に基づく信号強度の制限を受けるため、小さな電力しか許容されないことになってしまう。 However, if the transmission signal includes the bright line spectrum Sb of 1 mW / MHz, the bright line spectrum Sb is also limited by the signal intensity based on, for example, the Radio Law, so that only small power is allowed.
一般的に、信号を誤りなく長距離伝送するためには、全周波数帯域のスペクトル電力を最大限大きくして、雑音等に対する信号強度マージン(S/N比)を確保するのが好ましい。しかしながら、送信電力が輝線スペクトルSbで制限されると、S/N比を十分確保するのが困難になる。 In general, in order to transmit a signal over a long distance without error, it is preferable to secure a signal intensity margin (S / N ratio) against noise or the like by maximizing the spectrum power in all frequency bands. However, when the transmission power is limited by the bright line spectrum Sb, it becomes difficult to secure a sufficient S / N ratio.
このように、輝線スペクトルSbにより送信電力が制限されると、長距離で高品質の無線通信が不利になるため、輝線スペクトルSbの生じないインパルス無線通信システムの実現が求められていた。そこで、送信信号に輝線スペクトルSbを含まず、長距離で高品質の無線通信に適したバイポーラ・リターンゼロ(RZ)型インパルス無線通信システムが提案されている。 As described above, when the transmission power is limited by the bright line spectrum Sb, high-quality wireless communication is disadvantageous at a long distance. Therefore, it is required to realize an impulse radio communication system in which the bright line spectrum Sb does not occur. Therefore, a bipolar return zero (RZ) type impulse radio communication system that does not include the bright line spectrum Sb in the transmission signal and is suitable for long-distance high-quality radio communication has been proposed.
図3〜図5は、バイポーラRZ型のインパルス送信機を説明するための図である。ここで、図3(a)は、バイポーラRZ型のインパルス送信機(B−RZインパルス送信機)で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、パルス発生フィルタ506およびパルス(広帯域)増幅器507と共に示す。
3 to 5 are diagrams for explaining a bipolar RZ type impulse transmitter. Here, FIG. 3A is a block diagram showing an example of a
パルス発生フィルタ506は、バンドパスフィルタ103に対応し、パルス増幅器507は、送信増幅器104に対応する。また、図3(b)は、図3(a)に示すトリガーフリップフロップ(T−FF)504の一例の回路図を示す。
The
また、図4(a)は、短パルス発生器102で発生される正極性のパルス、および、パルス発生フィルタ506(バンドパスフィルタ103)を介して生成される正極性のミリ波パルス(インパルス信号)の例を示す。さらに、図4(b)は、短パルス発生器102で発生される負極性のパルス、および、パルス発生フィルタ506を介して生成される負極性のミリ波パルスの例を示す。
4A shows a positive pulse generated by the
そして、図5(a)は、図3(a)に示す短パルス発生器102およびパルス発生フィルタ506の動作を説明するためのタイムチャートであり、図5(b)は、バイポーラRZ式短パルス発生器102を使用した場合の輝線スペクトル(ノッチ)を示す図である。
FIG. 5A is a time chart for explaining operations of the
なお、図5(b)において、横軸は、周波数(GHz)を示し、縦軸は、電力スペクトル密度(dBm/Hz)を示す。また、図5(b)は、fcが83.5GHzで、Bw=5GHz(81GHz〜86GHz)の場合を示す。 In FIG. 5B, the horizontal axis indicates the frequency (GHz), and the vertical axis indicates the power spectrum density (dBm / Hz). FIG. 5B shows a case where fc is 83.5 GHz and Bw = 5 GHz (81 GHz to 86 GHz).
図3(a)に示されるように、バイポーラRZ式短パルス発生器102は、入力バッファ501および502と、NRZ(Non-Return to Zero:ノンリターンゼロ)−RZ(Return to Zero:リターンゼロ)変換部(NRZ−RZ変換部)503と、トリガーフリップフロップ(T−FF)504と、エッジ整形(シェーピング)回路505と、を有する。
As shown in FIG. 3A, the bipolar RZ
エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路505によりエッジ成形された出力信号は、パルス発生フィルタ506(103)に入力される。
The
データ信号Aは、ノンリターンゼロ信号であり、入力バッファ501は、ノンリターンゼロ信号Aをバッファリングし、クロックバッファ502は、クロック信号Clockをバッファリングする。
The data signal A is a non-return zero signal, the
NRZ(Non-Return to Zero:ノンリターンゼロ)−RZ(Return to Zero:リターンゼロ)変換部503は、ノンリターンゼロ信号Aをリターンゼロ信号Bに変換する。具体的に、NRZ−RZ変換部503は、例えば、論理積(AND)回路であり、ノンリターンゼロ信号Aおよびクロック信号CLKの論理積をとり、その論理積信号をリターンゼロ信号Bとして出力する。
An NRZ (Non-Return to Zero) -RZ (Return to Zero)
T−FF504は、例えば、図3(b)に示すような、リターンゼロ信号Bをトランスファーゲート信号とするマスタースレーブ型のフリップフロップ回路で実現される。すなわち、T−FF504は、入出力を交差接続したインバータ602,603によるマスターラッチと、インバータ605,606によるスレーブラッチと、スレーブラッチの出力のフィードバック経路に設けられたインバータ607と、を含む。
The T-
T−FF504は、さらに、トランジスタで形成されるトランスファーゲート601および604を含む。トランスファーゲート601は、スレーブラッチの出力を、インバータ607を介してマスターラッチにフィードバックする経路に設けられ、ゲート604は、マスターラッチの出力とスレーブラッチの入力の間に設けられている。
The T-
トランスファーゲート601は、リターンゼロ信号Bにより導通状態が制御され、トランスファーゲート604は、リターンゼロ信号Bの反転信号/Bにより導通状態が制御される。これにより、T−FF504は、リターンゼロ信号Bが1周期変化する毎に出力信号Cを反転させる、リターンゼロ信号Bの分周回路として機能する。
The conduction state of
例えば、リターンゼロ信号Bが『H』→『L』→『H』のように1周期変化する毎に、出力信号Cの論理レベルが反転する。すなわち、図5(a)に示されるように、出力信号Cは、リターンゼロ信号Bの立ち上がりエッジに同期して論理反転する。 For example, every time the return zero signal B changes by one cycle such as “H” → “L” → “H”, the logic level of the output signal C is inverted. That is, as shown in FIG. 5A, the output signal C is logically inverted in synchronization with the rising edge of the return zero signal B.
エッジシェーピング回路505は、T−FF504の出力信号Cの立ち上がりエッジおよび立ち下がりエッジを急峻にした信号を生成して、パルス発生フィルタ506に出力する。ここで、出力信号Cを急峻にした信号は、立ち上がり時間および立ち下がり時間の短い信号になり、より高い周波数までのスペクトルを含む信号になる。
The
前述したように、エッジシェーピング回路505は、例えば、直列に接続した偶数段のインバータにより実現することができる。また、エッジシェーピング回路505は、さらに、ピーキングを与えるインダクタを設け、より急峻なエッジが得られるようにしてもよい。
As described above, the
インバータは、pチャネル型MOSトランジスタとnチャネル型MOSトランジスタを電源間に直列に接続し、2個のトランジスタのゲートに入力信号を印加し、pMOSトランジスタとnMOSトランジスタの接続ノードから反転信号を得ることで実現される。なお、他の部分で使用するインバータに関しても同様である。 An inverter connects a p-channel MOS transistor and an n-channel MOS transistor in series between power supplies, applies an input signal to the gates of the two transistors, and obtains an inverted signal from a connection node between the pMOS transistor and the nMOS transistor It is realized with. The same applies to inverters used in other parts.
パルス発生フィルタ506は、ハイパスフィルタまたはバンドパスフィルタである。パルス発生フィルタ506は、エッジシェーピング回路505の出力信号の低周波数成分を除去することにより、データ信号Aの値(データ「1」の値)に応じたパルスの有無であって、正極性パルスおよび負極性パルスを交互に生成した信号Dを出力する。ここで、パルス発生フィルタ506としては、例えば、直列接続されたキャパシタ素子を適用することができる。
The
パルス増幅器507(104)は、広帯域増幅器または分布型増幅器であり、パルス発生フィルタ506の出力信号Dを増幅し、その増幅した信号を図1(a)の送信アンテナ105に出力する。なお、信号Cのエッジが十分に急峻である場合には、エッジシェーピング回路505を削除してもよい。また、信号Dの大きさが十分であれば、パルス増幅器507を削除することもできる。
The pulse amplifier 507 (104) is a wideband amplifier or a distributed amplifier, amplifies the output signal D of the
短パルス発生器102からバンドパスフィルタ103(パルス発生フィルタ506)に出力されるバイポーラ短パルスは、データ信号の値に応じたパルスの有無であって、正極性パルスおよび負極性パルスを交互に生成されるパルスである。
The bipolar short pulse output from the
バイポーラ短パルスは、例えば、データ信号の値が「1」のときに正極性パルスまたは負極性パルスが発生され、データ信号の値が「0」のときに基準電圧になる。正極性パルスは、基準電圧に対して正電圧のパルスであり、負極性パルスは、基準電圧に対して負電圧のパルスである。すなわち、バイポーラ短パルスは、直前のパルスに対して逆極性のパルスになる。 In the bipolar short pulse, for example, a positive pulse or a negative pulse is generated when the value of the data signal is “1”, and becomes a reference voltage when the value of the data signal is “0”. The positive pulse is a pulse having a positive voltage with respect to the reference voltage, and the negative pulse is a pulse having a negative voltage with respect to the reference voltage. That is, the bipolar short pulse becomes a pulse having a polarity opposite to that of the immediately preceding pulse.
ここで、図5(b)と前述した図2(c)の比較から明らかなように、図2(c)におけるユニポーラRZ式短パルスを使用した場合の輝線スペクトルSbは、図5(b)のように、バイポーラRZ式短パルスを使用することでノッチSnになる。これにより、輝線スペクトルSbの信号強度が電力スペクトル密度(送信信号)の制限にかかることがなく、全周波数帯域での平均電力を上げることが可能になる。 Here, as is clear from the comparison between FIG. 5B and FIG. 2C described above, the emission line spectrum Sb when the unipolar RZ short pulse in FIG. 2C is used is shown in FIG. As described above, the notch Sn is obtained by using a bipolar RZ short pulse. As a result, the signal intensity of the bright line spectrum Sb is not restricted by the power spectral density (transmission signal), and the average power in all frequency bands can be increased.
このように、バイポーラ短パルスを利用すると、通信速度(10Gbps)の整数倍に等しい周波数でノッチ(凹部)が生じ、電力スペクトル密度が小さくなる。そのため、ユニポーラ短パルスを利用する場合に比べて、単位周波数当たりの信号強度の最大値を小さくでき、送信電力の確保が容易になり、長距離・高品質通信を行うのに有利になる。 As described above, when the bipolar short pulse is used, a notch (recess) is generated at a frequency equal to an integral multiple of the communication speed (10 Gbps), and the power spectral density is reduced. Therefore, the maximum value of the signal strength per unit frequency can be reduced as compared with the case where unipolar short pulses are used, and transmission power can be easily secured, which is advantageous for long-distance / high-quality communication.
ところで、ユニポーラRZ方式およびバイポーラRZ式を含め、インパルス無線通信システムは、使用する周波数帯域幅あたりの伝送ビット数が小さい、つまり周波数利用効率が低いという問題がある。 By the way, the impulse radio communication system including the unipolar RZ system and the bipolar RZ system has a problem that the number of transmission bits per frequency bandwidth to be used is small, that is, the frequency utilization efficiency is low.
すなわち、インパルス無線通信では、ON/OFF変調を行うため、10GHzの周波数帯域幅を使用する場合、せいぜい10Gbpsのデータ伝送しか行えない。また、例えば、無線通信システムが近接し、相互の干渉が問題になると共に、同じ周波数帯を利用して伝送速度を上げる要望が出た場合に、周波数利用効率の高い通信システムが求められる。 That is, in the impulse radio communication, since ON / OFF modulation is performed, when a frequency bandwidth of 10 GHz is used, only data transmission of 10 Gbps can be performed. In addition, for example, when wireless communication systems are close to each other and mutual interference becomes a problem, and there is a demand to increase the transmission speed using the same frequency band, a communication system with high frequency utilization efficiency is required.
例えば、無線通信装置の周波数利用効率を向上するためには、1シンボルに対して、複数ビットの情報をのせる方法、いわゆる多値化が有効であると考えられている。そこで、パルス伝送の場合は、パルスの出現位置を変えることにより情報を伝送するパルス位置変調(PPM)が研究・開発されている。 For example, in order to improve the frequency utilization efficiency of a wireless communication device, it is considered that a method of putting information of a plurality of bits on one symbol, so-called multi-leveling, is effective. Therefore, in the case of pulse transmission, pulse position modulation (PPM) that transmits information by changing the appearance position of a pulse has been researched and developed.
すなわち、インパルス無線通信システムにおいてパルス位置変調を行う場合、例えば、1周期内に1個のパルス(インパルス)を配置し、送信データに応じてパルスを配置する位置(位相)を変えることが考えられる。 That is, when performing pulse position modulation in an impulse radio communication system, for example, one pulse (impulse) may be arranged within one period, and the position (phase) where the pulse is arranged may be changed according to transmission data. .
図6は、関連技術としてのインパルス送信機の一例における短パルス発生器を示す図であり、1周期内にパルスを配置する位相を変化(−π,−π/2,基準(0),+π/2,+π)させて、2ビットのデータを伝送する例(多重度が『2』の例)を示す。なお、π/2の位相(配置)に対して、例えば、1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させるのが好ましい。 FIG. 6 is a diagram showing a short pulse generator in an example of an impulse transmitter as a related technique, in which the phase in which pulses are arranged in one period is changed (−π, −π / 2, reference (0), + π / 2, + π) is an example of transmitting 2-bit data (an example of multiplicity of “2”). For example, it is preferable that a quarter period (for example, 3 ps) in one period (for example, 12 ps) corresponds to a phase (arrangement) of π / 2.
ここで、図6(a)は、B−RZインパルス送信機で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、パルス発生フィルタ506(103)およびパルス(広帯域)増幅器507(104)と共に示す。また、図6(b)は、図6(a)に示すT−FF(位置変調機能付きトリガーフリップフロップ)504の一例の回路図を示す。
FIG. 6A is a block diagram showing an example of the
図6(a)と、前述した図3(a)の比較から明らかなように、関連技術一例における短パルス発生器102は、セレクタ701と、クロックバッファ502と、T−FF702と、エッジ整形(シェーピング)回路505と、を有する。
As apparent from the comparison between FIG. 6A and FIG. 3A described above, the
クロックバッファ502、エッジ整形回路505、パルス発生フィルタ506およびパルス増幅器507は、図3(a)を参照して説明したのと同様のものであり、その説明は省略する。
The
セレクタ701は、シリアルの送信データDataの2ビット毎のデータパターンおよび通信クロックClockの2分周信号Mに基づいて、5つの選択信号p,q,r,s,tを生成する。
The
すなわち、多重度が『2』のとき、位相が−π,−π/2,基準(0),+π/2,+πとなる信号を生成するために5つの位相制御経路(信号経路)SLp〜SLtを設け、そのうちの1つを5つの選択信号p,q,r,s,tにより選択可能とする。なお、分周信号Mは、例えば、図6(b)に示すT−FF702のインバータ712の出力として生成された信号を使用することができる。
That is, when the multiplicity is “2”, five phase control paths (signal paths) SLp˜ are used to generate signals having phases of −π, −π / 2, reference (0), + π / 2, + π. SLt is provided, and one of them can be selected by five selection signals p, q, r, s, and t. As the frequency-divided signal M, for example, a signal generated as the output of the
T−FF702は、例えば、図6(b)に示すような回路構成を有し、通信クロックclockを2分周した分周信号を出力する。分周信号の変化エッジは、選択信号p,q,r,s,tに応じて位相がπ/2(例えば、3ps)ずつ変化する。
The T-
T−FF702は、入出力が交差接続されたインバータ712および713によるマスターラッチと、インバータ715および716を含むスレーブラッチと、スレーブラッチの出力のフィードバック経路に設けられたインバータ717と、を有する。
The T-
T−FF702は、さらに,トランスファーゲート711および714を有する。トランスファーゲート711は、スレーブラッチの出力を、インバータ717を介してマスターラッチにフィードバックする経路に、トランスファーゲート714は、マスターラッチの出力とスレーブラッチの入力の間に、それぞれ設けられている。
The T-
トランスファーゲート711は、クロック信号Clockにより、トランスファーゲート714は、クロック信号Clockの反転信号/Clockにより、それぞれ導通状態が制御される。
The
T−FF702は、さらに、スレーブラッチにおいて、インバータ715の出力とインバータ716の入力(位置変調機能付きT−FF702の出力ノード)との間に接続された可変遅延部720を有する。
The T-
可変遅延部720は、インバータ715の出力とインバータ716の入力の間に、並列に接続された第1〜第5の5つの位相制御経路SLp〜SLtを有する。ここで、第1位相制御経路SLpは、トランスファーゲート721のみを有し、トランスファーゲート921のゲートには、選択信号pが入力される。
The
第2位相制御経路SLqは、直列に接続されたトランスファーゲート722,724およびバッファ723を有し、トランスファーゲート722,724のゲートには選択信号qが入力される。第3位相制御経路SLrは、直列に接続されたトランスファーゲート725,727、および、2個のバッファを接続したバッファ列726を有し、トランスファーゲート725,727のゲートには選択信号qが入力される。
Second phase control path SLq has
第4位相制御経路SLsは、直列に接続されトランスファーゲート728,730、および、3個のバッファを接続したバッファ列729を有し、トランスファーゲート728,730のゲートには選択信号sが入力される。
The fourth phase control path SLs includes
第5位相制御経路SLtは、直列に接続されトランスファーゲート731,733、および、4個のバッファを接続したバッファ列732を有し、トランスファーゲート731,733のゲートには選択信号tが入力される。ここで、バッファ723,バッファ列726,729,732は、接続されるバッファの数が異なり、このバッファ数に基づいて遅延量が増加するようになっている。
The fifth phase control path SLt includes
これにより、例えば、第3位相制御経路SLrの出力を基準(0)にしたとき、第1位相制御経路SLpの出力における位相を−πに設定し、第2位相制御経路SLqの出力における位相を−π/2に設定することができる。 Thereby, for example, when the output of the third phase control path SLr is set to the reference (0), the phase at the output of the first phase control path SLp is set to −π, and the phase at the output of the second phase control path SLq is set to It can be set to −π / 2.
さらに、例えば、第3位相制御経路SLrの出力を基準(0)にしたとき、第4位相制御経路SLsの出力における位相を+π/2に設定し、第5位相制御経路SLtの出力における位相を+πに設定することができる。 Further, for example, when the output of the third phase control path SLr is set to the reference (0), the phase at the output of the fourth phase control path SLs is set to + π / 2, and the phase at the output of the fifth phase control path SLt is set to It can be set to + π.
このように、図6に示す関連技術の一例におけるインパルス送信機では、例えば、位置変調機能付きT−FF702における可変遅延部720が第1〜第5の5つの位相制御経路SLp〜SLtを有する。
Thus, in the impulse transmitter in the example of the related art shown in FIG. 6, for example, the
図7は、図6に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。図6を参照して説明した関連技術の一例におけるインパルス送信機から出力された、位相を変化させて多重化したバイポーラ・インパルス信号を受信するインパルス受信機は、例えば、図7に示す構成を有する。 FIG. 7 is a block diagram illustrating an example of an impulse receiver that receives a signal from the impulse transmitter illustrated in FIG. 6. An impulse receiver that receives a bipolar impulse signal that is multiplexed by changing a phase and that is output from an impulse transmitter in an example of the related art described with reference to FIG. 6 has, for example, the configuration shown in FIG. .
図7に示されるように、インパルス受信機は、受信アンテナ121と、受信増幅器122と、検波器123と、リミットアンプ124と、ベースバンド信号再生器125と、を有する。
As shown in FIG. 7, the impulse receiver includes a
検波器123は、ユニポーラ短パルス発生器801と、バンドパスフィルタ802と、第1ミキサ(ミキサ)803Aと、第2ミキサ(ミキサ)803Bと、π/2移相器804と、を有する。ユニポーラ短パルス発生器801は、通信クロックClockを多重度(ここでは、『2』)で除した周波数信号(2分周信号)の半周期毎に短パルスを発生する。
The
すなわち、ユニポーラ短パルス発生器801は、例えば、インパルス送信機のバンドパスフィルタ103の通過帯域の中心周波数(例えば、83.5GHz)のローカル発振信号の短パルスを発生する。
That is, the unipolar
バンドパスフィルタ802は、送信機のバンドパスフィルタ103と同様の通過特性を有し、バイポーラ短パルス発生器805の出力信号を受け取って、振動信号と同じ周波数の発振信号で、その包絡線が短パルス信号に対応するパルス信号を生成する。
The
第1ミキサ803Aは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号をミキシングして検波を行う。第2ミキサ803Bは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号の位相をπ/2移相器804によりπ/2だけ位相シフトし、その位相シフトされた信号をミキシングして検波を行う。これにより中間周波数(IF)信号が得られる。
The
リミットアンプ124は、第1ミキサ803Aの出力を増幅する第1アンプ124Aと、第2ミキサ803Bの出力を増幅する第2アンプ124Bと、を有する。ここで、第1ミキサ803Aと第2ミキサ803Bでミキシングするローカル発振信号は、π/2(例えば、3ps)だけ位相がずれており、第1アンプ124AからIF信号(Q信号)が出力され、第2アンプ124BからIF信号(I信号)が出力される。
The
ベースバンド信号再生器125は、アナログ・デジタル変換器(ADC:Analog to Digital Converter)851と、位相検出部852と、データ再生部853と、を有する。ADC851は、IF信号(Q)およびIF信号(I)をデジタルデータに変換する。
The
位相検出部852は、IF信号(Q)およびIF信号(I)のデジタルデータから、受信したインパルス信号の位相を検出する。データ再生部853は、検出した位相および受信したクロックの位相からデータを再生する。
The
図8は、関連技術としてのインパルス送信機の他の例における短パルス発生器を示す図であり、1周期内にパルスを配置する位相を変化(−π/2,基準(0),+π/2,+π)させて、2ビットのデータを伝送する例(多重度が『2』の例)を示す。なお、π/2の位相(配置)に対して、例えば、1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させるのが好ましい。 FIG. 8 is a diagram showing a short pulse generator in another example of an impulse transmitter as a related technique. The phase at which pulses are arranged in one period is changed (−π / 2, reference (0), + π / 2, + π), and an example of transmitting 2-bit data (an example where the multiplicity is “2”) is shown. For example, it is preferable that a quarter period (for example, 3 ps) in one period (for example, 12 ps) corresponds to a phase (arrangement) of π / 2.
ここで、図8(a)は、B−RZインパルス送信機で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、パルス発生フィルタ506(103)およびパルス増幅器507(送信増幅器104)と共に示す。また、図8(b)は、図8(a)に示すT−FF(位置変調機能付きトリガーフリップフロップ)504の一例の回路図を示す。
Here, FIG. 8A is a block diagram showing an example of the
図8(a)に示されるように、関連技術の他の例における短パルス発生器102は、セレクタ901と、クロックバッファ502と、T−FF902と、エッジ整形(シェーピング)回路505と、を有する。
As shown in FIG. 8A, the
ここで、エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路505によりエッジ成形された出力信号は、パルス発生フィルタ506(103)に入力される。なお、クロックバッファ502、パルス発生フィルタ506およびパルス(広帯域)増幅器507は、例えば、図3を参照して説明したのと同様のものであり、その説明は省略する。
Here, the
セレクタ901は、シリアル送信データDataの2ビットの毎のデータパターンに応じて、4つの選択信号e,f,g,hを生成する。ここで、4つの選択信号e,f,g,hは、その1つが選択的にオン(高レベル『H』)にされ、残りの3つがオフ(低レベル『L』)にされる。
The
なお、図8(a)と、前述した図6(a)の比較から明らかなように、関連技術の他の例におけるセレクタ901は、通信クロックClockの2分周信号Mを使用することなく、送信データDataから選択信号e,f,g,hを生成する。
Note that, as is clear from the comparison between FIG. 8A and FIG. 6A described above, the
T−FF902は、例えば、図8(b)に示すような回路構成を有し、通信クロックclockを2分周した分周信号を(C)出力する。分周信号の変化エッジは、選択信号e,f,g,hに応じて位相がπ/2(例えば、3ps)ずつ変化する。
The T-
T−FF902は、入出力を交差接続したインバータ912,913によるマスターラッチ、インバータ915,916によるスレーブラッチ、および、スレーブラッチの出力のフィードバック経路に設けられたインバータ917を有する。
The T-
T−FF902は、さらに,トランスファーゲート911および914を有する。トランスファーゲート911は、スレーブラッチの出力を、インバータ917を介してマスターラッチにフィードバックする経路に挿入されている。また、トランスファーゲート914は、マスターラッチの出力とスレーブラッチの入力の間に挿入されている。
The T-
ここで、トランスファーゲート911は、クロック信号Clockにより導通状態が制御され、トランスファーゲート914は、クロック信号Clockの反転信号/Clockにより導通状態が制御される。
Here, the conduction state of the
T−FF902は、さらに、スレーブラッチにおいて、インバータ915の出力とインバータ916の入力(位置変調機能付きT−FF902の出力ノード)の間に設けられた可変遅延部920を有する。
The T-
可変遅延部920は、インバータ915の出力とインバータ916の入力の間に、並列に接続された第1〜第4の4つの位相制御経路SLe〜SLhを有する。第1位相制御経路SLeは、トランスファーゲート921のみを有し、トランスファーゲート921のゲートには、選択信号eが入力される。
第2位相制御経路SLfは、直列に接続されたトランスファーゲート922およびバッファ923を有し、トランスファーゲート922のゲートには選択信号fが入力される。第3位相制御経路SLgは、直列に接続されたトランスファーゲート924、および、2個のバッファを接続したバッファ列925を有し、トランスファーゲート924のゲートには選択信号gが入力される。
The second phase control path SLf has a
第4位相制御経路SLgは、直列に接続されトランスファーゲート926、および、3個のバッファを接続したバッファ列927を有し、トランスファーゲート926のゲートには選択信号hが入力される。ここで、バッファ923,バッファ列925,927は、接続されるバッファの数が異なり、このバッファ数に基づいて遅延量が増加するようになっている。
The fourth phase control path SLg includes a
これにより、例えば、第2位相制御経路SLfの出力を基準(0)にしたとき、第1位相制御経路SLeの出力位相を−π/2、第3位相制御経路SLgの出力位相を+π/2、そして、第4位相制御経路SLhの出力位相を+πに設定することができる。 Thereby, for example, when the output of the second phase control path SLf is set to the reference (0), the output phase of the first phase control path SLe is −π / 2, and the output phase of the third phase control path SLg is + π / 2. The output phase of the fourth phase control path SLh can be set to + π.
ここで、例えば、パルス発生フィルタ506(バンドパスフィルタ103)の通過周波数帯域の中心周波数をfcとし、その周期TをT=1/fcとしたとき、隣接する位相制御経路の位相差『π/2』(遅延時間の差)は、T/4(例えば、3ps程度)に設定される。 Here, for example, when the center frequency of the pass frequency band of the pulse generation filter 506 (bandpass filter 103) is fc and the period T is T = 1 / fc, the phase difference “π / 2 ”(difference in delay time) is set to T / 4 (for example, about 3 ps).
例えば、第2位相制御経路SLfの出力を基準としたとき、第1位相制御経路SLeの出力は、−3ps(−T/4:−π/2)に設定され、第3位相制御経路SLgの出力は、+3ps(+T/4:+π/2)に設定される。 For example, when the output of the second phase control path SLf is used as a reference, the output of the first phase control path SLe is set to −3 ps (−T / 4: −π / 2), and the output of the third phase control path SLg The output is set to +3 ps (+ T / 4: + π / 2).
可変遅延部920では、セレクタ901の選択信号eに対して第1位相制御経路SLeの出力が選択され、fに対して第2位相制御経路SLfの出力が選択される。さらに、選択信号gに対して第3位相制御経路SLgの出力が選択され、hに対して第4位相制御経路SLgの出力が選択される。
In the
図9は、図8に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図であり、関連技術の他の例におけるインパルス送信機から出力された、位相を変化させて多重化したバイポーラ・インパルス信号を受信する受信機の一例を示す。 FIG. 9 is a block diagram illustrating an example of an impulse receiver that receives a signal from the impulse transmitter illustrated in FIG. 8, and performs multiplexing by changing the phase output from the impulse transmitter according to another example of the related art. 1 shows an example of a receiver that receives a normalized bipolar impulse signal.
ここで、インパルス受信機は、図1を参照して説明したように、受信アンテナ121と、受信増幅器122と、検波器123と、リミットアンプ124と、ベースバンド信号再生器125と、を有する。受信増幅器122は、例えば、低雑音アンプで実現される。
Here, as described with reference to FIG. 1, the impulse receiver includes a
検波器123は、バイポーラ短パルス発生器805と、バンドパスフィルタ802と、第1ミキサ803Aと、第2ミキサ803Bと、π/2移相器804と、を有する。バイポーラ短パルス発生器805は、通信クロックClockを多重度(ここでは、『2』)で除した周波数信号(2分周信号)の半周期毎に極性が変化する短パルスを発生する。
The
すなわち、バイポーラ短パルス発生器805は、例えば、インパルス送信機のバンドパスフィルタ103の通過帯域の中心周波数(例えば、83.5GHz)のローカル発振信号で、正極性と負極性が交互に変化するバイポーラ短パルスを発生する。
That is, the bipolar
このように、図9に示すインパルス受信機は、図7を参照して説明したインパルス受信機とは、検波器123におけるユニポーラ短パルス発生器801の代わりに、バイポーラ短パルス発生器805を使用する点が異なっている。
As described above, the impulse receiver shown in FIG. 9 uses the bipolar
バンドパスフィルタ802は、送信機のバンドパスフィルタ103と同様の通過特性を有し、バイポーラ短パルス発生器805の出力信号を受け取って、振動信号と同じ周波数の発振信号で、その包絡線が短パルス信号に対応するパルス信号を生成する。
The
第1ミキサ803Aは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号をミキシングして検波を行う。第2ミキサ803Bは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号の位相をπ/2移相器804によりπ/2だけ位相シフトし、その位相シフトされた信号をミキシングして検波を行う。これにより中間周波数(IF)信号が得られる。
The
リミットアンプ124は、第1ミキサ803Aの出力を増幅する第1アンプ124Aと、第2ミキサ803Bの出力を増幅する第2アンプ124Bと、を有する。ここで、第1ミキサ803Aと第2ミキサ803Bでミキシングするローカル発振信号は、π/2(例えば、3ps)だけ位相がずれており、第1アンプ124AからIF信号(Q信号)が出力され、第2アンプ124BからIF信号(I信号)が出力される。
The
ここで、バイポーラ短パルス発生器805は、正極性と負極性が交互に変化するバイポーラ短パルスを発生するため、バンドパスフィルタ802の出力も正極性と負極性が交互に変化する。
Here, since the bipolar
また、前述したのと同様に、関連技術の他の例におけるインパルス送信機から出力されるインパルス信号も、受信増幅器122を介して第1ミキサ803Aおよび第2ミキサ803Bに入力され、バンドパスフィルタ802の出力により検波される。
As described above, an impulse signal output from an impulse transmitter in another example of the related art is also input to the
すなわち、第1ミキサ803Aおよび第2ミキサ803Bは、極性が交互に変化するバイポーラ信号(バンドパスフィルタ802の出力信号と、その出力信号とπ/2だけずれた信号で、極性が交互に変化する信号)で検波される。
That is, the
これにより、4つの選択信号e〜hにより選択された、4つの位相制御経路SLe〜SLhのいずれかの出力信号(C)による位相変調による信号を誤りなく検波して、IF信号(QおよびI信号)を得ることが可能になる。 As a result, the signal by phase modulation by the output signal (C) of any of the four phase control paths SLe to SLh selected by the four selection signals e to h is detected without error, and the IF signals (Q and I Signal).
ベースバンド信号再生器125は、アナログ・デジタル変換器(ADC:Analog to Digital Converter)851と、位相検出部852と、データ再生部853と、を有する。ADC851は、IF信号(Q)およびIF信号(I)をデジタルデータに変換する。
The
位相検出部852は、IF信号(Q)およびIF信号(I)のデジタルデータから、受信したインパルス信号の位相を検出する。データ再生部853は、検出した位相および受信したクロックの位相からデータを再生する。
The
ところで、図6(b)を参照して説明した関連技術の一例のインパルス送信機(位置変調機能付きトリガーフリップフロップ:T−FF)、並びに、図8(b)を参照して説明した関連技術の他の例のインパルス送信機では、以下のような3つの課題が存在する。 By the way, the impulse transmitter (trigger flip-flop with position modulation function: T-FF) as an example of the related technology described with reference to FIG. 6B and the related technology described with reference to FIG. In another example of the impulse transmitter, there are the following three problems.
まず、第1の課題としては、例えば、CMOS(CMOSインバータ)のような低コストにつながるデバイスで遅延バッファを形成する場合、ミリ波帯では、位置変調の遅延時間単位が数psとなり、CMOSバッファの遅延時間(〜10ps)より小さくなる。そのため、単一のCMOSバッファを、遅延時間単位を得るために使用することが困難になる。 First, as a first problem, for example, when a delay buffer is formed with a low-cost device such as a CMOS (CMOS inverter), in the millimeter wave band, the delay time unit of position modulation is several ps, and the CMOS buffer Less than the delay time (-10 ps). This makes it difficult to use a single CMOS buffer to obtain a delay time unit.
また、第2の課題としては、例えば、伝送線路による遅延時間を利用する場合、伝送線路の長さが長くなって占有面積が大きくなり、スペース的な制約を受けることになる。さらに、第3の課題としては、例えば、温度やプロセス変動による遅延時間のばらつきが伝送特性に影響を与えるため、通信品質が低下する虞がある。 Further, as a second problem, for example, when the delay time due to the transmission line is used, the length of the transmission line becomes longer, the occupied area becomes larger, and space restrictions are imposed. Further, as a third problem, for example, a variation in delay time due to temperature and process fluctuations affects transmission characteristics, so that communication quality may be deteriorated.
以下、本実施例に係るインパルス送信機を、添付図面を参照して詳述する。図10は、インパルス送信機の一実施例におけるT−FF(位置変調機能付きトリガーフリップフロップ)を示すブロック図である。 Hereinafter, the impulse transmitter according to the present embodiment will be described in detail with reference to the accompanying drawings. FIG. 10 is a block diagram showing a T-FF (trigger flip-flop with position modulation function) in an embodiment of an impulse transmitter.
ここで、図10に示す実施例は、図8(b)に示す関連技術の他の例のインパルス送信機におけるT−FF902に対応させたもので、多重度が『2』のときに使用する−π/2,基準(0),+π/2,+πを生成する場合の例を示す。
Here, the embodiment shown in FIG. 10 corresponds to the T-
また、T−FF902が適用された短パルス発生器102、短パルス発生器102が適用されたインパルス送信機、並びに、インパルス送信機が適用されたインパルス無線通信システムは、上述したのと同様であり、その説明は省略する。
The
なお、図8(b)に示すT−FFの可変遅延部920において、第1位相制御経路SLeにはバッファが設けられていないが、本実施例では、例えば、2つの遅延回路の遅延時間差を利用して遅延時間(位相)を設定するため、遅延制御部928が設けられている。
In the
さらに、本実施例は、図8(b)に示す関連技術のT−FF(可変遅延部)だけでなく、図6(b)に示す関連技術の可変遅延部に対しても適用することができ、さらに、多重度が『2』よりも大きい場合の可変遅延部等に対しても適用可能である。 Furthermore, this embodiment can be applied not only to the T-FF (variable delay unit) of the related technology shown in FIG. 8B but also to the variable delay unit of the related technology shown in FIG. 6B. Further, the present invention can be applied to a variable delay unit or the like when the multiplicity is larger than “2”.
図10と、前述した図8(b)の比較から明らかなように、本実施例に係るインパルス送信機のT−FF902は、前述した図8(b)に示すT−FFとは、スレーブラッチの可変遅延部920の構成が異なる。
As apparent from the comparison between FIG. 10 and FIG. 8B, the T-
すなわち、本実施例の可変遅延部920において、第1位相制御経路SLeには、第1遅延制御部(バッファ列)928が設けられ、第2位相制御経路SLfには、第2遅延制御部(バッファ列)923が設けられている。さらに、第3位相制御経路SLgには、第3遅延制御部(バッファ列)925が設けられ、第4位相制御経路SLhには、第4遅延制御部(バッファ列)927が設けられている。
That is, in the
ここで、第1〜第4位相制御経路SLe〜SLhに設けられた第1〜第4遅延制御部928,923,925,927は、それぞれ、3つの遅延回路と、バッファと、トランスファーゲートと、を含む。なお、各遅延制御部に設ける遅延回路の数は、多重度により、すなわち、1周期内にパルスを配置する位置(位相)に応じて変化する。
Here, the first to fourth
第1遅延制御部928は、第1遅延制御信号DS1により遅延量が制御される遅延回路De1,De2,De3、バッファBFe、および、トランスファーゲート(第2トランスファーゲート)921'を含む。
The first
また、第2遅延制御部923は、第2遅延制御信号DS2により遅延量が制御される遅延回路Df1、第1遅延制御信号DS1により遅延量が制御される遅延回路Df2,Df3、バッファBFf、および、トランスファーゲート922'を含む。
The second
さらに、第3遅延制御部925は、第2遅延制御信号DS2により遅延量が制御される遅延回路Dg1,Dg2、第1遅延制御信号DS1により遅延量が制御される遅延回路Dg3、バッファBFg、および、トランスファーゲート924'を含む。
Further, the third
そして、第4遅延制御部927は、第2遅延制御信号DS2により遅延量が制御される遅延回路Dh1,Dh2,Dh3、バッファBFh、および、トランスファーゲート926'を含む。
The fourth
ここで、各位相制御経路のトランスファーゲート(第2トランスファーゲート)921',922',924',926'は、トランスファーゲート(第1トランスファーゲート)921,922,924,926と同じ選択信号e,f,g,hにより制御される。また、各位相制御経路SLe〜SLhの遅延制御部928,923,935,927に含まれるバッファBFe〜BFhは、全て同等のものである。
Here, the transfer gates (second transfer gates) 921 ′, 922 ′, 924 ′, and 926 ′ of each phase control path have the same selection signals e, as the transfer gates (first transfer gates) 921, 922, 924, and 926, respectively. Controlled by f, g, and h. Further, the buffers BFe to BFh included in the
図11は、図10に示すT−FFの遅延制御部で使用する遅延制御信号生成回路の一例を示すブロック図であり、第1遅延制御信号DS1および第2遅延制御信号DS2を生成する回路の一例を示すものである。 FIG. 11 is a block diagram illustrating an example of a delay control signal generation circuit used in the delay control unit of the T-FF illustrated in FIG. 10, and illustrates a circuit that generates the first delay control signal DS1 and the second delay control signal DS2. An example is shown.
図11に示されるように、遅延制御信号生成回路は、2つのDLL(Delay Locked Loop)回路301および302を含む。第1DLL回路301は、第1可変遅延回路311,第1位相比較器(PD:Phase Detector)312,第1低域通過フィルタ(LPF:Low Pass Filter)313および増幅器314を含む。
As shown in FIG. 11, the delay control signal generation circuit includes two DLL (Delay Locked Loop)
第2DLL回路302は、第2可変遅延回路321,第2位相比較器(PD)322,第2低域通過フィルタ(LPF)323および増幅器324を含む。なお、基準発振器300は、第1DLL回路301および第2DLL回路302に対して共通に設けられている。なお、図11では、2つのDLL回路301,302を描いているが、DLL回路の数は、3つ以上設けることもできる。
The
第1可変遅延回路311は、可変の遅延時間φ1を有するm+1個の遅延回路D11〜D1m+1を縦続接続して形成され、また、第2可変遅延回路321は、可変の遅延時間φ2を有するn+1個の遅延回路D21〜D2n+1を縦続接続して形成される。
The first
第1位相比較器312は、第1可変遅延回路311の出力(例えば、第m段の遅延回路D1mの出力)と、基準発振器300の出力の位相差を比較する。また、第2位相比較器322は、第2可変遅延回路321の出力(例えば、第n段の遅延回路D2nの出力)と、基準発振器300の出力の位相差を比較する。
The
第1低域通過フィルタ313は、第1位相比較器312の出力の低周波成分を抽出し、抽出された低周波成分は、第1増幅器314により増幅されて第1遅延制御信号DS1として出力される。
The first low-
この第1遅延制御信号DS1は、上述した図10における遅延回路De1〜De3,Df2,Df3およびDg3に入力されると共に、第1可変遅延回路311におけるm+1個の遅延回路D11〜D1m+1にフィードバックされる。
The first delay control signal DS1 is input to the delay circuits De1 to De3, Df2, Df3, and Dg3 in FIG. 10 described above, and is fed back to the m + 1 delay circuits D11 to D1m + 1 in the first
また、第2低域通過フィルタ323は、第2位相比較器322の出力の低周波成分を抽出し、抽出された低周波成分は、第2増幅器324により増幅されて第2遅延制御信号DS2として出力される。
The second low-
この第2遅延制御信号DS2は、上述した図10における遅延回路Df1,Dg1,Dg2およびDh1〜Dh3に入力されると共に、第2可変遅延回路321におけるn+1個の遅延回路D11〜D1n+1にフィードバックされる。なお、前述したように、基準発振器300は、第1DLL回路301および第2DLL回路302で共用されている。
The second delay control signal DS2 is input to the delay circuits Df1, Dg1, Dg2, and Dh1 to Dh3 in FIG. 10 described above, and is fed back to the n + 1 delay circuits D11 to D1n + 1 in the second
第1DLL回路301の第1可変遅延回路311による総遅延時間(m個の遅延回路D11〜D1mによる遅延時間)は、基準発振器300の発振周期T0の整数倍Mになるよう調整される。また、第2DLL回路302の第2可変遅延回路321による総遅延時間(n個の遅延回路D21〜D2nによる遅延時間)は、基準発振器300の発振周期T0の整数倍Nになるよう調整される。
The total delay time by the first
ここで、説明を簡略化するために、M=N=1の場合、すなわち、第1可変遅延回路311による総遅延時間および第2可変遅延回路321による総遅延時間が、共に基準発振器300の発振周期T0に等しくなるように調整された場合を考える。
Here, in order to simplify the description, in the case of M = N = 1, that is, the total delay time by the first
このとき、第1可変遅延回路311における各遅延回路D11〜D1m(D1m+1)の遅延時間をφ1、第2可変遅延回路321における各遅延回路D21〜D2n(D2n+1)の遅延時間をφ2とし、φ2−φ1=φ0となるように、各パラメータを決定する。
At this time, the delay time of each delay circuit D11 to D1m (D1m + 1) in the first
なお、φ0は、位置変調の遅延時間単位(=fc-1/k)であり、fcは、バンドパスフィルタ103の通過周波数帯域における中心周波数を示し、kは位相(位置)変調の数を示し、k=4の場合を考える。
Φ0 is a position modulation delay time unit (= fc −1 / k), fc indicates the center frequency in the pass frequency band of the
したがって、第1可変遅延回路311における遅延回路の遅延時間φ1および段数m、並びに、第2可変遅延回路321における遅延回路の遅延時間φ2および段数nの間には、次の関係が成立する。
T0=m×φ1=n×φ2
したがって、
n=m×φ1/(φ1+φ0)
Therefore, the following relationship is established between the delay time φ1 and the stage number m of the delay circuit in the first
T0 = m × φ1 = n × φ2
Therefore,
n = m × φ1 / (φ1 + φ0)
具体的に、一例として、インパルス無線装置が80GHz帯(81GHz〜86GHz)を使用する場合を考える。このとき、φ0=fc-1/4=(83.5GHz)-1/4ps〜3.0psであり、φ0=(1GHz)-1=1000psでφ1=10ps,m=100のとき、φ2=13.0ps,n=77となる。 Specifically, as an example, consider a case where the impulse radio apparatus uses the 80 GHz band (81 GHz to 86 GHz). In this case, φ0 = fc -1 /4=(83.5GHz) is -1 /4ps~3.0ps, φ0 = (1GHz) -1 = 1000ps at .phi.1 = 10 ps, when m = 100, φ2 = 13 0.0 ps, n = 77.
この構成により、2種類の遅延回路D1(D11〜D1m+1の遅延時間φ1と遅延回路D2(D21〜D2n+1の遅延時間φ2の差(φ1−φ2)は、常にφ0に等しくなるよう保たれる(φ2−φ1=φ0)。 With this configuration, the difference between the delay time φ1 of the two types of delay circuits D1 (D11 to D1m + 1 and the delay time φ2 of the delay circuits D2 (D21 to D2n + 1) (φ1 to φ2) is always kept equal to φ0. It is slack (φ2−φ1 = φ0).
すなわち、例えば、1周期内に4つのパルスを配置する(−π/2,基準(0),+π/2,+π)場合、位相差(π/2)に対して、1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させることになる。 That is, for example, when four pulses are arranged within one period (−π / 2, reference (0), + π / 2, + π), one period (for example, 12 ps) with respect to the phase difference (π / 2). ) Corresponding to a quarter period (for example, 3 ps).
このとき、φ2−φ1=13−10=3psが得られる。すなわち、10psの遅延時間を与える第1可変遅延回路311の遅延回路D1、並びに、13psの遅延時間を与える第2可変遅延回路321の遅延回路D2を使用して、3psの遅延時間差を得ることが可能になる。
At this time, φ2−φ1 = 13−10 = 3 ps is obtained. That is, a delay time difference of 3 ps can be obtained by using the delay circuit D1 of the first
再び、図10を参照すると、まず、第1位相制御経路SLeに設けられた第1遅延制御部928は、第1遅延制御信号DS1により遅延量が制御される3つの遅延回路De1〜De3を含む。
Referring to FIG. 10 again, first, the first
また、第2位相制御経路SLfに設けられた第2遅延制御部923は、第1遅延制御信号DS1により遅延量が制御される2つの遅延回路Df2,Df3、および、第2遅延制御信号DS2により遅延量が制御される1つの遅延回路Df1を含む。
Further, the second
すなわち、第2遅延制御部923では、第1遅延制御部928における第1遅延制御信号DS1により遅延量が制御される遅延回路De1が、第2遅延制御信号DS2により遅延量が制御される遅延回路Df1に置き換わっている。
That is, in the second
これにより、第2位相制御経路SLfの出力は、第1位相制御経路SLeの出力よりも+3ps(+π/2)だけずれる。したがって、第2位相制御経路SLfの出力を基準(0)にすると、第1位相制御経路SLeの出力は、−π/2(−3ps)ずれることになる。 As a result, the output of the second phase control path SLf is shifted by +3 ps (+ π / 2) from the output of the first phase control path SLe. Accordingly, when the output of the second phase control path SLf is set to the reference (0), the output of the first phase control path SLe is shifted by −π / 2 (−3 ps).
また、第2位相制御経路SLfの第2遅延制御部923と、第3位相制御経路SLgの第3遅延制御部925を比較すると、DS1により遅延制御されるDf2が、DS2により遅延制御されるDg2に置き換わっている。これにより、第3位相制御経路SLgの出力は、第2位相制御経路SLfの出力よりも+3ps(+π/2)だけずれることになる。
Further, when comparing the second
さらに、第3位相制御経路SLgの第3遅延制御部925と、第4位相制御経路SLhの第4遅延制御部927を比較すると、DS1により遅延制御されるDg3が、DS2により遅延制御されるDh3に置き換わっている。
Further, when the third
換言すると、第2位相制御経路SLfの第2遅延制御部923と、第4位相制御経路SLhの第4遅延制御部927を比較すると、DS1により遅延制御されるDe2、De3が、DS2により遅延制御されるDh2,Dh3に置き換わっている。これにより、第4位相制御経路SLhの出力は、第2位相制御経路SLfの出力よりも+6ps(+π)だけずれることになる。
In other words, comparing the second
このように、所望とする遅延時間差(例えば、3ps)よりも長い遅延時間(例えば、10ps,13ps)を与えるデバイス(例えば、CMOSインバータ)を使用しても、所望とする遅延時間差(例えば、3ps)の信号を得ることができるのがわかる。 Thus, even when a device (for example, a CMOS inverter) that provides a delay time (for example, 10 ps, 13 ps) longer than a desired delay time difference (for example, 3 ps) is used, the desired delay time difference (for example, 3 ps) ) Signal can be obtained.
ここで、本実施例によれば、遅延回路D1およびD2の遅延時間は、例えば、温度,電源電圧およびプロセス等がばらついても、基準発振器300が温度補償を施されて安定であれば、遅延時間差(φ0=φ2−φ1)の変動を微小なものに抑えることができる。また、本実施例によれば、CMOSインバータ(CMOS技術)のようにバッファ遅延時間が位置変調遅延時間単位φ0より大きくなるデバイスも使用することが可能になる。
Here, according to the present embodiment, the delay times of the delay circuits D1 and D2 are delayed if, for example, the
そして、3ps(π/2)の遅延時間差(位相差)が制御されたT−FF902の出力Cは、例えば、図1並びに図8(a)(図6(a))等を参照して説明したように、エッジ整形回路505,パルス発生フィルタ506および送信アンテナ105を介して出力される。
The output C of the T-
上述したように、本実施例によれば、例えば、CMOSのようにバッファ遅延時間が位置変調単位よりも大きいデバイスを適用することができ、また、温度,電源電圧変動およびプロセスばらつき等による位置変調精度の低下が防止することができる。これにより、通信品質が高く、低コストでコンパクトなインパルス送信機を実現すること可能になる。 As described above, according to the present embodiment, for example, a device such as a CMOS having a buffer delay time larger than the position modulation unit can be applied, and position modulation due to temperature, power supply voltage fluctuation, process variation, etc. A decrease in accuracy can be prevented. This makes it possible to realize a compact impulse transmitter with high communication quality and low cost.
なお、上述した実施例では、2つのDLL回路を使用した例を説明したが、さらに多くのDLL回路を適用し、例えば、第3DLL回路を使用してより大きな遅延時間差を得るようにしてもよい。 In the above-described embodiment, an example in which two DLL circuits are used has been described. However, more DLL circuits may be applied, and for example, a larger delay time difference may be obtained by using a third DLL circuit. .
また、上述した実施例では、2つのDLL回路を使用した例のみ説明したが、このDLL回路の代わりに、例えば、PLL(Phase Locked Loop)回路を適用することもできる。さらに、このような微小な遅延時間(位相差)を生成する回路は、バイポーラRZ型のインパルス送信機に対する適用限定されるものではなく、様々な電子機器に対して幅広く適用することが可能である。 In the above-described embodiments, only the example using two DLL circuits has been described. However, for example, a PLL (Phase Locked Loop) circuit can be applied instead of the DLL circuit. Furthermore, the circuit for generating such a minute delay time (phase difference) is not limited to application to a bipolar RZ type impulse transmitter, and can be widely applied to various electronic devices. .
図12は、遅延回路の一例を説明するための図であり、第1および第2可変遅延回路311,312の遅延回路D11〜D1m+1,D21〜D2n+1、並びに、位相制御経路SLe〜SLhの遅延回路De1,De2,De3〜Dh1,Dh2,Dh3を示す。
FIG. 12 is a diagram for explaining an example of the delay circuit. The delay circuits D11 to D1m + 1 and D21 to D2n + 1 of the first and second
図12(a)は、縦続接続された複数のインバータI1,I2,…,Ij,Ij+1を示し、これが、実質的に、可変遅延回路311(D11〜D1m+1),312(D21〜D2n+1),遅延回路De1,De2,De3〜Dh1,Dh2,Dh3に相当する。 FIG. 12A shows a plurality of cascaded inverters I1, I2,..., Ij, Ij + 1, which are substantially variable delay circuits 311 (D11 to D1m + 1), 312 (D21 to D2n + 1) and delay circuits De1, De2, De3 to Dh1, Dh2, Dh3.
図12(b)は、図12(a)の縦続接続された複数のインバータI1,I2,…,Ij,Ij+1における1つのインバータ(遅延時間可変インバータ)Iの一例を示す。
図12(b)に示されるように、遅延時間可変インバータIは、高電位電源線Vddと低電位電源線Vssの間に接続されたpチャネル型MOSトランジスタQpおよびnチャネル型MOSトランジスタQn(CMOSインバータ)、並びに、バラクタVDを含む。
FIG. 12B shows an example of one inverter (delay time variable inverter) I in the plurality of cascaded inverters I1, I2,..., Ij, Ij + 1 in FIG.
As shown in FIG. 12B, the delay time variable inverter I includes a p-channel MOS transistor Qp and an n-channel MOS transistor Qn (CMOS) connected between the high potential power line Vdd and the low potential power line Vss. Inverter) and varactor VD.
ここで、バラクタ(バラクタダイオード)VDは、CMOSインバータの出力ノードと低電位電源線Vssの間に設けられ、制御電圧(遅延制御信号DS1,DS2)により容量値が可変制御されるようになっている。 Here, the varactor (varactor diode) VD is provided between the output node of the CMOS inverter and the low-potential power supply line Vss, and the capacitance value is variably controlled by the control voltages (delay control signals DS1, DS2). Yes.
このように、CMOSインバータ(Qp,Qn)の出力ノードと低電位電源線Vssの間にバラクタVDを設け、制御電圧(遅延制御信号DS1,DS2)により容量値を制御することにより、遅延時間の可変制御を行うことができる。なお、図12は、単なる例であり、他の様々な回路を適用することができるのはいうまでもない。 Thus, by providing the varactor VD between the output node of the CMOS inverter (Qp, Qn) and the low potential power supply line Vss and controlling the capacitance value by the control voltage (delay control signals DS1, DS2), the delay time can be reduced. Variable control can be performed. Note that FIG. 12 is merely an example, and it is needless to say that various other circuits can be applied.
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。 Although the embodiment has been described above, all examples and conditions described herein are described for the purpose of helping understanding of the concept of the invention applied to the invention and the technology. It is not intended to limit the scope of the invention. Nor does such a description of the specification indicate an advantage or disadvantage of the invention. Although embodiments of the invention have been described in detail, it should be understood that various changes, substitutions and modifications can be made without departing from the spirit and scope of the invention.
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
(付記1)
位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、
通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
前記データ信号に基づいて、極性を反転させて生成されたバイポーラ短パルスに、異なる遅延を与えて位相を変化させるトリガーフリップフロップと、
前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
前記トリガーフリップフロップは、マスタースレーブ型であり、スレーブラッチ部は、セレクタからの選択信号に基づいていずれかが選択される、複数の位相制御経路を含み、
前記複数の位相制御経路は、それぞれ縦続接続された複数の遅延回路を含み、
それぞれの前記位相制御経路における前記複数の遅延回路を少なくとも2つの遅延制御信号により選択的に制御する、
ことを特徴とするインパルス送信機。
Regarding the embodiment including the above examples, the following supplementary notes are further disclosed.
(Appendix 1)
An impulse transmitter for transmitting a multiplexed bipolar impulse signal with changing phase,
A baseband signal generator that generates a data signal in units of time slots of a communication clock;
A trigger flip-flop that changes the phase by giving different delays to the bipolar short pulse generated by inverting the polarity based on the data signal;
A bandpass filter that receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal;
The trigger flip-flop is a master-slave type, and the slave latch unit includes a plurality of phase control paths, one of which is selected based on a selection signal from a selector,
The plurality of phase control paths each include a plurality of delay circuits connected in cascade,
Selectively controlling the plurality of delay circuits in each of the phase control paths by at least two delay control signals;
An impulse transmitter characterized by that.
(付記2)
それぞれの前記位相制御経路は、
前記複数の遅延回路の前段に設けられた第1トランスファーゲートと、
前記複数の遅延回路の出力を受け取るバッファと、
前記複数の遅延回路の後段に設けられた第2トランスファーゲートと、有し、
前記位相制御経路における前記第1および第2トランスファーゲートは、同じ前記選択信号により選択される、
ことを特徴とする付記1に記載のインパルス送信機。
(Appendix 2)
Each said phase control path is
A first transfer gate provided in front of the plurality of delay circuits;
A buffer for receiving the outputs of the plurality of delay circuits;
A second transfer gate provided at a subsequent stage of the plurality of delay circuits,
The first and second transfer gates in the phase control path are selected by the same selection signal;
The impulse transmitter as set forth in
(付記3)
前記遅延回路のそれぞれの遅延時間は、
前記位相制御経路により生成される信号間の最小の時間差よりも大きい、
ことを特徴とする付記1また付記2に記載のインパルス送信機。
(Appendix 3)
Each delay time of the delay circuit is:
Greater than the minimum time difference between signals generated by the phase control path;
The impulse transmitter according to
(付記4)
前記少なくとも2つの遅延制御信号により制御される、それぞれの前記遅延回路による遅延時間の和または差が、位置変調遅延単位に等しくなっている、
ことを特徴とする付記1乃至付記3のいずれか1項に記載のインパルス送信機。
(Appendix 4)
The sum or difference of delay times by the respective delay circuits controlled by the at least two delay control signals is equal to a position modulation delay unit.
The impulse transmitter according to any one of
(付記5)
前記少なくとも2つの遅延制御信号は、遅延回路の構成が異なる少なくとも2つのDLL回路により生成される、
ことを特徴とする付記1乃至付記4のいずれか1項に記載のインパルス送信機。
(Appendix 5)
The at least two delay control signals are generated by at least two DLL circuits having different delay circuit configurations.
The impulse transmitter according to any one of
(付記6)
前記少なくとも2つの遅延制御信号は、共通の基準発振器からの信号を受け取り、前記遅延回路を縦続接続する段数が異なる少なくとも2つのDLL回路により生成される、
ことを特徴とする付記1乃至付記5に記載のインパルス送信機。
(Appendix 6)
The at least two delay control signals are generated by at least two DLL circuits that receive a signal from a common reference oscillator and have different stages for cascading the delay circuits.
The impulse transmitter according to
(付記7)
前記遅延制御信号は、第1遅延制御信号および第2遅延制御信号を含み、
それぞれの前記位相制御経路における遅延は、
前記第1遅延制御信号により遅延制御される前記遅延回路の数、および、前記第2遅延制御信号により遅延制御される前記遅延回路の数に基づいて規定される、
ことを特徴とする付記1乃至付記4のいずれか1項に記載のインパルス送信機。
(Appendix 7)
The delay control signal includes a first delay control signal and a second delay control signal,
The delay in each of the phase control paths is
Defined based on the number of the delay circuits that are delay-controlled by the first delay control signal and the number of the delay circuits that are delay-controlled by the second delay control signal.
The impulse transmitter according to any one of
(付記8)
前記位相制御経路は、第1〜第4位相制御経路の4つであり、互いに位相がπ/2だけ異なる信号を出力する、
ことを特徴とする付記7に記載のインパルス送信機。
(Appendix 8)
The phase control paths are four of the first to fourth phase control paths, and output signals having phases different from each other by π / 2.
The impulse transmitter according to
(付記9)
前記位相制御経路は、それぞれ縦続接続された3つの遅延回路を含み、
前記第1位相制御経路において、3つの遅延回路は、前記第1遅延制御信号により制御され、
前記第2位相制御経路において、2つの遅延回路は、前記第1遅延制御信号により制御され、1つの遅延回路は、前記第2遅延制御信号により制御され、
前記第3位相制御経路において、1つの遅延回路は、前記第1遅延制御信号により制御され、2つの遅延回路は、前記第2遅延制御信号により制御され、
前記第4位相制御経路において、3つの遅延回路は、前記第2遅延制御信号により制御される、
ことを特徴とする付記8に記載のインパルス送信機。
(Appendix 9)
The phase control path includes three delay circuits connected in cascade,
In the first phase control path, three delay circuits are controlled by the first delay control signal,
In the second phase control path, two delay circuits are controlled by the first delay control signal, and one delay circuit is controlled by the second delay control signal,
In the third phase control path, one delay circuit is controlled by the first delay control signal, two delay circuits are controlled by the second delay control signal,
In the fourth phase control path, three delay circuits are controlled by the second delay control signal.
The impulse transmitter according to appendix 8, wherein
(付記10)
前記第1および第2遅延制御信号は、遅延回路の構成が異なる2つのDLL回路により生成される、
ことを特徴とする付記7乃至付記9のいずれか1項に記載のインパルス送信機。
(Appendix 10)
The first and second delay control signals are generated by two DLL circuits having different delay circuit configurations.
The impulse transmitter according to any one of
(付記11)
前記第1および第2遅延制御信号は、共通の基準発振器からの信号を受け取り、前記遅延回路を縦続接続する段数が異なる第1および第2DLL回路により生成される、
ことを特徴とする付記7乃至付記10のいずれか1項に記載のインパルス送信機。
(Appendix 11)
The first and second delay control signals are generated by first and second DLL circuits that receive signals from a common reference oscillator and differ in the number of stages for cascading the delay circuits.
The impulse transmitter according to any one of
101 ベースバンド信号生成器
102 短パルス発生器
103 バンドパスフィルタ
104 送信増幅器
105 送信アンテナ
121 受信アンテナ
122 受信増幅器
123 検波器
124 リミットアンプ
125 ベースバンド信号再生器
300 基準発振器
301 第1DLL回路
302 第2DLL回路
311 第1可変遅延回路
321 第2可変遅延回路
312 第1位相比較器(PD)
322 第2位相比較器(PD)
313 第1低域通過フィルタ(LPF)
323 第2低域通過フィルタ(LPF)
314 第1増幅器
324 第2増幅器
505 エッジ整形(シェイピング)回路
506 パルス発生フィルタ(バンドパスフィルタ)
507 パルス増幅器(送信増幅器)
701,901 セレクタ
702,902 位置変調機能付きトリガーフリップフロップ(T−FF:短パルス発生器)
720,920 可変遅延部
801 ユニポーラ短パルス発生器
802 バンドパスフィルタ
803A ミキサ(第1ミキサ)
803B ミキサ(第2ミキサ)
804 π/2移相器
805 バイポーラ短パルス発生器
923,925,927,928 遅延制御部
De1〜De3,Df1〜Df3,Dg1〜Dg3,Dh1〜Dh3,D1,D11〜D1m+1,D2,D21〜D2n+1 遅延回路
DS1 第1遅延制御信号
DS2 第2遅延制御信号
SLe〜SLh,SLp〜SLt 位相制御経路
DESCRIPTION OF
322 Second phase comparator (PD)
313 First low-pass filter (LPF)
323 Second low-pass filter (LPF)
314
507 Pulse amplifier (transmission amplifier)
701, 901
720, 920
803B mixer (second mixer)
804 π / 2
Claims (6)
通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
前記データ信号に基づいて、極性を反転させて生成されたバイポーラ短パルスに、異なる遅延を与えて位相を変化させる位置変調機能付きトリガーフリップフロップと、
前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
前記位置変調機能付きトリガーフリップフロップは、マスタースレーブ型であり、スレーブラッチ部は、セレクタからの選択信号に基づいていずれかが選択される、複数の位相制御経路を含み、
前記複数の位相制御経路は、それぞれ縦続接続された複数の遅延回路を含み、
前記複数の位相制御経路における前記複数の遅延回路は、少なくとも2つの遅延制御信号により選択的に制御され、
前記位置変調機能付きトリガーフリップフロップは、前記複数の位相制御経路に含まれる、第1位相制御経路の第1遅延時間と第2位相制御経路の第2遅延時間の遅延時間差を利用して位置変調を行い、
前記遅延時間差は、前記第1遅延時間および前記第2遅延時間よりも短い、
ことを特徴とするインパルス送信機。 An impulse transmitter for transmitting a multiplexed bipolar impulse signal with changing phase,
A baseband signal generator that generates a data signal in units of time slots of a communication clock;
A trigger flip-flop with a position modulation function that changes the phase by giving different delays to the bipolar short pulse generated by inverting the polarity based on the data signal;
A bandpass filter that receives the bipolar short pulse and passes only a predetermined frequency bandwidth to generate the bipolar impulse signal;
The trigger flip-flop with the position modulation function is a master-slave type, and the slave latch unit includes a plurality of phase control paths, one of which is selected based on a selection signal from a selector,
The plurality of phase control paths each include a plurality of delay circuits connected in cascade,
Wherein said plurality of delay circuits in the plurality of phase control path is selectively controlled by the two delay control signal even without low,
The trigger flip-flop with a position modulation function uses a delay time difference between a first delay time of a first phase control path and a second delay time of a second phase control path, which is included in the plurality of phase control paths. And
The delay time difference is shorter than the first delay time and the second delay time ,
An impulse transmitter characterized by that.
前記複数の遅延回路の前段に設けられた第1トランスファーゲートと、
前記複数の遅延回路の出力を受け取るバッファと、
前記複数の遅延回路の後段に設けられた第2トランスファーゲートと、有し、
前記位相制御経路における前記第1および第2トランスファーゲートは、同じ前記選択信号により選択される、
ことを特徴とする請求項1に記載のインパルス送信機。 Each said phase control path is
A first transfer gate provided in front of the plurality of delay circuits;
A buffer for receiving the outputs of the plurality of delay circuits;
A second transfer gate provided at a subsequent stage of the plurality of delay circuits,
The first and second transfer gates in the phase control path are selected by the same selection signal;
The impulse transmitter according to claim 1.
それぞれの前記位相制御経路における遅延は、
前記第1遅延制御信号により遅延制御される前記遅延回路の数、および、前記第2遅延制御信号により遅延制御される前記遅延回路の数に基づいて規定される、
ことを特徴とする請求項1または請求項2に記載のインパルス送信機。 The delay control signal includes a first delay control signal and a second delay control signal,
The delay in each of the phase control paths is
Defined based on the number of the delay circuits that are delay-controlled by the first delay control signal and the number of the delay circuits that are delay-controlled by the second delay control signal.
The impulse transmitter according to claim 1 or 2, characterized by the above.
ことを特徴とする請求項3に記載のインパルス送信機。 The phase control paths are four of the first to fourth phase control paths, and output signals having phases different from each other by π / 2.
The impulse transmitter according to claim 3.
前記第1位相制御経路において、3つの遅延回路は、前記第1遅延制御信号により制御され、
前記第2位相制御経路において、2つの遅延回路は、前記第1遅延制御信号により制御され、1つの遅延回路は、前記第2遅延制御信号により制御され、
前記第3位相制御経路において、1つの遅延回路は、前記第1遅延制御信号により制御され、2つの遅延回路は、前記第2遅延制御信号により制御され、
前記第4位相制御経路において、3つの遅延回路は、前記第2遅延制御信号により制御される、
ことを特徴とする請求項4に記載のインパルス送信機。 The phase control path includes three delay circuits connected in cascade,
In the first phase control path, three delay circuits are controlled by the first delay control signal,
In the second phase control path, two delay circuits are controlled by the first delay control signal, and one delay circuit is controlled by the second delay control signal,
In the third phase control path, one delay circuit is controlled by the first delay control signal, two delay circuits are controlled by the second delay control signal,
In the fourth phase control path, three delay circuits are controlled by the second delay control signal.
The impulse transmitter according to claim 4.
ことを特徴とする請求項3乃至請求項5のいずれか1項に記載のインパルス送信機。 The first and second delay control signals are generated by first and second DLL circuits that receive signals from a common reference oscillator and differ in the number of stages for cascading the delay circuits.
The impulse transmitter according to any one of claims 3 to 5, wherein the impulse transmitter is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158919A JP6582710B2 (en) | 2015-08-11 | 2015-08-11 | Impulse transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158919A JP6582710B2 (en) | 2015-08-11 | 2015-08-11 | Impulse transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017038264A JP2017038264A (en) | 2017-02-16 |
JP6582710B2 true JP6582710B2 (en) | 2019-10-02 |
Family
ID=58047397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015158919A Expired - Fee Related JP6582710B2 (en) | 2015-08-11 | 2015-08-11 | Impulse transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6582710B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018166291A (en) * | 2017-03-28 | 2018-10-25 | 富士通株式会社 | Pulse position modulation circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6924681B2 (en) * | 2001-05-23 | 2005-08-02 | Texas Instruments Incorporated | Efficient pulse amplitude modulation transmit modulation |
US8098726B2 (en) * | 2007-07-27 | 2012-01-17 | Intel Corporation | Subranging for a pulse position and pulse width modulation based transmitter |
JP5375706B2 (en) * | 2010-03-26 | 2013-12-25 | 富士通株式会社 | Wireless communication device |
WO2015049740A1 (en) * | 2013-10-02 | 2015-04-09 | 富士通株式会社 | Pulse position modulation scheme impulse radio transmitter and radio communication system |
-
2015
- 2015-08-11 JP JP2015158919A patent/JP6582710B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017038264A (en) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI361575B (en) | Transmitter circuit and radio transmission apparatus for transmitting data via radio by using impluses | |
US9521636B2 (en) | Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver | |
US8948299B2 (en) | Pulse converting and shaping communication device | |
CN101803195B (en) | Signal generator with adjustable frequency | |
JP6582710B2 (en) | Impulse transmitter | |
JP5741296B2 (en) | Communication device | |
JP5375706B2 (en) | Wireless communication device | |
US9544014B2 (en) | Pulse generator, semiconductor integrated circuit, and wireless data transmission method | |
CN104813628B (en) | The system and method optimal for the data rate in the WCAN systems with injection locking timing | |
JP6149937B2 (en) | Pulse position modulation type impulse radio transmitter and radio communication system | |
TWI578708B (en) | Interpolator systems and methods | |
JP2017028656A (en) | Impulse transmitter, impulse receiver and impulse radio communication system | |
JP2016086309A (en) | Bipolar impulse radio communication system, bipolar impulse transmitter and receiver | |
JP2018026689A (en) | Impulse receiver, impulse transmitter and impulse radio communication system | |
JP6648534B2 (en) | Duty cycle adjustment circuit, impulse transmitter and impulse receiver | |
JP2006229905A (en) | Radio transmitting circuit and radio transmitter | |
JP4448002B2 (en) | Radio transmitter, transmission signal power adjustment device, and transmission signal power adjustment method | |
JP2019041154A (en) | Impulse generation circuit and wireless communication device | |
US20080136537A1 (en) | Frequency Synthesizer | |
JP6950043B2 (en) | Wireless transmitter and wireless transmission method | |
Ojani et al. | A low-power direct IQ upconversion technique based on duty-cycled multi-phase sub-harmonic passive mixers for UWB transmitters | |
JP4327695B2 (en) | Wireless transmission method and wireless transmitter | |
Deparis et al. | Transposition of a base band ultra wide band width impulse radio signal at 60 GHz for high data rates multiple access indoor communication systems | |
Allasvand et al. | A CMOS 3.2-Gb/s New Scheme for Serial Link MPPM Modulator | |
JP2019036894A (en) | Impulse wireless communication apparatus and impulse wireless communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6582710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |