JP2017026382A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2017026382A JP2017026382A JP2015143050A JP2015143050A JP2017026382A JP 2017026382 A JP2017026382 A JP 2017026382A JP 2015143050 A JP2015143050 A JP 2015143050A JP 2015143050 A JP2015143050 A JP 2015143050A JP 2017026382 A JP2017026382 A JP 2017026382A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- component
- electronic device
- wirings
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明の実施形態は、電子デバイスに関する。 Embodiments described herein relate generally to an electronic device.
基板に電子部品が搭載された電子デバイスが提供されており、実装信頼性を評価するための様々な試験が行われている。 An electronic device in which an electronic component is mounted on a substrate is provided, and various tests for evaluating mounting reliability are performed.
電子デバイスは、実装信頼性のさらなる向上が期待されており、実装信頼性の評価の精確性が求められている。 Electronic devices are expected to further improve mounting reliability, and accuracy of evaluation of mounting reliability is required.
実施形態の電子デバイスは、第一面を有した回路基板と、前記第一面に設けられた電子部品と、前記回路基板と前記電子部品との間に位置し、該回路基板と外電子部品とを電気的に接続した第一接続部、第二接続部、及び第三接続部を含む複数の接続部と、前記回路基板に設けられ、前記第一接続部と前記第二接続部とを電気的に接続した第一基板配線と、前記電子部品に設けられ、前記第二接続部と前記第三接続部とを電気的に接続した第一部品配線と、を有する。 An electronic device according to an embodiment includes a circuit board having a first surface, an electronic component provided on the first surface, and the circuit board and an external electronic component positioned between the circuit board and the electronic component. A plurality of connection parts including a first connection part, a second connection part, and a third connection part electrically connected, and the first connection part and the second connection part. A first wiring that is electrically connected; and a first wiring that is provided on the electronic component and electrically connects the second connecting portion and the third connecting portion.
以下、実施の形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
本明細書では、いくつかの要素に複数の表現の例を付している。なおこれら表現の例はあくまで例示であり、上記要素が他の表現で表現されることを否定するものではない。また、複数の表現が付されていない要素についても、別の表現で表現されてもよい。 In the present specification, examples of a plurality of expressions are given to some elements. Note that these examples of expressions are merely examples, and do not deny that the above elements are expressed in other expressions. In addition, elements to which a plurality of expressions are not attached may be expressed in different expressions.
また、図面は模式的なものであり、厚みと平面寸法との関係や各層の厚みの比率などは現実のものと異なることがある。また、図面相互間において互いの寸法の関係や比率が異なる部分が含まれることもある。 Further, the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like may differ from the actual ones. Moreover, the part from which the relationship and ratio of a mutual dimension differ between drawings may be contained.
(第1実施形態)
図1は、電子デバイス1の斜視図を示す。また図2は、電子デバイス1が実装されるホスト装置201の斜視図を示す。尚本実施形態において電子デバイス1は、例えばSSD(Solid State Drive)のような半導体装置であるとして説明するが、電子デバイス1はこれに限られず、例えばメモリカード等でも良いし、これらの製品開発時のサンプル品としても良い。
(First embodiment)
FIG. 1 shows a perspective view of the electronic device 1. FIG. 2 is a perspective view of the host device 201 on which the electronic device 1 is mounted. In the present embodiment, the electronic device 1 is described as a semiconductor device such as an SSD (Solid State Drive), for example. However, the electronic device 1 is not limited to this, and may be a memory card or the like. It is good as a sample of time.
また、本実施形態においてホスト装置201はノートブック型ポータブルコンピュータであるとして説明するが、ホスト装置201はこれに限られず、ビデオカメラ、ゲーム機器、タブレット端末、その他デタッチャブルノートPC(Personal Computer)のような電子機器が例として挙げられる。 In the present embodiment, the host device 201 is described as a notebook portable computer. However, the host device 201 is not limited to this, and may be a video camera, a game device, a tablet terminal, or other detachable notebook PC (Personal Computer). An example is an electronic device.
図1に示すように電子デバイス1は、例えば基板11、電子部品12を備えている。尚ここでは説明の便宜上、電子部品の数は一つとしているが、電子部品12は基板11上に複数個実装されても良い。
As shown in FIG. 1, the electronic device 1 includes a
基板11は、例えばガラスエポキシ樹脂等の材料で構成された略矩形状のプリント基板であり、電子デバイス1の外形寸法を規定する。基板11は、第1面11aと、該第1面11aとは反対側に位置した第2面11bとを有する。第1面11aは、電子部品12が実装される部品実装面である。本実施形態に係る電子デバイス1は、基板11の片面(11a)に電子機器12が実装された構成を有する。なお、電子部品12が基板11に複数設けられる場合、第1面11aと第2面11bとの双方に電子部品12がそれぞれ実装されても良い。
The
また基板11は、第1縁部11cと、該第1縁部11cとは反対側に位置した第2縁部11dとを有する。第1縁部11cは、インターフェース部15(基板インターフェース部、端子部)を有する。インターフェース部15は、例えば複数の接続端子15a(金属端子)を有する。インターフェース部15は、該インターフェース部15とホスト装置201との間で信号(制御信号及びデータ信号)をやり取りする。
The
本実施形態に係るインターフェース部15は、SATA(Serial Advanced Technology Attachment)やPCIe(Peripheral Component Interconnect Express)等の規格に則したインターフェースである。すなわち、インターフェース部15とホスト装置201との間には、規格に則した高速信号(高速差動信号)が流れる。なお、インターフェース部15は、例えば他の規格に則したものでもよい。電子デバイス1は、インターフェース部15を介してホスト装置201から電源の供給を受ける。
The
なおインターフェース部15には、基板11の短手方向に沿った中心位置からずれた位置にスリット15bが形成されており、ホスト装置201に設けられたコネクタ(図示せず)に設けられた突起などと嵌まり合うようになっている。これにより、電子デバイス1が表裏逆に取り付けられることを防ぐことができる。
The
また電子部品12は、例えば電子デバイス1をホスト装置201の外部メモリとして機能させるためにメモリチップを備えても良いし、電子部品12を制御するためにコントローラチップを備えても良いし、あるいはコントローラチップとメモリチップとを積層させて一つのパッケージとして構成されても良い。
The
図2に示すように、ホスト装置201の本体202には、表示部筐体203がヒンジ機構202aを介して回動自在に設けられている。本体202には、タッチパッド204、キーボード205等の操作部が設けられている。表示部筐体203には例えばLCD(Liquid Crystal Display)等の表示装置206が設けられている。
また本体202には、上記タッチパッド204、キーボード205等の操作部および表示装置206を制御する制御回路を組み込んだプリント回路板(マザーボード)207が設けられている。電子デバイス1は、例えばホスト装置201の外部メモリとして用いられる。
As shown in FIG. 2, the
The
前述したSSD等の電子デバイス1は一般的に、製品開発において実装信頼性評価を実施している。実装信頼性評価方法の一例として、実装基板及び部品の配線をデイジーチェーン接続して物理衝撃や熱衝撃をかける方法がある。 The above-described electronic device 1 such as an SSD generally performs mounting reliability evaluation in product development. As an example of the mounting reliability evaluation method, there is a method of applying a physical shock or a thermal shock by daisy chain connecting the wiring of the mounting board and the component.
基板11のような実装基板は、例えば熱が加えられることによって収縮が起こり、基板11自体に歪みが生じることがあり、このときに、基板11や電子部品12にクラックが生じる虞がある。さらに、基板11が歪むことによって基板11と電子部品12との電気的接続を行う半田接合部(後述する)が破断する虞もある。
A mounting substrate such as the
以下では、第1実施形態に係る電子デバイス1の配線方法を説明する。 Below, the wiring method of the electronic device 1 which concerns on 1st Embodiment is demonstrated.
図3乃至図5は、本実施形態に係る電子デバイス1の配線方法を示した概略図である。図3は電子デバイス1の断面図、図4は基板11の上面図(第1面11a側)、図5は電子部品12の下面図(パッケージ基板20側)を示す。尚、前述のように電子部品12は、チップ21が封止されてパッケージとなっているが、図3においては説明の便宜上、封止部を除いている。
3 to 5 are schematic views showing a wiring method of the electronic device 1 according to this embodiment. 3 is a cross-sectional view of the electronic device 1, FIG. 4 is a top view of the substrate 11 (
図3に示すように、電子部品12は例えば略矩形形状を有するパッケージ基板20上において、チップ21がマウントフィルム22を介して設けられる構造を有する。パッケージ基板20は、第1面20aと、該第1面20aとは反対に位置した第2面20bとを有しており、第1面20a側には、第1面20aから突出した複数の半田ボール23が設けられ、第2面20bには前述のように、マウントフィルム22を介してチップ21が設けられる。
As shown in FIG. 3, the
尚、チップ21のパッケージ基板20に対する実装方法には、例えばワイヤボンディング接続、テープオートメイテッドボンディング接続及びフリップチップ接続等がある。電子部品20は、例えばBGA型(Ball Grid Array)やCSP(Chip Sized Package)型等の半導体パッケージである。
Note that examples of the method for mounting the
基板11は、第1面11aと、第2面11bとを有する。基板11の第1面11aには、前述した電子部品12の半田ボール23と対向した領域に、複数のパッド31が設けられている。本実施形態において実装領域は、電子部品12に設けられる半田ボール23と対向した領域に該当する。基板11は、単層板か多層板の別は問わない。基板11は、第1面11aや第2面11bに、もしくは多層板であれば内層に配線や電極を有していても良い。また、第1面11aや第2面11bにはソルダーレジストが塗布されていても良い。
The
図4に示すように、本実施形態において基板11の第1面11aには電極32a及び電極32bが設けられている。電極32a及び電極32bは、それぞれ複数のパッド31のうちの1つ(ここではパッド31a及びパッド31bとする)と、電極配線33a及び電極配線33bを介して電気的に接続される。
As shown in FIG. 4, in the present embodiment, an
尚、本実施形態において電極32a及び電極32bは、基板11の第1面11a上に露出して設けられた電極配線33a及び電極配線33bを介して、それぞれ複数のパッド31のうちの1つと接続されるとして説明を行うがが、例えば基板11の内部配線を用いて接続されても良い。
In the present embodiment, the
また電極32a及び電極32bは、例えば図1に示すように基板11の第1面11a表面から突出した部品を用いても良いし、第1面に導体パターンが露出したものを電極32a及び電極32bとしても良い。さらに、パッド31a及びパッド31bと接続された導電性物質の線を、基板11上でパッケージ基板20と重なる位置から外部に露出させ、これを電極32a及び電極32bとしても良い。なお、このとき電極32a及び電極32bの形状は限定されない。
Further, as the
また、図5に示すように、電子部品12の下面、すなわちパッケージ基板20の第1面20aには、複数のパッド31と対応した位置に複数の半田ボール23が設けられる。複数の半田ボール23は、複数のパッド31と一つ一つが電気的に接続され、各々が接続部となる。尚、パッド31a及びパッド31bは、それぞれ半田ボール23a及び半田ボール23bと電気的に接続される。尚、図5においては、図4に示した複数のパッド31との位置関係を理解しやすいように反転させた図面を示している。尚、この時の複数の半田ボール23の数や複数のパッド31の数、その他電極31a、31bの位置などは、図3乃至図5に限定されない。
As shown in FIG. 5, a plurality of
さらに図4に示すように、基板11の第1面11aには複数の基板配線35が設けられている。また、図5に示すように、パッケージ基板20の第1面20aには複数の部品配線25が設けられている。複数の基板配線35及び複数の部品配線25はともに導電性物質を材料としており、例えば導線であるがこれに限られない。
Further, as shown in FIG. 4, a plurality of
図3より、電子デバイス1において全ての複数の半田ボール23、並びに複数のパッド31は、複数の基板配線35または複数の部品配線25を介して、電極32aから電極32bまで直列に接続される。したがってテスタ等を用いることによって電極32aから電極32bまでの抵抗値を求めることが可能である。
As shown in FIG. 3, in the electronic device 1, all of the plurality of
SSD等の電子デバイス1においては、動作時に電子部品12が発熱する。また、電子デバイス1の動作時には、複数の半田ボール23と接続される複数のパッド31も高温となることがある。
In the electronic device 1 such as an SSD, the
一方で、電子デバイス1において、基板11はガラスエポキシ樹脂等の材料で構成されており、前述のように温度変化に伴い変形する虞がある。具体的には、動作時に高温となるような部分から熱膨張が起こり、それぞれの周囲の領域を押圧する。その結果、基板11は電子部品12の実装領域を中心として歪み、反り曲がった形状となる。
On the other hand, in the electronic device 1, the
ここで、基板11と、電子部品12のパッケージ基板20とでは熱膨張係数が異なるため、これらの間で固定されている複数の半田ボール23に対してストレスが集中することで、複数の半田ボール23の溶解や、基板11及びパッケージ基板20表面に対するクラック等が生じる可能性がある。
Here, since the
電子デバイス1が受け取った信号は、ホスト装置201からインターフェース部15を介して基板11の内部回路を通り、複数の半田ボール23から電子部品12に伝わる。この際に、複数の半田ボール23のうちのいくつかが前述の理由によって溶解し、複数のパッド31と導通していない場合、ホスト装置201から電子部品12までの信号の受け渡しが正しく行われず、電子デバイス1の動作信頼性に大きく影響する。
A signal received by the electronic device 1 is transmitted from the host device 201 to the
また、基板11の表面やパッケージ基板20の表面には、電子デバイス1を動作させるための図示しない回路が存在する。前述の理由により生じたクラックは、回路の動作に影響を及ぼし、電子デバイス1の動作信頼性に影響する虞がある。
Further, a circuit (not shown) for operating the electronic device 1 exists on the surface of the
そこで本実施形態では、電子部品12においてパッケージ基板20の第1面20aに設けられた複数の半田ボール23は、すべてが複数の基板配線35または複数の部品配線25を介して直列に接続される。したがって、例えば電子デバイス1に対して熱負荷がかかる前と熱負荷がかかった後において前述のように電極32aと電極32bとの間の抵抗値を計測して、値が異なった場合は、複数の半田ボール23の溶解や、複数の基板配線35または複数の部品配線25の断線があったと判断できる。
Therefore, in the present embodiment, the plurality of
また、本実施形態の電子デバイス1の配線方法では、基板配線35だけでなく部品配線25を用いている。このように電子部品12側にも配線を設けることで、電子部品12に生じたクラックの検出も可能となり、電子デバイス1の実装信頼性、動作信頼性の双方の向上に寄与できる。
Further, in the wiring method of the electronic device 1 of the present embodiment, not only the
本実施形態は、例えば製品出荷前におけるサンプルの評価に非常に有効である。複数の基板配線35または複数の部品配線25に断線があった場合、その部分は他の部分よりストレスがかかっていることになり、製品製作時に、その部分には回路が極力配置されないようにする等の対応が可能である。
This embodiment is very effective, for example, for sample evaluation before product shipment. If the plurality of
また、本実施形態は必ずしも前述したサンプルの評価のみではなく、製品にそのまま実装させても良い。その場合には電子デバイス1は、電子デバイス1が動作するための半田ボール23だけでなく、電子デバイス1の動作には寄与しない半田ボールが設けられても良い。
In addition, the present embodiment is not necessarily limited to the sample evaluation described above, and may be mounted on a product as it is. In that case, the electronic device 1 may be provided with not only the
(第2実施形態)
次に、第2実施形態に係る配線方法について説明する。尚第2実施形態の説明において、第1実施形態と同様の構成については、同様の符号を付して詳細な説明を省略する。また、複数の半田ボール23や複数のパッド31の位置関係も第1実施形態と同様とし、説明を省略する。
(Second Embodiment)
Next, a wiring method according to the second embodiment will be described. In the description of the second embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The positional relationship between the plurality of
図6及び図7は、本実施形態に係る電子デバイス1の配線方法を示した概略図である。図6は基板11の上面図(第1面11a側)、図7は電子部品12の下面図(パッケージ基板20側)を示す。尚、図7においては、図6に示した複数のパッド31との位置関係を理解しやすいように反転させた図面を示している。
6 and 7 are schematic views showing a wiring method of the electronic device 1 according to this embodiment. 6 is a top view of the substrate 11 (
本実施形態において基板11の第1面11aには電極32a、電極32b、電極32c、及び電極32dが設けられている。これらは第1実施形態と同様に、図6に示すようにそれぞれ複数のパッド31のうちの1つ(ここではパッド31a、パッド31b、パッド31c、及びパッド31dとする)と、電極配線33a、電極配線33b、電極配線33c、及び電極配線33dを介して電気的に接続される。
In the present embodiment, an
尚、本実施形態においても電極32a、電極32b、電極32c、及び電極32dは、基板11の第1面11a上に露出して設けられた電極配線33a、電極配線33b、電極配線33c、及び電極配線33dを介して、それぞれ複数のパッド31のうちの1つと接続されるが、例えば基板11の内部配線を用いて接続されても良い。
In the present embodiment, the
本実施形態では、電極32aから電極32cまでの間の複数の半田ボール31を直列に接続する回路と、電極32bから電極32dまでの間の複数の半田ボール31を直列に接続する回路とが構成される。このような配線方法は、複数の半田ボール31の個数が多い場合に非常に有効である。
In the present embodiment, a circuit that connects a plurality of
例えば、電極32aから電極32cまでの間の抵抗値を電子デバイス1の動作前後で計測し、値に変化が見られなかったが、電極32bから電極32dまでの間の抵抗値を電子デバイス1の動作前後で計測し、値に変化が見られたという場合、半田の溶解やクラック等の異常が起きている領域を複数の半田ボール23の設けられた領域の半分に特定でき、解析範囲を狭めることが可能である。
For example, the resistance value between the
尚、本実施形態において2つの直列回路に分けて説明を行ったが、複数の半田ボール23の個数がさらに多い場合は、電極の数を増やし、より多くの直列回路の抵抗値を計測できるような構成にしても良い。
In the present embodiment, the description is divided into two series circuits. However, when the number of the plurality of
(第3実施形態)
次に第3実施形態について説明する。尚第3実施形態の説明においても、第1実施形態及び第2実施形態と同様の構成については、同様の符号を付して詳細な説明を省略する。また、複数の半田ボール23や複数のパッド31の位置関係も第1実施形態と同様とし、説明を省略する。
(Third embodiment)
Next, a third embodiment will be described. In the description of the third embodiment, the same components as those in the first embodiment and the second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The positional relationship between the plurality of
図8及び図9は、本実施形態に係る電子デバイス1の配線方法を示した概略図である。図8は基板11の上面図(第1面11a側)、図9は電子部品12の下面図(パッケージ基板20側)を示す。尚、図9においては、図8に示した複数のパッド31との位置関係を理解しやすいように反転させた図面を示している。
8 and 9 are schematic views showing a wiring method of the electronic device 1 according to this embodiment. 8 is a top view of the substrate 11 (
図8に示すように、本実施形態において基板11の第1面11aには電極32a及び電極32bが設けられている。電極32a及び電極32bは、それぞれ複数のパッド31のうちの1つ(ここではパッド31a及びパッド31bとする)と、電極配線33a及び電極配線33bを介して電気的に接続される。
As shown in FIG. 8, in the present embodiment, an
尚、本実施形態において電極32a及び電極32bは、基板11の第1面11a上に露出して設けられた電極配線33a及び電極配線33bを介して、それぞれ複数のパッド31のうちの1つと接続されるが、例えば基板11の内部配線を用いて接続されても良い。
In the present embodiment, the
また、図9に示すように、電子部品12の下面、すなわちパッケージ基板20の第1面20aには、複数のパッド31と対応した位置に複数の半田ボール23が設けられる。複数の半田ボール23は、複数のパッド31と一つ一つが電気的に接続される。尚、パッド31a及びパッド31bは、それぞれ半田ボール23a及び半田ボール23bと電気的に接続される。
Further, as shown in FIG. 9, a plurality of
さらに図8に示すように、基板11の第1面11aには複数の基板配線35が設けられている。また、図9に示すように、パッケージ基板20の第1面20aには複数の部品配線25が設けられている。複数の基板配線35及び複数の部品配線25はともに導電性物質でできており、例えば導線であるがこれに限られない。
Further, as shown in FIG. 8, a plurality of
図8及び図9より、電子デバイス1において全ての複数の半田ボール23並びに複数のパッド31は、複数の基板配線35または複数の部品配線25を介して、電極32aから電極32bまで直列に接続される。したがってテスタ等を用いることによって電極32aから電極32bまでの抵抗値を求めることが可能である。
8 and 9, all the plurality of
本実施形態においてパッケージ基板20に設けられた複数の部品配線25は、半田ボール間を敢えて引き回されて接続する。前述のように、電子デバイス1にクラックが生じたか否かの判断は、電子デバイス1の動作前後の抵抗値の違いから判断される。したがって、本実施形態においては第1実施形態と比較して配線長が伸びているため、計測時の抵抗値は大きくなるがクラックの発生の検知においては影響しない。
In the present embodiment, the plurality of component wirings 25 provided on the
さらに本実施形態において複数の部品配線25が引き回されることにより、より広範囲のクラックの検出が可能になる。第1乃至第3の実施形態においてクラックが検知できるのは、複数の基板配線35または複数の部品配線25にクラックによる断線が生じた場合である。したがって、複数の基板配線35または複数の部品配線25は可能な限り広範囲に引き回されるほうが望ましい。
Further, in the present embodiment, a wider range of cracks can be detected by routing a plurality of
尚本実施形態においては、複数の部品配線25のみを引き回したが、複数の基板配線35も引き回されても良い。この場合、平面視においては複数の部品配線25と複数の基板配線35とが重なる領域が生じるが、図3からも解るように、パッケージ基板20の第1面20aと基板11の第1面11aとの間には複数の半田ボール23及び複数のパッド31が存在し、パッケージ基板20の第1面20aと基板11の第1面11aとは離間した状態が保たれる。
In the present embodiment, only the plurality of component wirings 25 are routed, but a plurality of
したがって、平面視においては複数の部品配線25と複数の基板配線35とが重なる領域が生じる場合においても、実際に複数の部品配線25と複数の基板配線35とは互いに接触しないため、抵抗値の計測には影響しない。以上のことから本実施形態において、複数の部品配線25と複数の基板配線35は、より広範囲に引き回されることが望ましい。
Accordingly, even when a region where the plurality of
また、熱負荷で基板11が歪むことによって基板11やパッケージ基板20にクラックの発生や接続部の破断が生じる場合、それらの現象は基板11及びパッケージ基板20の縁部側から生じることが多い。
Further, when the
よって、基板11及びパッケージ基板20の全ての領域に複数の基板配線35と複数の部品配線25とを引き回すことが困難な場合は、複数の基板配線35と複数の部品配線25とを、基板11及びパッケージ基板20の表面において、特に縁部寄りに配線しても良い。
Therefore, when it is difficult to route the plurality of
また、図10は電子部品12の下面図(パッケージ基板20側)を示している。図10に示すように、パッケージ基板20の縁部寄りに配置される半田ボール23(半田ボール23a,23b,23c)の直径を他の半田ボール23(半田ボール23d)の直径よりも小さいものにしても良い。
FIG. 10 is a bottom view of the electronic component 12 (on the
前述のように基板11と電子部品12との間の電気的な接続部に破断が生じる場合、基板11やパッケージ基板20の縁部側から生じる。パッケージ基板20の縁部寄りに配置される半田ボール23の直径を他の半田ボール23の直径よりも小さいものにすることは、実装信頼性評価時にあえて破断を起こりやすくし、基板11や電子部品12に負荷がどの程度かかるかを判断・評価する上で有効である。
As described above, when the electrical connection portion between the
また同様の理由で、パッケージ基板20の縁部寄りに配置される複数の部品配線25や基板11の縁部寄りに配置される複数の基板配線35を、他の部品配線25や基板配線35よりも細い(直径が小さい)ものにすることで、部品配線25や基板配線35に生じたクラックを検出しやすくする構成としても良い。
For the same reason, a plurality of component wirings 25 arranged near the edge of the
尚、本実施形態において製品実装の観点からクラックが生じやすいパッケージ基板20の縁部寄りの部品配線25を太いものにしたり、半田ボール23の直径を大きいものにして、実装信頼性を向上させるような構成にすることも可能である。
In this embodiment, from the viewpoint of product mounting, the
本実施形態においては、複数の部品配線25及び複数の基板配線35が広範囲に引き回されていることで、より広範囲におけるクラックの検出が可能になる。
In the present embodiment, since the plurality of
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 As mentioned above, although several embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1 電子デバイス、11 基板、12 電子部品、15 インターフェース部、20 パッケージ基板、21 チップ、22 マウントフィルム、23 半田ボール、25 部品配線、31 パッド、32 電極、33 電極配線、35 基板配線、201 ホスト装置、202 本体、203 表示部筐体、204 タッチパッド、205 キーボード、206 表示装置、207 プリント回路板(マザーボード)。
DESCRIPTION OF SYMBOLS 1 Electronic device, 11 Substrate, 12 Electronic component, 15 Interface part, 20 Package substrate, 21 Chip, 22 Mount film, 23 Solder ball, 25 Component wiring, 31 Pad, 32 Electrode, 33 Electrode wiring, 35 Substrate wiring, 201 Host Device, 202 body, 203 display housing, 204 touchpad, 205 keyboard, 206 display device, 207 printed circuit board (motherboard).
Claims (8)
前記第一面に設けられた電子部品と、
前記回路基板と前記電子部品との間に位置し、該回路基板と該電子部品とを電気的に接続した第一接続部、第二接続部、及び第三接続部を含む複数の接続部と、
前記回路基板に設けられ、前記第一接続部と前記第二接続部とを電気的に接続した第一基板配線と、
前記電子部品に設けられ、前記第二接続部と前記第三接続部とを電気的に接続した第一部品配線と、
を有した電子デバイス。 A circuit board having a first surface;
An electronic component provided on the first surface;
A plurality of connection parts including a first connection part, a second connection part, and a third connection part, which are located between the circuit board and the electronic component and electrically connect the circuit board and the electronic component; ,
A first board wiring provided on the circuit board and electrically connecting the first connection part and the second connection part;
A first component wiring provided in the electronic component and electrically connecting the second connecting portion and the third connecting portion;
Electronic device with.
前記電子部品と前記回路基板との間に位置した第四接続部をさらに含み、
前記第三接続部及び前記第四接続部は、
前記回路基板設けられた第二基板配線によって電気的に接続されることを特徴とする請求項1に記載の電子デバイス。 The plurality of connecting portions are:
A fourth connection portion located between the electronic component and the circuit board;
The third connection part and the fourth connection part are:
The electronic device according to claim 1, wherein the electronic device is electrically connected by a second board wiring provided on the circuit board.
前記第一部品配線を含む複数の部品配線が前記電子部品に設けられ、
前記複数の接続部は、
前記複数の基板配線または前記複数の部品配線のいずれかによって直列に電気的に接続されることを特徴とする請求項1に記載の電子デバイス。 A plurality of substrate wirings including the first substrate wiring are provided on the circuit board,
A plurality of component wirings including the first component wiring are provided in the electronic component,
The plurality of connecting portions are:
The electronic device according to claim 1, wherein the electronic devices are electrically connected in series by either the plurality of substrate wirings or the plurality of component wirings.
前記複数の基板配線及び前記複数の部品配線によって交互に直列接続されることを特徴とする請求項3に記載の電子デバイス。 The plurality of connecting portions are:
The electronic device according to claim 3, wherein the electronic devices are alternately connected in series by the plurality of substrate wirings and the plurality of component wirings.
前記第一接続部または前記第二接続部と、前記複数の接続部に含まれ、前記第一接続部及び前記第二接続部を除いた他の接続部と、の間まで引き回されて前記第一接続部及び前記第二接続部を電気的に接続することを特徴とする請求項1乃至請求項4のいずれか一項に記載の電子デバイス。 The first component wiring is
The first connection part or the second connection part and the other connection parts included in the plurality of connection parts, excluding the first connection part and the second connection part, are routed between the first connection part and the second connection part. The electronic device according to any one of claims 1 to 4, wherein the first connection portion and the second connection portion are electrically connected.
前記電子部品の縁部寄りに引き回されることを特徴とする請求項1乃至請求項5のいずれか一項に記載の電子デバイス。 The first component wiring is
The electronic device according to any one of claims 1 to 5, wherein the electronic device is routed toward an edge of the electronic component.
前記電子部品の縁部沿いに位置した第一接続部群と、前記電子部品において該第一接続部群の内側に位置した第二接続部群とを有し、
前記第一接続部群に含まれた接続部の其々は、
前記第二接続部群に含まれた接続部の其々よりも小さく構成されて、前記複数の接続部が、前記複数の基板配線または前記複数の部品配線のいずれかによって電気的に接続されることを特徴とする請求項5または請求項6に記載の電子デバイス。 The plurality of connecting portions are:
A first connection portion group located along an edge of the electronic component; and a second connection portion group located inside the first connection portion group in the electronic component;
Each of the connection parts included in the first connection part group is
The plurality of connection portions are configured to be smaller than each of the connection portions included in the second connection portion group, and the plurality of connection portions are electrically connected by either the plurality of substrate wirings or the plurality of component wirings. The electronic device according to claim 5, wherein the electronic device is an electronic device.
前記電子部品の縁部沿いに位置した第一接続部群に含まれた接続部同士を接続する縁部配線と、該縁部配線を除いた他の配線とを含み、
前記縁部配線は、前記他の配線よりも細く構成されることを特徴とする請求項5乃至請求項7のいずれか一項に記載の電子デバイス。
The plurality of substrate wirings and the plurality of component wirings are:
Including an edge wiring for connecting the connection parts included in the first connection part group located along the edge of the electronic component, and other wirings excluding the edge wiring;
The electronic device according to claim 5, wherein the edge wiring is configured to be narrower than the other wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143050A JP2017026382A (en) | 2015-07-17 | 2015-07-17 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143050A JP2017026382A (en) | 2015-07-17 | 2015-07-17 | Electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017026382A true JP2017026382A (en) | 2017-02-02 |
Family
ID=57945755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015143050A Pending JP2017026382A (en) | 2015-07-17 | 2015-07-17 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017026382A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11139228B2 (en) | 2019-03-14 | 2021-10-05 | Toshiba Memory Corporation | Semiconductor device |
US11282818B2 (en) | 2019-09-12 | 2022-03-22 | Kioxia Corporation | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837357A (en) * | 1994-07-26 | 1996-02-06 | Mitsubishi Electric Corp | Printed wiring board on which electronic parts with bump electrodes are mounted, and its mounting method |
JP2000022034A (en) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | Connection structure of electronic circuit device |
JP2002076187A (en) * | 2000-08-29 | 2002-03-15 | Nec Corp | Bga board |
JP2002164625A (en) * | 2000-11-27 | 2002-06-07 | Sony Corp | Printed wiring board and reliability testing method for the same |
JP2006165325A (en) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | Wiring structure of board mounting ic package and method for inspecting defective electric connection |
JP2013125753A (en) * | 2011-12-13 | 2013-06-24 | Semiconductor Components Industries Llc | Semiconductor integrated circuit |
-
2015
- 2015-07-17 JP JP2015143050A patent/JP2017026382A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837357A (en) * | 1994-07-26 | 1996-02-06 | Mitsubishi Electric Corp | Printed wiring board on which electronic parts with bump electrodes are mounted, and its mounting method |
JP2000022034A (en) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | Connection structure of electronic circuit device |
JP2002076187A (en) * | 2000-08-29 | 2002-03-15 | Nec Corp | Bga board |
JP2002164625A (en) * | 2000-11-27 | 2002-06-07 | Sony Corp | Printed wiring board and reliability testing method for the same |
JP2006165325A (en) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | Wiring structure of board mounting ic package and method for inspecting defective electric connection |
JP2013125753A (en) * | 2011-12-13 | 2013-06-24 | Semiconductor Components Industries Llc | Semiconductor integrated circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11139228B2 (en) | 2019-03-14 | 2021-10-05 | Toshiba Memory Corporation | Semiconductor device |
US11670574B2 (en) | 2019-03-14 | 2023-06-06 | Kioxia Corporation | Semiconductor device |
US11282818B2 (en) | 2019-09-12 | 2022-03-22 | Kioxia Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7177594B2 (en) | Chip-on-film package, display panel, and display device | |
JP4473807B2 (en) | Multilayer semiconductor device and lower layer module of multilayer semiconductor device | |
JP5914541B2 (en) | Probe card | |
US6762495B1 (en) | Area array package with non-electrically connected solder balls | |
KR102525875B1 (en) | Film packages, package modules, and methods of forming packages | |
KR102449619B1 (en) | Semiconductor package and semiconductor module including the same | |
KR101697603B1 (en) | Semiconductor Package | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
KR20140008174A (en) | Semiconductor chip module and semiconductor pacage having the same | |
KR20200113581A (en) | Semiconductor package | |
TWI615934B (en) | Semiconductor device, display panel assembly, semiconductor structure | |
KR20110108729A (en) | Semiconductor chip having double bump pad and smart card including the same | |
US9570386B2 (en) | Flexible package-to-socket interposer | |
TWI566651B (en) | Electrical connection assembly and testing method thereof | |
JP2017026382A (en) | Electronic device | |
TWI700797B (en) | Semiconductor package structure | |
US20140097542A1 (en) | Flip packaging device | |
JP4179234B2 (en) | Semiconductor device | |
JP6323672B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101912843B1 (en) | Printed circuit board | |
US10234413B2 (en) | Electronic device, abnormality determination method, and computer program product | |
TWI486598B (en) | Electrical connection assembly and testing method thereof | |
JP7454345B2 (en) | Semiconductor devices and their manufacturing methods, and electronic equipment | |
JP2009141082A (en) | Semiconductor device | |
JP2015115567A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20170220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170803 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180601 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181130 |