JP2017017284A - Semiconductor optical element and manufacturing method of the same - Google Patents

Semiconductor optical element and manufacturing method of the same Download PDF

Info

Publication number
JP2017017284A
JP2017017284A JP2015135374A JP2015135374A JP2017017284A JP 2017017284 A JP2017017284 A JP 2017017284A JP 2015135374 A JP2015135374 A JP 2015135374A JP 2015135374 A JP2015135374 A JP 2015135374A JP 2017017284 A JP2017017284 A JP 2017017284A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor crystal
alp
alsb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015135374A
Other languages
Japanese (ja)
Inventor
龍三 伊賀
Ryuzo Iga
龍三 伊賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015135374A priority Critical patent/JP2017017284A/en
Publication of JP2017017284A publication Critical patent/JP2017017284A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve a high-performance embedded semiconductor optical element having excellent element characteristics by inhibiting overflow of a carrier (electron, hole) and deterioration in current block due to p-type dopant diffusion at the same time.SOLUTION: In an embedded semiconductor optical element where a laminate composed of at least a first conductivity type clad layer, an active region composed of an active layer and a second conductivity type clad layer is processed on a first conductivity type InP substrate in a mesa stripe shape, and semiconductor crystals are embedded in contact with side walls on both sides of the mesa stripe, at least a first layer of the embedded layer in contact with the side walls of the mesa, which is composed of semiconductor crystals contains semiconductor crystals of AlP and AlSb.SELECTED DRAWING: Figure 1

Description

本発明は、活性領域の両側を半絶縁性結晶で埋め込んだ埋め込み型半導体光素子およびその製造方法に関するものである。   The present invention relates to an embedded semiconductor optical device in which both sides of an active region are embedded with semi-insulating crystals and a method for manufacturing the same.

半絶縁性結晶を埋め込み層とする高抵抗埋め込み構造を半導体レーザなどの半導体光素子に用いると、pn埋め込み構造を用いた場合より素子容量が小さく、高速変調が可能となることから、活性領域の両側を高抵抗の半絶縁性結晶で埋め込んだ、埋め込み型半導体光素子は大容量光伝送システムに不可欠な光源となっている。   When a high-resistance buried structure using a semi-insulating crystal as a buried layer is used for a semiconductor optical device such as a semiconductor laser, the device capacity is smaller than when a pn buried structure is used, and high-speed modulation is possible. An embedded semiconductor optical device in which both sides are embedded with a high-resistance semi-insulating crystal is an indispensable light source for a large-capacity optical transmission system.

一方、活性層にAl(アルミニウム)を含む半導体結晶からなる量子井戸構造を用いた半導体レーザは、量子井戸層のバンドエネルギーの深さに相当するΔEc(伝導帯バンドエネルギーの不連続量)が大きいため、高い温度においても、キャリアの注入効率の低下が小さく、高温でも良好なレーザ特性が維持できる特徴がある。   On the other hand, a semiconductor laser using a quantum well structure made of a semiconductor crystal containing Al (aluminum) in the active layer has a large ΔEc (conduction band energy discontinuity) corresponding to the band energy depth of the quantum well layer. Therefore, there is a feature that a decrease in carrier injection efficiency is small even at a high temperature, and good laser characteristics can be maintained even at a high temperature.

したがって、Alを含む半導体結晶の量子井戸構造からなる活性層を高抵抗埋め込み層で埋込んだ半導体レーザは、高温でも優れた素子特性が実現できる。   Therefore, a semiconductor laser in which an active layer made of a quantum well structure of a semiconductor crystal containing Al is buried with a high-resistance buried layer can realize excellent device characteristics even at high temperatures.

また近年、半導体レーザは、低価格化の市場要求が強いため、半導体レーザの温度上昇を防ぐためのペルチェ素子を削減することが必須となっており、高い温度でも十分な特性が実現できるAl系活性層の高抵抗埋込み構造レーザは、ペルチェ無し動作による低価格化が可能である。   In recent years, semiconductor lasers have a strong market demand for lower prices, so it is essential to reduce the number of Peltier elements to prevent the temperature rise of semiconductor lasers. Al-based semiconductors that can realize sufficient characteristics even at high temperatures The active layer high-resistance buried structure laser can be reduced in price by operation without Peltier.

特許5206368号公報Japanese Patent No. 5206368

しかしながら、Al系活性層を高抵抗埋込み層で埋込む構造には、以下のような課題があった。   However, the structure in which the Al-based active layer is buried with the high-resistance buried layer has the following problems.

Al系活性層の構造は、量子井戸構造の上下層であるp層側、n層側の両方、あるいはp層側のみにキャリアストップ層(carrier stop:CS層)と呼ばれる注入キャリアのオーバーフローを抑制する層が配置される。このCS層には、通常バンドギャップの大きいInAlAs(インジウムアルミニウム砒素)層が用いられる。このCS層により、高温においても、注入キャリア(電子)が活性層から上下層にオーバーフロー(溢れ出し)することが抑制され、優れた高温度特性が維持できる。   The structure of the Al-based active layer suppresses overflow of injected carriers called carrier stop layers (CS layers) on both the p-layer side and n-layer side, which are the upper and lower layers of the quantum well structure, or only on the p-layer side. Layer to be placed. As this CS layer, an InAlAs (indium aluminum arsenide) layer having a large band gap is usually used. By this CS layer, even at a high temperature, the injected carriers (electrons) are prevented from overflowing (overflowing) from the active layer to the upper and lower layers, and excellent high temperature characteristics can be maintained.

しかしながら、高抵抗埋込み構造を用いたレーザの場合、活性層から上下層へのキャリアのオーバーフローはCS層により抑制できるものの、メサ構造をなす活性層の両脇の高抵抗埋込み層には、通常InP結晶を用いており、InP層はInAlAs層より伝導帯バンドのエネルギーレベルが低いため、活性層のメサ構造の両脇の側壁からInP層側にキャリアが漏れだし、活性層へのキャリアの注入効率が低下するため、素子特性が劣化する問題があった。   However, in the case of a laser using a high-resistance buried structure, carrier overflow from the active layer to the upper and lower layers can be suppressed by the CS layer, but the high-resistance buried layer on both sides of the active layer having the mesa structure is usually made of InP. Since the crystal is used and the energy level of the conduction band of the InP layer is lower than that of the InAlAs layer, carriers leak from the side walls on both sides of the mesa structure of the active layer to the InP layer side, and the efficiency of carrier injection into the active layer As a result, the device characteristics deteriorated.

したがって、キャリア(電子、ホール)のオーバーフローが抑制でき十分な素子特性が得られる高抵抗埋め込み層が必要とされていた。   Therefore, a high-resistance buried layer that can suppress the overflow of carriers (electrons and holes) and obtain sufficient device characteristics is required.

また、さらに第2の課題として、上述のようなキャリアのオーバーフローのみならず、メサ構造積層体の第2の導電型(通常はp型)を有するクラッド層から、p型ドーパント(ホール)であるZn(亜鉛)が埋め込み層に拡散し、電流ブロック特性を劣化させるという問題もあった。   Further, as a second problem, not only the carrier overflow as described above but also a p-type dopant (hole) from the clad layer having the second conductivity type (usually p-type) of the mesa structure laminate. There is also a problem that Zn (zinc) diffuses into the buried layer and deteriorates the current blocking characteristics.

従来は、特許文献1にあるように、InGaP(インジウムガリウム燐)とAlAsSb(アルミニウム砒素アンチモン)をメサ脇に積層することにより、InGaPでホールオーバーフローの抑制、AlAsSbで電子オーバーフローを抑制する方法が先行技術としてあった。   Conventionally, as disclosed in Patent Document 1, a method of suppressing hole overflow with InGaP and suppressing electron overflow with AlAsSb by laminating InGaP (indium gallium phosphide) and AlAsSb (aluminum arsenic antimony) beside the mesa It was as a technology.

しかしながら、AlAsSbは、V族元素にAs(砒素)を含有しているため、InGaP層との界面、InP埋め込み層との界面には、V族元素の急峻な切り替えが難しいAs/Pの界面が形成され、そのため、界面における膜組成変調、膜質劣化が発生しやすくなり、長期の高信頼性を劣化させる要因となる。   However, since AlAsSb contains As (arsenic) as a group V element, there is an As / P interface at the interface with the InGaP layer and the interface with the InP buried layer, which makes it difficult to sharply switch the group V element. For this reason, film composition modulation and film quality deterioration are likely to occur at the interface, which causes deterioration of long-term high reliability.

一般的にSb(アンチモン)を含む半導体結晶の高品質化は難しいため、品質劣化要因となるAs/P界面が存在しないことは必須である。また、酸化しやすいAlを含む活性層を埋め込む場合には、InGaP膜ではなく、酸素のゲッタリング効果を有するAlを含む埋め込み層をメサ脇に直接成長する方が、信頼性向上には有効である。   Since it is generally difficult to improve the quality of a semiconductor crystal containing Sb (antimony), it is essential that there is no As / P interface that causes quality degradation. In addition, when embedding an active layer containing Al that is easily oxidized, it is more effective for improving the reliability to directly grow a buried layer containing Al having an oxygen gettering effect instead of an InGaP film. is there.

前記課題を解決するための本発明における半導体光素子では、第1の面方位をもつInP基板上に、少なくとも第1の導電型のクラッド層、活性層からなる活性領域、第2の導電性を有するクラッド層からなる積層体がメサストライプ状に加工されており、そのメサストライプの両側を半絶縁性半導体結晶で埋め込まれた構造で、少なくともメサストライプの側壁に接する第1層目の半導体結晶からなる埋め込み層がAlP(アルミニウム燐)とAlSb(アルミニウムアンチモン)の半導体結晶を含む半導体結晶とすることにより、電子のオーバーフローが抑制でき、同時にTi(チタン)をドーピングすることにより、オーバーフローしたホールをトラップし、かつ埋め込み層に拡散してきたp型ドーパントによるホールも同時にトラップすることで、電流ブロック特性を劣化させないようにできる。   In the semiconductor optical device of the present invention for solving the above-described problems, at least a first conductivity type cladding layer, an active region comprising an active layer, and a second conductivity are provided on an InP substrate having a first plane orientation. A laminate composed of a clad layer is processed into a mesa stripe shape, and has a structure in which both sides of the mesa stripe are embedded with a semi-insulating semiconductor crystal, and at least from the first layer semiconductor crystal in contact with the side wall of the mesa stripe The buried layer is made of a semiconductor crystal containing AlP (aluminum phosphorus) and AlSb (aluminum antimony) semiconductor crystals, so that the overflow of electrons can be suppressed, and at the same time, the overflowing holes are trapped by doping Ti (titanium). In addition, holes due to the p-type dopant diffused in the buried layer are simultaneously trapped. By be so as not to deteriorate the current blocking characteristic.

AlP、AlSb、AlPSb(アルミニウム燐アンチモン)の伝導帯のエネルギーレベルは、一般的に用いられているInP、InAlAs、InGaAlAs、InGaAsPよりも高いため、キャリア(電子)のオーバーフローの抑制効果が期待できる。AlP、AlSbの伝導体のエネルギーレベルは、AlPSbより高いため、電子オーバーフローの抑制効果がより期待できる。また、AlPSb混晶は、基板のInPに対して、格子整合が可能であるため、歪による結晶性劣化の問題がない。   Since the energy level of the conduction band of AlP, AlSb, and AlPSb (aluminum phosphorus antimony) is higher than that of generally used InP, InAlAs, InGaAlAs, and InGaAsP, an effect of suppressing the overflow of carriers (electrons) can be expected. Since the energy level of AlP and AlSb conductors is higher than that of AlPSb, the effect of suppressing electron overflow can be expected more. Further, since AlPSb mixed crystal can lattice match with InP of the substrate, there is no problem of crystallinity deterioration due to strain.

また、AlP/AlSb多層構造は歪補償構造を形成することが可能である。さらにAlP/InP/AlSb/InPの多層構造を用いることで、AlSb層、AlP層をInP層で挟みこみ、結晶品質を劣化させないようにできる。   Moreover, the AlP / AlSb multilayer structure can form a strain compensation structure. Furthermore, by using a multilayer structure of AlP / InP / AlSb / InP, the AlSb layer and the AlP layer can be sandwiched between InP layers so that the crystal quality is not deteriorated.

本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。   In order to achieve such an object, the present invention is characterized by having the following configuration.

(発明の構成1)
第1の導電型をもつInP基板上に、少なくとも第1の導電型のクラッド層、活性層からなる活性領域、第2の導電型を有するクラッド層からなる積層体がメサストライプ状に加工されており、該メサストライプの両側の側壁に接して半導体結晶が埋め込まれた埋め込み型半導体光素子において、
少なくとも該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目がAlPとAlSbの半導体結晶を含むことを特徴とする半導体光素子。
(Structure 1 of the invention)
On the InP substrate having the first conductivity type, a laminate composed of at least the first conductivity type cladding layer, the active region made of the active layer, and the cladding layer having the second conductivity type is processed into a mesa stripe shape. In an embedded semiconductor optical device in which a semiconductor crystal is embedded in contact with the side walls on both sides of the mesa stripe,
A semiconductor optical device, wherein at least a first layer of a buried layer made of the semiconductor crystal in contact with a side wall of the mesa stripe includes AlP and AlSb semiconductor crystals.

(発明の構成2)
前記発明の構成1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶がAlPSb単層膜あるであることを特徴とする半導体光素子。
(Configuration 2)
In the first aspect of the invention, the semiconductor crystal including the AlP and AlSb semiconductor crystals in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is an AlPSb single layer film. Semiconductor optical device.

(発明の構成3)
前記発明の構成1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶がAlP/AlSb多層膜であることを特徴とする半導体光素子。
(Structure 3 of the invention)
In the first aspect of the invention, the semiconductor crystal including the AlP and AlSb semiconductor crystals in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is an AlP / AlSb multilayer film. Semiconductor optical device.

(発明の構成4)
前記発明の構成1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶がAlP/InP/AlSb/InP多層膜であることを特徴とする半導体光素子。
(Configuration 4)
In the first aspect of the invention, the semiconductor crystal including the AlP and AlSb semiconductor crystals in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is an AlP / InP / AlSb / InP multilayer film. A semiconductor optical device.

(発明の構成5)
前記発明の構成1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶にチタン(元素記号:Ti)がドーピングされていることを特徴とする半導体光素子。
(Structure 5 of the invention)
In the first aspect of the invention, titanium (element symbol: Ti) is doped in a semiconductor crystal including AlP and AlSb semiconductor crystals in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe. A semiconductor optical device.

(発明の構成6)
前記発明の構成1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶上に積層される第2層目の半導体結晶が半絶縁性InP半導体結晶であることを特徴とする半導体光素子。
(Structure 6 of the invention)
In the first aspect of the invention, the second layer semiconductor crystal stacked on the semiconductor crystal including the first layer AlP and AlSb semiconductor crystal of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is provided. A semiconductor optical device characterized by being a semi-insulating InP semiconductor crystal.

(発明の構成7)
前記発明の構成6において、第2層目の半導体結晶である半絶縁性InP半導体結晶を半絶縁化するドーパントがルテニウム(元素記号:Ru)あるいは、鉄(元素記号:Fe)であることを特徴とする半導体光素子。
(Configuration 7)
Structure 6 of the invention is characterized in that the dopant for semi-insulating the semi-insulating InP semiconductor crystal as the second layer semiconductor crystal is ruthenium (element symbol: Ru) or iron (element symbol: Fe). A semiconductor optical device.

(発明の構成8)
第1の導電型をもつInP基板上に、少なくとも第1の導電型のクラッド層、活性層からなる活性領域、第2の導電性を有するクラッド層を積層成長する工程と、該積層した成長層をメサストライプ状に加工する工程と、該メサストライプの両側の側壁に接して半導体結晶を埋め込む工程において、
該メサストライプの側壁に接する第1層目のチタンをドーピングしたAlPとAlSbの半導体結晶を含む半導体結晶を成長する工程と、第2層目の半絶縁性InP半導体結晶を成長する工程を含むことを特徴とする半導体光素子の作製方法。
(Configuration 8)
A step of laminating and growing at least a first conductivity type cladding layer, an active region comprising an active layer, and a second conductivity clad layer on an InP substrate having the first conductivity type; In a mesa stripe process and a process of embedding a semiconductor crystal in contact with the side walls on both sides of the mesa stripe,
A step of growing a semiconductor crystal including a first layer of titanium doped AlP and AlSb semiconductor crystals in contact with the side walls of the mesa stripe, and a step of growing a second layer semi-insulating InP semiconductor crystal. A method for producing a semiconductor optical device characterized by the above.

以上記載したように、従来の技術では、Alを含む半導体結晶の量子井戸構造からなる活性層を高抵抗埋め込み層で埋込む場合、キャリアのオーバーフローを抑制するため、メサ脇の障壁層には、InGaP/AlAsSb層、InAlAs結晶、InAlGaAs結晶またはInGaAsP結晶が用いられていた。   As described above, in the conventional technique, when an active layer made of a quantum well structure of a semiconductor crystal containing Al is embedded with a high-resistance buried layer, in order to suppress carrier overflow, InGaP / AlAsSb layers, InAlAs crystals, InAlGaAs crystals or InGaAsP crystals were used.

これに対し本発明によれば、メサの側壁に接する第1層目の埋め込み層にチタンをドーピングしたAlPとAlSbの半導体混晶を含む半導体結晶を用いることで、キャリアのオーバーフローをより効果的に抑制し、かつp型ドーパントの拡散による電流ブロック機能劣化を抑制することができ、優れた素子特性、高信頼性を実現することができる。   On the other hand, according to the present invention, by using a semiconductor crystal containing a semiconductor mixed crystal of AlP and AlSb doped with titanium in the first buried layer in contact with the side wall of the mesa, the carrier overflow is more effectively performed. It is possible to suppress the deterioration of the current blocking function due to the diffusion of the p-type dopant, and to realize excellent device characteristics and high reliability.

(a)〜(c)は本発明の実施例1の半導体素子の製造工程順の断面図である。(A)-(c) is sectional drawing of the order of a manufacturing process of the semiconductor element of Example 1 of this invention. (a)〜(c)は本発明の実施例2の半導体素子の製造工程順の断面図である。(A)-(c) is sectional drawing of the order of a manufacturing process of the semiconductor element of Example 2 of this invention. (a)〜(c)は本発明の実施例3の半導体素子の製造工程順の断面図である。(A)-(c) is sectional drawing of the order of the manufacturing process of the semiconductor element of Example 3 of this invention.

以下、図面を参照しながら本発明の実施形態について詳細に説明する。
以下に直接変調レーザに適用した場合の実施例で説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In the following, an example in which the present invention is applied to a direct modulation laser will be described.

(実施例1)
図1は本発明の第1の実施例の半導体素子の構造を示す製造工程順の断面図である。これは、MQWを活性層にした半導体レーザの断面図である。
Example 1
FIG. 1 is a sectional view showing the structure of a semiconductor device according to a first embodiment of the present invention in the order of manufacturing steps. This is a cross-sectional view of a semiconductor laser using MQW as an active layer.

図1(a)にあるように、面方位(100)のn型InP基板(1)上に、n型InPクラッド層(2)、n型InAlGaAsクラッド層(3)、n型InAlAsキャリアストップ(CS)層(4)、ノンドープInAlGaAsSCH層(5、SCH:Separated Confinement Heterostructure、分離閉じ込めヘテロ構造)、ノンドープInAlGaAs/InAlGaAs歪 MQW(Multiple Quantum Well、多重量子井戸)活性層(6)、ノンドープInAlGaAsSCH層(7)、p型InAlAsキャリアストップ(CS)層(8)、p型InPクラッド層(9)、p型インジウムガリウム砒素燐(InGaAsP)コンタクト層(10)の順に積層した。   As shown in FIG. 1A, an n-type InP clad layer (2), an n-type InAlGaAs clad layer (3), an n-type InAlAs carrier stop ( CS) layer (4), non-doped InAlGaAs SCH layer (5, SCH: Separated Confinement Heterostructure), non-doped InAlGaAs / InAlGaAs strained MQW (Multiple Quantum Well) active layer (6), non-doped InAlGaAs SCH layer ( 7), a p-type InAlAs carrier stop (CS) layer (8), a p-type InP clad layer (9), and a p-type indium gallium arsenide phosphorus (InGaAsP) contact layer (10).

ここで、活性層以外の化合物半導体は特に断らない限り、InP基板に格子整合する組成である。   Here, the compound semiconductor other than the active layer has a composition that lattice matches with the InP substrate unless otherwise specified.

次に図1(b)に示すように、SiO2(11)をマスクとしてRIE(反応性イオンエッチング)により、幅2μmで高さ3μm程度のメサストライプを形成した。   Next, as shown in FIG. 1B, mesa stripes having a width of 2 μm and a height of about 3 μm were formed by RIE (reactive ion etching) using SiO 2 (11) as a mask.

次に図1(c)に示すように、メサストライプの両側に、半絶縁性半導体結晶で埋め込んだ。半絶縁性埋込み層は、メサストライプの両側の側壁に接して基板面にかけて、Ti(チタン)をドープしたAlPSb(12)の単層膜を成長し、その上にRu(ルテニウム)でドープされたRuドープInP埋込み層(13)を成長した。   Next, as shown in FIG.1 (c), it embedded with the semi-insulating semiconductor crystal on both sides of the mesa stripe. The semi-insulating buried layer was grown on a single-layer film of AlPSb (12) doped with Ti (titanium) over the substrate surface in contact with the side walls on both sides of the mesa stripe, and then doped with Ru (ruthenium) A Ru-doped InP buried layer (13) was grown.

Tiは、オーバーフローしたキャリアであるホールと、埋め込み層に拡散してきたp型ドーパントのZnにより発生するホールの双方を効率的にトラップする役割をし、Ruは、さらに漏れ出したホールと電子の両方をトラップすることができる。   Ti effectively traps both the holes that are overflowing carriers and the holes generated by Zn of the p-type dopant that has diffused into the buried layer, and Ru is both the leaking holes and electrons. Can be trapped.

RuはZnとの相互拡散を発生させないため、Znの異常拡散を抑制することもできる。   Since Ru does not cause mutual diffusion with Zn, abnormal diffusion of Zn can also be suppressed.

以上の埋め込み層構造を用いることで、極めて優れた電流ブロック特性を有する埋め込み型半導体光素子を実現できる。   By using the embedded layer structure described above, an embedded semiconductor optical device having extremely excellent current blocking characteristics can be realized.

上記のようにホールは基本Tiでトラップされるので、InP埋込み層(13)には、Ru(ルテニウム)に替えて電子のみをトラップできるFe(鉄)をドーパントとして用いることも可能である。   As described above, since holes are trapped by basic Ti, Fe (iron) capable of trapping only electrons instead of Ru (ruthenium) can be used as a dopant for the InP buried layer (13).

チップ化し作製した半導体レーザの小信号変調特性は、3dB帯域は、85℃で約10GHzであった。発振しきい値は、約16.5mA@85℃で、光出力効率は、約22%@85℃であった。したがって、優れた変調特性、光出力特性が得られた。   As for the small signal modulation characteristics of the semiconductor laser fabricated as a chip, the 3 dB band was about 10 GHz at 85 ° C. The oscillation threshold was about 16.5 mA @ 85 ° C, and the light output efficiency was about 22% @ 85 ° C. Therefore, excellent modulation characteristics and light output characteristics were obtained.

(実施例2)
図2は本発明の第2の実施例の半導体素子の構造を示す製造工程順の断面図である。
(Example 2)
FIG. 2 is a sectional view showing the structure of a semiconductor device according to the second embodiment of the present invention in the order of the manufacturing process.

図2(a)に示すように、面方位(100)のn型InP基板(101)上に、n型InPクラッド層(102)、n型InAlGaAsクラッド層(103)、n型InAlAsキャリアストップ(CS)層(104)、ノンドープInAlGaAsSCH層(105)、ノンドープInAlGaAs/InAlGaAs歪 MQW(多重量子井戸)活性層(106)、ノンドープInAlGaAsSCH層(107)、p型InAlAsキャリアストップ(CS)層(108)、p型InPクラッド層(109)、p型インジウムガリウム砒素燐(InGaAsP)コンタクト層(110)の順に積層した。   As shown in FIG. 2 (a), an n-type InP clad layer (102), an n-type InAlGaAs clad layer (103), an n-type InAlAs carrier stop ( CS) layer (104), non-doped InAlGaAs SCH layer (105), non-doped InAlGaAs / InAlGaAs strained MQW (multiple quantum well) active layer (106), non-doped InAlGaAs SCH layer (107), p-type InAlAs carrier stop (CS) layer (108) Then, a p-type InP clad layer (109) and a p-type indium gallium arsenide phosphorus (InGaAsP) contact layer (110) were laminated in this order.

ここで、活性層以外の化合物半導体は特に断らない限り、InP基板に格子整合する組成である。   Here, the compound semiconductor other than the active layer has a composition that lattice matches with the InP substrate unless otherwise specified.

次に図2(b)に示すように、SiO2(111)をマスクとしてRIE(反応性イオンエッチング)により、幅2μmで高さ3μm程度のメサストライプを形成した。   Next, as shown in FIG. 2B, mesa stripes having a width of 2 μm and a height of about 3 μm were formed by RIE (reactive ion etching) using SiO 2 (111) as a mask.

次に図2(c)に示すように、メサストライプの両側は、半絶縁性半導体結晶で埋め込んだ。本実施例2においては、半絶縁性埋込み層は、メサストライプの両側の側壁に接して基板面にかけて、TiをドープしたAlP/AlSb多層構造(112)を成長し、その上にRuドープInP埋込み層(113)を成長した。   Next, as shown in FIG. 2C, both sides of the mesa stripe were embedded with a semi-insulating semiconductor crystal. In this Example 2, the semi-insulating buried layer grows a Ti-doped AlP / AlSb multilayer structure (112) over the substrate surface in contact with the side walls on both sides of the mesa stripe, and a Ru-doped InP buried layer thereon. Growing layer (113).

実施例1と同様に、InP埋込み層(113)には、Ru(ルテニウム)に替えてFe(鉄)をドーパントとして用いることも可能である。   Similarly to Example 1, Fe (iron) can be used as a dopant in the InP buried layer (113) instead of Ru (ruthenium).

AlP/AlSb多層構造(112)は、InPに対して歪補償した層構造とした。   The AlP / AlSb multilayer structure (112) has a layer structure in which distortion is compensated for InP.

これは、AlP、AlSbは単層の場合InPに対して格子整合せず、歪を有するため、結晶品質が低下する場合があるが、歪みを打ち消しあう歪み補償構造とすることで、より高品質な結晶を成長することができるからである。   This is because AlP and AlSb do not lattice match with InP in the case of a single layer and have strain, so the crystal quality may deteriorate, but by using a strain compensation structure that cancels strain, higher quality is achieved. This is because a simple crystal can be grown.

チップ化し作製した半導体レーザの発振しきい値は、85℃で約16mA、光出力効率は、85℃で約23%であった。したがって、優れたな変調特性、光出力特性が得られた。
以上の実施例では、半導体レーザ単体について述べたが、半導体レーザに光変調器を集積した集積素子に有効であることは言うまでもない。
The oscillation threshold of the semiconductor laser fabricated as a chip was about 16 mA at 85 ° C., and the light output efficiency was about 23% at 85 ° C. Therefore, excellent modulation characteristics and light output characteristics were obtained.
In the above embodiments, a single semiconductor laser has been described, but it goes without saying that it is effective for an integrated device in which an optical modulator is integrated in a semiconductor laser.

(実施例3)
図3は本発明の第3の実施例の半導体素子の構造を示す製造工程順の断面図である。
(Example 3)
FIG. 3 is a sectional view showing the structure of a semiconductor device according to a third embodiment of the present invention in the order of manufacturing steps.

図3(a)に示すように、面方位(100)のn型InP基板(201)上に、n型InPクラッド層(202)、n型InAlGaAsクラッド層(203)、n型InAlAsキャリアストップ(CS)層(204)、ノンドープInAlGaAsSCH層(205)、ノンドープInAlGaAs/InAlGaAs歪 MQW(多重量子井戸)活性層(206)、ノンドープInAlGaAsSCH層(207)、p型InAlAsキャリアストップ(CS)層(208)、p型InPクラッド層(209)、p型インジウムガリウム砒素燐(InGaAsP)コンタクト層(210)の順に積層した。   As shown in FIG. 3A, an n-type InP clad layer (202), an n-type InAlGaAs clad layer (203), an n-type InAlAs carrier stop (on a surface-oriented (100) n-type InP substrate (201)). CS) layer (204), non-doped InAlGaAs SCH layer (205), non-doped InAlGaAs / InAlGaAs strained MQW (multiple quantum well) active layer (206), non-doped InAlGaAs SCH layer (207), p-type InAlAs carrier stop (CS) layer (208) Then, a p-type InP clad layer (209) and a p-type indium gallium arsenide phosphorus (InGaAsP) contact layer (210) were laminated in this order.

ここで、活性層以外の化合物半導体は特に断らない限り、InP基板に格子整合する組成である。   Here, the compound semiconductor other than the active layer has a composition that lattice matches with the InP substrate unless otherwise specified.

次に図3(b)に示すように、SiO2(211)をマスクとしてRIE(反応性イオンエッチング)により、幅2μmで高さ3μm程度のメサストライプを形成した。   Next, as shown in FIG. 3B, mesa stripes having a width of 2 μm and a height of about 3 μm were formed by RIE (reactive ion etching) using SiO 2 (211) as a mask.

次に図3(c)に示すように、メサストライプの両側は、半絶縁性半導体結晶で埋め込んだ。本実施例3においては、半絶縁性埋込み層は、メサストライプの両側の側壁に接して基板面にかけて、TiをドープしたAlP/InP/AlSb/InP多層構造(212)を成長し、その上にRuドープInP埋込み層(213)を成長した。   Next, as shown in FIG. 3C, both sides of the mesa stripe were embedded with a semi-insulating semiconductor crystal. In the third embodiment, the semi-insulating buried layer grows a Ti-doped AlP / InP / AlSb / InP multilayer structure (212) over the substrate surface in contact with the side walls on both sides of the mesa stripe, on which A Ru-doped InP buried layer (213) was grown.

実施例1、2と同様に、InP埋込み層(213)には、Ru(ルテニウム)に替えて電子のみをトラップするFe(鉄)をドーパントとして用いることも可能である。   As in the first and second embodiments, Fe (iron) that traps only electrons can be used as a dopant in the InP buried layer (213) instead of Ru (ruthenium).

本実施例3においては、InPに対して歪補償構造となるAlP/AlSb多層構造のAlP層とAlSb層の間にInP層を挿入したAlP/InP/AlSb/InP多層構造とした点を特徴とする。   The third embodiment is characterized in that an AlP / InP / AlSb / InP multilayer structure in which an InP layer is inserted between an AlP layer of an AlP / AlSb multilayer structure that is a strain compensation structure for InP and an AlSb layer is used. To do.

チップ化し作製した半導体レーザの発振しきい値は、85℃で約16mA、光出力効率は、85℃で約24%であった。したがって、優れたな変調特性、光出力特性が得られた。   The oscillation threshold of the semiconductor laser fabricated as a chip was about 16 mA at 85 ° C., and the light output efficiency was about 24% at 85 ° C. Therefore, excellent modulation characteristics and light output characteristics were obtained.

以上の実施例では、半導体レーザ単体について述べたが、半導体レーザに光変調器を集積した集積素子にも有効な構造であることは言うまでもない。   In the above embodiments, a single semiconductor laser has been described, but it is needless to say that the structure is also effective for an integrated device in which an optical modulator is integrated in a semiconductor laser.

以上の実施例で詳細に説明したように、本発明によれば、Alを含む半導体結晶の量子井戸構造からなる活性層を高抵抗埋め込み層で埋込む場合、埋込み層にInP結晶より伝導帯バンドのエネルギーレベルが高く、p型ドーパントを補償するドーパントがドープされている半導体結晶、具体的にはTi(チタン)をドーピングしたAlPSbあるいは、AlP/AlSb多層構造、AlP/InP/AlSb/InP多層構造を用いることによって、キャリア(電子、ホール)のオーバーフローとp型ドーパント拡散による電流ブロック劣化を同時に抑制し、優れた素子特性を得ることができる。   As described in detail in the above embodiments, according to the present invention, when an active layer composed of a quantum well structure of a semiconductor crystal containing Al is embedded with a high-resistance buried layer, a conduction band is formed in the buried layer from an InP crystal. Semiconductor crystal with high energy level and doped with dopant to compensate for p-type dopant, specifically AlPSb doped with Ti (titanium), AlP / AlSb multilayer structure, AlP / InP / AlSb / InP multilayer structure By using this, it is possible to simultaneously suppress overflow of carriers (electrons, holes) and current block deterioration due to p-type dopant diffusion, and to obtain excellent device characteristics.

そのため、高性能な埋め込み型半導体光素子が得られるという顕著な効果を奏する。   Therefore, there is a remarkable effect that a high-performance embedded semiconductor optical device can be obtained.

1,101,201 n型InP基板
2,102,202 n型InPクラッド層
3,103,203 n型InAlGaAsクラッド層
4,104,204 n型InAlAsキャリアストップ(CS)層
5,105,205 ノンドープInAlGaAsSCH層
6,106,206 ノンドープInAlGaAs/InAlGaAs歪 MQW(多重量子井戸)活性層
7,107,207 ノンドープInAlGaAsSCH層
8,108,208 p型InAlAsキャリアストップ(CS)層
9,109,209 p型InPクラッド層
10,110,210 p型InGaAsPコンタクト層
11,111,211 SiO2マスク
12,112,212 TiドープのAlPSb、AlP/AlSb多層構造、あるいはAlP/InP/AlSb/InP多層構造
13,113,213 Ruドープ半絶縁性InP埋込み層
1,101,201 n-type InP substrate 2,102,202 n-type InP clad layer 3,103,203 n-type InAlGaAs clad layer 4,104,204 n-type InAlAs carrier stop (CS) layer 5,105,205 non-doped InAlGaAsSCH Layers 6, 106, 206 Non-doped InAlGaAs / InAlGaAs strained MQW (multiple quantum well) active layers 7, 107, 207 Non-doped InAlGaAs SCH layers 8, 108, 208 p-type InAlAs carrier stop (CS) layers 9, 109, 209 p-type InP cladding Layer 10, 110, 210 p-type InGaAsP contact layer 11, 111, 211 SiO2 mask 12, 112, 212 Ti-doped AlPSb, AlP / AlSb multilayer structure, or AlP / InP / AlSb / InP multilayer structure 13, 113, 213 Ru Doped semi-insulating InP buried layer

Claims (8)

第1の導電型をもつInP基板上に、少なくとも第1の導電型のクラッド層、活性層からなる活性領域、第2の導電型を有するクラッド層からなる積層体がメサストライプ状に加工されており、該メサストライプの両側の側壁に接して半導体結晶が埋め込まれた埋め込み型半導体光素子において、
少なくとも該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目がAlPとAlSbの半導体結晶を含むことを特徴とする半導体光素子。
On the InP substrate having the first conductivity type, a laminate composed of at least the first conductivity type cladding layer, the active region made of the active layer, and the cladding layer having the second conductivity type is processed into a mesa stripe shape. In an embedded semiconductor optical device in which a semiconductor crystal is embedded in contact with the side walls on both sides of the mesa stripe,
A semiconductor optical device, wherein at least a first layer of a buried layer made of the semiconductor crystal in contact with a side wall of the mesa stripe includes AlP and AlSb semiconductor crystals.
前記請求項1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶がAlPSb単層膜あるであることを特徴とする半導体光素子。   2. The semiconductor according to claim 1, wherein the semiconductor crystal including the AlP and AlSb semiconductor crystals in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is an AlPSb single layer film. Optical element. 前記請求項1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶がAlP/AlSb多層膜であることを特徴とする半導体光素子。   2. The semiconductor according to claim 1, wherein the semiconductor crystal including the first AlP and AlSb semiconductor crystals of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is an AlP / AlSb multilayer film. Optical element. 前記請求項1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶がAlP/InP/AlSb/InP多層膜であることを特徴とする半導体光素子。   2. The semiconductor crystal according to claim 1, wherein the semiconductor crystal including the AlP and AlSb semiconductor crystals in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is an AlP / InP / AlSb / InP multilayer film. A semiconductor optical device. 前記請求項1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶にチタン(元素記号:Ti)がドーピングされていることを特徴とする半導体光素子。   2. The semiconductor crystal according to claim 1, wherein the semiconductor crystal including the semiconductor crystal of AlP and AlSb in the first layer of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is doped with titanium (element symbol: Ti). A semiconductor optical device. 前記請求項1において、該メサストライプの側壁に接する該半導体結晶からなる埋め込み層の第1層目のAlPとAlSbの半導体結晶を含む半導体結晶上に積層される第2層目の半導体結晶が半絶縁性InP半導体結晶であることを特徴とする半導体光素子。   2. The semiconductor crystal according to claim 1, wherein the second layer semiconductor crystal stacked on the semiconductor crystal including the first layer AlP and AlSb semiconductor crystal of the buried layer made of the semiconductor crystal in contact with the side wall of the mesa stripe is a half. A semiconductor optical device comprising an insulating InP semiconductor crystal. 前記請求項6において、第2層目の半導体結晶である半絶縁性InP半導体結晶を半絶縁化するドーパントがルテニウム(元素記号:Ru)あるいは、鉄(元素記号:Fe)であることを特徴とする半導体光素子。   7. The dopant according to claim 6, wherein the dopant for semi-insulating the semi-insulating InP semiconductor crystal as the second layer semiconductor crystal is ruthenium (element symbol: Ru) or iron (element symbol: Fe). Semiconductor optical device. 第1の導電型をもつInP基板上に、少なくとも第1の導電型のクラッド層、活性層からなる活性領域、第2の導電性を有するクラッド層を積層成長する工程と、該積層した成長層をメサストライプ状に加工する工程と、該メサストライプの両側の側壁に接して半導体結晶を埋め込む工程において、
該メサストライプの側壁に接する第1層目のチタンをドーピングしたAlPとAlSbの半導体結晶を含む半導体結晶を成長する工程と、第2層目の半絶縁性InP半導体結晶を成長する工程を含むことを特徴とする半導体光素子の作製方法。
A step of laminating and growing at least a first conductivity type cladding layer, an active region comprising an active layer, and a second conductivity clad layer on an InP substrate having the first conductivity type; In a mesa stripe process and a process of embedding a semiconductor crystal in contact with the side walls on both sides of the mesa stripe,
A step of growing a semiconductor crystal including a first layer of titanium doped AlP and AlSb semiconductor crystals in contact with the side walls of the mesa stripe, and a step of growing a second layer semi-insulating InP semiconductor crystal. A method for producing a semiconductor optical device characterized by the above.
JP2015135374A 2015-07-06 2015-07-06 Semiconductor optical element and manufacturing method of the same Pending JP2017017284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015135374A JP2017017284A (en) 2015-07-06 2015-07-06 Semiconductor optical element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135374A JP2017017284A (en) 2015-07-06 2015-07-06 Semiconductor optical element and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2017017284A true JP2017017284A (en) 2017-01-19

Family

ID=57831399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015135374A Pending JP2017017284A (en) 2015-07-06 2015-07-06 Semiconductor optical element and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2017017284A (en)

Similar Documents

Publication Publication Date Title
JP3654435B2 (en) Semiconductor optical device and manufacturing method thereof
US7701993B2 (en) Semiconductor optical device and a method of fabricating the same
US20130182736A1 (en) Quantum cascade laser
JP2001352131A (en) DOPANT DIFFUSION BLOCKING FOR OPTOELECTRONIC DEVICE USING InAlAs OR InGaAlAs
JP2015015396A (en) Optical semiconductor element
JP4664725B2 (en) Semiconductor laser element
JP2009059918A (en) Optical semiconductor device
JP2016031970A (en) Optical semiconductor device
US8340147B2 (en) Laser diode
JP5649219B2 (en) Semiconductor device
JP2014045083A (en) Semiconductor optical element and semiconductor optical element manufacturing method
WO2020240644A1 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
JP2015141936A (en) Method of manufacturing semiconductor device
KR20120123123A (en) Opto-electronic device
JP2005286192A (en) Optically integrated device
JP4072937B2 (en) Semiconductor optical device
JP5185030B2 (en) Semiconductor structure and optical semiconductor device using the semiconductor structure
JP2008235519A (en) Optical semiconductor element and optical semiconductor element manufacturing method
JP2007066930A (en) Optical semiconductor device
JP2017017282A (en) Semiconductor optical element and manufacturing method of the same
JP3825652B2 (en) Semiconductor optical device
JP2011040632A (en) Semiconductor optical element
JP2005209909A (en) Semiconductor optical element and its manufacturing method
JP2017017284A (en) Semiconductor optical element and manufacturing method of the same
JP4072938B2 (en) Semiconductor optical device and manufacturing method thereof