JP2017017093A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017017093A JP2017017093A JP2015129905A JP2015129905A JP2017017093A JP 2017017093 A JP2017017093 A JP 2017017093A JP 2015129905 A JP2015129905 A JP 2015129905A JP 2015129905 A JP2015129905 A JP 2015129905A JP 2017017093 A JP2017017093 A JP 2017017093A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- semiconductor substrate
- layer
- mold
- step structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
図1は、第1の実施形態の半導体装置の製造方法の各工程を模式的に示す図である。半導体基板10を用意する(図1(A))。半導体基板10の表面にレジスト層12を形成する(図1(B))。レジスト層12は、光硬化性の樹脂で構成される。
図3は、第2の実施形態の半導体装置の製造方法の各工程を示す図で有る。既述の実施形態に対応する構成要素には同一の符号を付している。本実施形態においては、半導体基板10の表面に絶縁層11が形成され、更に、絶縁層11の表面にレジスト層12が形成される(図3(A))。半導体基板10の表面に、所定の配線領域(図示せず)あるいは配線層(図示せず)が形成されていても良い。絶縁層11は、例えば、TEOS(Tetra Ethyl Ortho Silicate)を原料にして、CVD法により半導体基板10の表面に形成される。レジスト層12は、例えば、光硬化性の樹脂で構成される。
Claims (5)
- 半導体基板上に被加工対象層を形成する工程と、
前記被加工対象層上にレジスト層を形成する工程と、
前記半導体基板から前記レジスト層に向かう垂直方向において、第1の面と、前記第1の面より前記半導体基板側に位置する第2の面を有するモールドを前記レジスト層に当接した状態でナノインプリントリソグラフィ法により、前記レジスト層に第3の面と、前記第3の面より前記半導体基板側に位置する第4の面を形成する工程と、
前記第3の面及び前記第4の面を有する前記レジスト層を前記被加工対象層の表面に形成した状態でエッチング処理を行い、前記垂直方向において、前記被加工対象層に第5の面と、前記第5の面より半導体基板側に位置する第6の面を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記第5の面と前記第6の面を有する前記被加工対象層の表面に配線層を形成する工程を更に具備する請求項1に記載の半導体装置の製造方法。
- 前記被加工対象層に前記垂直方向において、所定の高低差を形成する場合に、前記所定の高低差に前記エッチング処理における前記レジスト層のエッチングレートと前記被加工対象層のエッチングレートの比を乗じた値を有する高低差を前記レジスト層に形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記レジスト層は光硬化性の樹脂で構成され、前記モールドを前記レジスト層に当接した状態で紫外光を照射して前記レジスト層を硬化させることを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 半導体基板上に、前記半導体基板の表面に直交する断面において、第1の面と前記第1の面より前記半導体基板側に位置する第2の面を有するレジスト層を形成する工程と、
前記レジスト層を前記半導体基板上に形成した状態でエッチング処理を行い、前記半導体基板に前記レジスト層の高低差を反映した高低差を形成する工程と、
を具備し、前記第1の面及び前記第2の面を有する前記レジスト層は、第3の面と、前記第3の面より前記半導体基板側に位置する第4の面を有するモールドを前記レジスト層に当接した状態で前記レジスト層を硬化させるナノインプリントリソグラフィ法を用いて形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129905A JP2017017093A (ja) | 2015-06-29 | 2015-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129905A JP2017017093A (ja) | 2015-06-29 | 2015-06-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017017093A true JP2017017093A (ja) | 2017-01-19 |
Family
ID=57828285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015129905A Pending JP2017017093A (ja) | 2015-06-29 | 2015-06-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017017093A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286182A (ja) * | 1999-03-30 | 2000-10-13 | Semiconductor Leading Edge Technologies Inc | 位相シフトマスクの製造方法 |
JP2005012056A (ja) * | 2003-06-20 | 2005-01-13 | Nec Electronics Corp | 化学増幅型レジストの解像度の評価用パターンおよび評価方法 |
US7148142B1 (en) * | 2004-06-23 | 2006-12-12 | Advanced Micro Devices, Inc. | System and method for imprint lithography to facilitate dual damascene integration in a single imprint act |
JP2007521645A (ja) * | 2003-05-08 | 2007-08-02 | フリースケール セミコンダクター インコーポレイテッド | インプリント・リソグラフィによる単一デュアルダマシン製法 |
US20080003818A1 (en) * | 2006-06-30 | 2008-01-03 | Robert Seidel | Nano imprint technique with increased flexibility with respect to alignment and feature shaping |
-
2015
- 2015-06-29 JP JP2015129905A patent/JP2017017093A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286182A (ja) * | 1999-03-30 | 2000-10-13 | Semiconductor Leading Edge Technologies Inc | 位相シフトマスクの製造方法 |
JP2007521645A (ja) * | 2003-05-08 | 2007-08-02 | フリースケール セミコンダクター インコーポレイテッド | インプリント・リソグラフィによる単一デュアルダマシン製法 |
JP2005012056A (ja) * | 2003-06-20 | 2005-01-13 | Nec Electronics Corp | 化学増幅型レジストの解像度の評価用パターンおよび評価方法 |
US7148142B1 (en) * | 2004-06-23 | 2006-12-12 | Advanced Micro Devices, Inc. | System and method for imprint lithography to facilitate dual damascene integration in a single imprint act |
US20080003818A1 (en) * | 2006-06-30 | 2008-01-03 | Robert Seidel | Nano imprint technique with increased flexibility with respect to alignment and feature shaping |
JP2009543334A (ja) * | 2006-06-30 | 2009-12-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102637883B1 (ko) | 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용 | |
US10049892B2 (en) | Method for processing photoresist materials and structures | |
KR20180045892A (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
JP6441162B2 (ja) | テンプレート基板、テンプレート基板作製方法、パターン形成方法 | |
JP2006524919A (ja) | インプリント・リソグラフィを使用した段階的構造体の形成方法 | |
US9087875B2 (en) | Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material | |
US8709955B2 (en) | Pattern transfer apparatus and method for fabricating semiconductor device | |
US9028639B2 (en) | Method of manufacturing stamp for plasmonic nanolithography apparatus and plasmonic nanolithography apparatus | |
US20120241409A1 (en) | Pattern formation method | |
JP2014237632A5 (ja) | ||
US9627218B2 (en) | Pattern forming method and manufacturing method for semiconductor device | |
JP2019212674A (ja) | インプリント装置、インプリント方法および物品製造方法 | |
CN106504975B (zh) | 提高关键尺寸精确性的方法 | |
US10553443B2 (en) | Pattern formation method | |
JP2017017093A (ja) | 半導体装置の製造方法 | |
US10813223B2 (en) | Piezochromic stamp | |
KR102382260B1 (ko) | 광학 유리요소를 생산하기 위한 방법 | |
JP4899638B2 (ja) | モールドの製造方法 | |
JP2019121694A (ja) | インプリント装置、インプリント方法および物品製造方法 | |
KR102654554B1 (ko) | 임프린트 장치 및 물품 제조 방법 | |
CN106610563B (zh) | 掩膜版及双重图形化法的方法 | |
CN103258795A (zh) | 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法 | |
JP6015140B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
US8278026B2 (en) | Method for improving electron-beam | |
KR101777772B1 (ko) | 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181225 |