JP2017011796A - スイッチング電源の制御装置および制御方法 - Google Patents

Abstract

【課題】誤差電圧を高精度に補正して、出力電圧の安定供給を図る。
【解決手段】出力電圧誤差検出部２ａは、２次巻線Ｌ２と同じ巻数の補助巻線Ｌａｕｘで発生する補助巻線電圧Ｖａｕｘを、２次側導通期間の開始タイミングから一定時間経過したタイミングで出力する。補正量算出部２ｂは、２次側導通期間に流れる２次側電流Ｉｓによって発生する２次側電圧降下分を、２次側導通期間の開始タイミングにおける１次側電流Ｉｐにもとづいて算出し、算出結果を出力電圧の目標値に対する補正量として出力する。基準電圧生成部２ｃは、目標電圧に補正量を加えた基準電圧Ｖｒｅｆを生成する。制御部２ｄは、一定時間遅延後の補助巻線電圧Ｖａｕｘと、基準電圧Ｖｒｅｆとの誤差を小さくするフィードバック信号を生成する。ＰＷＭ信号生成部２ｅは、フィードバック信号に応じてＰＷＭ信号を制御してスイッチング素子１２のスイッチングを調整し、出力電圧を一定に制御する。
【選択図】図１

Description

本技術は、スイッチング電源の制御装置および制御方法に関する。

スイッチング電源のＡＣ（Alternate Current）／ＤＣ（Direct Current）コンバータの回路方式として、フライバック方式が広く採用されている。
フライバック方式のスイッチング電源は、トランスおよびスイッチングトランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を有し、ＡＣ入力電圧をダイオードブリッジにて整流した電圧から、所望のＤＣの出力電圧を得ている。

また、このようなＡＣ／ＤＣコンバータでは、ＡＣ入力電圧や負荷の変動、または温度変化などの要因に対して、出力電圧の安定供給を行うために、制御回路が備えられている。

制御回路は、トランスの１次側に配置されており、トランス２次側の出力電圧の情報にもとづき、ＭＯＳＦＥＴのスイッチングのフィードバック制御を行って、出力電圧を一定に保っている。

このように２次側から１次側へ出力電圧情報を送るため、従前のフライバック方式のスイッチング電源では、出力電圧誤差増幅器（シャントレギュレータ）とフォトカプラなどの絶縁素子が用いられていた。

一方、近年では、コスト削減や部品点数削減等のため、出力誤差増幅器とフォトカプラを用いず、トランスの補助巻線で発生する電圧を用いて出力電圧のフィードバックを行う電源が開発されており、１次側制御フライバック電源などと呼ばれている。

従来の１次側制御フライバック電源の技術としては、例えば、２次側電流のゼロとなるタイミングで１次側電圧を検出して２次側電圧の損失分を補正し、出力電圧の制御を行う技術が提案されている（特許文献１）。

また、補助巻線に発生する検出電圧と基準値との比較結果により、検出期間を決定し、検出期間内で２つのパルスでサンプリングした一方の検出電圧を出力する技術が提案されている（特許文献２）。

特表２０１０−５２１９５４号公報 特開２０１３−１２１２１４号公報 米国特許出願公開第２０１０／０２４６２１６号明細書

フライバック電源は、出力電圧がねらいの値となるよう制御を行う。１次側制御フライバック電源でも、トランスに補助巻線を備えて、理想的にはその補助巻線により出力電圧に対応する電圧を得、その電圧を用いて出力電圧の制御を行っている。具体的には例えば、トランスの２次巻線の巻数と、補助巻線との巻数とを同じにして、出力電圧に対応する電圧を補助巻線で発生させ、２次側導通期間においてその補助巻線電圧を検出することで、ＰＷＭ制御回路によって出力電圧制御を行っている。

しかし、実際には２次側にあるダイオードによる電圧降下などがあることから出力電圧は目標値からずれ、誤差を生じてしまう。
そのため、単純な１次側制御フライバック電源の制御回路では、この誤差補正は行わず高精度を必要としない用途に使われる。一方、この誤差を補正する手段も提案されている。例えば、特許文献１では、２次側導通期間に複数回補助巻線電圧をサンプリングし、２次側電流がゼロとなり補助巻線電圧が低下し始める直前のサンプリング結果を用いて制御を行うようにしている。またその他の例として特許文献３に開示されているように、補助巻線電圧の時間経過による傾きを監視し、２次側電圧がゼロとなり、補助巻線電圧の傾きが大きく変化した時点の補助巻線電圧を用いて制御を行うものも知られている。これらはいずれも補助電圧が急峻に低下するタイミングを検出することで、２次側電流がゼロになったのを判断し、その直前の補助巻線電圧を用いて制御を行うようにしたものである。

これら先行技術では、２次側電流がスイッチング周期ごとにゼロになる電流不連続モード（以下「ＤＣＭ」と呼ぶ）動作の場合には２次側における損失分を除去して高精度の出力制御が期待できる。しかしながら、入力電圧が低い条件であったり、負荷電流が大きい条件であったりすると、電流連続モード（以下「ＣＣＭ」と呼ぶ）での動作が起こり得る。この場合、上述の先行技術においては補助巻線電圧が急峻に低下するタイミングでは、２次側電流はゼロになっておらず、２次側損失による誤差を除去しきれないという課題があった。

本発明はこのような点に鑑みてなされたものであり、誤差電圧を高精度に補正して、出力電圧の安定供給を実現したスイッチング電源の制御装置および制御方法を提供することを目的とする。

上記課題を解決するために、スイッチング素子のオンオフにもとづき、トランスを挟んで１次側の入力電圧を２次側の直流の出力電圧に変換して負荷に供給するスイッチング電源の制御装置が提供される。このスイッチング電源の制御装置は、出力電圧誤差検出部、補正量算出部、基準電圧生成部、制御部およびＰＷＭ制御部を有する。

出力電圧誤差検出部は、トランスの２次巻線と同じ巻数の補助巻線で発生する補助巻線電圧を、トランスの２次側導通期間の開始タイミングから一定時間経過したタイミングで出力する。補正量算出部は、２次側導通期間に流れる２次側電流によって発生する２次側電圧降下分を、２次側導通期間の開始タイミングにおける、１次側に位置するスイッチング素子に流れる１次側電流にもとづいて算出し、算出結果を出力電圧の目標値に対する補正量として出力する。基準電圧生成部は、出力電圧の目標電圧に、補正量に相当する電圧を加えた基準電圧を生成する。制御部は、一定時間遅延後の補助巻線電圧と、基準電圧との誤差が小さくなるようにフィードバック制御をして、フィードバック信号を生成する。ＰＷＭ制御部は、フィードバック信号に応じてＰＷＭ信号を制御してスイッチング素子のスイッチングを調整し、出力電圧を一定に制御する。

また、スイッチング素子のオンオフにもとづき、トランスを挟んで１次側の入力電圧を２次側の直流の出力電圧に変換して負荷に供給するスイッチング電源の制御方法が提供される。このスイッチング電源の制御方法は、トランスの２次巻線と補助巻線で発生する補助巻線電圧を、トランスの２次側導通期間の開始タイミングから一定時間経過後に検出、保持する。２次側導通期間の開始タイミングにおける、１次側に位置するスイッチング素子に流れる１次側電流を検出する。２次側導通期間に流れる２次側電流によって発生する２次側での電圧降下分を、１次側電流にもとづいて算出して、算出結果を出力電圧の目標値に対する補正量とする。出力電圧の目標電圧、補正量に相当する電圧との加算電圧である基準電圧を生成する。一定時間遅延後に検出、保持した補助巻線電圧と、基準電圧との誤差が小さくなるように制御して、スイッチング素子のスイッチングを調整し、出力電圧を一定に制御する。

目標電圧に対する出力電圧誤差を高精度に補正して、出力電圧の安定供給を図ることが可能になる。

スイッチング電源の構成例を示す図である。 １次側制御フライバック電源の構成例を示す図である。 １次側制御フライバック電源の理想的な動作の波形を示す図である。 １次側制御フライバック電源の実動作の波形を示す図である。 １次側制御フライバック電源の実動作の波形を示す図である。 スイッチング電源の制御装置の構成例を示す図である。 フライバック方式スイッチング電源の構成例を示す図である。 スイッチング電源の制御装置の構成例を示す図である。 スイッチング電源の制御装置の構成例を示す図である。 動作波形のタイミングチャートを示す図である。 スイッチング電源の制御装置の構成例を示す図である。 スイッチング電源の制御装置の構成例を示す図である。 スイッチング電源の制御装置の構成例を示す図である。

以下、実施の形態について図面を参照して説明する。図１はスイッチング電源の構成例を示す図である。スイッチング電源１は、トランス１０、ブリッジ回路１１、スイッチング素子１２、入力コンデンサＣ１、ダイオードＤｓ、出力コンデンサＣ２、抵抗Ｒｄおよび制御装置２を備える。

ブリッジ回路１１は、ＡＣ電圧源ａ１から出力された交流電圧を整流する。入力コンデンサＣ１は、整流電圧を平滑化して直流電圧に変換する。
トランス１０は、１次巻線Ｌ１、２次巻線Ｌ２および補助巻線Ｌａｕｘを含み、１次側で発生したエネルギーを２次側に伝達する。ダイオードＤｓは、２次巻線Ｌ２で発生した電圧を整流する。

出力コンデンサＣ２は、整流電圧を平滑化する。平滑化された電圧は、スイッチング電源１の出力端子に接続されている負荷５に供給される。抵抗Ｒｄは、無負荷時に出力電圧が上昇しすぎないように放電するための抵抗であって、ブリーダ抵抗などと呼ばれるものである。

補助巻線Ｌａｕｘは、２次巻線Ｌ２と同じ方向に巻かれた巻線であり、補助巻線Ｌａｕｘで生じた補助巻線電圧Ｖａｕｘは、制御装置２に送られる。Ｃｓ信号は、スイッチング素子１２に流れる１次側電流に相当する電圧であって、同様に制御装置２に送られる。

制御装置２は、出力電圧誤差検出部２ａ、補正量算出部２ｂ、基準電圧生成部２ｃ、制御部２ｄおよびＰＷＭ信号生成部２ｅを含む。
出力電圧誤差検出部２ａは、トランス１０の２次巻線Ｌ２と同じ巻数の補助巻線Ｌａｕｘで発生する補助巻線電圧Ｖａｕｘについて、トランス１０の２次側導通期間の開始タイミングから一定時間経過したタイミングで補助巻線電圧をサンプルホールドして出力する。

補正量算出部２ｂは、２次側導通期間に流れる２次側電流Ｉｓによって発生する２次側電圧Ｖ２から出力電圧端子までの電圧降下分を、２次側導通期間の開始タイミングにおける、１次側に位置するスイッチング素子１２に流れる１次側電流Ｉｐにもとづいて算出し、算出結果を出力電圧の目標値に対する補正量として出力する。

基準電圧生成部２ｃは、出力電圧の目標電圧値に補正量に相当する電圧を加算した基準電圧Ｖｒｅｆを生成する。制御部２ｄは、出力電圧誤差検出部２ａから出力された一定時間遅延後の補助巻線電圧と、基準電圧Ｖｒｅｆとの誤差が小さくなるように制御してフィードバック信号（電圧）を生成する。ＰＷＭ信号生成部２ｅはフィードバック電圧に応じてＰＷＭ信号を生成し、スイッチング素子１２のスイッチングを調整し、出力電圧を一定に制御する。

次に本発明の技術の詳細を説明する前に、一般的な１次側制御フライバック電源の構成およびその課題について説明する。
図２は１次側制御フライバック電源の構成例を示す図である。１次側制御フライバック電源１ａは、ブリッジ回路１１、コンデンサＣ１〜Ｃ３、抵抗Ｒ１〜Ｒ５、Ｒｄ、ダイオードＤ１、Ｄｓ、トランス１０、スイッチング素子Ｍ１および制御ＩＣ（Integrated Circuit）２００ａを備える。制御ＩＣの電源の供給は図示しないが、ブリッジダイオードの高電位側出力端子や補助巻線電圧を整流した出力端子、または外部の電源装置などから電源を供給して使用する。

制御ＩＣの電源の供給は図示しないが、ブリッジダイオードの高電位側出力端子や補助巻線電圧を整流した出力端子、または外部の電源装置などから電源を供給して使用する。
なお、スイッチング素子Ｍ１には、ＮＭＯＳトランジスタが使用されている（ＩＧＢＴや、バイポーラトランジスタでも可）。

また、トランス１０は、１次巻線Ｌ１、２次巻線Ｌ２を含み、さらに補助巻線Ｌａｕｘを有している。
回路素子の接続関係を記すと、ブリッジ回路１１の２つの入力端子は、ＡＣ電圧入力端子１００ａに接続する。ブリッジ回路１１の正極側出力端子は、コンデンサＣ１の正極側端子、抵抗Ｒ２の一方の端子、コンデンサＣ３の一端およびトランス１０の１次巻線Ｌ１の一端に接続する。

ブリッジ回路１１の負極側出力端子は、コンデンサＣ１の負極側端子とグランド（以下、ＧＮＤと表記）に接続する。抵抗Ｒ２の他端は、コンデンサＣ３の他端および抵抗Ｒ１の一端に接続する。

抵抗Ｒ１の他端は、ダイオードＤ１のカソードに接続し、ダイオードＤ１のアノードは、１次巻線Ｌ１の他端、スイッチング素子Ｍ１のドレインに接続する。なお、Ｒ１、Ｒ２、Ｃ３、Ｄ１で形成されるスナバ回路はこの構成に限定するものではない。

トランス１０の補助巻線Ｌａｕｘの一端は、抵抗Ｒ３の一端に接続し、補助巻線Ｌａｕｘの他端は、ＧＮＤに接続する。制御ＩＣ２００ａの端子Ｖｓは、抵抗Ｒ３の他端と、抵抗Ｒ４の一端と接続し、抵抗Ｒ４の他端は、ＧＮＤに接続する。

制御ＩＣ２００ａの端子Ｃｓは、スイッチング素子Ｍ１のソースおよび抵抗Ｒ５の一端に接続し、抵抗Ｒ５の他端は、ＧＮＤに接続する。制御ＩＣ２００ａの端子Ｖｐｗｍは、スイッチング素子Ｍ１のゲートに接続し、制御ＩＣ２００ａのＧＮＤ端子は、ＧＮＤに接続する。

トランス１０の２次巻線Ｌ２の一端は、ダイオードＤｓのアノードに接続し、ダイオードＤｓのカソードは、コンデンサＣ２の一端、抵抗Ｒｄの一端およびＤＣ電圧出力端子１００ｂの一方の端子に接続する。

２次巻線Ｌ２の他端は、コンデンサＣ２の他端、抵抗Ｒｄの他端およびＤＣ電圧出力端子１００ｂの他方の端子およびＧＮＤに接続する。なお、ＤＣ電圧出力端子１００ｂの２つの端子には、接地された負荷５が接続される。

ここで、ブリッジ回路１１は、ＡＣ電圧入力端子１００ａから入力された交流電圧を整流する。コンデンサＣ１は、整流電圧を平滑化して直流電圧に変換し、１次巻線Ｌ１には電圧Ｖ１が生じる。

２次側に配置されたダイオードＤｓは、２次巻線Ｌ２で発生した電圧Ｖ２を整流する。コンデンサＣ２は、整流電圧を平滑化し、平滑化後の電圧は、負荷５に供給される。抵抗Ｒｄは、無負荷時に出力電圧が上昇しすぎないように放電するための抵抗であって、ブリーダ抵抗などと呼ばれるものである。

また、１次巻線Ｌ１に発生する電圧Ｖ１と、２次巻線Ｌ２に発生する電圧Ｖ２とは逆極性であり、補助巻線Ｌａｕｘに発生する電圧Ｖａｕｘと、２次巻線Ｌ２に発生する電圧Ｖ２とは同極性である。

動作について説明する。１次側制御フライバック電源１ａでは、２次巻線Ｌ２と同じ方向に巻かれ、１次側のＧＮＤに接地した補助巻線Ｌａｕｘを有しており、補助巻線Ｌａｕｘの両端電圧（またはその分圧電圧）が、制御ＩＣ２００ａの出力電圧検出端子Ｖｓに送られる。

制御ＩＣ２００ａは、出力電圧の設定値となる基準電圧の発生機能を内蔵しており、基準電圧と、補助巻線Ｌａｕｘを通じて出力電圧検出端子Ｖｓに入力された電圧との差分信号を検出する。

そして、制御ＩＣ２００ａは、その差分信号と、電流検出端子Ｃｓに入力される電流情報とを用いて、ＰＷＭ信号を生成し、端子ＶｐｗｍからＰＷＭ信号を出力する。
ＰＷＭ信号は、ゲート信号として、スイッチング素子Ｍ１のゲートに入力される。スイッチング素子Ｍ１は、ＰＷＭ信号にもとづいてオン、オフする。このような動作により、出力電圧を目標値に整定させるＰＷＭ制御が行われる。

図３は１次側制御フライバック電源の理想的な動作の波形を示す図である。なお、“Ｔｓｗ”は、スイッチング素子Ｍ１のオン、オフのスイッチング周期である。
スイッチング素子Ｍ１のゲート信号Ｖｇが高電位レベル（Ｈレベル）になると、スイッチング素子Ｍ１は、オン状態になって、図２に示すような１次側電流Ｉｐが流れる。

なお、１次巻線Ｌ１は、インダクタンス成分を有しているから、１次側電流Ｉｐは、スイッチング素子Ｍ１がオン状態の間は、時間経過と共に三角波状に上昇する。また、２次巻線Ｌ２は、１次巻線Ｌ１とは巻方向が逆なので、スイッチング素子Ｍ１がオン状態の間は、２次巻線Ｌ２には２次側電流Ｉｓは流れない。

時間Ｔｏｎ経過後、ゲート信号Ｖｇが低電位レベル（Ｌレベル）になると、スイッチング素子Ｍ１はオフ状態となって、１次側電流Ｉｐは流れなくなる。すると、トランス１０に溜めこまれたエネルギーが２次側へ移行して２次側が導通するので、２次側電流Ｉｓが流れる。２次側電流Ｉｓは、時間経過とともに下降する形状となる。

２次側導通期間Ｔｄにおいて、２次側のダイオードＤｓでの電圧降下をゼロとすると、２次巻線Ｌ２の両端にかかる２次側電圧は、出力電圧と等しくなり、図３に示すようなフラットな波形となる（出力コンデンサＣ２の容量は十分大きいものとする）。

一方、補助巻線Ｌａｕｘには、２次巻線Ｌ２との巻数比に比例した電圧Ｖａｕｘが生じる。時刻ｔにおける補助巻線Ｌａｕｘの両端電圧Ｖａｕｘ（ｔ）は、以下の式（１）で求められる。

Ｖａｕｘ（ｔ）＝（Ｎａｕｘ／Ｎ２）×Ｖ２（ｔ）・・・（１）
ここで、Ｎ２は２次巻線Ｌ２の巻数、Ｎａｕｘは補助巻線Ｌａｕｘの巻数、Ｖ２（ｔ）は２次巻線Ｌ２の両端電圧である。

式（１）において、２次巻線Ｌ２の巻数Ｎ２と、補助巻線Ｌａｕｘの巻数Ｎａｕｘとを同じにすると（Ｎ２＝Ｎａｕｘ）、２次側導通期間Ｔｄには、補助巻線Ｌａｕｘにも出力電圧相当の電圧が現れることになる（Ｖａｕｘ＝Ｖ２）。

したがって、制御ＩＣ２００ａは、２次側導通期間Ｔｄにおいて、補助巻線電圧Ｖａｕｘを検出することで、２次側で発生する出力電圧情報を得ることができ、出力電圧情報に応じたＰＷＭ制御を行うことができる。

次に１次側制御フライバック電源１ａの課題について説明する。２次側電圧Ｖ２と、出力電圧との関係は、２次側の回路構成上、実際には２次側での電圧降下分が含まれるので、これらのパラメータを考慮しなければならない。

２次側電圧降下分のパラメータを考慮した場合の、２次側電圧Ｖ２と、出力電圧Ｖｏｕｔとの関係は、式（２）で表わされる。
Ｖ２（ｔ）＝Ｖｏｕｔ（ｔ）＋ＶＦ０＋ｒ×Ｉｓ（ｔ）・・・（２）
ここで、ＶＦ０は、Ｉｓ＝０ＡのときのダイオードＤｓの電圧降下分である。また、Ｉｓ（ｔ）は、図２に示すような方向に流れる２次側電流であり、ｒは、ダイオードＤｓの抵抗および２次側の出力電圧経路における等価的な抵抗成分である。

一方、２次側電圧Ｖ２（ｔ）を出力電圧の目標出力値Ｖｏｕｔ_setとすると、式（２）は、式（３）のように書ける。
Ｖｏｕｔ（ｔ）＝Ｖｏｕｔ_set−ＶＦ０−ｒ×Ｉｓ（ｔ）・・・（３）
式（３）中の、第２項のＶＦ０と、第３項のｒ×Ｉｓ（ｔ）とが、誤差電圧（２次側電圧降下分）であり、目標出力値Ｖｏｕｔ_setから、これらの誤差電圧を減算した値が、出力電圧Ｖｏｕｔになっていることがわかる。

したがって、制御ＩＣ２００ａが、出力電圧Ｖｏｕｔを正確に認識するためには、出力電圧検出端子Ｖｓに入力される補助巻線電圧Ｖａｕｘに対して、第２項のＶＦ０と、第３項のｒ×Ｉｓ（ｔ）との誤差を補正することが重要となる。

第２項のＶＦ０の誤差分は、Ｉｓ＝０ＡのときのダイオードＤｓの電圧降下分であるから、固定値として扱うことができる。しかし、第３項のｒ×Ｉｓ（ｔ）の誤差分は、動作中の負荷電流等によりＩｓ（ｔ）が変化する。このため、第３項は、可変する電圧降下分であり、動的な補正を要することになる。

第３項の誤差電圧を除去するために、従来では、例えば、２次側電流Ｉｓがゼロになったときの補助巻線電圧Ｖａｕｘを用いて、出力電圧制御を行う対策が提案されている（例えば、上述の特許文献１）。

この方法では、補助巻線電圧Ｖａｕｘが急峻に低下する直前のタイミングを検知することで、２次側電流Ｉｓがゼロになったと判定する。そして、２次側電流Ｉｓがゼロのときの補助巻線電圧Ｖａｕｘを用いて出力電圧制御を行うものである。

図４は１次側制御フライバック電源の実動作の波形を示す図である。２次側電流Ｉｓがスイッチング周期Ｔｓｗ中にゼロになる電流不連続モード（ＤＣＭ：Discontinuous Current Mode）の動作波形を示している。

制御ＩＣ２００ａは、Ｉｓ＝０Ａになる２次側導通期間Ｔｄが終了する直前の補助巻線電圧Ｖａｕｘを検出し、出力電圧検出端子Ｖｓに入力する。
タイミングｔ１のときの補助巻線電圧Ｖａｕｘは、Ｉｓ＝０Ａのため、式（２）はＶｏｕｔ（ｔ１）＋ＶＦ０となるから、補正すべき誤差はＶＦ０のみとなる。ＶＦ０は、上述のように固定値であり、容易に補正することが可能である。

このようにして、２次側電流Ｉｓがゼロのときの補助巻線電圧Ｖａｕｘを用いて、２次側電圧降下分の誤差を除去している。しかし、この方法は、ＤＣＭの動作時には有効ではあるが、電流連続モード（ＣＣＭ：Continuous Current Mode）の動作時には、２次側電圧降下分を完全には除去できないという問題がある。

図５は１次側制御フライバック電源の実動作の波形を示す図である。２次側電流Ｉｓがスイッチング周期Ｔｓｗ中にゼロにはならないＣＣＭの動作波形を示している。
なお、ＣＣＭでは、２次側電流Ｉｓが流れている途中で（２次側電流Ｉｓがゼロになっていない途中で）、１次側がオンして１次側電流Ｉｐが流れるような動作になる。

２次側導通期間Ｔｄにおいて、制御ＩＣ２００ａは、２次側導通期間Ｔｄの終了時刻であるタイミングｔ１のときに、出力電圧検出端子Ｖｓに入力される補助巻線電圧Ｖａｕｘを検出する。

この場合、タイミングｔ１で、２次側電流Ｉｓは０Ａにはなっていない。Ｉｓ≠０Ａであるので、このときのＶａｕｘ（ｔ１）は、式（２）からＶｏｕｔ（ｔ１）＋ＶＦ０＋ｒ×Ｉｓ（ｔ１）であり、第３項の誤差電圧分が含まれていることになる。

全動作範囲でＤＣＭ動作となる仕様のスイッチング電源もあるが、負荷電流が大きい条件ではＣＣＭ動作となる仕様のスイッチング電源もある。
したがって、後者のような仕様のスイッチング電源に適用する場合、２次側導通期間Ｔｄの区間内で補助巻線電圧Ｖａｕｘが最も低下したときのタイミングを検知して、出力電圧制御を行う方法では、ＣＣＭ動作時には、２次側電流Ｉｓはゼロにはなっていないため、２次側電圧降下による誤差を除去しきれないという問題がある。

本技術はこのような点に鑑みてなされたものであり、ＤＣＭおよびＣＣＭのいずれのモードにおいても高精度な出力電圧を実現したスイッチング電源の制御装置および制御方法を提供するものである。

次に本発明の技術であるスイッチング電源の制御装置の構成および動作原理について説明する。図６はスイッチング電源の制御装置の構成例を示す図である。スイッチング電源の制御装置２０は、ＰＷＭ制御部２１０、補正制御部２２０、基準電圧生成部２３０およびドライバＤｒを備える。

ＰＷＭ制御部２１０は、遅延部２１１、出力電圧誤差検出部２１２、制御部２１３およびＰＷＭ生成部２１４を含む。補正制御部２２０は、１次側電流検出部２２１と補正量演算部２２２を含み、基準電圧生成部２３０は、演算器２３１を含む。

なお、ＰＷＭ制御部２１０は、図１に示す出力電圧誤差検出部、制御部２ｄ、ＰＷＭ信号生成部の機能を実現する。補正制御部２２０は、図１に示す補正量算出部２ｂの機能を実現する。基準電圧生成部２３０は、図１に示す基準電圧生成部２ｃの機能を実現する。

ここで、制御装置２０は、２次側導通期間の開始タイミングから一定時間Ｔｓｈの経過後に検出した補助巻線電圧Ｖａｕｘを用いて出力電圧制御を行う。
なお、２次側導通期間の開始タイミング（１次側導通期間の終了タイミング）は、ＰＷＭ生成部２１４から出力されるＰＷＭ信号Ｖｐｗｍ０が、Ｌレベルになる瞬間のタイミングに相当する。

このため、遅延部２１１は、ＰＷＭ生成部２１４から出力されるＰＷＭ信号Ｖｐｗｍ０を一定時間Ｔｓｈだけ遅延して出力し、また、出力電圧誤差検出部２１２は、出力電圧検出端子Ｖｓから入力される補助巻線電圧Ｖａｕｘを、遅延部２１１からの出力信号でラッチしている。これにより、２次側導通期間の開始タイミングから一定時間Ｔｓｈ経過後の補助巻線電圧Ｖａｕｘの検出を行っている。

また、制御装置２０は、良好な出力電圧精度を得るために、上述した２次側電流Ｉｓによる２次側電圧降下分（ｒ×Ｉｓ（Ｔｓｈ））の補正を行うものである。以下、２次側電圧降下分の補正制御について詳しく説明する。

まず、１次側電流検出部２２１では、ＰＷＭ信号Ｖｐｗｍ０がＬレベルになるときの１次側電流Ｉｐ_pk（１次側電流のピーク値）を認識する。１次側電流Ｉｐ_pkから、以下の式（４）を用いて、２次側導通期間の開始時の２次側電流Ｉｓ_pk（２次側電流のピーク値）が算出される。

Ｉｓ_pk＝（Ｎ１／Ｎ２）×Ｉｐ_pk・・・（４）
また、トランス１０の２次巻線Ｌ２のインダクタンスＬｓは、トランス１０の１次巻線Ｌ１のインダクタンスＬｐと、巻数比（Ｎ２／Ｎ１）とから、以下の式（５）で算出される。

Ｌｓ＝（Ｎ２／Ｎ１）²×Ｌｐ・・・（５）
さらに、２次側導通期間の開始から時間Ｔｓｈ経過後の２次側電流Ｉｓ（Ｔｓｈ）は、以下の式（６）で算出される。

Ｉｓ（Ｔｓｈ）＝Ｉｓ_pk−（Ｖｏｕｔ／Ｌｓ）×Ｔｓｈ・・・（６）
そして、式（４）〜（６）を式（３）に代入することで、時間Ｔｓｈにおける出力電圧Ｖｏｕｔ（Ｔｓｈ）は、式（７）で表すことができる。

式（７）の第２項は、２次側電圧降下による電圧降下分に相当し、第２項をＶｏｕｔ_corrと置くと式（８）となる。

式（７）の目標出力電圧値Ｖｏｕｔ_setに、式（８）に示す電圧降下分の補正量Ｖｏｕｔ_corrを加算することで、出力電圧値を目標出力値に補正することができる。
ここで、式（８）のうち、装置動作中に変化するパラメータは、１次側電流Ｉｐ_pkのみである。したがって、１次側電流検出部２２１が１次側電流Ｉｐ_pkを検出し、補正量演算部２２２が式（８）に相当する演算を行うことで、補正量を決定する。

また、基準電圧生成部２３０は、演算器２３１を備えており、演算器２３１は、出力目標値Ｖｏｕｔ_setに、補正量演算部２２２で決定された補正量Ｖｏｕｔ_corrを加算し、加算結果を基準電圧Ｖｒｅｆとして出力する。なお、出力目標値Ｖｏｕｔ_setは、装置内部で固有の値としてあらかじめ設定してもよいし、外部から設定可能な値としてもよい。

出力電圧誤差検出部２１２は、基準電圧Ｖｒｅｆと、時間Ｔｓｈの出力電圧値（検出電圧としては補助巻線電圧値）とを比較して誤差電圧を出力する。このような構成により、ＤＣＭおよびＣＣＭのいずれのモードにおいても、２次側電圧降下の影響を除去した高精度な出力電圧を得ることが可能になる。

次にスイッチング電源の制御装置２０の具体的な回路構成および動作について説明する。最初に、制御装置２０を備えるフライバック方式のスイッチング電源の全体構成について示す。

図７はフライバック方式スイッチング電源の構成例を示す図である。フライバック方式のスイッチング電源１−１は、ブリッジ回路１１、コンデンサＣ１〜Ｃ３、抵抗Ｒ１〜Ｒ５、Ｒｄ、ダイオードＤ１、Ｄｓ、トランス１０、スイッチング素子Ｍ１および制御装置２０を備える（図２に示した制御ＩＣ２００ａを、制御装置２０に置き換えたものである）。

制御装置２０は、フライバック電源の１次側に配置されている。また、制御装置２０は、補助巻線電圧Ｖａｕｘの分圧出力を検出する出力電圧検出端子Ｖｓ、１次側電流を検出する電流検出端子Ｃｓ、ＰＷＭ信号をゲート信号として出力するゲート出力端子Ｖｐｗｍを有する。なお、制御装置２０以外の構成要素については、図２で上述したので説明は省略する。

図８はスイッチング電源の制御装置の構成例を示す図である。制御装置２０−１は、Ｓ／Ｈ（サンプルホールド）信号生成部２１、出力電圧誤差検出部２２、制御部２３、ＰＷＭ生成部２４、補正制御部２５、基準電圧生成部２６およびドライバＤｒを備える。

出力電圧誤差検出部２２は、Ｓ／Ｈ回路２２ａと、ＡＤＣ（Ａ／Ｄコンバータ）２２ｂを含む。制御部２３は、デジタル制御器２３ａ、電流制御用ＤＡＣ（Ｄ／Ａコンバータ）２３ｂおよび周波数制御用ＤＡＣ２３ｃを含む。

ＰＷＭ生成部２４は、コンパレータ２４ａ、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）２４ｂおよびＲＳフリップフロップ２４ｃを含む。補正制御部２５は、１次側電流検出部２５ａと補正量演算部２５ｂを含む。基準電圧生成部２６は、演算器２６ａと基準電圧用ＤＡＣ２６ｂを含む。

なお、図６の構成要素との対応関係については、Ｓ／Ｈ信号生成部２１は、図６に示す遅延部２１１に対応し、出力電圧誤差検出部２２は、図６に示す出力電圧誤差検出部２１２に対応する。

制御部２３は、図６に示す制御部２１３に対応し、ＰＷＭ生成部２４は、図６に示すＰＷＭ生成部２１４に対応する。補正制御部２５は、図６に示す補正制御部２２０に対応し、基準電圧生成部２６は、図６に示す基準電圧生成部２３０に対応する。

ここで、Ｓ／Ｈ回路２２ａは、出力電圧検出端子Ｖｓからの入力電圧を、スイッチング素子Ｍ１のスイッチング周期毎に検出する。このときのＳ／Ｈ回路２２ａが行うサンプリングは、ＰＷＭ信号Ｖｐｗｍ０がＨレベルからＬレベルに変化した瞬間（２次側導通が開始した瞬間）から時間Ｔｓｈ後に行い、後段のデジタル制御器２３ａの演算が完了するまでの間、そのサンプリング値をホールドする。

ＡＤＣ２２ｂは、Ｓ／Ｈ回路２２ａからの出力信号Ｖｓｈにもとづいて、デジタル信号を出力する。例えば、ＡＤＣ２２ｂは、ウインドウ型ＡＤＣであって、Ｓ／Ｈ回路２２ａからの出力信号Ｖｓｈと、基準電圧Ｖｒｅｆとの誤差分をデジタル値として出力する。なお、基準電圧Ｖｒｅｆは、Ｓ／Ｈ回路２２ａの出力の目標電圧であって、後述の基準電圧用ＤＡＣ２６ｂから出力される。

デジタル制御器２３ａには、ＡＤＣ２２ｂからの出力信号ＡＤＣ［ｍ：０］とクロックｃｋｐｉとが入力する。なお、［ｍ：０］の表記は、最下位ビットが０ビットで、最上位ビットがｍビットであり、０ビット目からｍビット目までの全部でｍ＋１ビットの信号であることを表す。

デジタル制御器２３ａは、ＡＤＣ２２ｂから出力された信号ＡＤＣ［ｍ：０］をゼロにするための制御演算を行う。具体的には、Ｓ／Ｈ回路２２ａの出力信号Ｖｓｈと、基準電圧Ｖｒｅｆとの誤差を例えば、１ＬＳＢ（Least Significant Bit）以下にするための制御演算を行う。また、この場合の制御演算式としては、ＰＩ（Proportional Integral）制御の式や、ＰＩＤ（Proportional Integral Derivative）制御の式などを用いることができる。

デジタル制御器２３ａからの出力信号ＤｎＩｐ［ｎ：０］は、電流制御用ＤＡＣ２３ｂ、周波数制御用ＤＡＣ２３ｃおよび１次側電流検出部２５ａに入力される。電流制御用ＤＡＣ２３ｂは、デジタル信号ＤｎＩｐ［ｎ：０］をアナログ信号Ｖｃｓｔｈに変換する。

コンパレータ２４ａは、電流制御用ＤＡＣ２３ｂから出力された信号Ｖｃｓｔｈと、電流検出端子Ｃｓから入力される入力電圧Ｖｃｓとを比較する。
入力電圧Ｖｃｓは、コンパレータ２４ａの正側入力端子に入力し、信号Ｖｃｓｔｈは、コンパレータ２４ａの負側入力端子に入力している。したがって、入力電圧Ｖｃｓのレベルが信号Ｖｃｓｔｈのレベル未満の場合は、コンパレータ２４ａからＬレベルが出力され、入力電圧Ｖｃｓのレベルが信号Ｖｃｓｔｈのレベル以上の場合は、コンパレータ２４ａからＨレベルが出力される。

コンパレータ２４ａの出力は、後段に位置する、ＰＷＭ信号を生成するためのＲＳフリップフロップ２４ｃのリセット端子（Ｒ）に入力しており、ＰＷＭ信号のＨレベルの出力期間を決定している。

一方、周波数制御用ＤＡＣ２３ｃは、デジタル制御器２３ａの出力信号ＤｎＩｐ［ｎ：０］をアナログ信号に変換し、ＶＣＯ２４ｂの発振周波数を制御するための電圧信号を出力する。ＶＣＯ２４ｂは、周波数制御用ＤＡＣ２３ｃから出力された電圧信号にもとづくスイッチング周波数を持つパルス信号を生成し、ＲＳフリップフロップ２４ｃのセット端子（Ｓ）に入力する。

なお、負荷条件に応じてスイッチング周波数を変更させるため、図８に示す構成では、周波数制御用ＤＡＣ２３ｃとＶＣＯ２４ｂによって、内部制御量（デジタル制御器２３ａの出力値）に応じて、スイッチング周波数を変更させる構成としている。

次に補正制御部２５および基準電圧生成部２６について説明する。１次側電流検出部２５ａは、ＰＷＭ信号がＨレベルからＬレベルに変化する瞬間（１次側のスイッチング素子Ｍ１がオフする瞬間）における、デジタル制御器２３ａの出力信号ＤｎＩｐ［ｎ：０］の値を取得する。

このタイミングのデジタル制御器２３ａの出力信号ＤｎＩｐ［ｎ：０］は、電流制御用ＤＡＣ２３ｂを介して、コンパレータ２４ａに接続されていることからもわかるとおり、１次側のスイッチング素子Ｍ１がオフする瞬間の１次側電流値Ｉｐ_pkに相当する。

また、Ｓ／Ｈ回路２２ａにて、出力電圧検出端子Ｖｓから入力される信号の検出は、ＰＷＭ信号の立ち下りから時間Ｔｓｈ後に固定することで既知としている。このため、式（４）〜（８）に示したとおり、１次側電流値Ｉｐ_pkの情報を得ることにより、補正量演算部２５ｂでは、スイッチング周期毎に補正量Ｖｏｕｔ_corrに相当するデジタル値を算出することができる。

補正量演算部２５ｂが出力する補正量Ｖｏｕｔ_corrに相当するデジタル値の補正量Ｄｎ_corrは、以下のデジタル演算式（９）となる。

なお、Ｒｄｉｖは、補助巻線両端に備えた分圧抵抗の抵抗比、Ｎ１、Ｎ２、Ｎａｕｘはそれぞれ１次巻線、２次巻線、補助巻線の巻数、Ｌｓは２次巻線のインダクタンス値、ＶＦ０は２次側ダイオードＤｓの電流ゼロでの電圧降下分、ｒはダイオードＤｓと２次側出力電圧経路との抵抗成分、Ｖｏｕｔは出力電圧値、Ｔｓｈは２次側導通開始からＳ／Ｈ回路２２ａでのサンプリング実施までの遅延設定時間に相当するデジタル値である。またＫｄａｃ１は、電流制御用ＤＡＣ２３ｂの変換ゲインであり、ＤｎＩｐは、デジタル制御器２３ａの出力値である。

演算器２６ａは、目標電圧値Ｖｏｕｔ_setに相当するデジタル基準値Ｄｎｒｅｆ０と、補正量Ｄｎ_corr［ｐ：０］を加算して、演算結果Ｄｎｒｅｆを出力する。基準電圧用ＤＡＣ２６ｂは、演算器２６ａから出力された演算結果Ｄｎｒｅｆのデジタル値をアナログ値に変換し、出力電圧検出端子電圧Ｖｓの目標値となる基準電圧Ｖｒｅｆを生成して、ＡＤＣ２２ｂへ入力する。

以上説明したように、スイッチング電源の制御装置２０−１では、スイッチング周期毎に２次側電圧降下分に相当する補正量を算出し、出力電圧値の目標値を決める基準電圧を変化させる構成とした。

これにより、ＤＣＭ、ＣＣＭのいずれの動作を問わず、負荷が変わって２次側電圧降下分が変わった場合に対しても、２次側電圧降下による誤差電圧を高精度に補正することができ、良好なロードレギュレーション特性（負荷電流の変動に対する出力電圧の変動の割合）を得ることが可能になる。

次にスロープ補償機能について説明する。図８に示したような、トランス１０のインダクタ電流をフィードバックして定電圧制御を行うピーク電流制御の電流モードでは、デューティ比（（パルスのＨレベル期間／周期）×１００％）が５０％以上での動作条件において、サブハーモニック発振が発生する場合がある。このため、スロープ補償機能を備えることが好ましい。

図８に示した制御装置２０−１に対して、スロープ補償機能を備える場合、例えば、ランプ電圧と、電流検出端子電圧Ｃｓから入力された電圧とを重畳し、その重畳結果を、コンパレータ２４ａの正側入力端子に入力することでスロープ補償を行うことが考えられる。

ただし、図８に示した制御装置２０−１では、１次側のスイッチング素子Ｍ１がオフする瞬間のデジタル制御量ＤｎＩｐが１次側電流Ｉｐ_pkに相当するとして２次側電流を推定し、２次側電圧降下分の補正を行っている。

そのため、上記のようなスロープ補償機能のみを備えた場合、１次側電流の検出電圧にランプ電圧が重畳されるため、デジタル制御量ＤｎＩｐを含む式（９）の補正式では、ランプ電圧の分だけ補正量が大きくなってしまい、出力電圧は高い方に誤差を生じてしまう。

したがって、このような誤差を抑制するため、例えば、デジタル制御器２３ａの出力にランプ電圧に相当するデジタル信号を加え、ランプ信号を加えたデジタル出力ＤｎＩｐｓｌｏｐｅを１次側電流検出部２５ａと、電流制御用ＤＡＣ２３ｂとにそれぞれ入力する方法が考えられる。これにより、上記のようなランプ電圧分の誤差を回避できる。

次にスロープ補償を行うスイッチング電源の制御装置について説明する。図９はスイッチング電源の制御装置の構成例を示す図であり、図１０は動作波形のタイミングチャートを示す図である。

図８に示した回路構成に対し、制御装置２０−２は新たな回路素子として、スロープ補償器３１、演算器３２、３３およびスロープ補償模擬回路３を備えている。その他の構成は、図８と同じである。

また、図１０に示す動作波形について、“Ｖｒａｍｐ”は、スロープ補償器３１の出力である。“Ｖｃｓ”は、電流検出端子Ｃｓの入力電圧である。“Ｖｃｓｓｌｏｐｅ”は、Ｖｒａｍｐ値とＶｃｓ値との加算値である。

“Ｖｐｗｍ０”は、ドライバＤｒの入力である。“Ｄｎｓｌｏｐｅ”は、スロープ補償模擬回路３の出力である。“ｃｋｐｉ”は、デジタル制御器２３ａのクロック入力である。

“ＤｎＩｐｓｌｏｐｅ”は、デジタル制御器２３ａから出力されるＤｎＩｐ値からＤｎｓｌｏｐｅ値を減算した減算値である。“Ｄｎｃｏｒｒ”は、補正量演算部２５ｂの出力である。“Ｖｒｅｆ”は、基準電圧用ＤＡＣ２６ｂの出力である。“ｃｋｓｈ”はＳ／Ｈ回路２２ａのクロック入力である。“Ｖｓｈ”は、Ｓ／Ｈ回路２２ａの出力である。

ここで、スロープ補償器３１は、ランプ電圧を生成する。演算器３２は、ランプ電圧と、電流検出端子電圧Ｃｓから入力された電圧とを重畳する。演算器３２から出力された重畳結果は、コンパレータ２４ａの正側入力端子に入力される。

スロープ補償模擬回路３は、発振器３ａ、カウンタ３ｂおよびレジスタ３ｃを含む。カウンタ３ｂは、ＰＷＭ信号Ｖｐｗｍ０の立ち上り（１次側のスイッチング素子Ｍ１がオンするタイミング）でリセットして、発振器３ａからの出力信号をクロックにしてカウントを開始する。

また、カウンタ３ｂは、ＰＷＭ信号Ｖｐｗｍ０の立ち下り（１次側のスイッチング素子Ｍ１がオフするタイミング）でカウントを停止する。レジスタ３ｃは、ＰＷＭ信号Ｖｐｗｍ０の立ち下りでカウント出力値の保持をリセットし、ＰＷＭ信号Ｖｐｗｍ０の立ち上りでカウント出力値を保持する。

ここで、スロープ補償器３１のランプ電圧の時間変化に対する電圧変化（ΔＶ／Δｔ）に相当するように、カウンタ３ｂの動作クロック周期Ｔｃｎｔを設定する（１／Ｔｃｎｔ）。

なお、最大スイッチング周期Ｔｓ_maxよりも、カウンタ３ｂのクロック周期Ｔ_cntと最大カウント数Ｎ_cntとの積が大きくなるように、カウント範囲も併せて設定する別の手段として、カウンタ出力に対してはゲインを設定して出力するような構成にしても良い。

演算器３３は、ＰＷＭ信号の立ち下りで、スロープ補償模擬回路３の出力Ｄｎｓｌｏｐｅ［ｎ：０］と、デジタル制御器２３ａの出力ＤｎＩｐ［ｎ：０］との演算処理を実行し、スロープ補償を行った１次側電流値Ｉｐに相当するデジタル値ＤｎＩｐｓｌｏｐｅ［ｎ：０］を生成して、１次側電流検出部２５ａに入力する。

その後の動作は、図８に示した制御装置２０−１と同様である。すなわち、補正量演算部２５ｂで補正量を演算し、演算器２６ａでデジタル基準値Ｄｎｒｅｆ０と補正量に相当する電圧値を加算する。基準電圧用ＤＡＣ２６ｂは、加算結果から１スイッチング周期毎に補正した基準電圧Ｖｒｅｆを生成し、ＡＤＣ２２ｂで、基準電圧Ｖｒｅｆと、Ｓ／Ｈ回路２２ａの出力Ｖｓｈとを比較することにより、所望のＰＷＭ制御が行われる。

このような制御装置２０−２の構成により、ランプ信号生成用のクロックよりも高速な応答特牲を有する電流制御用ＤＡＣ２３ｂを用いることなく、スロープ補償を行うことが可能になる。

また、スロープ補償動作を要する動作条件下においても、２次側電圧降下分を高精度に補正することができ、良好なロードレギュレーション特性を得ることが可能になる。
次にスロープ補償の実行／停止を制御できるスイッチング電源の制御装置について説明する。スロープ補償は、装置動作中に常に実行しなくてもよく、入出力条件において、スロープ補償を不要とする場合もある。

例えば、負荷電流が小さく、デューティ比が小さいような場合は、サブハーモニック発振は発生しないため、スロープ補償は不要である。したがって、図９に示した制御装置２０−２に対して、スロープ補償の実行／停止を制御できる機能を設けてもよい。

図１１、図１２はスイッチング電源の制御装置の構成例を示す図である。スイッチング電源の制御装置２０−３は、デジタル制御器２３ａの出力信号ＤｎＩｐにもとづいて、スロープ補償回路の実行／停止を決定する。

図９に示した回路構成に対し、制御装置２０−３は新たな回路素子として、スロープ補償用コンパレータ（比較器）３４を備えている。また、スロープ補償器３１−１およびスロープ補償模擬回路３−１は、スロープ補償用コンパレータ３４からの出力信号Ｅｎｓｌｏｐｅが入力するための新たな入力端子を有している。その他の基本構成は、図９と同じである。

スロープ補償用コンパレータ３４の正側入力端子には、デジタル制御器２３ａの出力信号ＤｎＩＰが入力し、負側入力端子には、スロープ補償の実行／停止を決定するための判定値Ｄｎｓｌｏｐｅｔｈが入力する。なお、判定値Ｄｎｓｌｏｐｅｔｈは、装置内部で固有の値としてあらかじめ設定してもよいし、外部から設定可能な値としてもよい。

スロープ補償用コンパレータ３４は、信号ＤｎＩｐの値が判定値Ｄｎｓｌｏｐｅｔｈ以上の場合は、Ｈレベルのパルス信号Ｅｎｓｌｏｐｅを出力する（スロープ補償の実行）。
また、スロープ補償用コンパレータ３４は、信号ＤｎＩｐの値が判定値Ｄｎｓｌｏｐｅｔｈ未満の場合は、Ｌレベルのパルス信号Ｅｎｓｌｏｐｅを出力する（スロープ補償の停止）。

スロープ補償器３１−１およびスロープ補償模擬回路３−１には、パルス信号Ｅｎｓｌｏｐｅを受ける入力端子が設けられ、スロープ補償器３１−１は、パルス信号Ｅｎｓｌｏｐｅに応じて出力を停止する。スロープ補償模擬回路３−１は、パルス信号Ｅｎｓｌｏｐｅに応じて出力を停止する。このような構成により、入出力条件に応じて、スロープ補償の実行／停止を柔軟に制御することが可能になる。

次に過電流保護について説明する。スイッチング電源では、多くの場合、誤動作による負荷やスイッチング素子の破壊を防止するため、過電流保護回路が設けられる。
ここで、電流検出端子Ｃｓの電圧で、１次側のスイッチング素子Ｍ１への過電流を検出し、過電流を検出時には、ゲート信号（ＰＷＭ信号）をオフさせる過電流保護回路を想定する。

このような過電流保護回路を有するスイッチング電源の場合、図８の制御装置２０−１の構成では、デジタル制御器２３ａの出力ＤｎＩｐによって決まるゲート信号のＨレベル期間よりも、短い期間で過電流保護によりゲート信号がＬレベルになるおそれがある。すると、デジタル制御器２３ａの出力ＤｎＩｐとＰＷＭ信号とがＬレベルになる瞬間の１次側電流Ｉｐ_pkが不一致となってしまい、この場合、出力電圧を上げる方向に基準電圧を補正してしまうことになる。

次に過電流保護に伴う上述の問題点を解決しつつ、高精度の過電流保護を行うスイッチング電源の制御装置について説明する。
図１３はスイッチング電源の制御装置の構成例を示す図である。スイッチング電源の制御装置２０−４は、過電流保護機能を有している。

図８に示した回路構成に対し、制御装置２０−４は新たな回路素子として、過電流保護用ＤＡＣ４１、過電流検出用コンパレータ（過電流検出部）４２、フラグ生成部４３およびセレクタ４４を備える。また、ドライバＤｒ１は、過電流検出用コンパレータ４２から出力される過電流信号Ｅｎｏｃｐの値が“H”（過電流状態）の場合はドライバ出力を“L”とし、スイッチングを停止させる。

過電流保護用ＤＡＣ４１は、あらかじめ設定したデジタル値の過電流基準値Ｄｎｏｃｐｔｈをアナログ信号に変換する。過電流基準値Ｄｎｏｃｐｔｈは、装置内部で固有の値としてあらかじめ設定してもよいし、外部から設定可能な値としてもよい。

また、過電流検出用コンパレータ４２の正側入力端子には、電流検出端子Ｃｓからの信号Ｖｃｓが入力し、負側入力端子には、過電流保護用ＤＡＣ４１からの出力信号が入力する。

過電流検出用コンパレータ４２は、入力電圧Ｖｃｓのレベルが過電流保護用ＤＡＣ４１からの出力信号のレベル以上の場合は、Ｈレベルの過電流信号Ｅｎｏｃｐを出力する（過電流が発生している状態）。

また、過電流検出用コンパレータ４２は、入力電圧Ｖｃｓのレベルが過電流保護用ＤＡＣ４１からの出力信号のレベル未満の場合は、Ｌレベルの過電流信号Ｅｎｏｃｐを出力する（過電流が発生していない状態）。

フラグ生成部４３は、過電流検出用コンパレータ４２から出力される過電流検出信号Ｅｎｏｃｐのレベルを一定期間保持して過電流フラグとして出力する。
１次側電流検出部２５ａの前段に設けられたセレクタ４４には、一方の入力端子には、デジタル制御器２３ａの出力信号ＤｎＩｐが入力し、他方の入力端子には、デジタル値の過電流基準値Ｄｎｏｃｐｔｈが入力し、選択端子には、過電流フラグが入力する。

セレクタ４４は、過電流フラグがＨレベルの場合は、過電流制限値に相当するデジタル値Ｄｎｏｃｐｔｈを出力し、過電流フラグがＬレベルの場合は、デジタル制御器２３ａの出力信号ＤｎＩｐを出力する。セレクタ４４からの出力は、１次側電流検出部２５ａに入力される。なお、以降の動作は同様である。

このような制御装置２０−４の回路構成により、例えば、デジタル制御器２３ａの出力ＤｎＩｐとＰＷＭ信号とがＬレベルになる瞬間の１次側電流Ｉｐ_pkが不一致となるような現象を抑制しながら、良好な過電流保護を行うことが可能になる。

以上説明したように、本発明では、電圧フィードバック制御回路内部の各制御量と１次側スイッチング素子に流れる電流とから、２次側電流による損失分を推定し、損失分を補正する構成とした。これにより、２次側における電圧降下分を高精度に補正して、スイッチング電源のロードレギュレーション特性を改善することが可能になる。

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

１ スイッチング電源
ａ１ ＡＣ電圧源
１０ トランス
１１ ブリッジ回路
１２ スイッチング素子
Ｃ１ 入力コンデンサ
Ｃ２ 出力コンデンサ
Ｄｓ ダイオード
Ｒｄ 抵抗
Ｌ１ １次巻線
Ｌ２ ２次巻線
Ｌａｕｘ 補助巻線
２ 制御装置
２ａ 出力電圧誤差検出部
２ｂ 補正量算出部
２ｃ 基準電圧生成部
２ｄ 制御部
２ｅ ＰＷＭ信号生成部
５ 負荷
Ｉｐ １次側電流
Ｉｓ ２次側電流
Ｖ２ ２次側電圧
Ｖｒｅｆ 基準電圧
Ｖａｕｘ 補助巻線電圧

Claims (7)

1. スイッチング素子のオンオフにもとづき、トランスを挟んで１次側の入力電圧を２次側の直流の出力電圧に変換して負荷に供給するスイッチング電源の制御装置において、
   前記トランスの２次巻線と同じ巻数の補助巻線で発生する補助巻線電圧を、前記トランスの２次側導通期間の開始タイミングから一定時間経過したタイミングで出力する出力電圧誤差検出部と、
   前記２次側導通期間に流れる２次側電流によって発生する２次側電圧降下分を、前記２次側導通期間の開始タイミングにおける、１次側に位置する前記スイッチング素子に流れる１次側電流にもとづいて算出し、算出結果を前記出力電圧の目標値に対する補正量として出力する補正量算出部と、
   前記出力電圧の目標電圧に、前記補正量に相当する電圧を加えた基準電圧を生成する基準電圧生成部と、
   一定時間遅延後の前記補助巻線電圧と、前記基準電圧との誤差が小さくなるようにフィードバック制御をして、フィードバック信号を生成する制御部と、
   前記フィードバック信号に応じてＰＷＭ信号を制御して前記スイッチング素子のスイッチングを調整し、前記出力電圧を一定に制御するＰＷＭ制御部と、
   を有することを特徴とするスイッチング電源の制御装置。
2. 前記補正量算出部は、２次側に接続されるダイオードの特性、前記ダイオードおよび２次側の出力電圧経路の抵抗成分、前記トランスの特性、前記出力電圧誤差検出部で設定される遅延時間を定数として前記補正量を算出することを特徴とする請求項１記載のスイッチング電源の制御装置。
3. 前記補正量算出部は、
   前記２次側電流がゼロのときの前記トランスの２次巻線の一端に接続する前記ダイオードの電圧降下分をＶＦ０、前記ダイオードおよび２次側の出力電圧経路の前記抵抗成分をｒ、前記トランスの２次巻線のインダクタンス成分をＬｓ、前記トランスの１次巻線の巻数をＮ１、前記トランスの２次巻線の巻数をＮ２、前記出力電圧誤差検出部で設定される前記遅延時間をＴｓｈ、出力電圧をＶｏｕｔ、前記１次側電流をＩＰ_pkとした場合に、前記補正量Ｖｏｕｔ_corrを、
   

   

   により算出することを特徴とする請求項２記載のスイッチング電源の制御装置。
4. 前記１次側電流を検出する端子にかかる電圧に対して、スロープ補償用のランプ電圧を加算するスロープ補償器と、
   前記制御部から出力される前記１次側電流を示す信号値に対して、前記ランプ電圧に相当する信号を加算して前記補正量算出部へ入力し、前記ランプ電圧を加算したことによる誤差を低減するスロープ補償模擬回路と、
   をさらに備えることを特徴とする請求項１記載のスイッチング電源の制御装置。
5. 前記制御部から出力される前記１次側電流を示す前記信号値と、スロープ補償の実行有無を判定するための判定値とを比較し、比較結果にもとづいて、スロープ補償の実行または停止を決定する比較器をさらに備えることを特徴とする請求項４記載のスイッチング電源の制御装置。
6. 前記１次側電流に過電流が発生しているか否かを検出する過電流検出部と、
   前記過電流の発生有無を示すフラグを生成するフラグ生成部と、
   前記フラグの値に応じて、前記１次側電流または過電流制限値のいずれかを選択して前記補正量算出部に入力するセレクタと、
   をさらに備えることを特徴とする請求項１記載のスイッチング電源の制御装置。
7. スイッチング素子のオンオフにもとづき、トランスを挟んで１次側の入力電圧を２次側の直流の出力電圧に変換して負荷に供給するスイッチング電源の制御方法において、
   前記トランスの２次巻線と補助巻線で発生する補助巻線電圧を、前記トランスの２次側導通期間の開始タイミングから一定時間経過後に検出、保持し、
   前記２次側導通期間の開始タイミングにおける、１次側に位置する前記スイッチング素子に流れる１次側電流を検出し、
   前記２次側導通期間に流れる２次側電流によって発生する２次側での電圧降下分を、前記１次側電流にもとづいて算出して、算出結果を前記出力電圧の目標値に対する補正量とし、
   前記出力電圧の目標電圧、前記補正量に相当する電圧との加算電圧である基準電圧を生成し、
   一定時間遅延後に検出、保持した前記補助巻線電圧と、前記基準電圧との誤差が小さくなるように制御して、前記スイッチング素子のスイッチングを調整し、前記出力電圧を一定に制御する、
   ことを特徴とするスイッチング電源の制御方法。

Images