JP2017011049A - 絶縁回路基板及びそれを用いたパワー半導体装置 - Google Patents
絶縁回路基板及びそれを用いたパワー半導体装置 Download PDFInfo
- Publication number
- JP2017011049A JP2017011049A JP2015123411A JP2015123411A JP2017011049A JP 2017011049 A JP2017011049 A JP 2017011049A JP 2015123411 A JP2015123411 A JP 2015123411A JP 2015123411 A JP2015123411 A JP 2015123411A JP 2017011049 A JP2017011049 A JP 2017011049A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- power semiconductor
- insulating
- insulating layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【課題】セラミック基板表面と絶縁樹脂との界面剥離の防止と、部分放電による劣化進行を抑制し、信頼性の高いセラミック絶縁基板とそれを用いた高い信頼性を有するパワー半導体装置を提供する。【解決手段】セラミック基板と、セラミック基板上に接合層を介して接合される回路電極とを有し、回路電極の端部よりセラミックス基板表面の少なくとも一部分を、無機材料からなる絶縁層で覆い、絶縁層の表面形状は凹凸形状を有していることを特徴とするセラミック絶縁回路基板。【選択図】 図6
Description
本発明は、パワー半導体装置に使用される絶縁回路基板と、それを用いたパワー半導体装置に関する。
近年、地球規模での環境や資源問題がクローズアップされており、資源の有効活用、省エネルギー化の推進、地球温暖化ガスの排出抑制のため、インバータ装置を代表とする電力変換装置が、各種家電製品をはじめ、産業機器、ハイブリッド自動車(HEV)等の自動車、鉄道、電力、社会インフラ関連機器に幅広く応用展開されている。
これら電力変換装置におけるニーズとしては、低コスト化とともに、設置面積の省スペース化、高信頼化が挙げられる。
電力変換装置の低コスト化、小型化、高信頼化には、電力変換装置の主構成部品であるパワー半導体装置の小型、高信頼化が重要である。
図1は、従来から使用されているパワー半導体装置の概略構造を示したものである。
酸化アルミニウム(Al203)、窒化アルミニウム(AlN)、窒化ケイ素(SiN)等の材料を焼結してできたセラミック基板1の両面に、ろう材2を介してアルミニウムや銅等の導体板を接合し、エッチング等により回路電極3と裏面電極4を形成し、回路電極付きのセラミック絶縁回路基板を得る。そして、セラミック絶縁回路基板の回路電極3上にはんだペースト5を塗布し、パワー半導体素子6を載せ、リフローによって回路電極とパワー半導体素子を接合する。パワー半導体素子の電極と回路電極との間をアルミ細線等の金属細線7でワイヤー接続し、その後、放熱金属ベース板8とセラミック絶縁回路基板の裏面電極4とをはんだ9等により接合する。そして、セラミック絶縁回路基板の回路電極3と金属端子10を接合、放熱金属ベース板の周囲に樹脂ケース11を配置させ、最後にシリコーンゲルやエポキシポッティング樹脂等の絶縁樹脂12でパワー半導体素子を絶縁封止してパワー半導体装置が完成する。
上述のパワー半導体装置は、様々な分野の電力変換装置に応用されており、用途に応じ装置耐圧が低電圧のものから高電圧のものまで揃えられているが、特に鉄道車両や電力、社会インフラ関連機器に使用されるパワー半導体装置は、大電力の制御に用いられるため、高電圧化が進行しており、絶縁性能に限界があり、信頼性を維持した状態での小型化は困難であった。
本技術分野の背景技術として、特開2005−116602号(特許文献1)、特開2012−84835号(特許文献2)がある。特許文献1には、図2のように、セラミック絶縁回路基板の回路電極の端部に樹脂や無機フィラーを含有した樹脂20をコーティングすることで、高い絶縁性を得ることが提案されている。特許文献2には、図3のように、回路電極と絶縁基板の表面を無機材料からなる絶縁膜21を形成することで、高い絶縁性を得ることが提案されている。
また、パワー半導体素子は、数アンペア〜数百アンペアの電流をスイッチングする素子であり、素子の発熱が伴う。図1に記載の従来構造のパワー半導体装置では、パワー半導体素子の発熱を素子の片側の面から放熱していた。そのため放熱性能が低く、パワー半導体装置の小型化と信頼性に限界があった。
このため、近年ではパワー半導体素子の両面に電極、絶縁板、放熱板を取り付け、パワー半導体素子で発生した熱を素子の両面から放熱する図4のような構造(両面冷却構造)のパワー半導体装置が開発されている。
しかしながら、上記図4のような、パワー半導体素子の両面に一対のセラミック絶縁回路基板を備え、装置のほぼ全体をモールド樹脂(エポキシ封止樹脂等)16で封止した半導体装置において、特に前記セラミック絶縁回路基板の絶縁板に酸化アルミニウム、窒化アルミニウム、窒化ケイ素等の無機粉末材料を焼結してできたセラミック基板を用いた場合には、セラミック絶縁回路基板のセラミック基板表面とモールド樹脂との接着強度が低い。すなわち図5のように、セラミック絶縁回路基板のセラミック基板表面とモールド樹脂との間で界面剥離18を生じる可能性があった。この界面剥離は、パワー半導体素子の両面に一対のセラミック絶縁回路基板を備え、装置のほぼ全体をモールド樹脂で封止した半導体装置においては、モールド樹脂の硬化収縮によって2枚のセラミック絶縁回路基板の間に引っ張り応力が働くことにより、界面剥離を生じやすくなる。この界面剥離は、図1のような従来からあるパワー半導体装置においても、素子の絶縁封止にシリコーンゲルではなく、エポキシ樹脂のような弾性率の高い樹脂で封止する場合には、同じくセラミック絶縁回路基板のセラミック基板表面と絶縁樹脂との間で界面剥離が生じる可能性があった。
図5のようにセラミック絶縁回路基板のセラミック基板1の表面とモールド樹脂16との間で界面剥離18が発生した場合、セラミック絶縁回路基板の回路電極3とセラミック絶縁回路基板のパワー半導体素子を搭載する側の反対側の面に形成してある裏面電極4との間で、電流のリーク不良が生じる可能性がある。また、パワー半導体素子に加わる電圧が約1kV以上と高い場合には、剥離界面で空気の絶縁破壊、いわゆる部分放電(コロナ放電)を発生させ、絶縁部を劣化させるという可能性があった。
図4のような両面冷却構造のパワー半導体装置においても、特許文献1のように、回路電極の端部に樹脂や無機フィラーを含有した樹脂を形成することが考えられる。回路電極の端部のセラミック基板表面とモールド樹脂の間に、樹脂や無機フィラーを含有した樹脂を形成することで、セラミック基板表面とモールド樹脂との密着力と接着強度を向上し、界面剥離の抑制と絶縁性の向上が期待できる。しかしこの場合、電圧約6kV以下の使用では問題の発生は極めて小さいが、約6kVより高い電圧では、界面剥離が無い場合でも電極端部形状が鋭利な場合、電極端部に電界が集中し、樹脂材料の局部的な絶縁破壊を起こす。このような樹脂材料の局部的な絶縁破壊が起こると、部分放電を伴い樹脂材料中に絶縁劣化が進行する恐れがある。
これに対し、特許文献2のように、回路電極と絶縁基板の表面を無機材料からなる絶縁膜を形成することが考えられる。無機材料は耐熱性が高く、電極端部の電界集中による部分放電が発生したとしても、樹脂のような部分放電による熱分解は小さく、劣化の進行は極めて小さい。しかし、セラミック絶縁回路基板のセラミック基板表面と同じように形成した無機絶縁膜の表面とモールド樹脂との密着力、接着強度は小さく、無機絶縁膜表面とモールド樹脂との間に同じように界面剥離が発生する恐れがあるという課題は解決できないままである。
上記問題点に鑑み本発明では、セラミック基板表面とモールド樹脂との界面剥離の防止と、部分放電による劣化進行を抑制し、信頼性の高いセラミック絶縁回路基板とそれを用いた高い信頼性を有するパワー半導体装置を提供することを目的とする。
上記課題を解決するために、例えばセラミック基板と、セラミック基板上に接合層を介して接合される回路電極とを有し、回路電極の端部よりセラミックス基板表面の少なくとも一部分を、無機材料からなる絶縁層で覆い、絶縁層の表面形状は凹凸形状を有していることを特徴とする。
本発明によれば、セラミック基板表面とモールド樹脂との界面剥離の防止と、部分放電による劣化進行を抑制し、信頼性の高いセラミック絶縁基板とそれを用いた高い信頼性を有するパワー半導体装置を提供することができる。
以下、本発明の実施例と比較例について図面を用いて説明する。
実施例1について、図6および図8を用いながら説明する。
図6は、本実施例のセラミック絶縁回路基板の断面図である。また、図8は、図6における本実施例のセラミック絶縁回路基板を用いた両面冷却構造を有するパワー半導体装置の断面構造を示す図である。
本実施例においては、セラミック基板表面と回路電極の端部との境界の少なくとも一部分を、無機材料からなる絶縁層で覆い、その絶縁層の表面を凹凸形状となるように加工しているのが特徴である。
実施例1のセラミック絶縁回路基板及びパワー半導体装置の作製方法について以下説明する。
まず、窒化けい素(SiN)セラミック基板1の一方の面に回路電極3を、その反対側の面に放熱用の裏面電極4を形成したセラミック絶縁回路基板を、2枚準備する。ここで、このセラミック絶縁回路基板は、一般的には、セラミックの粉末材料を焼結して出来たセラミック基板の両面にろう材2により銅やアルミニウムの導体板を接合し、回路以外の不要な部分をエッチングによって除去することよって製作される。
準備した2枚のセラミック絶縁回路基板に対し、セラミックのプラズマ溶射技術により、回路電極3の端部とセラミック基板1の表面の少なくとも一部を覆うように、酸化アルミニウムからなるセラミック溶射絶縁層100を層厚約350μmとなるように形成する。ここで、パワー半導体素子が搭載される回路電極等には予めマスクを形成し、セラミック溶射絶縁層100が付着しないようにする。そして、形成したセラミック溶射絶縁層100の表面をブラスト加工によって、表面粗さRzが約40μmとなるよう凹凸を形成した(100a)。ここで、絶縁層の表面粗さは、10μmから60μmの範囲、好ましくは20μmから40μmの範囲であることが望ましい。絶縁層の表面粗さを、一般的なセラミック基板の表面粗さである10μmより粗く10μm以上とすることにより、後から形成するモールド樹脂との密着性と接着性向上を図ることができる。表面粗さをより大きくすることで密着性、接着性は向上するが、表面粗さを60μmよりも粗くしすぎると逆に密着性、接着性が低下し始め、さらには表面凹凸の凹部に後から形成するモールド樹脂の未充填部が形成されやすくなり、その部分で部分放電が発生する可能性が生じる。よって、表面粗さは10μmから60μmの範囲であることが望ましく、より密着性と接着性の向上と部分放電の発生を防止するには、20μmから40μmの表面粗さが好ましい。
また、上述の絶縁層の形成には、セラミックのプラズマ溶射技術を用いたが、エアロゾルデポジション法による粒子衝突形成方法などを用いてもかまわない。
続いて、パワー半導体装置の製作過程を説明する。
図8において、1枚目の下側に位置するセラミック絶縁回路基板の回路電極3の所定の位置にはんだ5を形成し、その上に金属端子(コレクタバスバー)10a、制御端子14とパワー半導体素子6をそれぞれの所定の位置に配置し、不図示のリフローにより1枚目のセラミック絶縁基板とパワー半導体素子6、金属端子(コレクタバスバー)10a、制御端子14を接合する。そして、パワー半導体装置のゲート端子と制御端子間を金属細線(アルミ細線)7でワイヤー接続した。その後、もう1枚のセラミック絶縁基板の所定の位置にはんだ5を形成し、金属端子(エミッタバスバー)10bとスペーサ(台座)15を載せ、不図示のリフローによりそれらを接合する。そして、スペーサ(台座)15上にはんだ5を形成し、セラミック絶縁基板の回路電極が向き合う形でパワー半導体素子の電極と台座が一致するように位置合わせし、不図示のリフローを通して接続する。そして、それらをトランスファーモールドの金型に配置し、所定の温度、圧力、時間で、2枚のセラミック絶縁回路基板間にあるパワー半導体素子全体を絶縁封止されるようにモールド樹脂(エポキシモールド樹脂)16を形成した。この状態で、セラミック絶縁回路基板の回路電極端部とセラミック基板表面に形成した絶縁層の表面凹凸にモールド樹脂が密着形成されている。その後、2枚のセラミック絶縁基板の裏面電極4と放熱ベース板8を熱伝導部材17を介して接合し、実施例1のパワー半導体装置を完成させる。
なお、本実施例1においては、図8のような両面冷却構造を有するパワー半導体装置以外にも従来のような片面冷却構造のパワー半導体装置に本実施例を適用することも可能である。図10は、片面冷却構造のパワー半導体装置に本発明を適用した場合の断面構造を示す図である。符号等は図1と共通なのでここでは説明を省略する。
図7は、実施例2におけるセラミック絶縁回路基板の断面構造を示す図である。また、図9は、図7における本実施例のセラミック絶縁回路基板を用いた両面冷却構造を有するパワー半導体装置の断面構造を示す図である。
本実施例においては、セラミック基板表面1と回路電極3の端部との境界の少なくとも一部分を、無機材料からなる絶縁層で覆い、その絶縁層の表面をポーラス形状となるように加工しているのが特徴である。
実施例2のセラミック絶縁回路基板及びパワー半導体装置の作製方法を以下説明する。
まず、窒化アルミニウム(AlN)セラミック基板1の一方の面に回路電極3と、その反対側の面に放熱用の裏面電極4を形成したセラミック絶縁回路基板を、2枚準備する。準備した2枚のセラミック絶縁回路基板に対し、セラミックのプラズマ溶射技術により、回路電極3の端部とセラミック基板1の表面を覆うように、イットリアからなるセラミック溶射絶縁層100を層厚約300μmとなるように形成する。ここで、パワー半導体素子6が搭載される回路電極3等には予めマスクを形成し、セラミック溶射絶縁層100が付着しないようにする。プラズマ溶射によって形成されたセラミック溶射絶縁層100は、セラミック粉末がプラズマ中で加熱溶融された状態で被着物に連続的に衝突堆積されて形成されるため、絶縁層表面や内部にポーラスな部分(100b)が形成される。このとき、絶縁層の表面ポーラス部分の深さは、10μmから60μmの範囲、好ましくは20μmから40μmの範囲であることが望ましい。形成する絶縁層の表面ポーラス部分の深さを、一般的なセラミック基板の表面粗さである10μmより深く10μm以上とすることにより、後から形成するモールド樹脂との密着性と接着性向上を図ることができる。形成する絶縁層の表面ポーラス部分の深さをより大きくすることで密着性、接着性は向上するが、表面ポーラス部分の深さを60μmよりも深くすぎると、表面ポーラス凹凸の凹部に後から形成するモールド樹脂の未充填部が形成されやすくなり、その部分で部分放電が発生する可能性が生じる。よって、表面ポーラス部分の深さは10μmから60μmの範囲であることが望ましく、より密着性と接着性の向上と部分放電を防止のバランスを得るには、20μmから40μmが好ましい。
続いて、パワー半導体装置の製作過程を説明する。
図9において、1枚目の下側に位置するセラミック絶縁回路基板の回路電極3の所定の位置にはんだ5を形成し、その上に金属端子(コレクタバスバー)10a、制御端子14
とパワー半導体素子6をそれぞれの所定の位置に配置し、リフローを通して1枚目のセラミック絶縁基板とパワー半導体素子、金属端子(コレクタバスバー)、制御端子を接合した。そして、パワー半導体素子のゲート端子と制御端子間を金属細線(アルミ細線)7でワイヤー接続した。その後、もう1枚のセラミック絶縁基板の所定の位置にはんだ5を形成し、金属端子(エミッタバスバー)10bとスペーサ(台座)15を載せ、リフローによりそれらを接合した。そして、スペーサ(台座)上にはんだを形成し、セラミック絶縁基板の回路電極が向き合う形でパワー半導体素子の電極と台座が一致するように位置合わせし、リフロー炉を通して接続した。そして、それらをトランスファーモールドの金型に配置し、所定の温度、圧力、時間で、2枚のセラミック絶縁回路基板間にあるパワー半導体素子全体を絶縁封止されるようにモールド樹脂(エポキシモールド樹脂)16を形成した。モールド樹脂を形成する際に、セラミック絶縁回路基板の回路電極端部3とセラミック基板表面1に形成した絶縁層の表面のポーラスな部分にモールド樹脂が入り込み、絶縁層と絶縁樹脂が強固に密着される。その後、2枚のセラミック絶縁基板の裏面電極4と放熱ベース板8を熱伝導部材17を介して接合する。
とパワー半導体素子6をそれぞれの所定の位置に配置し、リフローを通して1枚目のセラミック絶縁基板とパワー半導体素子、金属端子(コレクタバスバー)、制御端子を接合した。そして、パワー半導体素子のゲート端子と制御端子間を金属細線(アルミ細線)7でワイヤー接続した。その後、もう1枚のセラミック絶縁基板の所定の位置にはんだ5を形成し、金属端子(エミッタバスバー)10bとスペーサ(台座)15を載せ、リフローによりそれらを接合した。そして、スペーサ(台座)上にはんだを形成し、セラミック絶縁基板の回路電極が向き合う形でパワー半導体素子の電極と台座が一致するように位置合わせし、リフロー炉を通して接続した。そして、それらをトランスファーモールドの金型に配置し、所定の温度、圧力、時間で、2枚のセラミック絶縁回路基板間にあるパワー半導体素子全体を絶縁封止されるようにモールド樹脂(エポキシモールド樹脂)16を形成した。モールド樹脂を形成する際に、セラミック絶縁回路基板の回路電極端部3とセラミック基板表面1に形成した絶縁層の表面のポーラスな部分にモールド樹脂が入り込み、絶縁層と絶縁樹脂が強固に密着される。その後、2枚のセラミック絶縁基板の裏面電極4と放熱ベース板8を熱伝導部材17を介して接合する。
なお、本実施例2においては、図9のような両面冷却構造を有するパワー半導体装置以外にも従来のような片面冷却構造のパワー半導体装置に本実施例を適用することも可能である。
<温度サイクル試験>
実施例1、2と、図2に示した樹脂や無機フィラーを含有した樹脂を掲載したセラミック絶縁回路基板(比較例1)、図3に示した無機材料からなる絶縁膜を形成したセラミック絶縁回路基板(比較例2)とを比較することにより本発明の効果を検証した。具体的には、それぞれのセラミック絶縁回路基板を用いた両面構造を有するパワー半導体装置の温度サイクル試験(ΔT=165度)を実施し、200サイクル毎の部分放電試験を実施することで、セラミック絶縁基板と絶縁樹脂との間の剥離発生を評価した。
実施例1、2と、図2に示した樹脂や無機フィラーを含有した樹脂を掲載したセラミック絶縁回路基板(比較例1)、図3に示した無機材料からなる絶縁膜を形成したセラミック絶縁回路基板(比較例2)とを比較することにより本発明の効果を検証した。具体的には、それぞれのセラミック絶縁回路基板を用いた両面構造を有するパワー半導体装置の温度サイクル試験(ΔT=165度)を実施し、200サイクル毎の部分放電試験を実施することで、セラミック絶縁基板と絶縁樹脂との間の剥離発生を評価した。
部分放電試験は、パワー半導体装置の全端子(金属端子(コレクタバスバー、エミッタバスバー)、制御端子)を同電位となるよう短絡し、部分放電試験器にて全端子とセラミック絶縁回路基板の裏面電極との間に交流電圧を印加し、印加電圧に対する部分放電の電荷量を測定した。そして徐々に電圧上昇させ部分放電の電荷量が10pCを超えた時の電圧を部分放電開始電圧として記録した。なお、電圧の印加は最大8kVrmsとして、8kVrmsで部分放電が生じないサンプルについては、グラフ化するために便宜上部分放電電圧を8kVrmsとした。
図11に、実施例1、2及び比較例1、2に対し、温度サイクル試験を実施し、200サイクル毎にパワー半導体装置の部分放電開始電圧を測定した結果を示す。図11において、横軸は温度サイクル試験のサイクル数、縦軸は各温度サイクル時点での部分放電の開始電圧を表す。
図11からわかるように、実施例1、2及び比較例1、2のすべてのパワー半導体装置において、温度サイクル試験前及び温度サイクル200サイクル経過時点では、印加電圧の最大値8kVrmsにおいても部分放電の発生はなかった。しかし、比較例2では、温度サイクル400サイクル経過後において部分放電開始電圧は6.1kVrmsに低下した。その後も比較例2においては、試験サイクルの経過と伴に部分放電電圧が低下した。これは回路電極の端部とセラミック基板の表面を覆った酸化アルミニウム絶縁層とモールド樹脂との間が界面剥離し、その剥離部で部分放電が発生したためである。酸化アルミニウム絶縁層の表面粗さRzが10μm程度と小さく、表面が凹凸が小さいためにモールド樹脂との密着、接着力が弱く、このために剥離が発生した。
これに対し、実施例1、2及び比較例1では、温度サイクル1000サイクル経過後も8kVrmsで部分放電の発生は見られなかった。実施例1では絶縁層表面が凹凸形状を有していることから、アンカー効果でモールド樹脂と強固に密着することができ、接着強度の向上が図ることができる。実施例2では絶縁層表面がポーラスな形状を有し、そのポーラスな部分にモールド樹脂が入り込むことで強固に密着することができ、接着強度の向上が図ることができる。比較例1では絶縁層と絶縁樹脂との間にセラミックとの接着性に優れているポリアミドイミド樹脂が界面剥離の防止を図ることができる。これらの構成により、パワー半導体装置の動作、停止による温度変化によって生じる可能性のあるセラミック基板表面と絶縁樹脂との界面剥離の発生を防止できる。界面剥離防止により、剥離界面で生じる可能性がある電流リークや部分放電の発生を防止でき、信頼性の高いパワー半導体装置を得ることができる。
<電圧加速寿命試験>
実施例1、2及び比較例1、2に対し、本発明の効果を検証するために、パワー半導体装置の温度サイクル試験(ΔT=165度)を1000サイクル実施後、さらに高電圧(8kVrms)を印加させた電圧加速寿命試験を1000時間実施した。電圧印加100時間毎に部分放電試験を実施し、部分放電の放電電荷の大きさを評価することで、パワー半導体装置の絶縁劣化状態を評価した。
実施例1、2及び比較例1、2に対し、本発明の効果を検証するために、パワー半導体装置の温度サイクル試験(ΔT=165度)を1000サイクル実施後、さらに高電圧(8kVrms)を印加させた電圧加速寿命試験を1000時間実施した。電圧印加100時間毎に部分放電試験を実施し、部分放電の放電電荷の大きさを評価することで、パワー半導体装置の絶縁劣化状態を評価した。
図12に、実施例1、2及び比較例1、2に対し、電圧加速寿命試験を実施し、電圧印加100時間経過毎にパワー半導体装置の部分放電電荷量を測定した結果を示す。図12において、横軸は電圧印加の経過時間、縦軸は各電圧印加経過時点での部分放電の放電電荷量を表す。
図12からわかるように、比較例2においては、電圧加速寿命試験開始前(電圧印加経過時間0)から部分放電が発生し、放電電荷量は約300pCである。これは上記温度サイクル試験で発生した酸化アルミニウム絶縁層と絶縁樹脂との界面剥離に伴う、剥離界面での部分放電発生である。実施例1、2及び比較例1では剥離発生がないので、電圧加速寿命試験開始前での部分放電の発生は無い。
続いて図12を見ると、電圧印加の時間経過とともに比較例1では徐々に、放電電荷量が大きくなった。試験後の分解調査から、電極端部からセラミック基板表面とアルミナフィラーを含有したポリアミドイミド樹脂との界面付近に樹枝形状の劣化痕があるのを確認した。これは電極端部において特に電界が集中し、ポリアミドイミド樹脂の局部破壊が起こり、部分放電の発生とともに絶縁劣化が進行したものである。樹脂材料は耐熱性が低く、部分放電が発生すると絶縁劣化の進行が速い傾向にある。
これに対し、実施例1及び実施例2では、数pC程度の極僅かな部分放電が観測されるものの、電圧印加1000時間経過も放電電荷量の増大は見られなかった。セラミック絶縁層は耐熱性が高く、樹脂のように容易に絶縁劣化が進行しないためである。
上記、温度サイクル試験、電圧加速寿命試験結果から、実施例1及び実施例2において特に高い電圧においても高い信頼性を有していることを確認した。
1:セラミック基板、2:ろう材(接合部材)、3:回路電極、4:裏面電極、5:はんだ、6:パワー半導体素子、7:金属細線(ワイヤー)、8:放熱金属ベース板、9:はんだ、
10:金属端子、10a:金属端子(コレクタバスバー)、
10b:金属端子(エミッタバスバー)、11:樹脂ケース、
12:絶縁樹脂(シリコーンゲル、エポキシポッティング樹脂等)、13:外部端子、
14:制御端子、14a:制御端子(コレクタバスバー)、
14b:制御端子(エミッタバスバー)、15:スペーサ(台座)、
16:モールド樹脂(エポキシ封止樹脂等)、17:熱伝導部材、18:界面剥離、
20:樹脂または無機フィラー含有樹脂、21:無機絶縁膜、
100:無機絶縁層(アルミナ、イットリア等のセラミック絶縁層)、
100a:無機絶縁層の表面凹凸、100b:無機絶縁層のポーラス部
10:金属端子、10a:金属端子(コレクタバスバー)、
10b:金属端子(エミッタバスバー)、11:樹脂ケース、
12:絶縁樹脂(シリコーンゲル、エポキシポッティング樹脂等)、13:外部端子、
14:制御端子、14a:制御端子(コレクタバスバー)、
14b:制御端子(エミッタバスバー)、15:スペーサ(台座)、
16:モールド樹脂(エポキシ封止樹脂等)、17:熱伝導部材、18:界面剥離、
20:樹脂または無機フィラー含有樹脂、21:無機絶縁膜、
100:無機絶縁層(アルミナ、イットリア等のセラミック絶縁層)、
100a:無機絶縁層の表面凹凸、100b:無機絶縁層のポーラス部
Claims (8)
- セラミック基板と、
前記セラミック基板上に接合層を介して接合される回路電極とを有し、
前記回路電極の端部より前記セラミックス基板表面の少なくとも一部分を、無機材料からなる絶縁層で覆い、前記絶縁層の表面形状は凹凸形状を有していることを特徴とするセラミック絶縁回路基板。 - 前記絶縁層の表面粗さは、前記セラミック基板の表面粗さよりも大きいことを特徴とする請求項1記載のセラミック絶縁回路基板。
- 前記絶縁層の表面粗さRzは、10μmから60μmの範囲、好ましくは20μmから40μmの範囲であることを特徴とする請求項1または請求項2記載のセラミック絶縁回路基板。
- セラミック基板と、
前記セラミック基板上に接合層を介して接合される回路電極とを有し、
前記回路電極の端部より前記セラミックス基板表面の少なくとも一部分を、無機材料からなる絶縁層で覆い、前記絶縁層の表面形状はポーラス形状を有していることを特徴とするセラミック絶縁回路基板。 - 前記絶縁層の表面ポーラス部分の深さは、10μmから60μmの範囲、好ましくは20μmから40μmの範囲であることを特徴とする請求項4に記載のセラミック絶縁回路基板。
- 前記絶縁層が、セラミックのプラズマ溶射により形成されることを特徴とする請求項1または4に記載のセラミック絶縁回路基板。
- セラミック基板と、
前記セラミック基板上に接合層を介して接合される回路電極と、
前記回路電極の端部より前記セラミックス基板表面の少なくとも一部を、無機材料からなる絶縁層を形成したセラミック絶縁回路基板と、
パワー半導体と、を有し、
前記パワー半導体素子の少なくとも一方の電極面と、前記回路電極とを電気的に接合し、パワー半導体素子とセラミック絶縁基板の回路電極とを絶縁樹脂を用いて封止し、前記絶縁層の表面に凹凸形状またはポーラス形状を持たせることを特徴とするパワー半導体装置。 - 前記絶縁樹脂が、エポキシ樹脂主体とするトランスファーモールドレジン、ポッティングレジンのいずれかであること特徴とする請求項7のパワー半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015123411A JP2017011049A (ja) | 2015-06-19 | 2015-06-19 | 絶縁回路基板及びそれを用いたパワー半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015123411A JP2017011049A (ja) | 2015-06-19 | 2015-06-19 | 絶縁回路基板及びそれを用いたパワー半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017011049A true JP2017011049A (ja) | 2017-01-12 |
Family
ID=57764135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015123411A Pending JP2017011049A (ja) | 2015-06-19 | 2015-06-19 | 絶縁回路基板及びそれを用いたパワー半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017011049A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019163114A1 (ja) * | 2018-02-25 | 2019-08-29 | 新電元工業株式会社 | パワーモジュール及びスイッチング電源 |
JP2020167748A (ja) * | 2018-02-25 | 2020-10-08 | 新電元工業株式会社 | パワーモジュール、スイッチング電源及びパワーコントロールユニット |
EP3712933A4 (en) * | 2018-02-19 | 2020-12-30 | Fuji Electric Co., Ltd. | SEMICONDUCTOR MODULE AND ITS MANUFACTURING PROCESS |
JPWO2021002168A1 (ja) * | 2019-07-01 | 2021-01-07 | ||
JP2023526625A (ja) * | 2020-05-19 | 2023-06-22 | キャリーオペ,インク. | Ampkアクチベーター |
WO2023234286A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社 東芝 | セラミックス回路基板およびそれを用いた半導体装置 |
-
2015
- 2015-06-19 JP JP2015123411A patent/JP2017011049A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3712933A4 (en) * | 2018-02-19 | 2020-12-30 | Fuji Electric Co., Ltd. | SEMICONDUCTOR MODULE AND ITS MANUFACTURING PROCESS |
US11749581B2 (en) | 2018-02-19 | 2023-09-05 | Fuji Electric Co., Ltd. | Semiconductor module and method for manufacturing same |
WO2019163114A1 (ja) * | 2018-02-25 | 2019-08-29 | 新電元工業株式会社 | パワーモジュール及びスイッチング電源 |
JP2020167748A (ja) * | 2018-02-25 | 2020-10-08 | 新電元工業株式会社 | パワーモジュール、スイッチング電源及びパワーコントロールユニット |
JP7312561B2 (ja) | 2018-02-25 | 2023-07-21 | 新電元工業株式会社 | パワーモジュール、スイッチング電源及びパワーコントロールユニット |
JPWO2021002168A1 (ja) * | 2019-07-01 | 2021-01-07 | ||
CN114026956A (zh) * | 2019-07-01 | 2022-02-08 | 日本碍子株式会社 | 带轴的陶瓷加热器 |
JP7376594B2 (ja) | 2019-07-01 | 2023-11-08 | 日本碍子株式会社 | シャフト付きセラミックヒータ |
JP2023526625A (ja) * | 2020-05-19 | 2023-06-22 | キャリーオペ,インク. | Ampkアクチベーター |
WO2023234286A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社 東芝 | セラミックス回路基板およびそれを用いた半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017011049A (ja) | 絶縁回路基板及びそれを用いたパワー半導体装置 | |
JP5542765B2 (ja) | パワーモジュール | |
US10181445B2 (en) | Power module | |
JP6004094B2 (ja) | パワー半導体モジュールおよびその製造方法、電力変換器 | |
WO2013088870A1 (ja) | パワー半導体モジュールおよびパワーモジュール | |
CN210200907U (zh) | 一种对电池电极快速散热装置 | |
US9698078B2 (en) | Semiconductor module and method for manufacturing the same | |
US20150092379A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2013219267A (ja) | パワーモジュール | |
CN111373850B (zh) | 电力模块 | |
KR20150002754A (ko) | 전도성 기판을 포함하는, 특히 전력전자모듈용 회로기판 | |
JP6540326B2 (ja) | 半導体装置およびその製造方法 | |
US10037837B2 (en) | Resistor and method for manufacturing resistor | |
CN105470378B (zh) | 高导热金属基板及其制作方法、led模组及其制作方法 | |
TW201816952A (zh) | 功率模組用基板 | |
JP5328827B2 (ja) | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 | |
JP2007012831A (ja) | パワー半導体装置 | |
JP6246057B2 (ja) | 半導体装置 | |
US10601307B1 (en) | Semiconductor device and method for manufacturing the same | |
CN205159011U (zh) | 贴片精密电阻 | |
WO2015104808A1 (ja) | パワー半導体装置および電力変換装置 | |
CN220692000U (zh) | 功率芯片封装载板 | |
CN103681552A (zh) | 功率半导体模块和用于制造功率半导体模块的方法 | |
JP2008258435A (ja) | 半導体装置及びその製造方法 | |
JPWO2016071982A1 (ja) | 半導体モジュールおよび半導体モジュール用の導電部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170111 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170113 |