JP2017009607A

JP2017009607A - マルチ分析システム及びそのマルチ分析計

Info

Publication number: JP2017009607A
Application number: JP2016121863A
Authority: JP
Inventors: 振興湯; zhen-xing Tang
Original assignee: Zeroplus Technology Co Ltd
Current assignee: Zeroplus Technology Co Ltd
Priority date: 2015-06-24
Filing date: 2016-06-20
Publication date: 2017-01-12
Anticipated expiration: 2036-06-20
Also published as: KR101855971B1; TW201700988A; TWI546551B; JP6276330B2; KR20170000797A

Abstract

【課題】被測定信号のサンプリングと解析を同時に行えるマルチ分析システム及びマルチ分析計を提供する。【解決手段】マルチ分析システム及びそのマルチ分析計は単一のプローブを使用し、ゲインユニットと併用して一組の被測定信号を二組の同じ被測定信号に複製してそれぞれロジック分析モジュール及びプロトコル分析モジュールに伝送し、被測定信号を同時にロジック分析モジュールによるサンプリング及びプロトコル分析モジュールによる解析できるようにした後、サンプリング結果及び解析結果はそれぞれ第１伝送インタフェース及び第２伝送インタフェース経由して第１記憶ユニット及び第２記憶ユニットに保存される。【選択図】図１

Description

本発明は、信号を分析する装置に関し、特に被測定信号のサンプリング及び解析を同時に行える一種のマルチ分析システム及びそのマルチ分析計に関する。

ロジック分析計の主な役割は、信号のサンプリングを行うことである。プロトコル分析計の主な役割は、信号を解析して記録することである。そのため、市販のロジック分析計及びプロトコル分析計はいずれも別々の装置となっている。

ロジック分析計とプロトコル分析計を同時に一つの被測定物の信号測定に使用すると、ロジック分析計とプロトコル分析計のプローブと被測定物の間に静電気が生じ、被測定物の信号が妨害されてしまう。

また、ロジック分析計又はプロトコル分析計を同時に組み込み用マルチメディアカード（Embedded Multi Media Card, EMMC）の信号測定に使用する場合、組み込み用マルチメディアカードが二つのプローブの負荷に耐えられず、それにより効率の低下、機能失効又は破損が発生しやすいため、従来の技術的手段ではロジック分析計とプロトコル分析計を利用した組み込み用マルチメディアカード信号のサンプリング及び解析を同時に行うことができない。

従来の設備を使用した被測定物の信号測定の場合，まず先にロトコル分析計で被測定物の信号を解析し、解析結果が所定の結果と一致しないことを発見した場合、一旦プロトコル分析計を外して、今度はロジック分析計で被測定物を最初から信号測定を行わないと、被測定物の所定の結果と一致しない信号を発する場所を見つけられなかった。そのため、被測定物の信号が正しいかどうかを判断するには時間がかかり、手間のかけすぎによる効率の低下などの問題点がどうしても生じてしまう。

本発明の目的は、被測定信号のサンプリングと解析を同時に行えるマルチ分析システム及びそのマルチ分析計を提供することである。

上記目的を達成するため、本発明により提供されるマルチ分析計は一つの被測定物から発する一つの被測定信号の測定に用いられ、分析計は一つのロジック分析モジュール、一つのプロトコル分析モジュール、一つの第１記憶ユニット、一つの第１伝送インタフェース、一つの第２記憶ユニット及び一つの第２伝送インタフェースを含む。プローブは被測定物と電気的に接続して被測定物から発する被測定信号の受信に用いられる。ロジック分析モジュールはプローブと電気的に接続して被測定物から発する一つの被測定信号を受信し、マルチ分析計は一つのプローブ的に接続し、被測定信号を受信して被測定信号をサンプリングし、そのサンプリング結果を出力するのに用いられる。プロトコル分析モジュールはプローブと電気的に接続し、被測定信号を受信して、被測定物の通信プロトコルをもとに被測定信号を解析し、その解析結果を出力するのに用いられる。第１記憶ユニットは第１伝送インタフェースと電気的に接続し、一方で第１伝送インタフェースはロジック分析モジュールと電気的に接続し、ロジック分析モジュールから出力されるサンプリング結果を受信して一つの第１転送速度でもって第１記憶ユニットに出力して保存するのに用いられる。第２記憶ユニットは第２伝送インタフェースと電気的に接続し、第２伝送インタフェースはプロトコル分析モジュールと電気的に接続してプロトコル分析モジュールから出力される解析結果を受信して一つの第２転送速度でもって第２記憶ユニットに出力して保存するのに用いられる。この時、第２転送速度は第１転送速度を超えることはない。

上記目的を達成するため、本発明ではさらに一つのプローブ、一つのロジック分析モジュール、一つのプロトコル分析モジュール、一つの第１記憶ユニット、一つの第１伝送インタフェース、一つの第２記憶ユニット、一つの第２伝送インタフェース及び一つのプロセッサーからなる一種のマルチ分析システムを提供した。

プローブは一つの被測定物と電気的に接続して被測定物から発する一つの被測定信号を受信するのに用いられる。ロジック分析モジュールはプローブと電気的に接続して被測定信号を受信し、かつ被測定信号をサンプリングし、そのサンプリング結果を出力するのに用いられる。プロトコル分析モジュールはプローブと電気的に接続し、被測定信号を受信し、被測定物の通信プロトコルをもとに被測定信号を解析し、その解析結果を出力するのに用いられる。第１記憶ユニットは第１伝送インタフェースと電気的に接続し、第１伝送インタフェースはロジック分析モジュールと電気的に接続してロジック分析モジュールから出力されるサンプリング結果を受信して一つの第１転送速度でもって第１記憶ユニットに出力して保存するのに用いられる。第２記憶ユニットは第２伝送インタフェースと電気的に接続し、第２伝送インタフェースはプロトコル分析モジュール及び第１伝送インタフェースと電気的に接続してプロトコル分析モジュールから出力される解析結果を受信して一つの第２転送速度でもって第２記憶ユニットに出力して保存するのに用いられる。この時、第２転送速度は第１転送速度を超えることはない。プロセッサーは第２記憶ユニットと電気的に接続し、第２記憶ユニットに保存された解析結果が所定の条件を満たすか否かを分析し、解析結果が所定の条件を満たす場合、第１記憶ユニットに保存されたサンプリング結果を第１伝送インタフェース及び第２伝送インタフェースを経由して第２記憶ユニットに伝送する。

本発明の構造を採用することで、ロジック分析モジュール及びプロトコル分析モジュールを同時に使用して被測定信号に対してロジック分析モジュールによるサンプリング及びプロトコル分析モジュールによる解析を同時に行えるようになり、被測定信号の処理を加速できるようにした。

本発明の第１実施例のマルチ分析システムを示すブロック図である。分析結果が正しく解析された時の各信号の伝送方向を示す上記実施例のブロック図である。分析結果が間違って解析された時の各信号の伝送方向を示す上記実施例のブロック図である。本発明の第２実施例のマルチ分析システムを示すブロック図である。本発明の第３実施例のマルチ分析システムを示すブロック図である。本発明の第４実施例のマルチ分析システムを示すブロック図である。

本発明で採用された技術手段および効果をよりはっきりと理解できるよう、実施例と図面を併用して詳しく説明する。図１は本発明の一実施例のマルチ分析システムを示すものである。

マルチ分析システム１０は主に一つのマルチ分析計１１０及び一つのコンピューターから構成される。

このうち、マルチ分析計１１０は一つの被測定物（未図示）から発する一つの被測定信号の測定に用いられる。被測定物は様々な異なる信号伝送ケーブル（例如ネットワークケーブル、ＵＳＢケーブル又はバス）、信号伝送コネクタ（例えば，ネットワークコネクタ、ＵＳＢコネクタ又はＲＳ２３２コネクタ）又は記憶装置（組み込み用マルチメディアカード等）であってもかまわない。本実施形態において、被測定物として組み込み用マルチメディアカードを使用しており、組み込み用マルチメディアカードはデジタル信号方式でデータを伝送・受信し、そのデータには複数のパケットが含まれている。上記データは即ち本発明のマルチ分析システム１０で測定しようとする被測定信号である。

本実施形態において、マルチ分析計１１０は、一つのプローブ１１１、一つのゲインユニット１１２、一つのロジック分析モジュール１１３、一つのプロトコル分析モジュール１１４、一つの第１伝送インタフェース１１５、一つの第２伝送インタフェース１１６、一つの第２記憶ユニット１１７及び一つの第２記憶ユニット１１８を含む。

プローブ１１１は組み込み用マルチメディアカードの信号接点と電気的に接続し、組み込み用マルチメディアカード上の被測定信号の受信に用いられる。

ゲインユニット１１２は一つの入力端及び二つの出力端を備える。ゲインユニット１１２の入力端はプローブ１１１と電気的に接続し、被測定信号を受信した後、被測定信号を二つの出力端から同時に出力するのに用いられる。実際では、ゲインユニット１１２はフィルター回路、増幅回路、整合回路又はロジック回路等の回路から構成されたものでもかまわず、必要があれば他の一般的な回路構造を利用して前記効果を実現してもかまわない。

ロジック分析モジュール１１３はゲインユニット１１２のいずれか一つの出力端と電気的に接続し、これによりロジック分析モジュール１１３はゲインユニット１１２を介してプローブと電気的に接続し、出力端から出力される被測定信号を受信して一つの既定のサンプリング頻度で被測定信号をサンプリングし、一つのサンプリング結果生成して出力する。

プロトコル分析モジュール１１４はゲインユニット１１２の別の出力端と電気的に接続し、これによりプロトコル分析モジュール１１４がゲインユニット１１２を介してプローブと電気的に接続され、出力端から出力される被測定信号を受信し、被測定物の通信プロトコルをもとに被測定信号を解析し、その解析結果を出力できるようになる。

第１伝送インタフェース１５はロジック分析モジュール１１３及び第１記憶ユニット１１７とそれぞれ電気的に接続し、しかも第１伝送インタフェース１５はロジック分析モジュール１１３から出力されたサンプリング結果を受信して一つの第１転送速度でもってサンプリング結果を第１記憶ユニット１１７に出力して保存するのに用いられる。

第２伝送インタフェース１１６はプロトコル分析モジュール１１４、第１伝送インタフェース１１５及び第２記憶ユニット１１８とそれぞれ電気的に接続する。第２伝送インタフェース１１６はプロトコル分析モジュール１１４から出力される解析結果を受信して一つの第２転送速度でもって解析結果を第２記憶ユニット１１８に出力して保存するのに用いられ、この時、第２転送速度は第１転送速度を超えることはない。また、第２転送速度をあえて第１転送速度より低く設定した目的は、第１伝送インタフェース１５はロジック分析モジュール１１３の出力するサンプリング結果の伝送に用いられるが、サンプリング結果は通常ではそのデータ容量がとても大きく、全てのサンプリング結果データを第１記憶ユニット１１７に正確に伝送して保存するには第１伝送インタフェース１５の転送速度を高く設計する必要があったからである。第２伝送インタフェース１１６はプロトコル分析モジュール１１４から出力されるデータ量の少ない解析結果の伝送に用いられるため、それほど高い転送速度がなくでもきちんと解析結果の伝送を実現できる。

本実施形態において、上記の第１転送速度及び第２転送速度の要求を踏まえて、第１伝送インタフェース１５は転送速度８０００ＭＢ／ｓのメモリーバス（即ち第１転送速度は８０００ＭＢ／ｓ）であるのに対して、第２伝送インタフェース１１６は転送速度約２００ＭＢ／ｓのユニバーサル・シリアル・バス（即ち第２転送速度は２００ＭＢ／ｓ）であり、しかも上記第１伝送インタフェース１５と第２伝送インタフェース１１６の転送速度に合わせるように、本実施形態において、第１記憶ユニット１１７はＤＤＲ３ＳＤＲＡＭ（Double-Data-Rate Three Synchronous Dynamic Random Access Memory）であるのに対して、第２記憶ユニット１１８はハードディスクドライブ（Hard Disk Drive）である。当然ながら、実際では、第２伝送インタフェース１１６はPCI Express（登録商標）、ワイヤレス伝送インタフェース又はその他の転送速度の低い伝送インタフェースでもかまわない。一方で第２記憶ユニット１１８はＳＤメモリーカード（Secure Digital Memory Card）又はその他の低転送速度用のメモリーアセンブリーでもかまわない。また，あえてハードディスクドライブ又はＳＤメモリーカードを使用した理由として、低転送速度の記憶コンポーネントは膨大な容量を提供できるだけでなく、プロトコル分析モジュール１１４から出力される解析結果を常時記録でき、しかも低コストであるため、マルチ分析システム１０の製造コストを削減できるからである。

コンピューターは一つのプロセッサー１２０及び一つのディスプレイ１３０を含む。ディスプレイ１３０はプロセッサー１２０と電気的に接続する。プロセッサー１２０はディスプレイ１３０と電気的に接続するほか、さらに第２記憶ユニット１１８と電気的に接続し、第２記憶ユニット１１８に保存された解析結果が所定の条件を満たすか否かを分析した上で、一つの分析結果を得るのに用いられる。本実施形態において、解析結果が所定の条件を満たす場合、分析結果を解析エラーとみなし、逆に解析結果が所定の条件を満たさない場合、分析結果を解析合格とみなし、プロセッサー１２０はこの分析結果次第で、次のような異なる対処を行う：

分析の結果、正しく解析された場合、図２に示すように、プロセッサー１２０は何の信号も出さず、プローブ１１１も引き続き被測定信号を受信し、被測定信号はゲインユニット１１２を経由してロジック分析モジュール１１３及びプロトコル分析モジュール１１４に伝送された後、それぞれ第１伝送インタフェース１１５及び第２伝送インタフェース１１６を経由してサンプリング結果及び解析結果を第１記憶ユニット１１７及び第２記憶ユニット１１８にそれぞれ保存する。

分析の結果、正しく解析されなかった場合、即ち被測定信号の一部のパケットにエラーがあることを意味する。プロセッサー１２０は一つの信号をロジック分析モジュール１１３まで伝送し、ロジック分析モジュール１１３は被測定物から出力される被測定信号の採集を停止して第１記憶ユニット１１７に保存されたサンプリング結果を第１伝送インタフェース１１５及び第２伝送インタフェース１１６を経由して前記第２記憶ユニット１１８まで伝送してコンピューターのプロセッサー１２０による採集に供する。分析結果が特定の条件を満たす場合、即ち被測定信号はユーザーが分析しようとする範囲であることを意味する。プロセッサー１２０は一つの信号を発してロジック分析モジュール１１３に伝送する。これを受けてロジック分析モジュール１１３は被測定物から出力される被測定信号の採集を停止して第１記憶ユニット１１７に保存されたサンプリング結果を第１伝送インタフェース１１５及び第２伝送インタフェース１１６を経由して第２記憶ユニット１１８まで伝送してコンピューターのプロセッサー１２０よって読み取られる。

さらに詳しく説明すると、図３に示すように、分析の結果、正しく解析されなかった場合、マルチ分析計１１０の第１記憶ユニット１１７に保存されたサンプリング結果は第１伝送インタフェース１１５及び第２伝送インタフェース１１６を経由して第２記憶ユニット１１８に伝送される。次にプロセッサー１２０がサンプリング及びエラーパケットの再解析により得られたサンプリング結果及び解析結果を一つの映像信号に変換し、映像信号をディスプレイ１３０に出力してディスプレイ１３０に解析結果及びサンプリング結果と対応する映像を表示させる。これにより、使用者は全ての被測定信号を測定し直す必要もなく、ディスプレイ１３０を見るだけで被測定信号のエラーパケットが生じ得る部分を把握することができる。

本実施形態のマルチ分析システム及びそのマルチ分析計は組み込み用マルチメディアカードに抵接した単一のプローブしか使用しない。このため、組み込み用マルチメディアカードに二つ以上のプローブによる負荷がかからず、それによる破損の心配もなくなり、しかも本発明のマルチ分析システムのゲインユニットの場合、一組の被測定信号を二組の同じ被測定信号に複製してロジック分析モジュール及びプロトコル分析モジュールにそれぞれ伝送することで、被測定信号のロジック分析モジュールによるサンプリング及びプロトコル分析モジュールによる解析が同時に行えるようになり、被測定信号の分析を加速することができる。

また、上記構造のほか、図４に示すように、マルチ分析システムはさらに一つの警報装置１４０を含む。警報装置１４０はプロセッサー１２０と電気的に接続し、分析の結果、正しく解析されなかった場合、第１記憶ユニット１１７から出力されるサンプリング結果が第２記憶ユニット１１８に伝送保存されると、プロセッサー１２０から警報装置１４０に一つの信号が送信され、警報装置１４０は信号から送られる一つの警告信号をもとにユーザーに警報を発する。だが実際では、信号はマルチ分析システム１０の近くにいるユーザーに通知できる点滅又はベル音であってもかまわない。また、警報装置１４０は電子メールやショートメール又はその他の通信ソフトを利用してユーザーに警告信号を発することもできる。

さらに本発明の警報装置はプロセッサーと電気的に接続するほか、図５に示すように警報装置２４０が第１伝送インタフェース１５と電気的に接続し、第１伝送インタフェース１５から出力されるサンプリング結果が第２伝送インタフェース１１６に伝送されるのを検知すると、直ちにユーザーに警告信号を発して同じような警報効果を実現することもできる。

ここで説明すべき点として、上記実施例はあくまでも本発明の推奨する実施態様にすぎず、本発明に対する何らかの形式的な制限とならない。ほかの実施例において、ロジック分析モジュール又はプロトコル分析モジュールをロジック／プロトコル分析モジュールに変えることもできる。ロジック／プロトコル分析モジュールはユーザーの需要に応じてロジック分析機能及びプロトコル分析機能の間で切換可能な装置である。

また、本発明の第１記憶ユニット及び第２記憶ユニットは同種の記憶コンポーネントであってもかまわず、さらに詳しく言えば、第１記憶ユニット及び第２記憶ユニットはそれぞれ同種のＤＤＲ３ＳＤＲＡＭであるため、第１伝送インタフェース及び第２伝送インタフェースも同じ仕様の伝送インタフェースで、これにより第１転送速度は第２転送速度と等しく、前記のような伝送と保存を別々に行う効果を実現することができる。

また、上記設計のほか、本発明における第１記憶ユニット及び第２記憶ユニットは同じ記憶コンポーネントにある別々の記憶ブロックで、さらに詳しく言えば、サンプリング結果及び解析結果はそれぞれ同じＤＤＲ３ＳＤＲＡＭの異なる場所に記憶される。そのため、上記の二つの設計ではいずれも異なる種類の記憶ユニットを別途追加する必要もなく、製造時の複雑性を減らすことができる。

また、プロセッサーは正しく解析されたか否かを判断するほか、解析結果がその他の所定の条件（特定の解析状況又は特定の信号が発生する等）を満たしているか否かを判断することもでき、解析結果が所定の条件を満たした場合、信号を出力して第１記憶ユニットに保存されたサンプリング結果を第１伝送インタフェース及び第２伝送インタフェースを経由して第２記憶ユニットまで伝送することもできる。

さらに第２記憶ユニットをロジック分析計の中に統合するほか、コンピューター内蔵のハードディスクドライブを第２記憶ユニットとして使用しても、上記のような別々の伝送、保存を実現することができる。なお、おおよそ本発明の技術的な手段を逸脱しない内容で、上記実施形態に加えるあらゆる実質上の簡単な変更、同等な変化および改良は、いずれも本発明の技術的範囲に含まれる。ロジック分析計は第２伝送インタフェースを介して、コンピューター内蔵のハードディスクドライブに保存し、保存したデータを再製するかもしくは直接保存することができる。このとき、ロジック分析計の信号記録時間は制限されず、もしくはコンピューター内蔵ハードディスクドライブ容量に制限される。

さらに第２記憶ユニットをロジック分析計の中に統合するほか、コンピューター外のオンラインストレージ装置を第２記憶ユニットとしてそのまま使用しても、上記のような別々の伝送、保存を実現することができる。なお、おおよそ本発明の技術的な手段を逸脱しない内容で、上記実施形態に加えるあらゆる実質上の簡単な変更、同等な変化および改良は、いずれも本発明の技術的範囲に含まれる。ロジック分析計は第２伝送インタフェースを介して、コンピューター外のオンラインストレージ装置に保存し、保存したデータを再製するかもしくは直接保存することができる。このとき、ロジック分析計の信号記録時間は制限されず、もしくはコンピューター外のオンラインストレージ装置容量に制限される。

図６は本発明の第４実施例のマルチ分析システムを示すブロック図である。第４実施例のマルチ分析システム３０を２組の第１実施例を使用したマルチ分析計とみなしてもかまわない。

マルチ分析システム３０は一つの第１プローブ３１１、一つの第２プローブ３１２、一つの第１ゲインユニット３２１、一つの第２ゲインユニット３２２、第１乃至第４ロジック／プロトコル分析モジュール３３１〜３３４、第１ないし第４伝送インタフェース３４１〜３４４、第１乃至第４記憶ユニット３５１〜３５４、一つのプロセッサー３６０及び一つのディスプレイ３７０を含む。

第１プローブ３１１は組み込み用マルチメディアカードの信号接点と電気的に接続して組み込み用マルチメディアカード上の被測定信号を受信するのに用いられる。第２プローブ３１２はNANDフラッシュメモリ（NAND flash）との電気的な接続に用いられる。

第１ゲインユニット３２１及び第２ゲインユニット３２２は一つの入力端及び二つの出力端を備える。第１ゲインユニット３２１の入力端は第１プローブ３１１と電気的に接続し、しかもその二つの出力端はそれぞれ第１及び第２プローブ３１１、３１２と接続する。第２ゲインユニット３２２の入力端は電気的に接続第２プローブ３１２、しかもその二つの出力端はそれぞれ第３及び第４ロジック／プロトコル分析モジュール３３３、３３４と接続する。

第１ないし第４伝送インタフェース３４１〜３４４はそれぞれ第１ないし第４ロジック／プロトコル分析モジュール３３１〜３３４と電気的に接続し、このうち第２伝送インタフェース３４２はさらに第１伝送インタフェース３４１、第３伝送インタフェース３４３及び第４伝送インタフェース３４４と電気的に接続する。第１ないし第４記憶ユニット３５１〜３５４はそれぞれ第１ないし第４伝送インタフェース３４１〜３４４と電気的に接続する。また，第１ないし第４伝送インタフェース３４１〜３４４の伝送速度はそれぞれ第１伝送速度、第２伝送速度、第３伝送速度及び第４伝送速度となり、このうち第２伝送速度は第１伝送速度、第３伝送速度及び第４伝送速度を超えることはない。

本実施形態において、第１ないし第４記憶ユニット３５１〜３５４は第１ないし第４ロジック／プロトコル分析モジュール３４１〜３４４と対応しており、そのため第１ないし第４記憶ユニット３５１〜３５４に記憶された内容はサンプリング結果又は解析結果である可能性があるが、ここでは説明しやすいよう、あえてサンプリング結果及び解析結果をまとめて分析結果と称し、かつ第１ないし第４ロジック／プロトコル分析モジュール３３１〜３３４から出力される結果をもとにそれぞれ第１分析結果、第２分析結果、第３分析結果及び第４分析結果と命名する。

ここでは第１及び第３ロジック／プロトコル分析モジュール３３１、３３３をロジック分析功能有効状態に、第２及び第４ロジック／プロトコル分析モジュール３３２、３３４をプロトコル分析功能有効状態に設定するため、第１及び第３記憶ユニット３５１、３５３に記憶される内容がサンプリング結果として、第２及び第４記憶ユニット３５２、３５４に記憶される内容が解析結果として扱われる。

本実施形態において，第１及び第３伝送インタフェース３４１、３４３は転送速度約８０００ＭＢ／ｓのメモリーバスであるため、第１及び第３記憶ユニット３５１、３５３はＤＤＲ３ＳＤＲＡＭとなっている。

一方で、第２及び第４伝送インタフェース３４２、３４４は転送速度約２００ＭＢ／ｓのユニバーサル・シリアル・バスで、第２記憶ユニット３５２はハードディスクドライブ、第４記憶ユニット３５４はスタティックRAM（Static Random-Access Memory, SRAM）である。もちろん、実際では、第２及び第４伝送インタフェース３４２、３４４はPCI Express（登録商標）、ワイヤレス伝送インタフェース又はその他の転送速度の低い伝送インタフェースで、該第２及び第４記憶ユニット３５２、３５４はＳＤメモリーカード（Secure Digital Memory Card）又はその他の低転送速度用の記憶コンポーネントであってもかまわない。

プロセッサー３６０は第２記憶ユニット３５２と電気的に接続し、ディスプレイ３７０はプロセッサー３６０と電気的に接続する。プロセッサー３６０は第２記憶ユニット３５２に保存される解析結果が所定の条件を満たしているか否かを分析し、一つの分析結果を出すのに用いられる。本実施形態において、解析結果が所定の条件を満たす場合、分析結果が正しく解析されたことを意味し、逆に解析結果が所定の条件を満たさない場合、分析結果が正しく解析されたことを意味する。プロセッサー３６０が異なる分析結果をもとに行う制御にあっては第１実施例でも説明したため、ここでの説明を省略する。

第４実施例と第１実施例の異なる点として，第４実施例には４つの記憶ユニットがあるため、ディスプレイ３７０に第１記憶ユニット３５１のサンプリング結果、第３記憶ユニット３５３のサンプリング結果及び第４記憶ユニット３５４の解析結果を表示する場合、第１記憶ユニット３５１のサンプリング結果は第１伝送インタフェース３４１及び第２伝送インタフェース３４２を経由して第２記憶ユニット３５２内に伝送される。第３記憶ユニット３５３のサンプリング結果は第３伝送インタフェース３４３及び第２伝送インタフェース３４２を経由して第２記憶ユニット３５２内に伝送される。第４記憶ユニット３５４の解析結果は第４伝送インタフェース３４４及び第２伝送インタフェース３４２を経由して第２記憶ユニット３５２に伝送される。

プロセッサー３６０はさらにサンプリング結果及び解析結果を一つの映像信号に変換し、映像信号をディスプレイ３７０に出力してディスプレイ３７０に解析結果及びサンプリング結果の映像を表示させている。

本実施形態では、４つのロジック／プロトコルモジュールをマルチ分析システムに統合した上で、第１プローブ及び第２プローブを利用して組み込み用マルチメディアカードとメモリを同時に測定することで、多機能かつ同期を実現し、これにより複数の被測定物を測定するには複数の装置が必要だった従来の技術における問題点を解決した。

１０、３０ … マルチ分析システム
１１０ … マルチ分析計
１１１ … プローブ
１１２ … ゲインユニット
１１３ … ロジック分析モジュール
１１４ … プロトコル分析モジュール
１１５、３４１ … 第１伝送インタフェース
１１６、３４２ … 第２伝送インタフェース
１１７、３５１ … 第１記憶ユニット
１１８、３５２ … 第２記憶ユニット
１２０、３６０ … プロセッサー
１３０、３７０ … ディスプレイ
１４０、２４０ … 警報装置
３１１ … 第１プローブ
３１２ … 第２プローブ
３２１ … 第１ゲインユニット
３２２ … 第２ゲインユニット
３３１ … 第１ロジック／プロトコル分析モジュール
３３２ … 第２ロジック／プロトコル分析モジュール
３３３ … 第３ロジック／プロトコル分析モジュール
３３４ … 第４ロジック／プロトコル分析モジュール
３４３ … 第３伝送インタフェース
３４４ … 第４伝送インタフェース
３５３ … 第３記憶ユニット
３５４ … 第４記憶ユニット

Claims

一つの被測定物から発する一つの被測定信号を受信するための一種のマルチ分析計であって、
前記被測定物と電気的に接続して前記被測定物から発する前記被測定信号を受信するための一つのプローブと、
前記プローブと電気的に接続して前記被測定信号を受信して前記被測定信号をサンプリングし、そのサンプリング結果を出力するための一つのロジック分析モジュールと、
前記プローブと電気的に接続して前記被測定信号を受信し、前記被測定物の通信プロトコルをもとに前記被測定信号を解析し、その解析結果を出力するための一つのプロトコル分析モジュールと、
一つの第１伝送インタフェース及び前記第１伝送インタフェースと電気的に接続する一つの第１記憶ユニットと、
一つの第２伝送インタフェース及び前記第２伝送インタフェースと電気的に接続する一つの第２記憶ユニットと、
を有し、
前記第１伝送インタフェースは前記ロジック分析モジュールと電気的に接続して前記ロジック分析モジュールから出力されるサンプリング結果を受信して一つの第１転送速度でもって前記第１記憶ユニットに出力して保存し、
前記第２伝送インタフェースは前記プロトコル分析モジュールと電気的に接続して前記プロトコル分析モジュールから出力される解析結果を受信して一つの第２転送速度でもって前記第２記憶ユニットに出力して保存し、前記第２転送速度は前記第１転送速度を超えない、マルチ分析計。
一つの入力端及び二つの出力端を備える一つのゲインユニットを含み、
前記入力端は前記プローブと電気的に接続し、前記二つの出力端はそれぞれ前記ロジック分析モジュール及び前記プロトコル分析モジュールと電気的に接続するため、前記ロジック分析モジュール及び前記プロトコル分析モジュールは前記ゲインユニットを介して前記プローブと電気的に接続し、前記ゲインユニットは前記入力端から前記被測定信号を受信して前記被測定信号を前記二つの出力端よりそれぞれ前記ロジック分析モジュール及び前記プロトコル分析モジュールに同時に出力することを特徴とする、請求項１記載のマルチ分析計。
前記第１記憶ユニット及び前記第２記憶ユニットは同一タイプのＤＤＲ３ＳＤＲＡＭであり、前記第１転送速度は前記第２転送速度と同じであることを特徴とする、請求項１記載のマルチ分析計。
前記ＤＤＲ３ＳＤＲＡＭは第三世代ダイナミック・ランダム・アクセス・メモリであることを特徴とする、請求項１記載のマルチ分析計。
前記第１記憶ユニットはＤＤＲ３ＳＤＲＡＭで、前記第２伝送インタフェースはＵＳＢ（登録商標）、PCI Express（登録商標）又はワイヤレス伝送インタフェースで、前記第２記憶ユニットはハードディスクドライブ又はＳＤカードであることを特徴とする、請求項１記載のマルチ分析計。
前記第１転送速度は８０００ＭＢ／ｓ以上で、前記第２転送速度は２００ＭＢ／ｓ以上であることを特徴とする、請求項１記載のマルチ分析計。
一つの被測定物と電気的に接続して前記被測定物から発する一つの被測定信号を受信するための一つのプローブと、
前記プローブと電気的に接続して前記被測定信号を受信して前記被測定信号をサンプリングし、そのサンプリング結果を出力するための一つのロジック分析モジュールと、
前記プローブと電気的に接続して前記被測定信号を受信し、前記被測定物の通信プロトコルをもとに前記被測定信号を解析し、その解析結果を出力する一つのプロトコル分析モジュールと、
一つの第１伝送インタフェース及び前記第１伝送インタフェースと電気的に接続する一つの第１記憶ユニットと、
一つの第２伝送インタフェース及び前記第２伝送インタフェースと電気的に接続する一つの第２記憶ユニットと、
前記第２記憶ユニットと電気的に接続し、前記第２記憶ユニットに保存された解析結果が所定の条件を満たしているか否かを分析し、前記解析結果が所定の条件を満たす場合、前記第１記憶ユニットに保存されたサンプリング結果を第１伝送インタフェース及び第２伝送インタフェースを経由して前記第２記憶ユニットに伝送するプロセッサーと、を有し、
前記第１伝送インタフェースは、前記ロジック分析モジュールと電気的に接続して前記ロジック分析モジュールから出力されるサンプリング結果を受信して一つの第１転送速度でもって前記第１記憶ユニットに出力する保存し、
前記第２伝送インタフェースは、前記プロトコル分析モジュール及び前記第１伝送インタフェースと電気的に接続して前記プロトコル分析モジュールから出力される解析結果を受信し、一つの第２転送速度でもって前記第２記憶ユニットに出力して保存し、前記第２転送速度は前記第１転送速度を超えないマルチ分析システム。
前記プロセッサーと電気的に接続する一つのディスプレイを含み、前記プロセッサーは前記第２記憶ユニットに保存された解析結果及びサンプリング結果をそれぞれ一つの映像信号に変換して前記映像信号を前記ディスプレイに出力し、前記ディスプレイに前記解析結果及び前記サンプリング結果と対応する映像を表示させることを特徴とする、請求項７記載のマルチ分析システム。
前記プロセッサーと電気的に接続する一つの警報装置を含み、前記第１記憶ユニットから出力されるサンプリング結果は第１伝送インタフェース及び第２伝送インタフェースを経由して前記第２記憶ユニットに伝送されると、前記プロセッサーは前記警報装置に一つの信号を発し、前記警報装置は前記信号をもとにユーザーに一つの警告信号を発して通知することを特徴とする、請求項７記載のマルチ分析システム。
前記第１伝送インタフェースと電気的に接続する一つの警報装置を含み、前記第１記憶ユニットから出力されるサンプリング結果は第１伝送インタフェース及び第２伝送インタフェースを経由して前記第２記憶ユニットに伝送されると、前記第１伝送インタフェースから前記警報装置に一つの警告信号が発し、前記警報装置は前記信号をもとにユーザーに一つの警告信号を発して通知することを特徴とする、請求項７記載のマルチ分析システム。
一つのゲインユニットを含み、前記ゲインユニットは一つの入力端及び二つの出力端を備え、前記入力端は前記プローブと電気的に接続し、前記二つの出力端はそれぞれ前記ロジック分析モジュール及び前記プロトコル分析モジュールと電気的に接続しているため、前記ロジック分析モジュール及び前記プロトコル分析モジュールは前記ゲインユニットを介して前記プローブと電気的に接続し、前記ゲインユニットは前記入力端より前記被測定信号を受信して前記被測定信号を前記二つの出力端よりそれぞれ前記ロジック分析モジュール及び前記プロトコル分析モジュールに同時に出力することを特徴とする請求項７記載のプマルチ分析システム。
前記第１記憶ユニット及び前記第２記憶ユニットは同一タイプのＤＤＲ３ＳＤＲＡＭであることを特徴とする、請求項７記載のマルチ分析システム。
前記ＤＤＲ３ＳＤＲＡＭは第三世代ダイナミック・ランダム・アクセス・メモリであることを特徴とする、請求項１２記載のマルチ分析システム。
第１記憶ユニットはＤＤＲ３ＳＤＲＡＭで、前記第２伝送インタフェースはＵＳＢ（登録商標）、PCI Express（登録商標）又はワイヤレス伝送インタフェースであり、前記第２記憶ユニットはハードディスクドライブ又はＳＤカードであることを特徴とする請求項１２記載のマルチ分析システム。
前記第１記憶ユニットのデータ転送速度は８０００ＭＢ／ｓ以上、前記第２記憶ユニットのデータ転送速度は２００ＭＢ／ｓ以上であることを特徴とする、請求項７記載のマルチ分析システム。
一つの第１被測定物と電気的に接続して前記第１被測定物から発する一つの第１被測定信号を受信するための一つの第１プローブと、
一つの第２被測定物と電気的に接続して前記第１被測定物から発する一つの第２被測定信号を受信するための一つの第２プローブと、
前記第１プローブと電気的に接続して前記第１被測定信号を受信して前記ロジック第１被測定信号を分析し、一つの第１分析結果として出力する一つの第１ロジック／プロトコル分析モジュールと、
前記第１プローブと電気的に接続して前記第１被測定信号を受信して前記第１被測定信号を分析し、一つの第２分析結果として出力する一つの第２ロジック／プロトコル分析モジュールと、
前記第２プローブと電気的に接続して前記第２被測定信号を受信し、前記第２被測定信号を分析し、一つの第３分析結果として出力する一つの第３ロジック／プロトコル分析モジュールと、
前記第２プローブと電気的に接続して前記第２被測定信号を受信し、前記第２被測定信号を分析し、一つの第４分析結果として出力する一つの第４ロジック／プロトコル分析モジュールと、
一つの第１伝送インタフェース及び前記第１伝送インタフェースと電気的に接続する一つの第１記憶ユニットと、
一つの第２伝送インタフェース及び前記第２伝送インタフェースと電気的に接続する一つの第２記憶ユニットと、
一つの第３伝送インタフェース及び前記第３伝送インタフェースと電気的に接続する一つの第３記憶ユニットと、
一つの第４伝送インタフェース及び前記第４伝送インタフェースと電気的に接続する一つの第４記憶ユニットと、
を有し、
前記第１伝送インタフェースは前記第１ロジック／プロトコル分析モジュールと電気的に接続して前記第１ロジック／プロトコル分析モジュールから出力される第１分析結果を受信して一つの第１転送速度でもって前記第１記憶ユニットに出力して保存し、
前記第２伝送インタフェースは前記第２ロジック／プロトコル分析モジュールと電気的に接続して前記第２ロジック／プロトコル分析モジュールから出力される第２分析結果を受信して一つの第２転送速度でもって前記第２記憶ユニットに出力して保存し、
前記第３伝送インタフェースは前記第３ロジック／プロトコル分析モジュールと電気的に接続して前記第３ロジック／プロトコル分析モジュールから出力される第３分析結果を受信して一つの第３転送速度でもって前記第３記憶ユニットに出力して保存し、
前記第４伝送インタフェースは前記第４ロジック／プロトコル分析モジュールと電気的に接続して前記第４ロジック／プロトコル分析モジュールから出力される第４分析結果を受信して一つの第４転送速度でもって前記第４記憶ユニットに出力して保存し、
前記第２転送速度は前記第１転送速度、前記第３転送速度及び前記第４転送速度を超えない、マルチ分析システム。