JP2017005067A - Manufacturing apparatus and manufacturing method for semiconductor chip with solder ball - Google Patents
Manufacturing apparatus and manufacturing method for semiconductor chip with solder ball Download PDFInfo
- Publication number
- JP2017005067A JP2017005067A JP2015116281A JP2015116281A JP2017005067A JP 2017005067 A JP2017005067 A JP 2017005067A JP 2015116281 A JP2015116281 A JP 2015116281A JP 2015116281 A JP2015116281 A JP 2015116281A JP 2017005067 A JP2017005067 A JP 2017005067A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder balls
- semiconductor chip
- main surface
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
Abstract
Description
本発明は、半導体チップの製造装置及び作製方法に関し、特に、シリコン基板層とガラス基板層とを接着層にて貼り合わせてなる構成を有するとともに半田ボールを備える半導体チップの製造装置及び作製方法に関する。 The present invention relates to a semiconductor chip manufacturing apparatus and manufacturing method, and more particularly, to a semiconductor chip manufacturing apparatus and manufacturing method having a configuration in which a silicon substrate layer and a glass substrate layer are bonded together with an adhesive layer and having solder balls. .
シリコン基板は半導体素子(半導体チップ)用の基板として広く用いられるが、基板の複合化その他の目的で、シリコン基板とガラス基板とを接着層(接着剤)にて貼り合わせてなる(接着させてなる)貼り合わせ基板が用いられることがある。また、シリコン基板を用いた半導体素子の製造プロセスにおいては通常、多数個の素子パターンを2次元的に形成してなる母基板たるシリコン基板を分割して個々のチップを得るという手法が採用されるが、母基板として上述したシリコン基板とガラス基板との貼り合わせ基板を用いる場合も、同様の手順が採用される。係る場合、ガラス基板とシリコン基板と接着層とはそれぞれ、貼り合わせ基板の分割によって得られる半導体チップにおいて、ガラス基板層とシリコン基板層と接着層とを構成することになる。 A silicon substrate is widely used as a substrate for a semiconductor element (semiconductor chip), and is formed by bonding (bonding) a silicon substrate and a glass substrate together with an adhesive layer (adhesive) for the purpose of compounding the substrate and other purposes. A laminated substrate may be used. Further, in a semiconductor element manufacturing process using a silicon substrate, a technique is usually employed in which a silicon substrate, which is a mother substrate formed by two-dimensionally forming a large number of element patterns, is divided to obtain individual chips. However, the same procedure is also adopted when the above-described bonded substrate of the silicon substrate and the glass substrate is used as the mother substrate. In such a case, the glass substrate, the silicon substrate, and the adhesive layer respectively constitute the glass substrate layer, the silicon substrate layer, and the adhesive layer in the semiconductor chip obtained by dividing the bonded substrate.
また、脆性材料基板の主面に熱硬化性樹脂を付着させてなる樹脂付き脆性材料基板を分割する手法もすでに公知である(例えば、特許文献1参照)。 In addition, a technique of dividing a brittle material substrate with resin formed by attaching a thermosetting resin to the main surface of the brittle material substrate is already known (for example, see Patent Document 1).
多数個の素子パターンを2次元的に形成してなる母基板たるシリコン基板を分割して個々のチップを得る場合、分割の手法として、ダイサーによるダイシングが採用されることがある。母基板として上述したシリコン基板とガラス基板との貼り合わせ基板を用いる場合も、同様の手法が採用され得る。 When a silicon substrate which is a mother substrate formed by two-dimensionally forming a large number of element patterns is divided to obtain individual chips, dicing by a dicer may be employed as a dividing method. A similar technique can be employed when using the above-described bonded substrate of the silicon substrate and the glass substrate as the mother substrate.
しかしながら、ガラス基板の性質上、加工速度を高めることが困難であり、また、ガラス基板にチッピング(カケ)が生じやすいため、生産性が悪いという問題がある。また、レジンブレードなど、特殊なダイシングブレードを用いる必要があるが、摩耗が早く、コスト高の要因となっている、という問題もある。さらには、ダイシング時に冷却等の目的で使用する水が、接着層とガラスとの間に侵入しやすい、という問題もある。 However, due to the nature of the glass substrate, it is difficult to increase the processing speed, and there is a problem in that the productivity is poor because chipping is likely to occur on the glass substrate. Further, it is necessary to use a special dicing blade such as a resin blade, but there is also a problem that the wear is quick and the cost is high. Furthermore, there is a problem that water used for cooling or the like during dicing tends to enter between the adhesive layer and the glass.
また、シリコン基板層とガラス基板層とを接着層にて貼り合わせてなる構成を有する半導体チップの一種として、シリコン基板層の上に(より詳細には、シリコン基板上に形成した上部層の上に)半田ボールを備えるものがある。サイズが微小な個々の半導体チップに半田ボールを形成することは必ずしも容易ではなく、非効率的であることから、係る半田ボールの形成は、従来、母基板を分割する工程に先立って行われていた。しかしながら、係る場合、ダイシングの際に切削片の除去などに用いられる水によって半田ボールが腐食される場合があるなどの問題がある。 In addition, as a kind of semiconductor chip having a configuration in which a silicon substrate layer and a glass substrate layer are bonded together with an adhesive layer, the silicon substrate layer is formed on the silicon substrate layer (more specifically, on the upper layer formed on the silicon substrate). Some have solder balls. Since it is not always easy and inefficient to form solder balls on individual semiconductor chips of small size, such solder balls are conventionally formed prior to the step of dividing the mother board. It was. However, in such a case, there is a problem that the solder balls may be corroded by water used for removing the cutting pieces during dicing.
本発明は、上記課題に鑑みてなされたものであり、シリコン基板層とガラス基板層とを接着層にて貼り合わせてなる構成を有するとともに半田ボールを備える半導体チップを好適に作製する方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a method for suitably producing a semiconductor chip having a configuration in which a silicon substrate layer and a glass substrate layer are bonded together with an adhesive layer and having solder balls. The purpose is to do.
上記課題を解決するため、請求項1の発明は、シリコン基板とガラス基板とを接着層にて貼り合わせられ、複数の分割予定位置が定められてなる貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に、所定のスクライブ手段によってスクライブラインを形成するスクライブライン形成装置と、前記貼り合わせ基板の他方主面をなす前記シリコン基板の一主面における前記分割予定位置において、前記シリコン基板の前記一主面から前記接着層の途中までにかけて所定の溝部形成手段にて溝部を形成するダイシング溝形成装置と、前記スクライブラインと前記溝部とが形成されてなる前記貼り合わせ基板における前記シリコン基板の前記一主面側の上面に対し前記単位領域ごとに半田ボールを形成する、半田ボール形成装置と、前記半田ボールが形成されてなる前記貼り合わせ基板を、前記スクライブラインと前記溝部との間でブレイクすることによって複数の半田ボール付き半導体チップを得るブレイク装置と、を備えることを特徴とする。
In order to solve the above-mentioned problem, the invention of
請求項2の発明は、半田ボール付き半導体チップを作製する方法であって、シリコン基板とガラス基板とを接着層にて貼り合わせてなるとともに、分割がなされることによってそれぞれが別個の半導体チップとなる単位領域が形成されるように複数の分割予定位置が定められてなる貼り合わせ基板を用意する、貼り合わせ基板準備工程と、前記貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に、所定のスクライブ手段によってスクライブラインを形成するスクライブライン形成工程と、前記貼り合わせ基板の他方主面をなす前記シリコン基板の一主面における前記分割予定位置において、前記シリコン基板の前記一主面から前記接着層の途中までにかけて所定の溝部形成手段にて溝部を形成するダイシング溝形成工程と、前記スクライブラインと前記溝部とが形成されてなる前記貼り合わせ基板における前記シリコン基板の前記一主面側の上面に対し前記単位領域ごとに半田ボールを形成する、半田ボール形成工程と、前記半田ボールが形成されてなる前記貼り合わせ基板を、前記スクライブラインと前記溝部との間でブレイクすることによって複数の半田ボール付き半導体チップを得るブレイク工程と、を備えることを特徴とする。
The invention of
請求項3の発明は、請求項2に記載の半田ボール付き半導体チップの作製方法であって、前記ブレイク工程においては、前記貼り合わせ基板を、前記シリコン基板の側が最上部となり、前記ガラス基板の側が最下部となるように、弾性体からなる支持部の上面に載置した状態で、前記シリコン基板の上方から前記分割予定位置に対しブレイク刃を当接させ、さらに押し下げることによって、前記貼り合わせ基板を分断する、ことを特徴とする。
The invention of
請求項4の発明は、請求項3に記載の半田ボール付き半導体チップの作製方法であって、前記ブレイク工程においては、前記ブレイク刃を前記溝部の底部に当接させたうえでさらに押し下げることによって、前記ブレイク刃によって前記接着層を切り裂きつつ前記スクライブラインから垂直クラックを伸展させることで前記貼り合わせ基板を分断する、ことを特徴とする。
Invention of
請求項5の発明は、請求項3に記載の貼り合わせ基板の分割方法であって、半田ボール付き半導体チップの作製方法であって、前記ブレイク工程においては、前記ブレイク刃の刃先側面を前記シリコン基板の前記一主面における前記溝部の開口端部に当接させたうえでさらに押し下げることによって、前記接着層を引き裂くとともに前記スクライブラインから垂直クラックを伸展させることで前記貼り合わせ基板を分断する、ことを特徴とする。 A fifth aspect of the present invention is a method for dividing a bonded substrate board according to the third aspect, wherein the semiconductor chip is provided with solder balls. In the breaking step, the side surface of the edge of the break blade is placed on the silicon chip. By further pressing down after contacting the opening end of the groove on the one principal surface of the substrate, the bonded substrate is split by tearing the adhesive layer and extending a vertical crack from the scribe line, It is characterized by that.
請求項6の発明は、請求項2ないし請求項5のいずれかに記載の半田ボール付き半導体チップの作製方法であって、前記所定のスクライブ手段がスクライビングホイールであり、前記スクライブライン形成工程においては、前記分割予定位置に沿って前記スクライビングホイールを圧接転動させることによって前記スクライブラインを形成する、ことを特徴とする。
Invention of Claim 6 is a manufacturing method of the semiconductor chip with a solder ball in any one of
請求項7の発明は、請求項2ないし請求項5のいずれかに記載の半田ボール付き半導体チップの作製方法であって、前記所定のスクライブ手段がレーザー光であり、前記スクライブライン形成工程においては、前記貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に前記レーザー光を照射することによって前記ガラス基板に対し前記分割予定位置に沿った変質または蒸発を生じさせることによって前記スクライブラインを形成する、ことを特徴とする。
The invention of claim 7 is the method for producing a semiconductor chip with solder balls according to any one of
請求項8の発明は、請求項2ないし請求項7のいずれかに記載の半田ボール付き半導体チップの作製方法であって、前記所定の溝部形成手段がダイサーである、ことを特徴とする。
The invention of claim 8 is the method of manufacturing a semiconductor chip with solder balls according to any one of
請求項1ないし請求項8の発明によれば、ガラス基板層とシリコン基板層とが接着層によって接着された構成を有し、かつ、シリコン基板層の一主面側の上面に半田ボールが設けられてなる構成の半導体チップを好適に作製することができる。 According to the first to eighth aspects of the present invention, the glass substrate layer and the silicon substrate layer are bonded to each other by the adhesive layer, and the solder ball is provided on the upper surface on the one main surface side of the silicon substrate layer. A semiconductor chip having such a structure can be suitably manufactured.
<第1の実施の形態>
<半導体チップおよび貼り合わせ基板>
図1は、本実施の形態において作製の対象とされる半導体チップ10Aの構成を概略的に示す断面図である。半導体チップ10Aは、概略、ガラス基板層1Aとシリコン基板層2Aとが接着層3Aによって接着された構成を有するとともに、シリコン基板層2Aの、接着層3Aとの接着面との反対面に上部層4Aを有してなり、さらに、該上部層4Aの上に半田ボールSBが設けられてなるものである。本実施の形態において、半導体チップ10Aは、貼り合わせ基板10の分割によって作製される。以下、この点について順次に説明する。
<First Embodiment>
<Semiconductor chip and bonded substrate>
FIG. 1 is a cross-sectional view schematically showing a configuration of a
図2は、本実施の形態において分割の対象とされる貼り合わせ基板10の構成を概略的に示す断面図である。本実施の形態において、貼り合わせ基板10とは、ガラス基板1とシリコン基板2とを接着層3によって接着することで貼り合わせ、全体として一の基板としてなるものである。ガラス基板1とシリコン基板2と接着層3とはそれぞれ、貼り合わせ基板10の分割によって得られる半導体チップ10Aにおいて、ガラス基板層1Aとシリコン基板層2Aと接着層3Aとを構成する。
FIG. 2 is a cross-sectional view schematically showing the configuration of the
貼り合わせ基板10は、分割を行う位置としてあらかじめ定められてなる分割予定位置Aにおいて後述する手法により厚み方向に沿って分断されることで分割される。分割予定位置Aは、貼り合わせ基板10の主面に沿って線状(例えば直線状)に規定される。図2においては、図面に垂直な方向に分割予定位置Aが定められてなる場合を例示している。なお、図2においては貼り合わせ基板10の両主面たるガラス基板1の主面1aとシリコン基板2の主面2aとの双方に分割予定位置Aを示しているが、当然ながら、貼り合わせ基板10の主面を平面視(平面透過視)した場合においてそれぞれの主面における分割予定位置Aは同一である。換言すれば、一方主面における分割予定位置Aを貼り合わせ基板10の厚み方向に平行移動させると他方主面における分割予定位置Aと一致する。
The bonded
図2においては図示を省略しているが、通常は、一の貼り合わせ基板10に対して複数の分割予定位置Aが格子状に定められ、全ての分割予定位置Aにおいて分割がなされることで、多数個の半導体チップ10Aが得られる。個々の分割予定位置A同士の間隔は、後述する手順での分割が好適に行える範囲において、作製しようとする半導体チップ10Aのサイズに応じて適宜に定められてよい。
Although not shown in FIG. 2, normally, a plurality of scheduled division positions A are determined in a lattice pattern for one bonded
図2にはさらに、分割に際して実際に分断が進行する予定の位置である分断進行予定位置Bも示している。分断進行予定位置Bは、貼り合わせ基板10の両主面たるガラス基板1の主面1aとシリコン基板2の主面2aとのそれぞれにおける分割予定位置Aの間の、厚み方向に沿う面として観念される。図2に例示する場合においては、分断進行予定位置Bは図面視垂直な方向に延在してなる。
Further, FIG. 2 also shows a division advancement scheduled position B, which is a position where the division is actually going to proceed during division. The planned division progress position B is an idea as a plane along the thickness direction between the planned division positions A on the
ガラス基板1の材質としては、ホウ珪酸ガラス、無アルカリガラス、ソーダガラス等のアルカリガラスなどといった種々のガラスが例示される。接着層3の材質としては、熱硬化型エポキシ樹脂などが例示される。
Examples of the material of the
ガラス基板1、シリコン基板2、および、接着層3の厚み、さらには貼り合わせ基板10の総厚は、後述する手法にて貼り合わせ基板10を分割するに際して分割を好適に行える限りにおいて特段の制限はないが、それぞれ、100μm〜1000μm、50μm〜1000μm、10μm〜200μm、150μm〜1500μmという範囲が例示される。また、貼り合わせ基板10の平面サイズについても特段の制限はないが、直径が6インチ〜10インチ程度のものが例示される。分割によって得られる半導体チップ10Aの平面サイズについても特段の制限はなく、縦1〜3mm程度×横1〜3mm程度という範囲が例示される。
The thickness of the
また、図2においては、シリコン基板2の一方主面であって、接着層3との隣接面とは反対側の主面である、図面視上面側の主面2aに上部層4が設けられてなる場合を例示している。上部層4は、貼り合わせ基板10の分割によって得られる半導体チップ10Aにおいて、上部層4Aを構成する。図2(a)は、シリコン基板2の主面2aのうち、分割予定位置Aの近傍領域が非形成領域REとされる場合の上部層4の形成態様を例示しており、図2(b)は、主面2aの全面に上部層4の形成態様を例示している。図1に例示した半導体チップ10Aの構成は、前者に準じている。
In FIG. 2, the
なお、図2においては簡単のため、上部層4は単一の層であるかのように図示されているが、上部層4は、単一層であってもよいし、同質のあるいは異なる材質の複数の層から構成されていてもよい。上部層4の構成材料としては、種々の金属層、セラミックス層、半導体層、アモルファス層、樹脂層など、種々の材質のものが例示される。
In FIG. 2, for the sake of simplicity, the
ただし、以降の説明においては、上部層4を省略し、シリコン基板2と上部層4とを単にシリコン基板2と総称することがあり、また、厳密に言えば上部層4の上面をなしている面をシリコン基板2の主面2aと称することがある。
However, in the following description, the
<分割の手順>
次に、上述した構成を有する貼り合わせ基板10を分割予定位置Aにて分割する手順について説明する。図3は、係る分割の手順を示す図である。
<Division procedure>
Next, a procedure for dividing the bonded
まず、図2に例示したような貼り合わせ基板10を用意する(ステップS1)。すなわち、ガラス基板1とシリコン基板2とが接着層3によって貼り合わされてなり、かつ、分割がなされることによってそれぞれが別個の半導体チップ10Aとなる単位領域が形成されるように分割予定位置Aが定められた貼り合わせ基板10を用意する。
First, the bonded
そして、用意した貼り合わせ基板10のガラス基板1側の分割予定位置Aにおいて、スクライブラインSL(図4)を形成する(ステップS2)。図4は、係るスクライブラインSLの形成を説明するための図である。なお、図4においては、複数の分割予定位置Aがそれぞれ図面に垂直な方向に直線状に延在する場合を例示している(図5〜図8および図11においても同様)。
And the scribe line SL (FIG. 4) is formed in the division | segmentation plan position A by the side of the
スクライブラインSLは、後述する工程においてクラック(垂直クラック)伸展の起点となる部位である。スクライブラインSLの形成は、図4(a)に示すように、ガラス基板1が最上部となり、シリコン基板2が最下部となる水平姿勢で貼り合わせ基板10を保持して行う。その際、貼り合わせ基板10は直接にステージに保持するようにしてもよいし、これに代わり、シリコン基板2の主面2a側を例えばダイシングリングなどの環状の保持部材に張設保持させたダイシングテープなどの保持テープに貼り付け、それら保持部材および保持テープごと貼り合わせ基板10をステージにて保持する態様であってもよい。
The scribe line SL is a part that becomes a starting point of crack (vertical crack) extension in a process described later. As shown in FIG. 4A, the scribe line SL is formed by holding the bonded
概略的にいえば、スクライブラインSLの形成は、所定のスクライブツールを備える図示しない公知のスクライブ装置のステージに貼り合わせ基板10を当該姿勢にて保持した状態で、当該スクライブツールをガラス基板1の主面1aにおいて分割予定位置Aに対して相対的に移動させることによって行う。
Schematically speaking, the scribe line SL is formed by holding the bonded
図4(b)においては、スクライブツールとして公知のスクライビングホイール101を用いてスクライブラインSLを形成する様子を示している。スクライビングホイール101は、2つの円錐台をそれぞれの下底面(大きい方の底面)側にて接続したような形状を有してなる円盤形状(算盤珠形状)をなしているとともにその外周部分が刃先となっているツールである。スクライブラインSLは、係るスクライビングホイール101が(より詳細にはその刃先が)ガラス基板1の主面1aにおいて分割予定位置Aに沿って圧接転動させられることによって形成される。なお、刃先はスクライビングホイール101の全周にわたって一様であってもよいし、周期的に凹部を有する態様であってもよい。
FIG. 4B shows a state in which a scribe line SL is formed using a known
図4(b)において矢印AR1およびAR2にて示すように、個々の分割予定位置Aに対して順次にスクライビングホイール101が圧接転動させられてスクライブラインSLが形成され、最終的には、図4(c)に示すように全ての分割予定位置AにおいてスクライブラインSLが形成される。なお、係るスクライブラインSLの形成に伴って、スクライブラインSLからガラス基板1の厚み方向に垂直クラックが伸展する態様であってもよい。
As shown by arrows AR1 and AR2 in FIG. 4 (b), the
また、スクライブツールとして、公知のダイヤモンドポイントその他を用いる態様であってもよい。 Moreover, the aspect using a well-known diamond point etc. may be sufficient as a scribe tool.
ガラス基板1側の分割予定位置に対しスクライブラインSLが形成されると、続いて、貼り合わせ基板10のシリコン基板2側の分割予定位置Aにおいてダイシングを行い、ダイシング溝DG(図5)を形成する(ステップS3)。図5および図6は、係るダイシング溝DGの形成を説明するための図である。ダイシング溝DGは、溝部として形成され、後述する工程においてブレイクの起点となる。
When the scribe line SL is formed at the planned division position on the
ダイシング溝DGの形成は、図5(a)に示すように、シリコン基板2が最上部となり、ガラス基板1が最下部となる水平姿勢で貼り合わせ基板10を保持して行う。すなわち、スクライブラインSL形成時とは反転させた姿勢にて貼り合わせ基板10を保持することで行う。その際、貼り合わせ基板10は直接にステージに保持するようにしてもよいし、これに代わり、ガラス基板1の主面1a側を例えばダイシングリングなどの環状の保持部材に張設保持させたダイシングテープなどの保持テープに貼り付け、それら保持部材および保持テープごと貼り合わせ基板10をステージにて保持する態様であってもよい。
As shown in FIG. 5A, the dicing groove DG is formed by holding the bonded
図5(b)に示すように、ダイシング溝DGは、シリコン基板2を貫通して接着層3にまで達する溝部として形成される。換言すれば、ダイシング溝DGは、その深さhが、シリコン基板2の厚みよりも大きく、シリコン基板2と接着層3の厚みの総和よりも小さくなるように形成される。なお、詳細は後述するが、ダイシング溝DGのサイズ(深さh、幅w)と、ダイシング溝DGの底部DG1と接着層3との距離dとは、接着層3の材質に応じて選択される、後述するブレイク工程におけるブレイク手法に応じて定められる。
As shown in FIG. 5B, the dicing groove DG is formed as a groove portion that penetrates the
概略的にいえば、ダイシング溝DGの形成は、所定のダイシング手段を備える図示しない公知のダイシング装置(ダイサー)のステージに貼り合わせ基板10を当該姿勢にて保持した状態で、シリコン基板2の主面2a側の分割予定位置Aにおいて厚み方向および幅方向の所定範囲をダイシング手段によって切削することによってなされる。
Schematically speaking, the dicing groove DG is formed in a state where the bonded
図5(b)および図5(c)においては、ダイシング手段として公知のダイシングブレード201を備えたダイサーを用いてダイシング溝DGを形成する様子を示している。ダイシングブレード201は、円板状(円環状)をなしているとともにその外周部分が刃先となっているツールである。ダイシングブレード201を用いてダイシング溝DGを形成する場合は、まず、係るダイシングブレード201をその主面が鉛直面と平行となる姿勢にて鉛直面内で回転させながら、その刃先部分が形成しようとするダイシング溝DGの深さhに応じた目標深さ位置に到達するまで、図5(b)において矢印AR3にて示すように、さらには図5(c)において矢印AR4にて示すように下降させる。そして、刃先部分が目標深さ位置に到達すると、当該回転状態を保ちつつ分割予定位置Aに沿って(つまりは分断進行予定位置Bに沿って)ダイシングブレード201が貼り合わせ基板10に対し相対移動させられることによって、ダイシング溝DGが形成される。
FIG. 5B and FIG. 5C show how the dicing groove DG is formed using a dicer provided with a known
図5(b)において矢印AR5およびAR6にて示すように、あるいは図5(c)において矢印AR7およびAR8にて示すように、個々の分割予定位置Aに対して順次にダイシングブレード201が移動させられてダイシング溝DGが形成さると、最終的には、図6に示すように全ての分割予定位置Aにおいてダイシング溝DGが形成される。
As indicated by arrows AR5 and AR6 in FIG. 5 (b) or as indicated by arrows AR7 and AR8 in FIG. 5 (c), the
ダイシング溝DGが形成されると、貼り合わせ基板10は、全ての分割予定位置Aにおいて、一方主面側にスクライブラインSLが形成されており、他方主面側にダイシング溝DGが形成された状態が、実現されたものとなっている。
When the dicing groove DG is formed, the bonded
なお、スクライブラインSLの形成と、ダイシング溝DGの形成の順序は、反対であってもよい。 Note that the order of forming the scribe line SL and forming the dicing groove DG may be reversed.
続いて、シリコン基板2の主面2a上に、より厳密には図4ないし図6において図示を省略している上部層4の上に、半田ボールSBを形成する(ステップS4)。図7は、半田ボールSBが形成された後の貼り合わせ基板10を例示する図である。半田ボールSBは、シリコン基板2の主面2a上の(より詳細には上部層4の主面上の)、最終的に分割がなされることによってそれぞれに別個の半導体チップ10Aとなる単位領域ごとに形成される。半田ボールSBの形成は、例えば、公知の半田ボール搭載装置による搭載処理とこれに引き続いて行う公知のリフロー炉によるリフロー処理とによって実現される。
Subsequently, solder balls SB are formed on the
なお、半田ボールSBを、スクライブラインSL形成前の時点で、つまりは、最初に貼り合わせ基板を用意した時点で、あるいは、スクライブラインSL形成の形成後であってダイシング溝DG形成前の時点で形成する態様を採用したとしても、半導体チップ10Aの作製は可能である。しかしながら、前者の場合は、スクライブラインSLの形成時に半田ボールSBが形成された凹凸のあるシリコン基板2の主面2a側を下方に向けて貼り合わせ基板10を保持する必要があり、後者の場合は、ダイシングの際に切削片の除去やダイシング溝DGの洗浄などに用いられる水によって半田ボールSBが腐食される場合があるなど、それぞれに留意すべき点がある。しかしながら、本実施の形態のように、ダイシング溝DG形成後のタイミングで半田ボールSBを形成する態様は、そのような留意点が無関係となり、それゆえプロセスが簡素なものとなって生産性が高くなる点で好適である。
It should be noted that the solder ball SB is formed before the scribe line SL is formed, that is, when the bonded substrate is first prepared, or after the scribe line SL is formed and before the dicing groove DG is formed. Even if the form to be formed is adopted, the
半田ボールSBを形成した後、ブレイク装置300を用いたブレイクを行い、スクライブラインSLとダイシング溝DGとの間で、分断進行予定位置Bに沿った分断を進行させる(ステップS5)。
After the solder ball SB is formed, a break using the
図8は、ブレイク装置300を用いて貼り合わせ基板10をブレイクする様子を概略的に示す図である。
FIG. 8 is a diagram schematically showing a state in which the bonded
ブレイク装置300は、弾性体からなり、上面301aに貼り合わせ基板10が載置される支持部301と、所定の刃渡り方向に延在してなる断面視三角形状の刃先を有し、鉛直方向に昇降自在とされてなるブレイク刃302とを、主として備える。
The
支持部301は、硬度が65°〜95°、好ましくは70°〜90°、例えば80°である材質の弾性体にて形成されるのが好適である。係る支持部301としては、例えばシリコーンゴムなどを好適に用いることができる。なお、支持部301はさらにその下方を図示しない硬質の(弾性を有していない)支持体によって支持されていてもよい。
The
図8に示すように、ブレイクに際し、貼り合わせ基板10は、ダイシング溝DGが形成されてなるシリコン基板2の側が最上部となり、スクライブラインSLが形成されてなるガラス基板1の側が最下部となるように、支持部301の上面301a上に載置される。なお、図8においては、分割予定位置Aが(それゆえスクライブラインSLとダイシング溝DGとが)図面に垂直な方向に延在するように、貼り合わせ基板10が支持部301の上面301aに載置されてなるとともに、係る分割予定位置Aの鉛直上方に、ブレイク刃302が(より詳細にはその刃先が)、分割予定位置Aの延在方向に沿って配置されてなる場合を示している。
As shown in FIG. 8, at the time of the break, the bonded
係るブレイク装置300を用いたブレイクは、概略的にいえば、ブレイク刃302を、矢印AR9に示すように鉛直方向においてシリコン基板2側の分割予定位置A(つまりはダイシング溝DGの形成位置)に対し下降させ、ブレイク刃302が貼り合わせ基板10に当接した後もブレイク刃302を押し下げることによって実現される。そして、矢印AR10にて示すように、全ての分割予定位置Aに対して順次にブレイクがなされることで、貼り合わせ基板10は、所望のサイズおよび個数の半導体チップ10Aに分割される。
Breaking using such a
より詳細には、本実施の形態においては、接着層3の材質に応じて、原理の異なる2通りのブレイク手法を使い分けるようにする。係る場合においては、選択するブレイク手法によって、ブレイク刃302の刃先302a(図9、図10参照)の形状や、ダイシング溝DGのサイズを、それぞれ違える。以下、2通りのブレイク手法を順次に説明する。
More specifically, in the present embodiment, two types of break methods having different principles are used properly according to the material of the
(第1のブレイク手法及び装置)
図9は、第1のブレイク手法及び装置の要部を示すための図である。第1のブレイク手法は、図8において矢印AR9にて示したようにブレイク刃302を鉛直方向において下降させていくことでやがて生じる、ダイシング溝DGに対するブレイク刃302の当接が、まず最初に図9(a)に示すように刃先302aの先端とダイシング溝DGの底部DG1との間でなされるようにしたうえで、分断を進行させるというものである。
(First break method and apparatus)
FIG. 9 is a diagram for illustrating a main part of the first break method and apparatus. In the first breaking method, as shown by the arrow AR9 in FIG. 8, the contact of the
具体的には、図9(b)において矢印AR11として示すように、刃先302aの先端がダイシング溝DGの底部DG1に当接した後もブレイク刃302を所定の力で鉛直下方に押し下げると、矢印AR12にて示すように、刃先302aは接着層3から抵抗力を受けつつも分断進行予定位置Bに沿って接着層3を切り裂きながら下降していく。これにより、接着層3における分断が進行する。
Specifically, as shown by an arrow AR11 in FIG. 9B, when the
また、その際、ブレイク刃302を鉛直下方に押し下げる力は、貼り合わせ基板10を弾性体たる支持部301に対し分割予定位置Aに沿って押し込む力としても作用するため、貼り合わせ基板10は支持部301から、矢印AR13にて示すような上向きの反発力を、スクライブラインSLに対して対称に受けることになる。すると、係る反発力と、ブレイク刃302から作用する鉛直下向きの力とが加わる結果として、貼り合わせ基板10のガラス基板1側においては、いわゆる3点曲げの状況が実現され、矢印AR14にて示すように、垂直クラックCRが、スクライブラインSLから分断進行予定位置Bに沿って鉛直上方へと伸展していく。
At this time, the force that pushes down the
ブレイク刃302による鉛直上方からの接着層3の分断(切り裂き)と、鉛直下方からのガラス基板1における垂直クラックCRの伸展とは、いずれも分断進行予定位置Bに沿って進行する。最終的に、両者がともに接着層3とガラス基板1との界面に到達すると、分断は完了する。図9(c)には、図9(b)に対応させて、分断の結果として図面視左右2つの半導体チップ10Aが得られる場合を例示している。実際には係る分断を全ての分割予定位置Aにおいて繰り返すことで、貼り合わせ基板10は多数個の半導体チップ10Aに分割される。
The breakage (cutting) of the
以上のような第1のブレイク手法でのブレイクを行う場合、ブレイク刃302を下降させた際に少なくとも刃先302aの先端とダイシング溝DGとの底部DG1とが当接するまでは、刃先302aがダイシング溝DGと接触することのないように、ダイシング溝DGのサイズを定めるとともに刃渡り方向に垂直な断面における刃先302aのなす角である刃先角θを定める必要がある。通常は、後述する第2のブレイク手法に比して、ダイシング溝DGのサイズを相対的に大きく、かつ、刃先角θを相対的に小さくすることになる。
When performing the break by the first breaking method as described above, the
(第2のブレイク手法及び装置)
図10は、第2のブレイク手法及び装置の要部を示すための図である。第2のブレイク手法は、図8において矢印AR9にて示したようにブレイク刃302を鉛直方向において下降させていくことでやがて生じる、ダイシング溝DGに対するブレイク刃302の当接が、まず最初に図10(a)に示すように刃先302aの2つの側面302bのそれぞれとダイシング溝DGの対応する開口端部DG2との間でなされるようにしたうえで、分断を進行させるというものである。ここで、ダイシング溝DGの開口端部DG2とは、シリコン基板2の表面におけるダイシング溝DGのエッジ部分である。
(Second break method and apparatus)
FIG. 10 is a diagram for showing a main part of the second break technique and apparatus. In the second breaking method, the contact of the
具体的には、図10(b)において矢印AR21として示すように、刃先302aの側面302bがダイシング溝DGの開口端部DG2に当接した後もブレイク刃302を所定の力で鉛直下方に押し下げていくと、刃先302aの2つの側面302bのそれぞれが、矢印AR22にて示すように、斜め方向において接触しているダイシング溝DGの対応する開口端部DG2に対し、分割予定位置Aに対して対称でかつ互いに離反する向きの力を作用させる。
Specifically, as shown by an arrow AR21 in FIG. 10B, even after the
係る態様にて開口端部DG2が力を受けると、矢印AR23にて示すように、接着層3のダイシング溝DGが形成されていない箇所において、分断進行予定位置Bに対して対称に、相反する向きの力が生じる。ブレイク刃302の押し下げが進むほど係る力は大きくなり、やがて、接着層3はダイシング溝DGの底部DG1から矢印AR24に示す鉛直下方に向けて引き裂かれていく。その結果、接着層3には分断進行予定位置Bに沿った亀裂CR1が形成される。亀裂CR1は、最終的には接着層3とガラス基板1との界面にまで到達する。
When the opening end portion DG2 receives a force in such a manner, as indicated by an arrow AR23, the portion of the
係る亀裂CR1の形成の後も、ブレイク刃302を鉛直下方に押し下げていくと、ブレイク刃302が貼り合わせ基板10に対し与える力は、貼り合わせ基板10を弾性体たる支持部301に対し分割予定位置Aに沿って押し込む力として作用する。それゆえ、第1のブレイク手法の場合と同様、貼り合わせ基板10は、矢印AR25にて示すように支持部301から鉛直上向きの反発力を受けることになる。従って、貼り合わせ基板10のガラス基板1側においては、3点曲げの状況が実現され、矢印AR26にて示すように、垂直クラックCR2が、スクライブラインSLから分断進行予定位置Bに沿って鉛直上方へと伸展していく。最終的に、垂直クラックCR2が接着層3とガラス基板1との界面に到達すると、分断は完了する。図10(c)には、図10(b)に対応させて、分断の結果として図面視左右2つの半導体チップ10Aが得られる場合を例示している。実際には係る分断を全ての分割予定位置Aにおいて繰り返すことで、貼り合わせ基板10は多数個の半導体チップ10Aに分割される。
Even after the formation of the crack CR1, when the
以上のような第2のブレイク手法でのブレイクを行う場合、ブレイク刃302を下降させた際に刃先302aの先端とダイシング溝DGとの底部DG1とが当接するよりも先に、刃先302aの側面302bとダイシング溝DGの開口端部DG2とが接触するように、ダイシング溝DGのサイズを定めるとともに刃先角θを定める必要がある。通常は、上述した第1のブレイク手法に比して、ダイシング溝DGのサイズを相対的に小さく、かつ、刃先角θを相対的に大きくすることになる。加えて、ダイシング溝DGの底部DG1と接着層3との距離dについても、ブレイク刃302の押し込み量とのバランスを考慮して定める必要がある。距離dが大きすぎると、亀裂CR1が接着層3とガラス基板1との界面まで到達しなくなる可能性があるためである。
When performing the break by the second break method as described above, the side surface of the
なお、第1のブレイク手法と第2のブレイク手法の使い分けは、接着層3の材質(組成、粘性、弾性など)を考慮して選択するのが好適である。例えば、接着層3の粘性が高い場合には、ブレイク刃302による切り裂きが好適に進行しにくい傾向があるため、第1のブレイク手法よりも第2のブレイク手法を適用した方が、分断は好適に行える可能性が高い。
Note that it is preferable to select the first break method and the second break method in consideration of the material (composition, viscosity, elasticity, etc.) of the
あるいは、ブレイク当初は第1のブレイク手法に相当する手法にて分断を進行させ、その後、刃先302aの側面302bをダイシング溝DGの開口端部DG2に当接させる状態についても実現しつつ、ブレイクを進行させるようにしてもよい。
Alternatively, at the beginning of the break, the cutting is advanced by a method corresponding to the first break method, and then the break is made while realizing the state in which the
以上、説明したように、本実施の形態によれば、ガラス基板層とシリコン基板層とが接着層によって接着された構成を有するとともに、シリコン基板層の、接着層との接着面との反対面に上部層を有してなり、さらに、該上部層の上に半田ボールが設けられてなる構成の半導体チップを得ようとする場合において、シリコン基板とガラス基板とを接着層にて貼り合わせてなる貼り合わせ基板のガラス基板側の分割予定位置にスクライブラインを形成し、当該貼り合わせ基板のシリコン基板側の分割予定位置には接着層にまで達するダイシング溝を形成したうえで、半田ボールをシリコン基板の上に設けられてなる上部層の上の所定位置に形成するようにする。そして、係る半田ボールの形成後に、ブレイクによってスクライブラインとダイシング溝との間において分断を進行させるようにする。 As described above, according to the present embodiment, the glass substrate layer and the silicon substrate layer have a configuration in which the adhesive layer is adhered to the glass substrate layer, and the opposite surface of the silicon substrate layer to the adhesive surface with the adhesive layer. In order to obtain a semiconductor chip having a structure in which a solder ball is provided on the upper layer, the silicon substrate and the glass substrate are bonded together with an adhesive layer. A scribe line is formed at the planned division position on the glass substrate side of the bonded substrate, and a dicing groove reaching the adhesive layer is formed at the planned division position on the silicon substrate side of the bonded substrate, and then the solder ball is made into silicon. It is formed at a predetermined position on the upper layer provided on the substrate. Then, after the solder balls are formed, the breaking is advanced between the scribe line and the dicing groove by the break.
係る手順にて半田ボール付き半導体チップを作製する場合、ガラス基板をダイシングすることがないので、ガラス基板にチッピングが生じることが抑制され、また、生産性の向上やコストの低減が実現される。さらには、接着層とガラス基板との間に水が侵入することや、半田ボールが水によって腐食されることもない。すなわち、本実施の形態によれば、品質の優れた半田ボール付き半導体チップを従来よりも効率的かつ低コストに得ることができる。 When a semiconductor chip with solder balls is manufactured by such a procedure, since the glass substrate is not diced, the occurrence of chipping in the glass substrate is suppressed, and the productivity is improved and the cost is reduced. Furthermore, water does not enter between the adhesive layer and the glass substrate, and the solder balls are not corroded by water. That is, according to the present embodiment, a semiconductor chip with solder balls having excellent quality can be obtained more efficiently and at a lower cost than in the past.
<第2の実施の形態>
上述した第1の実施の形態においては、スクライブラインSLの形成を、スクライビングホイール101などのスクライブツールを用いて行うものとなっていたが、スクライブラインSLの形成態様はこれに限られるものではない。図11は、本実施の形態において行うスクライブラインSLの形成手法について説明するための図である。
<Second Embodiment>
In the first embodiment described above, the scribe line SL is formed using a scribe tool such as the
図11(a)に示すように、本実施の形態においても、第1の実施の形態と同様、スクライブラインSLの形成は、ガラス基板1が最上部となり、シリコン基板2が最下部となる水平姿勢で貼り合わせ基板10を保持して行う。
As shown in FIG. 11A, also in the present embodiment, as in the first embodiment, the scribe line SL is formed horizontally with the
概略的にいえば、本実施の形態におけるスクライブラインSLの形成は、図示しない公知のレーザー加工装置のステージに貼り合わせ基板10を当該姿勢にて保持した状態で、図11(b)に示すように該レーザー加工装置に備わる出射源401からガラス基板1の主面1aに対しレーザー光LBを照射し、該レーザー光LBを分割予定位置Aに沿って走査することによって行う。
Schematically speaking, the scribe line SL in the present embodiment is formed as shown in FIG. 11B in a state where the bonded
係る場合において、スクライブラインSLは、レーザー光LBの照射による加熱とその後の冷却とによって生じた変質領域であってもよいし、レーザー光LBの被照射領域に存在する物質が蒸発することで形成される断面視V字状、U字状その他の形状を有する溝部であってもよい。レーザー光源の種類(CO2レーザー、UVレーザー、YAGレーザーなど)や照射条件、照射光学系等は、実際に形成しようとするスクライブラインSLの種別に応じて適宜に定められてよい。 In such a case, the scribe line SL may be an altered region caused by heating by the irradiation with the laser beam LB and subsequent cooling, or formed by evaporation of a substance present in the irradiated region of the laser beam LB. It may be a groove portion having a V-shape, a U-shape or other shapes in cross-section. The type of laser light source (CO 2 laser, UV laser, YAG laser, etc.), irradiation conditions, irradiation optical system, and the like may be appropriately determined according to the type of scribe line SL to be actually formed.
あるいは、図11(b)および図11(c)においては、ガラス基板1の主面1aにスクライブラインSLが形成されてなる場合が例示されているが、いわゆるステルスダイシング技術によって、ガラス基板1の内部にのみ融解改質領域を形成し、当該融解改質領域をスクライブラインSLとする態様であってもよい。
Or in FIG.11 (b) and FIG.11 (c), although the case where the scribe line SL is formed in the
図11(b)において矢印AR31およびAR32にて示すように、個々の分割予定位置Aに沿って順次にレーザー光LBを照射していくことで、スクライブラインSLが形成され、最終的には、図11(c)に示すように全ての分割予定位置AにおいてスクライブラインSLが形成される。 As shown by arrows AR31 and AR32 in FIG. 11B, the scribe line SL is formed by sequentially irradiating the laser light LB along the individual division planned positions A, and finally, As shown in FIG. 11C, scribe lines SL are formed at all the planned division positions A.
スクライブラインSLを形成した後の手順は、第1の実施の形態と同様でよい。それゆえ、本実施の形態の場合も、第1の実施の形態と同様、品質の優れた半田ボール付き半導体チップを従来よりも効率的かつ低コストに得ることができる。 The procedure after forming the scribe line SL may be the same as that in the first embodiment. Therefore, also in the present embodiment, a semiconductor chip with solder balls having excellent quality can be obtained more efficiently and at a lower cost than in the prior art, as in the first embodiment.
1 ガラス基板
1A ガラス基板層
1a (ガラス基板の)主面
2 シリコン基板
2A シリコン基板層
2a (シリコン基板の)主面
3、3A 接着層
4、4A 上部層
10 貼り合わせ基板
10A 半導体チップ
101 スクライビングホイール
201 ダイシングブレード
300 ブレイク装置
301 支持部
301a (支持部の)上面
302 ブレイク刃
302a (ブレイク刃の)刃先
302b (刃先の)側面
401 出射源
A 分割予定位置
B 分断進行予定位置
CR、CR2 垂直クラック
CR1 亀裂
DG ダイシング溝
DG1 (ダイシング溝の)底部
DG2 (ダイシング溝)開口端部
LB レーザー光
SB 半田ボール
SL スクライブライン
DESCRIPTION OF
Claims (8)
前記貼り合わせ基板の他方主面をなす前記シリコン基板の一主面における前記分割予定位置において、前記シリコン基板の前記一主面から前記接着層の途中までにかけて所定の溝部形成手段にて溝部を形成するダイシング溝形成装置と、
前記スクライブラインと前記溝部とが形成されてなる前記貼り合わせ基板における前記シリコン基板の前記一主面側の上面に対し前記単位領域ごとに半田ボールを形成する、半田ボール形成装置と、
前記半田ボールが形成されてなる前記貼り合わせ基板を、前記スクライブラインと前記溝部との間でブレイクすることによって複数の半田ボール付き半導体チップを得るブレイク装置と、
を備えることを特徴とする、半田ボール付き半導体チップの製造装置。 The silicon substrate and the glass substrate are bonded together with an adhesive layer, and the predetermined division position on the one main surface of the glass substrate that forms one main surface of the bonded substrate in which a plurality of division planned positions are defined A scribe line forming apparatus for forming a scribe line by a scribe means;
A groove is formed by a predetermined groove forming means from the one main surface of the silicon substrate to the middle of the adhesive layer at the planned division position on one main surface of the silicon substrate forming the other main surface of the bonded substrate. A dicing groove forming device,
A solder ball forming device for forming a solder ball for each unit region on the upper surface of the silicon substrate in the bonded substrate in which the scribe line and the groove are formed;
A breaking device for obtaining a plurality of semiconductor chips with solder balls by breaking the bonded substrate formed with the solder balls between the scribe line and the groove;
An apparatus for manufacturing a semiconductor chip with solder balls, comprising:
シリコン基板とガラス基板とを接着層にて貼り合わせてなるとともに、分割がなされることによってそれぞれが別個の半導体チップとなる単位領域が形成されるように複数の分割予定位置が定められてなる貼り合わせ基板を用意する、貼り合わせ基板準備工程と、
前記貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に、所定のスクライブ手段によってスクライブラインを形成するスクライブライン形成工程と、
前記貼り合わせ基板の他方主面をなす前記シリコン基板の一主面における前記分割予定位置において、前記シリコン基板の前記一主面から前記接着層の途中までにかけて所定の溝部形成手段にて溝部を形成するダイシング溝形成工程と、
前記スクライブラインと前記溝部とが形成されてなる前記貼り合わせ基板における前記シリコン基板の前記一主面側の上面に対し前記単位領域ごとに半田ボールを形成する、半田ボール形成工程と、
前記半田ボールが形成されてなる前記貼り合わせ基板を、前記スクライブラインと前記溝部との間でブレイクすることによって複数の半田ボール付き半導体チップを得るブレイク工程と、
を備えることを特徴とする、半田ボール付き半導体チップの作製方法。 A method of producing a semiconductor chip with solder balls,
A silicon substrate and a glass substrate are bonded to each other with an adhesive layer, and a plurality of division positions are determined so that a unit region that becomes a separate semiconductor chip is formed by dividing the silicon substrate and the glass substrate. Preparing a bonded substrate, a bonded substrate preparing step,
A scribe line forming step of forming a scribe line by a predetermined scribe means at the planned division position on one main surface of the glass substrate forming one main surface of the bonded substrate;
A groove is formed by a predetermined groove forming means from the one main surface of the silicon substrate to the middle of the adhesive layer at the planned division position on one main surface of the silicon substrate forming the other main surface of the bonded substrate. A dicing groove forming step,
Forming a solder ball for each unit region with respect to the upper surface of the one main surface side of the silicon substrate in the bonded substrate in which the scribe line and the groove are formed;
A breaking step of obtaining a plurality of semiconductor chips with solder balls by breaking the bonded substrate in which the solder balls are formed between the scribe line and the groove;
A method for producing a semiconductor chip with solder balls, comprising:
前記ブレイク工程においては、前記貼り合わせ基板を、前記シリコン基板の側が最上部となり、前記ガラス基板の側が最下部となるように、弾性体からなる支持部の上面に載置した状態で、前記シリコン基板の上方から前記分割予定位置に対しブレイク刃を当接させ、さらに押し下げることによって、前記貼り合わせ基板を分断する、
ことを特徴とする、半田ボール付き半導体チップの作製方法。 A method for producing a semiconductor chip with solder balls according to claim 2,
In the breaking step, the bonded substrate is placed on the upper surface of the support portion made of an elastic body so that the silicon substrate side is the uppermost portion and the glass substrate side is the lowermost portion. Breaking the bonded substrate by bringing the break blade into contact with the scheduled division position from above the substrate and further pushing down,
A method for manufacturing a semiconductor chip with solder balls.
前記ブレイク工程においては、前記ブレイク刃を前記溝部の底部に当接させたうえでさらに押し下げることによって、前記ブレイク刃によって前記接着層を切り裂きつつ前記スクライブラインから垂直クラックを伸展させることで前記貼り合わせ基板を分断する、
ことを特徴とする、半田ボール付き半導体チップの作製方法。 A method for producing a semiconductor chip with solder balls according to claim 3,
In the breaking step, the bonding is performed by extending the vertical crack from the scribe line while tearing the adhesive layer by the break blade by further pressing down the break blade after contacting the bottom of the groove. Dividing the board,
A method for manufacturing a semiconductor chip with solder balls.
前記ブレイク工程においては、前記ブレイク刃の刃先側面を前記シリコン基板の前記一主面における前記溝部の開口端部に当接させたうえでさらに押し下げることによって、前記接着層を引き裂くとともに前記スクライブラインから垂直クラックを伸展させることで前記貼り合わせ基板を分断する、
ことを特徴とする、半田ボール付き半導体チップの作製方法。 A method for producing a semiconductor chip with solder balls according to claim 3,
In the breaking step, the side surface of the break blade is brought into contact with the opening end portion of the groove portion in the one main surface of the silicon substrate and further pressed down to tear the adhesive layer and from the scribe line. Dividing the bonded substrate by extending vertical cracks,
A method for manufacturing a semiconductor chip with solder balls.
前記所定のスクライブ手段がスクライビングホイールであり、前記スクライブライン形成工程においては、前記分割予定位置に沿って前記スクライビングホイールを圧接転動させることによって前記スクライブラインを形成する、
ことを特徴とする、半田ボール付き半導体チップの作製方法。 A method for producing a semiconductor chip with solder balls according to any one of claims 2 to 5,
The predetermined scribing means is a scribing wheel, and in the scribing line forming step, the scribing line is formed by pressing and rolling the scribing wheel along the planned division position.
A method for manufacturing a semiconductor chip with solder balls.
前記所定のスクライブ手段がレーザー光であり、前記スクライブライン形成工程においては、前記貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に前記レーザー光を照射することによって前記ガラス基板に対し前記分割予定位置に沿った変質または蒸発を生じさせることによって前記スクライブラインを形成する、
ことを特徴とする、半田ボール付き半導体チップの作製方法。 A method for producing a semiconductor chip with solder balls according to any one of claims 2 to 5,
The predetermined scribe means is a laser beam, and in the scribe line forming step, the laser beam is irradiated to the planned division position on one main surface of the glass substrate that forms one main surface of the bonded substrate. Forming the scribe line by causing alteration or evaporation along the planned division position with respect to the glass substrate;
A method for manufacturing a semiconductor chip with solder balls.
前記所定の溝部形成手段がダイサーである、
ことを特徴とする、半田ボール付き半導体チップの作製方法。 A method for producing a semiconductor chip with solder balls according to any one of claims 2 to 7,
The predetermined groove forming means is a dicer;
A method for manufacturing a semiconductor chip with solder balls.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015116281A JP6507866B2 (en) | 2015-06-09 | 2015-06-09 | Device and method for manufacturing semiconductor chip with solder ball |
KR1020160030111A KR20160144901A (en) | 2015-06-09 | 2016-03-14 | Apparatus for manufacturing semiconductor chip having solder ball and method for manufacturing the same |
TW105110952A TWI689978B (en) | 2015-06-09 | 2016-04-07 | Manufacturing device and manufacturing method of semiconductor wafer with solder ball |
CN201610214923.6A CN106252256A (en) | 2015-06-09 | 2016-04-08 | The manufacture device of the semiconductor chip of subsidiary soldered ball and manufacture method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015116281A JP6507866B2 (en) | 2015-06-09 | 2015-06-09 | Device and method for manufacturing semiconductor chip with solder ball |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019042542A Division JP2019091945A (en) | 2019-03-08 | 2019-03-08 | Manufacturing apparatus of semiconductor chip with solder ball and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017005067A true JP2017005067A (en) | 2017-01-05 |
JP6507866B2 JP6507866B2 (en) | 2019-05-08 |
Family
ID=57626945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015116281A Expired - Fee Related JP6507866B2 (en) | 2015-06-09 | 2015-06-09 | Device and method for manufacturing semiconductor chip with solder ball |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6507866B2 (en) |
KR (1) | KR20160144901A (en) |
CN (1) | CN106252256A (en) |
TW (1) | TWI689978B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190100866A (en) | 2018-02-21 | 2019-08-29 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | Breaking apparatus, breaking method and breaking plate |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI820177B (en) * | 2018-09-26 | 2023-11-01 | 日商三星鑽石工業股份有限公司 | Method for dividing substrates with metal films |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272114A (en) * | 1990-12-10 | 1993-12-21 | Amoco Corporation | Method for cleaving a semiconductor crystal body |
JP2009280447A (en) * | 2008-05-23 | 2009-12-03 | Mitsuboshi Diamond Industrial Co Ltd | Method for cutting stacked body |
JP2010232378A (en) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | Method of producing semiconductor device |
JP2014033157A (en) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP2015097223A (en) * | 2013-11-15 | 2015-05-21 | 三星ダイヤモンド工業株式会社 | Segmentation method of wafer laminate, and segmentation device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2936851B2 (en) | 1991-12-20 | 1999-08-23 | 日本電気株式会社 | Method of holding deployable membrane structure |
TWI375321B (en) * | 2007-08-24 | 2012-10-21 | Xintec Inc | Electronic device wafer level scale packages and fabrication methods thereof |
US8609512B2 (en) * | 2009-03-27 | 2013-12-17 | Electro Scientific Industries, Inc. | Method for laser singulation of chip scale packages on glass substrates |
JP2013122984A (en) * | 2011-12-12 | 2013-06-20 | Canon Inc | Semiconductor device manufacturing method |
-
2015
- 2015-06-09 JP JP2015116281A patent/JP6507866B2/en not_active Expired - Fee Related
-
2016
- 2016-03-14 KR KR1020160030111A patent/KR20160144901A/en unknown
- 2016-04-07 TW TW105110952A patent/TWI689978B/en not_active IP Right Cessation
- 2016-04-08 CN CN201610214923.6A patent/CN106252256A/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272114A (en) * | 1990-12-10 | 1993-12-21 | Amoco Corporation | Method for cleaving a semiconductor crystal body |
JP2009280447A (en) * | 2008-05-23 | 2009-12-03 | Mitsuboshi Diamond Industrial Co Ltd | Method for cutting stacked body |
JP2010232378A (en) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | Method of producing semiconductor device |
JP2014033157A (en) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP2015097223A (en) * | 2013-11-15 | 2015-05-21 | 三星ダイヤモンド工業株式会社 | Segmentation method of wafer laminate, and segmentation device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190100866A (en) | 2018-02-21 | 2019-08-29 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | Breaking apparatus, breaking method and breaking plate |
JP2019145676A (en) * | 2018-02-21 | 2019-08-29 | 三星ダイヤモンド工業株式会社 | Break device, break method, and break plate |
JP7020673B2 (en) | 2018-02-21 | 2022-02-16 | 三星ダイヤモンド工業株式会社 | Break device, break method, and break plate |
TWI774911B (en) * | 2018-02-21 | 2022-08-21 | 日商三星鑽石工業股份有限公司 | Breaking device, breaking method, and breaking plate |
CN110176396B (en) * | 2018-02-21 | 2024-03-12 | 三星钻石工业株式会社 | Cutting device, cutting method and cutting plate |
KR102655769B1 (en) | 2018-02-21 | 2024-04-08 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | Breaking apparatus, breaking method and breaking plate |
Also Published As
Publication number | Publication date |
---|---|
JP6507866B2 (en) | 2019-05-08 |
TW201715596A (en) | 2017-05-01 |
TWI689978B (en) | 2020-04-01 |
CN106252256A (en) | 2016-12-21 |
KR20160144901A (en) | 2016-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6561566B2 (en) | Method and apparatus for dividing bonded substrate | |
TWI620635B (en) | Elastic support plate, breaking device and breaking method | |
TWI620636B (en) | Fracture device and breaking method | |
JP5170196B2 (en) | Method for dividing brittle material substrate with resin | |
TWI620634B (en) | Expander, breaking device and breaking method | |
JP6507866B2 (en) | Device and method for manufacturing semiconductor chip with solder ball | |
TW201842559A (en) | Workpiece dividing method | |
JP6561565B2 (en) | Method and apparatus for dividing bonded substrate | |
TWI607975B (en) | Elastic support plate, breaking device and breaking method | |
JP2019091945A (en) | Manufacturing apparatus of semiconductor chip with solder ball and manufacturing method | |
KR102351927B1 (en) | Breaking apparatus and dividing method of brittle material substrate in the same | |
TW201607713A (en) | Brittle material substrate breaking method, substrate holding member for breaking brittle material substrate, and frame for stretching adhesive film when breaking brittle material substrate | |
JP2020107839A (en) | METHOD AND DEVICE FOR DIVIDING SiC SUBSTRATE | |
JP2011146552A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP7020673B2 (en) | Break device, break method, and break plate | |
JP2014165320A (en) | Process of manufacturing led apparatus | |
TWI661999B (en) | Cutting method and cutting knife for laminating substrate | |
JP7385908B2 (en) | Method for dividing bonded substrates and method for dividing stressed substrates | |
JP2019067930A (en) | Method of manufacturing light emitting element | |
JP2019149409A (en) | Method for splitting wafer with low-k film | |
JP2020070202A (en) | Method for dividing bonded substrate | |
JP2009029048A (en) | Dividing method of workpiece | |
KR20150050002A (en) | Method for manufacturing of flexible display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6507866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |