JP2017002342A - Multi-piece substrate and manufacturing method of the same - Google Patents
Multi-piece substrate and manufacturing method of the same Download PDFInfo
- Publication number
- JP2017002342A JP2017002342A JP2015114923A JP2015114923A JP2017002342A JP 2017002342 A JP2017002342 A JP 2017002342A JP 2015114923 A JP2015114923 A JP 2015114923A JP 2015114923 A JP2015114923 A JP 2015114923A JP 2017002342 A JP2017002342 A JP 2017002342A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- seal ring
- frame
- wiring board
- ear portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、基板上に複数の配線基板が形成される多数個取り基板およびその製造方法に関する。 The present invention relates to a multi-chip substrate in which a plurality of wiring substrates are formed on a substrate and a method for manufacturing the same.
一般に、配線基板を製造する場合には、１枚の大版の基板上に複数の配線基板を形成したいわゆる多数個取り基板が用いられる。この種の多数個取り基板は、複数の配線基板が縦横に配置された配線基板領域と、配線基板領域の周囲を囲むように形成された耳部とから構成されている。 In general, when a wiring board is manufactured, a so-called multi-piece substrate in which a plurality of wiring boards are formed on one large-sized board is used. This type of multi-piece substrate is composed of a wiring board region in which a plurality of wiring boards are arranged vertically and horizontally and an ear portion formed so as to surround the periphery of the wiring board region.
このような多数個取り基板に電解メッキを施すことで多数個取り基板の中央部より周辺部でメッキ膜が厚くなるのを抑制するために、耳部にダミー電極を形成する技術が知られている（例えば、特許文献１を参照）。 In order to prevent the plating film from becoming thicker at the peripheral part than the central part of the multi-cavity substrate by applying electrolytic plating to such a multi-cavity substrate, a technique for forming a dummy electrode at the ear is known. (For example, refer to Patent Document 1).
そして、水晶振動子またはＳＡＷ（Surface Acoustic Wave）フィルタなどの電子部品を収納するパッケージが上記の配線基板として形成される多数個取り基板に電解メッキを施すと、パッケージにロウ付けされた金属製のシールリング上に形成されるメッキ膜の厚さがばらついてしまうという問題があった。 When a package containing electronic components such as a crystal resonator or a SAW (Surface Acoustic Wave) filter is subjected to electroplating on a multi-piece substrate formed as the wiring substrate, a metal brazed to the package is made. There has been a problem that the thickness of the plating film formed on the seal ring varies.
本発明は、こうした問題に鑑みてなされたものであり、多数個取り基板の中央部より周辺部でシールリング上のメッキ膜が厚くなるのを抑制することを目的とする。 The present invention has been made in view of these problems, and an object thereof is to suppress the plating film on the seal ring from becoming thicker at the peripheral portion than at the central portion of the multi-cavity substrate.
上記目的を達成するためになされた第１発明は、基板本体と、配線基板領域と、耳部と、シールリングと、を備える多数個取り基板である。基板本体は、表面および裏面を有し、セラミックからなる。配線基板領域は、基板本体の中央側に位置し、平面視が矩形の表面および裏面を有する複数の配線基板が縦横の平面方向に沿って配置される。耳部は、基板本体の周辺側に位置し、配線基板領域の周囲を囲む。シールリングは、金属製の枠体で、各配線基板の表面の各辺に沿って形成され、平面視が枠状の表面および裏面を有する。 A first invention made to achieve the above object is a multi-piece substrate including a substrate body, a wiring substrate region, an ear portion, and a seal ring. The substrate body has a front surface and a back surface and is made of ceramic. The wiring board region is located on the center side of the board body, and a plurality of wiring boards having a front surface and a rear surface that are rectangular in plan view are arranged along the horizontal and vertical plane directions. The ear portion is located on the peripheral side of the board body and surrounds the periphery of the wiring board region. The seal ring is a metal frame, is formed along each side of the surface of each wiring board, and has a frame-shaped surface and a back surface in plan view.
第１発明の多数個取り基板は、さらに、枠体と、補助電極と、を備える。枠体は、耳部の表面の各辺に沿って形成され、セラミックからなる。補助電極は、枠体の上に配置され、かつ、多数個取り基板に電解メッキを施すために基板本体に形成されたメッキ用電極と電気的に接続される。 The multi-chip substrate of the first invention further includes a frame and an auxiliary electrode. The frame is formed along each side of the surface of the ear and is made of ceramic. The auxiliary electrode is disposed on the frame and is electrically connected to a plating electrode formed on the substrate body in order to perform electrolytic plating on the multi-piece substrate.
そして、第１発明の多数個取り基板では、補助電極の表面は、シールリングの表面より高い、または、シールリングの表面と同じ高さである。
このように構成された第１発明の多数個取り基板は、多数個取り基板に電解メッキを施す場合に、耳部の付近におけるメッキ液の還流を上記枠体と上記補助電極によって変え、耳部の付近に配置されているシールリングへ向かって泳動するカチオンを、耳部側へ向けて強制的に泳動させることができる。
In the multi-chip substrate of the first invention, the surface of the auxiliary electrode is higher than the surface of the seal ring or the same height as the surface of the seal ring.
The multi-cavity substrate of the first invention configured as described above is such that when electrolytic plating is applied to the multi-cavity substrate, the reflux of the plating solution in the vicinity of the ear portion is changed by the frame and the auxiliary electrode, and the ear portion is obtained. The cations that migrate toward the seal ring arranged in the vicinity of can be forced to migrate toward the ear portion.
これにより、第１発明の多数個取り基板は、電解メッキを施すことで多数個取り基板の中央部より周辺部でメッキ膜が厚くなるのを抑制することができる。
また、第１発明の多数個取り基板において、中央部より周辺部でメッキ膜が厚くなるのを抑制するためには、互いに隣接するシールリングと枠体との間隔は、互いに隣接する複数のシールリングの間隔に等しい、または、互いに隣接する複数のシールリングの間隔よりも大きく、かつ、配線基板の各辺の長さの半分より小さいようにしてもよい。
Thereby, the multi-cavity substrate of the first invention can suppress the plating film from becoming thicker in the peripheral portion than the central portion of the multi-cavity substrate by performing electrolytic plating.
Further, in the multi-cavity substrate of the first invention, in order to prevent the plating film from becoming thicker at the peripheral portion than at the central portion, the interval between the seal ring and the frame adjacent to each other is set to a plurality of adjacent seals. You may make it equal to the space | interval of a ring or larger than the space | interval of several seal rings adjacent to each other, and smaller than the half of the length of each side of a wiring board.
また、第１発明の多数個取り基板において、配線基板の表面および裏面に形成された複数の金属層と、シールリングと、を被覆するメッキ層を有するようにしてもよい。
このように構成された第１発明の多数個取り基板は、シールリング上のメッキ膜だけではなく、配線基板の表面および裏面に形成された複数の金属層上のメッキ膜についても、多数個取り基板の中央部より周辺部でメッキ膜が厚くなるのを抑制することができる。
Further, the multi-cavity substrate of the first invention may have a plating layer that covers the plurality of metal layers formed on the front surface and the back surface of the wiring substrate and the seal ring.
The multi-piece substrate of the first invention configured in this way is not only a plating film on the seal ring, but also a plurality of plating films on a plurality of metal layers formed on the front and back surfaces of the wiring board. It is possible to suppress the plating film from becoming thicker at the peripheral portion than at the central portion of the substrate.
また、上記目的を達成するためになされた第２発明は、基板本体と、配線基板領域と、耳部と、シールリングと、を備える多数個取り基板の製造方法である。
第２発明の多数個取り基板の製造方法は、焼成後に基板本体となるグリーンシートを準備する工程と、グリーンシートと、焼成後に枠体となる、平面視が矩形枠で且つ内側に貫通孔を有するグリーンシート枠体と、を積層する工程とを備える。
The second invention made to achieve the above object is a method for manufacturing a multi-piece substrate comprising a substrate body, a wiring substrate region, an ear portion, and a seal ring.
The method for manufacturing a multi-piece substrate of the second invention includes a step of preparing a green sheet to be a substrate body after firing, a green sheet and a frame after firing, a rectangular frame in plan view, and a through hole on the inside And a step of laminating the green sheet frame body.
第２発明の多数個取り基板の製造方法は、さらに、グリーンシート枠体上に配置され、かつ、多数個取り基板に電解メッキを施すためにグリーンシートに形成された未焼成メッキ用電極と電気的に接続される、未焼成の補助電極を形成する工程と、を備える。 The method for producing a multi-cavity substrate of the second invention further includes an unsintered plating electrode disposed on the green sheet frame and formed on the green sheet for electroplating the multi-cavity substrate. And forming a non-fired auxiliary electrode connected to each other.
そして、第２発明の多数個取り基板の製造方法では、補助電極の表面が、シールリングの表面より高くなるように、または、シールリングの表面と同じ高さであるように形成する。 In the method for manufacturing a multi-chip substrate according to the second invention, the auxiliary electrode is formed so that the surface of the auxiliary electrode is higher than the surface of the seal ring or the same height as the surface of the seal ring.
この製造方法は、第１発明の多層配線基板を製造する方法であり、当該方法を実行することで、第１発明の多層配線基板と同様の効果を得ることができる。
また、上記目的を達成するためになされた第３発明は、基板本体と、配線基板領域と、耳部と、シールリングと、を備える多数個取り基板の製造方法である。
This manufacturing method is a method for manufacturing the multilayer wiring board of the first invention. By executing this method, the same effect as that of the multilayer wiring board of the first invention can be obtained.
A third invention made to achieve the above object is a method for manufacturing a multi-chip substrate comprising a substrate body, a wiring substrate region, an ear portion, and a seal ring.
第３発明の多数個取り基板の製造方法は、多数個取り基板に電解メッキを施すために、耳部の表面の各辺に沿って金属製の第１プレートを配置する工程を含む。
そして、第３発明の多数個取り基板の製造方法では、第１プレートの表面は、シールリングの表面より高いこと、または、シールリングの表面と同じ高さである。
The manufacturing method of the multi-cavity substrate of the third invention includes a step of disposing a metal first plate along each side of the surface of the ear portion in order to perform electrolytic plating on the multi-cavity substrate.
And in the manufacturing method of the multi-chip substrate of 3rd invention, the surface of a 1st plate is higher than the surface of a seal ring, or the same height as the surface of a seal ring.
このように構成された第３発明の多数個取り基板の製造方法は、多数個取り基板に電解メッキを施す場合に、耳部の付近におけるメッキ液の還流を上記第１プレートによって変え、耳部の付近に配置されているシールリングへ向かって泳動するカチオンを、耳部側へ向けて強制的に泳動させることができる。 In the method of manufacturing the multi-cavity substrate of the third invention thus configured, when electrolytic plating is performed on the multi-cavity substrate, the reflux of the plating solution in the vicinity of the ear portion is changed by the first plate, and the ear portion is obtained. The cations that migrate toward the seal ring arranged in the vicinity of can be forced to migrate toward the ear portion.
これにより、第３発明の多数個取り基板の製造方法は、電解メッキを施すことで多数個取り基板の中央部より周辺部でメッキ膜が厚くなるのを抑制することができる。
また、上記目的を達成するためになされた第４発明は、基板本体と、配線基板領域と、耳部と、シールリングと、を備える多数個取り基板の製造方法である。
Thereby, the manufacturing method of the multi-cavity substrate of the 3rd invention can suppress that a plating film becomes thick in a peripheral part rather than the center part of a multi-cavity substrate by performing electrolytic plating.
Moreover, the 4th invention made | formed in order to achieve the said objective is a manufacturing method of the multi-cavity board | substrate provided with a board | substrate body, a wiring board area | region, an ear | edge part, and a seal ring.
第４発明の多数個取り基板の製造方法は、多数個取り基板に電解メッキを施すために、耳部の表面の各辺に沿って金属製の第２プレートを配置する工程を含む。
そして、第４発明の多数個取り基板の製造方法では、第２プレートが、耳部と、耳部の付近に配置されている配線基板とを覆うように配置され、かつ、第２プレートの表面は、シールリングの表面より高いこと、または、シールリングの表面と同じ高さである。
According to a fourth aspect of the present invention, there is provided a method for manufacturing a multi-piece substrate, including a step of arranging a second metal plate along each side of the surface of the ear portion in order to perform electrolytic plating on the multi-piece substrate.
And in the manufacturing method of the multi-cavity substrate of the fourth invention, the second plate is arranged so as to cover the ear part and the wiring board arranged in the vicinity of the ear part, and the surface of the second plate Is higher than the surface of the seal ring or the same height as the surface of the seal ring.
このように構成された第４発明の多数個取り基板の製造方法は、多数個取り基板に電解メッキを施す場合に、耳部の付近におけるメッキ液の還流を上記第２プレートによって変え、耳部の付近に配置されているシールリングへ向かって泳動するカチオンを、耳部側へ向けて強制的に泳動させることができる。 In the method of manufacturing the multi-cavity substrate of the fourth invention configured as described above, when electrolytic plating is performed on the multi-cavity substrate, the reflux of the plating solution in the vicinity of the ear portion is changed by the second plate, and the ear portion is obtained. The cations that migrate toward the seal ring arranged in the vicinity of can be forced to migrate toward the ear portion.
これにより、第４発明の多数個取り基板の製造方法は、電解メッキを施すことで多数個取り基板の中央部より周辺部でメッキ膜が厚くなるのを抑制することができる。
また、上記目的を達成するためになされた第５発明は、基板本体と、配線基板領域と、耳部と、シールリングと、を備える多数個取り基板の製造方法である。
Thereby, the manufacturing method of the multi-chip substrate of 4th invention can suppress that a plating film becomes thick in a peripheral part rather than the center part of a multi-chip substrate by performing electrolytic plating.
A fifth invention made to achieve the above object is a method for manufacturing a multi-chip substrate including a substrate body, a wiring substrate region, an ear portion, and a seal ring.
第５発明の多数個取り基板の製造方法は、多数個取り基板に電解メッキを施すために、耳部の表面の各辺に沿って金属製の第３プレートを配置する工程を含む。
そして、第５発明の多数個取り基板の製造方法では、第３プレートは耳部と非接触で耳部の上方に位置するように配置され、かつ、第３プレートの表面は、シールリングの表面より高いこと、または、シールリングの表面と同じ高さである。
According to a fifth aspect of the present invention, there is provided a method for producing a multi-piece substrate including a step of arranging a metal third plate along each side of the surface of the ear portion in order to perform electroplating on the multi-piece substrate.
In the method for manufacturing a multi-chip substrate according to the fifth aspect of the present invention, the third plate is disposed so as to be in contact with the ear portion and not above the ear portion, and the surface of the third plate is the surface of the seal ring. Higher or flush with the surface of the seal ring.
このように構成された第５発明の多数個取り基板の製造方法は、多数個取り基板に電解メッキを施す場合に、耳部の付近におけるメッキ液の還流を上記第３プレートによって変え、耳部の付近に配置されているシールリングへ向かって泳動するカチオンを、耳部側へ向けて強制的に泳動させることができる。 In the method of manufacturing the multi-cavity substrate of the fifth invention thus configured, when electrolytic plating is applied to the multi-cavity substrate, the reflux of the plating solution in the vicinity of the ear portion is changed by the third plate, and the ear portion is obtained. The cations that migrate toward the seal ring arranged in the vicinity of can be forced to migrate toward the ear portion.
これにより、第５発明の多数個取り基板の製造方法は、電解メッキを施すことで多数個取り基板の中央部より周辺部でメッキ膜が厚くなるのを抑制することができる。
また、第５発明の多数個取り基板の製造方法は、第３プレートが耳部と接触しないように配置されるため、電解メッキの工程が終了して多数個取り基板がメッキラックから取り出されたときに耳部上にメッキ液が残るのを抑制することができる。
Thereby, the manufacturing method of the multi-chip substrate of 5th invention can suppress that a plating film becomes thick in a peripheral part from the center part of a multi-chip substrate by performing electroplating.
In addition, since the third plate manufacturing method of the fifth invention is arranged so that the third plate does not come into contact with the ear, the electrolytic plating process is completed and the multi-chip substrate is taken out from the plating rack. Occasionally, the plating solution can be prevented from remaining on the ear portion.
（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
本発明が適用された実施形態の多数個取り基板１は、図１に示すように、基板本体２を備える。基板本体２は、例えばアルミナなどのセラミックを材料として、平面視が矩形となるように成形された板状の基板であり、表面２１（図３を参照）および裏面２２（図３を参照）を有する。
(First embodiment)
A first embodiment of the present invention will be described below with reference to the drawings.
As shown in FIG. 1, the multi-chip substrate 1 of the embodiment to which the present invention is applied includes a substrate body 2. The substrate body 2 is a plate-like substrate formed using, for example, ceramic such as alumina so as to be rectangular in plan view, and has a front surface 21 (see FIG. 3) and a back surface 22 (see FIG. 3). Have.
基板本体２は、基板本体２の中央部に形成された配線基板領域３と、配線基板領域３の全周を囲むように形成された矩形状の耳部４とからなる。
配線基板領域３には、平面視が矩形の表面２１（図２を参照）および裏面２２（図２を参照）を有する複数の配線基板３０が、平面方向に沿って格子状に配置されている。
The substrate body 2 includes a wiring board region 3 formed at the center of the substrate body 2 and rectangular ears 4 formed so as to surround the entire circumference of the wiring substrate region 3.
In the wiring board region 3, a plurality of wiring boards 30 having a front surface 21 (see FIG. 2) and a rear surface 22 (see FIG. 2) that are rectangular in plan view are arranged in a grid pattern along the planar direction. .
配線基板３０は、水晶振動子またはＳＡＷ（Surface Acoustic Wave）フィルタなどの電子部品を収納するためのパッケージであり、図２に示すように、表面側パッド３１、裏面側パッド３２、ビア３３および金属製のシールリング３４を備える。 The wiring board 30 is a package for housing electronic components such as a crystal resonator or a SAW (Surface Acoustic Wave) filter. As shown in FIG. 2, the front surface side pad 31, the rear surface side pad 32, the via 33, and the metal A seal ring 34 made of metal is provided.
表面側パッド３１は、表面２１に形成される金属層であり、表面２１上に搭載された電子部品と電気的に接続させるための電極である。
裏面側パッド３２は、裏面２２に形成される金属層であり、配線基板３０をその外部（例えば、回路基板）と電気的に接続させるための電極である。
The surface side pad 31 is a metal layer formed on the surface 21 and is an electrode for electrically connecting to an electronic component mounted on the surface 21.
The back side pad 32 is a metal layer formed on the back side 22 and is an electrode for electrically connecting the wiring board 30 to the outside (for example, a circuit board).
ビア３３は、基板本体２を貫通して形成される導体であり、表面側パッド３１と裏面側パッド３２とを電気的に接続する。
シールリング３４は、平面視が矩形である配線基板３０の四辺に沿って枠状に形成されて表面３６および裏面３７を有する金属部材であり、表面２１上にロウ付けされる。シールリング３４は、各配線基板３０の表面２１に各配線基板３０の略中央ごとに各枠体の中央が重なるように配置される。枠状のシールリング３４により形成される開口部３５内に、電子部品が収納される。
The via 33 is a conductor formed through the substrate body 2 and electrically connects the front surface side pad 31 and the rear surface side pad 32.
The seal ring 34 is a metal member that is formed in a frame shape along the four sides of the wiring substrate 30 that is rectangular in plan view and has a front surface 36 and a back surface 37, and is brazed onto the front surface 21. The seal ring 34 is arranged on the surface 21 of each wiring board 30 so that the center of each frame body overlaps at almost the center of each wiring board 30. An electronic component is accommodated in the opening 35 formed by the frame-shaped seal ring 34.
表面側パッド３１、裏面側パッド３２およびビア３３は、例えばタングステン（Ｗ）またはモリブデン（Ｍｏ）により形成される。そして、表面側パッド３１および裏面側パッド３２の表面には、ニッケル（Ｎｉ）メッキ膜３８と金（Ａｕ）メッキ膜３９が被覆されている。 The front surface side pad 31, the back surface side pad 32, and the via 33 are formed of, for example, tungsten (W) or molybdenum (Mo). The surface of the front surface side pad 31 and the rear surface side pad 32 is covered with a nickel (Ni) plating film 38 and a gold (Au) plating film 39.
シールリング３４は、例えばコバールにより形成される。そして、シールリング３４の表面および側面には、ニッケル（Ｎｉ）メッキ膜３８と金（Ａｕ）メッキ膜３９が被覆されている。シールリング３４は、シールリング３４の開口部３５内に収納された電子部品を蓋体（不図示）で封止するために用いられるものである。 The seal ring 34 is formed of, for example, Kovar. The surface and side surfaces of the seal ring 34 are covered with a nickel (Ni) plating film 38 and a gold (Au) plating film 39. The seal ring 34 is used for sealing an electronic component housed in the opening 35 of the seal ring 34 with a lid (not shown).
耳部４は、図１に示すように、その外周縁に形成された１つまたは複数（本実施形態では４個）の凹部４１を備える。凹部４１は、半円状に形成されており、多数個取り基板１に電解メッキを施すためのメッキ用電極４２（図４を参照）が設けられる。 As shown in FIG. 1, the ear portion 4 includes one or a plurality (four in this embodiment) of concave portions 41 formed on the outer peripheral edge thereof. The concave portion 41 is formed in a semicircular shape, and is provided with a plating electrode 42 (see FIG. 4) for performing electrolytic plating on the multi-piece substrate 1.
多数個取り基板１は、図１と図３に示すように、枠体５と補助電極６を備える。枠体５は、例えばアルミナなどのセラミックを材料として、平面視が矩形である耳部４の四辺に沿って枠状に形成された部材であり、耳部４における表面２１上に配置されている。補助電極６は、例えばタングステン（Ｗ）またはモリブデン（Ｍｏ）により、平面視が矩形である枠体５の四辺に沿って枠状に形成された金属層であり、枠体５の表面５１上に配置されている。 As shown in FIGS. 1 and 3, the multi-chip substrate 1 includes a frame body 5 and auxiliary electrodes 6. The frame 5 is a member formed in a frame shape along the four sides of the ear part 4 that is rectangular in plan view, for example, using a ceramic such as alumina, and is disposed on the surface 21 of the ear part 4. . The auxiliary electrode 6 is a metal layer formed in a frame shape along, for example, tungsten (W) or molybdenum (Mo) along the four sides of the frame 5 that is rectangular in plan view, and is formed on the surface 51 of the frame 5. Has been placed.
図３に示すように、枠体５および補助電極６は、基板本体２の裏面２２から補助電極６の表面までの高さＨｐが、基板本体２の裏面２２からシールリング３４の表面までの高さＨｓよりも大きくなるように形成されている。但し、枠体５および補助電極６は、高さＨｐと高さＨｓとが同じになるように形成されていてもよい。 As shown in FIG. 3, the frame 5 and the auxiliary electrode 6 have a height Hp from the back surface 22 of the substrate body 2 to the surface of the auxiliary electrode 6 that is high from the back surface 22 of the substrate body 2 to the surface of the seal ring 34. It is formed to be larger than the length Hs. However, the frame 5 and the auxiliary electrode 6 may be formed such that the height Hp and the height Hs are the same.
また枠体５は、隣接するシールリング３４との間隔Ｐｆが、互いに隣接するシールリング３４の間隔Ｐｓよりも大きく、且つ、配線基板３０の辺の長さＬｓの半分よりも小さくなるように配置される。 Further, the frame body 5 is arranged such that the interval Pf between the adjacent seal rings 34 is larger than the interval Ps between the adjacent seal rings 34 and smaller than half the length Ls of the side of the wiring board 30. Is done.
また補助電極６は、図４に示すように、枠体５の内側側面５２に形成された接続導体６１により、メッキ用電極４２と電気的に接続される。
次に、多数個取り基板１の製造方法を説明する。
Further, as shown in FIG. 4, the auxiliary electrode 6 is electrically connected to the plating electrode 42 by a connection conductor 61 formed on the inner side surface 52 of the frame 5.
Next, a method for manufacturing the multi-piece substrate 1 will be described.
（１）スラリーの調製
まず、アルミナ粉末の粒子と、樹脂バインダと、可塑剤と、溶剤などからなる原料を混合して、グリーンシート用スラリーを調製した。
(1) Preparation of Slurry First, raw materials composed of alumina powder particles, a resin binder, a plasticizer, a solvent, and the like were mixed to prepare a slurry for green sheets.
（２）セラミックグリーンシートの形成
調製したグリーンシート用スラリーを、ドクターブレード法などの汎用の方法により、平面視が矩形である基板本体２用の未焼成セラミックグリーンシートと、平面視が矩形枠状である枠体５用の未焼成セラミックグリーンシートとを得た。また、基板本体２用の未焼成セラミックグリーンシートと枠体５用の未焼成セラミックグリーンシートの外周縁に、切り欠き加工によって、半円状の凹部４１を形成した。
(2) Formation of ceramic green sheet The prepared slurry for green sheet is formed by a general-purpose method such as a doctor blade method, an unfired ceramic green sheet for substrate body 2 that is rectangular in plan view, and a rectangular frame shape in plan view. An unfired ceramic green sheet for the frame 5 was obtained. Moreover, the semicircular recessed part 41 was formed in the outer periphery of the non-fired ceramic green sheet for the board | substrate bodies 2 and the non-fired ceramic green sheet for the frames 5 by the notch process.
（３）未焼成ビアの形成
基板本体２用の未焼成セラミックグリーンシートにおける複数の配線基板３０の形成箇所に、打ち抜き加工により穿孔し、ビアホールを形成した。そして、Ｗ粉末またはＭｏ粉末を含む導電性ペーストをビアホール内に充填し、未焼成ビアを形成した。
(3) Formation of unsintered vias A plurality of wiring substrate 30 formation locations in the unsintered ceramic green sheet for the substrate body 2 were punched by punching to form via holes. And the conductive paste containing W powder or Mo powder was filled in the via hole, and the unfired via was formed.
（４）基板本体２用の未焼成表面側パッドの形成
導電性ペーストを用いた印刷によって、基板本体２用の未焼成セラミックグリーンシートの表面に未焼成表面側パッドおよび未焼成表面側配線層を形成する。また、基板本体２用の未焼成セラミックグリーンシートにおける凹部４１の内壁に導電性ペーストを印刷して、未焼成メッキ用電極を形成した。
(4) Formation of Unfired Surface Side Pad for Substrate Main Body 2 An unfired surface side pad and an unfired surface side wiring layer are formed on the surface of the unfired ceramic green sheet for substrate main body 2 by printing using a conductive paste. Form. In addition, a conductive paste was printed on the inner wall of the recess 41 in the green ceramic green sheet for the substrate body 2 to form a green plating electrode.
（５）セラミックグリーンシートの積層
上記（４）で得られた基板本体２用の未焼成セラミックグリーンシートと、枠体５用の未焼成セラミックグリーンシートとを積層した後に圧着して、グリーンシート積層体を得た。
(5) Lamination of ceramic green sheets After laminating the unfired ceramic green sheet for the substrate body 2 obtained in (4) above and the unfired ceramic green sheet for the frame 5, the green sheets are laminated. Got the body.
（６）枠体５用の未焼成電極の形成
上記（５）で得られたグリーンシート積層体における基板本体２用の未焼成セラミックグリーンシートの裏面に未焼成裏面側パッドおよび未焼成裏面側配線層を形成した。また、導電性ペーストを用いた印刷によって、グリーンシート積層体における枠体５用の未焼成セラミックグリーンシートの表面５１に未焼成補助電極を形成するとともに、内側側面５２に未焼成接続導体を形成した。
(6) Formation of unfired electrode for frame 5 Unfired backside pad and unfired backside wiring on the backside of the unfired ceramic green sheet for substrate body 2 in the green sheet laminate obtained in (5) above A layer was formed. In addition, an unfired auxiliary electrode was formed on the surface 51 of the unfired ceramic green sheet for the frame 5 in the green sheet laminate by printing using a conductive paste, and an unfired connection conductor was formed on the inner side surface 52. .
（７）焼成
上記（６）で得られたグリーンシート積層体を、所定の温度で焼成することにより、焼成積層体を得た。
(7) Firing The green sheet laminate obtained in (6) above was fired at a predetermined temperature to obtain a fired laminate.
（８）シールリングの形成
上記（７）で得られた焼成積層体における複数の配線基板３０に、シールリング３４をロウ付けした。
(8) Formation of seal ring The seal ring 34 was brazed to the plurality of wiring boards 30 in the fired laminate obtained in the above (7).
（９）電解メッキ
上記（８）で得られた焼成積層体の凹部４１の部分に、メッキ端子を接触させてＮｉ電解メッキおよびＡｕ電解メッキを行い、表面側パッド３１、裏面側パッド３２およびシールリング３４の表面および側面にＮｉメッキ膜３８およびＡｕメッキ膜３９を被覆した。これにより、多数個取り基板１を得た。
(9) Electrolytic plating The plating terminal is brought into contact with the concave portion 41 of the fired laminate obtained in the above (8) to perform Ni electrolytic plating and Au electrolytic plating, and the front side pad 31, the rear side pad 32, and the seal A Ni plating film 38 and an Au plating film 39 were coated on the surface and side surfaces of the ring 34. Thereby, a multi-piece substrate 1 was obtained.
このように構成された多数個取り基板１は、基板本体２と、配線基板領域３と、耳部４と、シールリング３４とを備える。基板本体２は、表面２１および裏面２２を有し、セラミックからなる。配線基板領域３は、基板本体２の中央側に位置し、平面視が矩形の表面２１および裏面２２を有する複数の配線基板３０が縦横の平面方向に沿って配置される。耳部４は、基板本体２の周辺側に位置し、配線基板領域３の周囲を囲む。シールリング３４は、金属製の枠体で、各配線基板３０の表面２１の各辺に沿って形成され、平面視が枠状の表面３６および裏面３７を有する。 The multi-piece substrate 1 configured as described above includes a substrate body 2, a wiring substrate region 3, ears 4, and a seal ring 34. The substrate body 2 has a front surface 21 and a back surface 22 and is made of ceramic. The wiring board region 3 is located on the center side of the board body 2, and a plurality of wiring boards 30 having a front surface 21 and a rear surface 22 that are rectangular in plan view are arranged along the horizontal and vertical plane directions. The ear portion 4 is located on the peripheral side of the substrate body 2 and surrounds the periphery of the wiring board region 3. The seal ring 34 is a metal frame, is formed along each side of the front surface 21 of each wiring board 30, and has a front surface 36 and a rear surface 37 that are frame-like in plan view.
多数個取り基板１は、さらに、枠体５と、補助電極６とを備える。枠体５は、耳部４の表面の各辺に沿って形成され、セラミックからなる。補助電極６は、枠体５の上に配置され、かつ、多数個取り基板１に電解メッキを施すために基板本体２に形成されたメッキ用電極４２と電気的に接続される。 The multi-chip substrate 1 further includes a frame 5 and an auxiliary electrode 6. The frame 5 is formed along each side of the surface of the ear 4 and is made of ceramic. The auxiliary electrode 6 is disposed on the frame 5 and is electrically connected to a plating electrode 42 formed on the substrate body 2 in order to perform electrolytic plating on the multi-piece substrate 1.
そして多数個取り基板１では、補助電極６の表面は、シールリング３４の表面より高い、言い換えると、突出しているか、または、シールリング３４の表面と同じ高さである。
このように構成された多数個取り基板１は、多数個取り基板１に電解メッキを施す場合に、耳部４の付近におけるメッキ液の還流を枠体５と補助電極６によって変え、耳部４の付近に配置されているシールリング３４へ向かって泳動するカチオンを、耳部４側へ向けて強制的に泳動させることができる（図５の矢印ＣＴ１，ＣＴ２を参照）。
In the multi-chip substrate 1, the surface of the auxiliary electrode 6 is higher than the surface of the seal ring 34, in other words, protrudes or has the same height as the surface of the seal ring 34.
In the multi-piece substrate 1 configured in this manner, when electrolytic plating is performed on the multi-piece substrate 1, the reflux of the plating solution in the vicinity of the ear part 4 is changed by the frame body 5 and the auxiliary electrode 6. The cations that migrate toward the seal ring 34 arranged in the vicinity of can be forced to migrate toward the ear 4 side (see arrows CT1 and CT2 in FIG. 5).
これにより、多数個取り基板１は、電解メッキを施すことで多数個取り基板１の中央部より周辺部でメッキ膜３８，３９が厚くなるのを抑制することができる。
また多数個取り基板１は、配線基板３０の表面２１および裏面２２に形成された複数の表面側パッド３１および裏面側パッド３２と、シールリング３４とを被覆するＮｉメッキ膜３８およびＡｕメッキ膜３９を有する。
Thereby, the multi-piece substrate 1 can suppress the plating films 38 and 39 from being thicker in the peripheral portion than the central portion of the multi-piece substrate 1 by performing electrolytic plating.
The multi-chip substrate 1 includes a Ni plating film 38 and an Au plating film 39 that cover the plurality of front surface side pads 31 and back surface side pads 32 formed on the front surface 21 and the back surface 22 of the wiring substrate 30 and the seal ring 34. Have
このように構成された多数個取り基板１は、シールリング３４上のメッキ膜３８，３９だけではなく、配線基板３０の表面２１および裏面２２に形成された複数の表面側パッド３１および裏面側パッド３２上のメッキ膜３８，３９についても、多数個取り基板１の中央部より周辺部でメッキ膜３８，３９が厚くなるのを抑制することができる。 The multi-piece substrate 1 configured in this way includes not only the plating films 38 and 39 on the seal ring 34 but also a plurality of front surface pads 31 and rear surface pads formed on the front surface 21 and the rear surface 22 of the wiring substrate 30. As for the plating films 38 and 39 on 32, it is possible to suppress the plating films 38 and 39 from becoming thicker at the peripheral part than at the central part of the multi-chip substrate 1.
以上説明した実施形態において、表面側パッド３１および裏面側パッド３２は本発明における金属層、メッキ膜３８，３９は本発明におけるメッキ層である。
また、基板本体２用の未焼成セラミックグリーンシートは本発明における焼成後に基板本体となるグリーンシート、枠体５用の未焼成セラミックグリーンシートは本発明におけるグリーンシート枠体、未焼成補助電極は本発明における未焼成の補助電極である。
In the embodiment described above, the front-side pad 31 and the back-side pad 32 are metal layers in the present invention, and the plating films 38 and 39 are plated layers in the present invention.
The green ceramic green sheet for the substrate body 2 is the green sheet that becomes the substrate body after firing in the present invention. The green ceramic green sheet for the frame 5 is the green sheet frame in the present invention. It is an unfired auxiliary electrode in the invention.
（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。
第２実施形態の多数個取り基板１０１は、図６に示すように、第１実施形態と同様に、基板本体２を備える。
(Second Embodiment)
A second embodiment of the present invention will be described below with reference to the drawings.
As shown in FIG. 6, the multi-chip substrate 101 of the second embodiment includes a substrate body 2 as in the first embodiment.
基板本体２は、第１実施形態と同様に、配線基板領域３と、耳部４とからなる。
配線基板領域３には、第１実施形態と同様に、複数の配線基板３０が、平面方向に沿って格子状に配置されている。
The board main body 2 includes a wiring board region 3 and ears 4 as in the first embodiment.
In the wiring board region 3, as in the first embodiment, a plurality of wiring boards 30 are arranged in a lattice shape along the planar direction.
配線基板３０は、第１実施形態と同様に、表面側パッド３１、裏面側パッド３２、ビア３３およびシールリング３４を備える（図２を参照）。
耳部４は、第１実施形態と同様に、その外周縁に形成された複数の凹部４１を備える。凹部４１には、第１実施形態と同様に、多数個取り基板１０１に電解メッキを施すためのメッキ用電極４２（図４を参照）が設けられる。
The wiring board 30 includes a front surface side pad 31, a back surface side pad 32, a via 33, and a seal ring 34 as in the first embodiment (see FIG. 2).
The ear | edge part 4 is provided with the some recessed part 41 formed in the outer periphery like 1st Embodiment. As in the first embodiment, the recess 41 is provided with a plating electrode 42 (see FIG. 4) for performing electrolytic plating on the multi-piece substrate 101.
次に、多数個取り基板１０１の製造方法を説明する。
（１）スラリーの調製
まず、アルミナ粉末の粒子と、樹脂バインダと、可塑剤と、溶剤などからなる原料を混合して、グリーンシート用スラリーを調製した。
Next, a method for manufacturing the multi-chip substrate 101 will be described.
(1) Preparation of Slurry First, raw materials composed of alumina powder particles, a resin binder, a plasticizer, a solvent, and the like were mixed to prepare a slurry for green sheets.
（２）セラミックグリーンシートの形成
調製したグリーンシート用スラリーを、ドクターブレード法などの汎用の方法により、平面視が矩形である基板本体２用の未焼成セラミックグリーンシートを得た。また、基板本体２用の未焼成セラミックグリーンシートの外周縁に、切り欠き加工によって、半円状の凹部４１を形成した。
(2) Formation of Ceramic Green Sheet An unfired ceramic green sheet for the substrate body 2 having a rectangular plan view was obtained from the prepared slurry for green sheet by a general-purpose method such as a doctor blade method. Further, a semicircular recess 41 was formed on the outer peripheral edge of the green ceramic green sheet for the substrate body 2 by notching.
（３）未焼成ビアの形成
基板本体２用の未焼成セラミックグリーンシートにおける複数の配線基板３０の形成箇所に、打ち抜き加工により穿孔し、ビアホールを形成した。そして、Ｗ粉末またはＭｏ粉末を含む導電性ペーストをビアホール内に充填し、未焼成ビアを形成した。
(3) Formation of unsintered vias A plurality of wiring substrate 30 formation locations in the unsintered ceramic green sheet for the substrate body 2 were punched by punching to form via holes. And the conductive paste containing W powder or Mo powder was filled in the via hole, and the unfired via was formed.
（４）未焼成パッドの形成
導電性ペーストを用いた印刷によって、基板本体２用の未焼成セラミックグリーンシートの表面に未焼成表面側パッドおよび未焼成表面側配線層を形成するとともに、基板本体２用の未焼成セラミックグリーンシートの裏面に未焼成裏面側パッドおよび未焼成裏面側配線層を形成した。また、基板本体２用の未焼成セラミックグリーンシートにおける凹部４１の内壁に導電性ペーストを印刷して、未焼成メッキ用電極を形成した。
(4) Formation of unsintered pad The unsintered surface side pad and unsintered surface side wiring layer are formed on the surface of the unsintered ceramic green sheet for the substrate body 2 by printing using a conductive paste. An unfired backside pad and an unfired backside wiring layer were formed on the backside of the green ceramic green sheet for use. In addition, a conductive paste was printed on the inner wall of the recess 41 in the green ceramic green sheet for the substrate body 2 to form a green plating electrode.
（５）焼成
上記（４）で得られた基板本体２用の未焼成セラミックグリーンシートを、所定の温度で焼成することにより、焼成済み基板を得た。
(5) Firing A fired substrate was obtained by firing the unfired ceramic green sheet for the substrate body 2 obtained in (4) above at a predetermined temperature.
（６）シールリングの形成
上記（５）で得られた焼成済み基板における複数の配線基板３０に、シールリング３４をロウ付けする。
(6) Formation of Seal Ring The seal ring 34 is brazed to the plurality of wiring boards 30 in the fired board obtained in (5) above.
（７）電解メッキ
図７に示すように、上記（６）で得られた焼成済み基板１１０と、ダミープレート１２０をメッキラック１３０内に取り付けて、Ｎｉ電解メッキおよびＡｕ電解メッキを行い、表面側パッド３１、裏面側パッド３２およびシールリング３４の表面にＮｉメッキ膜３８およびＡｕメッキ膜３９を被覆した。これにより、多数個取り基板１０１を得た。
(7) Electrolytic plating As shown in FIG. 7, the baked substrate 110 obtained in (6) above and the dummy plate 120 are mounted in a plating rack 130, and Ni electrolytic plating and Au electrolytic plating are performed. The Ni plating film 38 and the Au plating film 39 were coated on the surfaces of the pad 31, the back surface side pad 32, and the seal ring 34. Thereby, a multi-chip substrate 101 was obtained.
ダミープレート１２０は、図８に示すように、例えば４２アロイまたはアルミなどの金属を材料として枠状に成形された部材であり、平面視が矩形である耳部４の四辺に沿って配置することができる大きさを有する。そして、ダミープレート１２０は、図７に示すように、ダミープレート１２０の裏面と耳部４とが接触するように、且つ、ダミープレート１２０の表面がシールリング３４の表面より上方に突出するようにメッキラック１３０内に取り付けられる。但し、ダミープレート１２０の表面がシールリング３４の表面と同じ高さになるようにしてもよい。 As shown in FIG. 8, the dummy plate 120 is a member formed into a frame shape using a metal such as 42 alloy or aluminum, for example, and is disposed along the four sides of the ear portion 4 that is rectangular in plan view. It has the size that can be. Then, as shown in FIG. 7, the dummy plate 120 is arranged so that the back surface of the dummy plate 120 and the ear portion 4 are in contact with each other, and the surface of the dummy plate 120 protrudes above the surface of the seal ring 34. It is mounted in the plating rack 130. However, the surface of the dummy plate 120 may be the same height as the surface of the seal ring 34.
次に、ダミープレート１２０を用いて製造された多数個取り基板１０１のＮｉメッキ膜３８とＡｕメッキ膜３９の厚さのバラツキと分布を図９に示す。
図９は、縦方向に沿って５個または６個毎に且つ横方向に沿って５個毎に配線基板３０を抽出して（図６においてハッチングが施された配線基板３０を参照）、抽出された２５個の配線基板３０についてＮｉメッキ膜３８とＡｕメッキ膜３９の厚さを測定した結果を示す。
Next, FIG. 9 shows the thickness variation and distribution of the Ni plating film 38 and the Au plating film 39 of the multi-chip substrate 101 manufactured using the dummy plate 120.
9 extracts the wiring boards 30 every 5 or 6 along the vertical direction and every 5 pieces along the horizontal direction (see the hatched wiring board 30 in FIG. 6). The results of measuring the thicknesses of the Ni plating film 38 and the Au plating film 39 for the 25 wiring substrates 30 are shown.
ヒストグラムＨ１およびヒストグラムＨ２はそれぞれ、ダミープレート１２０を用いずに製造された多数個取り基板１０１のシールリング３４の表面および側面に形成されたＮｉメッキ膜３８およびＡｕメッキ膜３９の厚さのバラツキを示す。 The histogram H1 and the histogram H2 show variations in the thicknesses of the Ni plating film 38 and the Au plating film 39 formed on the surface and side surfaces of the seal ring 34 of the multi-chip substrate 101 manufactured without using the dummy plate 120, respectively. Show.
等高線グラフＧ１および等高線グラフＧ２はそれぞれ、ダミープレート１２０を用いずに製造された多数個取り基板１０１のシールリング３４の表面および側面に形成されたＮｉメッキ膜３８およびＡｕメッキ膜３９の厚さの配線基板領域３内における分布を示す。 The contour line graph G1 and the contour line graph G2 are the thicknesses of the Ni plating film 38 and the Au plating film 39 formed on the surface and side surfaces of the seal ring 34 of the multi-chip substrate 101 manufactured without using the dummy plate 120, respectively. The distribution in the wiring board region 3 is shown.
ヒストグラムＨ３およびヒストグラムＨ４はそれぞれ、ダミープレート１２０を用いて製造された多数個取り基板１０１のシールリング３４の表面および側面に形成されたＮｉメッキ膜３８およびＡｕメッキ膜３９の厚さのバラツキを示す。 The histogram H3 and the histogram H4 show variations in the thicknesses of the Ni plating film 38 and the Au plating film 39 formed on the surface and side surfaces of the seal ring 34 of the multi-chip substrate 101 manufactured using the dummy plate 120, respectively. .
等高線グラフＧ３および等高線グラフＧ４はそれぞれ、ダミープレート１２０を用いて製造された多数個取り基板１０１のシールリング３４上に形成されたＮｉメッキ膜３８およびＡｕメッキ膜３９の厚さの配線基板領域３内における分布を示す。 Each of the contour line graph G3 and the contour line graph G4 is a wiring board region 3 having a thickness of the Ni plating film 38 and the Au plating film 39 formed on the seal ring 34 of the multi-piece substrate 101 manufactured using the dummy plate 120. The distribution within is shown.
ダミープレート１２０を用いずに製造された多数個取り基板１０１では、ヒストグラムＨ１に示すように、Ｎｉメッキ膜３８の厚さのバラツキが大きく、等高線グラフＧ１に示すように、配線基板領域３の中央部より周辺部でＮｉメッキ膜３８が厚くなる。また、ヒストグラムＨ２に示すように、Ａｕメッキ膜３９の厚さのバラツキは、Ｎｉメッキ膜３８よりも小さい。しかし、等高線グラフＧ２に示すように、配線基板領域３の中央部より周辺部でＡｕメッキ膜３９が厚くなる。 In the multi-chip substrate 101 manufactured without using the dummy plate 120, the thickness variation of the Ni plating film 38 is large as shown in the histogram H1, and the center of the wiring board region 3 is shown in the contour graph G1. The Ni plating film 38 is thicker in the peripheral portion than in the portion. Further, as shown in the histogram H <b> 2, the variation in the thickness of the Au plating film 39 is smaller than that of the Ni plating film 38. However, as shown in the contour line graph G2, the Au plating film 39 is thicker in the peripheral portion than in the central portion of the wiring board region 3.
これに対し、ダミープレート１２０を用いて製造された多数個取り基板１０１では、ヒストグラムＨ３と等高線グラフＧ３に示すように、Ｎｉメッキ膜３８の厚さのバラツキが小さい。また、ヒストグラムＨ４と等高線グラフＧ４に示すように、Ａｕメッキ膜３９の厚さのバラツキが小さい。 On the other hand, in the multi-chip substrate 101 manufactured using the dummy plate 120, as shown in the histogram H3 and the contour line graph G3, the thickness variation of the Ni plating film 38 is small. Further, as shown in the histogram H4 and the contour line graph G4, the variation in the thickness of the Au plating film 39 is small.
このように構成された多数個取り基板１０１の製造方法は、多数個取り基板１に電解メッキを施すために、耳部４の表面の各辺に沿って金属製のダミープレート１２０を配置する工程を含む。 In the method of manufacturing the multi-chip substrate 101 configured as described above, a step of arranging a metal dummy plate 120 along each side of the surface of the ear portion 4 in order to perform electrolytic plating on the multi-chip substrate 1. including.
そして、多数個取り基板１０１の製造方法では、ダミープレート１２０の表面は、シールリング３４の表面より高いこと、または、シールリング３４の表面と同じ高さである。
このように構成された多数個取り基板１０１の製造方法は、多数個取り基板１０１に電解メッキを施す場合に、耳部４の付近におけるメッキ液の還流をダミープレート１２０によって変え、耳部４の付近に配置されているシールリング３４へ向かって泳動するカチオンを、耳部４側へ向けて強制的に泳動させることができる（図１０の矢印ＣＴ１１，ＣＴ１２，ＣＴ１３を参照）。
In the manufacturing method of the multi-chip substrate 101, the surface of the dummy plate 120 is higher than the surface of the seal ring 34 or the same height as the surface of the seal ring 34.
In the manufacturing method of the multi-piece substrate 101 configured as described above, when electrolytic plating is performed on the multi-piece substrate 101, the reflux of the plating solution in the vicinity of the ear portion 4 is changed by the dummy plate 120, and Cations that migrate toward the seal ring 34 arranged in the vicinity can be forced to migrate toward the ear 4 side (see arrows CT11, CT12, and CT13 in FIG. 10).
これにより、多数個取り基板１０１の製造方法は、電解メッキを施すことで多数個取り基板１０１の中央部より周辺部でメッキ膜３８，３９が厚くなるのを抑制することができる。 Thereby, the manufacturing method of the multi-chip substrate 101 can suppress that the plating films 38 and 39 become thicker in the peripheral portion than the central portion of the multi-chip substrate 101 by performing electrolytic plating.
以上説明した実施形態において、ダミープレート１２０は本発明における第１プレートである。
（第３実施形態）
以下に本発明の第３実施形態を図面とともに説明する。なお第３実施形態では、第２実施形態と異なる部分を説明する。
In the embodiment described above, the dummy plate 120 is the first plate in the present invention.
(Third embodiment)
A third embodiment of the present invention will be described below with reference to the drawings. In the third embodiment, parts different from the second embodiment will be described.
第３実施形態の多数個取り基板１０１は、その製造方法において電解メッキを行う工程が第２実施形態と異なる。
すなわち、図１１に示すように、焼成済み基板１１０と、ダミープレート１４０をメッキラック１３０内に取り付けて、Ｎｉ電解メッキおよびＡｕ電解メッキを行い、表面側パッド３１、裏面側パッド３２およびシールリング３４の表面および側面にＮｉメッキ膜３８およびＡｕメッキ膜３９を被覆した。
The multi-chip substrate 101 of the third embodiment is different from the second embodiment in the step of performing electrolytic plating in the manufacturing method.
That is, as shown in FIG. 11, a baked substrate 110 and a dummy plate 140 are attached in a plating rack 130, Ni electrolytic plating and Au electrolytic plating are performed, and the front side pad 31, the rear side pad 32, and the seal ring 34 are performed. The Ni plating film 38 and the Au plating film 39 were coated on the surface and side surfaces of the film.
ダミープレート１４０は、第２実施形態のダミープレート１２０と同様に、例えば４２アロイまたはアルミなどの金属を材料として枠状に成形された部材であり、平面視が矩形である耳部４の四辺に沿って配置することができる大きさを有する。 Similar to the dummy plate 120 of the second embodiment, the dummy plate 140 is a member formed into a frame shape using a metal such as 42 alloy or aluminum, for example, and is formed on the four sides of the ear portion 4 that is rectangular in plan view. It has a size that can be arranged along.
爪１４１を耳部４とダミープレート１４０との間に設置することによりダミープレート１４０を浮かせ、ダミープレート１４０は、耳部４と、耳部４の付近に配置されている配線基板３０とを覆うようにメッキラック１３０内に取り付けられる。 The dummy plate 140 is floated by installing the claw 141 between the ear part 4 and the dummy plate 140, and the dummy plate 140 covers the ear part 4 and the wiring substrate 30 disposed in the vicinity of the ear part 4. It is attached in the plating rack 130 as described above.
次に、ダミープレート１４０を用いて製造された多数個取り基板１０１のＮｉメッキ膜３８とＡｕメッキ膜３９の厚さのバラツキと分布を図９に示す。なお図９では、ダミープレート１４０が、耳部４の付近に配置されている３列分の配線基板３０を覆うようにメッキラック１３０内に取り付けられた場合の結果を示す。 Next, the thickness variation and distribution of the Ni plating film 38 and the Au plating film 39 of the multi-piece substrate 101 manufactured using the dummy plate 140 are shown in FIG. FIG. 9 shows a result when the dummy plate 140 is attached in the plating rack 130 so as to cover the three rows of wiring boards 30 arranged in the vicinity of the ear portion 4.
ヒストグラムＨ５およびヒストグラムＨ６はそれぞれ、ダミープレート１４０を用いて製造された多数個取り基板１０１のシールリング３４の表面および側面に形成されたＮｉメッキ膜３８およびＡｕメッキ膜３９の厚さのバラツキを示す。 Histogram H5 and histogram H6 show variations in the thicknesses of the Ni plating film 38 and the Au plating film 39 formed on the surface and side surfaces of the seal ring 34 of the multi-chip substrate 101 manufactured using the dummy plate 140, respectively. .
等高線グラフＧ５および等高線グラフＧ６はそれぞれ、ダミープレート１４０を用いて製造された多数個取り基板１０１のシールリング３４の表面および側面に形成されたＮｉメッキ膜３８およびＡｕメッキ膜３９の厚さの配線基板領域３内における分布を示す。 The contour line graph G5 and the contour line graph G6 are respectively wirings having thicknesses of the Ni plating film 38 and the Au plating film 39 formed on the surface and side surfaces of the seal ring 34 of the multi-cavity substrate 101 manufactured using the dummy plate 140. The distribution in the substrate region 3 is shown.
ダミープレート１４０を用いて製造された多数個取り基板１０１では、ヒストグラムＨ５と等高線グラフＧ５に示すように、Ｎｉメッキ膜３８の厚さのバラツキが小さい。また、ヒストグラムＨ６と等高線グラフＧ６に示すように、Ａｕメッキ膜３９の厚さのバラツキが小さい。 In the multi-chip substrate 101 manufactured using the dummy plate 140, as shown in the histogram H5 and the contour line graph G5, the thickness variation of the Ni plating film 38 is small. Further, as shown in the histogram H6 and the contour line graph G6, the variation in the thickness of the Au plating film 39 is small.
このように構成された多数個取り基板１０１の製造方法は、多数個取り基板１に電解メッキを施すために、耳部４の表面の各辺に沿って金属製のダミープレート１４０を配置する工程を含む。 In the method of manufacturing the multi-chip substrate 101 configured as described above, a step of disposing a metal dummy plate 140 along each side of the surface of the ear portion 4 in order to perform electroplating on the multi-chip substrate 1. including.
そして、多数個取り基板１０１の製造方法では、ダミープレート１４０が、耳部４と、耳部４の付近に配置されている配線基板３０とを覆うように配置され、かつ、ダミープレート１４０の表面は、シールリング３４の表面より高い。 In the method for manufacturing the multi-chip substrate 101, the dummy plate 140 is disposed so as to cover the ear portion 4 and the wiring substrate 30 disposed in the vicinity of the ear portion 4, and the surface of the dummy plate 140 is disposed. Is higher than the surface of the seal ring 34.
このように構成された多数個取り基板１０１の製造方法は、多数個取り基板１０１に電解メッキを施す場合に、耳部４の付近におけるメッキ液の還流をダミープレート１４０によって変え、耳部４の付近に配置されているシールリング３４へ向かって泳動するカチオンを、耳部４側へ向けて強制的に泳動させることができる。 In the manufacturing method of the multi-piece substrate 101 configured as described above, when electrolytic plating is performed on the multi-piece substrate 101, the reflux of the plating solution in the vicinity of the ear portion 4 is changed by the dummy plate 140, and Cations that migrate toward the seal ring 34 disposed in the vicinity can be forced to migrate toward the ear 4 side.
これにより、多数個取り基板１０１の製造方法は、電解メッキを施すことで多数個取り基板１０１の中央部より周辺部でメッキ膜３８，３９が厚くなるのを抑制することができる。 Thereby, the manufacturing method of the multi-chip substrate 101 can suppress that the plating films 38 and 39 become thicker in the peripheral portion than the central portion of the multi-chip substrate 101 by performing electrolytic plating.
以上説明した実施形態において、ダミープレート１４０は本発明における第２プレートである。
（第４実施形態）
以下に本発明の第４実施形態を図面とともに説明する。なお第４実施形態では、第２実施形態と異なる部分を説明する。
In the embodiment described above, the dummy plate 140 is the second plate in the present invention.
(Fourth embodiment)
A fourth embodiment of the present invention will be described below with reference to the drawings. In the fourth embodiment, parts different from the second embodiment will be described.
第４実施形態の多数個取り基板１０１は、その製造方法において電解メッキを行う工程が第２実施形態と異なる。
すなわち、ダミープレート１２０は、図１２に示すように、ダミープレート１２０の裏面と耳部４とが接触しないように、且つ、ダミープレート１２０の表面がシールリング３４の表面より上方に突出するようにメッキラック１３０内に取り付けられる。但し、ダミープレート１２０の表面がシールリング３４の表面と同じ高さになるようにしてもよい。
The multi-chip substrate 101 of the fourth embodiment is different from the second embodiment in the step of performing electrolytic plating in the manufacturing method.
That is, as shown in FIG. 12, the dummy plate 120 is arranged so that the back surface of the dummy plate 120 and the ear portion 4 do not come into contact with each other, and the surface of the dummy plate 120 protrudes above the surface of the seal ring 34. It is mounted in the plating rack 130. However, the surface of the dummy plate 120 may be the same height as the surface of the seal ring 34.
このように構成された多数個取り基板１０１の製造方法は、多数個取り基板１に電解メッキを施すために、耳部４の表面の各辺に沿って金属製のダミープレート１２０を配置する工程を含む。 In the method of manufacturing the multi-chip substrate 101 configured as described above, a step of arranging a metal dummy plate 120 along each side of the surface of the ear portion 4 in order to perform electrolytic plating on the multi-chip substrate 1. including.
そして、多数個取り基板１０１の製造方法では、ダミープレート１２０が、耳部４と非接触で耳部４の上方に位置するように配置され、かつ、ダミープレート１２０は、シールリング３４の表面より高いこと、または、シールリング３４の表面と同じ高さである。 In the manufacturing method of the multi-cavity substrate 101, the dummy plate 120 is arranged so as to be positioned above the ear portion 4 without being in contact with the ear portion 4, and the dummy plate 120 is disposed on the surface of the seal ring 34. It is high or the same height as the surface of the seal ring 34.
このように構成された多数個取り基板１０１の製造方法は、多数個取り基板１０１に電解メッキを施す場合に、耳部４の付近におけるメッキ液の還流をダミープレート１２０によって変え、耳部４の付近に配置されているシールリング３４へ向かって泳動するカチオンを、耳部４側へ向けて強制的に泳動させることができる。 In the manufacturing method of the multi-piece substrate 101 configured as described above, when electrolytic plating is performed on the multi-piece substrate 101, the reflux of the plating solution in the vicinity of the ear portion 4 is changed by the dummy plate 120, and Cations that migrate toward the seal ring 34 disposed in the vicinity can be forced to migrate toward the ear 4 side.
これにより、多数個取り基板１０１の製造方法は、電解メッキを施すことで多数個取り基板１０１の中央部より周辺部でメッキ膜３８，３９が厚くなるのを抑制することができる。 Thereby, the manufacturing method of the multi-chip substrate 101 can suppress that the plating films 38 and 39 become thicker in the peripheral portion than the central portion of the multi-chip substrate 101 by performing electrolytic plating.
また、多数個取り基板１０１の製造方法は、ダミープレート１２０が耳部４と接触しないように配置されるため、電解メッキの工程が終了して多数個取り基板１０１がメッキラック１３０から取り出されたときに耳部４上にメッキ液が残るのを抑制することができる。 Further, in the manufacturing method of the multi-chip substrate 101, since the dummy plate 120 is disposed so as not to contact the ear portion 4, the multi-plate substrate 101 is taken out from the plating rack 130 after the electrolytic plating process is completed. Occasionally, the plating solution can be prevented from remaining on the ear portion 4.
以上説明した実施形態において、ダミープレート１２０は本発明における第３プレートである。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
In the embodiment described above, the dummy plate 120 is the third plate in the present invention.
As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, As long as it belongs to the technical scope of this invention, a various form can be taken.
例えば上記第１実施形態では、枠体５の内側側面５２に接続導体６１を形成することにより補助電極６とメッキ用電極４２と電気的に接続するものを示した。しかし、図１３に示すように、枠体５の外側側面５３に接続導体６２を形成することにより補助電極６とメッキ用電極４２と電気的に接続するようにしてもよい。また、図１４に示すように、枠体５を貫通するビア６４を形成することにより補助電極６とメッキ用電極４２と電気的に接続するようにしてもよい。 For example, in the first embodiment, the connection conductor 61 is formed on the inner side surface 52 of the frame 5 to electrically connect the auxiliary electrode 6 and the plating electrode 42. However, as shown in FIG. 13, the auxiliary electrode 6 and the plating electrode 42 may be electrically connected by forming a connection conductor 62 on the outer side surface 53 of the frame 5. In addition, as shown in FIG. 14, the auxiliary electrode 6 and the plating electrode 42 may be electrically connected by forming a via 64 that penetrates the frame 5.
また上記第２，３，４実施形態では、枠状に成形されたダミープレート１２０，１４０を示したが、図１５に示すように、ダミープレート１２０，１４０に多数の貫通孔を形成し、網目状にしてもよい。 In the second, third, and fourth embodiments, the dummy plates 120 and 140 formed in a frame shape are shown. However, as shown in FIG. 15, a large number of through holes are formed in the dummy plates 120 and 140 to form a mesh. You may make it.
また上記第３実施形態では、ダミープレート１４０の表面がシールリング３４の表面より高いものを示したが、ダミープレート１４０の表面がシールリング３４の表面と同じ高さになるようにしてもよい。 In the third embodiment, the surface of the dummy plate 140 is higher than the surface of the seal ring 34. However, the surface of the dummy plate 140 may be the same height as the surface of the seal ring 34.
１，１０１…多数個取り基板、２…基板本体、３…配線基板領域、４…耳部、５…枠体、６…補助電極、３０…配線基板、３１…表面側パッド、３２…裏面側パッド、３３…ビア、３４…シールリング、３８…Ｎｉメッキ膜、３９…Ａｕメッキ膜、４１…凹部、４２…メッキ用電極、６１…接続導体、６２…接続導体、６４…ビア、１２０，１４０…ダミープレート、１３０…メッキラック
DESCRIPTION OF SYMBOLS 1,101 ... Multiple pick-up board, 2 ... Board | substrate body, 3 ... Wiring board area | region, 4 ... Ear part, 5 ... Frame, 6 ... Auxiliary electrode, 30 ... Wiring board, 31 ... Front side pad, 32 ... Back side Pad, 33 ... via, 34 ... seal ring, 38 ... Ni plating film, 39 ... Au plating film, 41 ... recess, 42 ... electrode for plating, 61 ... connection conductor, 62 ... connection conductor, 64 ... via, 120,140 ... Dummy plate, 130 ... Plating rack
Claims (7)
前記基板本体の中央側に位置し、平面視が矩形の表面および裏面を有する複数の配線基板が縦横の平面方向に沿って配置される配線基板領域と、
前記基板本体の周辺側に位置し、前記配線基板領域の周囲を囲む耳部と、
金属製の枠体で、前記各配線基板の表面の各辺に沿って形成され、平面視が枠状の表面および裏面を有するシールリングと、
を備える多数個取り基板であって、
前記耳部の表面の各辺に沿って形成される、セラミックからなる枠体と、
前記枠体の上に配置され、かつ、前記多数個取り基板に電解メッキを施すために前記基板本体に形成されたメッキ用電極と電気的に接続される、補助電極と、を備え、
前記補助電極の表面は、前記シールリングの表面より高いこと、または、前記シールリングの表面と同じ高さであること、
を特徴とする多数個取り基板。 A substrate body having a front surface and a back surface and made of ceramic;
A wiring board region, which is located on the center side of the board main body and in which a plurality of wiring boards having a front surface and a back surface that are rectangular in a plan view are arranged along vertical and horizontal plane directions;
Located on the peripheral side of the substrate body, the ear portion surrounding the periphery of the wiring board region,
In a metal frame, formed along each side of the surface of each wiring board, a seal ring having a frame-like surface and back surface in plan view;
A multi-piece substrate comprising:
A frame made of ceramic, formed along each side of the surface of the ear,
An auxiliary electrode disposed on the frame and electrically connected to a plating electrode formed on the substrate main body in order to perform electrolytic plating on the multi-cavity substrate,
The surface of the auxiliary electrode is higher than the surface of the seal ring, or the same height as the surface of the seal ring;
Multi-piece substrate characterized by.
ことを特徴とする請求項１に記載の多数個取り基板。 The interval between the seal rings adjacent to each other and the frame is equal to the interval between the plurality of seal rings adjacent to each other, or larger than the interval between the plurality of seal rings adjacent to each other, and the wiring board Less than half the length of each side,
The multi-piece substrate according to claim 1, wherein:
前記基板本体の中央側に位置、平面視が矩形の表面および裏面を有する複数の配線基板が縦横の平面方向に沿って配置される配線基板領域と、
前記基板本体の周辺側に位置し、前記配線基板領域の周囲を囲む耳部と、
金属製の枠体で、前記各配線基板の表面の各辺に沿って形成され、平面視が枠状の表面および裏面を有するシールリングと、
を備える多数個取り基板の製造方法であって、
焼成後に基板本体となるグリーンシートを準備する工程と、
前記グリーンシートと、焼成後に枠体となる、平面視が矩形枠で且つ内側に貫通孔を有するグリーンシート枠体と、を積層する工程と、
前記グリーンシート枠体上に配置され、かつ、前記多数個取り基板に電解メッキを施すために前記グリーンシートに形成された未焼成メッキ用電極と電気的に接続される、未焼成の補助電極を形成する工程と、を備え、
前記補助電極の表面が、前記シールリングの表面より高くなるように、または、前記シールリングの表面と同じ高さであるように形成する
ことを特徴とする多数個取り基板の製造方法。 A substrate body having a front surface and a back surface and made of ceramic;
A wiring board region in which a plurality of wiring boards having a front surface and a back surface that are located on the center side of the substrate body and have a rectangular surface in plan view are arranged along vertical and horizontal plane directions;
Located on the peripheral side of the substrate body, the ear portion surrounding the periphery of the wiring board region,
In a metal frame, formed along each side of the surface of each wiring board, a seal ring having a frame-like surface and back surface in plan view;
A method for producing a multi-piece substrate comprising:
Preparing a green sheet to be a substrate body after firing;
A step of laminating the green sheet and a green sheet frame that is a frame after firing and is a rectangular frame in plan view and having a through hole inside;
An unfired auxiliary electrode disposed on the green sheet frame and electrically connected to an unfired plating electrode formed on the green sheet for electroplating the multi-piece substrate. Forming, and
The method of manufacturing a multi-chip substrate, wherein the auxiliary electrode is formed so that a surface of the auxiliary electrode is higher than a surface of the seal ring or the same height as the surface of the seal ring.
前記基板本体の中央側に位置、平面視が矩形の表面および裏面を有する複数の配線基板が縦横の平面方向に沿って配置される配線基板領域と、
前記基板本体の周辺側に位置し、前記配線基板領域の周囲を囲む耳部と、
金属製の枠体で、前記各配線基板の表面の各辺に沿って形成され、平面視が枠状の表面および裏面を有するシールリングと、
を備える多数個取り基板の製造方法であって、
前記多数個取り基板に電解メッキを施すために、前記耳部の表面の各辺に沿って金属製の第１プレートを配置する工程を含み、
前記第１プレートの表面は、前記シールリングの表面より高いこと、または、前記シールリングの表面と同じ高さである、
ことを特徴とする多数個取り基板の製造方法。 A substrate body having a front surface and a back surface and made of ceramic;
A wiring board region in which a plurality of wiring boards having a front surface and a back surface that are located on the center side of the substrate body and have a rectangular surface in plan view are arranged along vertical and horizontal plane directions;
Located on the peripheral side of the substrate body, the ear portion surrounding the periphery of the wiring board region,
In a metal frame, formed along each side of the surface of each wiring board, a seal ring having a frame-like surface and back surface in plan view;
A method for producing a multi-piece substrate comprising:
Disposing a first metal plate along each side of the surface of the ear to electroplate the multi-cavity substrate;
The surface of the first plate is higher than the surface of the seal ring or the same height as the surface of the seal ring.
A method for producing a multi-piece substrate, characterized in that
前記基板本体の中央側に位置、平面視が矩形の表面および裏面を有する複数の配線基板が縦横の平面方向に沿って配置される配線基板領域と、
前記基板本体の周辺側に位置し、前記配線基板領域の周囲を囲む耳部と、
金属製の枠体で、前記各配線基板の表面の各辺に沿って形成され、平面視が枠状の表面および裏面を有するシールリングと、
を備える多数個取り基板の製造方法であって、
前記多数個取り基板に電解メッキを施すために、前記耳部の表面の各辺に沿って金属製の第２プレートを配置する工程を含み、
前記第２プレートが、前記耳部と、前記耳部の付近に配置されている前記配線基板とを覆うように配置され、
かつ、前記第２プレートの表面は、前記シールリングの表面より高いこと、または、前記シールリングの表面と同じ高さである、
ことを特徴とする多数個取り基板の製造方法。 A substrate body having a front surface and a back surface and made of ceramic;
A wiring board region in which a plurality of wiring boards having a front surface and a back surface that are located on the center side of the substrate body and have a rectangular surface in plan view are arranged along vertical and horizontal plane directions;
Located on the peripheral side of the substrate body, the ear portion surrounding the periphery of the wiring board region,
In a metal frame, formed along each side of the surface of each wiring board, a seal ring having a frame-like surface and back surface in plan view;
A method for producing a multi-piece substrate comprising:
Disposing a second metal plate along each side of the surface of the ear portion in order to perform electroplating on the multi-cavity substrate,
The second plate is disposed so as to cover the ear portion and the wiring board disposed in the vicinity of the ear portion,
And the surface of the second plate is higher than the surface of the seal ring or the same height as the surface of the seal ring.
A method for producing a multi-piece substrate, characterized in that
前記基板本体の中央側に位置、平面視が矩形の表面および裏面を有する複数の配線基板が縦横の平面方向に沿って配置される配線基板領域と、
前記基板本体の周辺側に位置し、前記配線基板領域の周囲を囲む耳部と、
金属製の枠体で、前記各配線基板の表面の各辺に沿って形成され、平面視が枠状の表面および裏面を有するシールリングと、
を備える多数個取り基板の製造方法であって、
前記多数個取り基板に電解メッキを施すために、前記耳部の表面の各辺に沿って金属製の第３プレートを配置する工程を含み、
前記第３プレートは前記耳部と非接触で前記耳部の上方に位置するように配置され、
かつ、前記第３プレートの表面は、前記シールリングの表面より高いこと、または、前記シールリングの表面と同じ高さである、
ことを特徴とする多数個取り基板の製造方法。 A substrate body having a front surface and a back surface and made of ceramic;
A wiring board region in which a plurality of wiring boards having a front surface and a back surface that are located on the center side of the substrate body and have a rectangular surface in plan view are arranged along vertical and horizontal plane directions;
Located on the peripheral side of the substrate body, the ear portion surrounding the periphery of the wiring board region,
In a metal frame, formed along each side of the surface of each wiring board, a seal ring having a frame-like surface and back surface in plan view;
A method for producing a multi-piece substrate comprising:
Disposing a third plate made of metal along each side of the surface of the ear portion in order to perform electroplating on the multi-cavity substrate,
The third plate is disposed so as to be in contact with the ear portion and above the ear portion,
And the surface of the third plate is higher than the surface of the seal ring or the same height as the surface of the seal ring.
A method for producing a multi-piece substrate, characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015114923A JP2017002342A (en) | 2015-06-05 | 2015-06-05 | Multi-piece substrate and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015114923A JP2017002342A (en) | 2015-06-05 | 2015-06-05 | Multi-piece substrate and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017002342A true JP2017002342A (en) | 2017-01-05 |
Family
ID=57753192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015114923A Pending JP2017002342A (en) | 2015-06-05 | 2015-06-05 | Multi-piece substrate and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017002342A (en) |
-
2015
- 2015-06-05 JP JP2015114923A patent/JP2017002342A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381281B2 (en) | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors | |
| US9295151B2 (en) | Wiring substrate, multi-piece wiring substrate, and method for manufacturing same | |
| US11682597B2 (en) | Module with built-in component and method for manufacturing the same | |
| JPWO2013099854A1 (en) | Wiring board and multi-cavity wiring board | |
| US10034383B2 (en) | Manufacturing method of part-mounting package | |
| JP4676964B2 (en) | Multi-chip substrate | |
| US20200092995A1 (en) | Multilayer ceramic substrate and method for manufacturing same | |
| JP5738109B2 (en) | Multiple wiring board | |
| JP5383407B2 (en) | Multi-wiring board | |
| JP2017076698A (en) | Wiring board and manufacturing method of the same | |
| JP2017002342A (en) | Multi-piece substrate and manufacturing method of the same | |
| JP4436336B2 (en) | Multi-piece wiring board and manufacturing method thereof | |
| JP4712065B2 (en) | Multi-cavity wiring board, wiring board, and multi-cavity wiring board and method of manufacturing wiring board | |
| JP2019009243A (en) | Wiring board and manufacturing method thereof | |
| JP4388410B2 (en) | Multiple wiring board | |
| JP4458933B2 (en) | Multiple wiring board | |
| JP7223638B2 (en) | Multi-cavity ceramic substrate, manufacturing method thereof, and manufacturing method of ceramic substrate | |
| JP4546990B2 (en) | Ceramic package and manufacturing method thereof | |
| JP4303539B2 (en) | Multiple wiring board | |
| JP2018101720A (en) | Multi-piece wiring board and manufacturing method of the same | |
| JP2011238854A (en) | Method for manufacturing multilayer ceramic wiring board | |
| JP4557786B2 (en) | Multiple wiring board | |
| JP3798992B2 (en) | Multi-cavity ceramic wiring board | |
| KR20090112937A (en) | Manufacturing method of multi-layer substrate | |
| JP2017017081A (en) | Multi-piece wiring board |