JP4458933B2 - Multiple wiring board - Google Patents
Multiple wiring board Download PDFInfo
- Publication number
- JP4458933B2 JP4458933B2 JP2004158450A JP2004158450A JP4458933B2 JP 4458933 B2 JP4458933 B2 JP 4458933B2 JP 2004158450 A JP2004158450 A JP 2004158450A JP 2004158450 A JP2004158450 A JP 2004158450A JP 4458933 B2 JP4458933 B2 JP 4458933B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- wiring
- wiring board
- conductor
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、広面積の母基板中に各々が半導体素子や水晶振動子等の電子部品を搭載するための配線基板となる配線基板領域を多数個配列形成して成る多数個取り配線基板に関するものである。 The present invention relates to a multi-cavity wiring board formed by arranging a large number of wiring board regions each serving as a wiring board for mounting electronic components such as semiconductor elements and crystal resonators in a large-area mother board. It is.
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板は、例えば酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の高融点金属粉末メタライズから成る配線導体を配設することにより形成されている。 Conventionally, wiring boards for mounting electronic components such as semiconductor elements and crystal resonators have a high melting point metal powder such as tungsten or molybdenum on the surface of an insulating base made of an electrically insulating material such as an aluminum oxide sintered body. It is formed by disposing a wiring conductor made of metallization.
そして、配線基板上に電子部品を搭載するとともに、この電子部品の各電極を半田やボンディングワイヤ等の電気的接続手段を介して配線導体に電気的に接続し、しかる後、この配線基板上に金属やセラミックスから成る蓋体あるいはポッティング樹脂を電子部品を覆うようにして接合することによって電子部品を気密に封止し、製品としての電子装置が製作される。 And while mounting an electronic component on a wiring board, each electrode of this electronic component is electrically connected to a wiring conductor through electrical connection means such as solder or bonding wire, and then, on this wiring board. A lid made of metal or ceramics or a potting resin is joined so as to cover the electronic component, whereby the electronic component is hermetically sealed, and an electronic device as a product is manufactured.
ところで、このような配線基板は、近時の電子装置の小型化の要求に伴いその大きさが数mm角程度の極めて小さなものとなってきている。 By the way, such a wiring board has become extremely small with a size of about several mm square in accordance with the recent demand for miniaturization of electronic devices.
そこで、このような小型の配線基板は、その取り扱いを容易なものとするために、また配線基板やこれを使用した電子装置の製作を効率良いものとするために、いわゆる多数個取り配線基板の形態で製作される。 Therefore, in order to facilitate the handling of such a small-sized wiring board and to efficiently manufacture the wiring board and an electronic device using the wiring board, a so-called multi-cavity wiring board is used. Made in form.
このような多数個取り配線基板は、各々が配線導体を有する多数の配線基板領域を1枚の広面積の母基板中に縦横に一体に配列形成して成り、各配線基板領域に電子部品を搭載して封止した後、母基板を各配線基板領域毎に分割することにより、多数の電子装置を同時集約的に得るようにしたものである。 Such a multi-piece wiring board is formed by arranging a large number of wiring board regions each having wiring conductors in a single large-area mother board vertically and horizontally, and in which electronic components are arranged in each wiring board region. After mounting and sealing, the mother board is divided into each wiring board region, so that a large number of electronic devices can be obtained simultaneously and collectively.
なお、かかる多数個取り配線基板の各配線基板領域に形成された配線導体には、配線導体が酸化腐食するのを防止するとともに、配線導体と電子部品の各電極との電気的接続性を良好なものとするために、その露出する表面にニッケルや金等から成るめっき金属層が例えば電解めっき法により被着されている。 In addition, the wiring conductor formed in each wiring board region of the multi-cavity wiring board prevents the wiring conductor from being oxidatively corroded and has good electrical connectivity between the wiring conductor and each electrode of the electronic component. Therefore, a plating metal layer made of nickel, gold, or the like is applied to the exposed surface by, for example, an electrolytic plating method.
ここで、このような多数個取り配線基板の例を図5に平面図で示す。図5に示すように、多数個取り配線基板は、例えば長方形状の母基板11の中央部に各々が配線基板となる多数の配線基板領域12が縦横に一体に配列形成されており、母基板11の外周部には縦横に配列形成された配線基板領域12を取り囲むように捨て代領域13が形成されている。
Here, an example of such a multi-piece wiring board is shown in a plan view in FIG. As shown in FIG. 5, in the multi-cavity wiring board, for example, a large number of
そして、各配線基板領域12には、例えば配線導体15が形成されている。各配線基板領域12の配線導体15同士は、それぞれ複数の列に並んでおり、かつ各列毎にめっき導通用配線14を介して電気的に接続されている。このめっき導通用配線14は、母基板11の対向する2辺に導出されており、母基板11の2辺に端子部を形成し、端子部をめっき用電源に接続することにより、めっき導通用配線14を介して各列の配線導体15の全てに電解めっきのための電圧が印加される。
In each
また、このような多数個取り配線基板には、配線導体15に電気的に接続され、各配線基板領域12の間を跨って形成された貫通孔16の内周面に導体層を被着して成る貫通導体17を有しているものがあり、めっき導通用配線14は、母基板11の内部または主面に、隣接する貫通導体17同士を電気的に接続するとともに隣接する貫通導体17間で境界線18を横切るように形成されている。
Further, such a multi-piece wiring board is electrically connected to the
そして、この多数個取り配線基板では、母基板11をニッケルめっきや金めっきのための電解めっき浴中に浸漬するとともに、めっき導通用配線14をめっき用電源に接続することによって、全ての配線導体15および貫通導体17の露出する表面に電解めっきによるめっき金属層が被着される。
In this multi-cavity wiring board, all the wiring conductors are obtained by immersing the
そして、多数個取り配線基板を各配線基板領域12毎に分割することにより、個々の配線基板を得ることができる。個々の配線基板領域12の分割方法としては、多数個取り配線基板の各配線基板領域12の境界に分割溝を形成しておき、これに沿って分割する方法、またはスライシング法等により各配線基板領域12毎に切断する方法等があり、これらの方法により、個々の配線基板を得ることができるとともに、隣接する貫通導体17間で境界線18を横切るように形成されためっき導通用配線14が各配線基板領域12毎に切断する際に切断されるので、隣接する貫通導体17同士の電気的接続が遮断されることとなる。
Each wiring board can be obtained by dividing the multi-cavity wiring board into each
しかしながら、従来の多数個取り配線基板において、めっき導通用配線14は、貫通導体17間で境界線18を横切るように形成されており、配線基板領域12内で隣接する貫通導体17同士がめっき導通用配線14を介して短絡したとしても、同列上に配列形成されている貫通導体17はめっき導通用配線14で全て連続して電気的に接続されているために、多数個取り配線基板の状態では配線基板領域12内における貫通導体17間において短絡の発生の有無を確認することができなかった。このために、個々の配線基板領域12毎に分割して、境界線18でめっき導通用導体14を切断した後でないと、多数個取り配線基板の配線基板領域12の隣接する貫通導体17間において短絡の発生の有無を確認することができないという問題点を有していた。
However, in the conventional multi-cavity wiring board, the plating
また、多数個取り配線基板に電子部品等を搭載したり、ポッティング樹脂にて電子部品を封止した後に、個々の配線基板領域12毎に分割する際は、多数個取り配線基板の状態では配線基板内における隣接する貫通導体17間の短絡による電子装置の良否を判別できないため、電子部品が無駄になったり、電子部品の搭載やポッティング樹脂による封止に費やされる工程のロスが発生するという問題点を有していた。
In addition, when mounting an electronic component or the like on a multi-piece wiring board or sealing an electronic component with potting resin and then dividing each
本発明は、かかる上記従来技術の問題点に鑑み完成されたものであり、その目的は、配線導体や貫通導体にめっき層が被着される多数個取り配線基板内の配線基板領域における短絡等の発生の有無を、多数個取り配線基板の状態で容易に検出することができる多数個取り配線基板を提供することにある。 The present invention has been completed in view of the above-mentioned problems of the prior art, and its purpose is a short circuit in a wiring board region in a multi-piece wiring board in which a plating layer is deposited on a wiring conductor or a through conductor. It is an object of the present invention to provide a multi-cavity wiring board that can easily detect the occurrence of the occurrence of the occurrence of the occurrence of the occurrence in the state of the multi-cavity wiring board.
本発明の多数個取り配線基板は、複数の絶縁層が積層されて成るとともに主面に複数の四角形状の配線基板領域が縦横に配列された母基板と、前記配線基板領域の間の境界線を跨って形成された貫通孔の内面に導体層を被着して成る貫通導体と、前記母基板の内部または主面に、隣接する前記貫通導体間で前記境界線を横切るように形成された、前記貫通導体の前記導体層に電解めっき法によりめっき層を被着するためのめっき導通用配線とを具備している多数個取り配線基板であって、前記めっき導通用配線は、互いに電気的に独立した第1および第2のめっき導通用配線を有し、該第1および第2のめっき導通用配線は、それぞれ前記複数の絶縁層の異なる層間に平面視で重なり合わないように、かつそれぞれ異なる層間において前記貫通導体に接続するように形成されており、前記貫通導体は、前記配線基板領域の辺に沿って複数個形成されているとともに前記配線基板領域同士の間で前記第1および第2のめっき導通用配線に交互に接続されていることを特徴とする。 The multi-cavity wiring board of the present invention has a boundary line between a mother board in which a plurality of insulating layers are stacked and a plurality of rectangular wiring board areas are arranged vertically and horizontally on the main surface, and the wiring board area. And a through conductor formed by depositing a conductor layer on the inner surface of the through hole formed across the substrate, and the inner or main surface of the mother board is formed so as to cross the boundary line between the adjacent through conductors. the plating layer a multi-piece wiring substrate, which comprises a plating conductive wire for depositing the conductive layer of the through conductor by an electrolytic plating method, the plating conducting wire is electrically from each other The first and second plating conduction wirings are independent of each other in a plan view between different layers of the plurality of insulating layers, and The penetration between the different layers Are formed so as to be connected to the conductor, the through conductor, for the first and second plating conduction between between the wiring substrate areas with which a plurality formed along a side of the wiring substrate area It is characterized by being alternately connected to the wiring.
本発明の多数個取り配線基板によれば、めっき導通用配線は、互いに電気的に独立した第1および第2のめっき導通用配線を有し、この第1および第2のめっき導通用配線は、それぞれ複数の絶縁層の異なる層間に平面視で重なり合わないように、かつそれぞれ異なる層間において貫通導体に接続するように形成されており、貫通導体は、配線基板領域の辺に沿って複数個形成されているとともに配線基板領域同士の間で第1および第2のめっき導通用配線に交互に接続されていることから、隣接する貫通導体において、一方の貫通導体に接続された第1のめっき導通用配線がその一方の貫通導体に隣接する他方の貫通導体とが配線基板領域内で短絡した場合、その他方の貫通導体は第2のめっき導通用配線に接続されているので、第1のめっき導通用配線と第2のめっき導通用配線とが導通することとなり、多数個取り配線基板の状態で隣接する導体間の短絡等の発生の有無を容易に確認することができる。よって、多数個取り配線基板の状態で良否を判断した上で電子部品等を搭載することができるので、電子部品が無駄になったり、電子部品の搭載やポッティング樹脂による封止に費やされる工程のロスが発生したりすることはなく、量産性に優れたものとなる。 According to a multi-piece wiring substrate of the present invention, plating conductive wiring has electrically independent first and second plating conducting wires from each other, the first and second plating conducting wire Each of the plurality of insulating layers is formed so as not to overlap in a plan view and connected to the through conductor between the different layers, and the plurality of through conductors are formed along the side of the wiring board region. Since the first and second plating conduction wirings are alternately connected between the wiring board regions, the first plating connected to one of the through conductors in the adjacent through conductor is formed. When the conduction wiring is short-circuited with the other penetration conductor adjacent to one of the penetration conductors in the wiring board region, the other penetration conductor is connected to the second plating conduction wiring. Me Can conducting wire and the second plating conductive wiring becomes possible to conduct, the occurrence of short circuit between adjacent conductors in the form of multiple patterning wiring board can be easily confirmed. Therefore, since it is possible to mount electronic components etc. after judging the quality in the state of the multi-piece wiring board, the electronic components are wasted or the process of mounting the electronic components and sealing with potting resin Loss does not occur and it is excellent in mass productivity.
また、本発明の多数個取り配線基板は、第1および第2のめっき導通用配線は、それぞれ複数の絶縁層の異なる層間に形成されていることから、第1および第2のめっき導通用配線が形成されているそれぞれの層における配線導体の数を少なくすることで、めっき導通用配線の引き回しや経路を簡略化することができ、短絡の発生を低減することができるとともに、第1および第2のめっき導通用配線の配線長を短くして、多数個取り配線基板領域におけるめっきの厚みばらつきを小さいものとすることができる。また、第1および第2のめっき導通用配線は、それぞれ複数の絶縁層の異なる層間に平面視で重なり合わないように、かつそれぞれ異なる層間において貫通導体に接続するように形成されていることから、第1および第2のめっき導通用配線が重なり合うことによってその部位が他の部位に比べて厚くなって母基板に変形等が発生するのを抑制することができる。
In the multi-cavity wiring board of the present invention , the first and second plating conduction wirings are formed between different layers of the plurality of insulating layers, respectively. By reducing the number of wiring conductors in each layer in which the plating is formed, it is possible to simplify the routing and routing of the plating conduction wiring, reduce the occurrence of short circuits, and reduce the first and second The wiring length of the plating
本発明の多数個取り配線基板を以下に詳細に説明する。図1は本発明の多数個取り配線基板における第1および第2のめっき導通用配線が形成された絶縁層を示す平面図であり、図1において、1は母基板、2は配線基板領域、3は捨て代領域、4aは第1のめっき導通用配線、4bは第2のめっき導通用配線を示している。
The multi-piece wiring board of the present invention will be described in detail below. FIG. 1 is a plan view showing an insulating layer formed with first and second plating conduction wirings in a multi-piece wiring board of the present invention. In FIG. 1, 1 is a mother board, 2 is a wiring board region,
本発明の多数個取り配線基板は、複数の絶縁層が積層されて成るとともに主面に複数の四角形状の配線基板領域2が縦横に配列された母基板1と、配線基板領域2の間の境界線を跨って形成された貫通孔6の内面に導体層を被着して成る貫通導体7と、母基板1の内部または主面に、隣接する貫通導体7間で境界線を横切るように形成された、貫通導体7の導体層に電解めっき法によりめっき層を被着するためのめっき導通用配線とを具備しているものであって、めっき導通用配線は互いに電気的に独立した第1および第2のめっき導通用配線4a,4bを有しており、貫通導体7は、配線基板領域2の辺に沿って複数個形成されているとともに配線基板領域2同士の間で第1および第2のめっき導通用配線4a,4bに交互に接続されている。
The multi-cavity wiring board according to the present invention includes a plurality of insulating layers stacked and a
本発明の母基板1は、セラミックスや樹脂等から成り、セラミックスからなる場合は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体,ガラスセラミックス等の電気絶縁材料から成る四角形状の平板であり、その中央部には多数の配線基板領域2が縦横に一体に配列形成されており、その外周部には四角枠状の捨て代領域3が形成されている。
The
このような母基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウム,酸化珪素,酸化カルシウム,酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状に形成して複数枚のセラミックグリーンシートを得、しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに上下に複数枚積層し、最後に、この積層体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
When such a
母基板1の中央部に形成された各配線基板領域2には、配線導体5が被着形成されており、配線導体5は、タングステン(W)やモリブデン(Mo),銅(Cu),銀(Ag)等の金属から成り、配線基板上に搭載される図示しない電子部品の各電極が半田バンプ等の電気的接続手段を介して接続されたり、配線基板に金属部材等をろう材等で接合するために接合部等として用いられる。
A
そして、貫通孔6は、各配線基板領域2の間の境界線8を跨るように形成されており、貫通孔6の内面に導体層を被着して成る貫通導体7が形成されている。貫通導体7は、タングステン(W)やモリブデン(Mo),銅(Cu),銀(Ag)等の金属から成り、配線導体5に電気的に接続されているとともに、外部回路基板の配線導体との接続部等として用いられている。
The through
なお、配線導体5および貫通導体7の露出する表面には、配線導体5および貫通導体7が酸化腐食するのを防止するとともに、配線導体5と電子部品の各電極との電気的接続性を良好なものとしたり、貫通導体7と外部回路基板の配線導体との電気的接続性を良好なものとするために、その露出する表面にニッケルや金等から成るめっき層が被着されている。
The exposed surfaces of the
そして、配線導体5および貫通導体7の露出する表面に電解めっき法にてめっき層を被着するためのめっき導通用配線が、母基板1の内部または主面に、隣接する貫通導体7間で境界線8を横切るように形成されている。
A plating conduction wiring for depositing a plating layer on the exposed surfaces of the
そして、本発明の多数個取り配線基板によれば、めっき導通用配線は互いに電気的に独立した第1および第2のめっき導通用配線4a,4bを有しており、貫通導体7は、配線基板領域2の辺に沿って複数個形成されているとともに配線基板領域2同士の間で第1および第2のめっき導通用配線4a,4bに交互に接続されている。これにより、隣接する貫通導体7において、一方の貫通導体7に接続された第1のめっき導通用配線4aがその一方の貫通導体7に隣接する他方の貫通導体7とが配線基板領域2内で短絡した場合、その他方の貫通導体7は第2のめっき導通用配線4bに接続されているので、第1のめっき導通用配線4aと第2のめっき導通用配線4bが導通することとなり、多数個取り配線基板の状態で隣接する導体間の短絡等の発生の有無を容易に確認することができる。よって、多数個取り配線基板の状態で良否を判断した上で電子部品等を搭載することができるので、電子部品が無駄になったり、電子部品の搭載やポッティング樹脂による封止に費やされる工程のロスが発生することはなく、量産性に優れたものとなる。
According to the multi-cavity wiring board of the present invention, the plating conduction wiring has the first and second
これらの第1および第2のめっき導通用配線4a,4bは、例えば、母基板1となるセラミックグリーンシートにWペースト等により貫通導体7に交互に接続するように所定のパターンに印刷塗布し、母基板1となるセラミックグリーンシート積層体とともに焼成することによって、母基板1の所定の位置に被着形成される。
These first and second
そして、第1および第2のめっき導通用配線4a,4bは、それぞれ母基板1の相対向する2辺に導出され、母基板1の外辺に形成された、めっき用電源に接続するための端子部にそれぞれ接続されている。
The first and second
そして、母基板1を電解めっき浴中に浸漬するとともに、第1および第2のめっき導通用配線4a,4bが接続された端子部をそれぞれめっき用電源に接続することによって、配線導体5および貫通導体7の露出する表面にめっき層が被着される。
Then, by immersing the
また、図1に示すように、第1のめっき導通用配線4aは、複数のものが、捨て代領域3となる母基板1の外周部に形成されためっき共通部4cによって連結されていてもよい。また、第2のめっき導通用配線4bも同様に、複数のものが、捨て代領域3となる母基板1の外周部に形成されためっき共通部4cによって連結されていてもよい。これにより、母基板1に形成された、複数の第1のめっき導通用配線4a同士、および複数の第2のめっき導通用配線4b同士の電位差が大きくなるのを有効に防止することができ、母基板1に形成された全体の貫通導体7や配線導体5に均一な厚みのめっきを被着させることが可能となる。
Further, as shown in FIG. 1, a plurality of first
また、図1において、第1および第2のめっき導通用配線4a,4bは、それぞれが電気的に独立しためっき共通部4cに接続されているが、図2に示すように、第1および第2のめっき導通用配線4a,4bを同じめっき共通部4cに接続しておき、第1および第2のめっき導通用配線4a,4bを介して配線導体5および貫通導体7にめっき層を被着した後、めっき共通部4cを母基板1より切り離すようにしても構わない。この場合、第1および第2のめっき導通用配線4a,4bに接続された貫通導体7や配線導体5に同じめっきを均一な厚みで形成することができる。そして、めっきを形成した後にめっき共通部4cを母基板1より切り離すことによって、第1のめっき導通用配線4aと第2のめっき導通用配線4bとが電気的に遮断されることとなり、多数個取り配線基板の状態で隣接する導体間の短絡等の発生の有無を容易に確認することができる。
In FIG. 1, the first and second
また、第1および第2のめっき導通用配線4a,4bの短絡等を確認しやすくするために、第1および第2めっき導通用配線4a,4bに電気的に接続された短絡確認用の端子を母基板1の主面に形成していても構わない。
Moreover, in order to make it easy to confirm a short circuit or the like of the first and second
また、第1および第2のめっき導通用配線4a,4bは、それぞれ複数の絶縁層の異なる層間に形成されている。これにより、第1および第2のめっき導通用配線4a,4bが形成されているそれぞれの層における配線導体の数を少なくすることで、第1および第2のめっき導通用配線4a,4bの引き回しや経路を簡略化することができ、短絡の危険性を低減することができるとともに、第1および第2のめっき導通用配線4a,4bの配線長を短くして、多数個取り配線基板の各配線基板領域2における配線導体5や貫通導体7に被着されるめっき層の厚みばらつきを小さいものとすることができる。このような多数個取り配線基板としては、例えば図3(a)に第2のめっき導通用配線4bが形成された絶縁層1bの平面図、図3(b)に第1のめっき導通用配線4aが形成された絶縁層1aの平面図、および、図4に図3(a)におけるA−A’線で示した断面における要部拡大図で示すようなものが挙げられる。これらの図において、第1のめっき導通用配線4aと第2のめっき導通用配線4bとは、それぞれ異なる層間において、貫通導体7に接続するように形成されている。
The first and second
また、第1および第2のめっき導通用配線4a,4bは、平面視でそれぞれが重なり合わないように形成されている。これにより、第1および第2のめっき導通用配線4a,4bが重なり合うことによってその部位が他の部位に比べて厚くなって母基板1に変形等が発生するのを抑制することができる。
The first and second
そして、本発明の多数個取り配線基板を境界線8に沿って各配線基板領域2毎に分割することで、複数の配線基板を得ることができる。
A plurality of wiring boards can be obtained by dividing the multi-cavity wiring board of the present invention into each
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、図1において、第1および第2のめっき導通用配線4a,4bは多数個取り配線基板内に直線的に形成されているが、厳密な直線でなくとも良く、配線基板内に形成される複数の貫通導体7を電気的に接続してめっき層を被着するために、各配線基板領域2を跨るように、直線部およびその両端部に鉤状に形成された反対側に延びる直交部や、S字状等の部分を形成していても構わない。
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention. For example, in FIG. 1, the first and second
1・・・母基板
2・・・配線基板領域
4a・・・第1のめっき導通用配線
4b・・・第2のめっき導通用配線
6・・・貫通孔
7・・・貫通導体
8・・・境界線
DESCRIPTION OF
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158450A JP4458933B2 (en) | 2004-05-27 | 2004-05-27 | Multiple wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158450A JP4458933B2 (en) | 2004-05-27 | 2004-05-27 | Multiple wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340538A JP2005340538A (en) | 2005-12-08 |
JP4458933B2 true JP4458933B2 (en) | 2010-04-28 |
Family
ID=35493751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158450A Expired - Fee Related JP4458933B2 (en) | 2004-05-27 | 2004-05-27 | Multiple wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4458933B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5546350B2 (en) * | 2010-05-26 | 2014-07-09 | 京セラ株式会社 | Multiple wiring board |
JP5956185B2 (en) * | 2012-02-27 | 2016-07-27 | 京セラ株式会社 | Multiple wiring board |
JP6193702B2 (en) * | 2013-09-27 | 2017-09-06 | 京セラ株式会社 | Multiple wiring board |
-
2004
- 2004-05-27 JP JP2004158450A patent/JP4458933B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005340538A (en) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4676964B2 (en) | Multi-chip substrate | |
JP5235627B2 (en) | Multiple wiring board | |
JP2004103811A (en) | Multiple arrangement wiring board | |
JP5738109B2 (en) | Multiple wiring board | |
JP5383407B2 (en) | Multi-wiring board | |
JP4458933B2 (en) | Multiple wiring board | |
JP3426988B2 (en) | Multi-cavity wiring board | |
JP4272507B2 (en) | Multiple wiring board | |
JP3838935B2 (en) | Multi-wiring board | |
JP3472492B2 (en) | Multi-cavity wiring board | |
JP4272550B2 (en) | Multiple wiring board | |
JP4605945B2 (en) | Multi-circuit board and method for manufacturing electronic device | |
JP5956185B2 (en) | Multiple wiring board | |
JP4388410B2 (en) | Multiple wiring board | |
JP4272506B2 (en) | Multiple wiring board | |
JP4303539B2 (en) | Multiple wiring board | |
JP3798992B2 (en) | Multi-cavity ceramic wiring board | |
JP4557786B2 (en) | Multiple wiring board | |
JP4594253B2 (en) | Multiple wiring board | |
JP2004023051A (en) | Multi-wiring board | |
JP3894810B2 (en) | Multiple wiring board | |
JP4698473B2 (en) | Structure manufacturing method and electronic device | |
JP2005340542A (en) | Multiple patterning substrate | |
JP2005136105A (en) | Multiple-pattern wiring board | |
JP6680634B2 (en) | Substrate for mounting semiconductor element and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4458933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |