JP2016531421A - 真空ゲッタとして使用されるウェファレベルのパッケージされた半田バリア - Google Patents

真空ゲッタとして使用されるウェファレベルのパッケージされた半田バリア Download PDF

Info

Publication number
JP2016531421A
JP2016531421A JP2016525429A JP2016525429A JP2016531421A JP 2016531421 A JP2016531421 A JP 2016531421A JP 2016525429 A JP2016525429 A JP 2016525429A JP 2016525429 A JP2016525429 A JP 2016525429A JP 2016531421 A JP2016531421 A JP 2016531421A
Authority
JP
Japan
Prior art keywords
substrate
barrier
seal structure
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016525429A
Other languages
English (en)
Other versions
JP6122220B2 (ja
JP2016531421A5 (ja
Inventor
グーチ，ローランド・ダブリュ
ディープ，ブー・キュー
ケネディ，アダム・エム
ブラック，スティーブン・エイチ
コシャン，トーマス・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2016531421A publication Critical patent/JP2016531421A/ja
Publication of JP2016531421A5 publication Critical patent/JP2016531421A5/ja
Application granted granted Critical
Publication of JP6122220B2 publication Critical patent/JP6122220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0207—Bolometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

電子デバイス及び製造方法である。一つまたはそれ以上の方法は、キャビティ及びそのキャビティを取り囲む表面を有するリッドウェファ、および、検出器デバイス及び参照デバイスを有するデバイスウェファを提供することを含む。所定の実施例においては、リッドウェファの表面上にチタン材料の半田バリアレイヤがデポジットされ得る。チタン材料の半田バリアレイヤは、さらに、ゲッタとして機能するように活性化され得る。種々の実施例において、リッドウェファとデバイスウェファは、半田を用いて一緒に接合され得る。そして、チタン材料の半田バリアレイヤは、半田がリッドウェファの表面に接触するのを防ぐことができる。

Description

本発明は、真空ゲッタ（ｖａｃｕｕｍ ｇｅｔｔｅｒ）として使用されるウェファレベルのパッケージされた半田バリアに関する。
パッケージされた焦点面アレイ（ｆｏｃａｌ ｐｌａｎｅ ａｒｒａｙ、ＦＰＡ）は、検出器アレイ、関連する参照検出器アレイ、読出し回路、および、これらの構造体のうち一つまたはそれ以上をシール（ｓｅａｌ）する透過性カバー、を含んでよい。カバーは、シールリングといった、シール構造体を介してシールされ得る。シール構造体は、２つのコンポーネントを含んでよい。透過性カバー上に配置される第１コンポーネント、および、検出器アレイ、参照アレイ、および読出し回路を含んでいるサブストレート上に配置される第２コンポーネントである。２つのコンポーネントは、位置合わせされ、かつ、２つのコンポーネントを共にシールするために一緒に半田付けされ得る。
所定のインスタンスにおいて、透明性カバーの表面のうちの一つは、赤外線シールドを含んでよい。赤外線シールドは、シール構造体の２つのコンポーネントを形成するために使用される同一の金属（例えば、金）で作られてよい。従って、赤外線検出器をシールするために使用される半田は、シール構造体と同じように、シールドを濡らす（ｗｅｔ）。半田がシール構造体から外へ移動してシールドを濡らす場合に、シールドは、シールド上により多くの半田を引き寄せ得る。このことは、シールからの半田を使い果たして、気密封止（ｈｅｒｍｅｔｉｃ ｓｅａｌ）を妨げ得るものである。半田はみ出しも、また、参照検出器アレイにおいて短絡を引き起こし得る。加えて、溶融半田（ｍｏｌｔｅｎ ｓｏｌｄｅｒ）がシール領域からはみ出して、シリコン表面に接触する場合には、シリコンと半田の中のスズ（ｔｉｎ）との間で反応が生じ得る。反応生成物は、接合ラインと気密封止の信頼性を低下させ得るものである。
シールドに対する半田の濡れを防止する一つの一般的な方法は、それぞれのシールドの寸法を対応する参照検出器アレイの寸法よりも少しだけ大きくすることである。シール構造体は、そして、接合プロセスの最中にシールドに対するはみ出した半田の濡れを防止するためのシールとシールドとの間に十分なギャップが存在するように、形成される。シールの領域を越えてバリアレイヤを拡張または提供することも、また、シリコンと半田の接触を防ぎ得るものである。
本発明開示の一つまたはそれ以上の態様は、電子デバイスを製作するための方法に向けられた実施例を含んでいる。本方法は、少なくとも一つのキャビティと前記少なくとも一つのキャビティを取り囲む表面を有する第１のサブストレートを提供するステップと、前記第１のサブストレートの前記表面上にチタン材料の半田バリアレイヤをデポジットするステップと、前記少なくとも一つのキャビティの境界線の周りにリングを形成するために、前記チタン材料の半田バリアレイヤの一部分および前記第１のサブストレートの一部分のうち少なくとも一つの上に第１のシール構造体を形成するステップと、ゲッタとして機能するように真空環境において前記チタン材料の半田バリアレイヤを活性化するステップと、取り付けられた少なくとも一つのデバイスと第２のシール構造体を含む第２のサブストレートを提供するステップであり、前記第２のシール構造体は前記少なくとも一つのデバイスの境界線の周りにリングを形成しているステップと、前記第１のサブストレートの前記少なくとも一つのキャビティが前記少なくとも一つのデバイスの上に位置決めされるように、前記第１のシール構造体を前記第２のシール構造体に対して位置合わせするステップと、半田を用いて前記第１のサブストレートを前記第２のサブストレートに対して接合するステップであり、前記半田バリアレイヤは前記接合の最中に前記半田が前記第１のサブストレートに接触することを防ぐステップと、を含む。
いくつかの実施例に従って、前記活性化するステップは、約１０分から約１２０分の範囲の時間期間に約２００°Ｃから約５００°Ｃの範囲における温度まで、前記チタン材料の半田バリアレイヤを加熱するステップを含む。
いくつかの実施例に従って、前記チタン材料の半田バリアレイヤをデポジットするステップは、約１０００オングストロームから約１００００オングストロームの範囲であるチタン材料の厚みで半田バリアレイヤをデポジットするステップを含む。
いくつかの実施例に従って、前記チタン材料の半田バリアレイヤを活性化するステップは、前記第１のシール構造体を前記第２のシール構造体に対して位置合わせするステップの以後に実行される。
いくつかの実施例に従って、前記チタン材料の半田バリアレイヤを活性化するステップは、前記第１のサブストレートを前記第２のサブストレートに対して接合するステップと同時に実行される。
いくつかの実施例に従って、前記第１のシール構造体は、前記第１のサブストレートの前記一部分の上に形成され、および、前記チタン材料の半田バリアレイヤは、前記第１のサブストレートの前記表面上で、かつ、前記第１のシール構造体の境界線の周りに形成される。
いくつかの実施例に従って、前記方法は、さらに、前記第１のサブストレートの前記表面上にバリア材料の少なくとも一つのレイヤをデポジットするステップを含む。所定のさらなる実施例において、前記バリア材料の少なくとも一つのレイヤをデポジットするステップは、前記チタン材料の半田バリアレイヤをデポジットするステップの以前に実行される。いくつかの実施例において、前記チタン材料の半田バリアレイヤは、前記第１のシール構造体の境界線の周りにデポジットされる。一つまたはそれ以上の実施例において、前記チタン材料の半田バリアレイヤは、前記第１のシール構造体の前記境界線の一部分をオーバーラップするようにデポジットされる。少なくとも一つの実施例において、前記バリア材料の少なくとも一つのレイヤは、チタン−タングステンを含む。種々の実施例において、前記チタン材料の半田バリアレイヤは、前記バリア材料の少なくとも一つのレイヤよりも多孔性である。
本発明開示の一つまたはそれ以上の態様は、さらに、パッケージされた電子デバイスに向けられている。パッケージされた電子デバイスは、第１のサブストレートであり、その上に形成された少なくとも一つのキャビティ、および、前記少なくとも一つのキャビティを取り囲む第１の表面を有する第１のサブストレートと、取り付けられた少なくとも一つのデバイスを含む第２のサブストレートと、前記第１のサブストレートの上に配置された第１のシール構造体と、前記第２のサブストレートの上に配置され、かつ、半田を用いて前記第１のシール構造体に対して接合された第２のシール構造体であり、前記第１の表面が前記第２のサブストレートに面しており、かつ、前記少なくとも一つのキャビティが前記少なくとも一つのデバイスの上に位置決めされている第２のシール構造体と、前記半田と前記第１のサブストレートとの間に、前記キャビティの境界線の周りに配置されたチタン材料の少なくとも一つのレイヤを含む半田バリアであり、前記チタン材料の少なくとも一つのレイヤはゲッタとして機能するように活性化されている半田バリアと、を含み得る。
いくつかの実施例に従って、前記チタン材料の少なくとも一つのレイヤは、前記第１のサブストレートの前記表面上で、かつ、前記第１のシール構造体の境界線の周りに形成される。
いくつかの実施例に従って、前記半田バリアは、前記第１のサブストレートの前記第１の表面の一部分の上に配置され、かつ、前記第１のシール構造体は、前記チタン材料の少なくとも一つのレイヤの一部分の上に配置される。
一つまたはそれ以上の実施例に従って、前記半田バリアは、さらに、前記キャビティの境界線の周りに配置されたバリア材料の少なくとも一つのレイヤを含む。少なくとも一つの実施例に従って、前記バリア材料の少なくとも一つのレイヤは、前記バリア材料の少なくとも一つのレイヤ上で、かつ、前記第１のシール構造体の境界線の周りに配置される。
いくつかの実施例に従って、前記チタン材料の少なくとも一つのレイヤの厚みは、約１０００オングストロームから約１００００オングストロームの範囲である。
種々の実施例に従って、前記第２のサブストレートは、さらに、取り付けられた少なくとも一つの参照デバイスを含み、かつ、前記チタン材料の少なくとも一つのレイヤは、前記少なくとも一つの参照デバイスの上に位置決めされている。
添付の図面は、拡大縮小して描くように意図したものではない。図面においては、数多くの図面に説明されている同一又はほぼ同一なコンポーネントそれぞれは、類似の数字によって表現されている。明確化の目的のために、必ずしも全てのコンポーネントが、それぞれの図面においてラベル付けされることを要しない。
図１は、本発明の態様に従って、パッケージされた電子デバイスの一つの実施例に係る一部分の側面図のブロックダイヤグラムである。 図２は、本発明の態様に従った、パッケージされた電子デバイスの上面図のブロックダイヤグラムである。 図３は、本発明の態様に従った、パッケージされた電子デバイスの別の実施例に係る一部分の側面図のブロックダイヤグラムである。 図４は、本発明の態様に従った、パッケージされた電子デバイスの別の実施例に係る一部分の側面図のブロックダイヤグラムである。 図５は、本発明の態様に従った、パッケージされた電子デバイスの別の実施例に係る一部分の側面図のブロックダイヤグラムである。 図６は、本発明の態様に従った、パッケージされた電子デバイスの別の実施例に係る一部分の側面図のブロックダイヤグラムである。 図７は、本発明の態様に従った、パッケージされた電子デバイスの別の実施例に係る一部分の側面図のブロックダイヤグラムである。 図８は、本発明の態様に従った、方法の２つの実施例を説明するフローチャートである。 図９は、本発明の態様に従った、方法の２つの他の実施例を説明するフローチャートである。
前置きとして、態様および実施例は、半田バリアと真空ゲッタの両方として機能することができる材料を使用して結合する電子デバイスを製作するための方法を提供する。いくつかの態様において、材料は、追加的に光学シールドとして機能し得る。ここにおいて使用されるように、用語「電子デバイス（”ｅｌｅｃｔｏｒｏｎｉｃ ｄｅｖｉｃｅ”）」および「デバイス（”ｄｅｖｉｃｅ”）」は、交換可能に使用されており、かつ、半導体ダイ（ｄｉｅ）、ＲＦデバイス、ＭＥＭＳデバイス、および、本発明の一つまたはそれ以上の実施例に従って使用され得る他の電子コンポーネントを包含するように理解されるべきである。電子デバイスは、より大きなシステムを含んでよく、または、より大きなシステムの一部であってよい。電子デバイスの限定するものではない実施例は、また、ディスプレイとセンサアレイも含む。検出器と参照デバイスを含んでいるものである。所定の実施例において、電子デバイスは、センサエレメントを含んでいるＭＥＭＳデバイスであってよい。ここにおいて使用されるように、用語「ＭＥＭＳデバイス（”ＭＥＭＳ ｄｅｖｉｃｅ”）」は、エレクトロメカニカルデバイスを参照する一般的な用語として使用されており、かつ、特定的にそうでないものと注記されていなければ、あらゆる所定の規模のエレクトロメカニカルデバイスを参照するように意図されたものではない。少なくとも一つの実施例において、ＭＥＭＳデバイスは、非冷却の赤外線ボロメータ（ｂｏｌｏｍｅｔｅｒ）ＦＰＡである。
図１は、ウェファレベルのパッケージされた赤外線検出器の一部分の側面図を表しているブロックダイヤグラムである。パッケージされた赤外線検出器１０は、完成された（例えば、パッケージされた）電子デバイスの一部分を含んでおり、検出器ウェファ１１０に対してリッド（ｌｉｄ）ウェファ１００がシールされてきた。シールされたキャビティ１０２の中には、検出器デバイス１０８と参照デバイス１０６が存在する。検出器デバイス１０８と参照デバイス１０６は、上述のように、電子デバイスであってよい。いくつかの態様において、シールされたキャビティ１０２は、気密封止されてよい。リッドウェファ２００と検出器ウェファ１１０は、パッケージされた赤外線検出器１０に係る２つのコンポーネントであり得る。検出器ウェファ１１０は、その上に形成されたあらゆる適切な数量の検出器デバイス１０８を含むサブストレート（例えば、シリコンベースのサブストレート）を含んでよい。いくつかの実施例において、検出器デバイス１０８の数量は、リッドウェファ１００におけるキャビティ１０２の数量に対応してよい。
リッドウェファ１００は、検出器ウェファ１１０のサブストレート上に形成された複数の異なる検出器デバイス１０８および参照デバイス１０６のためのカバーとして機能し得る。以下に、さらに説明されるように、リッドウェファ１００と検出器ウェファ１１０は、リッドシール構造体１２４が検出器シール構造体１２６と整列するように位置合わせされてよい。キャビティ１０２が検出器デバイス１０８の上に位置決めされるようにである。位置合わせされたシール構造体は、検出器デバイス１０８および対応する参照デバイス１０６を周辺環境からシールするために、一緒に接合されてよい。
リッドウェファ１００の下側は、バリア／ゲッタ材料１０４を含んでよく、所定の実施例において、および、以下にさらに説明されるように、光学シールドとして、かつ、半田バリアとしても機能し得る。所定の実施例において、バリア／ゲッタ材料１０４は、真空環境において、活性ガスを化学的に吸収し得る。バリア／ゲッタ材料１０４は、非常に多孔性がり、かつ、機械的に安定なコンポーネントから作られてよい。いくつかの実施例に従って、バリア／ゲッタ材料１０４は、チタン（ｔｉｔａｎｉｕｍ）を含んでよい。チタンは、ネイティブ（ｎａｔｉｖｅ）な酸化レイヤ又はあらゆる他の処理がされた酸化レイヤを含んでよい。
バリア／ゲッタ材料１０４は、３つの機能のうち少なくとも一つを提供し得る。第１に、接合剤（ｂｏｎｄｉｎｇ ａｇｅｎｔ）を保持するためのバリアとして機能し得る。リッドウェファを、検出器ウェファに対してリッドウェファの一つまたはそれ以上の平面に接触することからシールするために使用されるものである。このバリア機能は、接合剤とリッドウェファのシリコンとの間におけるあらゆる治金学的な反応の発生を効果的に妨げる。例えば、接合剤が半田である場合に、半田はバリア／ゲッタ材料１０４まで濡らさない。半田は、バリア／ゲッタ材料１０４に付着しないので、シールリング（以下に説明されるもの）が、参照デバイス１０６のアレイの近傍に配置され得る。さらに、バリア／ゲッタ材料１０４は、リッドウェファの一部分だけをカバーするように構成され得る。そして、従って、バリア機能は、シールリングの境界、及び/又は、この境界の外側における領域に対して含まれ得るものである。第２に、バリア／ゲッタ材料１０４は、ゲッタ材料として機能し得る。シールされたキャビティ１０２において望ましくない不純物を取り除くためである。ここにおいて使用されるように、用語「ゲッタ材料（”ｇｅｔｔｅｒ ｍａｔｅｒｉａｌ”）」は、水、酸素、水素、有機性蒸気、および、これらの組み合わせといった、一つまたはそれ以上の望ましくない材料を吸収、もしくは、化学的に閉じ込め又は反応するサブスタンスを参照する。両方のインスタンスにおいて、バリア／ゲッタ材料１０４は、半田材料とシリコンとの間のバリアとして機能し得る。バリア機能は、また、バリアレイヤ自体の横方向の浸透も妨げ得る。シールされたキャビティ１０２における真空の完全性をおそらく低下させ得るものである。別の実施例においては、光学シールドとして機能する材料のレイヤが、リッドウェファ上に存在してよい。この材料のレイヤは、シールリングを構成するために使用された一つまたはそれ以上の同一の材料から構成され得る。そして従って、シールからはみ出すあらゆる接合剤も、また、光学シールドの上を濡らし得るし、シールの外に引き出され得る。バリア／ゲッタ材料１０４を注意深く配置することによって、バリア／ゲッタ材料１０４の非濡れ性（ｎｏｎ−ｗｅｔｔａｂｉｌｉｔｙ）は、接合ラインの近くにはみ出た半田を保持し、かつ、接合の完全性を維持する。第３に、バリア／ゲッタ材料１０４は、光学シールドとして機能し得る。つまり、検出器デバイス１０８によって検出されている入射放射から参照デバイス１０６をシールドするために機能し得る。以下に、さらに説明されるようにである。
リッドウェファ１００は、リッドサブストレート１２８とバリア／ゲッタ材料１０４を含んでよい。リッドサブストレート１２８は、検出器でデバイス１０８をカバーし、かつ、シールするために使用されるあらゆる適切なシリコンであってよい（例えば、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）シリコンウェファ、磁気的に封止されたチョクラルスキーシリコンウェファ、または、フロートゾーン（ｆｌｏａｔｚｏｎｅ）シリコンウェファ）。いくつかの実施例において、リッドサブストレート１２８は、シリコン以外の材料を含んでよい。所定の実施例に従って、リッドサブストレート１２８は、赤外光（例えば、３−１４ミクロンの間の波長の光）および可視光（リッドサブストレートがシリコンでない場合）の種々の波長における入射放射に対して透過性である一つまたはそれ以上の領域を含んでよい。いくつかの実施例において、リッドウェファ１００の透過性領域は、概ね２００ミクロンと７２５ミクロンの間の厚みであってよい。例えば、特定の実施例において、リッドウェファ１００の全体の厚みは、概ね５００−８５０ミクロンの厚みであってよい。種々の実施例において、リッドウェファ１００は、追加のレイヤを含んでよい。例えば、リッドウェファ１００は、その中にキャビティ１０２が形成されているシリコンオンインシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ、ＳｏＩ）材料のレイヤに対して接合されているフロートゾーンシリコン又は他のシリコンのレイヤを含んでよい。
リッドウェファ１００は、リッドサブストレート１２８において形成されたいくつかのキャビティ１０２を含んでよい。それぞれのキャビティ１０２は、異なる検出器デバイス１０８に対応してよく、かつ、対応する検出器デバイス１０８がフィット（ｆｉｔ）できるように構成されてよい（例えば、キャビティ１０２の長さ、幅、および深さは、検出器デバイス１０８の長さ、幅、および深さに基づくものであり得る）。キャビティ１０２の深さは、検出器デバイス１０８の厚さ、及び/又は、検出器デバイス１０８とリッドサブストレート１２８との間の望ましいギャップの大きさ、に応じて変化してよい。キャビティ１０２は、対応する検出器デバイス１０８の上に拡がってよいが、参照デバイス１０６の上には拡がらない。これにより、バリア／ゲッタ材料１０４は、参照デバイス１０６を光及び/又は入射放射からシールドすることができる。
キャビティ１０２は、バリア／ゲッタ材料１０４がリッドサブストレート１２８の上にデポジット（ｄｅｐｏｓｉｔ）される以前または以後のいずれかにおいて実行される種々の技術のうちあらゆるものを使用することによって、リッドサブストレート１２８において形成されてよい。例えば、いくつかの実施例においては、バリア／ゲッタ材料１０４が最初にデポジットされ、そして、次に、同一のフォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）マスクが、バリア／ゲッタ材料１０４とリッドサブストレート１２８の両方におけるキャビティ１０２をエッチ（ｅｔｃｈ）するために使用され得る（例えば、深堀り反応性イオンエッチング（ｄｅｅｐ ｒｅａｃｔｉｖｅ−ｉｏｎ ｅｔｃｈｉｎｇ）技術を使う）。別の実施例として、そして、さらに以下に説明するように、バリア／ゲッタ材料１０４は、リッドサブストレート１２８においてキャビティ１０２が形成された後で、デポジットされてよい。そうした実施例において、バリア／ゲッタ材料１０４は、キャビティ１０２の周りにデポジットされてよく、または、至る所にデポジットされて、次に、キャビティ１０２から取り除かれてよい。リッドサブストレート１２８のシリコンがキャビティ１０２を通じてさらされるようにバリア／ゲッタ材料１０４をデポジットする、あらゆる他の技術が使用されてよい。
実施例に応じて、バリア／ゲッタ材料１０４は、キャビティ１０２が形成される以前に、リッドサブストレート１２８（または、その一部分）の上にデポジットされてよい。いくつかの実施例において、キャビティ１０２は、同一のフォトリソグラフィマスクを使用して、バリア／ゲッタ材料１０４とリッドサブストレート１２８において形成されてよい。このことは、別個のマスクを使用することに比較して、製造ステップの数を削減し得る。同一のマスクを使用することにより、また、バリア／ゲッタ材料１０４がキャビティ１０２のエッジのちょうど上にデポジットされるようにすることもできる。このことは、参照デバイス１０６に到達可能な光及び/又は入射放射のあらゆる内部反射の量を削減し得る。
いくつかの実施例において、バリア／ゲッタ材料１０４は、２つまたはそれ以上の点検口（図示なし）を有してよい。点検口は、覗き窓を提供することができ、接合の前に、検出器シール構造体１２６に対するリッドシール構造体１２４の位置合わせを目視検査するために使用され得る。点検口は、バリア／ゲッタ材料１０４の周りの様々なポイントに配置されてよい。例えば、いくつかの実施例においては、バリア／ゲッタ材料１０４の境界線の周りに配置され得る。別の実施例としては、リッドシール構造体１２４の一部分に最も近く、または、全体の最も近くに配置され得る。
一つの実施例において、リッドシール構造体１２４は、直接的にバリア／ゲッタ材料１０４の上にデポジットされてよい。リッドシール構造体１２４は、キャビティ１０２の周りに完全なループまたはリングを形成し得る。上述のように、バリア／ゲッタ材料１０４は、検出器ウェファに対してリッドをシールするために使用される接合剤について抵抗性があるか、または、そうでなければ付着しないものであり得る。例えば、接合剤が半田を含んでいる場合、バリア／ゲッタ材料１０４により、半田は、直ちに濡らすことができない。半田の表面張力は、半田をシール構造体の中に保持するように手助けし得る。これにより、リッドシール構造体１２４の内縁（ｉｎｎｅｒ ｅｄｇｅ）と参照デバイス１０６との間の距離、および、リッドシール構造体１２４の内縁とバリア／ゲッタ材料１０４の内縁との間の距離が、削減され得る。
リッドシール構造体１２４と検出器シール構造体１２６は、気密封止に係る２つのコンポーネントであってよい。パッケージされた赤外線検出器のために、検出器デバイス１０８と参照デバイス１０６をキャビティ１０２の中で取り囲むように使用されるものである。いくつかの実施例において、キャビティ１０２は、真空状態であってよい。シール構造体のコンポーネントは、赤外線検出器の一つまたはそれ以上のコンポーネントを取り囲むあらゆる形状のクローズドループを形成し得る。それぞれの検出器シール構造体１２６は、対応する検出器デバイス１０８および関連する参照デバイス１０６を取り囲み得る。例えば、検出器ウェファが２０個の検出器アレイを含む場合には、２０個の検出器シール構造体が形成され得る。それぞれのシール構造体は、検出器デバイスおよび関連する参照デバイスのサイズよりわずかに大きくてよい。示された実施例においては、リッドシール構造体１２４がキャビティ１０２を取り囲み、かつ、検出器シール構造体１２６が検出器デバイス１０８と参照デバイス１０６を取り囲んでいる。さらに以下に説明されるように、接合剤１１６が、リッドシール構造体１２４と検出器シール構造体１２６との間にシールを形成するために、シール構造体のうち一つ、または両方に適用されてよい。
シール構造体１２４と１２６のコンポーネントは、異なる金属の複数のレイヤを含んでよい。例えば、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、および金（Ａｕ）のうち一つまたはそれ以上を含み得る。他の同様な金属が使用されてよく、かつ、一つまたはそれ以上のレイヤが使用されてよい。いくつかの実施例において、リッドシール構造体１２４は、バリア／ゲッタ材料１０４の上に形成されてよい。バリアレイヤとして機能し得るものである。そうした実施例において、バリア／ゲッタ材料１０４は、リッドシール構造体１２４の一つまたはそれ以上のレイヤを含んでよい。例えば、金属レイヤ１１２が、リッドシール構造体１２４から削除され、そして、バリア／ゲッタ材料１０４に置き換えられてよい。所定の実施例において、トップレイヤ（例えば、それぞれのウェファから最も遠いレイヤ）は、金、または、接合剤が容易に付着する他のあらゆる材料を含んでよい。
検出器デバイス１０８は、種々のあらゆる異なる検出器のうち一つまたはそれ以上を含んでよい。長波長赤外線検出器、短波長赤外線検出器、近赤外線検出器、または、画像、熱または他のものをキャプチャすることができるあらゆる他の検出器、といったものである。使用される検出器デバイス１０８のタイプは、パッケージされた赤外線検出器について意図されたアプリケーションに依存してよい。例えば、パッケージされた赤外線検出器は、ビデオカメラ、静止画像カメラ、前方監視赤外線システム（ｆｏｒｗａｒｄ ｌｏｏｋｉｎｇ ｉｎｆｒａｒｅｄ ｓｙｓｔｅｍ、ＦＬＩＲ）、等において使用され得る。所定の実施例において、検出器デバイスは、複数の検出器であってよい。検出器アレイまたは複数の検出器アレイといったものである。複数の検出器アレイは、検出器ウェファの単一のサブストレート上に形成されている独立した検出器アレイであってよい。それぞれの検出器デバイスは、個々の検出器の２次元アレイを含んでよい。例えば、個々の検出器は、マイクロボロメータ（ｍｉｃｒｏ ｂｏｌｏｍｅｔｅｒ）を含んでよい。特定の実施例は、他のタイプの赤外線検出器、または他のタイプの検出器を含んでよい。個々の検出器それぞれは、独立して入射放射に対して反応し得るものである。２次元アレイの寸法は、意図されたアプリケーションに応じて変動し得る。例えば、いくつかの実施例において、２次元アレイは、６４０列×４８０行に配置された個々の検出器を含んでよい。いくつかの実施例において、検出器デバイスは、マイクロボロメータアレイを含んでよく、それぞれのマイクロボロメータは、入射放射によって生じる温度の変化による抵抗の変化を経験し得る。
参照デバイス１０６は、一つまたはそれ以上の検出器を含んでよい。検出器アレイといったものであり、検出器デバイス１０８において使用される検出器アレイと機能的に同様なものであってよい。しかしながら、参照デバイス１０６におけるデバイスの数量は、検出器デバイス１０８のために使用される検出器の数量より少なくてよく、かつ、参照デバイスは、光及び/又は入射放射からシールドされ得る。参照デバイス１０６は、キャビティ１０２の中、及び/又は、検出器デバイス１０８に対するサブストレートの環境温度（例えば、検出器デバイスが形成されているサブストレートの温度）を測定するように構成されてよい。こうした測定は、検出器デバイス１０８によって行われた読み（ｒｅａｄｉｎｇ）を較正または調整するために使用され得る。それぞれの検出器または検出器アレイは、少なくとも一つ、または、いくつかの実施例において、少なくとも一つの２つの参照デバイスを含んでよい。バリア／ゲッタ材料１０４は、検出器デバイス１０８によって検出されている光及び/又は入射放射から参照デバイス１０６をシールドするように機能し得る。これにより、参照デバイス１０６は、検出器デバイス１０８の検出器に関する環境温度のより正確な測定を備えることができる。
リッドサブストレート１２８は、オペレーションの必要性に応じた異なる波長のあらゆる変動において、光及び/又は入射放射に対して実質的に透明性があってよい。これにより、光及び/又は入射放射は、検出器デバイス１０８に到達することができる。キャビティ１０２は、検出器デバイス１０８の上に拡がってよいが、参照デバイス１０６の上には拡がらない。バリア/ゲッタ材料１０４の一つまたはそれ以上のレイヤは、キャビティ１０２のエッジまで拡がってよい。いくつかの実施例において、これは、同一のフォトリソグラフィマスクを使用して、リッドサブストレート１２８とバリア/ゲッタ材料１０４の両方においてキャビティ１０２を形成することによって成され得る。参照デバイス１０６は、バリア/ゲッタ材料１０４による光及び/又は入射放射からシールドされ得る。
リッドウェファ１００と検出器ウェファ１１０は、リッドシール構造体１２４と検出器シール構造体１２６との間にデポジットされた接合剤１１６を用いて一緒にシールされてよい。リッドシール構造体１２４は、金属レイヤ１１２と１１４を含む積層された金属のスタック（ｓｔａｃｋ）を含んでよい。特定の実施例において、バリア/ゲッタ材料１０４はチタンを含んでよい。一つまたはそれ以上の実施例において、金属レイヤ１１２はニッケルを含んでよく、かつ、金属レイヤ１１４は金を含んでよい。検出器シール構造体１２６は、金属レイヤ１１８、１２０、および１２２を含む積層された金属のスタックを含んでよい。いくつかの実施例において、金属レイヤ１２２はニッケルを含んでよく、金属レイヤ１２０はニッケルを含んでよく、かつ、金属レイヤ１１８は金を含んでよい。他の材料、プラチナといったもの、も同様に使用され得る。金属レイヤ１１４と１１８は、両方とも同一の材料（例えば、金）で作られてよい。使用される材料は、接合剤１１６に容易に付着するものであってよい。例えば、半田は、容易に金を濡らし得る。
所定の実施例においては、接合剤１１６、金属レイヤ１１４と１１８、およびバリア/ゲッタ材料１０４に対して使用される材料は、接合剤１１６が金属レイヤ１１４と１１８に対して容易に付着するが、バリア/ゲッタ材料１０４に対しては付着しないように、呼応して選択され得る。例えば、接合剤１１６は金チタン半田（例えば、金（８０％）チタン（２０％）の半田）を含んでよく、金属レイヤ１１４と１１８は金を含んでよく、かつ、バリア/ゲッタ材料１０４はチタンを含んでよい。他の材料の組み合わせが、操作上または製造上の必要性に応じて使用されてよい。接合剤１１６は、金属レイヤ１１４と１１８に容易に付着するが、バリア/ゲッタ材料１０４には付着しないので、接合の最中にシール構造体からはみ出し得るあらゆる接合剤の材料は、金属レイヤ１１４と１１８に比較したバリア/ゲッタ材料１０４の濡れ特性に対する抵抗性のために、シールの中へ反応戻り（ｒｅａｃｔ ｂａｃｋ）し得る。
別の態様において、図２は、パッケージされた一つの赤外線検出器デバイスの上面図を示している。パッケージされた赤外線検出器２０は、検出器デバイス（ピクセルアレイ）２０８を含み、リッドの外側境界からキャビティ２０２のエッジへ拡がっているバリア/ゲッタ材料２０４を伴っている。所定のインスタンスにおいて、バリア/ゲッタ材料２０４とキャビティ２０２との間には僅かなギャップが存在するか、またはギャップが存在しなくてよい。このことは、参照デバイス２０６のために光及び/又は入射放射からの効果的なシールドを提供し得る。加えて、接合剤がバリア/ゲッタ材料２０４に対して付着する問題が存在しないので、シール構造体２２４と２２６は、参照デバイス２０６から比較的に短い距離でバリア/ゲッタ材料２０４の上に形成され得る
さらなる態様に従って、図３は、図１と同様にパッケージされた赤外線検出器の一部分の側面図のブロックダイヤグラムである。パッケージされた赤外線検出器３０は、バリア/ゲッタ材料３０４をデポジットする以前にリッドサブストレート３２８上に形成されたリッドシール構造体３２４を含んでいる。バリア/ゲッタ材料３０４は、リッドシール構造体３２４の境界線の周りにデポジットされてよく、そして、キャビティ３０２のエッジまで拡がってよい。代替において、バリア/ゲッタ材料３０４は、キャビティ３０２のエッジまで拡がらなくてもよい。バリア/ゲッタ材料３０４は、シール構造体３２４の境界線のまさしくエッジまでデポジットされてよいし、または、いくつかのインスタンスにおいて、実際には少量だけシール構造体３２４の境界線の一部分とオーバーラップしてよい。接合剤がリッドウェファ表面と接触するのを妨げるためである。これは、バリア/ゲッタ材料３０４が（金属レイヤ３１２以外に）シールの下にデポジットされており、かつ、シール構造体３２４の下で漏れを導き得る多孔性を有する場合に、望ましい実施例であり得る。
別の態様において、図４は、バリアレイヤ４３０がサブストレート上に直接的にデポジットされているパッケージされた赤外線検出器の一部分の側面図のブロックダイヤグラムである。ここにおいて使用されるように、用語「バリアレイヤ（”ｂａｒｒｉｅｒ ｌａｙｅｒ”）」は、接合剤とシリコン表面との相互作用を妨げる材料を参照する。バリアレイヤ４３０は、また、リッドサブストレート４２８の表面上にデポジットされるときに、光及び/又は温度（例えば、赤外線）ブロッキングレイヤ（ｂｌｏｃｋｉｎｇ ｌａｙｅｒ）としても機能する。参照デバイスの上に光学シールドが配置された所定のインスタンスにおいて、シール領域からはみ出した接合剤は、光学シールドの上を濡らし得るし、かつ、接合ラインから引き出され得る。バリアレイヤ４３０が接合剤（半田）によって濡らされない場合、表面張力がはみ出した半田を接合ラインの近傍に保持する。そして、バリアレイヤ４３０により、検出器シール構造体４２６と参照デバイス４０６との間のスペースをより小さくすることができる。所定のインスタンスにおいては、これにより、より小さな赤外線検出器デザイン（例えば、より小さなダイのサイズ）ができ、検出器ウェファ４１０のダイ数量を増加し得る。いくつかの実施例において、バリアレイヤ４３０は、チタン−タングステン（ＴｉＷ）を含んでよく、かつ、ＴｉＷは、半田（例えば、金（８０％）チタン（２０％）の半田）といった、接合剤を濡れから妨げることができる。ＴｉＷは、また、光及び/又は入射放射をブロックする目的のために、一般的に不透明であってよい。これにより、バリアレイヤ４３０は、参照デバイス４０６を光及び/又は入射放射からシールドすることができる。所定の実施例において、バリアレイヤ４３０は、ＴｉＷ、または、入射放射をブロックし、かつ、接合剤との付着に抵抗性があり得るあらゆる他の材料を含んでよい。
種々の態様において、リッドシール構造体４２４は、バリアレイヤ４３０の上にデポジットされてよい。この構成により、バリアレイヤ４３０は、リッドシール構造体４２４のレイヤのうち一つを含むことができる。バリア/ゲッタ材料４０４のレイヤのうち一つまたはそれ以上が、次に、バリアレイヤ４３０の上で、かつ、リッドシール構造体４２４の境界線の周りにデポジットされ得る。
さらに別の態様において、図５は、バリア/ゲッタ材料の第１のレイヤ５０４ａがリッドサブストレート５２８の上にデポジットされているパッケージされた赤外線検出器の一部分のブロックダイヤグラムである。リッドシール構造体５２４が、次に、バリア/ゲッタ材料の第１のレイヤ５０４ａの上面に形成される。このステップの後に、バリア/ゲッタ材料の第１のレイヤ５０４ａの表面上で、かつ、リッドシール構造体５２４の境界線の周りに、バリア/ゲッタ材料の第２のレイヤ５０４ｂをデポジットするステップが続く。この実施例において、バリア/ゲッタ材料の第１のレイヤ５０４ａは、リッドシールリングのレイヤ５２４の一つとして含まれてよく、かつ、デバイスの気密封止に向けて貢献し得る。
さらなる態様に従って、図６は、図４と同様に、サブストレート上のバリアレイヤ６３０のデポジションの包含を伴うパッケージされた赤外線検出器の一部分の側面図のブロックダイヤグラムである。しかし、このステップの後に、バリア/ゲッタ材料６０４のレイヤのうち少なくとも一つをデポジットするステップが続くことにおいて相違するものである。このように、バリア/ゲッタ材料６０４は、リッドシール構造体６２４の形成の以前に、バリアレイヤ６３０の上に直接的にデポジットされる。バリアレイヤ６３０とバリア/ゲッタ材料６４０の両方が、デバイスを気密封止することに向けて貢献し得る。
さらに別の態様に従って、図７は、図４と図５において示される構造体の種々のエレメントを組み合わせる、パッケージされたデバイスのブロックダイヤグラムである。この実施例においては、バリアレイヤ７３０が、リッドサブストレート７２８上に最初にデポジットされる。この後に、バリア/ゲッタ材料の第１のレイヤ７０４ａのデポジションが続く。リッドシール構造体７２４が、次に、バリア/ゲッタ材料の第１のレイヤ７０４ａ上に形成される。バリア/ゲッタ材料の第２のレイヤ７０４ｂが、次に、バリア/ゲッタ材料の第１のレイヤ７０４ａの表面上で、かつ、リッドシール構造体７２４の境界線の周りにデポジットされ得る。
これまで、数個の異なる実施例と機能が説明されてきた。特定の実施例は、オペレーションの必要性及び/又はコンポーネントの制限に応じて、これらの機能の一つまたはそれ以上を組み合わせてよい。これにより、様々なユーザ環境の必要性に対する、パッケージされた赤外線検出器の適用性が増加し得る。当業者によって理解されるように、いくつかの実施例は、追加の機能を含んでよい。本記載は赤外線検出器にフォーカスされてきたが、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）といった他のデバイスが、ここにおいて説明された方法およびシステムから利益を得ることができる同様な機能（例えば、接合剤との付着に抵抗性があるレイヤの使用）を含み得ることに留意すべきである。
図８は、本発明の所定の実施例を実行するための２つの方法を説明するフローチャートである。ステップ８１０においては、サブストレートにキャビティが備えられる。用語「サブストレート（”ｓｕｂｓｔｒａｔｅ”）」は、ここにおいて使用されるように、ベースまたは基礎をなす材料を参照するものであり、それに対して金属及び/又は追加材料もしくはレイヤがデポジットされる。サブストレートは、これらに限定されるわけではないが、例えば、電子基板、金属サブストレート、セラミックサブストレート、ポリマーサブストレート等、または、これらの組み合わせを含んでいる。電子基板は、これらに限定されるわけではないが、例えば、半導体、チップ、ウェファ、および、シリコンから成るサブストレート等、または、これらの組み合わせを含んでいる。適切なサブストレートは、実質的に単一または主要な材料から成り、または、代替的に、例えば、金属、セラミクス、ポリマー等、または、これらの組み合わせ、のうち２つまたはそれ以上の材料から成ってよい。セラミクスは、例えば、炭化ケイ素（ＳｉＣ）と窒化タンタル（ＴａＮ）を含んでよいが、これら特定の材料に限定されるものではない。ポリマーは、例えば、有機シランガラス（ＯＳＧ）、低ｋ誘導体、メチルシルセスオキサン、ポリシロキサン、および、無機、有機、およびハイブリッドポリマーの主要なクラスから選択された他のポリマー、を含んでよい。サブストレートの構造および構成は、従って、限定されるものではない。例えば、サブストレートの材料とレイヤは、意図されるアプリケーション、製品、または組成物に合うように、あらゆる配置、順序（例えば、連続的、階層的、等）、及び/又は、パターンであってよい。例えば、半導体サブストレートは、シリコンを含み得るが、軍事用途といった、放射抵抗が重要である事例においては、例えば、サファイアを含んでよい。サブストレートは、支持構造体として機能することができるあらゆる材料であってよい。これらに限定されるわけではないが、上述の半導体サブストレートを含むものである。
一つまたはそれ以上の実施例に従って、サブストレートは、少なくとも一つのキャビティを含んでよい。ここにおいて使用されるように、用語「キャビティ（”ｃａｖｉｔｙ”）」と「リセス（”ｒｅｃｅｓｓ”）」は、相互に交換可能に使用されており、かつ、最も広い一般的な意味が与えられる。これらに限定されるわけではないが、一つまたはそれ以上のレイヤ又は構造体といった、何かによって囲まれたスペースまたは中空領域を含んでいる。所定のインスタンスにおいて、キャビティは、ウェファ材料の中のリセス又はくぼみとして記述されてよい。ウェファを通じて実際には拡張しないものである。さらなる態様に従って、サブストレートは、少なくとも一つのキャビティおよびその少なくとも一つのキャビティを取り囲む表面を有してよい。
所定のインスタンスにおいて、サブストレートは、リッドサブストレートであってよい。ここにおいて使用されるように、用語「リッドサブストレート（”ｌｉｄ ｓｕｂｓｔｒａｔｅ”）」、「リッドウェファ（”ｌｉｄ ｗａｆｅｒ”）」、および「キャップウェファ（”ｃａｐ ｗａｆｅｒ”）」は、相互に交換可能に使用されており、かつ、ＭＥＭＳデバイスといった、一つまたはそれ以上の電子デバイスを含んでいるデバイスウェファを伴う使用のために適切な少なくとも一つのリセスを含んでいるウェファを参照するものである。キャビティは、光学的透過性材料の一つまたはそれ以上のレイヤを含んでよい。そうした構成において、リッドウェファは、ＭＥＭＳデバイスの上に光学的透過性ウィンドウを提供する。リッドサブストレートは、温度及び/又は光学的に透明性のシリコンウェファであってよい。いくつかの実施例において、リッドサブストレートは、シリコン以外の材料を含んでよい。
一つまたはそれ以上の実施例に従って、ステップ８２０ａにおいて、シール構造体がサブストレートの一部分の上に形成され得る。もしくは、代替的に、ステップ８３０ｂにおいて、シール構造体は、バリア/ゲッタ材料の一部分の上に形成されてよい。例えば、シール構造体は、少なくとも一つのキャビティの境界線の周りにリングを形成し得る。用語「シール構造体（”ｓｅａｌ ｓｔｒｕｃｔｕｒｅ”）」は、シールの少なくとも一部分を形成するために使用され得る一つまたはそれ以上の構造体を意味するように意図されている。サブストレートの電子的アクティブ領域の中の一つまたはそれ以上の電子デバイスを環境状況からシールするものである。種々の態様において、シール構造体は、カプセル化アセンブリを形成するための一つまたはそれ以上の電子コンポーネントを含むサブストレートと併せて使用され得る。カプセル化アセンブリは、電子デバイスの外のソースから起こるダメージから電子デバイスの一部または部分を実質的に保護するように機能し得る。いくつかの実施例において、リッドは、それ自身で、または、一つまたはそれ以上の他のオブジェクトとの組み合わせにおいて、カプセル化アセンブリを形成してよい。カプセル化アセンブリは、気密封止パッケージとして機能し得るものである。
シール構造体、ステップ８２０ａにおいて形成されたリッドシール構造体といったものは、ＴｉまたはＴｉＷ、ニッケル、および金を含む金属のスタック（ｓｔａｃｋ）を含んでよい。いくつかの実施例、ステップ８２０ｂと８３０ｂの組み合わせといったものにおいて、シール構造体スタックのボトムレイヤは、バリア/ゲッタ材料を含んでよい。例えば、バリア/ゲッタ材料がチタンである場合、リッドシール構造体のボトムレイヤがチタンであり、残りのスタックがニッケルおよび金を含んでよい。リッドシール構造体それぞれは、リッド構造体におけるキャビティおよびバリア/ゲッタ材料において形成されているあらゆるウィンドウを取り囲んでよいが、それらより僅かに大きくてよい。リッドシール構造体の形状は、対応する検出器ウェファ上に形成されたあらゆる検出器シール構造体の形状とサイズに対応し得る。例えば、サブストレート表面上のシール構造体は、キャビティの境界線の周りにリングを形成し得る。
種々の実施例において、チタンといった、バリア/ゲッタ材料の少なくとも一つのレイヤは、ステップ８２０ｂにおいてリッドサブストレートの表面上にデポジットされてよい。代替において、バリア/ゲッタ材料が、リッドサブストレートの表面上にデポジットされもよい。ステップ８３０ａにおいて示されるように、シール構造体の境界線の周りにリングを形成するためである。バリア/ゲッタ材料は、サブストレートの表面全体にデポジットされてよく、または、例えば、シャドウマスクの使用を通じて、サブストレートの一つまたはそれ以上の領域においてデポジットされてもよい。所定の態様において、バリア/ゲッタ材料は、純チタンを含む、チタンであってよい。一つまたはそれ以上の実施例に従って、チタン材料は、約１０００オングストロームから約１００００オングストロームの範囲の厚みを有してよい。他の実施例に従って、チタン材料は、１００００オングストロームより大きな厚みを有してもよい。チタン材料の厚みは、特定のアプリケーションまたはデバイスのためのゲッタとして機能する目的のために適切なあらゆる厚みであってよい。バリア/ゲッタ材料は、一つまたはそれ以上の参照デバイスに対する光及び/又は入射放射をブロックするように構成されてよい。加えて、バリア/ゲッタ材料は、完全な電子デバイスを形成するために使用される接合剤との付着に抵抗性があってよい。
ここにおいて使用されるように、用語「レイヤ（”ｌａｙｅｒ”）」は、用語「フィルム（”ｆｉｌｍ”）」と相互に交換可能に使用されており、かつ、所望の領域をカバーしているコーティング（ｃｏａｔｉｎｇ）を参照する。用語は、サイズによって限定されるものではない。レイヤとフィルムは、あらゆるデポジション技術によって形成される得る。蒸気蒸着（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、液相成長（ｌｉｑｕｉｄ ｄｅｐｏｓｉｔｉｏｎ）、および熱転写（ｔｈｅｒｍａｌ ｔｒａｎｓｆｅｒ）を含むものである。
少なくとも一つの態様に従って、真空蒸着（ｖａｃｕｕｍ ｅｖａｐｏｒａｔｉｏｎ）またはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方法が、チタン材料の少なくとも一つのレイヤをデポジットする目的のために使用され得る。例えば、所定の実施例においては、反応性ガスが不在の高真空状態の下でチタン材料がデポジットされ得る。一つまたはそれ以上の態様においては、チタン材料のデポジションの以前に、サブストレート表面上に存在するあらゆる天然酸化物（ｎａｔｉｖｅ ｏｘｉｄｅ）を除去する必要があり得る。反応雰囲気、反応温度、反応の持続時間、およびワークアップ（ｗｏｒｋｕｐ）プロシージャを含む、適切な反応条件は、当該技術における当業者によって認識されるように、特定のアプローチに基づいてそれぞれ選定されてよい。種々の態様において、デポジションプロセスは、非常に多孔性のチタン材料を結果として生じる。最大の表面積とマイクロ構造体を伴う、つまり、レイヤを構成する種々のグレイン（ｇｒａｉｎ）間または結晶構造間における多数の境界である。
種々の態様において、チタン材料の少なくとも一つのレイヤは、多孔性として特徴付けられる。一つまたはそれ以上の態様において、チタン材料は、デバイスにおいて使用される一つまたはそれ以上の他の材料よりも多孔性であるとして特徴付けられる。例えば、チタン材料は、基礎をなすバリアレイヤよりも多孔性であってよい。チタン材料は、ゲッタとして機能する目的のために多孔性であってよい。いくつかのインスタンスにおいて、チタン材料は、リッドウェファのシリコンサブストレートとリッドシール構造体の一つまたはそれ以上のコンポーネントとの間に置かれる場合に、漏れに向かって貢献し得る多孔性を有してよい。そうしたインスタンスにおいては、バリア材料のレイヤ（チタン材料より低い多孔性を伴うもの）を、リッド構造体上に直接的に配置することが有利であり得る。チタンレイヤとリッドシール構造体の一つまたはそれ以上のコンポーネントとの間のバリアとして機能するためである。
図８に戻って参照すると、所定の実施例においては、ステップ８４０において、バリア/ゲッタ材料が活性化されてよい。ここにおいて使用されるように、用語「活性化（”ａｃｔｉｖａｔｉｏｎ”）」は、チタン材料に関して使用される場合に、ゲッタ材料として機能できるようにする、チタン材料上で実行されるあらゆるプロセスを参照するものである。例えば、所定の実施例において、チタン材料は、デバイスパッケージを温度と時間の適切な組み合わせにさらすことによって活性化され得る。所定の態様に従って、活性化は、デバイス製作が完成したときに発生してよい。いくつかの実施例においては、バリア/ゲッタ材料が活性化されるときに、デバイスパッケージは気密封止されてよい。他の実施例において、チタン材料は、気密封止プロセスの最中に活性化されてよい。つまり、リッドウェファをデバイスウェファに対して接合または位置決めしているプロセスである。所定の限定的でない実施例においては、材料を真空環境の中に置き、かつ、約１０分から約１２０分の範囲の時間期間に約２００°Ｃから約５００°Ｃの範囲における温度まで加熱することによって、チタン材料が活性化され得る。チタン材料の少なくとも一つのレイヤを活性化するために含まれるプロセスは、チタン材料の中のあらゆる不要な種（ｓｐｅｃｉｅｓ）の離脱を生じさせ、および、ここにおいて説明されるようにチタン材料がゲッタとして、かつ、バリアとして機能できるようにするために適切なあらゆる条件の下で実行されてよい。いくつかの態様において、チタン材料は、活性化の発生がなくても、なお、バリアレイヤとして機能し得る。他の態様において、チタン材料は、光学シールドとして機能し得る。この機能性は、活性化があってもなくても存在し得る。種々の態様において、活性化は、非常に多孔性であり、低粒子性であり、および機械的に強い構成のうち少なくとも一つをプロセスするバリア/ゲッタ材料を結果として生じる。
種々の態様において、後続のプロセスは、活性化の後でバリア/ゲッタ材料の機能性を維持するように構成されてよい。例えば、バリア/ゲッタ材料のはみ出した表面が、いまだに一つまたはそれ以上の気体種（ｇａｓ ｓｐｅｃｉｅｓ）と反応または吸収することができ、そして、それによってゲッタ材料として機能するようにである。所定の実施例に従って、後のプロセスのステップにおいて使用される特定の温度および材料は、ゲッタ材料として機能するバリア/ゲッタ材料の整合性を維持するように特定的に選定され得る。このことは、バリア/ゲッタ材料と反応し得る一つまたはそれ以上の化学物質または環境の使用を回避することを含み得る。例えば、活性化の後で、バリア/ゲッタ材料は、真空又はそうでなければ無酸素環境に対してさらされるだけであってよい。
図９も、また、本発明の所定の実施例を実行するための２つの方法を説明しており、サブストレートにキャビティが備えられていないことを除いて、図８に概説される方法と同様である。ステップ９１０において、リッドサブストレートといった、サブストレートが提供される。ステップ９２０ａにおいて、シール構造体がサブストレートの一部分の上に形成され得る。もしくは、代替的に、ステップ９３０ｂにおいて、シール構造体は、バリア/ゲッタ材料のデポジション（ステップ９２０ｂ）の後で形成されてよい。ステップ９２０ｂにおいて、バリア/ゲッタ材料が、リッドサブストレート上にデポジットされてよい。もしくは、代替において、バリア/ゲッタ材料は、リッドサブストレートの表面上にデポジットされもよい。ステップ９３０ａに示されるように、シール構造体の境界線の周りにリングを形成するためである。
ステップ９４０においては、リッド構造体及び/又はバリア/ゲッタ材料に部分を除去することによって一つまたはそれ以上のキャビティが形成され得る。例えば、チタン材料といった、バリア/ゲッタ材料の少なくとも一つのレイヤは、サブストレート上にデポジットされてよく、かつ、続いて、チタン材料の少なくとも一つのレイヤとサブストレートは、エッチングプロセスを受けてよく、サブストレートにおいてキャビティが形成される。他のインスタンスにおいては、リッドシールリングが、バリア/ゲッタ材料のデポジションの前または後のいずれかにおいてデポジットされてよく、次に、キャビティがその後に形成され得る。種々の実施例においては、サブストレート上に形成されるべきキャビティ又は他の機能が、フォトリソグラフィ技術を使用して形成されてよい。例えば、フォトレジストマスクが、バリア/ゲッタ材料の少なくとも一つのレイヤに対して適用されてよい。キャビティといった、パターンを形成するためであり、サブストレートおよびバリア/ゲッタ材料の中にエッチングされるものである。さらなる実施例において、パターンは、バリア/ゲッタ材料における複数のウィンドウとリッドサブストレートにおける複数のキャビティを含んでよい。ウィンドウとキャビティの数量は、検出器アレイの数量に応じたものでよく、かつ、バリア/ゲッタ材料におけるウィンドウとリッドサブストレートにおけるキャビティの両方は、同一のフォトレジストマスクから形成されてよい。このことは、バリア/ゲッタ材料におけるウィンドウとリッドサブストレートにおけるキャビティの両方の寸法のうち少なくとも２つが実質的に同等であること、および、バリア/ゲッタ材料がリッドサブストレートにおけるキャビティのちょうどエッジまで拡がることを保証するのに役立ち得る。同一のマスクの使用は、また、パッケージされた赤外線検出器を製造するために必要なステップの数量を低減することができる。
キャビティは、バリア/ゲッタ材料の一部分、リッドサブストレートの一部分、もしくは、両方を取り除くことによって形成され得る。一つまたはそれ以上のプロセスが、当業者によって認識されるように、キャビティを形成するために使用されてよい。例えば、エッチングプロセス、といったものである。所定のインスタンスにおいて、キャビティは、リッドサブストレートの全体厚みの一部分を通じて延び、かつ、検出器デバイスをカバーするようにリッドサブストレートの少なくともいくらかを残しておいてよい。バリア/ゲッタ材料の活性化は、上述のように、キャビティ形成の後で、ステップ９５０において発生してよい。
図８と図９で説明されたステップのいくつかは、適切に、組み合わされ、変更され、または、削除されてよい。そして、プロセスフローに追加的なステップが加えられてもよい。加えて、特定の実施例の範囲から逸脱することなく、あらゆる適切な順序で実行されてよい。図８と図９で示されたステップは、特定の実施例のために実行されるステップの単なる例であり、そして、他の実施例は、異なる順序で構成された異なるステップを使用してよい。例えば、いくつかの実施例において、キャビティは、リッドサブストレートの表面上のバリアレイヤおよびバリア/ゲッタ材料のレイヤの両方のデポジションの後で、形成されてよい。さらに、シール構造体は、バリアレイヤとバリア/ゲッタ材料のレイヤとの組み合わせの上に形成されてよく、もしくは、シール構造体が、シール構造体の境界線の周りにリングを形成しているバリア/ゲッタ材料のレイヤと共に、バリアレイヤ上に形成されてよい。キャビティが、リッドサブストレートにおいて、その後に続いて形成されてよい。
一つまたはそれ以上の実施例に従って、電子デバイスを製作する方法は、サブストレートの表面上での少なくとも一つのバリアレイヤのデポジションを含んでよい。所定の限定的でない実施例において、少なくとも一つのバリアレイヤは、チタン−タングステンであってよい。所定の実施例において、バリアレイヤは、例えば、リッドウェファを検出器ウェファに対してシールするために使用される、接合剤に付着しなくてよい。種々の実施例において、バリアレイヤは、一つまたはそれ以上の検出器デバイスによって検出されている入射放射から、一つまたはそれ以上の参照デバイスをシールドするように機能してよい。他のインスタンスにおいて、バリアレイヤは、基礎をなすサブストレートにおけるコンタミネーションまたは不要な種、といったコンタミネーションから、バリア/ゲッタ材料をシールドするように機能してよい。
種々の実施例において、電子デバイスを製作する方法は、さらに、第１のサブストレート上の第１のシール構造体を第２のサブストレート上の第２のシール構造体に対して位置合わせすることを含んでよい。所定の態様において、第１のサブストレートはリッドウェファを含んでよく、第２のサブストレートはデバイスウェファを含んでよい。第１のサブストレート上に形成された少なくとも一つのキャビティが、第２のサブストレート上に形成された少なくとも一つの検出器デバイスに対して構成され得るように、位置合わせが実行されてよい。ここにおいて使用されるように、用語「構成する（”ｃｏｎｆｉｇｕｒｅ”）」は、位置合わせに関して使用されるときは、一つまたはそれ以上の機能が適切の機能することができるように、第１のサブストレートの一つまたはそれ以上の機能またはエレメントを、第２のサブストレートの一つまたはそれ以上の機能またはエレメントに関して、位置合わせすることを参照する。例えば、第１のサブストレート上のキャビティは、キャビティを取り囲む境界線が検出器デバイスの境界線の上に、かつ、周りに置かれ得るように構成されてよい。そうした構成によって、光貫通キャビティを、検出器デバイスによって検出することができる。さらなる実施例において、検出器シール構造体は、リッドシール構造体と位置決めされてよい。種々の実施例においては、検出器シール構造体とリッドシール構造体を位置合わせすることによって、バリア/ゲッタ材料におけるウィンドウとリッドサブストレートにおけるキャビティが、検出器デバイスと位置合わせされ得る。これにより、熱的、及び/又は、光学的に透明性のウィンドウが、検出器デバイスをカバーすることができる。さらに、バリア/ゲッタ材料は、キャビティ部分を除いて、リッドウェファをカバーし得るので、バリア/ゲッタ材料は、光及び/又は入射放射の一部分が参照デバイスに到達することからブロックすることができる。
所定の実施例に従って、電子デバイスを製作する方法は、さらに、第１のサブストレートを第２のサブストレートに対して接合することを含んでよい。ここにおいて使用されるように、用語「接合（”ｂｏｎｄｉｎｇ”）」は、用語「シール（”ｓｅａｌｉｎｇ”）」と相互に交換可能に使用されており、かつ、一つの表面を別の表面に対して永久的に貼り付けることを意味するように意図されている。接合は、リッドシール構造体、検出器シール構造体、または両方に対して接合剤を適用することを含んでよい。接合剤は、検出器ウェファをリッドウェファに対してシールするために使用され得るあらゆるタイプの接合材料であってよい。例えば、接合剤は、金−チタン半田（例えば、金（８０％）チタン（２０％）の半田）といった、半田であってよい。所定の実施例において、接合剤は、検出器シール構造体とリッドシール構造体に対して付着するが、バリア/ゲッタ材料に対しては付着または接合しないといったものであり得る。例えば、半田の場合、接合剤は、検出器シール構造体とリッドシール構造体に対して容易に付着するが、バリア/ゲッタ材料に対しては濡れ性がなくてよい。さらに、バリア材料が使用されるインスタンスにおいて、バリア材料は、接合剤との付着に抵抗性があってよい。例えば、バリア材料は、チタン、チタン−タングステン、または窒化チタン、といった金属であってよく、溶けた半田がこれらの金属に対しては濡れないものである。
リッドウェファを検出器ウェファに対して接合することは、シールされたボリュームを作成し得るものであり、その中に検出器デバイスがシールされる。半田が接合剤として使用されるいくつかの実施例において、リッドウェファを検出器ウェファに対して接合することは、液体状態になるように半田を融かすことを含んでよい。液体状態において、半田はバリア/ゲッタ材料の上に拡がり得る。しかしながら、バリア/ゲッタ材料は、接合剤に付着しないので（例えば、半田はバリア/ゲッタ材料に対して容易に濡れ得ない）、半田が冷え始めると、半田はシール構造体の中に引き返し、かつ、それにより、シール構造体を超える半田の拡がりを低減、または、除去することができる。これにより、シール構造体は、参照検出器アレイ及び/又は検出器アレイに対してより近くに存在し得る。
特定の実施例が詳細に説明されてきたが、これに関して種々の他の変更、取り換え、組み合わせ、および代替が、本開示の精神と範囲から逸脱することなく行われ得ることが理解されるべきである。特定の実施例は、全てのそうした変更、取り換え、変形、代替、および修正を、添付の請求項の精神と範囲の中に入るものとして包含することが意図されている。例えば、一つの実施例が、キャビティ、検出器デバイス、参照デバイス、シール構造体、バリアレイヤ、バリア/ゲッタ材料、および接合剤といった、パッケージされた赤外線検出器の中に含まれる数多くのエレメントに関して説明されてきたとしても、これらのエレメントは、特定の検出または製造ニーズに適応するために、組み合わされ、再構成され、変更され、または、再配置され得るものである。加えて、これらのエレメントのうちあらゆるものは、必要に応じて、内部で統合または外部に分離されたコンポーネントとして提供されてよい。特定の実施例は、これらのエレメントの構成における多大な柔軟性を予期するものである。それらの内部コンポーネントについても同様である。

Claims (20)

  1. 電子デバイスを製作するための方法であって、
    少なくとも一つのキャビティと前記少なくとも一つのキャビティを取り囲む表面を有する第１のサブストレートを提供するステップと、
    前記第１のサブストレートの前記表面上にチタン材料の半田バリアレイヤをデポジットするステップと、
    前記少なくとも一つのキャビティの境界線の周りにリングを形成するために、前記チタン材料の半田バリアレイヤの一部分および前記第１のサブストレートの一部分のうち少なくとも一つの上に第１のシール構造体を形成するステップと、
    ゲッタとして機能するように、真空環境において前記チタン材料の半田バリアレイヤを活性化するステップと、
    取り付けられた少なくとも一つのデバイスと第２のシール構造体を含む、第２のサブストレートを提供するステップであり、前記第２のシール構造体は、前記少なくとも一つのデバイスの境界線の周りにリングを形成している、ステップと、
    前記第１のサブストレートの前記少なくとも一つのキャビティが前記少なくとも一つのデバイスの上に位置決めされるように、前記第１のシール構造体を前記第２のシール構造体に対して位置合わせするステップと、
    半田を用いて前記第１のサブストレートを前記第２のサブストレートに対して接合するステップであり、前記半田バリアレイヤは、前記接合の最中に前記半田が前記第１のサブストレートに接触することを防ぐ、ステップと、
    を含む、方法。
  2. 前記活性化するステップは、
    約１０分から約１２０分の範囲の時間期間に約２００°Ｃから約５００°Ｃの範囲における温度まで、前記チタン材料の半田バリアレイヤを加熱するステップ、
    を含む、請求項１に記載の方法。
  3. 前記チタン材料の半田バリアレイヤをデポジットするステップは、
    約１０００オングストロームから約１００００オングストロームの範囲であるチタン材料の厚みで半田バリアレイヤをデポジットするステップ、
    を含む、請求項１に記載の方法。
  4. 前記チタン材料の半田バリアレイヤを活性化するステップは、
    前記第１のシール構造体を前記第２のシール構造体に対して位置合わせするステップの以後に実行される、
    請求項１に記載の方法。
  5. 前記チタン材料の半田バリアレイヤを活性化するステップは、
    前記第１のサブストレートを前記第２のサブストレートに対して接合するステップと同時に実行される、
    請求項１に記載の方法。
  6. 前記第１のシール構造体は、前記第１のサブストレートの前記一部分の上に形成され、
    前記チタン材料の半田バリアレイヤは、前記第１のサブストレートの前記表面上で、かつ、前記第１のシール構造体の境界線の周りに形成される、
    請求項１に記載の方法。
  7. 前記方法は、さらに、
    前記第１のサブストレートの前記表面上にバリア材料の少なくとも一つのレイヤをデポジットするステップと、
    を含む、請求項１に記載の方法。
  8. 前記バリア材料の少なくとも一つのレイヤをデポジットするステップは、
    前記チタン材料の半田バリアレイヤをデポジットするステップの以前に実行される、
    請求項７に記載の方法。
  9. 前記チタン材料の半田バリアレイヤは、前記第１のシール構造体の境界線の周りにデポジットされる、
    請求項８に記載の方法。
  10. 前記チタン材料の半田バリアレイヤは、前記第１のシール構造体の前記境界線の一部分をオーバーラップするようにデポジットされる、
    請求項９に記載の方法。
  11. 前記バリア材料の少なくとも一つのレイヤは、チタン−タングステンを含む、
    請求項８に記載の方法。
  12. 前記チタン材料の半田バリアレイヤは、前記バリア材料の少なくとも一つのレイヤよりも多孔性である、
    請求項８に記載の方法。
  13. パッケージされた電子デバイスであって、
    第１のサブストレートであり、その上に形成された少なくとも一つのキャビティ、および、前記少なくとも一つのキャビティを取り囲む第１の表面を有する、第１のサブストレートと、
    取り付けられた少なくとも一つのデバイスを含む、第２のサブストレートと、
    前記第１のサブストレートの上に配置された第１のシール構造体と、
    前記第２のサブストレートの上に配置され、かつ、半田を用いて前記第１のシール構造体に対して接合された第２のシール構造体であり、前記第１の表面が前記第２のサブストレートに面しており、かつ、前記少なくとも一つのキャビティが前記少なくとも一つのデバイスの上に位置決めされている、第２のシール構造体と、
    前記半田と前記第１のサブストレートとの間に、前記キャビティの境界線の周りに配置されたチタン材料の少なくとも一つのレイヤ、を含む半田バリアであり、前記チタン材料の少なくとも一つのレイヤは、ゲッタとして機能するように活性化されている、半田バリアと、
    を含む、電子デバイス。
  14. 前記チタン材料の少なくとも一つのレイヤは、前記第１のサブストレートの前記表面上で、かつ、前記第１のシール構造体の境界線の周りに形成される、
    請求項１３に記載の電子デバイス。
  15. 前記半田バリアは、前記第１のサブストレートの前記第１の表面の一部分の上に配置され、かつ、
    前記第１のシール構造体は、前記チタン材料の少なくとも一つのレイヤの一部分の上に配置される、
    請求項１３に記載の電子デバイス。
  16. 前記半田バリアは、さらに、
    前記キャビティの境界線の周りに配置された、バリア材料の少なくとも一つのレイヤを含む、
    請求項１３に記載の電子デバイス。
  17. 前記バリア材料の少なくとも一つのレイヤは、前記バリア材料の少なくとも一つのレイヤ上で、かつ、前記第１のシール構造体の境界線の周りに配置される、
    請求項１６に記載の電子デバイス。
  18. 前記バリア材料の少なくとも一つのレイヤは、チタン−タングステンを含む、
    請求項１７に記載の電子デバイス。
  19. 前記チタン材料の少なくとも一つのレイヤの厚みは、約１０００オングストロームから約１００００オングストロームの範囲である、
    請求項１３に記載の電子デバイス。
  20. 前記第２のサブストレートは、さらに、取り付けられた少なくとも一つの参照デバイスを含み、かつ、
    前記チタン材料の少なくとも一つのレイヤは、前記少なくとも一つの参照デバイスの上に位置決めされている、
    請求項１３に記載の電子デバイス。

JP2016525429A 2013-07-11 2014-07-08 真空ゲッタとして使用されるウェファレベルのパッケージされた半田バリア Active JP6122220B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/939,400 US9093444B2 (en) 2013-07-11 2013-07-11 Wafer level package solder barrier used as vacuum getter
US13/939,400 2013-07-11
PCT/US2014/045756 WO2015006327A1 (en) 2013-07-11 2014-07-08 Wafer level package solder barrier used as vacuum getter

Publications (3)

Publication Number Publication Date
JP2016531421A true JP2016531421A (ja) 2016-10-06
JP2016531421A5 JP2016531421A5 (ja) 2017-01-19
JP6122220B2 JP6122220B2 (ja) 2017-04-26

Family

ID=51293136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016525429A Active JP6122220B2 (ja) 2013-07-11 2014-07-08 真空ゲッタとして使用されるウェファレベルのパッケージされた半田バリア

Country Status (9)

Country Link
US (4) US9093444B2 (ja)
EP (1) EP3019441B1 (ja)
JP (1) JP6122220B2 (ja)
KR (1) KR101752107B1 (ja)
CN (2) CN105358473B (ja)
CA (1) CA2916672C (ja)
IL (1) IL243086A (ja)
NO (1) NO2944700T3 (ja)
WO (1) WO2015006327A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004025A (ja) * 2017-06-14 2019-01-10 日亜化学工業株式会社 光源装置
JP2019208072A (ja) * 2015-10-20 2019-12-05 レイセオン カンパニー パッケージ圧力を低下させるための外部ゲッターの使用
WO2021172202A1 (ja) * 2020-02-28 2021-09-02 国立研究開発法人産業技術総合研究所 封止構造体およびその製造方法
JP7231118B1 (ja) * 2022-04-11 2023-03-01 三菱電機株式会社 中空パッケージ
WO2024090027A1 (ja) * 2022-10-26 2024-05-02 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3006236B1 (fr) * 2013-06-03 2016-07-29 Commissariat Energie Atomique Procede de collage metallique direct
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
US20170081178A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor device package with seal structure
US9893027B2 (en) * 2016-04-07 2018-02-13 Nxp Usa, Inc. Pre-plated substrate for die attachment
US9938134B2 (en) * 2016-04-14 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US10115692B2 (en) 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps
JP2018054496A (ja) * 2016-09-29 2018-04-05 セイコーインスツル株式会社 パッケージおよび赤外線センサ
KR101952368B1 (ko) * 2016-11-25 2019-02-26 오승래 환자 맞춤형 수술기구
US10457549B2 (en) * 2017-02-03 2019-10-29 Taiwan Semiconductor Manfacturing Company Ltd. Semiconductive structure and manufacturing method thereof
CN109879240B (zh) * 2017-12-06 2021-11-09 有研工程技术研究院有限公司 一种厚膜吸气材料的制备方法
US20190202684A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Protective bondline control structure
FR3088319B1 (fr) * 2018-11-08 2020-10-30 Ulis Boitier hermetique comportant un getter, composant optoelectronique ou dispositif mems integrant un tel boitier hermetique et procede de fabrication associe
CN110148571B (zh) * 2018-12-10 2022-03-11 上海欧菲尔光电技术有限公司 一种八英寸红外探测器封装窗口及其制备方法
US10968099B2 (en) * 2018-12-28 2021-04-06 Texas Instruments Incorporated Package moisture control and leak mitigation for high vacuum sealed devices
CN111048472B (zh) * 2020-01-07 2021-12-03 深圳南信国际电子有限公司 一种带镀层的红外探测器真空封装结构
US11670616B2 (en) * 2020-06-22 2023-06-06 Epir, Inc. Modified direct bond interconnect for FPAs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299484A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品
US20110079889A1 (en) * 2009-10-07 2011-04-07 Commiss. A L'energie Atom. Et Aux Energ. Alterna. Cavity structure comprising an adhesion interface composed of getter material
WO2012054687A1 (en) * 2010-10-21 2012-04-26 Raytheon Company Incident radiation detector packaging

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111049A (en) * 1990-12-21 1992-05-05 Santa Barbara Research Center Remote fired RF getter for use in metal infrared detector dewar
US5789859A (en) * 1996-11-25 1998-08-04 Micron Display Technology, Inc. Field emission display with non-evaporable getter material
US5701008A (en) * 1996-11-29 1997-12-23 He Holdings, Inc. Integrated infrared microlens and gas molecule getter grating in a vacuum package
US6499354B1 (en) 1998-05-04 2002-12-31 Integrated Sensing Systems (Issys), Inc. Methods for prevention, reduction, and elimination of outgassing and trapped gases in micromachined devices
US6252229B1 (en) * 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US7315115B1 (en) * 2000-10-27 2008-01-01 Canon Kabushiki Kaisha Light-emitting and electron-emitting devices having getter regions
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6923625B2 (en) 2002-01-07 2005-08-02 Integrated Sensing Systems, Inc. Method of forming a reactive material and article formed thereby
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US6988924B2 (en) 2003-04-14 2006-01-24 Hewlett-Packard Development Company, L.P. Method of making a getter structure
US20050085053A1 (en) * 2003-10-20 2005-04-21 Chien-Hua Chen Method of activating a getter structure
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7952189B2 (en) * 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7045827B2 (en) * 2004-06-24 2006-05-16 Gallup Kendra J Lids for wafer-scale optoelectronic packages
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
US7204737B2 (en) * 2004-09-23 2007-04-17 Temic Automotive Of North America, Inc. Hermetically sealed microdevice with getter shield
KR100656192B1 (ko) 2004-11-24 2006-12-12 이병철 전면발광형 유기이엘 디스플레이 소자
US7262412B2 (en) * 2004-12-10 2007-08-28 L-3 Communications Corporation Optically blocked reference pixels for focal plane arrays
FR2883099B1 (fr) * 2005-03-14 2007-04-13 Commissariat Energie Atomique Protection d'un getter en couche mince
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7789949B2 (en) 2005-11-23 2010-09-07 Integrated Sensing Systems, Inc. Getter device
US7718965B1 (en) * 2006-08-03 2010-05-18 L-3 Communications Corporation Microbolometer infrared detector elements and methods for forming same
EP2008966A3 (en) 2007-06-27 2013-06-12 Sumitomo Precision Products Co., Ltd. MEMS device formed inside hermetic chamber having getter film
KR101014263B1 (ko) * 2008-09-04 2011-02-16 삼성전기주식회사 촉각 센서
US8343806B2 (en) * 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
FR2946777B1 (fr) 2009-06-12 2011-07-22 Commissariat Energie Atomique Dispositif de detection et/ou d'emission de rayonnement electromagnetique et procede de fabrication d'un tel dispositif
FR2950876B1 (fr) * 2009-10-07 2012-02-10 Commissariat Energie Atomique Procede de traitement d'un materiau getter et procede d'encapsulation d'un tel materiau getter
DE102009046687A1 (de) 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
CN102275863B (zh) * 2010-06-08 2013-11-06 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
FR2967150A1 (fr) 2010-11-09 2012-05-11 Commissariat Energie Atomique Procédé de réalisation de substrat a couches enfouies de matériau getter
US20140175590A1 (en) * 2012-12-20 2014-06-26 Raytheon Company Getter structure for wafer level vacuum packaged device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299484A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品
US20110079889A1 (en) * 2009-10-07 2011-04-07 Commiss. A L'energie Atom. Et Aux Energ. Alterna. Cavity structure comprising an adhesion interface composed of getter material
WO2012054687A1 (en) * 2010-10-21 2012-04-26 Raytheon Company Incident radiation detector packaging

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208072A (ja) * 2015-10-20 2019-12-05 レイセオン カンパニー パッケージ圧力を低下させるための外部ゲッターの使用
JP2019004025A (ja) * 2017-06-14 2019-01-10 日亜化学工業株式会社 光源装置
JP7408266B2 (ja) 2017-06-14 2024-01-05 日亜化学工業株式会社 光源装置
WO2021172202A1 (ja) * 2020-02-28 2021-09-02 国立研究開発法人産業技術総合研究所 封止構造体およびその製造方法
JP7231118B1 (ja) * 2022-04-11 2023-03-01 三菱電機株式会社 中空パッケージ
WO2023199375A1 (ja) * 2022-04-11 2023-10-19 三菱電機株式会社 中空パッケージ
WO2024090027A1 (ja) * 2022-10-26 2024-05-02 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Also Published As

Publication number Publication date
CN105358473B (zh) 2020-02-14
EP3019441B1 (en) 2017-08-23
US20150279755A1 (en) 2015-10-01
US9093444B2 (en) 2015-07-28
US9520332B2 (en) 2016-12-13
US9966320B2 (en) 2018-05-08
US20150014854A1 (en) 2015-01-15
US10262913B2 (en) 2019-04-16
US20170011977A1 (en) 2017-01-12
CN105358473A (zh) 2016-02-24
KR20160018789A (ko) 2016-02-17
JP6122220B2 (ja) 2017-04-26
US20180226309A1 (en) 2018-08-09
CA2916672A1 (en) 2015-01-15
IL243086A (en) 2017-05-29
CA2916672C (en) 2017-07-18
CN109231160A (zh) 2019-01-18
WO2015006327A1 (en) 2015-01-15
NO2944700T3 (ja) 2018-03-17
KR101752107B1 (ko) 2017-06-28
EP3019441A1 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
JP6122220B2 (ja) 真空ゲッタとして使用されるウェファレベルのパッケージされた半田バリア
US8809784B2 (en) Incident radiation detector packaging
KR101931010B1 (ko) 응력 감소층을 갖는 기밀 밀봉된 패키지
US20160097681A1 (en) Microbolometer supported by glass substrate
KR102114561B1 (ko) 패키지 압력을 낮추기 위한 외부 게터의 사용
US9708181B2 (en) Hermetically sealed package having stress reducing layer
US20140267756A1 (en) Microbolometer supported by glass substrate
WO2009038686A2 (en) Hermetic wafer level cavity package
JP6891202B2 (ja) 応力低減レイヤを有する密封されたパッケージ
JP6891203B2 (ja) 応力低減レイヤを有する密封されたパッケージ
FR3041151A1 (fr) Dispositif microelectronique et son procede de fabrication

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6122220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250