JP2016526792A - ダイパッケージ用の被覆されたボンドワイヤおよび被覆されたボンドワイヤの製造方法 - Google Patents

ダイパッケージ用の被覆されたボンドワイヤおよび被覆されたボンドワイヤの製造方法 Download PDF

Info

Publication number
JP2016526792A
JP2016526792A JP2016522334A JP2016522334A JP2016526792A JP 2016526792 A JP2016526792 A JP 2016526792A JP 2016522334 A JP2016522334 A JP 2016522334A JP 2016522334 A JP2016522334 A JP 2016522334A JP 2016526792 A JP2016526792 A JP 2016526792A
Authority
JP
Japan
Prior art keywords
dielectric
die
coating
metal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016522334A
Other languages
English (en)
Other versions
JP6730182B2 (ja
Inventor
エス． ケーヒル シーン
エス． ケーヒル シーン
エー． サンフアン エリック
エー． サンフアン エリック
Original Assignee
ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー
ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー, ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー filed Critical ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー
Publication of JP2016526792A publication Critical patent/JP2016526792A/ja
Application granted granted Critical
Publication of JP6730182B2 publication Critical patent/JP6730182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45573—Three-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Chemically Coating (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本発明は、金属コア（２０２）と、誘電体層（２００、２０４）と、接地接続可能な金属層（２０６）とを有するボンドワイヤに関し、ボンドワイヤは１以上の蒸気バリア被覆を有する。さらに、本発明は、本発明に係る少なくとも１つのボンドワイヤを有するダイパッケージに関する。

Description

誘電体被覆された金属コアを金属被覆して、接地接続が可能なリード線を形成する改善方法について説明する。
電子機器およびコンポーネントは、日々、動作速度や動作する周波数範囲が増大している。一般的な半導体パッケージタイプは、基板またはリードフレームの接続にワイヤボンドを使用しているが、ワイヤボンドは、電子機器のプリント回路基板（ＰＣＢ）への接続用として、二次レベル配線、ビア、基板またはパッケージトレース、半田ボール等に接続できる。
ダイパッケージの製造はコストが嵩みがちであり、材料被着エラーによる不具合がダイの機能性を無効にすることがある。ダイパッケージの製造コストの削減と信頼性を改善する方法が必要とされている。
従来技術の課題と欠点に鑑み、本発明の目的は、製造コストの削減と信頼性の改善を行って製造可能な少なくとも１つのリード線を含むリード線およびダイパッケージを提供することである。
当業者には周知の上記および他の目的は、金属コアと、誘電体層と、接地接続可能な金属被覆（外側金属層）とを有するリード線を対象とする本発明において達成され、本発明は、そのリード線が付加的に少なくとも１つの蒸気バリア被覆を有することを特徴とする。
さらに、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、ダイとダイ基板との間に接続された本発明に係る１以上のリード線とを備えたダイパッケージを対象とする。
さらに、本発明は、ダイパッケージの製造方法を対象とする。
従属請求項は、本発明のより効果的な実施形態を対象とする。
蒸気バリアの施用を含む本発明に係るリード線は、選択的な金属被覆または除去により金属で被覆されていない領域を保護することができる。これにより、ダイの機能性を無効にする材料被着エラーによるダイパッケージの不具合を防止することができる。
様々な要求に合せて最適化された蒸気バリアにより誘電体および金属被覆されたリード線を形成するために選ばれた方法を示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線の製造の方法ステップを示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線の製造のサブトラクティブ法を示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線を用いるＢＧＡパッケージを示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線を用いるリードフレームパッケージの一部を示す図である。
図１に示された方法において、リード線の金属コアによるダイおよび基板の両方の接続パッド間の相互接続を提供するためにワイヤボンディング（１０）が使用される。金属コアは誘電体が被覆（１１）されている。誘電体層はエッチングで取り去られて（１２）接地パッドを露出し、続いて、金属層を接地パッドに接続するために金属被覆（１３）が行われる。必要に応じて付加的な金属層も除去され（１４）、続いて、酸素分解への耐性を改善するために付加的な誘電体または蒸気バリアの被着（１５）が行われる。必要であれば、モールドコンパウンドへの接着を促進するために付加的な被覆を施してもよく、その後、ダイは、オーバーモールドを施され（１６）、硬化、シンギュレーションを施されて使用に供される。
いくつかの実施形態において、電気的特性は、半導体ダイパッケージングに使用される誘電体被覆リード線を異なる誘電体厚を有するように形成することにより調整可能である。誘電体被覆の回数と製造ステップを変えることによって、厚型、薄型および中間厚型が製造可能である。コア径と誘電体厚の両方を変えることができる。いくつかの実施形態において、例えば金属コアを被覆する独立した誘電体材料は、接地接続可能な金属層によって覆われることにより、被覆誘電体の組成も変えられる。これは、例えば、優れた蒸気バリア、酸素分解耐性等を有する高性能誘電体が低コストの誘電体材料の厚い層の上に薄く被着することを可能にする。さらに別の実施形態において、異なる厚さの誘電体の多数の層は薄い金属層によって分離され、最外の金属層は接地接続されてもよい。
一般に、薄い誘電体層は電力線用に適合する低インピーダンスを提供し、厚い誘電体層は信号の伝送品質のために好適で、外側の金属層は同じ接地に接続される。コア径と誘電体厚の組み合わせが可能であり、２以上のインピーダンスを達成するために、一連のそのようなステップが実行されてもよいことに留意されたい。いくつかの実施形態において、電力処理能力を増加させ、電力線温度を下げ、および／または、接地電位の変動または電力低下を悪化させることになる電源および接地線へのインダクタンスをさらに減少させるために、電力線に大径のコアを備えることが望ましい。３以上の異なる誘電体厚を有するリード線を備えることが多くのパッケージに効果的であるため、中間厚さの誘電体層も有用である。例えば、電力伝導を最大化するために、中間の誘電体厚を有するリード線を使用して、実質的に異なるインピーダンスの負荷を電源に接続する。例えば、１０オームの電源が２０オームのリード線で４０オームの負荷に接続されてもよい。さらに、誘電体のコストが高くなることがあるため、リセット等の重大な状態が少ない状態で、電力リード線より厚みが大きいが（中間）より小さい厚みの誘電体層でリード線を被覆できる状態で、厚い誘電体を用いて重要な信号経路と重要な信号リード線とを相互接続してもよい。これは、誘電体被覆の材料コストと時間を削減するために有効である。
各リード線用に所望の特定インピーダンス値を達成するために、ワイヤボンド径と組み合わせた誘電体被覆の厚さを厳密に選択することができる。
Figure 2016526792
同軸線の特性のインピーダンスが式（１）に表されており、式（１）において、Ｌはユニット長ごとのインダクタンスであり、Ｃはユニット長ごとの静電容量であり、ａはボンドワイヤの直径であり、ｂは誘電体の外径であり、εΓは同軸誘電体の比誘電率である。
図２に示されるように、一実施形態において、外側の接地接続された金属被覆を有する誘電体被覆リード線の製造は、以下のステップを用いて進行できる。接続パッドが、ダイおよび基板上で洗浄され（５０）、ワイヤボンダを用いてダイが接続パッドに接続される（５１）。任意で、第２の直径のワイヤ（例えば、電力接続に適した、より大径のワイヤ）が取り付けられてもよいし（５２）、選択的な被覆を可能にするためにダイの領域がマスキングされる（５３）か、または、保護されてもよい。同一または異なる組成の誘電体の１以上の層が被覆されてもよく（５４）、次の誘電体被覆ステップで被覆された接地接続へのアクセスを可能にするために、選択的に誘電体部分に対してレーザーまたはサーマルアブレーションまたは化学的除去が行われる（５５）。いくつかの実施形態では接地ビアの必要性を排除できるため、このステップは任意である。仮想ＲＦ接地は容量カップリングによって達成できるため、高周波数で稼動するダイに適する。次に、金属被覆（５７）が行われ、リード線の最外金属層を形成する金属で誘電体を被覆し、同時にリード線の接地接続を行う。このプロセス全体を多数回繰り返してもよく（５８）、それは、選択可能な被覆技法を用いる実施形態に有効であり、また、多数のダイまたは複雑かつ異なるインピーダンスのリード線を用いる実施形態では特に有効である。最終ステップにおいて、非キャビティパッケージに関しては、リード線を封止するためにオーバーモールドを使用することができる（５９）。別の実施形態および付加的もしくは変形例の方法ステップは、米国特許出願公開第２０１２００６６８９４号明細書および米国特許第６，７７０，８２２号明細書に記載されており、それらの開示を参照して用いてもよい。
特定の実施形態において、説明されたプロセスへの変更および追加が可能である。例えば、誘電体の共形被覆は、化学的（電気泳動）、機械的（表面張力）、触媒（プライマー）、電磁［ＵＶ、ＩＲ］、電子線、その他適切な技法によって達成することができる。電気泳動ポリマーは、それらがプロセスパラメータを調整することにより、および／または、電気泳動塗布液に単純に添加剤、濃度、化学的、熱的もしくはタイミングの変更を施すことにより、自己抑制反応で容易に厳密な厚さに被覆できるため、特に効果的である。
別の実施形態において、誘電体を予備被覆したボンドワイヤを用いてリード線を形成してもよい。市販の被覆ワイヤは、例えば５０オームのリード線を製造するために必要な誘電体厚よりも典型的に薄いため、所望のインピーダンスを設定するために誘電体厚を増加させて、上記に説明した誘電体被覆ステップを用いることができる。これらの予備被覆ワイヤの使用は、同軸リード線を形成するために必要な他のプロセスステップを単純化し、必要な被覆誘電体のより薄い層と、接地ビアを形成するためのより迅速な処理時間を可能にする。予備被覆ボンドワイヤは、空間が狭いまたは交差するリード線の短絡を防止するために使用することができる。特定の実施形態において、予備被覆ボンドワイヤは、選択的パターニング技法を可能にするために感光性材料で製造された誘電体を有してもよい。
別の実施形態において、誘電性パリレンが使用することができる。パリレンとは、水分バリアおよび誘電体バリアとして使用される、多様な化学蒸着ポリ（ｐ−キシリレン）ポリマーの商標名である。パリレンは、修正パリレン被覆システムを用いた成長抑制縮合反応で形成することができるものであり、該システムにおいて、ダイ、基板およびリード線は感光板に整列し、それがＥＭ放射（ＩＲ、ＵＶまたはその他）を厳密に衝突させ、選択的な誘電体の成長速度を提供する。これが、コンタクトビア形成、パリレンのバルク除去等のプロセスの必要性を効果的に低減または排除できる。
パリレンおよびその他の誘電体は、酸素、水蒸気および熱が存在する場合、酸素切断による分解を受けることが知られている。損傷は、真に密封性の界面を形成できる３−５ミクロン厚さの薄膜層で優れた蒸気酸素バリアを形成する金属層によって制限することができる。代替的に、電気的、熱的または機械的要求により、金属が選択的に除去されている場合、または金属が特定領域に被覆していない場合、広範なポリマー系蒸気酸素バリアの使用が可能であり、中でもポリビニルアルコール（ＰＶＡ）は広範に使用される１つのポリマーである。これらのポリマーは、グロブトッピング処理、スクリーン印刷処理、ステンシル処理、ガントリー分配処理、酸素またはＨ２Ｏ蒸気環境に曝されるパリレン表面に噴霧処理されてもよい。有利には、蒸気バリアポリマーの使用は、使用しなければ高コストのパリレンまたは他の酸素感応物の極めて厚い層が必要とされるため、コスト削減戦略の一環となりうる。
理解されるように、説明した全ての方法ステップは、種々の選択可能な被覆技法の利点を享受する。選択可能な被覆は、物理的マスキング、指向性ポリマー蒸着、フォトレジスト法、または、被覆時に、金属コア、誘電体層またはその他の最外層において、異なる被着厚さを保証する任意の他の適切な方法を用いてもよい。選択可能な被覆では、リード線の構築がアディティブ法で可能であるが、サブトラクティブ法も可能であり、サブトラクティブ法では、異なるインピーダンスの配線を形成するため誘電体または金属が除去される。例えば、１以上のダイが配置されたパッケージが、全パッケージとデバイスパッドの相互接続用に適宜ワイヤボンド接合されてもよい。ダイパッケージの製造に関するステップと構造を示す図３に関連して示されるように、誘電体被覆２００はワイヤボンド金属導体２０２の上に厚さＸ−Ａに被覆することができる（ステップＡ）が、Ａは二次配線インピーダンスに必要とされる誘電体の厚さである。二次インピーダンスワイヤボンド誘電体は例えばエッチングステップによって除去される（ステップＢ）ことができ、続いて第２の被覆２０４被覆（ステップＣ）、それに続いて両配線の金属被覆２０６が行われる（ステップＤ）。このサブトラクティブプロセスにより、２つの独立したインピーダンスのワイヤボンドが作製される。
図４に示した実施形態において、誘電体と、明確に定義された調整可能なリード線の電気的特性を有する金属被覆リード線を含むボールグリッドアレイ（ＢＧＡ）パッケージについて説明する。
ＢＧＡは、集積回路に広く使用されている表面実装パッケージングであり、ＢＧＡの底面全体が接続パッドに使用することができるため、一般に、デュアルインライン、リードフレームまたはその他のフラットパッケージよりも多数の相互接続ピンを提供できる。多くの種類のＢＧＡパッケージにおいて、ダイ２１６は接続パッドに接続された充填可能なビア２２０を有する基板２１８に取り付けられている。ワイヤボンド２１２、２１４は頂部側ダイ２１６をパッド／ビア２２０に接続するために使用することができ、結果として基板の頂部側から底部への電気接続を提供する。ＢＧＡパッケージでは、半田ボール２２２がパッケージの底部に取り付けられ、プリント回路基板またはその他の基板への半田付けまでは粘着質の束で定位置に保持される。本明細書で説明されるように、従来型ＢＧＡパッケージのワイヤボンドは、誘電体層と外側接地接続可能な金属層を有する改良されたリード線で置き換えることができる。リード線は、内側コアおよび外側金属層の上に異なる誘電体厚を有することができ、また、誘電体層厚に部分的に基づいて別々の、または良く適合するように選択することができる特定のインピーダンスを有するように選択的に最適化することができる。図６に示されるように、長いリード線２１２と短いリード線２１４の両方がサポートされる。
より詳細には、改良されたＢＧＡパッケージの組み立てにおいて、基板のビアに隣接しビアの周りに形成された接続パッドを支持する基板に対して、ダイの表面を上にした取り付けを要求する場合がある。この組立品は、各々必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドは基板上の接続パッドとダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続されるが、高周波数入力と出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力のリード線は、高周波数信号リード線とは異なる厚さを持ちうる。そして、組立品は、基本的に共形の誘電体材料で被覆される。低コスト、真空蒸着の容易さ、および優れた性能特性のために、好ましくはパリレンを使用することができる。リードフレーム取付位置付近の誘電体層の一部分は、接地接続点または接地シールド層への電気的な接続を行うためにエッチング、熱的劣化、レーザーアブレーションによって選択的に除去される。同様に、接地接続を可能にするために、誘電体層の一部分が、ダイ接続パッド付近で除去される。誘電体層上への金属被覆の施工に続いて、構造上の接地接続がなされ、接地シールドを形成する。好ましい金属層の厚さは、皮層深さとＤＣ耐性の点を考慮して選択されるべきであり、銀、銅、または金等の優れた導電体から主に構成されるべきである。殆どのアプリケーションに対して、機能性の点では１ミクロンの被覆厚さで十分であるが、より厚い被覆は、リード線間のクロストークの低減に役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたは他の選択可能な被覆法の組み合わせにより、規定領域に施すことができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、続いてダイシング（シンギュレーション）および検査を経て完成することができる。
別法として、図５に示した実施形態において、ダイからリードフレームへ延出するワイヤボンドを含むダイパッケージ３００をベースとした低コストなリードフレームは、個々のパッケージサイトの二次元アレイと外側フレーム部分を含むリードフレームストリップを形成することによって製造することができる。リードフレームの加工は従来型であり、別個のリード線のエッチング、打ち抜き加工または電着により形成することができる。リードフレームストリップは、射出成形またはトランスファー成形装置を含むが、これらに限定されないモールドに配置することができる。市販のエポキシモールドコンパウンド等の好ましくはプラスチック製の適切な誘電体材料が、リードフレーム／モールド材料複合体構造を達成するためにモールドに射出、圧送または移送される。モールド材料の特性は、それらの比誘電率、誘電正接および電気的分散特性ならびにそれらの温度、湿度および他の機械的な性能属性が重要である。
結果として得られる複合リードフレームストリップ上の各パッケージサイトはモールド離型剤および／またはバリを除去されて、リードフレームの露出した金属部分の上の金属仕上げの被覆用に準備される。これは、浸漬または電気めっき等のめっき技法によって達成することができるものであり、金属は腐食抑制とワイヤボンド接合を容易にするために選択される。そのような仕上げの一例は、ニッケルの薄膜層（保護用）に続いた、金の層（付加的な保護とワイヤボンドの能力）である。次に、結果として得られる成形されたリードフレームストリップの各パッケージサイトには必要なダイが配置されて底部に取り付けられ、ダイ取り付け材料は、特定のパッケージング用途に対応する機械的および熱的特性によって選択される。次に、結果として得られる組立品は各々必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドはリードフレーム上のリード線とダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続され、他方で、高周波数入力および出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力は、高周波数信号リード線とは異なる厚さであってもよい。
前述のＢＧＡパッケージ２１０と同様に、配置後のリードフレームストリップは、パリレンを含む基本的に共形の誘電体材料で被覆される。パリレンの場合、最終的にＰＣＢに取り付けられるリード線部分への被覆を防止するために、アクリル系接着剤が付いた真空対応ポリイミド、または、同様の材料等のテープでパッケージの底部をマスキングすることが好ましい。これは、後続ステップにおいて、より容易な半田付けを可能にする。リードフレームの取り付け位置付近の誘電体の一部分は、接地接点または接地シールド層への電気的な接続を行うために、エッチング、熱的劣化またはレーザーアブレーションによって選択的に除去される。同様に、ダイ接続パッド付近の誘電体層の一部分が、接地接続を可能にするために除去される。誘電体層の上からの金属被覆の施用に続いて、構造的な接地接続が施され、接地シールドを形成する。好ましい金属層の厚さは、ＤＣ耐性の点と皮層深さを考慮して選択されるべきであり、銀、銅または金等の優れた導電体から主に構成されるべきである。殆どの用途において、機能性の点では１ミクロンの被覆厚さが適切であるが、より厚い被覆は、リード線間のクロストークを低減するのに役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたは他の選択可能な被覆法の組み合わせで、規定領域に加えることができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、続いてダイシング（シンギュレーション）および検査を経て完成することができる。
特に、本発明は、金属コアを有するリード線と、誘電体層と、接地接続可能な金属被覆と、１以上の蒸気バリア被覆（またはモールド接着コンパウンド）とを有するリード線を対象とする。
さらに、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、ダイとダイ基板との間に接続された規定のコア径を有する第１の金属コアを有するリード線と、第１の金属コアを被覆する第１の誘電体厚を有する誘電体層と、誘電体層を少なくとも部分的に被覆する外側の金属層と、蒸気バリアオーバーコートとを備えたダイパッケージを対象とする。
さらに、本発明は、図１に関連して説明された製造方法を対象とする。
当業者には周知の上記および他の目的は、金属コアと、前記金属コアを少なくとも部分的に被覆し、さらに、接地接続可能な金属被覆によって少なくとも部分的に被覆される誘電体層とを有するリード線を対象とする本発明において達成され、本発明は、そのリード線が金属被覆されていない領域を保護するための少なくとも１つの蒸気バリア被覆をさらに有することを特徴とする。
同軸線の特性のインピーダンスが式（１）に表されており、式（１）において、Ｌはユニット長ごとのインダクタンスであり、Ｃはユニット長ごとの静電容量であり、ａはボンドワイヤの直径であり、ｂは誘電体の外径であり、ε γ は同軸誘電体の比誘電率である。

Claims (15)

  1. 金属コアと、誘電体層と、接地接続可能な金属被覆とを有するリード線であって、
    前記リード線は、少なくとも１つの蒸気バリア被覆をさらに有することを特徴とするリード線。
  2. 前記リード線は、モールドコンパウンドへの接着を促進するための付加的な被覆を有することを特徴とする請求項１に記載のリード線。
  3. 前記誘電体層は、前記金属コアを少なくとも部分的に被覆し、さらに、接地接続可能な金属被覆によって少なくとも部分的に被覆されることを特徴とする請求項１または２に記載のリード線。
  4. 前記金属被覆は、前記誘電体層を部分的にのみ被覆することを特徴とする請求項１から３のいずれか一項に記載のリード線。
  5. 前記リード線は、付加的な金属層および／または付加的な誘電体層を有することを特徴とする請求項１から４のいずれか一項に記載のリード線。
  6. 前記リード線は、薄い金属層によって隔てられた厚さの異なる複数の誘電体層を有し、最外層は接地接続されていることを特徴とする請求項１から５のいずれか一項に記載のリード線。
  7. 優れた蒸気バリアおよび／または酸素分解耐性を提供する高性能誘電体が別の誘電体材料の厚い層の上に薄く被着されることを特徴とする請求項１から６のいずれか一項に記載のリード線。
  8. 複数の接続パッドを有するダイと、
    複数の接続素子を支持するダイ基板と、
    前記ダイと前記ダイ基板との間に接続された請求項１から７のいずれか一項に記載の１以上のリード線と、
    を備えたダイパッケージ。
  9. 前記リード線は、規定のコア径を持つ第１の金属コアと、前記第１の金属コアを被覆する第１の誘電体厚を持つ誘電体層と、前記誘電体層を少なくとも部分的に被覆する外側金属層とを備え、前記リード線は、蒸気バリアオーバーコートを有することを特徴とする請求項８に記載のダイパッケージ。
  10. 前記ダイは、オーバーモールドが施され、さらに硬化および／またはシンギュレーションが施されて使用されることを特徴とする請求項１から９のいずれか一項に記載のダイパッケージ。
  11. ワイヤボンディングを使用して、リード線の金属コアをダイおよび基板の両方の接続パッドへの相互接続を行うステップと、
    前記金属コアを誘電体で被覆するステップと、
    金属層で被覆するステップと、
    少なくとも１つの蒸気バリアの被覆を施すステップと、
    を有する請求項８から１０のいずれか一項に記載のダイパッケージの製造方法。
  12. モールドコンパウンドへの接着を促進するための付加的な被覆を施すステップをさらに有する請求項１１に記載の方法。
  13. 前記ダイにオーバーモールドを施し、硬化および／またはシンギュレーションを施すステップをさらに有する請求項１１または１２に記載の方法。
  14. 前記誘電体の少なくとも一部を除去して接地パッドを露出し、続いて、前記金属層を前記接地パッドに接続するための金属被覆を施すステップをさらに有する請求項１１から１３のいずれか一項に記載の方法。
  15. 前記金属層および／または付加的な金属層の少なくとも部分的な除去を施し、続いて、付加的な誘電体層および／または少なくとも１つの蒸気バリアの被覆を施すステップをさらに有する請求項１１から１４のいずれか一項に記載の方法。
JP2016522334A 2013-07-03 2014-07-02 ダイパッケージ用の被覆されたボンドワイヤおよび被覆されたボンドワイヤの製造方法 Active JP6730182B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361842951P 2013-07-03 2013-07-03
US61/842,951 2013-07-03
PCT/EP2014/001821 WO2015000592A1 (en) 2013-07-03 2014-07-02 Coated bond wires for die packages and methods of manufacturing said coated bond wires

Publications (2)

Publication Number Publication Date
JP2016526792A true JP2016526792A (ja) 2016-09-05
JP6730182B2 JP6730182B2 (ja) 2020-07-29

Family

ID=51062772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016522334A Active JP6730182B2 (ja) 2013-07-03 2014-07-02 ダイパッケージ用の被覆されたボンドワイヤおよび被覆されたボンドワイヤの製造方法

Country Status (9)

Country Link
US (2) US9997489B2 (ja)
EP (1) EP3017468B1 (ja)
JP (1) JP6730182B2 (ja)
KR (1) KR102038022B1 (ja)
CN (1) CN105408998B (ja)
CA (1) CA2915404C (ja)
HK (1) HK1224431A1 (ja)
TW (1) TWM506372U (ja)
WO (1) WO2015000592A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109349A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
US20030090001A1 (en) * 2001-11-13 2003-05-15 Kulicke And Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
JP2008227126A (ja) * 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 微細同軸ワイヤー、その製造方法、及び半導体装置
US20090159320A1 (en) * 2007-12-19 2009-06-25 Bridgewave Communications, Inc. Low Cost High Frequency Device Package and Methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287155A (ja) 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JPH0276249A (ja) 1988-09-10 1990-03-15 Semiconductor Energy Lab Co Ltd 電子装置およびその作製方法
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5685071A (en) * 1995-06-05 1997-11-11 Hughes Electronics Method of constructing a sealed chip-on-board electronic module
US6107690A (en) * 1995-09-26 2000-08-22 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
AU1310399A (en) * 1997-11-05 1999-05-24 Robert A. Martin Chip housing, methods of making same and methods for mounting chips therein
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US7723162B2 (en) * 2002-03-22 2010-05-25 White Electronic Designs Corporation Method for producing shock and tamper resistant microelectronic devices
US6873049B2 (en) * 2003-07-31 2005-03-29 The Boeing Company Near hermetic power chip on board device and manufacturing method therefor
DE102004032605B4 (de) * 2004-07-05 2007-12-20 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
KR101155904B1 (ko) * 2010-01-04 2012-06-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9508622B2 (en) * 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
US20030090001A1 (en) * 2001-11-13 2003-05-15 Kulicke And Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
JP2008227126A (ja) * 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 微細同軸ワイヤー、その製造方法、及び半導体装置
US20090159320A1 (en) * 2007-12-19 2009-06-25 Bridgewave Communications, Inc. Low Cost High Frequency Device Package and Methods

Also Published As

Publication number Publication date
US9997489B2 (en) 2018-06-12
HK1224431A1 (zh) 2017-08-18
US20170271296A1 (en) 2017-09-21
WO2015000592A1 (en) 2015-01-08
KR20160029759A (ko) 2016-03-15
EP3017468B1 (en) 2020-09-02
CN105408998A (zh) 2016-03-16
TWM506372U (zh) 2015-08-01
CA2915404C (en) 2020-06-23
JP6730182B2 (ja) 2020-07-29
EP3017468A1 (en) 2016-05-11
KR102038022B1 (ko) 2019-11-26
US20170125370A1 (en) 2017-05-04
CN105408998B (zh) 2018-07-24
CA2915404A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
JP6556707B2 (ja) 高帯域幅配線用の熱絶縁構造
JP6285021B2 (ja) 低電磁干渉配線を有するダイパッケージ
CA2915407C (en) An interconnect system comprising an interconnect having a plurality of metal cores at least partially surrounded by a dielectric layer
JP6450378B2 (ja) 選択的に修正された電気的特性を持つリード線を有する電子機器
JP6457505B2 (ja) 誘電体および金属で被覆されたワイヤを有する基板レスダイパッケージおよびその製造方法
JP6730182B2 (ja) ダイパッケージ用の被覆されたボンドワイヤおよび被覆されたボンドワイヤの製造方法
JP6395822B2 (ja) 混合インピーダンスボンドワイヤ接合およびその製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20160225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190612

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200702

R150 Certificate of patent or registration of utility model

Ref document number: 6730182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250