JP2016511607A - 基板貫通ビア(tsv)を備えた容量性微細加工超音波トランスデューサ(cumt)デバイス - Google Patents

基板貫通ビア(tsv)を備えた容量性微細加工超音波トランスデューサ(cumt)デバイス Download PDF

Info

Publication number
JP2016511607A
JP2016511607A JP2015560307A JP2015560307A JP2016511607A JP 2016511607 A JP2016511607 A JP 2016511607A JP 2015560307 A JP2015560307 A JP 2015560307A JP 2015560307 A JP2015560307 A JP 2015560307A JP 2016511607 A JP2016511607 A JP 2016511607A
Authority
JP
Japan
Prior art keywords
cumt
substrate
thin film
tsv
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015560307A
Other languages
English (en)
Other versions
JP2016511607A5 (ja
JP6337026B2 (ja
Inventor
ビー ジョンソン ピーター
ビー ジョンソン ピーター
オークトゥリー ワイガント アイラ
オークトゥリー ワイガント アイラ
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2016511607A publication Critical patent/JP2016511607A/ja
Publication of JP2016511607A5 publication Critical patent/JP2016511607A5/ja
Application granted granted Critical
Publication of JP6337026B2 publication Critical patent/JP6337026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292Electrostatic transducers, e.g. electret-type
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/002Electrostatic motors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/002Electrostatic motors
    • H02N1/006Electrostatic motors of the gap-closing type
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/002Electrostatic motors
    • H02N1/006Electrostatic motors of the gap-closing type
    • H02N1/008Laterally driven motors, e.g. of the comb-drive type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70Specific application
    • B06B2201/76Medical, dental

Abstract

容量性微細加工超音波トランスデューサ(CUMT)デバイス100が、厚い106及び薄い107誘電体領域を含む、パターニングされた誘電体層をその上に含む頂部側を有する第1の基板101を含む少なくとも一つのCUMTセル101を含む。マイクロエレクトロメカニカルシステム(MEMS)キャビティ114の上の可動薄膜を提供するために、厚い誘電体領域上に及び薄い誘電体領域の上に薄膜層120bがボンディングされる。基板貫通ビア(TSV)111が、第1の基板の底部側から薄膜層の頂部表面まで延在する誘電体ライナー131を含む。頂部側金属層161が、TSVの上の、可動薄膜の上の、及びTSVを可動薄膜に結合する、第1の部分を含む。パターニングされた金属層167が、TSVの横の第1の基板の底部側に接する第1のパターニングされた層部分を含む第1の基板の底部側面上にある。

Description

開示される実施例は、容量性微細加工(micromachined)超音波トランスデューサ(CUMT)デバイス及びその製造のための方法に関する。
CUMTデバイスは、医療用途においてますます一般的になってきている。例えば、CUMTデバイスは、医療用超音波イメージングプローブを改善するために用いられてきている。CUMTデバイスはまた、医療において用いられる高密度焦点式超音波を提供するためにも用いられてきている。従来のCUMTデバイスは典型的にシリコン基板上(即ち、シリコンウエハ上)に直接製造される。例えば、従来のCUMTデバイスは大抵、マイクロエレクトロメカニカルシステム(MEMS)製造手法を用いて製造され、この手法では、リリース層がエッチングで取り除かれて、独立した(フレキシブル)薄膜が残る。この薄膜の頂部が頂部(電極)プレートを提供するためにメタライズされ、その後、薄膜は超音波信号を送信及び受信するためトランスデューサとして用いられる。
従来のCUMTデバイスは、CUMTアレイに配される複数のCUMT要素を含むCUMTデバイスのための複数のボンドパッドなど、そのCUMTデバイスにおけるCUMT要素の各々に対する頂部プレートへの電気的コンタクトを提供するためにボンドパッドを用いる。ボンドワイヤはボンドパッドより上に高くされるため、ボンドパッドは、パッケージングを助けるためにCUMTアレイにおけるCUMT要素から離れて配置される。この制約は、相互接続配路ラインの必要性に起因してCUMTデバイスダイサイズを増大させるだけでなく、パッケージングプロセスを複雑にする。増大されたダイサイズ及び複雑化されたパッケージングプロセスは、いずれも、パッケージングされたCUMTダイのコストを増大させる。
開示される実施例は、各CUMTセルの頂部プレートへの接続のためのボンドパッドの従来の利用に伴うCUMTデバイス問題に対する解決策を記載する。これらの問題は、実質的に設計を制約し、CUMT要素の2次元(2D)CUMTアレイを含むCUMTデバイスのサイズを増大させ、それらの性能も損ねると認識されている。ボンドパッドを従来の大きな2D CUMTアレイの各CUMT要素に接続することは、CUMTダイの頂部側の金属相互接続トレースを広範囲に利用することに関与し、それにより、ダイサイズが増大し、CUMT性能が低減される。多数のCUMT要素(例えば、10×10アレイより多いCUMT要素)を含むCUMTアレイでは、各要素へのコンタクトを提供するために金属相互接続トレースを利用することは概して、内部要素のために著しく複雑化され、代替の接続方式が必要とされている。このような接続方式の1つが基板貫通接続の利用である。
開示される実施例は、ダイ2D CUMTアレイの製造を促進するため、底部側デバイス(ダイ)コンタクトが、CUMTセルの、又はダイを介する複数のCUMTセルを含むCUMT要素の、頂部プレート(頂部電極)への接続を成すことを可能にする基板貫通ビア(TSV)を有するCUMTデバイスを含む。複数のCUMT要素を有するCUMTデバイスでは、頂部電極は各CUMT要素に対して個別であり、そのため、各要素に対して単一TSVを用いるそれぞれの要素の個別アドレス指定が可能なり、また、概して、デバイス上の全てのCUMT要素に対し電気的に共通の底部側電極(例えば、Si基板の固体シート)がある。他の実施例において、CUMTデバイスは、全てのCUMT要素に対して電気的に共通の頂部電極と、それぞれの要素の個別アドレス指定を可能にするための各要素に対して個別の底部電極とを有し得る。
例示の一実施例に従った、単一CUMTセルを備えたCUMT要素として示される例示のCUMTデバイスの上面図である。
図1Aに示す例示のCUMTデバイス/要素/セルの、図示する切断線A−A’に沿った断面図である。
例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従って、CUMTデバイスを形成する例示の方法のための処理進行を示す断面図である。
例示の一実施例に従った、各々図1A及び図1Bに示すCUMTセルを複数含む、複数のCUMT要素を含む例示のCUMTデバイスの上面図である。
容量性微細加工超音波トランスデューサ(CUMT)センサユニット個体は、CUMTセンサセルである。CUMT要素を形成するために複数のCUMTセンサセルが(例えば、電気的に共通の可動薄膜120bを用いて)並列に接続され得る。CUMT要素は、任意の数(≧1)のCUMTセルを有し得る。典型的に、或る要素におけるCUMTセルが多いほど、所与の刺激に応答してその要素が生成し得る超音波出力圧力が大きい。CUMTアレイ(デバイス/ダイ)が任意の数のCUMT要素を有し得る。各CUMT要素が独立的にアドレス指定可能となるよう独立的に接続され得るように、それぞれのCUMT要素の電極の一方(例えば、頂部)が、他のCUMT要素の他方の電極(例えば、頂部)から電気的に絶縁され得る。本明細書に記載するように、或るCUMT要素における各CUMTセルのための可動薄膜120bを電気的に共通とすることで、単一TSVによるCUMT要素における全てのセルのアドレス指定が可能となる。
図1Aは、例示の一実施例に従った、単一CUMTセル100aを備えたCUMT要素として示される、例示のCUMTデバイス100を図示する。後述の図1B及び他の図2A〜図2Hに示す断面図のために切断線A−A’が提供されている。CUMTセル100aは、基板貫通ビア(TSV)111、及び頂部側102と底部側103とを有する単結晶材料(例えば、単結晶基板上のバルク単結晶シリコン又はシリコンエピタキシャル層)の第1の基板101を含む。
図1Bに示すように、頂部側102はその上に、厚い誘電体領域106と薄い誘電体領域107とを含んで、パターニングされた誘電体層を含む。TSV111は、薄膜層120の頂部表面まで第1の基板101の全厚に延在する。TSV111は、誘電体ライナー131により、第1の基板101及び薄膜層120から電気的に絶縁される。誘電体ライナー131は、厚い誘電体領域106の側壁上を含むTSV111の全長に沿って示されているが、熱的に形成される誘電体ライナー131(例えば、シリコン酸化物)の場合は、堆積される誘電体ライナー131とは対照的に、誘電体ライナー131は、厚い誘電体領域106の側壁上に成長せず、そのため厚い誘電体領域106の側壁上にはない。TSV111は、一つの特定の実施例においてCuなど、TSV充填材料113を含む。TSV111はまた、第1の基板101の底部側103から突出する、任意選択の突出するTSVティップ111aを含んで図示される。
SOI(silicon on insulator)基板115(図2Aで示す)として示される第2の基板の薄膜層120は、厚い誘電体領域106にボンディングされ、また、図示されるMEMSキャビティ114の上の可動薄膜120bを提供するため第1の基板101の薄い誘電体領域107の上にある。このボンディングは、真空融解ボンディングなどの真空ボンディングを含み得る。パターニングされた頂部側金属層(例えば、AlCu層)161が、TSV111の頂部の上、及び、TSV111を可動薄膜120bに結合する金属層部分を含む可動薄膜120bの頂部の上にある。誘電体パッシベーション層168がCUMTセル100aの頂部の上に示されている。
第1の基板101は、単結晶シリコン、又は単結晶シリコン上のエピタキシャルシリコンを含み得る。第1の基板101は典型的に、0.1Ω‐cmより小さいか又はそれに等しい(≦)抵抗を有し、p型又はn型ドープされ得る。CUMTセル100aは、第1の基板101の底部側103のパターニングされた金属層167を含んで示されており、これは、固定電極を実現するためにCUMTセル100aの底部側103の第1の電極コンタクトを提供する。上述のように、CUMTデバイスが、各々複数のCUMTセル100aを含む複数のCUMT要素を含む場合、パターニングされた金属層167により提供される固定電極コンタクトは、CUMTデバイス上の全てのCUMT要素に対する共通底部側固定電極(例えば、Siシートなどの、第1の基板101の固体シート)のためのものである。
TSV111は、可動薄膜120bへの底部側接続を提供し、可動薄膜120bは、CUMTデバイス100のCUMTセル100aのための頂部プレートを提供する。上述のように、複数のCUMT要素を有するCUMTデバイスでは、頂部電極は各CUMT要素に対して個別とされ得、各要素のためそれぞれのTSV111を用いるそれぞれの要素の個別アドレス指定を可能にする。そのため、CUMTデバイス100により必要とされる頂部側コンタクト又はボンドパッドはない。
CUMTデバイスの厚み及び寸法は特定の用途に合うように調節され得ることを留意されたい。例えば、180kHzオペレーションでの空中(airborne)超音波用途のための典型的な例示の寸法は、直径が1.12mmの可動薄膜120b、1.32mmのプレート幅のパターニングされた頂部側金属層161(CUMTセル100aの側面上の頂部側金属層161の100μmプレート重なり)、及び14μmの厚みの可動薄膜120bを有するCUMTセルである。
図2A〜図2Hは、例示の一実施例に従って、異なる製造段階の間のCUMTデバイスを形成する例示の方法における工程を図示する。説明するCUMTデバイスは単一CUMTセンサセルを備えた単一要素を有して形成されるが、上述のように開示されるCUMTデバイスが、複数のCUMT要素を有するCUMTアレイを形成するように1つ又は複数のCUMTセルを各々が備えた、複数のCUMT要素を有して形成されてもよい(後で説明する図3を参照されたい)。
図2A〜図2Hは、単一CUMTセル100aを備えた単一CUMT要素を有するCUMTデバイスを形成する例示の方法のための処理における工程を図示する。複数の開示されるCUMT要素を含むCUMTデバイスを形成することを含み、開示されるCUMTデバイスを形成するための他の手法を本開示の範囲から逸脱することなく用いることができる。CUMT要素内の幾つかのCUMTセルが、所与のエリアにわたる出力圧力を増大させるためなど、所与のCUMT要素におけるCUMTセルの可動薄膜120bを共に結合することにより並列に接続され得る。CUMTセルを並列に接続することで、(駆動のための)インピーダンスが低減される。CUMT要素は、ビームステアリングを独立的に促進するために用いるため又は大きなエリアにわたる改善された空間的解像度のため、互いに電気的に絶縁され得る。また、コモンモード信号を改善するため又は製造不均整を緩和するために、差動的にCUMT要素を駆動/感知することもできる。
シリコン酸化物層を含むなどの厚い誘電体領域106が、第1の基板101の頂部側102に提供される。第1の基板101は、概して、シリコンベースの基板又は他の基板を含む、任意の単結晶基板材料を含み得る。第1の基板101は、約0.01Ω‐cmなど、0.1Ω‐cmに等しいかそれより小さい低基板抵抗を提供する。
一つの特定の実施例において、厚い誘電体領域106aを形成するため、厚いシリコン酸化物層が、高圧酸化(HiPOx)プロセスを用いて4.5μm〜5.5μmの厚みまで成長される。HiPOxの利用は、厚い熱的酸化物層の急速な成長を促進し、また概して、ダイにわたって典型的に±1%未満の良好な厚み制御を提供する。1つの特定の例示のセットのHiPOxプロセス条件には、最初の(virgin)第1の基板101(例えば、バルク単結晶シリコンウエハ)上で9.5時間の蒸気内の25気圧の1,000℃の温度が含まれ、フォトリソグラフィのための整合マークが後にこのプロセスにおいてエッチングされる。
代替として、厚い誘電体領域106はまた、(例えば、概して酸化に対するマスクとしてシリコン窒化物を用いてシリコンウエハ上の選択されたエリア(ここでは厚い誘電体領域106)に二酸化シリコンが形成される、シリコンの局所酸化(LOCOS)プロセスを用いる)従来の熱的成長されたシリコン酸化物を含み得るか、又は、シリコン酸化物又は他の誘電性材料を含む堆積された誘電体層であり得る。しかし、従来の酸化を用いるLOCOSアプローチは概して5μmの厚みの(又は一層厚い)酸化物層を生成せず、堆積される誘電体(例えば、酸化物)フィルムは、概してダイにわたって±1%未満の厚み制御を提供しない。
最小の表面汚染又は粗さを確実にするために、一般に存在する基板ベンダーのレーザースクライブを用いることができ、これは後続のウエハボンディング工程の助けとなり得る。表側整合マークのマスキング及びエッチングがこれに続き得る。レジストストリップ及び事前洗浄プロセスが、厚い誘電体領域106のための滑らかな表面を確実にすることを助け得、厚い誘電体領域106は、SOI基板115又は標準的なバルクシリコン基板などの第2の基板の、それに対するボンディング薄膜層120のためのプロセスにおいて後に用いられる。
第1の基板101(例えば、Siウエハ)上の各CUMTアレイ/ダイに対し少なくとも1つのエッチングされた単一セルCUMT要素を画定することをまず開始するため、第1のマスキングレベル「CELLETCH」が、厚い誘電体領域106(例えば、厚いシリコン酸化物層)を介する後続のエッチングをサポートするために厚いフォトレジストを用いる。厚い誘電体領域106がシリコン酸化物を含み且つ約5μm〜5.3μmの厚みを有するときに約4.65μmのシリコン酸化物をエッチングするためなど、厚い誘電体領域106の第1の部分をエッチングするために、非重合であるプラズマエッチングを用いることができる。80度までの側壁傾斜が概して望ましく、これは自然レジスト浸食から達成され得る。プラズマエッチングの後、厚い誘電体領域106の残りの部分(例えば、0.5μmのシリコン酸化物)は、第1の基板101の頂部側102を損傷させることを避けるために、基板材料(例えば、Si)に対してエッチング選択性を提供するウェットエッチングによって取り除かれ得る。
第1の基板101(例えば、ウエハ)の頂部側102の約50%が、厚い誘電体領域106のエッチングの間、概して開かれ(露出され)得る。レジストはその後剥がされる(例えば、湿式ストリッププロセス)。適切な事前酸化洗浄に続いて、酸化工程において、薄い誘電体領域107を形成するように、薄い(例えば、0.3μmの)CUMTセル酸化物が成長され得る。
図2Aは、SOI基板(例えば、SOIウエハ)115の真空融解ボンディング後の製造過程のCUMTデバイスの断面図を示し、SOI基板115は、ハンドル(例えば、ウエハ)116、埋め込み誘電体層117(概して当業界で「埋め込み酸化物層」又は「(BOX)層」と称される)、及び薄膜層120(例えば、概してSOIの分野において「アクティブ層」と称される)を含む。薄膜層120は、第1の基板101の厚い誘電体領域106にボンディングされる。
犠牲のハンドル116は、ドープされていない又は軽くドープされた(n又はp型ドープされた)シリコンなどの任意の適切な材料から形成される、任意の適切な半導体ウエハを表し得る。同じく犠牲の埋め込み誘電体層117は、シリコン酸化物層などの電気的に絶縁性の(誘電体)材料の任意の適切な層であり得る。薄膜層120は、ドープされた単一結晶シリコンなどの基板材料の任意の適切な層を表す。特定の実施例において、ハンドル116は、約5〜10Ω‐cmの抵抗のシリコンウエハを含み、埋め込み誘電体層117は、約1.5μm〜2.5μmの厚みであるシリコン酸化物層を表し、薄膜層120は、約5Ω‐cmの抵抗のドープされたシリコンが約14μm±5μmの厚みであることを表す。セル間又は要素間の電気的相互接続の目的のため、薄膜層120は、その上に金属層を含み得、これは、経路に低抵抗経路を提供させる。
しかし、上述のように、コストを低減するためSOI基板の代替として、標準的なシリコンバルク基板材料(例えば、バルクSiウエハ)を含む第2の基板が、第1の基板101(CUMT基板/ウエハ)の厚い誘電体領域106にボンディングされ得る。この実施例において、ボンディング後、第2の基板材料は、14μm±5μmの厚みなど所望のターゲット薄膜厚みまでバックグラインド及び研磨によって薄化され得る。
CUMTデバイス/ダイが複数のCUMT要素(CUMTアレイ)を含む実施例では、薄膜層120は、各CUMT要素における全てのCUMTセルに対し電気的に共通であり得る。各CUMT要素が、要素内のセルに対する複数の電気的に接続される可動薄膜120bを含む個別の/特有の頂部プレートを有し得、これらは、第1の基板101の底部側103からアクセス可能な専用TSVを介して電気的に接続され得る。各CUMT要素の頂部プレートの低抵抗は、可動薄膜120b上の後続の金属堆積によって及びこれ以降に説明するようなパターニング処理工程によって提供され得る。洗浄及びプラズマ事前処理を含む適切な既知のボンディング手法を用いることができる。
真空融解ウエハボンディングでは、当業界で通常既知であるように、良好なウエハボンディングを確実にする属性には、典型的に3A未満の表面粗さの滑らかなボンディング面が含まれる。成長された熱的酸化物及びシリコン基板は概してこの要件を満たす。ボンディング前に、表面は、典型的に10分間、75又は80℃でNHOH(水酸化アンモニウム)+H(過酸化水素)+HO(水)の1:1:5溶液で、RCA洗浄(SC−1、ここで、SCは標準的な洗浄(Standard Clean)を表す)で処理され得る。第2のRCA洗浄工程は、薄い酸化物層及びいくらかのイオン性汚染物質を取り除くために、25℃のHF+HOの1:50溶液における短時間浸漬である。第3及び最後の工程のRCA洗浄(SC−2と称される)は、75又は80℃のHCl+H+HOの1:1:6溶液で実施される。この処理は、金属性(イオン性)汚染物質の残ったトレースを効率的に取り除く。Nプラズマアクティベーション及びDI水リンスがこれに続き得る。真空ボンディングは典型的に、8×10mbar未満の圧力で実施される。最終的な工程として、ボンディングされた表面は、4時間の1050℃Nアニールなど、数時間N内でアニーリングされる。
ハンドル116はその後、約150μmのポストバックグラインドターゲットまでハンドル116をバックグラインドすること、バックグラインド後、バックグラインド後に残ったハンドルのウェットエッチング前に、第2の4時間1050℃アニールを実施すること、及びその後、残ったハンドルをウェットエッチングすることによるなど、ボンディング後に取り除かれる。ハンドル116がシリコンを含むとき、バックグラインド後に残ったハンドルは、水酸化物(例えば、KOH又はTMAH)を用いるなど、埋め込み誘電体層117で止まる、ウェットシリコンエッチングにおいてエッチングされ得る。可動薄膜(例えば、シリコンプレート)120bをマスキング及びエッチングすることで、整合マークを再び開けるため及び後続の処理工程のための適切な整合を可能にするために、整合マークの上の薄膜層120が取り除かれる。薄膜層120はエッチングのため概して比較的厚い層である(例えば、約14μmの厚み)ため、Boschエッチングが、薄膜層120のエッチングの間、レジスト浸食を補償し得る。当業界で既知であるように、パルスされた又は時間多重化されたエッチングとしても知られているBoschプロセスは、ほぼ垂直のエッチングされた構造を得るために2つのモード/位相間で反復的に交替する。
図2Bは、マスキングレベルMask「TSVHOLE」(マスク#2)後の製造過程のCUMTデバイスを図示する。一つの特定の実施例において、TSVホール(埋め込みビア)219は、直径が30μmで150μmの深さ(総深さ)である。レジスト217は、1.1μmの埋め込み誘電体層117、及び14μmの薄膜層120、及び5.1μmの厚い誘電体領域106、及び第1の基板101内に130μmなど、提供されるスタックを介するエッチングをサポートするために充分な厚みであるべきである。その後、TSVホール219はエッチングされる。埋め込み誘電体層117(例えばシリコン酸化物)をエッチングするため及びシリコンの場合に第1の基板101をエッチングするためのBoschエッチングに、個別のエッチングツールを用いることができる。
その後、レジスト217は剥がされ、誘電体ライナー131(例えば、0.5μmの誘電体酸化物)が、埋め込みビア/TSVホール219内の半導体表面上に堆積されるか又は熱成長される。誘電体ライナー131上に形成される拡散障壁金属層が、TSVをフレーミングし、Cuなどの高度に可動性の金属TSV充填材料の場合に半導体へのTSV充填材(又はコア)材料113の流出(escape)から保護する。例えば、一つの特定の実施例において、0.0875μmのTa/TaN拡散障壁金属層及び1.5μmのCuシード層233(図2C参照)が、銅TSV充填材料113の実施例のために誘電体ライナー131上に堆積される。代替として、シード層233は、例えば、チタンの上の銅を含み得る。
図2Cは、レジスト221を用いるマスキングレベルMask「CUMOLD」(マスク#3)後の製造過程のCUMTデバイスを図示する。このマスクは、CUMTセルの一部の上のめっきからCuなどの金属を排除するために用いられ得る。マスキング後TSVにレジストがないことを確実にするためにネガティブレジストが用いられ得る。可動薄膜120b(例えば、Siプレート)が数ミクロン撓み得、また、銅充填されたTSVの場合の後続のCu化学機械研磨(CMP)工程がCUMTセルの上の銅を完全には取り除かない可能性があるため、このマスクは有効である。
その後、充填されたTSVホール219をTSV充填材料113で画定するための後続のCMPで(例えば、約15μmのCuが用いられる)、TSV充填材料113を電気めっきすることなどで、金属層が堆積される。レジスト221はその後剥がされる。図2Dは、埋め込みTSV111’の上の及びその横のシード層233上のTSV充填材料113から金属ネールヘッドが取り除かれて示されるような、TSV充填材料113のCMP、及びフィールドエリアの上の埋め込み誘電体層117と共に誘電体ライナー131が除去された後の、TSV充填材料113堆積(例えば、Cu)後の製造過程のCUMTデバイスの断面図を示す。アニール工程がこれに続き得る。存在する場合に全ての残りの障壁金属(例えばCu+TaN)を取り除くために、第2のTSV CMPが用いられ得る。CUMTセルの上の残留物を取り除くためにウェットストリップが用いられ得る。その後、誘電体ライナー131は埋め込み誘電体層117と共に取り除かれ、薄膜層120(例えば、Si)上で止まる。
図2Eは、0.5μmの厚みのAlCu金属層など、頂部側金属層161の堆積後の製造過程のCUMTデバイスを図示する。頂部側金属層161は、薄膜層120プレートメタライゼーションを提供し、薄膜層120を埋め込みTSV111’の頂部側に接続する。レジスト223を用いるマスキングレベル「ALTOP」(マスク#4)が示されており、これにより、CUMT要素の上の頂部側金属層161(例えば、AlCu層)を画定するためのエッチングが可能となる。ALTOP CDは、最終的なプレート寸法より小さく(例えば、1μm/辺小さく)され得る。可動薄膜120(例えば、Siプレート)をパターニングする前に頂部側金属層161をパターニングすることで、頂部側金属層161及びレジストステップカバレッジ問題両方が避けられる。頂部側金属層161は、レジスト223における開口を用いてフィールドエリアからウェットエッチングされ得る。レジスト223はその後剥がされる。
図2Fは、マスクレベル「PLATESI」(マスク#5)を用いるレジスト225のパターニング後の製造過程のCUMTデバイスを図示する。レジスト225は、パターニングされた頂部側金属層161(例えば、AlCu層)を完全に封止し得る。このマスクは、上述のAlCu(ALTOP)マスクより大きく(例えば、1μm/辺大きく)され得る。
その後、薄膜層120は、複数のCUMT要素を有するCUMTデバイスのためにCUMT要素を分けるため、及び図示される可動薄膜120bを形成するために、レジスト225を用いてエッチングされる。薄膜層120のエッチングは、厚い誘電体領域106上で止まる。側壁スカロップ(scalloping)を最小化するために、短いサイクルのBoschエッチングが用いられ得る。このエッチングは、凹まないように構成されるべきである。レジスト225はその後剥がされ得る。
図2Gは、一つの特定の実施例において、約0.2μmのプラズマオルトケイ酸テトラエチル(TEOS)由来のシリコン酸化物層、及びその後の、0.2μmのプラズマ窒化物パッシベーション層など、誘電体パッシベーション層168を堆積した後の製造過程のCUMTデバイスを図示する。誘電体パッシベーション層168は、可動薄膜120bの側壁を覆って示されている。CUMT用途に応じて、一層厚いパッシベーションスタックを用いることができる。最終的な合金が、N+H(形成ガス)内の400℃などで実施され得る。
図2Hは、任意選択で、接着剤172を用いて一時キャリアウエハ180に製造過程CUMT基板(例えば、ウエハ)をボンディングし、第1の基板101の底部側103のTSVをバックグラインドして露出させ、突出するTSVティップ111aを形成した後の、製造過程のCUMTデバイスを図示する。バックグラインドは、埋め込みTSV近くの製造過程CUMT基板(例えば、ウエハ)を薄化し得、また、全ての底部側フィルムを取り除き得、一つの特定の実施例において、第1の基板101のための725μmの厚みのSi基板のうちの約550μmを取り除き、約175μmを残す。第1の基板101の底部側103は、約100μmの厚みとなるように第1の基板101を残して、TSVティップ111aを露出するようにエッチングされ得る。TSV111のための露出されたTSV充填材料113を有するTSVティップ111aを形成するために誘電体ライナー131及び障壁金属(存在する場合)が取り除かれるように、XeFプラズマエッチング又はウェットSiエッチングを用いることができる。誘電体ライナー131及び障壁金属のプラズマエッチングが、TSV111及び112の側壁上に誘電体(例えば、酸化物)スペーサを概して残す。
その後、1つの特定の実施例においてTi/Ni/Ag層(例えば、1000ÅのTi+2800ÅのNi+1500ÅのAg)など、第1の基板の底部側103上に金属層が堆積される。第1の基板101の底部側103は、金属層167堆積前に洗浄され得る。約300Åの事前スパッタエッチングが用いられ得る。その後、マスキングレベル「TSVEXP」(マスク#6)が、金属層167のエリアを保護するために用いられ得、一方、それはTSVティップ111aから剥がされる。第1の基板101の底部側103のパターニングされた金属層167を形成するためのパターニング、及びマスク6レジストのストリップの後、上述で図1Bに示すCUMTデバイス100が生じる(図1BにはCuシード層233が示されていない)。ダイシング(シンギュレーション)に続いて、結果のCUMTダイは、制御ダイの頂部上にボンディングされるなど、パッケージングされ得る。
図3は、複数のCUMT要素301〜306を含む、例示のCUMTデバイス(ダイ)300を示す。例示の一実施例に従って、各容量性CUMT要素は、要素内で共に接続されるCUMTセル100a〜100dとして示される4つの図1A及び図1BにおけるCUMTセル100aを含む。上述のように、頂部電極は、各CUMT要素に対して個別であり得、そのため、各要素に対して単一TSVを用いるそれぞれの要素の個別アドレス指定が可能となり、この場合、デバイス上の全てのCUMT要素のための共通底部側電極(例えば、Siの固体シート)がある。他の実施例において、CUMTデバイスは、各要素のための共通頂部電極、及びそれぞれの要素の個別のアドレス指定を可能にするための各要素のための個別の底部電極を有する。
各CUMT要素が4つのCUMTセル100a〜100dを含む、6つのCUMT要素301〜306を有するCUMTデバイス300が示されているが、開示されるCUMTデバイスは、各々が任意の数のCUMTセルを有する任意の数のCUMT要素を有していてよい。CUMT要素301〜306は、互いに電気的に絶縁され得、(駆動のため)インピーダンスを低減するために(例えば、それらのそれぞれのTSV111を共通ソースに接続することにより)ダイに接して又はダイから離れて並列に接続され得、又は(感知のため)インピーダンスを増大させるために(ダイに接して又はダイから離れて)直列に接続され得る。それぞれのCUMT要素は、コモンモード信号を差動的に改善するため又は製造不均整を緩和するために駆動/感知され得る。
開示されるCUMTデバイスの利点には、4程度に少ないマスクレベルを用いるフルプロセスが含まれる。他の利点には、CUMTデバイスの頂部側の超音波伝送表面(可動薄膜120b)に結合するためにダイサイズを増大させ且つワイヤボンディングを必要とする従来のボンドパッドを必要とすることなく、一層小さなダイサイズが可能となることが含まれる。開示されるCUMTデバイスはまた、パッケージングオペレーションを単純化し、その結果、伝送媒体への結合が容易となり、これによりパッケージングコストが低減される。両電極がCUMTデバイスの底部側から接触されるため、開示されるCUMTデバイスはまた、制御ダイ上にCUMTダイをスタックするオプションを促進する。
開示される実施例は、種々の異なるデバイス及び関連する製品を形成するために種々のアッセンブリフローに統合され得る半導体ダイを形成するために用いることができる。当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims (20)

  1. 少なくとも1つのCUMTセルを備えた少なくとも1つのCUMT要素を含む容量性微細加工超音波トランスデューサ(CUMT)デバイスであって、
    前記CUMTセルが、
    厚い誘電体領域と薄い誘電体領域とを含むパターニングされた誘電体層をその上に含む頂部側を含む第1の基板、
    前記厚い誘電体領域上、及び前記薄い誘電体領域の上にボンディングされマイクロエレクトロメカニカルシステム(MEMS)キャビティの上の可動薄膜を提供する薄膜層、
    中に誘電体ライナーを含む、前記第1の基板の底部側から前記薄膜層の頂部表面まで延在する導電性のTSV充填材料を含む基板貫通ビア(TSV)、
    前記TSVの上の第1の部分を含み、前記可動薄膜の上の、及び前記TSVを前記可動薄膜に結合する、頂部側金属層、及び
    前記TSVの横の前記第1の基板の前記底部側に接する第1のパターニングされた層部分を含む前記第1の基板の前記底部側にパターニングされた金属層、
    を含む、
    デバイス。
  2. 請求項1に記載のデバイスであって、前記頂部側金属層の上を含む前記CUMTデバイスの頂部上の少なくとも一つの誘電性パッシベーション層を更に含む、デバイス。
  3. 請求項1に記載のデバイスであって、前記CUMTデバイスが前記複数のCUMTセルを含み、前記複数のCUMTセルの全てが、前記第1の基板を介するセル間結合によって提供される共通底部電極を有する、デバイス。
  4. 請求項1に記載のデバイスであって、前記CUMTデバイスが前記複数のCUMT要素を含み、前記複数のCUMT要素の各々が、前記複数のCUMTセルを含み、前記複数のCUMT要素の各々における前記可動薄膜が前記TSVに接することにより全てアドレス指定可能であるように、前記複数のCUMT要素の各々における前記可動薄膜の全てが共に接続される、デバイス。
  5. 請求項1に記載のデバイスであって、前記薄膜層が単結晶シリコンを含む、デバイス。
  6. 請求項1に記載のデバイスであって、前記TSV充填材料が銅を含み、前記複数のTSVが、前記第1の基板の前記底部側から突出する、突出するTSVティップを含む、デバイス。
  7. 請求項1に記載のデバイスであって、前記第1の基板が、0.1Ω−cmより小さいか又はそれに等しい(≦)抵抗を有する、デバイス。
  8. 請求項1に記載のデバイスであって、前記薄膜層が前記厚い誘電体領域に真空融解ボンディングされる、デバイス。
  9. 少なくとも1つのCUMTセルを備えた少なくとも1つのCUMT要素を含む容量性微細加工超音波トランスデューサ(CUMT)デバイスを形成する方法であって、
    第1の基板の頂部側上に厚い誘電体領域と薄い誘電体領域とを含むパターニングされた誘電体層を形成すること、
    少なくとも1つのシーリングされたマイクロエレクトロメカニカルシステム(MEMS)キャビティを提供するために第2の基板を前記厚い誘電体領域にボンディングすること、
    薄膜層を提供するために前記第2の基板の厚みを低減するため前記第2の基板を薄化すること、
    前記薄膜層を介し、前記厚い誘電体領域を介し、及び前記第1の基板の前記頂部側から前記第1の基板へ延在する、埋め込みビアをエッチングすること、
    前記第1の基板の表面に沿って及び前記薄膜層に沿って前記埋め込みビアをライニングする誘電体ライナーを形成すること、
    前記薄膜層の少なくとも頂部まで延在する埋め込み基板貫通ビア(TSV)を形成するように、前記埋め込みビアを導電性TSV充填材料で充填すること、
    前記薄膜層の頂部の上、及び前記埋め込みTSVの頂部の上の、第1の部分を含むパターニングされた頂部側金属層を形成すること、
    前記MEMSキャビティの上の可動薄膜を画定するために前記薄膜層をエッチングすること、
    前記第1の基板の底部側の前記TSVを露出させること、及び
    前記TSVの横の前記第1の基板の前記底部側に接する第1のパターニングされた層部分を含む前記第1の基板の前記底部側に、パターニングされた金属層を形成すること、
    を含む、方法。
  10. 請求項9に記載の方法であって、前記第2の基板を前記ボンディングすることが、前記薄膜層とは反対のハンドルと、前記ハンドルと前記薄膜層との間の埋め込み誘電体層とを有するSOI(silicon on insulator)基板の前記薄膜層をボンディングすることを含み、前記第2の基板を前記薄化することが、前記SOI基板の前記ハンドルを取り除くことを含み、前記埋め込みビアを前記充填した後前記埋め込み誘電体層を取り除くことを更に含む、方法。
  11. 請求項9に記載の方法であって、前記ボンディングが真空融解ボンディングを含む、方法。
  12. 請求項9に記載の方法であって、パターニングされた誘電体層を前記形成することが、高圧酸化(HiPOx)成長プロセスを含む、方法。
  13. 請求項9に記載の方法であって、前記CUMTデバイスが前記複数のCUMTセルを含み、前記複数のCUMTセルの全てが、前記第1の基板を介するセル間結合によって提供される共通底部電極を有する、方法。
  14. 請求項9に記載の方法であって、前記薄膜層が単結晶シリコンを含む、方法。
  15. 請求項9に記載の方法であって、前記TSV充填材料が銅を含み、前記方法が、前記第1の基板の前記底部側から突出する前記TSVのための突出するTSVティップを形成することを更に含む、方法。
  16. 請求項9に記載の方法であって、前記パターニングされた頂部側金属層の上を含む前記CUMTデバイスの頂部上に少なくとも1つの誘電性パッシベーション層を堆積することを更に含む、方法。
  17. 請求項9に記載の方法であって、前記CUMTデバイスが前記複数のCUMT要素を含み、前記複数のCUMT要素の各々が前記複数のCUMTセルを含み、前記複数のCUMT要素の各々における前記可動薄膜が前記TSVに接することにより全てアドレス指定可能であるように、前記複数のCUMT要素の各々における前記可動薄膜の全てが共に接続される、方法。
  18. 請求項9に記載の方法であって、前記第1の基板が、0.1Ω−cmより小さいか又はそれに等しい(≦)抵抗を有する、方法。
  19. 少なくとも1つのCUMTセルを備えた少なくとも1つのCUMT要素を含む容量性微細加工超音波トランスデューサ(CUMT)デバイスを形成する方法であって、
    第1の基板の頂部側上に厚い誘電体領域と薄い誘電体領域とを含むパターニングされた誘電体層を形成すること、
    少なくとも1つのシーリングされたマイクロエレクトロメカニカルシステム(MEMS)キャビティを提供するために、薄膜層とは反対のハンドルと、前記ハンドルと薄膜層との間の埋め込み誘電体層とを有するSOI(silicon on insulator)基板の前記薄膜層をボンディングすること、
    前記SOI基板の前記ハンドルを取り除くこと、
    前記薄膜層を介し、前記厚い誘電体領域を介し、及び前記第1の基板の前記頂部側から前記第1の基板へ延在する、埋め込みビアをエッチングすること、
    前記第1の基板の表面に沿って及び前記薄膜層に沿って前記埋め込みビアをライニングする誘電体ライナーを形成すること、
    前記薄膜層の少なくとも頂部まで延在する埋め込み基板貫通ビア(TSV)を形成するように、前記埋め込みビアを導電性のTSV充填材料で充填すること、
    前記埋め込み誘電体層を取り除くこと、
    前記薄膜層の頂部の上、及び前記埋め込みTSVの頂部上の、第1の部分を含むパターニングされた頂部側金属層を形成すること、
    前記MEMSキャビティの上の可動薄膜を画定するために前記薄膜層をエッチングすること、
    前記第1の基板の底部側の前記TSVを露出させること、及び
    前記TSVの横の前記第1の基板の前記底部側に接する第1のパターニングされた層部分を含む前記第1の基板の前記底部側に、パターニングされた金属層を形成すること、
    を含む、方法。
  20. 請求項19に記載の方法であって、前記薄膜層が単結晶シリコンを含む、方法。
JP2015560307A 2013-02-27 2014-02-27 基板貫通ビア(tsv)を備えた容量性微細加工超音波トランスデューサ(cumt)デバイス Active JP6337026B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/779,376 2013-02-27
US13/779,376 US9520811B2 (en) 2013-02-27 2013-02-27 Capacitive micromachined ultrasonic transducer (CMUT) device with through-substrate via (TSV)
PCT/US2014/019011 WO2014134301A1 (en) 2013-02-27 2014-02-27 Capacitive micromachined ultrasonic transducer (cmut) device with through-substrate via (tsv)

Publications (3)

Publication Number Publication Date
JP2016511607A true JP2016511607A (ja) 2016-04-14
JP2016511607A5 JP2016511607A5 (ja) 2017-04-06
JP6337026B2 JP6337026B2 (ja) 2018-06-06

Family

ID=51387424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560307A Active JP6337026B2 (ja) 2013-02-27 2014-02-27 基板貫通ビア(tsv)を備えた容量性微細加工超音波トランスデューサ(cumt)デバイス

Country Status (4)

Country Link
US (2) US9520811B2 (ja)
JP (1) JP6337026B2 (ja)
CN (1) CN105025802B (ja)
WO (1) WO2014134301A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10662055B2 (en) 2017-04-27 2020-05-26 Seiko Epson Corporation MEMS element, sealing structure, electronic device, electronic apparatus, and vehicle

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351081B2 (en) 2013-02-27 2016-05-24 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) with through-substrate via (TSV) substrate plug
US9520811B2 (en) * 2013-02-27 2016-12-13 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) device with through-substrate via (TSV)
US9470710B2 (en) 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
JP6221582B2 (ja) * 2013-09-30 2017-11-01 セイコーエプソン株式会社 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
CA3052485A1 (en) * 2017-02-27 2018-08-30 Butterfly Network, Inc. Capacitive micromachined ultrasonic transducers (cmuts) and related apparatus and methods
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN112004611A (zh) * 2018-03-09 2020-11-27 蝴蝶网络有限公司 超声换能器装置以及制造超声换能器装置的方法
JP2022509066A (ja) * 2018-11-16 2022-01-20 ヴァーモン エス.エー. 容量性微細加工超音波トランスデューサ及びその製造方法
KR102244601B1 (ko) * 2019-05-29 2021-04-26 인하대학교 산학협력단 정전용량형 미세가공 초음파 트랜스듀서 및 그 제조방법
WO2021038300A1 (en) * 2019-08-30 2021-03-04 Vermon Sa Cmut transducer
CA3164543A1 (en) * 2020-01-17 2021-07-22 The University Of British Columbia Flexible capacitive micromachined ultrasonic transducer arrays
US11440051B2 (en) 2020-02-26 2022-09-13 General Electric Company Capacitive micromachined ultrasonic transducer (CMUT) devices and methods of manufacturing
CN111889341B (zh) * 2020-07-30 2021-07-13 中国兵器工业集团第二一四研究所苏州研发中心 一种超薄柔性硅基电容式微机械超声波换能器及加工方法
EP4059440A1 (en) 2021-03-15 2022-09-21 Pulsify Medical Ultrasound system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005120130A1 (ja) * 2004-06-03 2005-12-15 Olympus Corporation 静電容量型超音波振動子とその製造方法、静電容量型超音波プローブ
WO2005120360A1 (ja) * 2004-06-10 2005-12-22 Olympus Corporation 静電容量型超音波プローブ装置
JP2009050560A (ja) * 2007-08-28 2009-03-12 Olympus Medical Systems Corp 超音波トランスデューサ、超音波診断装置及び超音波顕微鏡
JP2011109358A (ja) * 2009-11-17 2011-06-02 Canon Inc 電気機械変換装置及びその作製方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312581B1 (en) 1999-11-30 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Process for fabricating an optical device
TWI221343B (en) 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
WO2007036922A1 (en) 2005-09-30 2007-04-05 Timothy Cummins An integrated electronic sensor
US7405637B1 (en) * 2004-06-29 2008-07-29 Hrl Laboratories, Llc Miniature tunable filter having an electrostatically adjustable membrane
WO2006046471A1 (ja) * 2004-10-27 2006-05-04 Olympus Corporation 静電容量型超音波振動子及びその体腔内超音波診断システム
JP2008541473A (ja) * 2005-05-18 2008-11-20 コロ テクノロジーズ インコーポレイテッド 貫通ウェーハ相互接続
CA2607916A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Micro-electro-mechanical transducers
DE102005058977A1 (de) 2005-12-09 2007-06-14 Atmel Germany Gmbh Transpondereinrichtung mit Mega-Pads
US7741686B2 (en) * 2006-07-20 2010-06-22 The Board Of Trustees Of The Leland Stanford Junior University Trench isolated capacitive micromachined ultrasonic transducer arrays with a supporting frame
US7843022B2 (en) * 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
US7799678B2 (en) * 2008-01-30 2010-09-21 Freescale Semiconductor, Inc. Method for forming a through silicon via layout
US7943514B2 (en) * 2009-09-03 2011-05-17 Texas Instruments Incorporated Integrated circuits having TSVs including metal gettering dielectric liners
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
US8563345B2 (en) * 2009-10-02 2013-10-22 National Semiconductor Corporated Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
US8324006B1 (en) * 2009-10-28 2012-12-04 National Semiconductor Corporation Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
US7969013B2 (en) * 2009-10-22 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with dummy structure and method for forming the same
DE102010045649A1 (de) 2010-09-17 2012-03-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum direkten Montieren passiver Komponenten
US20140187957A1 (en) * 2012-12-31 2014-07-03 Volcano Corporation Ultrasonic Transducer Electrode Assembly
US9351081B2 (en) * 2013-02-27 2016-05-24 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) with through-substrate via (TSV) substrate plug
US9520811B2 (en) * 2013-02-27 2016-12-13 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) device with through-substrate via (TSV)
KR102176584B1 (ko) * 2013-11-20 2020-11-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005120130A1 (ja) * 2004-06-03 2005-12-15 Olympus Corporation 静電容量型超音波振動子とその製造方法、静電容量型超音波プローブ
WO2005120360A1 (ja) * 2004-06-10 2005-12-22 Olympus Corporation 静電容量型超音波プローブ装置
JP2009050560A (ja) * 2007-08-28 2009-03-12 Olympus Medical Systems Corp 超音波トランスデューサ、超音波診断装置及び超音波顕微鏡
JP2011109358A (ja) * 2009-11-17 2011-06-02 Canon Inc 電気機械変換装置及びその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10662055B2 (en) 2017-04-27 2020-05-26 Seiko Epson Corporation MEMS element, sealing structure, electronic device, electronic apparatus, and vehicle

Also Published As

Publication number Publication date
CN105025802B (zh) 2018-01-05
CN105025802A (zh) 2015-11-04
US20140239769A1 (en) 2014-08-28
US10335827B2 (en) 2019-07-02
JP6337026B2 (ja) 2018-06-06
US20170050217A1 (en) 2017-02-23
WO2014134301A1 (en) 2014-09-04
US9520811B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
JP6337026B2 (ja) 基板貫通ビア(tsv)を備えた容量性微細加工超音波トランスデューサ(cumt)デバイス
US9937528B2 (en) Capacitive micromachined ultrasonic transducer (CMUT) forming
US10107830B2 (en) Method of forming capacitive MEMS sensor devices
US10967400B2 (en) Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
US8563345B2 (en) Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
US10093534B2 (en) Capacitive micromachined ultrasonic transducer and method of fabricating the same
US8222065B1 (en) Method and system for forming a capacitive micromachined ultrasonic transducer
US9596528B2 (en) Capacitive micromachined ultrasonic transducer and method of fabricating the same
CN104160721A (zh) 高频cmut

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6337026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250