JP2016511491A - 水平置換を用いるベクトル間接要素垂直アドレッシングモード - Google Patents
水平置換を用いるベクトル間接要素垂直アドレッシングモード Download PDFInfo
- Publication number
- JP2016511491A JP2016511491A JP2016501361A JP2016501361A JP2016511491A JP 2016511491 A JP2016511491 A JP 2016511491A JP 2016501361 A JP2016501361 A JP 2016501361A JP 2016501361 A JP2016501361 A JP 2016501361A JP 2016511491 A JP2016511491 A JP 2016511491A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- element data
- data values
- control vector
- permute control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013598 vector Substances 0.000 title claims abstract description 561
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000010586 diagram Methods 0.000 description 18
- 230000003068 static effect Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
Abstract
Description
本願は、参照によりその全体が本明細書に組み込まれる「VECTOR INDIRECT ELEMENT VERTICAL ADDRESSING MODE WITH HORIZONTAL PERMUTE」という名称の2013年3月15日出願の米国特許出願第13/834,785号の優先権を主張する。
II.例示的命令
A.例示的読取り命令
B.例示的書込み命令
C.スカラ値
III.例示的レジスタファイル
IV.例示的方法
V.例示的ワイヤレスデバイス
本開示の様々な特徴を実装する、多くの異なる実施形態、または実施例を以下で開示されることを理解されたい。いくつかの実施形態は、これらの特定の詳細の一部またはすべてを用いずに実施され得る。本開示を単純化するために、構成要素、モジュール、および構成の特定の実施例が以下で説明される。これらはもちろん例にすぎず、限定ではないものとする。
A.例示的読取り命令
プロセッサ110は、1つまたは複数の要素データ値を出力ベクトル内に配置する読取り命令を受け取り得る。
プロセッサ110はまた、要素データ値を少なくとも1つのベクトルレジスタ内に書き込む書込み命令を受け取り得る。プロセッサ110は、垂直置換制御ベクトルおよび水平置換制御ベクトルを使用して、要素データ値を少なくとも1つのベクトルレジスタ内に書き込み得る。書込み命令は、上記で論じた読取り命令と類似の書込みバージョンであり得る。
さらに、置換制御ベクトル(たとえば、垂直置換制御ベクトルまたは水平置換制御ベクトル)が、ベクトルレジスタ以外のメモリ位置に格納され得る。一実施例では、置換制御ベクトルが、読取り専用メモリ(ROM)内に格納され、ROMから読み取られ得る。例示的読取り命令では、プロセッサ110は、Vd=Vidx(R,Vv)などの命令を受け取ることがあり、ここで、Rは、ROM内のデータ構造を参照するスカラ値である。垂直置換制御ベクトルは、ROM内のデータ構造(たとえば、テーブル)内に格納され得る。したがって、垂直置換制御ベクトルを識別するために、プロセッサ110は、スカラ値を使用してROM内のデータ構造内の垂直置換制御ベクトルを識別し得る。
図4は、一実施形態による、ベクトルレジスタファイルを示すブロックダイアグラムである。
図5は、一実施形態による、1つまたは複数の要素データ値を出力ベクトル内に配置するための方法500を示す流れ図である。方法500は限定を意味するものではなく、他の応用例で使用され得る。
図7は、一実施形態による、デジタル信号プロセッサを含むワイヤレスデバイス700を示すブロックダイアグラムである。デバイス700は、デジタル信号プロセッサ(DSP)701などのプロセッサを含む。命令201および/または命令301がメモリ750内に格納されることがあり、VRF120がDSP701内に含まれ得る。一実施例では、DSP701およびVFR129が、図1〜図4のうちの1つまたは複数に従って、かつ/または図5および図6の方法のうちの1つまたは複数に従って、またはそれらの任意の組合せに従って、命令201および/または命令301を処理し得る。
120 ベクトルレジスタファイル
122 ベクトルレジスタV0
122 Word 0(W0)
124 ベクトルレジスタV1
124 Word 1(W1)
126 ベクトルレジスタV2
127 ベクトルレジスタV3
128 ベクトルレジスタV4
129 VFR
130 ベクトルレジスタV5
132 ベクトルレジスタV6
134 ベクトルレジスタV7
201 命令
202 垂直置換制御ベクトル
204 ベクトルレジスタVtmp
206 水平置換制御ベクトル
301 命令
700 ワイヤレスデバイス
701 デジタル信号プロセッサ(DSP)
730 ディスプレイコントローラ
730 入力デバイス
732 ディスプレイ
734 コーダ/デコーダ(コーデック)
736 スピーカ
738 マイクロフォン
740 ワイヤレスコントローラ
748 ワイヤレスアンテナ
750 メモリ
756 システムオンチップデバイス
760 電源
Claims (26)
複数の要素を含む垂直置換制御ベクトルを識別するステップであって、前記複数の要素のうちの各要素がレジスタアドレスを含む、ステップと、
前記複数の要素のうちの各要素について、前記垂直置換制御ベクトルからレジスタアドレスを読み取るステップと、
前記レジスタアドレスに基づいて複数の要素データ値を取り出すステップと、
出力ベクトルに対応するアドレスのセットを含む水平置換制御ベクトルを識別するステップと、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記複数の要素データ値のうちの取り出した要素データ値の少なくとも一部を前記出力ベクトル内に配置するステップと
を含む方法。
受け取ったデータを複数の要素に分割するステップと、
前記複数の要素を前記垂直置換制御ベクトル内に配置するステップと
をさらに含む請求項1に記載の方法。
アドレスの第2のセットを含む第2の水平置換制御ベクトルを識別するステップと、
前記第2の水平置換制御ベクトル内のアドレスの前記第2のセットに基づいて、前記入力ベクトル内の前記第2の複数の要素データ値のうちの前記要素データ値の少なくとも一部を再構成するステップと、
前記再構成に基づいて、前記第2の複数の要素データ値を一時ベクトル内に配置するステップと、
第2の複数の要素を含む第2の垂直置換制御ベクトルを識別するステップであって、前記第2の複数の要素の各要素がレジスタアドレスを含む、ステップと、
前記垂直置換制御ベクトル内の前記レジスタアドレスに基づいて、前記一時ベクトル内の前記要素データ値を少なくとも1つのベクトル内に配置するステップと
をさらに含む請求項1に記載の方法。
前記複数の要素のうちの各要素について、前記垂直置換制御ベクトルからレジスタアドレスを読み取ることと、
前記レジスタアドレスに基づいて複数の要素データ値を取り出すこと、
出力ベクトルに対応するアドレスのセットを含む水平置換制御ベクトルを識別することと、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、取り出した要素データ値の少なくとも一部を前記出力ベクトル内に配置することと
を行うように動作可能であるプロセッサ
を備える装置。
第2の複数の要素を含む入力ベクトルを読み取ること、
アドレスの第2のセットを含む第2の水平置換制御ベクトルを識別すること、
前記第2の水平置換制御ベクトル内のアドレスの前記第2のセットに基づいて、前記入力ベクトル内の前記第2の複数の要素データ値のうちの前記要素データ値の少なくとも一部を再構成すること、
前記再構成に基づいて、前記第2の複数の要素データ値を一時ベクトル内に配置すること、
第2の複数の要素を含む第2の垂直置換制御ベクトルを識別することであって、前記第2の複数の要素の各要素がレジスタアドレスを含むこと、および
前記垂直置換制御ベクトル内の前記レジスタアドレスに基づいて、前記一時ベクトル内の前記要素データ値を少なくとも1つのベクトル内に配置すること
を行うようにさらに動作可能である請求項11に記載の装置。
前記複数の要素のうちの各要素について、前記垂直置換制御ベクトルからレジスタアドレスを読み取ることと、
前記読み取ることに基づいて、複数の要素データ値を取り出すことと、
出力ベクトルに対応するアドレスのセットを含む水平置換制御ベクトルを識別することと、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記複数の要素データ値のうちの取り出した要素データ値の少なくとも一部を前記出力ベクトル内に配置することと
を含む動作を実施するためのコンピュータ実行可能命令をその上に格納したコンピュータ可読媒体。
複数の要素を含む垂直置換制御ベクトルを識別するための手段であって、前記複数の要素のうちの各要素がレジスタアドレスを含む手段と、
前記複数の要素のうちの各要素について、前記垂直置換制御ベクトルからレジスタアドレスを読み取るための手段と、
読取りに基づいて複数の要素データ値を取り出すための手段と、
出力ベクトルに対応するアドレスのセットを含む水平置換制御ベクトルを識別するための手段と、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記複数の要素データ値のうちの取り出した要素データ値の少なくとも一部を前記出力ベクトル内に配置するための手段と
を備える装置。
複数の要素データ値を含む入力ベクトルを読み取るステップと、
アドレスのセットを含む水平置換制御ベクトルを識別するステップと、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記入力ベクトル内の前記複数の要素データ値のうちの要素データ値の少なくとも一部を再構成するステップと、
再構成した複数の要素データ値を一時ベクトル内に配置するステップと、
複数の要素を含む垂直置換制御ベクトルを識別するステップであって、前記複数の要素のうちの各要素がレジスタアドレスを含む、ステップと、
前記垂直置換制御ベクトル内の前記レジスタアドレスに基づいて、前記一時ベクトル内の前記要素データ値を少なくとも1つのベクトルレジスタ内に配置するステップと
を含む方法。
アドレスのセットを含む水平置換制御ベクトルを識別することと、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記入力ベクトル内の前記要素データ値の少なくとも一部を再構成することと、
再構成した複数の要素データ値を一時ベクトル内に配置することと、
複数の要素を含む垂直置換制御ベクトルを識別することであって、前記複数の要素のうちの各要素がレジスタアドレスを含む、識別することと、
前記垂直置換制御ベクトル内の前記レジスタアドレスに基づいて、前記一時ベクトル内の前記要素データ値を少なくとも1つのベクトルレジスタ内に配置することと
を行うように動作可能であるプロセッサ
を備える装置。
アドレスのセットを含む水平置換制御ベクトルを識別することと、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記入力ベクトル内の前記複数の要素データ値のうちの要素データ値の少なくとも一部を再構成することと、
再構成した複数の要素データ値を一時ベクトル内に配置することと、
複数の要素を含む垂直置換制御ベクトルを識別することであって、前記複数の要素のうちの各要素がレジスタアドレスを含む、識別することと、
前記垂直置換制御ベクトル内の前記レジスタアドレスに基づいて、前記一時ベクトル内の前記要素データ値を少なくとも1つのベクトルレジスタ内に配置すること
を含む動作を実施するためのコンピュータ実行可能命令を格納したコンピュータ可読記録媒体。
複数の要素データ値を含む入力ベクトルを読み取るための手段と、
アドレスのセットを含む水平置換制御ベクトルを識別するための手段と、
前記水平置換制御ベクトル内のアドレスの前記セットに基づいて、前記入力ベクトル内の前記複数の要素データ値のうちの要素データ値の少なくとも一部を再構成するための手段と、
再構成した複数の要素データ値を一時ベクトル内に配置するための手段と、
複数の要素を含む垂直置換制御ベクトルを識別するための手段であって、前記複数の要素のうちの各要素がレジスタアドレスを含む手段と、
前記垂直置換制御ベクトル内の前記レジスタアドレスに基づいて、前記一時ベクトル内の前記要素データ値を少なくとも1つのベクトルレジスタ内に配置するための手段と
を備える装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/834,785 | 2013-03-15 | ||
US13/834,785 US9639503B2 (en) | 2013-03-15 | 2013-03-15 | Vector indirect element vertical addressing mode with horizontal permute |
PCT/US2014/023849 WO2014150636A1 (en) | 2013-03-15 | 2014-03-12 | Vector indirect element vertical addressing mode with horizontal permute |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016511491A true JP2016511491A (ja) | 2016-04-14 |
JP2016511491A5 JP2016511491A5 (ja) | 2017-08-03 |
JP6577450B2 JP6577450B2 (ja) | 2019-09-18 |
Family
ID=50942769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016501361A Active JP6577450B2 (ja) | 2013-03-15 | 2014-03-12 | 水平置換を用いるベクトル間接要素垂直アドレッシングモード |
Country Status (8)
Country | Link |
---|---|
US (1) | US9639503B2 (ja) |
EP (1) | EP2972792B1 (ja) |
JP (1) | JP6577450B2 (ja) |
KR (1) | KR101778175B1 (ja) |
CN (1) | CN105009075B (ja) |
ES (1) | ES2688878T3 (ja) |
HU (1) | HUE040269T2 (ja) |
WO (1) | WO2014150636A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9645820B2 (en) * | 2013-06-27 | 2017-05-09 | Intel Corporation | Apparatus and method to reserve and permute bits in a mask register |
US10445092B2 (en) * | 2014-12-27 | 2019-10-15 | Intel Corporation | Method and apparatus for performing a vector permute with an index and an immediate |
US11544214B2 (en) | 2015-02-02 | 2023-01-03 | Optimum Semiconductor Technologies, Inc. | Monolithic vector processor configured to operate on variable length vectors using a vector length register |
GB2540939B (en) * | 2015-07-31 | 2019-01-23 | Advanced Risc Mach Ltd | An apparatus and method for performing a splice operation |
TWI724066B (zh) * | 2015-12-24 | 2021-04-11 | 美商英特爾股份有限公司 | 分散縮減指令 |
CN108475192B (zh) | 2015-12-24 | 2023-06-02 | 英特尔公司 | 分散减少指令 |
CN111580865B (zh) * | 2016-01-20 | 2024-02-27 | 中科寒武纪科技股份有限公司 | 一种向量运算装置及运算方法 |
US10762164B2 (en) | 2016-01-20 | 2020-09-01 | Cambricon Technologies Corporation Limited | Vector and matrix computing device |
US10884750B2 (en) * | 2017-02-28 | 2021-01-05 | Intel Corporation | Strideshift instruction for transposing bits inside vector register |
US11169809B2 (en) | 2017-03-31 | 2021-11-09 | Intel Corporation | Method and apparatus for converting scatter control elements to gather control elements used to sort vector data elements |
US11900111B2 (en) | 2021-09-24 | 2024-02-13 | Qualcomm Incorporated | Permutation instruction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5996057A (en) * | 1998-04-17 | 1999-11-30 | Apple | Data processing system and method of permutation with replication within a vector register file |
JP2001273277A (ja) * | 2000-02-29 | 2001-10-05 | Internatl Business Mach Corp <Ibm> | 演算処理システム、演算処理方法およびそのプログラム格納装置 |
JP2008513903A (ja) * | 2004-09-21 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シャッフル演算のためのマイクロプロセッサデバイス及び方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933650A (en) | 1997-10-09 | 1999-08-03 | Mips Technologies, Inc. | Alignment and ordering of vector elements for single instruction multiple data processing |
US7197625B1 (en) | 1997-10-09 | 2007-03-27 | Mips Technologies, Inc. | Alignment and ordering of vector elements for single instruction multiple data processing |
US6233671B1 (en) * | 1998-03-31 | 2001-05-15 | Intel Corporation | Staggering execution of an instruction by dividing a full-width macro instruction into at least two partial-width micro instructions |
US6446198B1 (en) * | 1999-09-30 | 2002-09-03 | Apple Computer, Inc. | Vectorized table lookup |
US7739319B2 (en) | 2001-10-29 | 2010-06-15 | Intel Corporation | Method and apparatus for parallel table lookup using SIMD instructions |
JP3845711B2 (ja) | 2001-11-08 | 2006-11-15 | 独立行政法人 日本原子力研究開発機構 | ベクトル計算機上での間接アドレス参照を含む加算の高速処理方法、プログラム及びそれを用いたベクトル計算機 |
US20030167460A1 (en) | 2002-02-26 | 2003-09-04 | Desai Vipul Anil | Processor instruction set simulation power estimation method |
US8161271B2 (en) | 2007-07-11 | 2012-04-17 | International Business Machines Corporation | Store misaligned vector with permute |
US8140932B2 (en) | 2007-11-26 | 2012-03-20 | Motorola Mobility, Inc. | Data interleaving circuit and method for vectorized turbo decoder |
GB2456775B (en) | 2008-01-22 | 2012-10-31 | Advanced Risc Mach Ltd | Apparatus and method for performing permutation operations on data |
US9513905B2 (en) | 2008-03-28 | 2016-12-06 | Intel Corporation | Vector instructions to enable efficient synchronization and parallel reduction operations |
JP5633122B2 (ja) | 2009-06-16 | 2014-12-03 | 富士通セミコンダクター株式会社 | プロセッサ及び情報処理システム |
US20120047344A1 (en) | 2010-08-17 | 2012-02-23 | Sheaffer Gad S | Methods and apparatuses for re-ordering data |
US20120060016A1 (en) | 2010-09-07 | 2012-03-08 | International Business Machines Corporation | Vector Loads from Scattered Memory Locations |
US20120260062A1 (en) | 2011-04-07 | 2012-10-11 | International Business Machines Corporation | System and method for providing dynamic addressability of data elements in a register file with subword parallelism |
WO2013095669A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Multi-register scatter instruction |
US9766887B2 (en) * | 2011-12-23 | 2017-09-19 | Intel Corporation | Multi-register gather instruction |
DE112012007063B4 (de) * | 2012-12-26 | 2022-12-15 | Intel Corp. | Zusammenfügen von benachbarten Sammel-/Streuoperationen |
-
2013
- 2013-03-15 US US13/834,785 patent/US9639503B2/en active Active
-
2014
- 2014-03-12 WO PCT/US2014/023849 patent/WO2014150636A1/en active Application Filing
- 2014-03-12 JP JP2016501361A patent/JP6577450B2/ja active Active
- 2014-03-12 HU HUE14730231A patent/HUE040269T2/hu unknown
- 2014-03-12 CN CN201480012924.1A patent/CN105009075B/zh active Active
- 2014-03-12 KR KR1020157029038A patent/KR101778175B1/ko active IP Right Grant
- 2014-03-12 ES ES14730231.9T patent/ES2688878T3/es active Active
- 2014-03-12 EP EP14730231.9A patent/EP2972792B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5996057A (en) * | 1998-04-17 | 1999-11-30 | Apple | Data processing system and method of permutation with replication within a vector register file |
JP2001273277A (ja) * | 2000-02-29 | 2001-10-05 | Internatl Business Mach Corp <Ibm> | 演算処理システム、演算処理方法およびそのプログラム格納装置 |
JP2008513903A (ja) * | 2004-09-21 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シャッフル演算のためのマイクロプロセッサデバイス及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140281372A1 (en) | 2014-09-18 |
WO2014150636A1 (en) | 2014-09-25 |
CN105009075A (zh) | 2015-10-28 |
ES2688878T3 (es) | 2018-11-07 |
EP2972792A1 (en) | 2016-01-20 |
CN105009075B (zh) | 2018-04-03 |
KR101778175B1 (ko) | 2017-09-13 |
EP2972792B1 (en) | 2018-07-25 |
JP6577450B2 (ja) | 2019-09-18 |
US9639503B2 (en) | 2017-05-02 |
KR20150132364A (ko) | 2015-11-25 |
HUE040269T2 (hu) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6577450B2 (ja) | 水平置換を用いるベクトル間接要素垂直アドレッシングモード | |
EP3602278B1 (en) | Systems, methods, and apparatuses for tile matrix multiplication and accumulation | |
US20190108029A1 (en) | Systems, apparatuses, and methods for blending two source operands into a single destination using a writemask | |
US20120254592A1 (en) | Systems, apparatuses, and methods for expanding a memory source into a destination register and compressing a source register into a destination memory location | |
CN104011663B (zh) | 掩码寄存器上的广播操作 | |
CN104662520B (zh) | 用于管理具有不同高速缓存能力的跨页指令的方法和设备 | |
JP2011511986A (ja) | プロセッサ | |
KR20110055629A (ko) | 단일 명령 다중 데이터(simd)데이터 처리기에서 확장된 어드레싱 모드들의 제공 | |
JP5869125B2 (ja) | エントロピ符号化命令シーケンスの記憶および実行可能な形式への変換のための方法および装置 | |
JP2016530631A (ja) | ベクトルの算術的削減 | |
JP2012119009A5 (ja) | 選択演算を実行するプロセッサ | |
CN111563281A (zh) | 一种支持多种加解密算法的处理器及其实现方法 | |
JP2001005675A (ja) | プログラム変換装置及びプロセッサ | |
CN107851022B (zh) | 向量长度查询指令 | |
US7877571B2 (en) | System and method of determining an address of an element within a table | |
CN110914801B (zh) | 在数据处理设备中的向量交叉 | |
CN105980980B (zh) | 用于运行指令的方法和处理器、用于对指令进行编码的方法和装置以及用于其的记录介质 | |
JP7335952B2 (ja) | ベクトル述語要約の生成 | |
US10162752B2 (en) | Data storage at contiguous memory addresses | |
CN116507999A (zh) | 一种处理器、处理方法及相关设备 | |
JP2005322198A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20150910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170620 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170620 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6577450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |