JP7335952B2 - ベクトル述語要約の生成 - Google Patents

Description

本技法は、データ処理の分野に関する。

複数の並列処理レーンでデータ処理を実行するベクトル処理回路を備えるデータ処理装置では、データ処理が、複数の並列処理レーンのサブセットでのみ選択的に実行されるように構成され得る。さらに、ベクトル処理回路のこの動作に対する制御は、通常、複数の並列処理レーンの数に対応するビット値の数として提供されるベクトル述語によって提供され、そのビット値は、特定の処理レーンがアクティブであるべきかどうかを示すように設定され得る。したがって、ベクトル処理回路は、そのベクトル処理の反復に関連して受け取られた特定のベクトル述語に応じて、そのデータ処理動作を異なる方法で実行し、その反復を制御するために提供されるベクトル述語のビット値に従って処理レーンをアクティブ化及び非アクティブ化することができる。

「Ｓｏｍｅ Ｅｆｆｉｃｉｅｎｔ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｉｍｕｌａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ」、Ｒｏｂｅｒｔ Ｂｅｄｉｃｈｅｋ、１９９０冬、ＵＳＥＮＩＸ Ｃｏｎｆｅｒｅｎｃｅ、５３～６３頁

少なくともいくつかの実例は、複数の並列処理レーンでデータ処理を実行するためのベクトル処理回路であって、データ処理が、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットで実行される、ベクトル処理回路と、ベクトル述語に応答して、ベクトル述語のビット値に応じて述語要約値を生成するための述語監視回路とを備え、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後に非設定下位ビットが続く設定上位ビットをベクトル述語のビット値が含むとき、スパース条件は真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、装置を提供する。

少なくともいくつかの実例は、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットでベクトル・データ処理を実行するステップと、ベクトル述語のビット値に応じて述語要約値を生成するステップとを含み、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後に非設定下位ビットが続く設定上位ビットをベクトル述語のビット値が含むとき、スパース条件は真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、方法を提供する。

少なくともいくつかの実例は、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットでベクトル・データ処理を実行するための手段と、ベクトル述語のビット値に応じて述語要約値を生成するための手段とを備え、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後に非設定下位ビットが続く設定上位ビットをベクトル述語のビット値が含む場合、スパース条件は真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、装置を提供する。

少なくともいくつかの実例は、命令実行環境を提供するようにホスト・データ処理装置を制御するためのコンピュータ・プログラムであって、複数の並列処理レーンでデータ処理を実行するためのベクトル処理ロジックであって、データ処理が、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットで実行される、ベクトル処理ロジックと、ベクトル述語に応答して、ベクトル述語のビット値に応じて述語要約値を生成する述語監視ロジックとを含み、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットをベクトル述語のビット値が含むとき、スパース条件が真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、コンピュータ・プログラムを提供する。

本技法を、以下の説明と併せて読まれるべき添付の図面に示すようなその実施例を参照して単なる実例としてさらに説明する。

例示的な一実施例におけるデータ処理装置の一般的なレイアウトを概略的に示す図である。 ベクトル述語の対応するビット値が設定されているレーンのみがアクティブである宛先ベクトルを生成するために２つのソース・ベクトルに対して実行されるベクトル処理を概略的に示す図である。 例示的な一実施例による装置を概略的に示す図である。 例示的な一実施例における、スパース条件を表す述語要約値を生成するための述語監視回路を概略的に示す図である。 スパース条件が真であるときの例示的な一実施例における述語要約値の生成を示す図である。 スパース条件が真ではないときの述語要約値の生成を示す図である。 ２ビットの例示的な一実施例において、可能な述語要約値をもたらすベクトル述語の実例についての述語要約値の生成を示す図である。 ２ビットの例示的な一実施例において、可能な述語要約値をもたらすベクトル述語の実例についての述語要約値の生成を示す図である。 ２ビットの例示的な一実施例において、可能な述語要約値をもたらすベクトル述語の実例についての述語要約値の生成を示す図である。 ２ビットの例示的な一実施例において、可能な述語要約値をもたらすベクトル述語の実例についての述語要約値の生成を示す図である。 例示的な一実施例における、ベクトル述語の２つの等しいサイズの部分について第１の述語要約値及び第２の述語要約値を生成するように構成された述語監視回路を概略的に示す図である。 例示的な一実施例における、サイズが異なるベクトル述語の第１の部分及び第２の部分について第１の述語要約値及び第２の述語要約値を生成するように構成された述語監視回路を概略的に示す図である。 ベクトル述語における述語要約値及び設定ビットのカウントを生成するように構成された、例示的な一実施例における述語監視回路を概略的に示す図である。 例示的な一実施例における、ベクトル命令要約を生成するように構成された、ベクトル処理回路に関連するベクトル処理サンプリング回路を概略的に示す図である。 例示的な一実施例の方法により行われる一連のステップを示すフロー図である。 例示的な一実施例の方法により行われる一連のステップを示すフロー図である。 例示的な実施例におけるシミュレータの実装を概略的に示す図である。

本明細書の一実例において、複数の並列処理レーンでデータ処理を実行するためのベクトル処理回路であって、データ処理が、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットで実行される、ベクトル処理回路と、ベクトル述語に応答して、ベクトル述語のビット値に応じて述語要約値を生成するための述語監視回路とを備え、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後に非設定下位ビットが続く設定上位ビットをベクトル述語のビット値が含むとき、スパース条件は真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、装置がある。

装置のベクトル処理回路は、ベクトル述語のビット値によって制御される複数の並列処理レーンでデータ処理を実行するように構成される。所与のインデックスのベクトル要素に対応するビット値を設定することによって、その処理レーンをデータ処理に対してアクティブにし、特定のベクトル要素に対応するビットを設定しないことによって、その処理レーンをデータ処理に対して非アクティブにする。実行されるベクトル処理命令ごとに、異なるベクトル述語が使用され得る。ベクトルの利用を理解し改善しようとするとき、述語付きベクトル命令に関する述語情報を取り込むことが有用である。しかしながら、ベクトル述語全体を取り込むことはコストがかかる。ポピュレーション・カウント、又は（ビットが１つも設定されていない／一部のビットが設定されている／すべてのビットが設定されていることを示す）スリー・ウェイ・インジケータなどの手法には制限がある。例えば、発明者は、ポピュレーション・カウントもスリー・ウェイ・インジケータも、連続する部分的な述語（例えば、プログラム中の短いループによる）とスパースな述語（例えば、プログラム中、おそらくはループ内のテストによる）とを区別できないことを理解している。部分的な述語の使用に関するこのような様々な要因は、利用を改善するための様々な行動方針を示す可能性がある。したがって、この方式でベクトル述語を用いてベクトル処理回路を制御するとき、ベクトル述語の設定ビット及び非設定ビットに関する情報を生成することが有用である。例えば、この情報は、ベクトル述語制御されたベクトル処理が実行されている方式に関する統計値を収集するために、ベクトル処理の多数回の反復にわたって収集されてもよく、そのそれぞれは、異なるように設定されたベクトル述語を有する場合がある。このコンテキストでは、ベクトル述語についてスパース条件が真であるかどうかを示すように述語要約値を生成することが有用であることが分かった。直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットをベクトル述語のビット値が含むとき、スパース条件は真である。逆に、より大きいインデックスの設定ビットの直後により小さいインデックスの非設定ビットが続くというこの組合せが真ではないとき、スパース条件は真ではない。これは、例えば、ベクトル述語のすべてのビットが設定されている、ベクトル述語のビットが設定されていない、又はベクトル述語のどこにもこの特定のビットの組合せが見つからないという理由で、真になる可能性がある。

いくつかの実施例では、述語要約値の第１の値は、ベクトル述語のビット値の厳密なサブセットが設定されていることを示し、設定ビットの厳密なサブセットは、ベクトル述語の最下位ビットを含む不連続シーケンスではない。したがって、述語要約値の第１の値は、設定されているベクトル述語のビット値の厳密なサブセットに対応する。したがって、ここで「厳密なサブセット」と称される場合、これは、設定されているベクトル述語のすべてのビット値よりも少ないビット値に対応することを意味することを理解されたい。これは、アクティブ化されているレーンを説明するために上記で使用されている「複数の並列処理レーンのサブセット」という用語の使用と比較されるべきであり、ベクトル述語のすべてのビット値が設定されているとき、ベクトル処理回路の複数の並列処理レーンのすべてがアクティブであることが可能であることを意味する。さらに、述語要約値の第１の値は、設定ビットの厳密なサブセットがベクトル述語の最下位ビットを含む連続シーケンスではないことを示す。したがって、設定ビットの厳密なサブセットが設定ビットの連続シーケンスである場合、これは、生成される述語値要約の第１の値に対するベクトル述語の最下位ビットを含まない場合がある。

逆に、いくつかの実施例では、述語要約値の第２の値は、ベクトル述語のビット値の厳密なサブセットが連続シーケンスで設定されていることを示す。

さらに、いくつかの実施例では、連続シーケンスがベクトル述語の最下位ビットを含むとき、述語監視回路は、ベクトル述語に応答して、第２の値を有する述語要約値を生成する。したがって、ベクトル述語のビット値の厳密なサブセットが連続シーケンスで設定され、この連続シーケンスがベクトル述語の最下位ビットを含むとき、述語監視回路は述語要約値の第２の値を生成する。

他の述語要約値が追加で定義されてもよく、いくつかの実施例では、述語監視回路は、ベクトル述語に応答して、ベクトル述語のビット値が設定されていないときに述語要約値の第３の値を有する述語要約値を生成し、ベクトル述語のすべてのビット値が設定されているときに第４の値を有する述語要約値を生成する。

これらの４つの値は、対象の唯一の述語要約値である場合があり、この出力は２ビット値のみで効率的に表され得るので、いくつかの例示的な実施例では、述語監視回路は述語要約値を２ビット値として生成するように構成される。

いくつかの例示的な実施例では、述語要約値は自己由来（ａｕｔｏｌｏｇｏｕｓ）である。言い換えれば、ベクトル述語中の特定のビット・パターンを表すために選択された述語要約値の特定のビット・パターン自体が、ベクトル述語のそれらのビット・パターンを定義するのと同じルールを満たす。述語要約値のこの特性は、様々に適用されてもよく、例えば、追加の述語要約値を生成するために少なくとも１つの追加のベクトル述語を少なくとも１つの述語要約値と組み合わせることができ、この場合、その追加の述語要約値は、少なくとも１つの追加のベクトル述語と元の述語要約値の組合せだけでなく、実際には少なくとも１つの追加のベクトル述語と元のベクトル述語の組合せを正確に表すことになる。これにより、複数のベクトル述語の要約が生成されるときの様々な処理の効率化が実現され得る。

実施例では、この自己由来特性を満たす述語要約値のある特定の値が選択されており、述語要約値の第３の値は００であり、述語要約値の第２の値は０１であり、述語要約値の第１の値は１０であり、述語要約値の第４の値は１１である。

いくつかの実施例では、述語監視回路は、ベクトル述語を少なくとも２つの部分に細分し、それぞれについて述語要約値を生成することができる。したがって、いくつかの実施例では、述語監視回路は、ベクトル述語に応答して、ベクトル述語のビット値に応じて第１の述語要約値及び少なくとも１つの追加の述語要約値を生成し、第１の述語要約値及び少なくとも１つの追加の述語要約値は、ベクトル述語の第１の部分及び少なくとも１つの追加の部分に対応する。

いくつかの実施例では、ベクトル述語の第１の部分及び少なくとも１つの追加の部分のサイズは同じである。いくつかの実施例では、ベクトル述語の第１の部分及び少なくとも１つの追加の部分のサイズは異なる。

述語要約値を生成することに加えて、述語監視回路は、ベクトル述語に関する他の情報を生成することができる。例えば、いくつかの実施例では、述語監視回路はさらに、ベクトル述語に応答して、ベクトル述語中の設定ビットのカウントを示す述語カウント値を生成する。

述語監視回路は、様々な条件に応答して述語カウント値を返すように構成され得るが、いくつかの実施例では、述語監視回路は、カウント命令に応答して、ベクトル述語中の設定ビットのカウントを示す述語カウント値を返す。

したがって、カウント命令は、述語監視回路に述語カウント値を返させるトリガとすることができ、いくつかの実施例では、述語監視回路は加えて他の情報を返すことができる。例えば、述語監視回路はさらに、カウント命令に応答して、述語要約値を返すことができる。

装置がベクトル処理回路を備える場合、様々な方法でベクトル処理回路の動作を監視することが有用である場合がある。したがって、いくつかの実施例では、装置は、ベクトル処理回路によって実行されるベクトル命令のベクトル命令要約を生成するための、ベクトル処理回路に関連するベクトル処理サンプリング回路をさらに備え、ベクトル処理サンプリング回路は述語監視回路を備える。

ベクトル命令要約は、様々な条件に従って生成され得るが、いくつかの例示的な実施例では、ベクトル処理サンプリング回路は、サンプル・トリガ条件に応答して、ベクトル命令要約を生成する。

第１の値及び第２の値のうちの少なくとも一方を有する述語要約値の生成は、ベクトル処理回路の動作を監視する際に特に関係する場合があり、したがって、いくつかの実施例では、述語監視回路は、第１の値及び第２の値のうちの少なくとも一方を有する述語要約値の生成の発生をカウントするための少なくとも１つのカウンタをさらに備える。したがって、統計値は少なくとも１つのカウンタに基づいて収集され得る。

このようないくつかの実施例では、述語監視回路は、カウント要約トリガに応答して、少なくとも１つのカウンタの少なくとも１つの値を出力する。したがって、カウント要約トリガは、少なくとも１つのカウンタの値にアクセスし、そのような統計値を利用するために、様々に定義され得る。

本明細書の一実例において、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットでベクトル・データ処理を実行するステップと、ベクトル述語のビット値に応じて述語要約値を生成するステップとを含み、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後に非設定下位ビットが続く設定上位ビットをベクトル述語のビット値が含むとき、スパース条件は真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、方法がある。

本明細書の一実例において、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットでベクトル・データ処理を実行するための手段と、ベクトル述語のビット値に応じて述語要約値を生成するための手段とを備え、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後に非設定下位ビットが続く設定上位ビットをベクトル述語のビット値が含む場合、スパース条件は真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、装置がある。

本明細書の一実例において、命令実行環境を提供するようにホスト・データ処理装置を制御するためのコンピュータ・プログラムであって、複数の並列処理レーンでデータ処理を実行するためのベクトル処理ロジックであって、データ処理が、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットで実行される、ベクトル処理ロジックと、ベクトル述語に応答して、ベクトル述語のビット値に応じて述語要約値を生成する述語監視ロジックとを含み、述語要約値の第１の値が、ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットをベクトル述語のビット値が含むとき、スパース条件が真であり、述語要約値の第２の値が、ベクトル述語についてスパース条件が真ではないことを示す、コンピュータ・プログラムがある。

次に、いくつかの特定の実施例を、図面を参照して説明する。

図１は、本技法の様々な実例を具現化し得るデータ処理装置１０を概略的に示す。装置は、それが実行する命令シーケンスに応答してデータ項目に対してデータ処理動作を実行するデータ処理回路１２を備える。これらの命令は、データ処理装置がアクセスするメモリ１４から取得され、この目的のために、当業者によく知られている方式でフェッチ回路１６が設けられている。さらに、フェッチ回路１６によって取得された命令は、命令デコーダ回路１８に渡され、命令デコーダ回路１８は、処理回路１２並びに１組のレジスタ２０及びロード／記憶ユニット２２の構成及び動作の様々な態様を制御するように構成される制御信号を生成する。一般に、データ処理回路１２はパイプライン方式で構成され得るが、その詳細は、本技法には関連しない。当業者は、図１が表す一般的な構成に精通しており、そのさらなる詳細な説明は、簡潔さの目的のためだけにここでは省かれている。レジスタ２０は、図１に見られるように、それぞれが複数のデータ要素の記憶装置を含み、それにより、処理回路は、指定されたレジスタ内の指定されたデータ要素にデータ処理動作を適用することができ、又は指定されたレジスタ内のデータ要素の指定されたグループ（「ベクトル」）にデータ処理動作を適用することができる。具体的には、図示のデータ処理装置は、ベクトル化されたデータ処理動作の性能、特に、レジスタ２０に保持されているデータ要素に関するベクトル命令の実行に関係し、その実行は、どのベクトル処理レーンがアクティブであるかを制御するベクトル述語に依存し、これについては、いくつかの特定の実施例を参照して以下でさらに詳細に説明する。命令の実行においてデータ処理回路１２が必要とするデータ値、及びそれらのデータ処理命令の結果として生成されたデータ値は、ロード／記憶ユニット２２によってメモリ１４に書き込まれ、メモリ１４から読み出される。また、一般に、図１のメモリ１４は、典型的には処理回路が実行する既定の命令シーケンス（「プログラム」）の一部のような本技法の命令が記憶され得るコンピュータ可読記憶媒体の一実例として理解され得ることにも留意されたい。ただし、処理回路は、ＲＡＭ内、ＲＯＭ内、ネットワーク・インターフェースなどを介して多種多様なソースからこのようなプログラムにアクセスすることができる。

図２Ａは、例えば、図１に示す装置１０の処理回路１２内に存在し得るベクトル処理回路を概略的に示す。２つのソース・ベクトル・レジスタＡ及びＢが示されており、そこから要素が取得され、指定された動作「ＯＰ」への入力を形成し、その結果は、宛先ベクトル・レジスタの対応する要素に書き込まれる。特に、ベクトル述語も示されており、このベクトル述語のビットの設定は、どの「レーン」、すなわち、ソース・レジスタ及び宛先レジスタのどの各要素がベクトル処理に関与するかを制御することに留意されたい。図示の実例では、８ビットのベクトル述語に３ビットが設定されており、したがってソース・ベクトル・レジスタＡ及びＢから取得された要素の３つの対応する対に対して３つの対応する動作が実行され、宛先ベクトル・レジスタの各要素に対して３つの結果が生成される。図２Ａの実例では、８要素のベクトル・レジスタ及び８ビットのベクトル述語が示されているが、本技法は、決して特定のサイズのベクトル・レジスタ又はベクトル述語に限定されないことにさらに留意されたい。

図２Ｂは、例示的な一実施例における装置５０を概略的に示す。装置５０は、（例えば、図２Ａに示すように）複数の並列処理レーンでデータ処理を実行するように構成され、この目的のためにレジスタ５２内のベクトル・レジスタにアクセスするベクトル処理回路５１を備える。したがって、ソース・ベクトル・レジスタは、レジスタ５２内でアクセスされてデータ処理動作の入力を形成し、それらの動作の結果として生成された結果値は、レジスタ５２の宛先ベクトル・レジスタに書き込まれる。ベクトル述語５３も、レジスタ５２から取得され、ベクトル処理回路５１に渡されるものとして示されている。この例示の選択は、ベクトル述語５３の使用を強調するためのものであり、ベクトル述語がベクトル処理回路５１及びレジスタ５２の外側に別々に記憶される必要はないことに留意されたい。しかしながら、この例示は、述語５３の性質、ベクトル処理回路５１へのその影響、及びこの値が述語監視回路５４によっても受け取られるという事実の理解を容易にする。述語監視回路５４は、ベクトル述語５３を受け取り、ベクトル述語中のビットの設定に応じて述語要約値５５を生成するように構成される。述語要約値５５がベクトル述語５３に依存する特定の方式は多様である可能性があり、それに応じて述語監視回路５４によって実行される処理も多様である可能性がある。この様々な実例について、次の図面を参照して以下で説明する。

図３Ａは、述語監視回路６０の構成の一実例を概略的に示す。この回路の入力は、ベクトル述語のそれぞれの要素によって提供され、この実例では、単に説明を明確にするために４つの要素のみを示す。述語監視回路６０は、１組の３つのＮＯＴゲート６１、６２、６３及び１組のＡＮＤゲート６４、６５、６６を備える。最後のＯＲゲート６７は、３つのＡＮＤゲートからの出力を組み合わせる。出力は、この実例では「スパース条件」インジケータに直接対応する述語要約値の一実例である。図３Ａのゲート構造を考察すると、スパース条件が真になるには、より大きいインデックス（図３Ａ中のさらに左）のベクトル要素に対応するビットが設定され、直後に、設定されていないより小さいインデックスのベクトル要素に対応するビットが続かなければならない（図３Ａ中の右へ読む）ような、ベクトル述語のビット値でなければならないことが示されている。別の言い方をすると、ベクトル述語のさらに左のビットを「上位」と見なし、ベクトル述語のさらに右のビットを「下位」と見なすと、スパース条件は、ベクトル述語のビット値が、直後に非設定下位ビットが続く設定上位ビットを含む（そして、ＯＲゲート６７からの出力が１である）必要がある。このビットの構成が満たされない場合、スパース条件は真ではない（そして、ＯＲゲート６７からの回路の出力は０である）。図３Ｂは、スパース条件が真であるベクトル述語におけるビットの例示的な設定を示し、図３Ｃは、スパース条件が真ではないベクトル述語におけるビットの設定の一実例を示す。

図４Ａ～図４Ｄは、２ビット出力構成による（述語監視回路の一部としての）述語要約生成回路のさらなる例示的な構成を示し、出力の４つの可能なビット・パターンのそれぞれは、ベクトル述語の設定ビットの異なる識別された状態を表す。図４Ａは、ベクトル述語のすべてではなく一部のビットが設定され、さらにこれらがより小さい（右手）端から連続している一実例を示す。図４Ｂは、（すべてではなく）一部のビットが設定され、これらのビットがスパース（より小さい（右手）端から連続していない）である一実例を示す。図４Ｃは、ビットが設定されていない一実例を示す。図４Ｄは、すべてのビットが設定されている一実例を示す。さらに、図４Ａから４Ｄに関して、使用される特定の２ビット・パターン（符号化）は、加えてオートロジカルであるという特性を有すること、すなわち、述語要約値はそれらが示すものと同じ特性を有することに留意されたい。言い換えれば、４Ａの実例では、出力「０１」は、その出力が生成されたときに従った定義、すなわち、すべてではなく一部のビットが設定され、設定されたビットが小さい端から連続しているという定義を満たす。図４Ｂでは、出力「１０」は、一部のビットが設定されているがスパースである（小さい端から連続していない）という定義を満たす。図４Ｃの出力「００」は、ビットが設定されていないという定義を満たす。図４Ｄの出力「１１」は、すべてのビットが設定されているという定義を満たす。符号化のこの特性には、ベクトル述語、ベクトル述語の一部、又は述語要約値の任意の連結に同じ述語要約値生成ルールを適用することによって述語要約値が生成され得るという追加の利点がある。

例えば、次のベクトル述語の述語要約値は、（述語要約値がスパースであるので）「１０」である。
０００１１１１１００１１００１１

しかしながら、このベクトル述語は次のように２つの部分でも表され得る。
（一部のビットがより小さい端から連続して設定されているので）述語要約値「０１」を有する０００１１１１１、及び
（一部のビットが設定されているがスパースであるので）述語要約値「１０」を有する００１１００１１

連結すると、これらの２つの述語要約値は、それ自体がスパースである「０１０１」を与え、それ自体で述語要約値「１０」を生成する。

図５Ａは、ベクトル述語の入力が２つの部分に分割される述語監視回路８０を概略的に示し、それぞれに対する述語要約値は、各要約生成回路８１及び８２によって生成される。図５Ｂは、入力ベクトル述語が部分に分割される同様の構成を概略的に示し、それぞれに対する述語要約値が生成されるが、図５Ａの述語監視回路８０への入力ベクトル述語はベクトル述語を２つの等しいサイズの部分（図示の実例ではそれぞれが８要素ベクトルのうちの４つの要素である）に分割し、図５Ｂの述語監視回路９０はベクトル述語を２つの異なるサイズの部分（図示の実例では６要素の部分及び２要素の部分）に分割する点で、図５Ｂの述語監視回路９０は、５Ａの述語監視回路８０と異なる。さらに図５Ａ及び図５Ｂに関して、述語監視回路の各実例における要約生成回路インスタンスの両方がアクティブである必要はなく、したがって、ベクトル述語のサブ部分に対してのみ述語要約値が生成され得ることに留意されたい。

図６は、例示的な一実施例における装置１００を概略的に示す。ここで、述語監視回路１０２は、述語要約値生成回路１０４だけでなく、カウント生成回路１０６も備える。要約生成回路１０４は、（上述のように）述語要約値１０８を生成するように構成され、一方、カウント生成回路１０６は、ベクトル述語中に設定されるビット数のカウントを示す述語カウント値１１０を生成するように構成される。カウント生成回路１０６の動作は任意選択であってもよく、そのような実例では、例えば図１の実例におけるフェッチ・ユニット１６によってメモリ１４からフェッチされた命令のうちの１つとして、装置によって受け取られたカウント命令によってトリガされてもよい。また、このカウント命令のトリガは、述語監視回路の出力が何になるかを決定する述語監視出力制御１１２によって受け取られてもよい。したがって、述語監視出力制御１１２は、要約生成回路１０４とカウント生成回路１０６の両方の出力、すなわち、それぞれ述語要約値１０８及び述語カウント値１１０を受け取る。したがって、例えば、カウント生成回路がアクティブでない場合、述語監視出力制御は、述語要約値のみを出力として提供されるようにし、その一方で、述語監視出力制御回路１１２は、カウント命令のトリガに応答して、述語カウント値を出力の一部として追加的に提供してもよい。

図７は、例示的な一実施例における装置１２０を概略的に示す。ベクトル処理回路１２１は、ベクトル処理回路の動作を監視し、ベクトル処理回路の動作の理解を可能にするベクトル命令要約１２７を提供するように構成された関連するベクトル処理サンプリング回路１２２を備える。具体的には、ベクトル処理サンプリング回路は、上述の実例のいずれかに従って構成され得る述語監視回路１２３を備える。ベクトル処理回路１１２の動作で使用されるベクトル述語に関する述語情報を取り込むことは、ベクトルの利用を理解するのに役立つ。しかしながら、実行される各ベクトル動作について述語全体を取り込むことはコストがかかり、このため、述語監視回路１２３は、ベクトル命令要約の一部又はすべてを形成する述語要約値を生成するように構成される。

述語監視回路は、特定の述語要約値の生成の発生をカウントするように構成されたカウンタ１２４をさらに備える。この実例では、カウンタ１２４は、図４Ａ～図４Ｄに関して説明された２ビット構成に従って述語要約値の生成の発生をカウントするために２つのカウンタとして提供される。より具体的には、提供された２つのカウンタは、出力値「０１」を伴う述語値の生成の発生、すなわち、すべてではなく一部のビットが設定されており、それらが小さい端から連続しているとき、及び値「１０」を伴う述語要約値の生成の発生、すなわち、一部のビットが設定されているが、これらがスパースである（小さい端から連続していない）ときをカウントする。これにより、短いループによる連続する部分的な述語と、ループ内のテストによるスパースである述語を区別することができる。この情報を取り込むことは、ベクトル述語の使用の様々な要因を示す可能性があり、利用を改善するための異なる一連のアクションを示し得る。ベクトル処理サンプリング１２２は、システム要件に応じて様々に定義され得るサンプリング・トリガ条件１２５に応答することができる。しかしながら、図示の実例では、カウンタ１２４のうちの少なくとも１つが閾値に達したときに、サンプリング・トリガ条件が満たされる。これに応答して、カウンタ１２４は、次いで、出力を形成するベクトル命令要約１２７の一部を形成することができるカウント要約１２６を生成する。この出力は、装置１２０内で使用されてもよく、分析、記憶、及び／又はそれに応じて行われるアクションのためにシステムの別の部分に渡されてもよい。

図８は、例示的な一実施例の方法により行われる一連のステップを示すフロー図である。フローは、ステップ１５０で開始すると考えることができ、実行すべきベクトル処理命令があるかどうかが判定される。図示された方法は、そのようなベクトル処理のみに関係しており、したがって、これが真でない間は、フローはステップ１５０自体でループする。しかしながら、これが真であるとき、フローはステップ１５１に進み、ベクトル述語が、直後に非設定下位ビットが続く設定上位ビットを有するかどうかが判定される。言い換えれば、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットを、ベクトル述語のビット値が有するかどうかが判定される。これが真である場合、ステップ１５２において第１の値で述語要約値が生成され、これが真でない場合、ステップ１５３において第２の値で述語要約値が生成される。第１の値及び第２の値は、例えば、上述の実例のうちの１つに従えば「１０」及び「０１」であり得る。しかしながら、この特定の符号化は必要ではない。最後に、ステップ１５４において、命令によって定義されるベクトル・データ処理が、ベクトル述語中に設定ビットを有するレーンで実行される。次いで、フローはステップ１５０に戻る。

図９は、例示的な一実施例により行われる一連のステップを示すフロー図である。フローは、ステップ１６０で開始すると考えることができ、実行すべきベクトル処理命令があるかどうかが判定される。これが真でない間は、フローはステップ１６０自体でループする。しかしながら、これがそのような場合であるとき、フローはステップ１６１に進み、ベクトル述語にビットが設定されていないかどうかが判定される。これが真の場合、ステップ１６２において述語要約値が「００」として生成される。そうでない場合、フローはステップ１６３に進み、ベクトル述語にすべてのビットが設定されているかどうかが判定される。これが真の場合、ステップ１６４において述語要約値が「１１」として出力される。そうでない場合、ステップ１６５において、ベクトル述語にすべてではなく一部のビットが設定され、これらがより小さいインデックスの端（すなわち、ベクトル述語の最下位ビット端）から連続しているかどうかが判定される。これが真の場合、ステップ１６６において述語要約値が「０１」として生成される。そうでない場合、ステップ１６７において、述語要約値は、一部のビットが設定されているが、これらはスパースであること、すなわち、より小さい端から連続していないことを示す「１０」として生成される。述語要約値が設定されるいずれの経路を経由しても、フローはステップ１６８に至り、実行されているベクトル処理命令によって定義されるようなベクトル・データ処理が、述語中に設定ビットを有するレーンで実行される。次いで、フローはステップ１６０に戻る。

図１０は、使用され得るシミュレータの実装を示す。前述の実施例は、関連する技法をサポートする特定の処理ハードウェアを動作させるための装置及び方法の観点から本発明を実装するが、本明細書に記載の実施例による命令実行環境を提供することも可能であり、これはコンピュータ・プログラムの使用を通じて実装される。このようなコンピュータ・プログラムは、ハードウェア・アーキテクチャのソフトウェアベースの実装を提供する限りにおいては、しばしばシミュレータと呼ばれる。シミュレータ・コンピュータ・プログラムの種類には、エミュレータ、仮想マシン、モデル、及びダイナミック・バイナリ・トランスレータを含むバイナリ・トランスレータが含まれる。通常、シミュレータの実装は、ホスト・プロセッサ２３０で実行され、任意選択でホスト・オペレーティング・システム２２０を実行し、シミュレータ・プログラム２１０をサポートする。いくつかの構成では、ハードウェアと提供される命令実行環境との間にシミュレーションの複数の層、及び／又は同じホスト・プロセッサ上に提供される複数の異なる命令実行環境が存在する場合がある。歴史的に、強力なプロセッサは適正な速度で実行するシミュレータの実装を提供する必要があったが、互換性又は再利用の理由で別のプロセッサにネイティブなコードを実行したい場合など特定の状況下においては、このような手法が妥当である場合がある。例えば、シミュレータの実装は、ホスト・プロセッサ・ハードウェアでサポートされていない追加機能を備えた命令実行環境を提供してもよく、又は通常は異なるハードウェア・アーキテクチャに関連付けられた命令実行環境を提供してもよい。シミュレーションの概要は、「Ｓｏｍｅ Ｅｆｆｉｃｉｅｎｔ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｉｍｕｌａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ」、Ｒｏｂｅｒｔ Ｂｅｄｉｃｈｅｋ、１９９０冬、ＵＳＥＮＩＸ Ｃｏｎｆｅｒｅｎｃｅ、５３～６３頁に記載されている。

特定のハードウェア構成又は特徴を参照して実施例が前述された範囲において、シミュレートされた実施例では、同等の機能が適切なソフトウェア構成又は特徴によって提供されてもよい。例えば、シミュレートされた実施例において、特定の回路はコンピュータ・プログラム・ロジックとして実装されてもよい。同様に、レジスタ又はキャッシュなどのメモリ・ハードウェアは、シミュレートされた実施例においてソフトウェア・データ構造として実装されてもよい。前述の実施例で参照されたハードウェア要素のうちの１つ又は複数がホスト・ハードウェア（例えば、ホスト・プロセッサ２３０）上に存在する構成では、いくつかのシミュレートされた実施例は、適宜ホスト・ハードウェアを利用してもよい。

シミュレータ・プログラム２１０は、コンピュータ可読記憶媒体（非一時的媒体であり得る）に記憶されてもよく、シミュレータ・プログラム２１０によってモデル化されるハードウェア・アーキテクチャのアプリケーション・プログラム・インターフェースと同じである対象コード２００へのプログラム・インターフェース（命令実行環境）を提供する。したがって、シミュレートされたベクトル処理回路によって実行されるベクトル処理命令を含む、対象コード２００のプログラム命令は、シミュレータ・プログラム２１０を使用して命令実行環境内から実行されてもよく、それにより、上述した装置の実例のハードウェア機能を実際に有していないホスト・コンピュータ２３０は、これらの機能をエミュレートすることができる。

要約すると、装置及びそのような装置を動作させる方法が開示されている。ベクトル処理回路は、複数の並列処理レーンでデータ処理を実行し、データ処理は、設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットで実行される。述語監視回路は、ベクトル述語に応答して、ベクトル述語のビット値に応じて述語要約値を生成する。述語要約値の第１の値は、ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットをベクトル述語のビット値が含むとき、スパース条件は真である。述語要約値の第２の値は、ベクトル述語についてスパース条件が真ではないことを示す。したがって、改善された述語制御されたベクトル処理がサポートされる。

本出願において、「～ように構成される」という用語は、装置の要素が、定義された動作を実行することができる構成を有することを意味するために使用される。この文脈において、「構成」は、ハードウェア又はソフトウェアの相互接続の配置又は方式を意味する。例えば、装置は、定義された動作を提供する専用ハードウェアを有する場合があり、又はプロセッサ若しくは他の処理デバイスは、機能を実行するようにプログラムされている場合がある。「ように構成される」は、定義された動作を提供するために装置の要素が何らかの変更を必要とすることを暗示するものではない。

例示的な実施例が添付の図面を参照して本明細書で詳細に説明されてきたが、本発明がそれらの厳密な実施例に限定されないこと、及び添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、様々な変更、追加、及び修正が、当業者によってそこで行われ得ることを理解されたい。例えば、従属請求項の特徴は、本発明の範囲から逸脱することなく、独立請求項の特徴と様々に組み合わせることができる。

Claims (21)

1. 複数の並列処理レーンでデータ処理を実行するためのベクトル処理回路であって、前記データ処理が、設定されたベクトル述語のビット値によって決定される前記複数の並列処理レーンのサブセットで実行される、ベクトル処理回路と、
   前記ベクトル述語に応答して前記ベクトル述語の前記ビット値に応じて述語要約値を生成するための述語監視回路と
   を備え、
   前記述語要約値の第１の値が、前記ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットを前記ベクトル述語の前記ビット値が含むとき、前記スパース条件は真であり、
   前記述語要約値の第２の値が、前記ベクトル述語について前記スパース条件が真ではないことを示す、装置。
2. 前記述語要約値の前記第１の値が、前記ベクトル述語の前記ビット値の厳密なサブセットが設定されていることを示し、設定ビットの前記厳密なサブセットが、前記ベクトル述語の最下位ビットを含む連続シーケンスではない、請求項１に記載の装置。
3. 前記述語要約値の前記第２の値が、前記ベクトル述語の前記ビット値の厳密なサブセットが連続シーケンスで設定されていることを示す、請求項１又は請求項２に記載の装置。
4. 前記連続シーケンスが前記ベクトル述語の最下位ビットを含むとき、前記述語監視回路が、前記ベクトル述語に応答して、前記第２の値を有する前記述語要約値を生成する、請求項３に記載の装置。
5. 前記述語監視回路が、前記ベクトル述語に応答して、前記ベクトル述語のビット値が設定されていないときに前記述語要約値の第３の値を有する前記述語要約値を生成し、前記ベクトル述語のすべてのビット値が設定されているときに第４の値を有する前記述語要約値を生成する、請求項１から４までのいずれか一項に記載の装置。
6. 前記述語監視回路が前記述語要約値を２ビット値として生成するように構成される、請求項５に記載の装置。
7. 前記述語要約値が自己由来である、請求項６に記載の装置。
8. 前記述語要約値の前記第３の値が００であり、前記述語要約値の前記第２の値が０１であり、前記述語要約値の前記第１の値が１０であり、前記述語要約値の前記第４の値が１１である、請求項６又は請求項７に記載の装置。
9. 前記述語監視回路が、前記ベクトル述語に応答して、前記ベクトル述語の前記ビット値に応じて第１の述語要約値及び少なくとも１つの追加の述語要約値を生成し、前記第１の述語要約値及び前記少なくとも１つの追加の述語要約値が、前記ベクトル述語の第１の部分及び少なくとも１つの追加の部分に対応する、請求項１から８までのいずれか一項に記載の装置。
10. 前記ベクトル述語の前記第１の部分及び前記少なくとも１つの追加の部分のサイズが同じである、請求項９に記載の装置。
11. 前記ベクトル述語の前記第１の部分及び前記少なくとも１つの追加の部分のサイズが異なる、請求項９に記載の装置。
12. 前記述語監視回路がさらに、前記ベクトル述語に応答して、前記ベクトル述語中の設定ビットのカウントを示す述語カウント値を生成する、請求項１から１１までのいずれか一項に記載の装置。
13. 前記述語監視回路が、カウント命令に応答して、前記ベクトル述語中の設定ビットのカウントを示す前記述語カウント値を返す、請求項１２に記載の装置。
14. 前記述語監視回路がさらに、前記カウント命令に応答して、前記述語要約値を返す、請求項１３に記載の装置。
15. 前記ベクトル処理回路によって実行されるベクトル命令のベクトル命令要約を生成するための、前記ベクトル処理回路に関連するベクトル処理サンプリング回路を備え、前記ベクトル処理サンプリング回路が前記述語監視回路を備える、請求項１から１４までのいずれか一項に記載の装置。
16. 前記ベクトル処理サンプリング回路が、サンプル・トリガ条件に応答して、前記ベクトル命令要約を生成する、請求項１５に記載の装置。
17. 前記述語監視回路が、前記第１の値及び前記第２の値のうちの少なくとも一方を有する前記述語要約値の生成の発生をカウントするための少なくとも１つのカウンタをさらに備える、請求項１から１６までのいずれか一項に記載の装置。
18. 前記述語監視回路が、カウント要約トリガに応答して、前記少なくとも１つのカウンタの少なくとも１つの値を出力する、請求項１７に記載の装置。
19. 設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットでベクトル・データ処理を実行するステップと、
    前記ベクトル述語の前記ビット値に応じて述語要約値を生成するステップと
    を含み、
    前記述語要約値の第１の値が、前記ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットを前記ベクトル述語の前記ビット値が含むとき、前記スパース条件が真であり、
    前記述語要約値の第２の値が、前記ベクトル述語について前記スパース条件が真ではないことを示す、方法。
20. 設定されたベクトル述語のビット値によって決定される複数の並列処理レーンのサブセットでベクトル・データ処理を実行するための手段と、
    前記ベクトル述語の前記ビット値に応じて述語要約値を生成するための手段と
    を備え、
    前記述語要約値の第１の値が、前記ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットを前記ベクトル述語の前記ビット値が含むとき、前記スパース条件が真であり、
    前記述語要約値の第２の値が、前記ベクトル述語について前記スパース条件が真ではないことを示す、装置。
21. 命令実行環境を提供するようにホスト・データ処理装置を制御するためのコンピュータ・プログラムであって、
    複数の並列処理レーンでデータ処理を実行するためのベクトル処理ロジックであって、前記データ処理が、設定されたベクトル述語のビット値によって決定される前記複数の並列処理レーンのサブセットで実行される、ベクトル処理ロジックと、
    前記ベクトル述語に応答して、前記ベクトル述語の前記ビット値に応じて述語要約値を生成する述語監視ロジックと
    を含み、
    前記述語要約値の第１の値が、前記ベクトル述語についてスパース条件が真であることを示し、直後により小さいインデックスのベクトル要素に対応する非設定ビットが続くより大きいインデックスのベクトル要素に対応する設定ビットを前記ベクトル述語の前記ビット値が含むとき、前記スパース条件が真であり、
    前記述語要約値の第２の値が、前記ベクトル述語について前記スパース条件が真ではないことを示す、コンピュータ・プログラム。