JP2016507829A - ワンタイムプログラマブル集積回路セキュリティ - Google Patents

ワンタイムプログラマブル集積回路セキュリティ Download PDF

Info

Publication number
JP2016507829A
JP2016507829A JP2015552880A JP2015552880A JP2016507829A JP 2016507829 A JP2016507829 A JP 2016507829A JP 2015552880 A JP2015552880 A JP 2015552880A JP 2015552880 A JP2015552880 A JP 2015552880A JP 2016507829 A JP2016507829 A JP 2016507829A
Authority
JP
Japan
Prior art keywords
otp memory
memory array
value
failure
occurred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015552880A
Other languages
English (en)
Other versions
JP6050523B2 (ja
JP2016507829A5 (ja
Inventor
アサフ・アシュケナジ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016507829A publication Critical patent/JP2016507829A/ja
Publication of JP2016507829A5 publication Critical patent/JP2016507829A5/ja
Application granted granted Critical
Publication of JP6050523B2 publication Critical patent/JP6050523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

ワンタイムプログラマブル集積回路セキュリティについて説明される。集積回路内のメモリアセットを保護する方法(300)の一例は、複数のOTPメモリアレイ(124、128)の値をサンプルするステップ(320)と、各OTPメモリアレイのサンプル値を他の各OTPメモリアレイのサンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するステップ(340)とを含む。本方法は、比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するステップ(360)と、集積回路をブートするステップ(370)と、障害発生判断によって決定されたメモリ(184、188)へのアクセスによって集積回路を動作させるステップ(380)とをさらに含む。

Description

本発明は、ワンタイムプログラマブル集積回路セキュリティに関する。
集積回路(IC)を含む電子システムは、秘密にし、ハッカー攻撃から保護することをユーザが望むまたはそうする必要があるプロビジョニングされたデータを記憶するために、ICのセキュアメモリ、たとえば、セキュアランダムアクセスメモリ(RAM)を利用することが多い。一般に、プロビジョニングされたデータは、製造後にICメモリに記憶された任意のデータであり得る。セキュアメモリに記憶されたプロビジョニングされたデータは、たとえば、限定はしないが、コード、キー、パスワード、アカウント情報、個人情報、プロプライエタリ情報、および連絡先情報を含むことができる。例示的な電子システム、またはエンドデバイスは、セットトップボックス、パーソナルコンピュータ、ラップトップコンピュータ、ハンドヘルドデバイス、タブレット、およびモデムを含む。セキュアメモリに記憶されたそのようなプロビジョニングされたデータは、セキュアメモリに無許可でアクセスできるように設計されたハッカー攻撃を受けやすい場合がある。セキュアメモリ内のプロビジョニングされたデータを保護するために、システムオンチップ(SoC)ICを含むことができるICは、ハードウェア組込み型セキュリティシーケンスを利用して、ICがハッカー攻撃の対象になっているかどうかを判断することができるセキュリティシステムを内蔵することができる。ICが攻撃された場合、セキュリティシステムは、ICがセキュアメモリおよびセキュアメモリに記憶されたプロビジョニングされたデータへのアクセスをブロックまたは制限することを可能にし得る。
ハードウェア組込み型セキュリティシーケンスは、ワンタイムプログラマブル(OTP)メモリを使用して実装され得る。OTPメモリは、少なくとも1つのOTPメモリデバイスと、限定はしないが、プログラマブルデバイスのプログラムされた状態をサンプルおよびキャプチャするサンプル/キャプチャ回路を含む任意の関連する電子回路とを含む。複数のOTPメモリデバイスおよび関連する電子回路は、OTPメモリアレイを構成する。OTPメモリデバイスは、1回プログラムすることができ、再プログラムすることはできない。OTPメモリデバイスの例はヒューズおよびアンチヒューズである。
例示的なヒューズOTPメモリアレイでは、アレイ内の各ヒューズデバイスは2つの状態のうちの1つで存在することができる。最初のプログラムされていない状態では、ヒューズデバイスは、電流の伝導を可能にする電気的接続の線として機能することができる。プログラミング電圧または電流が印加されると、各ヒューズデバイスをプログラムされた状態に変換することができ、この状態では、ヒューズデバイスは、ヒューズを通る電流の伝導を制限する開回路として機能することができる。プログラミング電圧または電流は、ヒューズを構成するデバイスに依存する。たとえば、ヒューズがトランジスタによって形成されている場合、プログラミング電圧はトランジスタの動作電圧よりもわずかに高い電圧とすることができる。プログラミング電圧は、ヒューズデバイスの電気特性および/またはヒューズデバイスの構成材料を恒久的に変更することができる。値は、アレイ内の個々のヒューズデバイスを選択的にプログラムする、または「焼く(burning)」ことによって、ヒューズOTPメモリアレイにプログラムされ得る。
ヒューズOTPメモリアレイ内のヒューズデバイスの状態の読出しまたはサンプリング中に、各ヒューズは、関連する電子回路によってサンプルおよびキャプチャされ得る「0」または「1」の論理値に対応することができる。たとえば、プログラムされていないヒューズは論理値「0」に対応することができ、プログラムされたヒューズは論理値「1」に対応することができる。まとめると、アレイ内のプログラムされたヒューズデバイスおよびプログラムされていないヒューズデバイスの対応する論理値は、アレイ値を決定することができる。このアレイ値は、ハードウェア組込み型セキュリティシーケンスに対応することができる。
OTPメモリアレイを含むICが製造されるとき、プログラムされていないOTPメモリアレイは、すべてのプログラムされていないデバイスを含み得る。一般に、プログラムされていないOTPメモリアレイを備えるICは「バージンチップ」と呼ばれる。プログラムされていないOTPメモリアレイ内のすべてのプログラマブル要素のサンプル状態は、同じ論理値に対応することができる。たとえば、プログラムされていないOTPデバイスが論理値「0」に対応することができる場合、バージンチップのOTPメモリアレイ内の各プログラマブルデバイスのサンプル状態は「0」とすることができる。この場合、プログラムされていないまたはバージンチップOTPメモリアレイ値はゼロとすることができる。別の例では、プログラムされていないOTPデバイスが論理値「1」に対応することができる場合、バージンチップのOTPメモリアレイ内の各プログラマブルデバイスのサンプル状態は「1」とすることができる。この場合、プログラムされていないまたはバージンチップOTPメモリアレイ値は(2n-1)(たとえば、2のn乗-1)とすることができ、指数nはOTPメモリアレイ内のプログラマブルデバイスの数に等しいビットの数であり、nは1よりも大きいかまたはそれに等しい値を有することができる。
ICへのハッカー攻撃の1つのタイプはグリッチ攻撃として知られている。グリッチ攻撃は、悪意をもって利用され得るIC性能の障害を引き起こし得るIC動作パラメータの物理的な外乱であり得る。物理的な外乱は、たとえば、動作電圧の変動、チップ温度の変化、印加される電界、および付随する電磁放射によって実現され得る。グリッチ攻撃によって生じる例示的な障害として、たとえば、セキュアメモリ、処理ルーチン、および/またはICの任意の他の機能、機能要素、もしくは態様を保護するように設計されたICセキュリティシステムを無効化またはバイパスしようとして、ハードウェア組込み型セキュリティシーケンスがスプーフィングされる可能性がある。
OTPメモリアレイを含むICへの例示的なグリッチ攻撃では、チップの物理的状態が変更される場合があり、その結果、プログラマブルデバイス状態のサンプリング中に、各プログラマブルデバイスの状態に対応する論理値を「0」または「1」と一義的に解釈することができない。グリッチ攻撃によって生じる例示的な障害として、シーケンス、たとえば、セキュリティシーケンスでプログラムされたOTPメモリアレイのサンプルOTPメモリアレイ値は、プログラムされたシーケンスに等しくない場合があり、むしろ、スプーフィングされた値であり得る。上記の例示的な攻撃では、OTPメモリアレイは、ヒューズOTPメモリアレイ、アンチヒューズOTPメモリアレイ、または任意の他のタイプのOTPメモリアレイもしくはデバイスであり得る。
一実施形態では、ICは、サンプルOTPメモリアレイ値を使用して、IC性能の障害が発生したかどうかを判断することによって、セキュアメモリ内のプロビジョニングされたデータを保護することができる。障害が発生したと判断された場合、セキュアメモリへのアクセスが制限またはブロックされ得る。結果として、その後、少なくともグリッチ攻撃を開始したハッカーによってセキュアメモリ内のプロビジョニングされたデータが悪用され得る確率が低減され得る。
本開示による集積回路内のメモリアセットを保護する方法の一例は、複数のOTPメモリアレイの各々の値をサンプルするステップと、各OTPメモリアレイのサンプル値を他の各OTPメモリアレイのサンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するステップと、比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するステップと、集積回路をブートするステップと、障害発生判断によって決定されたメモリへのアクセスによって集積回路を動作させるステップとを含む。
そのような方法の実装形態は、以下の特徴のうちの1つまたは複数を含み得る。障害が発生したかどうかを判断するステップは、少なくとも1つのOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しく、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しくない場合に、障害が発生したと判断するステップを含み得る。障害が発生したかどうかを判断するステップは、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しく、各OTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断するステップを含み得る。プログラムされていないOTPメモリアレイ値はゼロであってもよい。プログラムされていないOTPメモリアレイ値は(2n-1)であってもよく、nはビットの数であり得る。
本方法の例示的な実装形態は、セキュリティ信号の指示を決定するステップを含み得る。セキュリティ信号は、障害が発生しなかったと判断された場合に、セキュア動作モードを示し得る。セキュリティ信号は、障害が発生したと判断された場合に、非セキュア動作モードを示し得る。メモリへのアクセスは、障害が発生したと判断された場合に、セキュアメモリへの制限されたアクセスを含み得る。集積回路をブートするステップは、障害発生判断によって影響され得ない。集積回路はシステムオンチップであり得る。
本開示による集積回路内のメモリアセットを保護する方法の一例は、第1のOTPメモリアレイの値および第2のOTPメモリアレイの値をサンプルするステップと、第1のOTPメモリアレイおよび第2のOTPメモリアレイのサンプル値を互いと、およびプログラムされていないOTPメモリアレイ値と比較するステップと、比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するステップと、集積回路をブートするステップと、障害発生判断によって決定されたメモリへのアクセスによって集積回路を動作させるステップとを含み得る。
そのような方法の実装形態は、以下の特徴のうちの1つまたは複数を含み得る。障害が発生したかどうかを判断するステップは、第1のOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しい場合、または第2のOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しい場合、または第1のOTPメモリアレイと第2のOTPメモリアレイの両方のサンプル値がプログラムされていないOTPメモリアレイ値に等しい場合に、障害が発生したと判断するステップを含み得る。障害が発生したかどうかを判断するステップは、第1のOTPメモリアレイのサンプル値が第2のOTPメモリアレイのサンプル値に等しくない場合に、障害が発生したと判断するステップを含み得る。障害が発生したかどうかを判断するステップは、第1のOTPメモリアレイのサンプル値が第2のOTPメモリアレイのサンプル値に等しく、第1のOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しくなく、第2のOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断するステップを含み得る。プログラムされていないOTPメモリアレイ値はゼロであってもよい。プログラムされていないOTPメモリアレイ値は(2n-1)であってもよく、nはビットの数であり得る。
本方法の例示的な実装形態は、セキュリティ信号の指示を決定するステップを含み得る。セキュリティ信号は、障害が発生しなかったと判断された場合に、セキュア動作モードを示し得る。セキュリティ信号は、障害が発生したと判断された場合に、非セキュア動作モードを示し得る。メモリへのアクセスは、障害が発生したと判断された場合に、セキュアメモリへの制限されたアクセスを含み得る。集積回路をブートするステップは、障害発生判断によって影響され得ない。集積回路はシステムオンチップであり得る。
本開示による集積回路内のメモリアセットを保護するためのシステムの一例は、複数のOTPメモリアレイと、複数のOTPメモリアレイの各々の値をサンプルするように構成された回路と、各OTPメモリアレイのサンプル値を他の各OTPメモリアレイのサンプル値と、およびプログラムされていないOTPメモリアレイ値と比較し、比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するように構成された比較論理ブロックと、集積回路をブートし、障害発生判断によって決定されたメモリへのアクセスによって集積回路を動作させるように構成された少なくとも1つの処理モジュールとを含み得る。
本システムの例示的な実装形態は、少なくとも1つのOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しい場合に、障害が発生したと判断し、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しくない場合に、障害が発生したと判断し、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しく、各OTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断するように構成された比較論理ブロックを含み得る。プログラムされていないOTPメモリアレイ値はゼロであってもよい。プログラムされていないOTPメモリアレイ値は(2n-1)であってもよく、nはビットの数であり得る。
本システムの一例は、セキュリティ信号の指示を決定するように構成された比較論理ブロックを含み得る。セキュリティ信号は、障害が発生しなかったと判断された場合に、セキュア動作モードを示し得る。セキュリティ信号は、障害が発生したと判断された場合に、非セキュア動作モードを示し得る。メモリへのアクセスは、障害が発生したと判断された場合に、セキュアメモリへの制限されたアクセスを含み得る。集積回路をブートするステップは、障害発生判断によって影響され得ない。集積回路はシステムオンチップであり得る。
本開示による集積回路内のメモリアセットを保護するためのシステムの一例は、複数のOTPメモリアレイの各々の値をサンプルするための手段と、複数のOTPメモリアレイのうちの各OTPメモリアレイのサンプル値を複数のOTPメモリアレイのうちの他の各OTPメモリアレイのサンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するための手段と、比較されたサンプル値に基づいて、集積回路性能障害発生を検出するための手段と、集積回路をブートするための手段と、障害発生判断によって決定されたメモリへのアクセスによって集積回路を動作させるための手段とを含み得る。
本システムの例示的な実装形態は、少なくとも1つのOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しい場合に、障害が発生したと判断するステップと、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しくない場合に、障害が発生したと判断するステップと、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しく、各OTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断するステップとを含み得る。プログラムされていないOTPメモリアレイ値はゼロであってもよい。プログラムされていないOTPメモリアレイ値は(2n-1)であってもよく、nはビットの数であり得る。
本システムの一例は、セキュリティ信号の指示を決定するための手段を含み得る。セキュリティ信号は、障害が発生しなかったと判断された場合に、セキュア動作モードを示し得る。セキュリティ信号は、障害が発生したと判断された場合に、非セキュア動作モードを示し得る。メモリへのアクセスは、障害が発生したと判断された場合に、セキュアメモリへの制限されたアクセスを含み得る。集積回路をブートするステップは、障害発生判断によって影響され得ない。集積回路はシステムオンチップであり得る。
本開示によるプロセッサ可読非一時的記憶媒体に常駐するコンピュータプログラム製品の一例は、回路に複数のOTPメモリアレイの各々の値をサンプルさせ、比較論理ブロックに各OTPメモリアレイのサンプル値を他の各OTPメモリアレイのサンプル値と、およびプログラムされていないOTPメモリアレイ値と比較させ、比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断させ、集積回路をブートし、障害発生判断によって決定されたメモリへのアクセスによって集積回路を動作させるための、1つまたは複数のプロセッサによって実行可能なプロセッサ可読命令を含み得る。
本コンピュータプログラム製品の例示的な実装形態は、比較論理ブロックに、少なくとも1つのOTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しい場合に、障害が発生したと判断させ、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しくない場合に、障害が発生したと判断させ、各OTPメモリアレイのサンプル値が他の各OTPメモリアレイのサンプル値に等しく、各OTPメモリアレイのサンプル値がプログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断させるためのプロセッサ可読命令を含み得る。プログラムされていないOTPメモリアレイ値はゼロであってもよい。プログラムされていないOTPメモリアレイ値は(2n-1)であってもよく、nはビットの数であり得る。
本コンピュータプログラム製品の一例は、比較論理ブロックに、セキュリティ信号の指示を決定させるためのプロセッサ可読命令を含み得る。セキュリティ信号は、障害が発生しなかったと判断された場合に、セキュア動作モードを示し得る。セキュリティ信号は、障害が発生したと判断された場合に、非セキュア動作モードを示し得る。メモリへのアクセスは、障害が発生したと判断された場合に、セキュアメモリへの制限されたアクセスを含み得る。集積回路をブートするステップは、障害発生判断によって影響され得ない。集積回路はシステムオンチップであり得る。
本発明の実装形態によれば、以下の機能のうちの1つまたは複数が提供され得る。集積回路へのグリッチ攻撃は、障害が発生したと判断することによって検出され得る。2つ以上のOTPアレイの値は互いと、およびプログラムされていないOTPアレイ値と比較され得る。障害が発生したと比較結果が判断した場合、集積回路内のメモリアセットが保護され得る。集積回路をブートすることは、障害が発生したという判断によって影響されない。本発明自体とともに、本発明のこれらおよび他の機能は、以下の図、詳細な説明および特許請求の範囲を検討した後に、より十分に理解されよう。他の機能が提供されてよく、本開示によるすべての実装形態が、説明する機能のすべてはもちろん、それらのいずれかを提供しなければならないわけではない。さらに、上記で言及された効果が言及されたもの以外の手段によって達成される可能性があり、言及された項目/技法は必ずしも言及された効果を生じるとは限らない。
2つのヒューズOTPメモリアレイを含むSoC内のハードウェア組込み型セキュリティシステムの一実施形態を示すブロック図である。 2つのヒューズOTPメモリアレイを含むハードウェア組込み型セキュリティ方法のためのプロセス図である。 M個のOTPメモリアレイを含むハードウェア組込み型セキュリティ方法のためのプロセス図である。
本発明の実施形態は、ハードウェア組込み型セキュリティシステムを利用して、たとえば、グリッチ攻撃によって引き起こされるSoC性能の障害の発生を検出または判断するための技法を提供する。しかしながら、以下で説明する技法は例示的なものであり、本開示による他の実装形態が可能であるので、本発明を限定するものではない。説明する技法は、方法、装置、またはシステムとして実装され得、コンピュータ可読媒体で具現化され得る。
SoCが電源投入されるかリセットされるときに、ヒューズOTPメモリアレイ値がサンプルされる。ヒューズOTPメモリアレイの値は、プログラムされていないまたはバージンチップヒューズOTPメモリアレイ値とおよび1つまたは複数の他のヒューズOTPメモリアレイの値と比較される。ヒューズOTPメモリアレイ値の各々が等しく、アレイ値がプログラムされていない値に等しくない場合、障害が発生しなかったと判断され、SoCはグリッチ攻撃の対象ではなかったと判断され、セキュリティ信号はセキュア動作モードを示すように設定される。ヒューズOTPメモリアレイのアレイ値がすべて等しくないか、またはアレイ値のうちの少なくとも1つがプログラムされていない値に等しい場合、障害が発生したと判断され、SoCはグリッチ攻撃の対象であったと判断され、セキュリティ信号は非セキュア動作モードを示すように設定される。SoCはセキュア動作モードと非セキュア動作モードの両方についての同じ手順に従ってブートされる。SoCがブートされた後、非セキュア動作モードで、SoCは、セキュリティ信号指示に応答して、セキュアメモリへの制限された、ブロックされた、または他の方法で制御されたアクセス、およびセキュアメモリに記憶された任意のプロビジョニングされたデータによって動作する。セキュア動作モードでは、SoCは、セキュアメモリへのアクセス、およびセキュアメモリに記憶された任意のプロビジョニングされたデータによって動作する。セキュア動作モードでは、セキュアメモリへのアクセスの程度、レベル、またはタイプおよびセキュアメモリに記憶された任意のプロビジョニングされたデータはセキュリティ信号指示に応答して制限されないが、セキュリティ信号指示以外のパラメータに応答して制限され、ブロックされ、または他の方法で制御され得る。この手順は、SoCが電源投入されるかリセットされるたびに繰り返される。
図1を参照すると、SoC内のメモリアセットを保護するためのハードウェア組込み型セキュリティシステム100の一実施形態を示すブロック図が示されている。システム100は例示的なものであり、別のタイプのIC内にあってもよく、SoCに限定されない。システム100は限定的なものではなく、たとえば、構成要素を追加する、削除する、または、並べ替えることによって変更され得る。
システム100は、図1には図示されていない電子システム、またはエンドデバイスの一部であり得る。エンドデバイスは、ICを含む任意の電子システム、たとえば、セットトップボックス、パーソナルコンピュータ、ラップトップコンピュータ、ハンドヘルドデバイス、タブレット、およびモデムであり得る。
一実施形態では、システム100は、OTPメモリアレイブロック120、比較論理ブロック140、処理モジュール170、非セキュアメモリ184、およびセキュアメモリ188を含むことができる。OTPメモリアレイブロック120は、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128の2つのヒューズOTPメモリアレイを含むことができる。ヒューズOTPメモリアレイA 124は、n個のヒューズデバイス121(nは1よりも大きいかまたはそれに等しい整数である)およびサンプル/キャプチャ回路123を含むことができる。同様に、ヒューズOTPメモリアレイB 128は、n個のヒューズデバイス125(nはヒューズOTPメモリアレイA 124と同じ値である)およびサンプル/キャプチャ回路127を含むことができる。図1に示すヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128の構成要素は例示的なものであり、限定的なものではなく、両方のヒューズOTPメモリアレイは図示されていない他の構成要素も含み得る。
サンプル/キャプチャ回路123および127は、n個のヒューズデバイス121および125のプログラムされた/プログラムされていない状態に対応する論理値をそれぞれサンプルおよびキャプチャすることができる。
一実施形態では、プログラムされていないヒューズは「0」の論理値に対応し得、プログラムされたヒューズは「1」の論理値に対応し得る。いくつかの例示的な実装形態では、プログラムされていないヒューズは「1」の論理値に対応し得、プログラムされたヒューズは「0」の論理値に対応し得る。一実施形態では、OTPメモリアレイブロック120は、プログラムされていないヒューズOTPデバイスを「1」の論理値に対応させ、プログラムされたヒューズOTPデバイスを「0」の論理値に対応させ得る、1つまたは複数のインバータデバイスを含み得る。例示的な適用例では、OTPメモリアレイブロック120は、アンチヒューズデバイスまたは任意の他のタイプのOTPデバイスを含み得る。
OTPメモリアレイブロック120は、ビット線バスA 134およびビット線バスB 138の2つのビット線バスを介して比較論理ブロック140に結合され得る。各ビット線バス134および138は、それぞれヒューズOTPメモリアレイ124および128からn個の信号を搬送することができる。n個の信号の各々は、n個のヒューズOTPデバイスのうちの1つのサンプルおよび/またはキャプチャされた論理値に対応することができる。
比較論理ブロックは処理モジュール170に結合され得る。セキュリティ信号160は、電気的接続または信号を伝播するように構成された任意の他のタイプの接続を介して比較論理ブロック140から処理モジュール170に送られ得る。
処理モジュール170は、ランダムアクセスメモリ(RAM)または任意の他のタイプのICメモリを含み得るメモリブロック184および188に結合され得る。メモリブロック184は非セキュアメモリであってもよく、メモリブロック188はセキュアメモリであってもよい。非セキュアメモリ184とセキュアメモリ188の両方はプロビジョニングされたデータを含み得る。
図1に示すシステム100の要素間の接続は例示的なものである。要素間の追加の接続が使用され得る。図1に示す要素と、図1に図示されないが、ハードウェア組込み型セキュリティシステムおよび/またはSoCもしくは他のICに含まれる他の要素との間の接続も存在し得る。図示されない1つまたは複数の他のプロセッサがシステム100に含まれ得る。
システム100のセキュアメモリブロック188、または処理モジュール170がアクセス可能な他のセキュアメモリに記憶され得るプロビジョニングされたデータを保護するために、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128は、チップ製造後に、たとえば、システム100を含む電子システムまたはエンドデバイスの製造中に、同一のセキュリティシーケンスでプログラムされ得る。
一実施形態では、OTPメモリアレイブロック120は、バージンチップのプログラムされていないOTPメモリアレイについて、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128内のすべてのプログラムされていないヒューズデバイスのサンプル状態がすべて「0」の同じ論理値に対応し得るように構成された、ヒューズOTPデバイスを含むことができる。したがって、n個のプログラムされていないヒューズデバイスの場合、ヒューズOTPメモリアレイA 124のサンプル状態はゼロのnビット値に対応し得る。同様に、ヒューズOTPメモリアレイB 128のサンプル状態はゼロのnビット値に対応し得る。特定の例示的な実装形態では、プログラムされていないOTPデバイスのサンプル状態は「1」の論理値に対応し得、プログラムされたOTPデバイスのサンプル状態は「0」の論理値に対応し得る。したがって、そのような例示的な実装形態では、OTPメモリアレイブロック120内の各OTPメモリアレイのサンプルnビット値は、論理値「1」のすべてのnビットに対応する(2n-1)であり得る。nの値によって決定される(2n-1)というこの非ゼロ値は、バージンチップのプログラムされていないOTPメモリアレイ値であり得る。
一実施形態では、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128は、同一のセキュリティシーケンスでプログラムされ得る。セキュリティシーケンスをヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128にプログラムすることは、OTPメモリアレイ内のヒューズを選択的にプログラムすることによって実装され得る。プログラミングの後、ヒューズOTPメモリアレイA 124のサンプルアレイ値はヒューズOTPメモリアレイB 128のサンプルアレイ値と同一であり得る。さらに、サンプルアレイ値はプログラムされていないバージンチップOTPメモリアレイ値に等しくなくてもよい。
一実施形態では、SoCを含むシステム100が電源投入されるかリセットされるとき、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128について、ヒューズOTPメモリアレイA 124のn個のヒューズデバイス121のヒューズ状態およびヒューズOTPメモリアレイB 128のn個のヒューズデバイス125のヒューズ状態が、それぞれサンプル/キャプチャ回路123および127によってサンプルおよびキャプチャされ得る。ヒューズOTPメモリアレイA 124のサンプルアレイ値は、ビット線バスA 134を介して比較論理ブロック140に送られ得る。同様に、ヒューズOTPメモリアレイB 128のサンプルアレイ値は、ビット線バスB 138を介して比較論理ブロック140に送られ得る。
比較論理ブロック140は、デジタル論理回路145を含むことができる。デジタル論理回路145は、限定はしないが、ANDゲート、NANDゲート、ORゲート、NORゲート、XORゲートおよびそれらの任意の組合せを含むことができる。一実施形態では、デジタル論理回路145は、各ヒューズOTPメモリアレイ124および128のサンプル値をプログラムされていないバージンチップアレイ値と比較することができ、ヒューズOTPメモリアレイA 124のサンプル値をヒューズOTPメモリアレイB 128のサンプル値と比較することもできる。これらの比較に基づいて、比較論理ブロック140は、たとえば、グリッチ攻撃による障害が発生したかどうかを判断することができる。
いくつかの実装形態では、各アレイのプログラムされていないバージンチップ値はゼロであり得る。この場合、各ヒューズOTPメモリアレイ124および128のサンプル値がデジタル論理回路145によってゼロと比較され得る。他の例示的な実装形態では、n個の要素の各アレイのプログラムされていないバージンチップ値は(2n-1)であり得る。そのような実装形態では、各ヒューズOTPメモリアレイ124および128のサンプル値は(2n-1)と比較され得る。
特定の実装形態では、比較論理ブロック140は、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128のサンプル値が同一であり、非ゼロである場合に、障害が発生しなかったと判断することができる。この場合、ヒューズOTPメモリアレイA 124とヒューズOTPメモリアレイB 128の両方のサンプル値は、ヒューズOTPメモリアレイA 124とヒューズOTPメモリアレイB 128の両方にプログラムされ得る同一のセキュリティシーケンスに対応し得る。別の特定の実装形態では、比較論理ブロック140は、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128のサンプル値が同一であり、(2n-1)に等しくない場合に、障害が発生しなかったと判断することができる。
一実施形態では、比較論理ブロック140は、ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128のサンプル値が同一でない場合に、障害が発生したと判断することができる。上記で説明したように、たとえば、グリッチ攻撃によって障害が発生した場合、ヒューズOTPメモリアレイA 124および/またはヒューズOTPメモリアレイB 128のサンプル値がスプーフィングされる可能性があり、したがって、同一でもなく、プログラムされたセキュリティシーケンスに等しくもない可能性がある。
特定の実装形態では、比較論理ブロック140は、ヒューズOTPメモリアレイA 124のサンプル値および/またはヒューズOTPメモリアレイB 128のサンプル値がゼロに等しい場合に、障害が発生したと判断することができる。この場合は、バージンチップに対応し得る。
特定の実装形態では、比較論理ブロック140は、ヒューズOTPメモリアレイA 124のサンプル値および/またはヒューズOTPメモリアレイB 128のサンプル値が(2n-1)に対応する場合に、障害が発生したと判断することができる。この場合は、バージンチップに対応し得る。
バージンチップの場合、障害が発生したという判断に関してフォールスポジティブが実現され得る。比較論理ブロック140は、ヒューズOTPメモリアレイのサンプル値についての上記で説明した比較基準に基づいて、たとえば、グリッチ攻撃による障害が、そのような障害または攻撃がない場合でさえ、発生したことを示し得る。たとえば、バージンチップのセキュアメモリは、保護が必要とされるおよび/または所望されるプロビジョニングされたデータを含まないことがあるため、バージンチップのセキュアメモリへのブロックされたまたは制限されたアクセスがチップの動作において重要でなくてもよいので、そのようなフォールスポジティブな結果は軽減される。
障害発生判断に基づいて、比較論理ブロック140は、セキュア動作モードまたは非セキュア動作モードを示すことができるセキュリティ信号160を生成することができる。障害が発生したと比較論理ブロック140が判断した場合、セキュリティ信号160は非セキュア動作モードを示すことができる。バージンチップは障害の発生に関してフォールスポジティブを生成する可能性があるので、セキュリティ信号160はバージンチップの場合に非セキュア動作モードを示すことがある。障害が発生しなかったと比較論理ブロック140が判断した場合、セキュリティ信号160はセキュア動作モードを示すことができる。
セキュリティ信号160は、比較論理ブロック160によって処理モジュール170に送られ得る。一実施形態では、処理モジュール170は、セキュア動作モードまたは非セキュア動作モードのセキュリティ信号指示にかかわらず、同じ処理ルーチンに従ってSoCをブートすることができる。プロセッサをブートするルーチンは、セキュアメモリ188への制限されたまたはブロックされたアクセスによって影響され得ない。特定の適用例では、処理モジュール170はSoCのデバイスまたは機能を試験し得る。プロセッサを試験するルーチンは、セキュアメモリ188への制限されたまたはブロックされたアクセスによって影響され得ない。したがって、少なくともSoCをブートすることおよび試験することは、セキュリティ信号指示によって影響され得ない。
SoCがブートされると、SoCはセキュリティ信号指示によって決定されたメモリへのアクセスによって動作することができる。セキュリティ信号160がセキュア動作モードを示す場合、SoCは、非セキュアメモリ184およびセキュアメモリ188に記憶され得るプロビジョニングされたデータとともに、非セキュアメモリ184、セキュアメモリ188、およびSoC動作で使用される任意の他のメモリにアクセスすることができる。一実施形態では、セキュア動作モードでは、セキュアメモリへのアクセスおよびセキュアメモリに記憶された任意のプロビジョニングされたデータは、無制限であり得る。特定の実施形態では、セキュア動作モードでは、セキュアメモリへのアクセスおよびセキュアメモリに記憶された任意のプロビジョニングされたデータは、セキュリティ信号指示を除くパラメータに応答して制限され、ブロックされ、または他の方法で制御され得る。逆に、セキュリティ信号160が非セキュア動作モードを示す場合、セキュリティ信号指示に応答して、SoCは、セキュアメモリ188に記憶され得るプロビジョニングされたデータとともにセキュアメモリ188へのアクセスを制限またはブロックし得る。
一実施形態では、バージンチップの場合にフォールスポジティブによって生成された非セキュア動作モードのセキュリティ信号指示は、SoCをブートすることおよび試験することに影響を及ぼし得ない。たとえば、バージンチップはセキュアメモリ188にプロビジョニングされたデータを含まないことがあるので、SoC動作中にセキュアメモリ188へのアクセスがないこと、またはセキュアメモリ188への制限されたアクセスは無関係であり得る。
システム100を含む電子システムまたはエンドデバイスの製造中に、セキュリティシーケンスはOTPメモリアレイブロック120にプログラムされ得る。その後、プロビジョニングされたデータがセキュアメモリ188に記憶されると、システム100はプログラムされたセキュリティシーケンスを使用して、たとえば、グリッチ攻撃、ハッカー攻撃、または他の物理的な外乱による障害発生を判断することができる。検出されたまたは判断された障害発生に応答して、システム100は、セキュアメモリ188へのアクセスをブロックまたは制限することによって、セキュアメモリ188およびセキュアメモリ188に記憶され得る任意のプロビジョニングされたデータを保護することができる。
動作時、図1をさらに参照しながら図2を参照すると、システム100を使用するハードウェア組込み型セキュリティ方法200は図示された段階を含んでいる。しかしながら、方法200は例示的なものにすぎず、限定的なものではない。方法200は、たとえば、段階を追加する、削除する、または、並べ替えることによって変更され得る。
方法200は、ヒューズOTPメモリアレイをサンプルすること220、サンプルヒューズOTPメモリアレイ値を比較すること240、障害の発生を判断すること260、SoCをブートすること270、およびSoCを動作させること280を含む。
段階220で、SoCが電源投入されるかリセットされるときに、OTPメモリアレイブロック120の構成要素である(constituent)OTPメモリアレイのヒューズデバイス状態がサンプルおよびキャプチャされる。段階224で、ヒューズOTPメモリアレイA 124のn個のヒューズデバイス121のヒューズ状態が図1に示すサンプル/キャプチャ回路123によってサンプルおよびキャプチャされる。同様に、段階226で、ヒューズOTPメモリアレイB 128のn個のヒューズデバイス125のヒューズ状態が図1に示すサンプル/キャプチャ回路127によってサンプルおよびキャプチャされる。
段階240で、デジタル論理回路145を使用して、ビット線バスA 134およびビット線バスB 138によって比較論理ブロック140に与えられたサンプルヒューズOTPメモリアレイ値が互いとおよびバージンチップまたはプログラムされていないOTPメモリアレイ値と比較される。一実施形態では、ゼロのサンプルアレイ値はバージンチップ値に対応する。いくつかの適用例では、「1」の値のすべてのnビットの場合、(2n-1)のサンプルnビットアレイ値はバージンチップ値に対応する。
段階260で、障害の発生が判断され得る。ヒューズOTPメモリアレイA 124および/またはヒューズOTPメモリアレイB 128のサンプル値がバージンチップを示す場合(すなわち、様々な実施形態では、両方のアレイのすべてのn個のヒューズデバイス121および125について、すべて「1」またはすべて「0」のいずれか)、段階264で、障害が発生したと判断される。このバージンチップの場合、障害検出はフォールスポジティブである。ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128のサンプル値が同一でない場合、段階266で、障害が発生したと判断される。ヒューズOTPメモリアレイA 124およびヒューズOTPメモリアレイB 128のサンプル値が同一であり、バージンチップを示さない場合、段階268で、障害が発生しなかったと判断される。段階264、266、および268は相互排他的であるので、方法200の段階260でこれらの状態のうちの1つのみが存在し得る。
加えて、段階260で、セキュリティ信号160が比較論理ブロック140によって生成され、その結果、セキュリティ信号160の指示は、たとえば、グリッチ攻撃、ハッカー攻撃、または他の物理的な外乱によって引き起こされた障害発生の判断によって決定される。障害が発生したと判断された場合に非セキュア動作モードのセキュリティ信号指示が生成され、障害が発生しなかったと判断された場合にセキュア動作モードのセキュリティ信号指示が生成される。
段階270で、セキュリティ信号160の指示にかかわらず、同じ処理ルーチンを使用して、SoCが処理モジュール170によってブートされる。SoCは、非セキュア動作モードとセキュア動作モードの両方において、同じルーチンまたは手順に従ってブートすることができる。SoCのブートルーチンはセキュアメモリ188へのアクセスを必要としなくてもよい。例示的な実装形態では、SoC構成要素も段階270で試験され得る。試験ルーチンはセキュアメモリ188へのアクセスを必要としなくてもよい。試験ルーチンまたは手順は非セキュア動作モードとセキュア動作モードの両方で同じであり得る。
段階280で、SoCはセキュリティ信号160の指示によって決定されたセキュアメモリ188へのアクセスによって動作する。非セキュア動作モードの場合、SoCはセキュアメモリ188へのブロックされたまたは制限されたアクセスによって動作し、それによって、セキュアメモリ188に記憶され得るプロビジョニングされたデータを保護する。逆に、セキュア動作モードの場合、SoCはセキュアメモリ188へのアクセスおよびセキュアメモリ188に記憶され得るプロビジョニングされたデータによって動作する。一実施形態では、セキュア動作モードでは、セキュアメモリへのアクセスおよびセキュアメモリに記憶された任意のプロビジョニングされたデータは、無制限であり得る。特定の実施形態では、セキュア動作モードでは、セキュアメモリへのアクセスおよびセキュアメモリに記憶された任意のプロビジョニングされたデータは、セキュリティ信号指示を除くパラメータに応答して制限され、ブロックされ、または他の方法で制御され得る。
図1に関して上記で説明したように、ブートルーチンおよび試験ルーチンはセキュアメモリ188へのブロックされたアクセスによって影響され得ないので、バージンチップに関連付けられたフォールスポジティブの負の影響は軽減される。加えて、バージンチップのセキュアメモリ188はプロビジョニングされたデータを含まないことがあり、したがって、セキュアメモリ188へのアクセスがないことはバージンチップには無関係であり得る。
一実施形態では、方法200はSoCが電源投入されるかリセットされるたびに繰り返すことができる。
図1をさらに参照すると、一実施形態では、OTPメモリアレイブロック120は、複数のM個のヒューズOTPメモリアレイおよび関連するサンプル/キャプチャ回路を含むことができ、Mは2よりも大きいかまたはそれに等しい整数である。M個のヒューズOTPメモリアレイの各ヒューズOTPメモリアレイはn個のヒューズデバイスを含むことができ、nは1よりも大きいかまたはそれに等しい整数であり、すべてのM個のヒューズOTPメモリアレイに対して同じ値を有する。特定の適用例では、OTPメモリアレイブロック120は、アンチヒューズOTPデバイスまたは任意の他のタイプのOTPデバイスを利用するM個のOTPメモリアレイを含むことができる。
一実施形態では、OTPメモリアレイブロック120は、M個のビット線バスを介して比較論理ブロック140に結合され得る。各ビット線バスはM個のOTPメモリアレイのうちの1つからn個の信号を搬送することができる。
一実施形態では、比較論理ブロック140のデジタル論理回路145は、M個のヒューズOTPメモリアレイの各々のサンプル値をプログラムされていないバージンチップアレイ値とおよび残りの(M-1)個のヒューズOTPメモリアレイの各々と比較することができる。図1を参照して上記で説明したように、この比較に基づいて、比較論理ブロック140は障害が発生したかどうかを判断することができる。
一実施形態では、比較論理ブロック140は、M個のヒューズOTPメモリアレイのサンプル値が同一であり、バージンチップ値に等しくない場合に、障害が発生しなかったと判断することができる。電子システムまたはエンドデバイスの製造中に、同一のセキュリティシーケンスがすべてのM個のヒューズOTPメモリアレイにプログラムされ得る。障害がない場合、M個のヒューズOTPメモリアレイのサンプル値はすべて、プログラムされたセキュリティシーケンスに等しくなり得る。
いくつかの実装形態では、各アレイのプログラムされていないバージンチップ値はゼロであり得る。この場合、M個のヒューズOTPメモリアレイの各々のサンプル値はデジタル論理回路145によってゼロと比較され得る。他の例示的な実装形態では、各アレイのプログラムされていないバージンチップ値は(2n-1)であり得る。そのような実装形態では、M個のヒューズOTPメモリアレイの各々のサンプル値は(2n-1)と比較され得る。
一実施形態では、比較論理ブロック140は、すべてのM個のヒューズOTPメモリアレイのサンプル値が同一でないすなわち等しくない場合、またはM個のヒューズOTPメモリアレイのうちの少なくとも1つのサンプル値がゼロに等しい場合に、障害が発生したと判断することができる。この後者の場合はバージンチップに対応し得る。上記で説明したように、障害が発生した場合、M個のヒューズOTPメモリアレイのいずれかまたはすべてのサンプル値がスプーフィングされる可能性があり、したがって、同一でもなく、プログラムされたセキュリティシーケンスに等しくもない可能性がある。
一実装形態では、比較論理ブロック140は、M個のヒューズOTPメモリアレイのサンプル値が同一でない場合、またはM個のヒューズOTPメモリアレイのうちの少なくとも1つのサンプル値が(2n-1)に等しい場合に、障害が発生したと判断することができる。この後者の場合はプログラムされていないバージンチップに対応し得る。
動作時、図1をさらに参照しながら図3を参照すると、ハードウェア組込み型セキュリティ方法300は図示された段階を含んでいる。しかしながら、方法300は例示的なものにすぎず、限定的なものではない。方法300は、たとえば、段階を追加する、削除する、または、並べ替えることによって変更され得る。
複数のM個のヒューズOTPメモリアレイおよび関連するサンプル/キャプチャ回路を含む(Mは2よりも大きいかまたはそれに等しい整数である)上記で説明したシステム100の一実施形態を使用してSoCチップでの障害の発生を識別するための方法実施形態300は、方法200に類似し得るが、方法200に依存しなくてもよい。
方法300は、M個のヒューズOTPメモリアレイの値をサンプルすること320、各ヒューズOTPメモリアレイのサンプル値を他の各ヒューズOTPメモリアレイのサンプル値と比較すること340、障害の発生を判断すること360、SoCをブートすること370、およびSoCを動作させること380を含む。
段階320で、SoCが電源投入されるかリセットされるときに、OTPメモリアレイブロック120内のM個のヒューズOTPメモリアレイのn個のヒューズデバイス状態がサンプルおよびキャプチャされ得る。
一実施形態では、段階340で、デジタル論理回路145を使用して、M個のビット線バスによって比較論理ブロック140に与えられたサンプルヒューズOTPメモリアレイ値が互いと、およびプログラムされていないバージンチップOTPメモリアレイ値と比較される。
一実施形態では、段階360で、障害の発生が判断される。M個のヒューズOTPメモリアレイのうちの少なくとも1つのサンプル値がバージンチップを示す場合(すなわち、様々な実施形態では、ゼロのアレイ値または(2n-1)のアレイ値のいずれか)、段階364で、障害が発生したと判断される。バージンチップの場合、障害検出はフォールスポジティブである。M個のヒューズOTPメモリアレイのサンプル値が同一ではなく、バージンチップ値に等しくない場合、段階366で、障害が発生したと判断される。M個のヒューズOTPメモリアレイのサンプル値が同一であり、バージンチップを示さない場合、段階368で、障害が発生しなかったと判断される。段階364、366、および368は相互排他的であるので、方法実施形態300の段階360でこれらの状態のうちの1つのみが存在し得る。
M個のヒューズOTPメモリアレイを利用する方法実施形態300では、段階370および380は、それぞれ図2に示す方法200の段階270および280に関して上記で説明したように進む。
他の実施形態は、本発明の範囲および趣旨の範囲内である。たとえば、ソフトウェアの性質により、上記で説明した機能は、ソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、またはこれらの任意の組合せを使用して実装され得る。機能を実装する機構はまた、機能の一部が異なる物理的ロケーションで実装されるように分散された状態を含む、様々な位置に物理的に位置していてもよい。
情報および信号は、様々な異なる技術および技法のいずれかを使用して表され得ることが、当業者には理解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表され得る。
さらに、本明細書の開示に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることが、当業者には理解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、概してそれらの機能に関して上記で説明した。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、具体的な適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を具体的な適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱をもたらすものと解釈されるべきではない。
本明細書の開示に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明した機能を実施するように設計されたそれらの任意の組合せを用いて実装あるいは実施され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
本明細書の開示に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体はASIC内に存在し得る。ASICはユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末内に個別構成要素として存在し得る。
1つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、または任意のそれらの組合せで実装され得る。機能は、ソフトウェアで実装される場合、1つもしくは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む。記憶媒体は、汎用または専用コンピュータによってアクセスできる任意の利用可能な媒体とすることができる。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令またはデータ構造の形態の所望のプログラムコード手段を搬送または記憶するために使用され得、汎用もしくは専用コンピュータまたは汎用もしくは専用プロセッサによってアクセスされ得る、任意の他の媒体を含み得る。また、任意の接続はコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用する場合、ディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザーディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、およびブルーレイディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生するが、ディスク(disc)は、レーザーで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
本開示の前述の説明は、任意の当業者が本開示を作成または使用できるように提供されている。本開示への様々な修正が当業者には容易に明らかになり、本明細書で定義する一般原理は、本開示の範囲を逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明する例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に一致する最大の範囲を与えられるものである。
さらに、上記の説明は本発明を指すが、この説明は2つ以上の発明を含み得る。
特許請求の範囲を含め、本明細書で使用する場合、特に明記しない限り、機能または動作が項目または条件「に基づく」という文言は、機能または動作が述べられた項目または条件に基づくこと、また、述べられた項目または条件に加えて1つまたは複数の項目および/または条件に基づき得ることを意味する。
100 システム
120 OTPメモリアレイブロック
121 n個のヒューズデバイス
123 サンプル/キャプチャ回路
124 ヒューズOTPメモリアレイA
125 n個のヒューズデバイス
127 サンプル/キャプチャ回路
128 ヒューズOTPメモリアレイB
134 ビット線バスA
138 ビット線バスB
140 比較論理ブロック
145 デジタル論理回路
160 セキュリティ信号
170 処理モジュール
184 非セキュアメモリ
188 セキュアメモリ
200 方法
300 方法

Claims (40)

  1. 集積回路内のメモリアセットを保護する方法(300)であって、
    複数のワンタイムプログラマブル(OTP)メモリアレイ(124、128)の各々の値をサンプルするステップ(320)と、
    前記複数のOTPメモリアレイの各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するステップ(340)と、
    前記比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するステップ(360)と、
    前記集積回路をブートするステップ(370)と、
    前記障害発生判断によって決定されたメモリ(184、188)へのアクセスによって前記集積回路を動作させるステップ(380)と
    を含む方法。
  2. 前記障害が発生したかどうかを判断するステップが、
    少なくとも1つのOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断するステップ(364)と、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断するステップ(366)と、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記障害が発生しなかったと判断するステップ(368)と
    を含む、請求項1に記載の方法。
  3. 前記プログラムされていないOTPメモリアレイ値がゼロである、請求項1に記載の方法。
  4. 前記プログラムされていないOTPメモリアレイ値が(2n-1)であり、nがビットの数である、請求項1に記載の方法。
  5. セキュリティ信号(160)の指示を決定するステップを含み、
    前記障害が発生しなかったと判断された場合に、前記セキュリティ信号(160)がセキュア動作モード(364、366)を示し、
    前記障害が発生したと判断された場合に、前記セキュリティ信号(160)が非セキュア動作モード(368)を示す、
    請求項1に記載の方法。
  6. 前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリ(188)への制限されたアクセスを含む、請求項1に記載の方法。
  7. 前記集積回路をブートするステップが、前記障害発生判断によって影響されない、請求項1に記載の方法。
  8. 前記集積回路がシステムオンチップを含む、請求項1に記載の方法。
  9. 集積回路内のメモリアセットを保護する方法(200)であって、
    第1のワンタイムプログラマブル(OTP)メモリアレイ(124)の値および第2のOTPメモリアレイ(128)の値をサンプルするステップ(220)と、
    前記第1のOTPメモリアレイ(124)および前記第2のOTPメモリアレイ(128)の前記サンプル値を互いと、およびプログラムされていないOTPメモリアレイ値と比較するステップ(240)と、
    前記比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するステップ(260)と、
    前記集積回路をブートするステップ(270)と、
    前記障害発生判断によって決定されたメモリ(184、188)へのアクセスによって前記集積回路を動作させるステップ(280)と
    を含む方法。
  10. 前記障害が発生したかどうかを判断するステップが、
    前記第1のOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合、または前記第2のOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合、または前記第1のOTPメモリアレイと前記第2のOTPメモリアレイの両方の前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断するステップ(264)と、
    前記第1のOTPメモリアレイの前記サンプル値が前記第2のOTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断するステップ(266)と、
    前記第1のOTPメモリアレイの前記のサンプル値が前記第2のOTPメモリアレイの前記サンプル値に等しく、前記第1のOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくなく、前記第2のOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記障害が発生しなかったと判断するステップ(268)と
    を含む、請求項9に記載の方法。
  11. 前記プログラムされていないOTPメモリアレイ値がゼロである、請求項9に記載の方法。
  12. 前記プログラムされていないOTPメモリアレイ値が(2n-1)であり、nがビットの数である、請求項9に記載の方法。
  13. セキュリティ信号(160)の指示を決定するステップを含み、
    前記障害が発生しなかったと判断された場合に、前記セキュリティ信号(160)がセキュア動作モード(264、266)を示し、
    前記障害が発生したと判断された場合に、前記セキュリティ信号(160)が非セキュア動作モード(268)を示す、
    請求項9に記載の方法。
  14. 前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリ(188)への制限されたアクセスを含む、請求項9に記載の方法。
  15. 前記集積回路をブートするステップ(270)が、前記障害発生を検出することによって影響されない、請求項9に記載の方法。
  16. 前記集積回路がシステムオンチップを含む、請求項9に記載の方法。
  17. 集積回路内のメモリアセットを保護するためのシステム(100)であって、
    複数のワンタイムプログラマブル(OTP)メモリアレイ(124、128)と、
    前記複数のOTPメモリアレイ(124、128)の各々の値をサンプルするように構成された回路(123、127)と、
    前記複数のOTPメモリアレイ(124、128)の各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較し、
    前記比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断する
    ように構成された比較論理ブロックと、
    前記集積回路をブートし、
    前記障害発生判断によって決定されたメモリ(184、188)へのアクセスによって前記集積回路を動作させる
    ように構成された少なくとも1つの処理モジュール(170)と
    を含むシステム。
  18. 前記比較論理ブロック(140)が、
    少なくとも1つのOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断し、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断し、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断する
    ように構成される、請求項17に記載のシステム(100)。
  19. 前記プログラムされていないOTPメモリアレイ値がゼロである、請求項17に記載のシステム(100)。
  20. 前記プログラムされていないOTPメモリアレイ値が(2n-1)であり、nがビットの数である、請求項17に記載のシステム(100)。
  21. 前記比較論理ブロック(140)がセキュリティ信号(160)の指示を決定するように構成され、
    前記障害が発生しなかったと判断された場合に、前記セキュリティ信号(160)がセキュア動作モードを示し、
    前記障害が発生したと判断された場合に、前記セキュリティ信号(160)が非セキュア動作モードを示す、
    請求項17に記載のシステム(100)。
  22. 前記障害が発生したと判断された場合に、メモリ(184、188)へのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項17に記載のシステム(100)。
  23. 前記集積回路が前記障害発生判断によって影響されないルーチンによってブートされる、請求項17に記載のシステム(100)。
  24. 前記集積回路がシステムオンチップを含む、請求項17に記載のシステム(100)。
  25. 集積回路内のメモリアセットを保護するためのシステム(100)であって、
    複数のワンタイムプログラマブル(OTP)メモリアレイ(124、128)の各々の値をサンプルするための手段(123、127)と、
    前記複数のOTPメモリアレイ(124、128)の各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するための手段(145)と、
    前記比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断するための手段(140)と、
    前記集積回路をブートするための手段(170)と、
    前記障害発生判断によって決定されたメモリ(184、188)へのアクセスによって前記集積回路を動作させるための手段(170)と
    を含むシステム(100)。
  26. 前記障害が発生したかどうかを判断するステップが、
    少なくとも1つのOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断するステップと、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断するステップと、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記障害が発生しなかったと判断するステップと
    を含む、請求項25に記載のシステム(100)。
  27. 前記プログラムされていないOTPメモリアレイ値がゼロである、請求項25に記載のシステム(100)。
  28. 前記プログラムされていないOTPメモリアレイ値が(2n-1)であり、nがビットの数である、請求項25に記載のシステム(100)。
  29. セキュリティ信号(160)の指示を決定するための手段を含み、
    前記障害が発生しなかったと判断された場合に、前記セキュリティ信号(160)がセキュア動作モードを示し、
    前記障害が発生したと判断された場合に、前記セキュリティ信号(160)が非セキュア動作モードを示す、
    請求項25に記載のシステム(100)。
  30. 前記障害が発生したと判断された場合に、メモリ(184、188)へのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項25に記載のシステム(100)。
  31. 前記集積回路をブートするステップが、前記障害発生判断によって影響されない、請求項25に記載のシステム(100)。
  32. 前記集積回路がシステムオンチップを含む、請求項25に記載のシステム(100)。
  33. プロセッサ可読非一時的記憶媒体に常駐し、1つまたは複数のプロセッサによって実行可能なプロセッサ可読命令を含むコンピュータプログラム製品であって、前記プロセッサ可読命令が、
    回路(123、127)に複数のワンタイムプログラマブル(OTP)メモリアレイ(124、128)の各々の値をサンプルさせ、
    比較論理ブロック(140)に、
    前記複数のOTPメモリアレイ(124、128)の各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較させ、
    前記比較されたサンプル値に基づいて、集積回路性能障害が発生したかどうかを判断させ、
    前記集積回路をブートし、
    前記障害発生判断によって決定されたメモリ(184、188)へのアクセスによって前記集積回路を動作させる
    ためのものである、コンピュータプログラム製品。
  34. 前記比較論理ブロック(140)に、
    少なくとも1つのOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断させ、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断させ、
    各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断させる
    ためのプロセッサ可読命令を含む、請求項33に記載のコンピュータプログラム製品。
  35. 前記プログラムされていないOTPメモリアレイ値がゼロである、請求項33に記載のコンピュータプログラム製品。
  36. 前記プログラムされていないOTPメモリアレイ値が(2n-1)であり、nがビットの数である、請求項33に記載のコンピュータプログラム製品。
  37. 前記比較論理ブロック(140)にセキュリティ信号(160)の指示を決定させるためのプロセッサ可読命令を含み、
    前記障害が発生しなかったと判断された場合に、前記セキュリティ信号(160)がセキュア動作モードを示し、
    前記障害が発生したと判断された場合に、前記セキュリティ信号(160)が非セキュア動作モードを示す、
    請求項33に記載のコンピュータプログラム製品。
  38. 前記障害が発生したと判断された場合に、メモリ(184、188)へのアクセスが、セキュアメモリ(188)への制限されたアクセスを含む、請求項33に記載のコンピュータプログラム製品。
  39. 前記集積回路が前記障害発生判断によって影響されないルーチンによってブートされる、請求項33に記載のコンピュータプログラム製品。
  40. 前記集積回路がシステムオンチップを含む、請求項33に記載のコンピュータプログラム製品。
JP2015552880A 2013-01-14 2014-01-14 ワンタイムプログラマブル集積回路セキュリティ Active JP6050523B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/741,248 US9262259B2 (en) 2013-01-14 2013-01-14 One-time programmable integrated circuit security
US13/741,248 2013-01-14
PCT/US2014/011412 WO2014110550A1 (en) 2013-01-14 2014-01-14 One-time programmable integrated circuit security

Publications (3)

Publication Number Publication Date
JP2016507829A true JP2016507829A (ja) 2016-03-10
JP2016507829A5 JP2016507829A5 (ja) 2016-05-26
JP6050523B2 JP6050523B2 (ja) 2016-12-21

Family

ID=50073447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552880A Active JP6050523B2 (ja) 2013-01-14 2014-01-14 ワンタイムプログラマブル集積回路セキュリティ

Country Status (7)

Country Link
US (1) US9262259B2 (ja)
EP (1) EP2943908B1 (ja)
JP (1) JP6050523B2 (ja)
KR (1) KR101727678B1 (ja)
CN (1) CN104903911B (ja)
TW (1) TWI509405B (ja)
WO (1) WO2014110550A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9262259B2 (en) * 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security
KR102132247B1 (ko) * 2014-04-03 2020-07-13 에스케이하이닉스 주식회사 원-타임 프로그램 메모리
US10095889B2 (en) * 2016-03-04 2018-10-09 Altera Corporation Techniques for protecting security features of integrated circuits
US10296738B2 (en) * 2017-05-03 2019-05-21 Nuvoton Technology Corporation Secure integrated-circuit state management
US20190050570A1 (en) * 2017-08-14 2019-02-14 Qualcomm Incorporated Computer resource access control based on the state of a non-accessing component
US10659054B2 (en) 2018-02-23 2020-05-19 Nxp B.V. Trusted monotonic counter using internal and external non-volatile memory
WO2020086087A1 (en) * 2018-10-25 2020-04-30 Hewlett-Packard Development Company, L.P. Integrated circuit(s) with anti-glitch canary circuit(s)
CN109977049B (zh) * 2019-03-01 2020-06-23 京微齐力(深圳)科技有限公司 一种控制器及方法、系统
CN112673263B (zh) * 2019-08-15 2023-05-12 深圳市汇顶科技股份有限公司 毛刺信号检测电路、安全芯片和电子设备
US11977662B2 (en) * 2020-04-30 2024-05-07 Dell Products, L.P. One-time programmable features for storage devices
CN112181896B (zh) * 2020-09-25 2024-03-29 加特兰微电子科技(上海)有限公司 运行控制设备、集成电路、无线电器件以及设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211754A (ja) * 1985-03-04 1986-09-19 ラティス・セミコンダクター・コーポレイション プログラム可能な論理装置のためのプログラム可能なデータ保護回路
JPH05189987A (ja) * 1991-08-02 1993-07-30 Motorola Inc データ処理システムにおける漸進的にプログラム可能な不揮発性メモリおよびその漸進的なプログラム方法
JP2003263618A (ja) * 2001-12-19 2003-09-19 Koninkl Philips Electronics Nv Ｎｖヒューズ認証方法および装置、認証用コンピュータプログラム製品および認証用プログラムを記憶したコンピュータ読取可能な記憶媒体
US6944083B2 (en) * 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US7398554B1 (en) * 2002-04-02 2008-07-08 Winbond Electronics Corporation Secure lock mechanism based on a lock word
US20100250943A1 (en) * 2009-03-27 2010-09-30 International Business Machines Corporation Method for security in electronically fused encryption keys
JP2011204319A (ja) * 2010-03-25 2011-10-13 Sharp Corp 半導体集積回路および電子機器
JP2011210316A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びヒューズ回路の状態判定方法
US20140140162A1 (en) * 2012-11-19 2014-05-22 Qualcomm Incorporated Memory cell array with reserved sector for storing configuration information
US9262259B2 (en) * 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
KR100440451B1 (ko) 2002-05-31 2004-07-14 삼성전자주식회사 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법
US6707696B1 (en) 2003-05-15 2004-03-16 Broadcom Corporation Hacker-proof one time programmable memory
US8112618B2 (en) 2004-04-08 2012-02-07 Texas Instruments Incorporated Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making
US7102951B2 (en) 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
US7818584B1 (en) 2005-01-25 2010-10-19 Altera Corporation One-time programmable memories for key storage
US20080086781A1 (en) 2006-10-06 2008-04-10 Stephane Rodgers Method and system for glitch protection in a secure system
US7917788B2 (en) 2006-11-01 2011-03-29 Freescale Semiconductor, Inc. SOC with low power and performance modes
US7593248B2 (en) 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
US8046571B1 (en) 2006-12-18 2011-10-25 Marvell International Ltd. System-on-a-chip (SoC) security using one-time programmable memories
GB2446658B (en) 2007-02-19 2011-06-08 Advanced Risc Mach Ltd Hibernating a processing apparatus for processing secure data
US8150039B2 (en) 2008-04-15 2012-04-03 Apple Inc. Single security model in booting a computing device
US8594333B2 (en) 2008-09-05 2013-11-26 Vixs Systems, Inc Secure key access with one-time programmable memory and applications thereof
US7969179B2 (en) 2009-03-31 2011-06-28 Freescale Semiconductor, Inc. Method and apparatus for increasing security in a system using an integrated circuit
US9111098B2 (en) 2009-07-10 2015-08-18 Certicom Corp. System and method for managing electronic assets
JP5337121B2 (ja) * 2009-09-17 2013-11-06 株式会社東芝 不揮発性半導体記憶装置
US8261011B2 (en) * 2009-10-29 2012-09-04 Freescale Semiconductor, Inc. One-time programmable memory device and methods thereof
WO2011119985A2 (en) 2010-03-26 2011-09-29 Maxlinear, Inc. Firmware authentication and deciphering for secure tv receiver
US8547736B2 (en) 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
GB2483907A (en) 2010-09-24 2012-03-28 Advanced Risc Mach Ltd Privilege level switching for data processing circuitry when in a debug mode
US8613074B2 (en) 2010-09-30 2013-12-17 Micron Technology, Inc. Security protection for memory content of processor main memory
CN103187095B (zh) * 2011-12-30 2017-03-08 联芯科技有限公司 efuse模块的控制方法及带efuse模块的芯片
CN103035077A (zh) * 2012-11-29 2013-04-10 深圳市新国都技术股份有限公司 一种pos机数据信息保护电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211754A (ja) * 1985-03-04 1986-09-19 ラティス・セミコンダクター・コーポレイション プログラム可能な論理装置のためのプログラム可能なデータ保護回路
JPH05189987A (ja) * 1991-08-02 1993-07-30 Motorola Inc データ処理システムにおける漸進的にプログラム可能な不揮発性メモリおよびその漸進的なプログラム方法
JP2003263618A (ja) * 2001-12-19 2003-09-19 Koninkl Philips Electronics Nv Ｎｖヒューズ認証方法および装置、認証用コンピュータプログラム製品および認証用プログラムを記憶したコンピュータ読取可能な記憶媒体
US7398554B1 (en) * 2002-04-02 2008-07-08 Winbond Electronics Corporation Secure lock mechanism based on a lock word
US6944083B2 (en) * 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US20100250943A1 (en) * 2009-03-27 2010-09-30 International Business Machines Corporation Method for security in electronically fused encryption keys
JP2011204319A (ja) * 2010-03-25 2011-10-13 Sharp Corp 半導体集積回路および電子機器
JP2011210316A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びヒューズ回路の状態判定方法
US20140140162A1 (en) * 2012-11-19 2014-05-22 Qualcomm Incorporated Memory cell array with reserved sector for storing configuration information
US9262259B2 (en) * 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security

Also Published As

Publication number Publication date
KR101727678B1 (ko) 2017-04-17
CN104903911B (zh) 2017-05-10
JP6050523B2 (ja) 2016-12-21
US9262259B2 (en) 2016-02-16
US20140201607A1 (en) 2014-07-17
CN104903911A (zh) 2015-09-09
TW201439748A (zh) 2014-10-16
EP2943908B1 (en) 2017-07-05
EP2943908A1 (en) 2015-11-18
TWI509405B (zh) 2015-11-21
WO2014110550A1 (en) 2014-07-17
KR20150106431A (ko) 2015-09-21

Similar Documents

Publication Publication Date Title
JP6050523B2 (ja) ワンタイムプログラマブル集積回路セキュリティ
US10284368B2 (en) Secure key storage
US9523736B2 (en) Detection of fault injection attacks using high-fanout networks
US10205747B2 (en) Protection for computing systems from revoked system updates
US20190278932A1 (en) Techniques to protect fuses against non-destructive attacks
TWI625627B (zh) 管理安全性積體電路狀態之裝置及其方法
US10339979B2 (en) Secure protection block and function block system and method
EP3407535A1 (en) Apparatus for generating identification key and management method thereof
EP3987423B1 (en) Undefined lifecycle state identifier for managing security of an integrated circuit device
KR20150094178A (ko) 보안 장치 및 보안 장치의 제어 방법
EP3044721B1 (en) Automatic pairing of io devices with hardware secure elements
KR102170395B1 (ko) 상호 보완적인 응답을 갖는 물리적 복제 방지 기능 회로에 적용 가능한 응답 결정 시간을 이용한 응답 신호의 불안정성을 감지하는 장치 및 방법
CN112685754A (zh) 一种调试接口的解锁电路及解锁方法
US9747471B2 (en) Secure switch between modes
JP2017146777A (ja) 集積回路の正常化方法、正常化回路、及び集積回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160323

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160323

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161124

R150 Certificate of patent or registration of utility model

Ref document number: 6050523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250