JP2016221881A - 画像形成装置及び画像形成方法 - Google Patents

Abstract

【課題】２値データとして出力される画像データに対して現画像により忠実な面積階調を実現すること。【解決手段】画像データに含まれる２値を超える値を持つ多値表現の画素の階調に基づいて、各々の多値表現の画素の階調を、点灯画素数を調整した２値表現の画素の集合に変換する変換部と、２値表現の画素の集合に含まれるエッジを滑らかにするエッジ処理部と、エッジを滑らかにした２値表現の画素の集合を出力する出力部と、を有する画像形成装置が開示される。【選択図】図１

Description

本発明は、画像形成装置及び画像形成方法に関する。

入力された画像データを補正し、補正した画像データを出力側の画像フォーマットに応じてデータ変換した上で、ラインヘッドに出力する画像形成装置がある。例えば、画像形成装置は、６００×６００ｄｐｉの多値の画像フォーマットの画像データに対してエッジ補正、トリミング補正、スキュー補正等の補正を行う。画像形成装置は、１２００×２４００ｄｐｉのようなＬＥＤＡ（LED Array）に対応する高解像度の２値の画像フォーマットで、補正後の画像データをＬＥＤＡから出力する。

例えば、入力画像を主走査ライン毎に複数ライン分記憶し、ＬＥＤＡの主走査方向の位置に応じた副走査方向の位置ずれ値を取得し、Ｎ倍の解像度に対応したサブライン周期をカウントしているカウンタからサブライン周期のカウント値を取得し、サブライン周期のカウント値から位置ずれ値を差し引いた値に基づき、異なる主走査ラインを選択する技術が知られている（例えば、特許文献１）。

また、入力された画像データを２値データに変換してから位置ずれ補正を行い、位置ずれ補正後の２値データをラインバッファにライトし、ラインバッファの同じアドレスで複数回リードすることで高解像度化した後に画像補正を行う技術が知られている（例えば、特許文献２）。

しかしながら、従来の技術では、２値データとして出力される画像データに対して現画像により忠実な面積階調を実現できていなかった。

例えば、高解像度で出力側のＬＥＤＡから画像データを出力する場合、各々のＬＥＤが形成する画素サイズよりＬＥＤのビーム径の方が大きいため、各々のＬＥＤのサイズよりもビーム径の方が大きいため、発光画素から出力されたビームが隣の白画素の領域まで及び、面積階調の精度が低下することがある。なお、白画素とは、消灯している画素を示す。

また、入力された多値の画像データに対して、ディザリング処理、エッジ処理、階調補正、パターン重畳等の補正を行う過程で、入力された画像データに施されている階調表現が損なわれる場合がある。

このため、２値データとして出力される画像データに対して現画像により忠実な面積階調が実現できていなかった。

そこで、本発明では、２値データとして出力される画像データに対して現画像により忠実な面積階調を実現することを目的とする。

実施形態では、画像データに含まれる２値を超える値を持つ多値表現の画素の階調に基づいて、各々の多値表現の画素の階調を、点灯画素数を調整した２値表現の画素の集合に変換する変換部と、前記２値表現の画素の集合に含まれるエッジを滑らかにするエッジ処理部と、前記エッジを滑らかにした２値表現の画素の集合を出力する出力部と、を有する画像形成装置が開示される。

２値データとして出力される画像データに対して現画像により忠実な面積階調を実現することができる。

ＬＥＤＡ書込み制御システムの構成例を示す図である。 面積階調補正の第１の例を説明する図である。 面積階調補正の第２の例を説明する図である。 面積階調補正を説明する図である。 面積階調補正による副作用を説明する第１の図である。 エッジ補正の第１の例を示す図である。 面積階調補正による副作用を説明する第２の図である。 エッジ補正の第２の例を示す図である。 ４倍密動作時のＬＥＤＡ書込みの画像転送制御の例を説明する図である。 ２倍密動作時のＬＥＤＡ書込みの画像転送制御の例を説明する図である。 １倍密動作時のＬＥＤＡ書込みの画像転送制御の例を説明する図である。

以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することによって重複した説明を省く。

［第１実施形態］
図１は、ＬＥＤＡ書込み制御システム１の構成例を示す図である。ＬＥＤＡ書込み制御システム１は、ＣＴＬ（Controller）１０と、ページメモリ２０と、画像展開部３０と、ＣＰＵ４０と、外部メモリ５０と、ＬＥＤＡ（Ｂｋ（Black））６０ａと、ＬＥＤＡ（Ｍａ（Magenta））６０ｂと、ＬＥＤＡ（Ｃｙ（Cyan））６０ｃと、ＬＥＤＡ（Ｙｅ（Yellow））６０ｄと、プロッタ制御部１００とを有する。なお、以下では、ＬＥＤＡ６０ａ、ＬＥＤＡ６０ｂ、ＬＥＤＡ６０ｃ及びＬＥＤＡ６０ｄのうちの一つを示す場合にＬＥＤＡ６０と示す。

プロッタ制御部１００は、階調表現がなされた多値の画像データを２値の画像データに変換してＬＥＤＡ６０ａ、ＬＥＤＡ６０ｂ、ＬＥＤＡ６０ｃ及びＬＥＤＡ６０ｄに転送する。プロッタ制御部１００は、ビデオ入力部１０１と、パラメータ制御部１０２と、ラインクリア信号生成部１０３と、ラインメモリ１０４と、画像処理部１０５と、画素カウント部１０６と、ラインメモリ群１０７と、スキュー補正部１０８と、補正データ生成部１０９とを有する。また、パラメータ制御部１０２は、ビデオ入力部１０２ａを有する。

ＰＣ２００は、プリンタドライバを用いてＧＩＦ又はＪＰＥＧ等の画像ファイルをＣＴＬ１０に送信する。ＣＴＬ１０は、受信した画像ファイルをビットマップデータ等の画像データに変換して画像展開部３０に転送する。

画像展開部３０は、ビデオ入力部１０１と相互に通信することで画像データをプロッタ制御部１００に転送する。具体的には、画像展開部３０は、ビデオ入力部１０１からＭＦＳＹＮＣ信号が出力された後、ＭＬＳＹＮＣ信号が出力される度に１ライン分ずつ画像データをプロッタ制御部１００に転送する。なお、ＭＦＳＹＮＣ信号は、ページ先端を示すパルス式の同期信号である。また、ＭＬＳＹＮＣ信号は、ライン先端を示すパルス式の同期信号である。

また、画像展開部３０は、色毎（ブラック、マゼンダ、シアン及びイエロー）に、ＭＬＳＹＮＣ信号が出力されるタイミングに合わせて１ライン分の画像データをビデオ入力部１０１に転送する。なお、画像展開部３０は、ブラック、マゼンダ、シアン及びイエロー以外の色の画像データをビデオ入力部１０１に転送してもよい。

ＣＰＵ４０は、外部メモリ５０を参照して画像形成の準備の完了を検知した場合に、スタートトリガ信号を生成してパラメータ制御部１０２に送信する。

パラメータ制御部１０２内のビデオ入力部１０２ａは、ＣＰＵ４０から受信したスタートトリガ信号に基づいてスタートトリガを生成する。

また、パラメータ制御部１０２は、各機能部を制御するためのパラメータをメモリに記憶し、パラメータを各機能部に送信する機能を有する。なお、ＣＰＵ４０は、当該メモリに記憶されているパラメータを変更することができる。

ラインクリア信号生成部１０３は、パラメータ制御部１０２によって設定された周期及び位相の設定値に応じたタイミングで、ＬＥＤＡ６０から出力される色毎に所定の時間差を設けつつ、ラインクリア信号を生成してビデオ入力部１０１に送信する。例えば、ラインクリア信号生成部１０３は、ブラックに係るラインクリア信号、マゼンダに係るラインクリア信号、シアンに係るラインクリア信号、イエローに係るラインクリア信号の順に生成し、各々のラインクリア信号をビデオ入力部１０１に送信する。

パラメータ制御部１０２内のビデオ入力部１０２ａにおいてスタートトリガが生成された場合に、ビデオ入力部１０１は、当該スタートトリガをスタートトリガ信号として用いて、スタートトリガを生成する。

続いて、ビデオ入力部１０１は、生成したスタートトリガを起点として色毎（ブラック、マゼンダ、シアン、イエロー）にＭＦＳＹＮＣ信号及びＭＬＳＹＮＣ信号を生成して、画像展開部３０に送信する。これにより、ビデオ入力部１０１は、ＭＦＳＹＮＣ信号及びＭＬＳＹＮＣ信号を送信したタイミングに応じて、順次、画像展開部３０から色毎に１ライン分の画像データを受信することになる。

なお、各色のラインクリア信号が送信されるタイミングでスタートトリガが生成されると、画像展開部３０及びビデオ入力部１０１間における画像データの転送が不安定になる場合がある。そこで、ビデオ入力部１０１は、各色のラインクリア信号が送信されるタイミングにスタートトリガが生成されないように、スタートトリガを生成するタイミングを制御している。

ビデオ入力部１０１は、画像展開部３０から送信された１ライン分の画像データをラインメモリ１０４にライトする。続いて、ビデオ入力部１０１は、ラインメモリ１０４内に含まれる各々の画素データを１画素ずつリードする。ビデオ入力部１０１は、画像展開部３０が画像データの解像度とＬＥＤＡ６０書込み画像の解像度との比率（比率は、主走査方向にｍ、副走査方向にｎとする。）に基づいて、リードした画素データを主走査方向にｍ画素分コピーし、さらに副走査方向にｎ画素分コピーすることで、ｍ×ｎ画素の集合とする。以下では、画像データに含まれる各々の画素を、主走査方向及び副走査方向に画素データをコピーする処理を倍密処理と呼ぶ。また、倍密処理で、１つの画素データをｎ画素分にコピーすることをｎ倍密と呼ぶ。

例えば、画像展開部３０の画像データの解像度が６００×６００ｄｐｉであり、ＬＥＤＡ６０の書込み画像の解像度が１２００×２４００ｄｐｉである場合、ビデオ入力部１０１は、次の手順で倍密処理を行う。まず、ビデオ入力部１０１は、ラインメモリ１０４から画素データをリードする。ＬＥＤＡ書込み画像の主走査方向の解像度を、画像展開部３０の画像データの主走査方向の解像度で除算した値は「2」となる。また、ＬＥＤＡ書込み画像の副走査方向の解像度を、画像展開部３０の画像データの副走査方向の解像度で除算した値は「4」となる。ビデオ入力部１０１は、ラインメモリ１０４からリードした１画素を主走査方向に２画素分にコピーし、さらに副走査方向に４画素分にコピーする。すなわち、ビデオ入力部１０１は、ラインメモリ１０４からリードした１画素を８画素分にコピーする。

なお、倍密処理の方法は、上記に限定されない。例えば、ラインメモリ１０４内の同じアドレスに記録された画素を８回読込むことで、ラインメモリ１０４にライトされた１画素を８画素分にコピーしてもよい。

続いて、ビデオ入力部１０１は、倍密処理後の画素データに対して面積階調補正を行う。面積階調補正とは、入力側の１画素の座標に対応する出力側の複数の画素を用いて疑似的に階調表現を行う補正である。

例えば、入力側の画像展開部３０のデータフォーマットが６００×６００ｄｐｉで１画素が４ビットであり、出力側のＬＥＤＡ６０ａ〜６０ｄのデータフォーマットが１２００×２４００ｄｐｉで１画素が１ビットであるものとする。入力側の１画素は、１６段階の階調表現が可能である。また出力側で０〜８までの９段階の階調表現が可能である。

かかる場合にビデオ入力部１０１は、主走査方向に２倍密、副走査方向に４倍密の倍密処理を行う。入力側の１画素に対して出力側８画素（主走査方向２画素、副走査方向４画素）が対応することになる。

例えば、ビデオ入力部１０１は、入力側の１画素に対して出力側の８画素が対応するので、入力側の１画素の階調数が８（最大１６）である場合、出力側の４画素を点灯させる。

ビデオ入力部１０１は、面積階調補正を行った後の画素の集合を画像処理部１０５に送信する。

画像処理部１０５は、受信した画素の集合に対し、最初にエッジ補正（１）を行う。続いて、画像処理部１０５は、トリミング補正（２）及び内部パターン重畳（３）等の画像データ処理を行う。以下、それぞれの画像データ処理について説明する。

エッジ補正（１）とは、画像データからエッジを検出し、滑らかにする補正である。面積階調補正後の画像データにエッジが発生する場合がある。画像処理部１０５は、面積階調補正後にエッジ補正を行うことで、面積階調補正した際に画像データに生じたエッジを滑らかにすることができる。

具体的には、画像処理部１０５は、主走査方向４画素、副走査方向４画素のマトリクス単位でパターンマッチングを行う。入力された画像データの主走査方向２画素、副走査方向２画素に対して、１画素の深度を面積階調の段階数９とした場合、６５８１（９^４）通りの組み合わせとなる。なお、全てのパターンマッチングの組み合わせに対応するテーブルを用意しなくてもよい。

副走査方向に白画素に隣接する発光画素が主走査方向に白画素に隣接する発光画素に比べて、当該白画素に及ぼす副作用が少ない点を考慮し、副走査方向よりも主走査方向の画素数を多くしたパターンマッチングの組み合わせテーブルを用意するようにしてもよい。具体的には、副走査方向を１画素、主走査方向を複数画素としたパターンマッチングの組み合わせテーブルを用意するようにしてもよい。

例えば、入力された画像データの主走査方向２画素、副走査方向１画素に対応する８１通りのパターンマッチングの組み合わせテーブルを用意するようにしてもよい。これにより、よりテーブルに保持するパターン数を少なくすることができる。

画像処理部１０５は、パターンマッチングの組み合わせテーブルに基づいて、主走査方向４画素、副走査方向４画素のマトリクス単位でパターンマッチングを行い、エッジ補正を行う。例えば、主走査方向２画素、副走査方向１画素に対応する８１通りのパターンマッチングの組み合わせテーブルが用意されている場合、画像処理部１０５は、主走査方向４画素、副走査方向４画素を取得し、主走査方向２画素、副走査方向１画素単位で上側と下側で２回マッチングを行う。なお、エッジ補正の具体例については後述する。

トリミング補正（２）とは、画像データの不要な部分を削除する補正である。画像処理部１０５は、例えば、主走査方向にトリミング補正を行い、トリミング境界をチップの境界と一致させる。また、画像処理部１０５は、例えば、ＬＥＤＡの発光画素数よりも大きい画像データをトリミング補正することでＬＥＤＡに最適化した画像データを生成する。

内部パターン重畳（３）とは、テストパターン、偽造防止用パターン及び調整用パターンなどのパターン画像を画像データに重畳させる補正である。調整用パターンには、濃度調整用パターン、色ずれ補正用パターン、ブレード捲れ回避用パターンなどがある。画像処理部１０５は、ＬＥＤＡの解像度に一致させて各パターンを生成し、画像データに重畳させることでＬＥＤＡに最適化した画像データを生成する。

なお、画像処理部１０５は、画像データをジャギー補正する場合、不図示のラインメモリを使用して補正を行ってもよい。

画像処理部１０５は、画像処理した画像データをスキュー補正用のラインメモリ群１０７にライトする。画像処理部１０５は、スキュー補正用のラインメモリの１アドレスにＭｂｉｔ記録できる場合、１アドレスにＭ画素分の画像データをライトする。これにより、出力側のデータフォーマットで画像データを最小限のメモリで記録することができる。

画素カウント部１０６は、画像データ処理後の画像データに含まれる画素数をカウントする。例えば、ＣＰＵ４０は、画素カウント部１０６においてカウントされた画素数に応じて、利用者に請求する課金額を算出してもよい。

スキュー補正部１０８は、スキュー補正用のラインメモリ群１０７に記録された画像データを、画像データの位置に応じてリードするラインメモリを切り替えることでスキュー補正を行う。具体的には、スキュー補正部１０８は、画像データの位置に応じて、次にリードするラインメモリのアドレスを特定する。続いて、スキュー補正部１０８は、Ｍ個のメモリリード回路を用いて、当該アドレスに格納されているＭｂｉｔの画像データをリードする。続いて、スキュー補正部１０８は、リードしたＭｂｉｔの画像データを補正データ生成部１０９に転送する。

なお、スキュー補正部１０８は、補正データ生成部１０９におけるＬＥＤＡ６０の書込み制御クロック周波数と同じクロック周波数でスキュー補正用のラインメモリをリードして、リードした画像データを補正データ生成部１０９に転送してもよい。これにより、スキュー補正を行う速度をＬＥＤＡ６０ａ、ＬＥＤＡ６０ｂ、ＬＥＤＡ６０ｃ及びＬＥＤＡ６０ｄの書込み速度に合わせることができる。

補正データ生成部１０９は、ＬＥＤＡ点灯形態に応じて、受信した画像データを配列変換した後、ＬＥＤＡ（Ｂｋ）６０ａ、ＬＥＤＡ（Ｍａ）６０ｂ、ＬＥＤＡ（Ｃｙ）６０ｃ及びＬＥＤＡ（Ｙｅ）６０ｄにそれぞれ転送する。ＬＥＤＡ（Ｂｋ）６０ａ、ＬＥＤＡ（Ｍａ）６０ｂ、ＬＥＤＡ（Ｃｙ）６０ｃ及びＬＥＤＡ（Ｙｅ）６０ｄは、配列変換された画像データに基づいて点灯する。

図２は、面積階調補正の第１の例を説明する図である。入力される画像データのデータフォーマットが６００×６００ｄｐｉで、ＬＥＤＡの主走査方向の書込み解像度が６００ｄｐｉ、副走査方向の書込み解像度が２４００ｄｐｉの場合、図２の（ａ）（ｂ）（ｃ）のように倍密処理できる。なお、入力される画像データは、１画素が１ｂｉｔ、２ｂｉｔ又は４ｂｉｔのデータである。

図２の（ａ）の例では、主走査方向及び副走査方向に１倍密の倍密処理がなされている。ビデオ入力部１０１は、２段階（０〜１）の面積階調補正が可能である。図２の（ｂ）の例では、主走査方向に１倍密、副走査方向に２倍密の倍密処理がなされている。ビデオ入力部１０１は、３段階（０〜２）の面積階調補正が可能である。図２の（ｃ）の例では、主走査方向に１倍密、副走査方向に４倍密の倍密処理がなされている。ビデオ入力部１０１は、５段階（０〜４）の面積階調補正が可能である。

図３は、面積階調補正の第２の例を説明する図である。入力される画像データのデータフォーマットが１２００×１２００ｄｐｉで、ＬＥＤＡの主走査方向の書込み解像度が１２００ｄｐｉ、副走査方向の書込み解像度が１２００ｄｐｉの場合、図３の（ａ）のように倍密処理できる。図３の（ａ）の例では、主走査方向及び副走査方向共に１倍密の倍密処理に限定される。したがって、ビデオ入力部１０１は、２段階の面積階調補正をすることができる。

また、入力される画像データのデータフォーマットが１２００×１２００ｄｐｉで、ＬＥＤＡの主走査方向の書込み解像度が１２００ｄｐｉ、副走査方向の書込み解像度が２４００ｄｐｉの場合、図３の（ｂ）のように倍密処理できる。図３の（ｂ）の例では、主走査方向に１倍密、副走査方向に１倍密又は２倍密の倍密処理が可能である。したがって、ビデオ入力部１０１は、２段階又は３段階の面積階調補正をすることができる。

また、入力される画像データのデータフォーマットが６００×６００ｄｐｉで、ＬＥＤＡの主走査方向の書込み解像度が１２００ｄｐｉ、副走査方向の書込み解像度が１２００ｄｐｉの場合、図３の（ｃ）のように倍密処理できる。図３の（ｃ）の例では、主走査方向に１倍密又は２倍密、副走査方向に１倍密又は２倍密の倍密処理が可能である。したがって、ビデオ入力部１０１は、２段階、３段階又は５段階の面積階調補正をすることができる。

また、入力される画像データのデータフォーマットが６００×６００ｄｐｉで、ＬＥＤＡの主走査方向の書込み解像度が１２００ｄｐｉ、副走査方向の書込み解像度が２４００ｄｐｉの場合、図３の（ｄ）のように倍密処理できる。図３の（ｄ）の例では、主走査方向に１倍密又は２倍密、副走査方向に１倍密、２倍密又は４倍密の倍密処理が可能である。したがって、ビデオ入力部１０１は、２段階、３段階、５段階又は９段階の面積階調補正をすることができる。

図４は、面積階調補正を説明する図である。入力側の画像データのデータフォーマットが６００×６００ｄｐｉで、出力側（ＬＥＤＡ）の画像データのデータフォーマットが１２００×２４００ｄｐｉである場合、入力側の１画素に対して出力側の８画素が対応する。また、入力側の１画素は４ｂｉｔで１６段階の階調表現が可能であり、出力側の１画素は１ｂｉｔで２段階の階調表現が可能であるものとする。

図４に示されるそれぞれの矢印の上側が入力側の１画素を示し、各矢印の下側が入力側の１画素に対応する出力側の８画素を示す。また、各画素の中に表示されている数値は、階調を示す。

例えば、入力側の１画素の階調が「0」の場合、出力側の０画素が点灯する。また、入力側の１画素の階調が「1」の場合、出力側の１画素が点灯する。また、入力側の１画素の階調が「2」の場合、出力側の１画素が点灯する。また、入力側の１画素の階調が「3」の場合、出力側の２画素が点灯する。また、入力側の１画素の階調が「4」の場合、出力側の２画素が点灯する。また、入力側の１画素の階調が「5」の場合、出力側の３画素が点灯する。また、入力側の１画素の階調が「6」の場合、出力側の３画素が点灯する。入力側の１画素の他の階調についても、出力側の８画素によって階調表現される。

入力側の１画素が１６段階の階調表現が可能であるのに対して、出力側の８画素は０〜８までの９段階までしか階調表現をすることができない。したがって、入力側の１画素を出力側の８画素で完全に階調表現することができない。例えば、入力側の１画素の階調が「5」及び「6」の場合、いずれも出力側の３画素が点灯することになっており、入力側の１画素の階調「5」及び「6」を出力側の８画素で階調表現できていないことになる。

図５は、面積階調補正による副作用を説明する第１の図である。図５（ａ）は、入力側の８画素を示す。図５（ａ）の各々の画素内に示される数値は、階調を示す。入力側の各々の画素は、４ｂｉｔで０〜１５までの１６段階の階調表現が可能である。上段の４画素は、階調「13」であり、下段の４画素は、階調「0」となっている。

図５（ｂ）は、入力側の８画素に対応する出力側の６４画素を示す。図５（ａ）の入力側の各々の画素に、図５（ｂ）の出力側の８画素がそれぞれ対応している。図５（ｂ）の各々の画素内に示される数値は、階調を示す。出力側の各々の画素は、１ｂｉｔで０,１の２段階の階調表現が可能である。ビデオ入力部１０１は、図５（ａ）の上段の４画素に対応する点線部分（ｉ）の８画素×４に関し、それぞれの８画素のうち７画素を点灯させることで面積階調補正を行う。

図５（ｃ）は、図５（ｂ）の状態で印刷用紙に出力されたトナーの濃度を示す。副走査方向に４画素目で主走査方向に２画素目の白画素は、上側、左側、右側の３つの発光画素によって挟まれている。このため、印刷物を出力した場合に白画素に隣接する３つの発光画素の影響を受けて、当該白画素に対応する位置に２／３程度のトナーが付着する場合がある。

ＬＥＤＡ書込み制御システムでは、各々のＬＥＤが形成する画素サイズよりＬＥＤのビーム径の方が大きい。例えば、１２００ｄｐｉ×２４００ｄｄｐｉ書込み解像度の場合、画素サイズは21.2um×10.6umとなる。１２００ｄｐｉＬＥＤＡでは、各ＬＥＤの感光体上でのビーム径は約２９um×約２９umとなる。そのため、１つの発光画素を形成したときに、その発光の影響は隣接画素に及ぶ。したがって、発光画素と消灯画素が隣接した場合、消灯画素においても一定の露光が発生し、トナーが付着し、全体の画像濃度が上がってしまうという問題がある。

さらに、副走査方向に５画素目で主走査方向に２画素目も、隣接する２つの発光画素の影響を受け、白画素に対応する位置に１／３程度のトナーが付着する場合がある。

また、上記と同様に、副走査方向に４画素目で主走査方向に４画素目の白画素の位置、及び副走査方向に４画素目で主走査方向に６画素目の白画素の位置に、２／３程度のトナーが付着する場合がある。また、上記と同様に、副走査方向に５画素目で主走査方向に４画素目の白画素の位置、及び副走査方向に５画素目で主走査方向に６画素目の白画素の位置に１／３程度のトナーが付着する場合がある。

すなわち、図５（ａ）の上段４画素の階調「13」に対して、図５（ｂ）の点線部分（ｉ）ように面積階調補正を行った場合、図５（ｃ）に示すように、図５（ａ）の上段４画素の階調を「15」とした場合と同程度の濃度のトナーが印刷物に出力される。このように、白画素が隣接する発光画素の影響を受けるため、現画像に忠実な面積階調補正を実現することができない場合がある。

図６は、エッジ補正の第１の例を示す図である。図６（ａ）は、入力側の８画素を示す。各々の画素内に示される数値は、階調を示す。図６（ｂ）は、入力側の８画素を面積階調補正した場合の出力側の６４画素を示す。入力側の各々の画素に、出力側の８画素が対応している。

図６（ｃ）は、図６（ｂ）の６４画素をエッジ補正した場合の６４画素を示す。エッジ補正がなされた場合、図６（ｂ）の副走査方向に４画素目で主走査方向に３画素目の発光画素と、副走査方向に４画素目で主走査方向に７画素目の発光画素が、図６（ｃ）では白画素となっている。

図６（ｄ）は、図６（ｃ）のようにエッジ補正した場合に印刷用紙に出力されたトナーの濃度を示す図である。副走査方向に４画素目で主走査方向に２画素目に対応する位置と、副走査方向に４画素目で主走査方向に４画素目に対応する位置と、副走査方向に４画素目で主走査方向に６画素目に対応する位置とに、２／３程度のトナーが付着する。また、副走査方向に４画素目で主走査方向に３画素目に対応する位置にはトナーが付着しない。

このように面積階調補正後にエッジ補正を行うことにより、出力されるトナーの濃度が入力側の画像データの階調に近づくため、現画像に忠実な面積階調補正を実現することができる。

図７は、面積階調補正による副作用を説明する第２の図である。図７（ａ）は、入力側の４画素を示す。各々の画素内に示される数値は、階調を示す。入力側の各々の画素は、４ｂｉｔで０〜１５までの１６段階の階調表現が可能である。

図７（ｂ）は、入力側の４画素を面積階調補正した場合の出力側の３２画素を示す。入力側の各々の画素に、出力側の８画素が対応している。各々の画素内に示される数値は、階調を示す。出力側の各々の画素は、１ｂｉｔで０,１の２段階の階調表現が可能である。

ビデオ入力部１０１は、図７（ａ）の副走査方向に１画素目で主走査方向に１画素目に対応する図７（ｂ）の点線部分（ｉ）の８画素のうち１画素を点灯させる。また、ビデオ入力部１０１は、図７（ａ）の副走査方向に２画素目で主走査方向に１画素目に対応する図７（ｂ）の点線部分（ｉｉ）の８画素のうち５画素を点灯させる。また、図７（ａ）の副走査方向に１画素目で主走査方向に２画素目に対応する図７（ｂ）の点線部分（ｉｉｉ）の８画素のうち５画素を点灯させる。また、ビデオ入力部１０１は、図７（ａ）の副走査方向に２画素目で主走査方向に２画素目に対応する図７（ｂ）の点線部分（ｉｖ）の８画素のうち８画素を点灯させる。

図７（ｃ）は、図７（ｂ）の状態で印刷用紙に出力されたトナーの濃度を示す。図７（ｃ）に密な斜線で示される白画素に対応する位置には、隣接する発光画素の影響を受けて２／３程度のトナーが付着する。また、疎な斜線で示される白画素に対応する位置には、隣接する発光画素の影響を受けて１／３程度のトナーが付着する。

このように、入力された画像データの階調に比べて、出力される印刷物のトナーの濃度が全体的に高くなる場合がある。

図８は、エッジ補正の第２の例を示す図である。図８（ａ）は、入力側の４画素を示す。各々の画素内に示される数値は、階調を示す。図８（ｂ）は、入力側の８画素を面積階調補正した場合の出力側の３２画素を示す。入力側の各々の画素に、出力側の８画素が対応している。

図８（ｃ）は、面積階調補正された３２画素をエッジ補正した後の出力側の３２画素を示す。例えば、画像処理部１０５は、図８（ｂ）に示される３２画素単位でパターンマッチングを行い、図８（ｃ）に示される３２画素に置き換えることにより、エッジ補正を行う。なお、画像処理部１０５は、図８（ｂ）に示される３２画素を取得した後、副走査方向に２分割し、１６画素ごとに置き換えるようにしてもよい。

具体的には、図８（ｂ）の点線部分（ｉｉ）に関し、図８（ｃ）のように副走査方向に１画素目で主走査方向に１画素目の画素と、副走査方向に１画素目で主走査方向に２画素目の画素を消灯させる。また、副走査方向に３画素目で主走査方向に２画素目の画素を点灯させる。

図８（ｂ）の点線部分（ｉｉｉ）に関し、図８（ｃ）のように副走査方向に１画素目で主走査方向に１画素目の画素と、副走査方向に１画素目で主走査方向に２画素目の画素と、副走査方向に２画素目で主走査方向に２画素目の画素とを消灯させる。また、副走査方向に４画素目で主走査方向に１画素目の画素を点灯させる。

図８（ｂ）の点線部分（ｉｖ）に関し、図８（ｃ）のように副走査方向に１画素目で主走査方向に１画素目の画素を消灯させる。

このように、面積階調補正後の画素をエッジ補正することで、図８（ｂ）の発光画素数に比べて図８（ｃ）の発光画素数がトータルで４画素少なくなる。

図８（ｄ）は、面積階調補正後にエッジ補正した場合の印刷物に出力されたトナーの濃度を示す。図８（ｄ）に密な斜線で示される白画素に対応する位置には、隣接する発光画素の影響を受けて２／３程度のトナーが付着する。また、疎な斜線で示される白画素に対応する位置には、隣接する発光画素の影響を受けて１／３程度のトナーが付着する。

図８（ｄ）に示すように、２／３程度のトナーが付着する位置が７か所、１／３程度のトナーが付着する位置が５か所となる。したがって、白画素の位置に（７×２／３）＋（５×１／３）で約６画素分のトナーが付着することになる。また、先述したようにエッジ補正により発光画素数がトータルで４画素減少している。結果として、入力された画像データの階調に、印刷用紙に出力されるトナーの濃度を近づけることができる。

（画像データの転送制御）
図９は、ＬＥＤＡ書込みの画像転送制御の第１の例を説明する図である。図９は、画像展開部３０からビデオ入力部１０１に転送される画像データのデータフォーマットが６００×６００ｄｐｉであり、ＬＥＤＡ書込み用のデータフォーマットが１２００×２４００ｄｐｉである場合の例である。

図９の横軸方向は、時間を示し、右側に進むほど時間が経過している。ＬＣＬＲ（Line Clear）は、ラインクリア信号が出力されるタイミングを示す。リードＦＧＡＴＥは、１ページ分の画像データをラインメモリから読み込んでいる時間を示す。リードＬＧＡＴＥは、１ライン分の画像データをラインメモリから読み込んでいる時間を示す。ＭＦＳＹＮＣは、ページ先端を示すパルス式の同期信号であるＭＦＳＹＮＣ信号が出力されるタイミングを示す。ＭＬＳＹＮＣは、ライン先端を示すパルス式の同期信号であるＭＬＳＹＮＣ信号が出力されるタイミングを示す。

ライトＦＧＡＴＥは、１ページの画像データをラインメモリに書き込んでいる時間を示す。ライトＬＧＡＴＥは、１ライン分の画像データをラインメモリに書き込んでいる時間を示す。

メモリ０は、第１のラインメモリに画像データの書込み処理がなされている時間及び画像データの読み込み処理がなされている時間を示す。例えば、Ｗ０及びＷ２は、第１のラインメモリに画像データを書込む処理がなされている時間を示す。Ｒ０及びＲ２は、第１のラインメモリから画像データを読み込む処理がなされている時間を示す。メモリ１は、第２のラインメモリに画像データを書込む処理がなされている時間及び画像データを読み込む処理がなされている時間を示す。例えば、Ｗ１及びＷ３は、第２のラインメモリに書込む処理がなされている時間を示す。Ｒ１は、第２のラインメモリから画像データを読み込む処理がなされている時間を示す。

バス０は、第１のバスが画像データを転送する時間を示す。例えば、Ｒ０−０は、第１の第１のラインメモリを読み込む処理Ｒ０で読み込まれた画像データの一部を転送する時間を示す。また、Ｒ１−０は、第２のラインメモリを読み込む処理Ｒ１で読み込まれた画像データの一部を転送する時間を示す。Ｒ２−０は、第１のラインメモリを読み込む処理Ｒ２で読み込まれた画像データの一部を転送する時間を示す。

バス１は、第２のバスが画像データを転送する時間を示す。Ｒ０−１、Ｒ１−１及びＲ２−１は、バス０と同様にラインメモリから読み込まれた画像データの一部を転送する時間を示す。バス２は、第３のバスが画像データを転送する時間を示す。Ｒ０−２、Ｒ１−２及びＲ２−２は、バス０と同様にラインメモリから読み込まれた画像データの一部を転送する時間を示す。バス３は、第４のバスが画像データを転送する時間を示す。Ｒ０−３、Ｒ１−３及びＲ２−３は、バス０と同様にラインメモリから読み込まれた画像データの一部を転送する時間を示す。

図９に示されるように、点線部に位置するラインクリア信号Ｓ１が出力された後に、スタートトリガが生成され、スタートトリガを起点としてＭＬＳＹＮＣ信号Ｓ２が出力される。ＭＬＳＹＮＣ信号Ｓ２に応じて、画像展開部３０から１ライン分ずつ画像データが転送される。続いて、ライトＬＧＡＴＥ信号Ｓ３が出力され、メモリ１に１ライン分の画像データがライト（Ｗ１）される。次のラインクリア信号Ｓ４が出力された後に、リードＬＧＡＴＥ信号Ｓ４が出力され、メモリ１がリード（Ｒ１）される。それと共に、バス０〜３において、画像データの転送（Ｒ１−０、Ｒ１−１、Ｒ１−２、Ｒ１−３）が開始される。

ビデオ入力部１０１は、ラインメモリに画像データをライトする処理（Ｗ０、Ｗ１、Ｗ２、Ｗ３）及びラインメモリから画像データをリードする処理（Ｒ０、Ｒ１、Ｒ２）のタイミングをスケジューリングすることができる。例えば、図９の場合では、ラインクリア信号（Ｓ０）の直後にラインメモリに画像データをライトする処理（Ｗ０）を実行させ、その次のラインクリア信号（Ｓ１）が出力された後にラインメモリから画像データをリードする処理（Ｒ０）を実行させている。

ビデオ入力部１０１は、Ｒ１の処理で第２のラインメモリから読み出した画像データとともに、Ｒ１の処理時間を画像処理部１０５に送信する。

なお、プロッタ制御部１００内で画像データを転送するバスは、ラインクリア信号間に１２００×２４００ｄｐｉの画像データ１ライン分を転送することができる程度のバス幅を有するものとする。以下の図１０の例及び図１１の例でも同様である。

また、ビデオ入力部１０１及び画像処理部１０５間のバスの本数は、ビデオ入力部１０１に入力される解像度が最も低い画像データの解像度と、出力側のＬＥＤＡ６０の書込み解像度との比率に基づいて設定される。

具体的には、ビデオ入力部１０１及び画像処理部１０５間のバスの本数は、出力側に係る主走査方向のビット数を入力側に係る主走査方向の最低解像度に係るビット数で除算した値と、出力側に係る副走査方向のビット数を入力側に係る副走査方向の最低解像度に係るビット数で除算した値と、のうち大きい方の値に基づいて設定される。例えば、図９の場合では、主走査方向の値は「２」（＝１２００／６００）となり、副走査方向の値は「４」（＝２４００／６００）となるので、バスの本数は「４」に設定される。

また、ビデオ入力部１０１は、バスの本数を、主走査、副走査のうち倍密数が大きい方で除算した値に相当する数のＭＬＳＹＮＣ信号を、ラインクリア信号間に生成する。例えば、図９において主走査方向に２倍密、副走査方向に４倍密する場合、バス数「４」／副走査方向の倍密数「４」となるので、ビデオ入力部１０１は、ラインクリア信号間に１つのＭＬＳＹＮＣ信号を生成する。

続いて、ビデオ入力部１０１は、ＭＬＳＹＮＣ信号に応じて画像展開部３０から送信された１ライン分の画像データを、ライトＬＧＡＴＥ信号に応じて第１のラインメモリ（メモリ０）にライトする。ビデオ入力部１０１は、リードＬＧＡＴＥ信号に応じて第１のラインメモリ（メモリ０）から１画素ずつ読み出す。続いて、ビデオ入力部１０１は、主走査方向の倍密数「２」に応じて、読み出した１画素を２画素にコピーする。さらに、ビデオ入力部１０１は、副走査方向の倍密数「４」に応じて、コピーされた２画素を４ライン分にコピーする。すなわち、ビデオ入力部１０１は、第１のラインメモリから読み出した１画素を８画素分にコピーする。ビデオ入力部１０１は、４本のバス０〜バス３を用いて画素データの集合を画像処理部１０５に転送する。

なお、転送データ量が大きい場合は、例えば、バスの本数を８本、１６本、３２本のように増やしてもよい。

図１０は、ＬＥＤＡ書込みの画像転送制御の第２の例を説明する図である。図１０は、画像展開部３０からビデオ入力部１０１に転送される画像データのデータフォーマットが１２００×１２００ｄｐｉであり、ＬＥＤＡ書込み用のデータフォーマットが１２００×２４００ｄｐｉである場合の例である。

図９と比較して、図１０では、メモリ０〜３まで使用している点で異なる。画像データのデータフォーマットの副走査方向のビット数が図９の２倍あり、プロッタ制御部１００に入力された画像データを記憶する領域が２倍必要となるためである。また、ＭＬＳＹＮＣ信号及びライトＬＧＡＴＥ信号が出力される頻度も２倍となっている。

ビデオ入力部１０１は、ラインメモリに画像データをライトする処理（Ｗ０〜Ｗ７）及びラインメモリから画像データをリードする処理（Ｒ０〜Ｒ５）のタイミングをスケジューリングすることができる。例えば、図１０の場合では、ラインクリア信号（Ｓ０）の直後にラインメモリに画像データをライトする処理（Ｗ０、Ｗ１）を実行させ、その次のラインクリア信号（Ｓ１）が出力された後にラインメモリから画像データをリードする処理（Ｒ０、Ｒ１）を実行させている。

また、画像データを転送するバスの本数は、図９の例と同様に、ビデオ入力部１０１に入力される解像度が最も低い画像データの解像度と、ＬＥＤＡ６０の書込み解像度との比率に基づいて設定され、バスの本数は「４」に設定される。

また、ビデオ入力部１０１は、バスの本数を主走査、副走査のうち倍密数が大きい方で除算した値に相当する数のＭＬＳＹＮＣ信号を、ラインクリア信号間に生成する。例えば、図１０において主走査方向に１倍密、副走査方向に２倍密する場合、バス数「４」／副走査方向の倍密数「２」となり、ビデオ入力部１０１は、ラインクリア信号間に２つのＭＬＳＹＮＣ信号を生成する。

ビデオ入力部１０１は、１つのラインクリア信号間に１ライン分の画像データをラインメモリにライトする。ビデオ入力部１０１は、リードＬＧＡＴＥ信号に応じて１画素ずつ読み出す。続いて、ビデオ入力部１０１は、副走査方向の倍密数「２」に応じて、読み出した１画素を２ライン分にコピーする。ビデオ入力部１０１は、４本のバスを用いて画素データの集合を画像処理部１０５に転送する。

図１１は、ＬＥＤＡ書込みの画像転送制御の第３の例を説明する図である。図１１は、画像展開部３０からビデオ入力部１０１に転送される画像データのデータフォーマットが１２００×２４００ｄｐｉであり、ＬＥＤＡ書込み用のデータフォーマットが１２００×２４００ｄｐｉである場合の例である。

図９と比較して、図１１には、メモリ０〜７まで使用している点で異なる。画像データのデータフォーマットの副走査方向のビット数が図９の４倍あり、プロッタ制御部１００に入力された画像データを記憶する領域が４倍必要となるためである。また、ＭＬＳＹＮＣ信号及びライトＬＧＡＴＥ信号が出力される頻度も４倍となっている。

ビデオ入力部１０１は、ラインメモリに画像データをライトする処理（Ｗ０〜Ｗ１５）及びラインメモリから画像データをリードする処理（Ｒ０〜Ｒ１１）のタイミングをスケジューリングすることができる。例えば、図１０の場合では、ラインクリア信号（Ｓ０）の直後にラインメモリに画像データをライトする処理（Ｗ０、Ｗ１、Ｗ２、Ｗ３）を実行させ、その次のラインクリア信号（Ｓ１）が出力された後にラインメモリから画像データをリードする処理（Ｒ０、Ｒ１、Ｒ２、Ｒ３）を実行させている。

画像データを転送するバスの本数は、図９の例と同様に、ビデオ入力部１０１に入力される解像度が最も低い画像データの解像度と、ＬＥＤＡ６０の書込み解像度との比率に基づいて設定され、バスの本数は「４」に設定される。

また、ビデオ入力部１０１は、バスの本数を主走査、副走査のうち倍密数が大きい方で除算した値に相当する数のＭＬＳＹＮＣ信号をラインクリア信号間に生成する。例えば、図１１において主走査方向に１倍密、副走査方向に１倍密し、バス数「４」／副走査方向の倍密数「１」となるので、ビデオ入力部１０１は、ラインクリア信号間に４つのＭＬＳＹＮＣ信号を生成する。

ビデオ入力部１０１は、１つのラインクリア信号間に１ライン分の画像データをラインメモリにライトする。ビデオ入力部１０１は、リードＬＧＡＴＥ信号に応じて１画素ずつ読み出す。続いて、ビデオ入力部１０１は、４本のバスを用いて読み出した画像データを画像処理部１０５に転送する。

以上、図９〜図１１に示したように、解像度が最低の画像データの主走査方向又は副走査方向の画像フォーマットに係るビット数に基づいて、画像データを転送するバスの本数を設定する。画像データ転送に必要なバスの本数は入力画像データの解像度と書込み解像度の関係によって変化する。したがって、バスの本数は使用する入力画像データと書込み解像度の全てに対応できるように設定する。

これにより、入力された画像データのデータフォーマットが変更されても同じ解像度で画像処理及びスキュー補正を実施することができるようになるので、安定して高画質な補正画像を生成することができる。

以上、ＬＥＤＡ書込み制御システムを実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。例えば、露光部にＬＥＤＡを使用したがこれに限定されず、ラインヘッドであれば有機ＥＬヘッド、ＬＤアレイヘッド等を用いてもよい。

また、ビデオ入力部１０１が倍密処理後の画素データを面積階調補正する旨を説明したがこれに限定されない。例えば、画像処理部１０５が面積階調補正を実行してもよい。

また、本実施例は、コンピュータの媒体に格納されたプログラムを実行させることにより、プロッタ制御部１００の機能を実現できる。

なお、本実施形態において、ＬＥＤＡ書込み制御システム１は、画像形成装置の一例である。ビデオ入力部１０１は、変換部の一例である。画像処理部１０５は、エッジ処理部、第１の補正部及び第２の補正部の一例である。スキュー補正部１０８は、第３の補正部の一例である。補正データ生成部１０９は、出力部の一例である。

１ ＬＥＤＡ書込み制御システム
１０ ＣＴＬ
２０ ページメモリ
３０ 画像展開部
４０ ＣＰＵ
５０ 外部メモリ
６０ａ ＬＥＤＡ（Ｂｋ）
６０ｂ ＬＥＤＡ（Ｍａ）
６０ｃ ＬＥＤＡ（Ｃｙ）
６０ｄ ＬＥＤＡ（Ｙｅ）
１００ プロッタ制御部
１０１ ビデオ入力部
１０２ パラメータ制御部
１０２ａ ビデオ入力部
１０３ ラインクリア信号生成部
１０４ ラインメモリ
１０５ 画像処理部
１０６ 画素カウント部
１０７ ラインメモリ群
１０８ スキュー補正部
１０９ 補正データ生成部
２００ ＰＣ

特開２０１２−０６１６７５号公報 特開２００７−０８８９２８号公報

Claims (10)

1. 画像データに含まれる２値を超える値を持つ多値表現の画素の階調に基づいて、各々の多値表現の画素の階調を、点灯画素数を調整した２値表現の画素の集合に変換する変換部と、
   前記２値表現の画素の集合に含まれるエッジを滑らかにするエッジ処理部と、
   前記エッジを滑らかにした２値表現の画素の集合を出力する出力部と、
   を有する画像形成装置。
2. 前記エッジ処理部は、前記２値表現の画素の集合を所定の単位で別の２値表現の画素の集合に置き換える請求項１に記載の画像形成装置。
3. 前記所定の単位ごとに２値表現の画素の集合を別の２値表現の画素の集合に置き換える置換パターンを保持する第１の記憶部をさらに有し、
   前記エッジ処理部は、前記第１の記憶部に基づいて前記２値表現の画素の集合を所定の単位で別の画素の集合に置き換える請求項２に記載の画像形成装置。
4. 前記第１の記憶部は、前記別の２値表現の画素の集合に係る点灯画素数を、２値表現の画素の集合に係る点灯画素数以下とする置換パターンを保持する請求項３に記載の画像形成装置。
5. 前記第１の記憶部は、多値表現の画素の階調を２値表現の画素の集合に変換する階調パターンに対応する、２値表現の画素の集合を別の２値表現の画素の集合に置き換える置換パターンを保持する請求項３又は４に記載の画像形成装置。
6. 前記２値表現の画素の集合の一部を切り抜くトリミング補正を行う第１の補正部をさらに有する請求項１に記載の画像形成装置。
7. 前記２値表現の画素の集合に所定のパターンを形成する第２の補正部をさらに有する請求項１に記載の画像形成装置。
8. 前記２値表現の画素の集合を第２の記憶部に記憶し、前記画像データの傾きに応じて、前記２値表現の画素の集合の読出し順序を変更するスキュー補正を行う第３の補正部をさらに有する請求項１に記載の画像形成装置。
9. 画像形成装置が、
   画像データに含まれる２値を超える値を持つ多値表現の画素の階調に基づいて、各々の多値表現の画素の階調を、点灯画素数を調整した２値表現の画素の集合に変換するステップと、
   前記２値表現の画素の集合に含まれるエッジを滑らかにするステップと、
   前記エッジを滑らかにした２値表現の画素の集合を出力するステップと、
   を実行する画像形成方法。
10. 請求項８に記載の画像形成方法を画像形成装置に実行させる画像形成プログラム。

Images