JP2016197828A

JP2016197828A - 半導体増幅装置

Info

Publication number: JP2016197828A
Application number: JP2015077419A
Authority: JP
Inventors: 一考高木; Kazutaka Takagi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-04-06
Filing date: 2015-04-06
Publication date: 2016-11-24
Anticipated expiration: 2035-04-06
Also published as: JP6648979B2

Abstract

【課題】外部に接続される出力バイアス回路の影響が低減され、２倍波が抑制可能な半導体増幅装置を提供する。【解決手段】半導体増幅装置は、半導体増幅素子と、出力端子と、ボンディングワイヤと、伝送線路群と、ショートスタブ回路と、を有する。半導体増幅素子は、入力電極と出力電極とを有する。伝送線路群は、複数の伝送線路を含む。複数の伝送線路は、第１電気長が帯域内の上限周波数において９０°以下である第１伝送線路と、第２電気長が帯域内の中心周波数において９０°以下である第２伝送線路と、を少なくとも有し、第２伝送線路の特性インピーダンスは第１伝送線路の特性インピーダンスよりも高い。ショートスタブは、キャパシタと、中心周波数における第３電気長が約９０°である第３伝送線路と、を有する。第３伝送線路の一方の端部は、出力端子の側に向かって中心周波数における電気長が約４５°となる位置で第２伝送線路に接続される。【選択図】図１

Description

本発明の実施形態は、半導体増幅装置に関する。

マイクロ波を増幅する半導体増幅装置において、半導体増幅素子の出力電極端からみた２倍波の負荷インピーダンスを開放近傍とすると、高効率動作が可能となる。

半導体増幅素子の出力電極端からみた２倍波の負荷インピーダンスを開放近傍とする技術がある（特許文献１）。この場合、たとえば、パッケージの出力端部からみた２倍波の負荷インピーダンスは、約５０Ω以上であることを前提としている。

しかしながら、伝送線路群と外部負荷との間にバイアス回路を設けると、パッケージの出力端部からみた２倍波の負荷インピーダンスが５０Ω以下となり、効率が低下することがある。

特許第５４６８０９５号特開２０１３−１８７７７３号公報

外部に接続される出力バイアス回路の２倍波負荷インピーダンスへの影響を低減し、所望の２倍波負荷インピーダンスを与えることにより、高効率な半導体増幅装置を提供する。

実施形態の半導体増幅装置は、半導体増幅素子と、出力端子と、ボンディングワイヤと、伝送線路群と、ショートスタブ回路と、を有する。前記半導体増幅素子は、入力電極と出力電極とを有する。前記出力端子には、外部負荷が接続される。前記ボンディングワイヤは、前記出力電極に接続された一方の端部と、他方の端部と、を有する。前記伝送線路群は、前記ボンディングワイヤと前記出力端子との間に直列に接続された複数の伝送線路を含む。前記複数の伝送線路は、前記ボンディングワイヤの前記他方の端部に接続され第１電気長が帯域内の上限周波数において９０°以下である第１伝送線路と、第２電気長が帯域内の中心周波数において９０°以下である第２伝送線路と、を少なくとも有し、前記第２伝送線路の特性インピーダンスは前記第１伝送線路の特性インピーダンスよりも高い。前記ショートスタブは、キャパシタと、一方の端部が前記第２伝送線路に接続され他方の端部が前記キャパシタにより接地されかつ第３電気長が前記帯域内の前記中心周波数において約９０°である第３伝送線路と、を有する。前記第３伝送線路の前記一方の端部は、前記第２伝送線路の前記半導体増幅素子の側の端部から前記出力端子の側に向かって前記帯域内の前記中心周波数における電気長が約４５°となる位置で前記第２伝送線路に接続される。

第１の実施形態にかかる半導体増幅装置の回路図である。基準面Ｑ０からみたショートスタブ回路の単独の負荷インピーダンスを示すスミス図である。ショートスタブ回路が第２伝送線路に接続された位置Ｍである基準面Ｑ１からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。第１伝送線路と第２伝送線路との接続位置である基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスのスミス図である。ボンディングワイヤと第１伝送線路との接続位置である基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。半導体増幅素子の出力電極とボンディングワイヤとの接続位置である基準面Ｑ４からみた基本波および２倍波の負荷インピーダンスのスミス図である。図７（ａ）は第１比較例の半導体増幅装置の回路図、図７（ｂ）はショートスタブ回路が第２伝送線路に接続された位置Ｎである基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図７（ｃ）は基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図７（ｄ）は基準面Ｑ４からみた基本波および２倍波の負荷インピーダンスを示すスミス図、である。図８（ａ）は第２比較例の半導体増幅装置の回路図、図８（ｂ）はショートスタブ回路が第２伝送線路に接続された位置Ｓである基準面Ｑ１からみた負荷インピーダンスを示すスミス図、図８（ｃ）は基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図８（ｄ）は基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図８（ｅ）は基準面Ｑ４からみた基本波および２倍波の負荷インピーダンスを示すスミス図、である。第２の実施形態にかかる半導体増幅装置の回路図である。第３の実施形態にかかる半導体増幅装置の回路図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１は、第１の実施形態にかかる半導体増幅装置の回路図である。
半導体増幅装置５は、半導体増幅素子１１４と、出力端子１８と、ボンディングワイヤ１５と、伝送線路群１２０と、ショートスタブ回路３４と、を有する。

半導体増幅素子１１４は、入力電極１１４ａと出力電極１１４ｂとを有する。半導体増幅素子１１４は、ＨＥＭＴやＦＥＴ（Field Effect Transistor）などからなり、入力電極１１４ａ（たとえばゲート電極）、出力電極１１４ｂ（たとえばドレイン電極）、接地電極（たとえばソース電極）などを有する。また、半導体増幅素子１１４は、窒化物系半導体を含むことができる。

出力端子１８は、外部負荷５０（たとえば、インピーダンスＺ_Ｌ＝５０Ω）と接続される。半導体増幅装置５と外部負荷５０との間には、（出力）バイアス回路２００を設けることができる。本図において、バイアス回路２００は、半導体増幅素子１１４の出力電極１１４ｂ（ＨＥＭＴの場合のドレイン電極）に電圧を供給する。バイアス回路２００は、たとえば、帯域内の中心周波数ｆ_Ｃにおける電気長ＥＬが約９０°である伝送線路の一方の端部をキャパシタＣ２により接地した構成などとすることができる。キャパシタＣ２の容量は、１０００ｐＦなどとする。入力端子１１は、信号源５２（たとえば、電源インピーダンスＺｓ＝５０Ω）と接続される。信号源５２と半導体増幅装置５との間には入力バイアス回路２０２を設けることができる。入力バイアス回路２０２は、たとえば、帯域内の中心周波数ｆ_Ｃにおける電気長ＥＬが約９０°である伝送線路の一方の端部をキャパシタＣ４（たとえば、容量１０００ｐＦ）により接地した構成などとすることができる。

ボンディングワイヤ１５は、出力電極１１４ｂに接続された一方の端部１５ａと、他方の端部１５ｂと、を有する。

伝送線路群１２０は、半導体増幅素子１１４の出力電極１１４ｂ（たとえばドレイン電極）に接続されたボンディングワイヤ１５と出力端子１８との間に直列に接続された複数の伝送線路を含む。複数の伝送線路は、ボンディングワイヤ１５の他方の端部１５ｂに接続され第１電気長ＥＬ１が帯域内の上限周波数ｆ_Ｈにおいて９０°以下である第１伝送線路１６と、第２電気長ＥＬ２が帯域内の中心周波数ｆ_Ｃにおいて９０°以下である第２伝送線路２１と、を少なくとも有する。

第２伝送線路２１の特性インピーダンスＺ_Ｃ２を１７Ωなどとし、第１伝送線路１６の特性インピーダンスＺ_Ｃ１を３Ωなどとする。すなわち、第２伝送線路２１の特性インピーダンスＺ_Ｃ２は、第１伝送線路１６の特性インピーダンスＺ_Ｃ１よりも高い。第２伝送線路２１は、電気長がＥＬ２ａである領域２１ｃと、電気長がＥＬ２ｂである領域２１ｄと、を有する。

ショートスタブ回路３４は、キャパシタ３２と、一方の端部３０ａが前記第２伝送線路２１に接続され他方の端部３０ｂがキャパシタ３２により接地されかつ第３電気長ＥＬ３が帯域内の中心周波数ｆ_Ｃにおいて約９０°である第３伝送線路３０と、を有する。

第３伝送線路３０の一方の端部３０ａは、第２伝送線路２１において帯域内の中心周波数ｆ_Ｃの電気長ＥＬ２ａが約４５°となる位置Ｍで第２伝送線路２１に接続される。領域２１ｄの電気長ＥＬ２ｂは、約４５°以下となる。

なお、本明細書において、約９０°の電気長とは、８１°以上かつ９９°以下に相当するものとする。また、約４５°の電気長とは、４０．５°以上かつ４９．５°以下に相当するものとする。すなわち、「約」は、中心値に対して、プラスマイナス１０％の範囲と定義する。

また、本図に表すように、半導体増幅装置５は、入力端子１１と、入力整合回路１１２をさらに有することができる。通常、入力側の負荷Ｚ_Ｓおよび出力側の負荷Ｚ_Ｌは、５０Ωなどとする。

図２は、基準面Ｑ０からみたショートスタブ回路の単独の負荷インピーダンスを示すスミス図である。
基本波（ここでは２．７〜３．３ＧＨｚで設計）では開放に近いインピーダンス、２倍波では短絡に近いインピーダンスとなっていることがわかる。
以下の図３〜図６は、第１の実施形態において、それぞれの基準面からみた負荷インピーダンスを示すスミス図である。なお、第１伝送線路１６は第１電気長ＥＬ１＝９０°（＠ｆ_Ｈ）として説明するが、第１電気長ＥＬ１≦９０°（＠ｆ_Ｈ）であればよい。また、ｆ_Ｌ＝２．７ＧＨｚ、ｆ_Ｃ＝３ＧＨｚ、ｆ_Ｈ＝３．３ＧＨｚとした。また、それぞれのスミス図は、２倍波の負荷インピーダンスが基本波の負荷インピーダンスと比較しやすいように各基準面での基本波の負荷インピーダンスに近い特性インピーダンスＺｏで正規化されている。

図３は、ショートスタブ回路が第２伝送線路に接続された位置Ｍを通る基準面Ｑ１からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。
ショートスタブ回路３４が２倍波では短絡に近いインピーダンスをもつ影響により、下限周波数ｆ_Ｌの２倍の周波数２ｆ_Ｌ（＝５．４ＧＨｚ）におけるインピーダンスｍ４から上限周波数ｆ_Ｈの２倍の周波数２ｆ_Ｈ（＝６．６ＧＨｚ）におけるインピーダンスｍ６までの負荷インピーダンスは、短絡インピーダンス（ゼロ）付近となっている。

一方、ショートスタブ回路３４が基本波では開放に近いインピーダンスをもつ効果により、下限周波数ｆＬ（＝２．７ＧＨｚ）におけるインピーダンスｍ１から上限周波数ｆＨ（＝３．３ＧＨｚ）におけるインピーダンスｍ３までの負荷インピーダンスは、ショートスタブ回路３４を接続した影響を受けない。

図４は、第１伝送線路と第２伝送線路との接続位置である基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスのスミス図である。
第２伝送線路２１の第２電気長のうち、電気長ＥＬ２ａは４５°（＠ｆ_Ｃ）である。２倍波において、第２伝送線路２１は、４分の１波長インピーダンス変換器として作用する。このため周波数２ｆ_Ｌ（＝５．４ＧＨｚ）〜２ｆ_Ｈ（＝６．６ＧＨｚ）の間で、２倍波インピーダンスは、開放インピーダンスの近傍に集まる。

なお、第３伝送線路３０の特性インピーダンスＺ_Ｃ３を第２伝送線路２１の特性インピーダンスＺ_Ｃ２よりも高くすると、基準面Ｑ２からみたショートスタブ回路３４の基本波インピーダンスを高くできるので好ましい。

図５は、ボンディングワイヤと第１伝送線路との接続位置である基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。
第１電気長ＥＬ１≦９０°（＠ｆ_Ｈ）とすることで、２倍波の負荷インピーダンスは、誘導性かつ開放インピーダンス近傍とすることができる。このため、２倍波インピーダンスは、２ｆ_Ｌ〜２ｆ_Ｈの範囲で開放インピーダンス近傍にすることができる。

図６は、半導体増幅素子の出力電極とボンディングワイヤとの接続位置である基準面Ｑ４からみた基本波および２倍波の負荷インピーダンスのスミス図である。
基準面Ｑ３における負荷インピーダンスにボンディングワイヤ１５による誘導性リアクタンスが加算されるので、２倍波の負荷インピーダンスは開放インピーダンスの近傍にさらに集まる。この結果、高効率動作が容易となる。

図７（ａ）は第１比較例の半導体増幅装置の回路図、図７（ｂ）は出力端子からみた負荷インピーダンスを示すスミス図、図７（ｃ）は基準面Ｑ３からみた負荷インピーダンスを示すスミス図、図７（ｄ）は基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。

図７（ａ）に表すように、半導体増幅装置１０５の出力端子１１８は、外部負荷５０と接続される。半導体増幅装置１０５と外部負荷５０との間には、（出力）バイアス回路２００を設けることができる。ショートスタブ回路１３４は、キャパシタ１３２と、一方の端部１３０ａが第２伝送線路１２１の一方の端部１２１ａと位置Ｎにおいて接続されかつ他方の端部１３０ｂがキャパシタ１３２を介して接地されさらに第３電気長ＥＬ３が帯域内の中心周波数ｆＣにおいて約９０°である第３伝送線路１３０と、を有する。すなわち、第３伝送線路１３０の一方の端部１３０ａは、第２伝送線路１２１において、帯域内の中心周波数ｆ_Ｃにおける第２電気長ＥＬ２＝０°となる位置Ｎで第２伝送線路１２１に接続される。

図７（ｂ）に表すように、ショートスタブ回路１３４が接続された位置Ｎからみた２倍波の負荷インピーダンス（＠２ｆ_Ｃ）は、短絡近傍になる。

図７（ｃ）は、ボンディングワイヤ１１５と第１伝送線路１１６との接続位置である基準面Ｑ３からみた負荷インピーダンスを示すスミス図である。第１伝送線路１１６の端部１１６ｂ（接続位置Ｎと同じ）において２倍波の負荷インピーダンスの軌跡が広がっているので、基準面Ｑ３からみた２倍波の負荷インピーダンスは周波数に対して大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

図７（ｄ）に表すように、基準面Ｑ３における負荷インピーダンスにボンディングワイヤ１１５による誘導性リアクタンスが加算されても、２倍波の負荷インピーダンスはまとまらず、基準面Ｑ４からみた２倍波インピーダンス（ｍ４〜ｍ６）は、周波数に対して大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

基本波インピーダンス（ｍ１〜ｍ３）の変化は小さく、帯域内で半導体増幅素子１１４の容量性出力インピーダンスと整合が取れているが、２倍波の負荷インピーダンスを開放インピーダンス付近に集めることができないので、電力付加効率が低下する。

図８（ａ）は第２比較例の半導体増幅装置の回路図、図８（ｂ）はショートスタブ回路が接続された位置Ｓである基準面Ｑ１からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図８（ｃ）は基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図８（ｄ）は基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図、図８（ｅ）は基準面Ｑ４からみた基本波および２倍波の負荷インピーダンスを示すスミス図、である。
図８（ａ）に表すように、半導体増幅装置１０５の出力端子１１８には、外部負荷５０が接続される。半導体増幅装置１０５と外部負荷５０との間には、（出力）バイアス回路２００を設けることができる。

ショートスタブ回路１３４は、キャパシタ１３２と、一方の端部１３０ａが第２伝送線路１２１の一方の端部１２１ｂと位置Ｓにおいて接続されかつ他方の端部１３０ｂがキャパシタ１３２を介して接地されかつ第３電気長ＥＬ３が帯域内の中心周波数ｆ_Ｃにおいて約９０°である第３伝送線路１３０と、を有する。すなわち、第３伝送線路１３０の一方の端部１３０ａは、第２伝送線路１２１において帯域内の中心周波数ｆＣにおける電気長ＥＬ２が約９０°となる位置Ｓで第２伝送線路１２１に接続される。

図８（ｂ）は、出力バイアス回路１３４が接続された位置Ｓである基準面Ｑ１からみた基本波および２倍波の負荷インピーダンス（＠２ｆ_Ｃ）である。２倍波の負荷インピーダンスは、短絡近傍になる。

図８（ｃ）は、第１伝送線路１１６と第２伝送線路１２１との接続位置である基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。また、図８（ｄ）はボンディングワイヤ１１５と第１伝送線路１１６との接続位置である基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。第１伝送線路１１６の端部１１６ｂにおいて、２倍波の負荷インピーダンスの軌跡が広がっているので、基準面Ｑ３からみた２倍波の負荷インピーダンスは周波数に対して大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

基準面Ｑ３における負荷インピーダンスにボンディングワイヤ１１５による誘導性リアクタンスが加算されても、図８（ｅ）に表すように、２倍波の負荷インピーダンスはまとまらず、基準面Ｑ４からみた２倍波インピーダンス（ｍ４〜ｍ６）は、周波数に対して大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

出力端子１１８に接続される第２伝送線路１２１において、第２電気長ＥＬ２が帯域内の中心周波数ｆ_Ｃにおいて約０°（第１比較例）の位置でも約９０°（第２比較例）の位置でも、半導体増幅素子１１４の出力電極１１４ｂからみた２倍波負荷インピーダンス（＠Ｑ４）は周波数に対して大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

これに対して、本実施形態では、ショートスタブ回路３４を構成する第３伝送線路３０の一方の端部３０ａは、第２伝送線路２１の領域２１ｃの電気長ＥＬ２ａが帯域内の中心周波数ｆ_Ｃにおいて約４５°の位置Ｍで第２伝送線路２１に接続される。このため、基準面Ｑ２からみた２倍波負荷インピーダンスは、図４のように開放近傍にできる（第１、第２比較例では、短絡点を含む広い範囲に広がる）。このため、半導体増幅素子１１４の出力電極１１４ｂからみた２倍波負荷インピーダンスを開放近傍にすることができる。

また、図６に表すように、出力電極１１４ｂからみた２倍波負荷インピーダンスは、開放インピーダンスの近傍に集まる。すなわち、第１の実施形態では、第３伝送線路３０の一方の端部３０ａと第２伝送線路２１との接続位置ＭをＥＬ２ａ＝４５°（＠ｆ_Ｃ）近傍とすることにより、２倍波負荷インピーダンスを開放に近づけることが容易となる。この結果、負荷側に設けられる外部の（出力）バイアス回路２００による負荷インピーダンスへの影響を抑制し高効率動作が可能となる。

図９は、第２の実施形態にかかる半導体増幅装置の回路図である。
半導体増幅装置５は、半導体増幅素子１１４と、出力端子１８と、ボンディングワイヤ１５と、伝送線路群１２０と、ショートスタブ回路１３０と、を有する。

伝送線路群１２０は、半導体増幅素子１１４の出力電極１１４ｂ（たとえばドレイン電極）に接続されたボンディングワイヤ１５と出力端子１８との間に直列に接続された３つの伝送線路を含む。第１伝送線路１６は、半導体増幅素子１１４の出力電極１１４ｂにボンディングワイヤ１５を介して接続される。第２伝送線路２１は、出力端子１８に接続される。第４伝送線路２３は、第１伝送線路１６と第２伝送線路２１との間に接続される。

半導体増幅素子１１４の出力電極１１４ｂにボンディングワイヤ１５を介して接続される第１伝送線路１６は、特性インピーダンスＺ_Ｃ１と、第１電気長ＥＬ１と、を有する。帯域の上限周波数ｆ_Ｈにおいて、ＥＬ１≦９０°である。

第２伝送線路２１は、特性インピーダンスＺ_Ｃ２と、第２電気長ＥＬ２と、を有する。第２伝送線路２１の特性インピーダンスＺ_Ｃ２は、特性インピーダンスＺ_Ｃ１よりも高い。また、複数の伝送線路のうち、最も高い特性インピーダンスを有する。

本図において、第４伝送線路２３は、特性インピーダンスＺ_Ｃ４と、第４電気長ＥＬ４と、を有する。第４伝送線路２３の特性インピーダンスＺ_Ｃ４を、特性インピーダンスＺ_Ｃ１よりも高く、特性インピーダンスＺ_Ｃ２よりも低くすると、基本波整合が容易となる。また、電気長ＥＬ４は、帯域内の中心周波数ｆ_Ｃにおいて、９０°以下とする。

ショートスタブ回路３４は、キャパシタ３２と、一方の端部３０ａが第２伝送線路２１に接続され他方の端部３０ｂがキャパシタ３２により接地されかつ第３電気長ＥＬ３が帯域内の中心周波数ｆｃにおいて約９０°である第３伝送線路３０と、を有する。

第３伝送線路３０の一方の端部３０ａは、第２伝送線路２１において帯域内の中心周波数ｆ_Ｃにおける電気長ＥＬ２ａ＝４５°となる位置Ｍで第２伝送線路２１に接続される。領域２１ｄの電気長ＥＬ２ｂは、約４５°以下となる。

図１０は、第３の実施形態にかかる半導体増幅装置の回路図である。
半導体増幅装置５は、半導体増幅素子１１４と、出力端子１８と、ボンディングワイヤ１５と、伝送線路群１２０と、ショートスタブ回路３４と、を有する。

伝送線路群１２０は、半導体増幅素子１１４の出力電極１１４ｂ（たとえばドレイン電極）に接続されたボンディングワイヤ１５と出力端子１８との間に直列に接続された３つの伝送線路を含む。第１伝送線路１６は、半導体増幅素子１１４の出力電極１１４ｂにボンディングワイヤ１５を介して接続される。第２伝送線路２１は、第１伝送線路１６に接続される。第４伝送線路２３は、第２伝送線路１６と出力端子１８との間に接続される。

第２伝送線路２１は、特性インピーダンスＺ_Ｃ２と、第２電気長ＥＬ２と、を有する。第２伝送線路２１の特性インピーダンスＺ_Ｃ２は、特性インピーダンスＺ_Ｃ１よりも高い。

本図において、第４伝送線路２３は、特性インピーダンスＺ_Ｃ４と、第４電気長ＥＬ４と、を有する。第４伝送線路２３の特性インピーダンスＺ_Ｃ４は特性インピーダンスＺ_Ｃ１よりも高い。また、複数の伝送線路のうち、最も高い特性インピーダンスを有する。また、電気長ＥＬ４は、帯域内の中心周波数ｆ_Ｃにおいて、９０°以下とする。

本実施形態により、外部の出力バイアス回路の影響が低減され、安定して２倍波を抑制し、高効率動作が可能な半導体増幅装置が提供される。この半導体増幅装置は、レーダ装置、通信機器などに広く用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

５半導体増幅装置、１５、１５ａ、１５ｂボンディングワイヤ、１６第１伝送線路、１８出力端子、２１第２伝送線路、２３第４伝送線路、３０第３伝送線路、３２接地キャパシタ、３４ショートスタブ回路、５０負荷、１１４半導体増幅素子、１２０伝送線路群、Ｚ_Ｃ１、Ｚ_Ｃ２、Ｚ_Ｃ３、Ｚ_Ｃ４特性インピーダンス、ＥＬ１、ＥＬ２ａ、ＥＬ２ｂ、ＥＬ３、ＥＬ４電気長、ｆ_Ｃ中心周波数、ｆ_Ｈ上限周波数

Claims

入力電極と出力電極とを有する半導体増幅素子と、
外部負荷が接続される出力端子と、
前記出力電極に接続された一方の端部と、他方の端部と、を有するボンディングワイヤと、
前記ボンディングワイヤと前記出力端子との間に直列に接続された複数の伝送線路を含む伝送線路群であって、前記複数の伝送線路は、前記ボンディングワイヤの前記他方の端部に接続され第１電気長が帯域内の上限周波数において９０°以下である第１伝送線路と、第２電気長が帯域内の中心周波数において９０°以下である第２伝送線路と、を少なくとも有し、前記第２伝送線路の特性インピーダンスは前記第１伝送線路の特性インピーダンスよりも高い、伝送線路群と、
キャパシタと、一方の端部が前記第２伝送線路に接続され他方の端部が前記キャパシタにより接地されかつ第３電気長が前記帯域内の前記中心周波数において約９０°である第３伝送線路と、を有するショートスタブ回路と、
を備え、
前記第３伝送線路の前記一方の端部は、前記第２伝送線路の前記半導体増幅素子の側の端部から前記出力端子の側に向かって前記帯域内の前記中心周波数における電気長が約４５°となる位置で前記第２伝送線路に接続された半導体増幅装置。
前記第２伝送線路の前記特性インピーダンスは、前記複数の伝送線路の特性インピーダンスのうちで最も高い請求項１記載の半導体増幅装置。
前記複数の伝送線路は、前記半導体増幅素子から前記出力端子に向かうに従って、特性インピーダンスが高くなる請求項１または２に記載の半導体増幅装置。