JP2016189400A - Method of manufacturing multilayer printed wiring board - Google Patents

Method of manufacturing multilayer printed wiring board Download PDF

Info

Publication number
JP2016189400A
JP2016189400A JP2015068997A JP2015068997A JP2016189400A JP 2016189400 A JP2016189400 A JP 2016189400A JP 2015068997 A JP2015068997 A JP 2015068997A JP 2015068997 A JP2015068997 A JP 2015068997A JP 2016189400 A JP2016189400 A JP 2016189400A
Authority
JP
Japan
Prior art keywords
hole
substrate
multilayer printed
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015068997A
Other languages
Japanese (ja)
Inventor
宏紀 水野
Hiroki Mizuno
宏紀 水野
小川 貴志
Takashi Ogawa
貴志 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015068997A priority Critical patent/JP2016189400A/en
Publication of JP2016189400A publication Critical patent/JP2016189400A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer printed wiring board capable of exhibiting good solder wettability in a through hole.SOLUTION: A method of manufacturing a multilayer printed wiring board forms a through hole in a laminated board, forms a metal film projecting in the radial direction of the through hole on the circumference thereof, forms a conductive portion by making a pin penetrate through the through hole, thereby causing plastic deformation of the metal film so as to cover the inner peripheral surface of the through hole, fuses solder on the laminated board surface, and then spreads the solder along the conductive portion and fills the through hole with the solder.SELECTED DRAWING: Figure 1

Description

本発明は、複数の回路基板が積層された多層プリント配線板の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer printed wiring board in which a plurality of circuit boards are laminated.

特許文献1には、多層プリント配線板の製造方法が開示されている。特許文献1に記載の製造方法では、穿孔ピンによって絶縁基材にプリント配線面から回路パターンへ達するビアホールを穿設すると同時に、層間接続部を塑性変形させてビアホール内を通って層間端子部へ達する筒部を形成している。筒部を形成した後、ビアホール内に流動性を有する導体素材が充填される。   Patent Document 1 discloses a method for manufacturing a multilayer printed wiring board. In the manufacturing method described in Patent Document 1, via holes reaching the circuit pattern from the printed wiring surface to the insulating base material are formed in the insulating base material by the perforation pins, and at the same time, the interlayer connection portion is plastically deformed to reach the interlayer terminal portion through the via hole. A cylindrical portion is formed. After forming the cylindrical portion, the via hole is filled with a conductive material having fluidity.

特許文献2に記載の実装基板では、スルーホールの内周面に、当該スルーホールの両端側に形成されているパターン配線同士を接続する銅箔膜が形成されている。スルーホールの内部空間には、クリームはんだが充填・固化されている。   In the mounting substrate described in Patent Document 2, a copper foil film that connects the pattern wirings formed on both ends of the through hole is formed on the inner peripheral surface of the through hole. Cream solder is filled and solidified in the internal space of the through hole.

特許文献3には、積層型セラミック電子部品の製造方法が記載されている。特許文献3に記載の製造方法では、セラミックグリーンシートに貫通孔を形成するときに、該セラミックグリーンシート上の表面導体膜が形成された領域の一部をカバーするようにパンチングが行われる。これにより、表面導体膜が貫通孔の内周面に延びるように変形させている。   Patent Document 3 describes a method for manufacturing a multilayer ceramic electronic component. In the manufacturing method described in Patent Literature 3, when a through hole is formed in a ceramic green sheet, punching is performed so as to cover a part of a region where the surface conductor film is formed on the ceramic green sheet. Thereby, the surface conductor film is deformed so as to extend to the inner peripheral surface of the through hole.

特許文献4には、複数の導体パターン層間を、内壁面に形成された導電部材を介して電気的に接続するスルーホールを有する多層のプリント基板の製造方法が記載されている。スルーホール内には、リード部品のリードピンが挿入され、はんだにてはんだ付けが行われている。   Patent Document 4 describes a method of manufacturing a multilayer printed board having a through hole that electrically connects a plurality of conductive pattern layers through a conductive member formed on an inner wall surface. Lead pins of lead components are inserted into the through holes and soldered with solder.

特開2002−076635号公報Japanese Patent Laid-Open No. 2002-076665 特開2004−022729号公報JP 2004-022729 A 特開2004−165343号公報JP 2004-165343 A 特開2002−246718号公報JP 2002-246718 A

電子機器の小型化、薄型化及び高機能化に伴い、プリント配線板に実装される電子部品の高密度化、プリント配線板の高機能化の要求が強くなっている。この要求を満たすため、チップコンデンサやチップ抵抗等の電子部品を基板内部に埋め込んだ部品内蔵多層プリント配線板が開発されている。   With the downsizing, thinning, and high functionality of electronic devices, there is an increasing demand for higher density of electronic components mounted on the printed wiring board and higher functionality of the printed wiring board. In order to satisfy this requirement, multilayer printed wiring boards with built-in components in which electronic components such as chip capacitors and chip resistors are embedded in the substrate have been developed.

部品内臓多層プリント配線板では、部品を内蔵する層間材料としてプリプレグが用いられる。部品内臓多層プリント配線板は、部品を内蔵する構造上プリプレグが厚く、各回路基板のスルーホールを設けたランド部が離れている。このため、スルーホール内にリード部品をはんだにより実装する際に、下層の回路基板に熱が伝わらず、スルーホール内に良好にはんだが広がらないという問題がある。   In a multilayer printed wiring board with a built-in component, a prepreg is used as an interlayer material containing the component. In the component-embedded multilayer printed wiring board, the prepreg is thick due to the structure in which the component is built, and the land portion provided with the through hole of each circuit board is separated. For this reason, when the lead component is mounted in the through hole by solder, there is a problem that heat is not transmitted to the lower circuit board and the solder does not spread well in the through hole.

特許文献1では、ビアホールの形成と同時に層間接続部となる銅メッキ層を延ばしているため、ビアホールの形成時に発生する基板のくず等が、銅メッキ層が延びるのを阻害する。このため、ビアホールの内壁面に下層の層間端子部まで達するように層間接続部を形成することができず、導体素材が層間接続部を伝って十分に広がらないことがある。   In Patent Document 1, since the copper plating layer serving as the interlayer connection portion is extended simultaneously with the formation of the via hole, the waste of the substrate generated when the via hole is formed inhibits the copper plating layer from extending. For this reason, the interlayer connection portion cannot be formed on the inner wall surface of the via hole so as to reach the lower-layer interlayer terminal portion, and the conductor material may not sufficiently spread along the interlayer connection portion.

本発明は、上記のような問題点を背景としてなされたものであり、本発明の目的は、スルーホールにおいて良好なはんだ濡れ性を発現することが可能な多層プリント配線板の製造方法を提供することである。   The present invention has been made against the background of the above problems, and an object of the present invention is to provide a method for manufacturing a multilayer printed wiring board capable of exhibiting good solder wettability in a through hole. That is.

実施の形態に係る多層プリント配線板の製造方法は、積層基板にスルーホールを形成し、スルーホールの周縁に当該スルーホールの径方向に突出した金属膜を形成し、前記スルーホールにピンを貫通させることにより、前記金属膜を当該スルーホールの内周面を覆うように塑性変形させて導通部を形成し、前記積層基板表面においてはんだを溶融させ、当該はんだを前記導通部に沿って広げ前記スルーホール内に充填する。   In the method for manufacturing a multilayer printed wiring board according to the embodiment, a through hole is formed in a multilayer substrate, a metal film projecting in a radial direction of the through hole is formed at a periphery of the through hole, and a pin is passed through the through hole. By causing the metal film to plastically deform so as to cover the inner peripheral surface of the through hole, a conductive portion is formed, the solder is melted on the surface of the laminated substrate, and the solder is spread along the conductive portion. Fill through hole.

実施の形態によれば、スルーホールにおいて良好なはんだ濡れ性を発現することが可能な多層プリント配線板の製造方法を提供することができる。   According to the embodiment, it is possible to provide a method for manufacturing a multilayer printed wiring board capable of expressing good solder wettability in a through hole.

実施の形態に係る多層プリント配線板の構成例を示す斜視図である。It is a perspective view which shows the structural example of the multilayer printed wiring board which concerns on embodiment. 実施の形態に係る多層プリント配線板の構成例を示す断面図である。It is sectional drawing which shows the structural example of the multilayer printed wiring board which concerns on embodiment. 実施の形態1に係る多層プリント配線板の製造方法を説明する製造工程断面図である。6 is a manufacturing process cross-sectional view illustrating the method for manufacturing the multilayer printed wiring board according to Embodiment 1. FIG. 実施の形態1に係る多層プリント配線板の製造方法を説明する製造工程断面図である。6 is a manufacturing process cross-sectional view illustrating the method for manufacturing the multilayer printed wiring board according to Embodiment 1. FIG. 実施の形態1に係る多層プリント配線板の製造方法を説明する製造工程断面図である。6 is a manufacturing process cross-sectional view illustrating the method for manufacturing the multilayer printed wiring board according to Embodiment 1. FIG. 実施の形態1に係る多層プリント配線板の製造方法を説明する製造工程断面図である。6 is a manufacturing process cross-sectional view illustrating the method for manufacturing the multilayer printed wiring board according to Embodiment 1. FIG. 実施の形態2に係る多層プリント配線板の製造方法を説明する製造工程断面図である。5 is a manufacturing process cross-sectional view illustrating a method for manufacturing a multilayer printed wiring board according to Embodiment 2. FIG. 実施の形態2に係る多層プリント配線板の製造方法を説明する製造工程断面図である。5 is a manufacturing process cross-sectional view illustrating a method for manufacturing a multilayer printed wiring board according to Embodiment 2. FIG. 比較例に係る多層プリント配線板の製造方法を説明する製造工程断面図である。It is manufacturing process sectional drawing explaining the manufacturing method of the multilayer printed wiring board which concerns on a comparative example.

以下、図面を参照して、実施の形態について説明する。以下の図面においては、同じ作用を奏する構成要素には同じ符号を付している。なお、各図における寸法関係は実際の寸法関係を反映するものではない。   Hereinafter, embodiments will be described with reference to the drawings. In the following drawings, components having the same action are denoted by the same reference numerals. In addition, the dimensional relationship in each figure does not reflect the actual dimensional relationship.

図1、2を参照して、実施の形態に係る多層プリント基板10の構成について説明する。図1は実施の形態に係る多層プリント配線板の構成例を示す斜視図であり、図2は断面図である。図1、2に示すように、多層プリント基板10は、積層基板11、電子部品12、プリプレグ13を有する。   With reference to FIG. 1, 2, the structure of the multilayer printed circuit board 10 concerning embodiment is demonstrated. FIG. 1 is a perspective view showing a configuration example of a multilayer printed wiring board according to the embodiment, and FIG. 2 is a cross-sectional view. As shown in FIGS. 1 and 2, the multilayer printed circuit board 10 includes a multilayer substrate 11, an electronic component 12, and a prepreg 13.

図2に示すように、積層基板11は、複数の基板がプリプレグ13を介して積層された構造を有している。ここでは、第1基板11a、第2基板11b、第3基板11cの3枚の基板が積層された例を示している。なお、図1においては、説明のために、第1基板11aの上層に配置される第2基板11b、第3基板11cの図示を書略している。   As shown in FIG. 2, the laminated substrate 11 has a structure in which a plurality of substrates are laminated via a prepreg 13. Here, an example is shown in which three substrates, a first substrate 11a, a second substrate 11b, and a third substrate 11c, are stacked. In FIG. 1, the illustration of the second substrate 11b and the third substrate 11c disposed on the upper layer of the first substrate 11a is omitted for the sake of explanation.

図2に示す多層プリント基板10の例では、電子部品12が実装された第1基板11a上に、該電子部品12を覆うようにプリプレグ13が配置される。プリプレグ13の上層には、第2基板11bが配置される。また、第2基板11b上にはプリプレグ13を介して第3基板11cが配置される。すなわち、多層プリント基板10は、部品内臓プリント配線板である。   In the example of the multilayer printed circuit board 10 shown in FIG. 2, the prepreg 13 is disposed on the first substrate 11 a on which the electronic component 12 is mounted so as to cover the electronic component 12. On the upper layer of the prepreg 13, the second substrate 11b is disposed. A third substrate 11c is disposed on the second substrate 11b via a prepreg 13. That is, the multilayer printed circuit board 10 is a component built-in printed wiring board.

電子部品12としては、チップ抵抗やチップコンデンサ等の受動素子、IC等の能動素子があげられる。なお、ここでは図示していないが、各基板11a〜11c上には、回路パターンが形成される。各基板11a〜11c上の回路パターンは、図1、2においては図示しないスルーホール内の導通部によって電気的に接続される。   Examples of the electronic component 12 include passive elements such as chip resistors and chip capacitors, and active elements such as ICs. Although not shown here, circuit patterns are formed on the substrates 11a to 11c. The circuit patterns on the substrates 11a to 11c are electrically connected by conductive portions in through holes (not shown in FIGS. 1 and 2).

プリプレグ13としては、例えば、ガラスクロスにエポキシ樹脂を含浸させたものを用いることができる。ガラスクロスが含まれるプリプレグ13を用いる場合、内蔵する電子部品の損傷を防ぐために、図1に示すようにプリプレグ13の電子部品12が配置される部分をくり抜いて積層する。   As the prepreg 13, for example, a glass cloth impregnated with an epoxy resin can be used. When using the prepreg 13 including a glass cloth, in order to prevent damage to the built-in electronic component, a portion where the electronic component 12 of the prepreg 13 is disposed is cut out and laminated as shown in FIG.

一方、ガラスクロスを含まないプリプレグ13を使用する場合もある。例えば、エポキシ樹脂等にシリカ等のフィラーを充填したものを用いることができる。ガラスクロスを含まないプリプレグは、所定の熱をかけると溶融するため、電子部品12に圧力をかけずに積層することが可能である。以下、このような多層プリント基板10の製造方法について説明する。   On the other hand, a prepreg 13 that does not include a glass cloth may be used. For example, an epoxy resin or the like filled with a filler such as silica can be used. Since the prepreg that does not contain glass cloth melts when given heat is applied, it can be laminated without applying pressure to the electronic component 12. Hereinafter, a method for manufacturing such a multilayer printed circuit board 10 will be described.

実施の形態1
図3〜6は、実施の形態1に係る多層プリント配線板の製造方法を説明する製造工程断面図である。ここでは、多層プリント基板10の製造工程のうち、スルーホール14形成工程からリード部品16を実装する工程までを説明する。なお、多層プリント基板10の他の製造工程については従来の製造工程を適宜適用することができる。
Embodiment 1
3 to 6 are manufacturing process cross-sectional views illustrating a method for manufacturing a multilayer printed wiring board according to Embodiment 1. FIG. Here, of the manufacturing process of the multilayer printed circuit board 10, the process from the through hole 14 forming process to the process of mounting the lead component 16 will be described. Note that conventional manufacturing processes can be appropriately applied to other manufacturing processes of the multilayer printed board 10.

図3に示すように、まず、各基板11a〜11cが積層された積層基板11に、積層基板11を貫通するスルーホール14を形成する。スルーホール14は、各基板11a〜11cのランド部15が設けられた領域に形成される。   As shown in FIG. 3, first, a through hole 14 penetrating the multilayer substrate 11 is formed in the multilayer substrate 11 in which the substrates 11 a to 11 c are stacked. The through hole 14 is formed in a region where the land portion 15 of each of the substrates 11a to 11c is provided.

そして、無電解めっきにより、スルーホール14の周縁のランド部15に、当該スルーホール14の径方向内側に向かって突出した金属膜を形成する。金属膜は、スルーホール14の延在方向に対して垂直な方向に形成される。これにより、ランド部15の厚みがスルーホール14の延在方向に対して垂直な方向に増加する。このため、金属膜が形成された後のスルーホール14の径は、前工程で形成されたスルーホール14よりも径が小さくなる。   And the metal film which protruded toward the radial direction inner side of the said through hole 14 is formed in the land part 15 of the periphery of the through hole 14 by electroless plating. The metal film is formed in a direction perpendicular to the extending direction of the through hole 14. As a result, the thickness of the land portion 15 increases in a direction perpendicular to the extending direction of the through hole 14. For this reason, the diameter of the through hole 14 after the metal film is formed is smaller than that of the through hole 14 formed in the previous step.

その後、図4に示すように、金属膜が形成された後のスルーホール14の径よりも大きい直径のピン20をスルーホール14内に貫通させる。これにより、金属膜をピン20によって引き延ばし、当該スルーホール14の内周面を覆うように塑性変形させることができる。なお、金属膜は、上層の第3基板11c、第2基板11bに形成されていればよく、第1基板11aには形成されている必要はない。   Thereafter, as shown in FIG. 4, the pin 20 having a diameter larger than the diameter of the through hole 14 after the metal film is formed is penetrated into the through hole 14. As a result, the metal film can be stretched by the pins 20 and plastically deformed so as to cover the inner peripheral surface of the through hole 14. The metal film only needs to be formed on the upper third substrate 11c and the second substrate 11b, and need not be formed on the first substrate 11a.

図5は、ピン20を抜いた状態を示している。図5に示すように、変形した上層のランド部15は、下層のランド部15に物理的に接触する。スルーホール14内の金属膜は、多層プリント基板10を構成する各基板の回路パターンを接続する導通部となる。   FIG. 5 shows a state where the pin 20 is removed. As shown in FIG. 5, the deformed upper layer land portion 15 physically contacts the lower layer land portion 15. The metal film in the through hole 14 serves as a conductive portion that connects the circuit patterns of the substrates constituting the multilayer printed board 10.

その後、図6に示すように、リード部品16のはんだ付けが行われる。はんだ付け工程では、積層基板11の表面においてはんだごて21を用いて糸はんだ22を溶融させる。溶融した溶融はんだ23は、導通部に沿って濡れ広がり、スルーホール14内に充填される。   Thereafter, as shown in FIG. 6, the lead component 16 is soldered. In the soldering step, the thread solder 22 is melted using the soldering iron 21 on the surface of the multilayer substrate 11. The melted molten solder 23 spreads along the conductive portion and fills the through hole 14.

ここで、各基板11a〜11cのランド部15が離れた状態の比較例について図9を参照して説明する。図9は、比較例に係る多層プリント配線板のはんだ付け工程を示している。図9に示すように、比較例においてはんだ付けを行った場合、各基板11a〜11cのランド部15が離れているため、下層の第1基板11a、第2基板11bに熱が伝わらない。このため、スルーホール14内に良好に溶融はんだ23が広がらず、不良が発生する恐れがある。   Here, a comparative example in which the land portions 15 of the substrates 11a to 11c are separated will be described with reference to FIG. FIG. 9 shows a soldering process of the multilayer printed wiring board according to the comparative example. As shown in FIG. 9, when soldering is performed in the comparative example, the land portions 15 of the substrates 11a to 11c are separated from each other, so that heat is not transmitted to the lower first substrate 11a and second substrate 11b. For this reason, the molten solder 23 does not spread well in the through hole 14, and a defect may occur.

これに対し、実施の形態1では、上層の金属膜が下層のランド部15を物理的に接触している。このため、下層の第1基板11aや第2基板11bへの熱伝導が改善される。これにより、スルーホール14において良好なはんだ濡れ性を発現することが可能となり、はんだ上がり品の品質を改善することが可能となる。   On the other hand, in the first embodiment, the upper metal film is in physical contact with the lower land 15. For this reason, the heat conduction to the lower first substrate 11a and second substrate 11b is improved. As a result, it is possible to exhibit good solder wettability in the through hole 14 and improve the quality of the soldered product.

なお、上述の例では、無電解めっきにより金属膜を形成したが、これに限定されるものではない。例えば、蒸着によって、ランド部15に金属膜を形成して、スルーホール14の径方向のランド部15の厚みを厚くすることも可能である。この場合、第2基板11b、第3基板11cにそれぞれスルーホール14を形成した後に、蒸着によって金属膜を形成する。そして、第1基板11a、第2基板11b、第3基板11cを積層して積層基板11とする。その後、第2基板11b、第3基板11cのスルーホール14径よりも大きい径のピン20を貫通させて導通部を形成することができる。   In the above example, the metal film is formed by electroless plating, but the present invention is not limited to this. For example, it is possible to form a metal film on the land portion 15 by vapor deposition to increase the thickness of the land portion 15 in the radial direction of the through hole 14. In this case, after forming the through holes 14 in the second substrate 11b and the third substrate 11c, a metal film is formed by vapor deposition. Then, the first substrate 11a, the second substrate 11b, and the third substrate 11c are stacked to form the stacked substrate 11. Thereafter, the conductive portion can be formed by penetrating the pin 20 having a diameter larger than the diameter of the through hole 14 of the second substrate 11b and the third substrate 11c.

実施の形態2
図7、8は、実施の形態2に係る多層プリント配線板の製造方法を説明する製造工程断面図である。ここでは、多層プリント基板10の製造工程のうち、スルーホール14形成工程から導通部を形成する工程までを説明する。
Embodiment 2
7 and 8 are manufacturing process cross-sectional views illustrating a method for manufacturing a multilayer printed wiring board according to the second embodiment. Here, of the manufacturing process of the multilayer printed circuit board 10, the process from the through hole 14 forming process to the process of forming the conductive portion will be described.

図7に示すように、まず、第1基板11a、第2基板11b、第3基板11cのそれぞれのランド部15にスルーホール14を形成する。スルーホール14は、最下層に配置される第1基板11aを貫通するように形成される。一方、第1基板11aの上層に配置される第2基板11b、第3基板11cでは、スルーホール14は第2基板11b、第3基板11cの上面に形成された回路パターンとなる銅箔18を貫通しない。このため、第2基板11b、第3基板11cの上面に銅箔18が残った状態となる。   As shown in FIG. 7, first, through holes 14 are formed in the land portions 15 of the first substrate 11a, the second substrate 11b, and the third substrate 11c. The through hole 14 is formed so as to penetrate the first substrate 11a disposed in the lowermost layer. On the other hand, in the 2nd board | substrate 11b and the 3rd board | substrate 11c arrange | positioned on the upper layer of the 1st board | substrate 11a, the through-hole 14 makes the copper foil 18 used as the circuit pattern formed in the upper surface of the 2nd board | substrate 11b and the 3rd board | substrate 11c. Do not penetrate. For this reason, the copper foil 18 remains on the upper surfaces of the second substrate 11b and the third substrate 11c.

図7に示すように、銅箔18はランド部15よりも面積が広く、ランド部15を覆うように配置される。したがって、銅箔18は、第2基板11b、第3基板11c上において、スルーホール14の周縁から当該スルーホール14の径方向外側に向かって突出した金属膜となる。そして、各基板11a〜11cをプリプレグ13を介して積層して、積層基板11とする。   As shown in FIG. 7, the copper foil 18 has a larger area than the land portion 15 and is disposed so as to cover the land portion 15. Accordingly, the copper foil 18 becomes a metal film protruding from the peripheral edge of the through hole 14 toward the radially outer side of the through hole 14 on the second substrate 11b and the third substrate 11c. And each board | substrate 11a-11c is laminated | stacked through the prepreg 13, and it is set as the laminated substrate 11. FIG.

その後、図8に示すように、銅箔18上からピン20をスルーホール14内に貫通させる。これにより、銅箔18をピン20によって引き延ばし、当該スルーホール14の内周面を覆うように塑性変形させる。変形した上層の銅箔18は、下層のランド部15に物理的に接触する。スルーホール14内の銅箔18は、多層プリント基板10を構成する各基板の回路パターンを接続する導通部となる。その後、実施の形態1と同様に、リード部品16のはんだ付けが行われる。   Thereafter, as shown in FIG. 8, the pin 20 is passed through the through hole 14 from above the copper foil 18. As a result, the copper foil 18 is stretched by the pin 20 and plastically deformed so as to cover the inner peripheral surface of the through hole 14. The deformed upper copper foil 18 physically contacts the lower land 15. The copper foil 18 in the through hole 14 serves as a conductive portion that connects the circuit patterns of the substrates constituting the multilayer printed circuit board 10. Thereafter, as in the first embodiment, the lead component 16 is soldered.

このように、実施の形態2によれば、各基板11a〜11cを導電性の高い金属膜で接続することが可能となる。これにより、下層の第1基板11aや第2基板11bへの熱伝導が改善され、スルーホール14において良好なはんだ濡れ性を発現することが可能となる。   Thus, according to Embodiment 2, it becomes possible to connect each board | substrate 11a-11c with a highly conductive metal film. Thereby, the heat conduction to the lower first substrate 11a and the second substrate 11b is improved, and it is possible to develop good solder wettability in the through hole 14.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.

10 多層プリント基板
11 積層基板
11a 第1基板
11b 第2基板
11c 第3基板
12 電子部品
13 プリプレグ
14 スルーホール
15 ランド部
16 リード部品
17 リードピン
18 銅箔
20 ピン
21 はんだごて
22 糸はんだ
23 溶融はんだ
DESCRIPTION OF SYMBOLS 10 Multilayer printed circuit board 11 Laminated board 11a 1st board | substrate 11b 2nd board | substrate 11c 3rd board | substrate 12 Electronic component 13 Prepreg 14 Through hole 15 Land part 16 Lead component 17 Lead pin 18 Copper foil 20 Pin 21 Soldering iron 22 Yarn solder 23 Molten solder

Claims (1)

積層基板にスルーホールを形成し、
スルーホールの周縁に当該スルーホールの径方向に突出した金属膜を形成し、
前記スルーホールにピンを貫通させることにより、前記金属膜を当該スルーホールの内周面を覆うように塑性変形させて導通部を形成し、
前記積層基板表面においてはんだを溶融させ、当該はんだを前記導通部に沿って広げ前記スルーホール内に充填する、
多層プリント配線板の製造方法。
Through holes are formed in the multilayer substrate,
Form a metal film protruding in the radial direction of the through hole on the periphery of the through hole,
By passing a pin through the through-hole, the metal film is plastically deformed so as to cover the inner peripheral surface of the through-hole, thereby forming a conduction portion.
Melting the solder on the surface of the laminated substrate, spreading the solder along the conductive portion, and filling the through holes;
A method for producing a multilayer printed wiring board.
JP2015068997A 2015-03-30 2015-03-30 Method of manufacturing multilayer printed wiring board Pending JP2016189400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015068997A JP2016189400A (en) 2015-03-30 2015-03-30 Method of manufacturing multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015068997A JP2016189400A (en) 2015-03-30 2015-03-30 Method of manufacturing multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2016189400A true JP2016189400A (en) 2016-11-04

Family

ID=57240735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015068997A Pending JP2016189400A (en) 2015-03-30 2015-03-30 Method of manufacturing multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2016189400A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10766238B2 (en) 2017-10-20 2020-09-08 Denso Corporation Method of manufacturing multilayer substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10766238B2 (en) 2017-10-20 2020-09-08 Denso Corporation Method of manufacturing multilayer substrate

Similar Documents

Publication Publication Date Title
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
JP6907442B2 (en) Printed circuit board and manufacturing method of printed circuit board
JP2008226945A (en) Semiconductor device and its manufacturing method
JP2007073866A (en) Wiring board with built-in component
JP5100989B2 (en) Component built-in wiring board
TWI513379B (en) Embedded passive component substrate and method for fabricating the same
JP6795137B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
JP2007035689A (en) Method of manufacturing electronic component built-in substrate
KR101164957B1 (en) PCB within cavity and Fabricaring method of the same
JP2001274556A (en) Printed wiring board
JP5462450B2 (en) Component built-in printed wiring board and method for manufacturing component built-in printed wiring board
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2013073989A (en) Surface mounting passive element component, component carrier tape, wiring board with built-in component
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP4657870B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2013102047A (en) Component built-in wiring board and method of manufacturing the same
JP2017143096A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP2016189400A (en) Method of manufacturing multilayer printed wiring board
JP2013004866A (en) Component built-in substrate
KR20170072013A (en) Printed circuit board and method of manufacturing the same
JP2017028024A (en) Component mounted board, component built-in board, manufacturing method of component mounted board and manufacturing method of component built-in board
KR20160008848A (en) Package board, method of manufacturing the same and stack type package using the therof
JP5130666B2 (en) Component built-in wiring board
JP5779908B2 (en) Component built-in wiring board
JP2011071560A (en) Manufacturing method of component built-in wiring board