JP2016189112A - マルチコアプロセッサ、電力制御方法、プログラム - Google Patents
マルチコアプロセッサ、電力制御方法、プログラム Download PDFInfo
- Publication number
- JP2016189112A JP2016189112A JP2015068828A JP2015068828A JP2016189112A JP 2016189112 A JP2016189112 A JP 2016189112A JP 2015068828 A JP2015068828 A JP 2015068828A JP 2015068828 A JP2015068828 A JP 2015068828A JP 2016189112 A JP2016189112 A JP 2016189112A
- Authority
- JP
- Japan
- Prior art keywords
- power
- energy
- amount
- processor
- processor cores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
Abstract
【解決手段】複数のプロセッサコアと、複数のプロセッサコアに供給する電力を管理する電力管理部と、を有し、電力管理部は、複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を複数のプロセッサコアのそれぞれについて決定する供給電力量決定部を有する。
【選択図】図2
Description
複数のプロセッサコアと、
前記複数のプロセッサコアに供給する電力を管理する電力管理部と、を有し、
前記電力管理部は、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する供給電力量決定部を有する
という構成を採る。
複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定し、
前記複数のプロセッサコアのそれぞれには、決定した前記最大供給電力量に基づいて電力が供給される
という構成を採る。
情報処理装置に、
前記複数のプロセッサコアに供給する電力を管理する電力管理手段を実現させ、
前記電力管理手段は、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
プログラムである。
本発明の第1の実施形態について、図1乃至図11を参照して説明する。図1は、マルチコアプロセッサ1の全体の構成の概要を示すブロック図である。図2は、プロセッサコア2の構成の一例を示すブロック図である。図3乃至図5は、分配電力決定部262が各プロセッサコア2に対して最大供給電力量を決定する際のアルゴリズムの他の一例を説明するための図である。図6は、命令発行レート決定部253の構成の一例を示すブロック図である。図7、図8は、プロセッサコア2の動作の一例を示すフローチャートである。図9は、命令発行レート決定部253が蓄積エネルギー量を算出する際の動作の一例を示すフローチャートである。図10は、命令発行レート決定部253が消費エネルギー情報を受信してから最小値選択論理2535が電力量を選択するまでの動作の一例を示すフローチャートである。図11は、LSI電力管理部26の動作を説明するためのフローチャートである。図12乃至図15は、コンデンサに蓄積されている電荷と消費電力との関係の一例を示すグラフである。
命令により消費するエネルギー(消費エネルギー)=Ei×N+Eir×Rn×N
エネルギー積算カウンタへの加算値=MIN(MaxEe,Ee+Ep)−Ee
なお、
Ee=エネルギー制限カウンタ2537のカウンタ値
Ep=最小値選択論理2535により選択された電力量
MaxEe=エネルギー制限カウンタ2537の上限値
本発明の第2の実施形態について、図16を参照して説明する。図16は、電子回路6の構成の一例を示す概略ブロック図である。
本発明の第3の実施形態について、図17を参照して説明する。図17は、マルチコアプロセッサ7の構成の一例を示す概略ブロック図である。
本発明の第4の実施形態について、図18を参照して説明する。図18は、マルチコアプロセッサ8の構成の一例を示す概略ブロック図である。
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明におけるマルチコアプロセッサなどの概略を説明する。但し、本発明は、以下の構成に限定されない。
複数のプロセッサコアと、
前記複数のプロセッサコアに供給する電力を管理する電力管理部と、を有し、
前記電力管理部は、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する供給電力量決定部を有する
マルチコアプロセッサ。
付記1に記載のマルチコアプロセッサであって、
前記複数のプロセッサコアは、自身が発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー算出部をそれぞれ有し、
前記供給電力量決定部は、前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
マルチコアプロセッサ。
付記2に記載のマルチコアプロセッサであって、
前記電力管理部は、前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれが消費する電力量の比率を算出する使用電力量比率算出部を有し、
前記供給電力量決定部は、前記使用電力量比率算出部が算出した前記電力量の比率に基づいて、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
マルチコアプロセッサ。
付記3に記載のマルチコアプロセッサであって、
前記供給電力量決定部は、前記使用電力量比率算出部が算出した前記電力量の比率に基づいて、前記マルチコアプロセッサに供給可能な電力量を前記複数のプロセッサコアのそれぞれに分配することで、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
マルチコアプロセッサ。
付記3又は4に記載のマルチコアプロセッサであって、
前記供給電力量決定部は、前記複数のプロセッサコアのそれぞれに均等に配分した電力量の合計値を前記マルチコアプロセッサに供給可能な電力量から減算した余りを前記電力量の比率に基づいて前記複数のプロセッサコアのそれぞれに分配することで、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
マルチコアプロセッサ。
付記1乃至5のいずれかに記載のマルチコアプロセッサであって、
前記複数のプロセッサコアのそれぞれには予め電力配分優先度が定められており、
前記供給電力量決定部は、前記複数のプロセッサコアのそれぞれに定められた電力配分優先度に応じて前記最大供給電力量をそれぞれ決定する
マルチコアプロセッサ。
付記1乃至6のいずれかに記載のマルチコアプロセッサであって、
前記複数のプロセッサコアのそれぞれは、前記供給電力量決定部が決定した前記最大供給電力量に応じて新規の命令発行の制御を行う命令発行制御部を有する
マルチコアプロセッサ。
付記7に記載のマルチコアプロセッサであって、
前記複数のプロセッサコアのそれぞれは、前記供給電力量決定部が決定した前記最大供給電力量に基づいて算出される供給エネルギーから自身が算出した前記消費エネルギーを減算することで、命令を処理する際に消費可能な電荷を蓄積する蓄電器に蓄積されている蓄積エネルギー量を算出するよう構成され、
前記複数のプロセッサコアのそれぞれが有する前記命令発行制御部は、算出した前記蓄積エネルギー量に基づいて新規の命令発行の制御を行う
マルチコアプロセッサ。
複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定し、
前記複数のプロセッサコアのそれぞれには、決定した前記最大供給電力量に基づいて電力が供給される
電力制御方法。
複数のプロセッサコアのそれぞれが、自身が発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出し、
前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
電力制御方法。
付記9又は9−1に記載の電力制御方法であって、
前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれが消費する電力量の比率を算出し、
算出した前記電力量の比率に基づいて、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
電力制御方法。
付記9−2に記載の電力制御方法であって、
算出した前記電力量の比率に基づいて、前記マルチコアプロセッサに供給可能な電力量を前記複数のプロセッサコアのそれぞれに分配することで、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
電力制御方法。
情報処理装置に、
前記複数のプロセッサコアに供給する電力を管理する電力管理手段を実現させ、
前記電力管理手段は、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
プログラム。
付記10に記載のプログラムであって、
前記複数のプロセッサコアに、自身が発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー算出手段をそれぞれ実現させ、
前記電力管理手段は、前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
プログラム。
付記10又は10−1に記載のプログラムであって、
前記電力管理手段は、前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれが消費する電力量の比率を算出し、算出した前記電力量の比率に基づいて、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
プログラム。
付記11に記載のプログラムであって、
前記電力管理手段は、算出した前記電力量の比率に基づいて、前記マルチコアプロセッサに供給可能な電力量を前記複数のプロセッサコアのそれぞれに分配することで、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
プログラム。
2 プロセッサコア
21 命令フェッチ・デコード部
22 命令スケジューリング部
23 命令実行部
24 外部部品接続部
25 命令発行制限部
251 統計情報設定レジスタ
252 消費エネルギー推論部
253 命令発行レート決定部
2531 エネルギー積算カウンタ
2532 消費電力履歴レジスタ
2533 エネルギー積算時刻飽和カウンタ
2534 突入電流制限計算部
2535 最小値選択論理
2536 電力制限時刻飽和カウンタ
2537 エネルギー制限カウンタ
2538 電力制限決定部
26 LSI電力管理部
261 使用電力比率算出部
262 分配電力決定部
263 制御情報設定レジスタ
3 共有キャッシュ
31 外部メモリ
4 外部I/O接続部
41 外部I/O
5 オンチップネットワーク
6 電子回路
61 消費エネルギー推論部
62 蓄積エネルギー量算出部
7、8 マルチコアプロセッサ
71、81 プロセッサコア
82 電力管理部
821 供給電力量決定部
Claims (10)
- 複数のプロセッサコアと、
前記複数のプロセッサコアに供給する電力を管理する電力管理部と、を有し、
前記電力管理部は、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する供給電力量決定部を有する
マルチコアプロセッサ。 - 請求項1に記載のマルチコアプロセッサであって、
前記複数のプロセッサコアは、自身が発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー算出部をそれぞれ有し、
前記供給電力量決定部は、前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
マルチコアプロセッサ。 - 請求項2に記載のマルチコアプロセッサであって、
前記電力管理部は、前記複数のプロセッサコアそれぞれが算出した前記消費エネルギーに基づいて、前記複数のプロセッサコアのそれぞれが消費する電力量の比率を算出する使用電力量比率算出部を有し、
前記供給電力量決定部は、前記使用電力量比率算出部が算出した前記電力量の比率に基づいて、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
マルチコアプロセッサ。 - 請求項3に記載のマルチコアプロセッサであって、
前記供給電力量決定部は、前記使用電力量比率算出部が算出した前記電力量の比率に基づいて、前記マルチコアプロセッサに供給可能な電力量を前記複数のプロセッサコアのそれぞれに分配することで、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
マルチコアプロセッサ。 - 請求項3又は4に記載のマルチコアプロセッサであって、
前記供給電力量決定部は、前記複数のプロセッサコアのそれぞれに均等に配分した電力量の合計値を前記マルチコアプロセッサに供給可能な電力量から減算した余りを前記電力量の比率に基づいて前記複数のプロセッサコアのそれぞれに分配することで、前記複数のプロセッサコアのそれぞれについて前記最大供給電力量を決定する
マルチコアプロセッサ。 - 請求項1乃至5のいずれかに記載のマルチコアプロセッサであって、
前記複数のプロセッサコアのそれぞれには予め電力配分優先度が定められており、
前記供給電力量決定部は、前記複数のプロセッサコアのそれぞれに定められた電力配分優先度に応じて前記最大供給電力量をそれぞれ決定する
マルチコアプロセッサ。 - 請求項1乃至6のいずれかに記載のマルチコアプロセッサであって、
前記複数のプロセッサコアのそれぞれは、前記供給電力量決定部が決定した前記最大供給電力量に応じて新規の命令発行の制御を行う命令発行制御部を有する
マルチコアプロセッサ。 - 請求項7に記載のマルチコアプロセッサであって、
前記複数のプロセッサコアのそれぞれは、前記供給電力量決定部が決定した前記最大供給電力量に基づいて算出される供給エネルギーから自身が算出した前記消費エネルギーを減算することで、命令を処理する際に消費可能な電荷を蓄積する蓄電器に蓄積されている蓄積エネルギー量を算出するよう構成され、
前記複数のプロセッサコアのそれぞれが有する前記命令発行制御部は、算出した前記蓄積エネルギー量に基づいて新規の命令発行の制御を行う
マルチコアプロセッサ。 - 複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定し、
前記複数のプロセッサコアのそれぞれには、決定した前記最大供給電力量に基づいて電力が供給される
電力制御方法。 - 情報処理装置に、
複数のプロセッサコアに供給する電力を管理する電力管理手段を実現させ、
前記電力管理手段は、前記複数のプロセッサコアのそれぞれに供給可能な供給電力量の上限値である最大供給電力量を前記複数のプロセッサコアのそれぞれについて決定する
プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068828A JP6123832B2 (ja) | 2015-03-30 | 2015-03-30 | マルチコアプロセッサ、電力制御方法、プログラム |
US15/084,729 US10409354B2 (en) | 2015-03-30 | 2016-03-30 | Multi-core processor, power control method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068828A JP6123832B2 (ja) | 2015-03-30 | 2015-03-30 | マルチコアプロセッサ、電力制御方法、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189112A true JP2016189112A (ja) | 2016-11-04 |
JP6123832B2 JP6123832B2 (ja) | 2017-05-10 |
Family
ID=57016128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015068828A Active JP6123832B2 (ja) | 2015-03-30 | 2015-03-30 | マルチコアプロセッサ、電力制御方法、プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10409354B2 (ja) |
JP (1) | JP6123832B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11567556B2 (en) * | 2019-03-28 | 2023-01-31 | Intel Corporation | Platform slicing of central processing unit (CPU) resources |
US11625087B2 (en) | 2021-08-28 | 2023-04-11 | International Business Machines Corporation | Current prediction-based instruction throttling control |
US11966786B2 (en) | 2021-08-28 | 2024-04-23 | International Business Machines Corporation | Proxy-based instruction throttling control |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005527010A (ja) * | 2001-10-22 | 2005-09-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 処理集積回路の電力消費量を削減するための方法および装置 |
JP2009116862A (ja) * | 2007-11-08 | 2009-05-28 | Internatl Business Mach Corp <Ibm> | 電子システムの電力管理の方法、システム、およびプログラム(電子システムの電力管理) |
JP2013518346A (ja) * | 2010-01-28 | 2013-05-20 | カビウム・インコーポレーテッド | 電力制御方法および電力制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585651A (en) | 1978-12-22 | 1980-06-27 | Toshiba Corp | Tungsten alloy for electron tube cathode heating filament |
US7992017B2 (en) * | 2007-09-11 | 2011-08-02 | Intel Corporation | Methods and apparatuses for reducing step loads of processors |
WO2012001776A1 (ja) | 2010-06-29 | 2012-01-05 | 富士通株式会社 | マルチコアシステム、スケジューリング方法およびスケジューリングプログラム |
JP2014067191A (ja) * | 2012-09-25 | 2014-04-17 | Fujitsu Ltd | 演算処理回路及び電源制御方法 |
US9235252B2 (en) * | 2012-12-21 | 2016-01-12 | Intel Corporation | Dynamic balancing of power across a plurality of processor domains according to power policy control bias |
US20150067356A1 (en) * | 2013-08-30 | 2015-03-05 | Advanced Micro Devices, Inc. | Power manager for multi-threaded data processor |
US10114435B2 (en) * | 2013-12-23 | 2018-10-30 | Intel Corporation | Method and apparatus to control current transients in a processor |
-
2015
- 2015-03-30 JP JP2015068828A patent/JP6123832B2/ja active Active
-
2016
- 2016-03-30 US US15/084,729 patent/US10409354B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005527010A (ja) * | 2001-10-22 | 2005-09-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 処理集積回路の電力消費量を削減するための方法および装置 |
JP2009116862A (ja) * | 2007-11-08 | 2009-05-28 | Internatl Business Mach Corp <Ibm> | 電子システムの電力管理の方法、システム、およびプログラム(電子システムの電力管理) |
JP2013518346A (ja) * | 2010-01-28 | 2013-05-20 | カビウム・インコーポレーテッド | 電力制御方法および電力制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US20160291667A1 (en) | 2016-10-06 |
JP6123832B2 (ja) | 2017-05-10 |
US10409354B2 (en) | 2019-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8356194B2 (en) | Method and apparatus for estimating overshoot power after estimating power of executing events | |
US8886979B2 (en) | Methods and apparatuses for reducing step loads of processors | |
US10355966B2 (en) | Managing variations among nodes in parallel system frameworks | |
US8695002B2 (en) | Multi-threaded processors and multi-processor systems comprising shared resources | |
JP6123832B2 (ja) | マルチコアプロセッサ、電力制御方法、プログラム | |
US9465664B1 (en) | Systems and methods for allocation of environmentally regulated slack | |
JP2014048972A (ja) | 処理装置、情報処理装置、及び消費電力管理方法 | |
JP6214056B2 (ja) | マルチコアプロセッサ、情報処理方法、プログラム | |
JP2005338986A (ja) | データ処理装置、および、半導体装置 | |
JP6123831B2 (ja) | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ | |
JP4209377B2 (ja) | 半導体装置 | |
JP6083278B2 (ja) | 計算システム及びその電力管理方法 | |
JP2012093832A (ja) | 情報処理装置 | |
CN117546121A (zh) | 用于通过减少每周期指令数来控制多处理器核心系统中的电流供应的系统和方法 | |
CN116088662A (zh) | 功耗管理方法、多处理单元系统和功耗管理模组 | |
JP2017021513A (ja) | マルチコアプロセッサ、マルチコアプロセッサのクロック制御方法およびクロック制御プログラム | |
Islam et al. | Learning based power management for periodic real-time tasks | |
JP5444964B2 (ja) | 情報処理装置及びスケジューリング方法 | |
JP7124592B2 (ja) | ジョブ実行システムおよびジョブ実行方法 | |
JP4530074B2 (ja) | 半導体装置 | |
CN114489812A (zh) | 指令发射方法及装置、电子设备及存储介质 | |
Xu | Control Techniques for Uncore Power Mangement in Chip Multiprocessor Designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6123832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |