JP2016184633A - 偽造防止回路 - Google Patents
偽造防止回路 Download PDFInfo
- Publication number
- JP2016184633A JP2016184633A JP2015063518A JP2015063518A JP2016184633A JP 2016184633 A JP2016184633 A JP 2016184633A JP 2015063518 A JP2015063518 A JP 2015063518A JP 2015063518 A JP2015063518 A JP 2015063518A JP 2016184633 A JP2016184633 A JP 2016184633A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel mos
- mos transistor
- output
- regular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明の第一の実施の形態について、図面を参照して詳細に説明する。
<第二の実施形態>
次に、本発明の第二の実施の形態について図面を参照して詳細に説明する。
<第三の実施形態>
次に、本発明の第三の実施の形態について図面を参照して詳細に説明する。
<第四の実施形態>
次に、本発明の第四の実施の形態について図面を参照して詳細に説明する。
<第五の実施形態>
次に、本発明の第五の実施の形態について図面を参照して詳細に説明する。
<第六の実施形態>
次に、本発明の第六の実施の形態について図面を参照して詳細に説明する。
<第七の実施形態>
次に、本発明の第七の実施の形態について図面を参照して詳細に説明する。
101 P−TR
102 N−TR
103 P−TR
104 N−TR
105 P−TR
106 N−TR
107 P−TR
108 N−TR
109 P−TR
11 第1正規回路
110 N−TR
111 P−TR
112 N−TR
113 P−TR
114 N−TR
12 第2正規回路
13 第3正規回路
20 偽造防止回路
21 偽装回路
22 伝達決定回路
23 第2伝達決定回路
30 偽造防止回路
31 第2正規回路12の出力信号
32 偽装回路21の出力信号
33 第3正規回路13への出力信号
34 第3正規回路13への出力信号
35 ラッチ回路
36 ラッチ回路35の出力信号
40 偽造防止回路
41 トランスファゲート制御信号
42 伝達決定回路
50 偽造防止回路
52 伝達決定回路
62 伝達決定回路
72 伝達決定回路
80 偽造防止回路
90 偽造防止回路
Claims (10)
- 第1正規回路から第2正規回路を介して第3正規回路に信号を出力する偽造防止回路であって、
前記第1正規回路の出力を分岐して入力し、前記第3正規回路に出力する、偽装回路と、
前記第2正規回路の出力は、前記第3正規回路へ正常に出力し、前記偽装回路の出力は、PチャンネルMOS(Metal Oxide Semiconductor)トランジスタ、及び、NチャンネルMOSトランジスタから構成されるインバータ回路を介して前記第3正規回路へ出力する、伝達決定回路と、を備え、
前記PチャンネルMOSトランジスタ、及び、前記NチャンネルMOSトランジスタのチャンネル領域へのイオン注入ドーズ量を調整可能である、偽造防止回路。 - 前記PチャンネルMOSトランジスタ、及び、前記NチャンネルMOSトランジスタトランジスタのチャンネル領域へのイオン注入ドーズ量を調整することにより、ドレイン電流が流れ始めるゲート電圧の閾値を調整することが可能である、請求項1に記載の偽造防止回路。
- 前記PチャンネルMOSトランジスタ、及び、前記NチャンネルMOSトランジスタトランジスタを、前記ドレイン電流が流れ始めるゲート電圧の閾値を調整することにより、入力信号によらず常時OFF、または、常時ONとすることが可能な、請求項2に記載の偽造防止回路。
- 前記偽装回路からの出力は、前記PチャンネルMOSトランジスタ及び前記NチャンネルMOSトランジスタから成るインバータ回路を介して、前記第3正規回路へ出力する、請求項3に記載の偽造防止回路。
- 前記PチャンネルMOSトランジスタ、または、前記NチャンネルMOSトランジスタトランジスタのいずれか一方を、前記チャンネル領域へのイオン注入ドーズ量の調整により入力信号によらず常時OFFとし、
前記PチャンネルMOSトランジスタ、または、前記NチャンネルMOSトランジスタトランジスタのいずれか他方を、前記チャンネル領域へのイオン注入ドーズ量の調整により入力信号によらず常時ONとする、請求項4に記載の偽造防止回路。 - 前記第2正規回路からの出力は、PチャンネルMOSトランジスタ及びNチャンネルMOSトランジスタから成る第1インバータ回路を介して、前記第3正規回路へ出力し、
前記偽装回路からの出力は、PチャンネルMOSトランジスタ及びNチャンネルMOSトランジスタから成る第2インバータ回路を介して、前記第3正規回路へ出力し、
前記第2インバータ回路は、PチャンネルMOSトランジスタを前記チャンネル領域へのイオン注入ドーズ量の調整により入力信号によらず常時OFFとし、NチャンネルMOSトランジスタを前記チャンネル領域へのイオン注入ドーズ量の調整により入力信号によらず常時ONとする、請求項3に記載の偽造防止回路。 - 前記インバータ回路をトランスファゲート回路に置き換える、請求項4に記載の偽造防止回路。
- 前記第2正規回路からの入力に前記トランスファゲート回路を挿入する、請求項7に記載の偽造防止回路。
- 前記偽装回路が、前記第1正規回路の出力を入力とする2NAND回路、シフトレジスタ回路、加算回路、または、乗算回路である、請求項1乃至8のいずれか1項に記載の偽造防止回路。
- 前記伝達決定回路を、さらに、前記第1正規回路と前記第2正規回路及び前記偽装回路との間に挿入する、請求項1乃至9のいずれか1項に記載の偽造防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015063518A JP6443167B2 (ja) | 2015-03-26 | 2015-03-26 | 偽造防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015063518A JP6443167B2 (ja) | 2015-03-26 | 2015-03-26 | 偽造防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016184633A true JP2016184633A (ja) | 2016-10-20 |
JP6443167B2 JP6443167B2 (ja) | 2018-12-26 |
Family
ID=57243273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015063518A Active JP6443167B2 (ja) | 2015-03-26 | 2015-03-26 | 偽造防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6443167B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112616219A (zh) * | 2020-12-22 | 2021-04-06 | 惠州市西顿工业发展有限公司 | Led驱动器、led灯具及防伪系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02188944A (ja) * | 1989-01-17 | 1990-07-25 | Sharp Corp | 半導体集積回路装置 |
JPH09205148A (ja) * | 1996-01-24 | 1997-08-05 | Toshiba Corp | 半導体集積回路装置 |
-
2015
- 2015-03-26 JP JP2015063518A patent/JP6443167B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02188944A (ja) * | 1989-01-17 | 1990-07-25 | Sharp Corp | 半導体集積回路装置 |
JPH09205148A (ja) * | 1996-01-24 | 1997-08-05 | Toshiba Corp | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112616219A (zh) * | 2020-12-22 | 2021-04-06 | 惠州市西顿工业发展有限公司 | Led驱动器、led灯具及防伪系统 |
Also Published As
Publication number | Publication date |
---|---|
JP6443167B2 (ja) | 2018-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Collantes et al. | Threshold-dependent camouflaged cells to secure circuits against reverse engineering attacks | |
US8525552B2 (en) | Semiconductor integrated circuit device having a plurality of standard cells for leakage current suppression | |
KR100918541B1 (ko) | 반도체 집적 회로 | |
US9984982B2 (en) | Device and method for generating identification key | |
US20150294944A1 (en) | Method for manufacturing a digital circuit and digital circuit | |
CN109768794A (zh) | 延时电路和puf仲裁器电路 | |
CN103594422A (zh) | 深亚微米技术的布局电路优化 | |
US9337156B2 (en) | Method for manufacturing a digital circuit and digital circuit | |
CN106357263B (zh) | 用于制造数字电路的方法以及数字电路 | |
US7550992B2 (en) | Logic cell with two isolated redundant outputs, and corresponding integrated circuit | |
US7128271B2 (en) | Semiconductor integrated circuit and methods for protecting the circuit from reverse engineering | |
US7728386B2 (en) | Semiconductor integrated circuit device | |
US20150187938A1 (en) | Low cost demos transistor with improved chc immunity | |
TWI643044B (zh) | 半導體裝置、半導體裝置的製造方法以及特有資訊的產生方法 | |
Lee et al. | Implementation of a Radiation-hardened I-gate n-MOSFET and Analysis of its TID (Total Ionizing Dose) Effects | |
US9083325B2 (en) | Low overhead hold-violation fixing solution using metal-programable cells | |
JP6443167B2 (ja) | 偽造防止回路 | |
TWI637479B (zh) | 具有偽裝功能的半導體裝置 | |
CN108023579A (zh) | 使用原生晶体管的电源检测电路及检测功率的方法 | |
US7239186B2 (en) | System and method for power-on control of input/output drivers | |
US11671101B2 (en) | Memory-type camouflaged logic gate using transistors with different threshold voltages | |
WO2017176381A2 (en) | Threshold voltage defined switches for programmable camouflage gates | |
JP2004023047A (ja) | 半導体装置 | |
US8072243B2 (en) | Semiconductor device with transistors having substantial the same characteristic variations | |
US9548737B1 (en) | Method for manufacturing a digital circuit and digital circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6443167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |