JP2016162933A - Method of manufacturing piezoelectric element and liquid injection head - Google Patents
Method of manufacturing piezoelectric element and liquid injection head Download PDFInfo
- Publication number
- JP2016162933A JP2016162933A JP2015041541A JP2015041541A JP2016162933A JP 2016162933 A JP2016162933 A JP 2016162933A JP 2015041541 A JP2015041541 A JP 2015041541A JP 2015041541 A JP2015041541 A JP 2015041541A JP 2016162933 A JP2016162933 A JP 2016162933A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric element
- film
- manufacturing
- insulator film
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000007788 liquid Substances 0.000 title claims abstract description 23
- 238000002347 injection Methods 0.000 title abstract 2
- 239000007924 injection Substances 0.000 title abstract 2
- 239000012212 insulator Substances 0.000 claims abstract description 81
- 239000012528 membrane Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 29
- 230000003746 surface roughness Effects 0.000 claims description 17
- 239000007791 liquid phase Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 239000000243 solution Substances 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
Description
本発明は圧電素子の製造方法及び液体噴射ヘッドに関し、特に圧電素子の高密度化を図る場合に適用して有用なものである。 The present invention relates to a method for manufacturing a piezoelectric element and a liquid jet head, and is particularly useful when applied to increase the density of piezoelectric elements.
電圧を印加することにより変位する圧電素子は、例えば、液滴を噴射する液体噴射ヘッド等に搭載される。このような液体噴射ヘッドとしては、例えば、ノズル開口と連通する圧力発生室の一部を振動膜で構成し、この振動膜を圧電素子により変形させて圧力発生室内に充填されたインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッド（以下、記録ヘッドともいう）が知られている。 The piezoelectric element that is displaced by applying a voltage is mounted on, for example, a liquid ejecting head that ejects droplets. As such a liquid ejecting head, for example, a part of a pressure generation chamber communicating with a nozzle opening is configured by a vibration film, and the vibration film is deformed by a piezoelectric element to pressurize ink filled in the pressure generation chamber. Inkjet recording heads (hereinafter also referred to as recording heads) that eject ink droplets from nozzle openings are known.
この種の記録ヘッドにおいて、絶縁体膜上に配設された圧電素子の高密度化を図るには、前記振動膜の変位を稼ぐため、例えばジルコニア膜で形成される絶縁体膜を薄くする必要がある。 In this type of recording head, in order to increase the density of the piezoelectric elements disposed on the insulator film, it is necessary to thin the insulator film formed of, for example, a zirconia film in order to increase the displacement of the vibration film. There is.
特許文献１には、絶縁体膜となるジルコニア膜の成膜条件を規定することで前記ジルコニア膜の表面粗さを制御し、これにより圧電体層の特性を向上させる技術が開示されている。 Patent Document 1 discloses a technique for controlling the surface roughness of the zirconia film by defining the film formation conditions of the zirconia film serving as an insulator film, thereby improving the characteristics of the piezoelectric layer.
図８は、絶縁体膜の表面粗さ（ラフネス）Ｒａと圧電体層（ＰＺＴ）結晶の（１００）配向率との相関を示すグラフである。同図に示すように、表面粗さＲａの数値が大きくなる程、圧電体層の配向率も大きくなり良好な結晶となる。このことは、表面粗さＲａを大きくすれば圧電体層の結晶性を制御しながら絶縁体膜の薄膜化が可能となることを示唆している。すなわち、絶縁体膜の薄膜化を実現できれば、圧電素子の駆動に伴う変位を大きくとることができる。 FIG. 8 is a graph showing the correlation between the surface roughness (roughness) Ra of the insulator film and the (100) orientation ratio of the piezoelectric layer (PZT) crystal. As shown in the figure, the larger the value of the surface roughness Ra, the larger the orientation rate of the piezoelectric layer and the better the crystal. This suggests that if the surface roughness Ra is increased, the insulator film can be made thinner while controlling the crystallinity of the piezoelectric layer. That is, if it is possible to reduce the thickness of the insulator film, the displacement due to driving of the piezoelectric element can be increased.
しかしながら、特許文献１に示すように、絶縁体膜（ジルコニア膜）の成膜条件だけで表面粗さＲａを制御することは難しい。したがって、成膜条件だけで圧電体層の結晶性を向上させることは難しい。すなわち、特許文献１等に示す従来技術においては、圧電素子の高密度化のために絶縁体膜の膜厚を薄くしたいが、薄くすると表面粗さＲａが大きくならず、圧電体層の配向率が低くなってしまう。そこで、絶縁体膜の膜厚を厚くせざるを得なかった。 However, as shown in Patent Document 1, it is difficult to control the surface roughness Ra only by the film formation conditions of the insulator film (zirconia film). Therefore, it is difficult to improve the crystallinity of the piezoelectric layer only by film formation conditions. That is, in the prior art disclosed in Patent Document 1 and the like, it is desired to reduce the thickness of the insulator film in order to increase the density of the piezoelectric element. However, if the thickness is reduced, the surface roughness Ra does not increase and the orientation rate of the piezoelectric layer is increased. Will be lower. Therefore, the thickness of the insulator film has to be increased.
本発明は、上記従来技術に鑑み、圧電体層の結晶性を制御しながら絶縁体膜の薄膜化を可能にする圧電素子の製造方法及び液体噴射ヘッドを提供することを目的とする。 An object of the present invention is to provide a method of manufacturing a piezoelectric element and a liquid ejecting head that can reduce the thickness of an insulating film while controlling the crystallinity of the piezoelectric layer.
上記目的を達成する本発明の態様は、絶縁体膜上に形成された第１電極膜、該第１電極膜上に形成された圧電体層及び該圧電体層上に形成された第２電極膜を有する圧電素子を、該圧電素子の駆動により変位が生じる振動膜上に配設して構成した圧電素子の製造方法であって、前記絶縁体膜を形成した後、前記絶縁体膜に対してラフネス処理を行うことを特徴とする圧電素子の製造方法にある。
本態様によれば、絶縁体膜をラフネス処理しているので、絶縁体膜の表面粗さを大きくすることができる。この結果、圧電体層（ＰＺＴ）配向率を大きくすることができ、圧電体層の結晶性を制御しながら絶縁体膜の薄膜化が可能となり、圧電素子の駆動に伴う変位を大きくとることができる。
An aspect of the present invention that achieves the above object includes a first electrode film formed on an insulator film, a piezoelectric layer formed on the first electrode film, and a second electrode formed on the piezoelectric layer. A piezoelectric element manufacturing method comprising a piezoelectric element having a film disposed on a vibration film that is displaced by driving of the piezoelectric element, wherein the insulator film is formed and then the insulator film is formed. And a roughness process is performed.
According to this aspect, since the insulator film is subjected to roughness treatment, the surface roughness of the insulator film can be increased. As a result, the orientation ratio of the piezoelectric layer (PZT) can be increased, the insulator film can be made thin while controlling the crystallinity of the piezoelectric layer, and the displacement accompanying the driving of the piezoelectric element can be increased. it can.
ここで、前記ラフネス処理は、プラズマを利用して行うことができる。この場合、前記プラズマを利用する処理は、アルゴン、酸素、反応性ガスから選択されるいずれか一つ、または複数のガスを成分とする処理であることが望ましい。また、前記絶縁体膜は、ジルコニウム、アルミニウム、シリコン、チタン、イットリウム、またはタンタルのいずれか１種類を含むのが望ましい。 Here, the roughness treatment can be performed using plasma. In this case, it is desirable that the treatment using the plasma is a treatment containing any one or a plurality of gases selected from argon, oxygen, and reactive gas as a component. The insulator film preferably contains any one of zirconium, aluminum, silicon, titanium, yttrium, and tantalum.
一方、前記ラフネス処理は、前記絶縁体膜と同一材料を液相法によりオーバーコートすることにより行うのが望ましい。液相法で形成される絶縁体膜は、粒状結晶となり、プラズマを利用したスパッタ膜（Ｒａ≒０．６ｎｍ）等よりもラフネスが大きい（Ｒａ≒３ｎｍ）からである。ここで、前記液相法によりオーバーコートした絶縁体膜の表面粗さＲａは、０．７ｎｍ以上であるのが望ましい。図１に示すように、表面粗さＲａが、０．７ｎｍ以上である場合に配向率が９０％以上となり、良好な結晶となるからである。 On the other hand, the roughness treatment is preferably performed by overcoating the same material as the insulator film by a liquid phase method. This is because the insulator film formed by the liquid phase method has a granular crystal and has a larger roughness (Ra≈3 nm) than a sputtering film (Ra≈0.6 nm) using plasma. Here, the surface roughness Ra of the insulator film overcoated by the liquid phase method is preferably 0.7 nm or more. As shown in FIG. 1, when the surface roughness Ra is 0.7 nm or more, the orientation ratio is 90% or more, and a good crystal is obtained.
さらに、前記液相法により成膜した絶縁体膜には１０％以下のイットリウムを添加するのが望ましい。結晶が安定するからである。 Furthermore, it is desirable to add 10% or less of yttrium to the insulator film formed by the liquid phase method. This is because the crystals are stabilized.
本発明の他の態様は、流路形成基板に形成された圧力発生室内に充填された液体に圧力を作用させ、ノズル開口を介して前記液体をノズル開口から吐出する液体噴射ヘッドであって、前記液体に前記圧力を発生させる圧力発生手段として上述の如き圧電素子の製造方法により得る圧電素子を前記流路形成基板上に配設したことを特徴とする液体噴射ヘッドにある。 Another aspect of the present invention is a liquid ejecting head in which pressure is applied to a liquid filled in a pressure generating chamber formed on a flow path forming substrate, and the liquid is ejected from the nozzle opening through the nozzle opening. In the liquid ejecting head, the piezoelectric element obtained by the piezoelectric element manufacturing method as described above is disposed on the flow path forming substrate as the pressure generating means for generating the pressure in the liquid.
本態様によれば、絶縁体膜の薄膜化を図っても、圧電素子の駆動に伴う変位を大きくとることができるので、液体噴射ヘッドとしての良好な吐出特性を得ることができる。 According to this aspect, even when the insulator film is thinned, the displacement due to the driving of the piezoelectric element can be increased, so that excellent ejection characteristics as a liquid ejecting head can be obtained.
以下に本発明を実施形態に基づいて詳細に説明する。
図１は、本発明の実施形態に係るインクジェット式記録ヘッドを示す分解斜視図、図２は、図１の平面図及び断面図である。これら図１及び図２に示すように、流路形成基板１０は、本実施形態では面方位（１１０）のシリコン単結晶基板からなり、その一方の面には予め熱酸化により形成した二酸化シリコンからなる振動膜５０が形成されている。流路形成基板１０には、その他方面側から異方性エッチングすることにより形成され、隔壁１１によって区画された複数の圧力発生室１２がその幅方向に並設されている。また、流路形成基板１０の圧力発生室１２の長手方向外側の領域には連通部１３が形成され、連通部１３と各圧力発生室１２とが、各圧力発生室１２毎に設けられたインク供給路１４を介して連通されている。なお、連通部１３は、後述する保護基板のマニホールド部と連通して各圧力発生室１２の共通のインク室となるマニホールドの一部を構成する。インク供給路１４は、圧力発生室１２よりも狭い幅で形成されており、連通部１３から圧力発生室１２に流入するインクの流路抵抗を一定に保持している。
Hereinafter, the present invention will be described in detail based on embodiments.
FIG. 1 is an exploded perspective view showing an ink jet recording head according to an embodiment of the present invention, and FIG. 2 is a plan view and a sectional view of FIG. As shown in FIGS. 1 and 2, the flow path forming substrate 10 is made of a silicon single crystal substrate having a plane orientation (110) in this embodiment, and one surface thereof is made of silicon dioxide previously formed by thermal oxidation. A vibrating film 50 is formed. The flow path forming substrate 10 is formed by anisotropic etching from the other side, and a plurality of pressure generating chambers 12 partitioned by the partition walls 11 are arranged in parallel in the width direction. In addition, a communication portion 13 is formed in a region outside the longitudinal direction of the pressure generation chamber 12 of the flow path forming substrate 10, and the communication portion 13 and each pressure generation chamber 12 are provided for each pressure generation chamber 12. Communication is made via a supply path 14. The communication portion 13 communicates with a manifold portion of a protective substrate, which will be described later, and constitutes a part of a manifold that serves as a common ink chamber for the pressure generation chambers 12. The ink supply path 14 is formed with a narrower width than the pressure generation chamber 12, and maintains a constant flow path resistance of ink flowing into the pressure generation chamber 12 from the communication portion 13.
また、流路形成基板１０の開口面側には、各圧力発生室１２のインク供給路１４とは反対側の端部近傍に連通するノズル開口２１が穿設されたノズルプレート２０が、後述するマスク膜を介して接着剤や熱溶着フィルム等によって固着されている。なお、ノズルプレート２０は、厚さが例えば、０．０１〜１ｍｍで、線膨張係数が３００℃以下で、例えば２．５〜４．５［×１０-6／℃］であるガラスセラミックス、シリコン単結晶基板又はステンレス鋼などからなる。 Further, a nozzle plate 20 having a nozzle opening 21 communicating with the vicinity of the end portion of each pressure generating chamber 12 on the side opposite to the ink supply path 14 on the opening surface side of the flow path forming substrate 10 will be described later. It is fixed by an adhesive, a heat welding film or the like through a mask film. The nozzle plate 20 has a thickness of, for example, 0.01 to 1 mm, a linear expansion coefficient of 300 ° C. or less, for example, 2.5 to 4.5 [× 10 −6 / ° C.], glass ceramics, silicon It consists of a single crystal substrate or stainless steel.
一方、このような流路形成基板１０の開口面側とは反対側には、上述したように、厚さが例えば約０．５μｍの二酸化シリコン（ＳｉＯ２）からなる振動膜５０が形成され、この振動膜５０上には、ジルコニア（酸化ジルコニウム（ＺｒＯ２））からなる絶縁体膜５５が形成されている。かかる絶縁体膜５５は、所定のラフネス処理が行われている。ラフネス処理の具体的な内容に関しては、後に詳述する。 On the other hand, as described above, the vibration film 50 made of silicon dioxide (SiO 2 ) having a thickness of, for example, about 0.5 μm is formed on the side opposite to the opening surface side of the flow path forming substrate 10. On the vibration film 50, an insulator film 55 made of zirconia (zirconium oxide (ZrO 2 )) is formed. The insulator film 55 is subjected to a predetermined roughness process. The specific contents of the roughness processing will be described in detail later.
絶縁体膜５５上には、下電極膜である第１電極膜６０と、圧電体層７０と、上電極膜である第２電極膜８０とが、後述するプロセスで積層形成されて、圧電素子３００を構成している。ここで、圧電素子３００は、第１電極膜６０、圧電体層７０及び第２電極膜８０を含む部分をいう。一般的には、圧電素子３００の何れか一方の電極を共通電極とし、他方の電極及び圧電体層７０を各圧力発生室１２毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層７０から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、第１電極膜６０を圧電素子３００の共通電極とし、第２電極膜８０を圧電素子３００の個別電極としているが、駆動回路や配線の都合でこれを逆にしても構わない。何れの場合においても、各圧力発生室１２毎に圧電体能動部が形成されていることになる。また、本形態では、振動膜５０、絶縁体膜５５及び第１電極膜６０が振動膜としての役割を果たす。 On the insulator film 55, a first electrode film 60, which is a lower electrode film, a piezoelectric layer 70, and a second electrode film 80, which is an upper electrode film, are laminated and formed by a process described later, so that a piezoelectric element is formed. 300. Here, the piezoelectric element 300 refers to a portion including the first electrode film 60, the piezoelectric layer 70, and the second electrode film 80. In general, one electrode of the piezoelectric element 300 is used as a common electrode, and the other electrode and the piezoelectric layer 70 are patterned for each pressure generating chamber 12. In addition, here, a portion that is configured by any one of the patterned electrodes and the piezoelectric layer 70 and in which piezoelectric distortion is generated by applying a voltage to both electrodes is referred to as a piezoelectric active portion. In the present embodiment, the first electrode film 60 is used as a common electrode for the piezoelectric element 300, and the second electrode film 80 is used as an individual electrode for the piezoelectric element 300. However, this may be reversed for the convenience of the drive circuit and wiring. . In any case, a piezoelectric active part is formed for each pressure generating chamber 12. In this embodiment, the vibration film 50, the insulator film 55, and the first electrode film 60 serve as vibration films.
また、このような各圧電素子３００の第２電極膜８０には、リード電極９０がそれぞれ接続され、このリード電極９０を介して各圧電素子３００に選択的に電圧が印加されるようになっている。 In addition, a lead electrode 90 is connected to the second electrode film 80 of each piezoelectric element 300, and a voltage is selectively applied to each piezoelectric element 300 through the lead electrode 90. Yes.
また、流路形成基板１０上の圧電素子３００側の面には、圧電素子３００に対向する領域に圧電素子保持部３１を有する保護基板３０が接着剤を介して接合されている。圧電素子３００は、この圧電素子保持部３１内に形成されているため、外部環境の影響を殆ど受けない状態で保護されている。さらに、保護基板３０には、流路形成基板１０の連通部１３に対応する領域にマニホールド部３２が設けられている。このマニホールド部３２は、本実施形態では、保護基板３０を厚さ方向に貫通して圧力発生室１２の並設方向に沿って設けられており、上述したように流路形成基板１０の連通部１３と連通されて各圧力発生室１２の共通のインク室となるマニホールド１００を構成している。 Further, the protective substrate 30 having the piezoelectric element holding portion 31 is bonded to the surface of the flow path forming substrate 10 on the piezoelectric element 300 side in a region facing the piezoelectric element 300 via an adhesive. Since the piezoelectric element 300 is formed in the piezoelectric element holding part 31, it is protected in a state hardly affected by the external environment. Further, the protection substrate 30 is provided with a manifold portion 32 in a region corresponding to the communication portion 13 of the flow path forming substrate 10. In the present embodiment, the manifold portion 32 is provided along the direction in which the pressure generating chambers 12 pass through the protective substrate 30 in the thickness direction, and as described above, the communication portion of the flow path forming substrate 10. 13, a manifold 100 is formed which serves as a common ink chamber for the pressure generation chambers 12.
保護基板３０の圧電素子保持部３１とマニホールド部３２との間の領域には、保護基板３０を厚さ方向に貫通する貫通孔３３が設けられ、この貫通孔３３内に第１電極膜６０の一部及びリード電極９０の先端部が露出され、これら第１電極膜６０及びリード電極９０には、図示しないが、一端が駆動ＩＣに接続された接続配線の他端が接続される。 A through hole 33 that penetrates the protective substrate 30 in the thickness direction is provided in a region between the piezoelectric element holding portion 31 and the manifold portion 32 of the protective substrate 30, and the first electrode film 60 is formed in the through hole 33. A part and the tip of the lead electrode 90 are exposed, and the first electrode film 60 and the lead electrode 90 are connected to the other end of the connection wiring whose one end is connected to the drive IC, although not shown.
なお、保護基板３０の材料としては、例えば、ガラス、セラミックス材料、金属、樹脂等が挙げられるが、流路形成基板１０の熱膨張率と略同一の材料で形成されていることがより好ましく、本実施形態では、流路形成基板１０と同一材料のシリコン単結晶基板を用いて形成した。 In addition, examples of the material of the protective substrate 30 include glass, ceramic material, metal, resin, and the like, but it is more preferable that the material is substantially the same as the coefficient of thermal expansion of the flow path forming substrate 10. In this embodiment, the silicon single crystal substrate made of the same material as the flow path forming substrate 10 is used.
また、保護基板３０上には、封止膜４１及び固定板４２とからなるコンプライアンス基板４０が接合されている。封止膜４１は、剛性が低く可撓性を有する材料（例えば、厚さが６μｍのポリフェニレンサルファイド（ＰＰＳ）フィルム）からなり、この封止膜４１によってマニホールド部３２の一方面が封止されている。また、固定板４２は、金属等の硬質の材料（例えば、厚さが３０μｍのステンレス鋼（ＳＵＳ）等）で形成される。この固定板４２のマニホールド１００に対向する領域は、厚さ方向に完全に除去された開口部４３となっているため、マニホールド１００の一方面は可撓性を有する封止膜４１のみで封止されている。 A compliance substrate 40 including a sealing film 41 and a fixing plate 42 is bonded onto the protective substrate 30. The sealing film 41 is made of a material having low rigidity and flexibility (for example, a polyphenylene sulfide (PPS) film having a thickness of 6 μm). One surface of the manifold portion 32 is sealed by the sealing film 41. Yes. The fixing plate 42 is made of a hard material such as metal (for example, stainless steel (SUS) having a thickness of 30 μm). Since the area of the fixing plate 42 facing the manifold 100 is an opening 43 that is completely removed in the thickness direction, one surface of the manifold 100 is sealed only with a flexible sealing film 41. Has been.
このような本実施形態のインクジェット式記録ヘッドでは、図示しない外部インク供給手段からインクを取り込み、マニホールド１００からノズル開口２１に至るまで内部をインクで満たした後、図示しない駆動ＩＣからの記録信号に従い、圧力発生室１２に対応するそれぞれの第１電極膜６０と第２電極膜８０との間に電圧を印加し、振動膜５０、絶縁体膜５５、第１電極膜６０及び圧電体層７０をたわみ変形させることにより、各圧力発生室１２内の圧力が高まりノズル開口２１からインクが吐出する。 In such an ink jet recording head of this embodiment, ink is taken in from an external ink supply means (not shown), filled with ink from the manifold 100 to the nozzle opening 21, and then in accordance with a recording signal from a driving IC (not shown). Then, a voltage is applied between each of the first electrode film 60 and the second electrode film 80 corresponding to the pressure generating chamber 12, and the vibration film 50, the insulator film 55, the first electrode film 60, and the piezoelectric layer 70 are connected. By deflecting and deforming, the pressure in each pressure generating chamber 12 increases and ink is ejected from the nozzle openings 21.
次に、上述の如きインクジェット式記録ヘッドの製造方法について、図３〜図７を参照して説明する。なお、図３および図５〜図７は、圧力発生室１２の長手方向の断面図である。まず、図３（ａ）に示すように、シリコンウェハである流路形成基板用ウェハ１１０を約１１００℃の拡散炉で熱酸化し、その表面に振動膜５０を構成する二酸化シリコン膜５１を形成する。なお、本実施形態では、流路形成基板１０として、膜厚が約６２５μｍと比較的厚く剛性の高いシリコンウェハを用いている。 Next, a method for manufacturing the ink jet recording head as described above will be described with reference to FIGS. 3 and 5 to 7 are cross-sectional views of the pressure generating chamber 12 in the longitudinal direction. First, as shown in FIG. 3A, a flow path forming substrate wafer 110, which is a silicon wafer, is thermally oxidized in a diffusion furnace at about 1100 ° C. to form a silicon dioxide film 51 constituting the vibrating film 50 on the surface thereof. To do. In the present embodiment, a silicon wafer having a relatively thick film thickness of about 625 μm and a high rigidity is used as the flow path forming substrate 10.
次いで、図３（ｂ）に示すように、振動膜５０（二酸化シリコン膜５１）上に、酸化ジルコニウムからなる絶縁体膜５５を形成する。具体的には、振動膜５０（二酸化シリコン膜５１）上に、ジルコニウム（Ｚｒ）層を形成する。次に、ジルコニウム層を熱酸化して酸化ジルコニウムからなる絶縁体膜５５を形成し、その後絶縁体膜５５をラフネス処理する。具体的なラフネス処理方法としては、次の２種類の方法で実現できる。 Next, as shown in FIG. 3B, an insulator film 55 made of zirconium oxide is formed on the vibration film 50 (silicon dioxide film 51). Specifically, a zirconium (Zr) layer is formed on the vibration film 50 (silicon dioxide film 51). Next, the zirconium layer is thermally oxidized to form an insulator film 55 made of zirconium oxide, and then the insulator film 55 is subjected to roughness treatment. Specific roughness processing methods can be realized by the following two methods.
第１のラフネス処理方法は、プラズマを利用して行うものである。この場合、プラズマを利用する処理は、アルゴン、酸素、反応性ガスから選択されるいずれか一つ、または複数のガスを成分とする処理で好適に実現し得る。また、処理条件は、例えば１Ｐａ，プラズマパワーは１０００Ｗ（ソース側）、５０Ｗ（バイアス側）とすることができ、特にバイアス側のパワーは１００Ｗ以下とすることが好ましい。高すぎると振動膜５０の表面を削りすぎてしまい、表面粗さＲａを大きくすることができないからである。 The first roughness processing method is performed using plasma. In this case, the treatment using plasma can be suitably realized by treatment using any one or a plurality of gases selected from argon, oxygen, and reactive gas as a component. The processing conditions are, for example, 1 Pa, the plasma power can be 1000 W (source side), and 50 W (bias side), and the bias side power is particularly preferably 100 W or less. This is because if the height is too high, the surface of the vibration film 50 is excessively shaved and the surface roughness Ra cannot be increased.
なお、本形態では、絶縁体膜５５は，ジルコニウムを含むものとしたが、他にもアルミニウム、シリコン、チタン、イットリウム、またはタンタルのいずれか１種類を含むもので形成することもできる。 In this embodiment, the insulator film 55 contains zirconium. However, the insulator film 55 can also be made of any one of aluminum, silicon, titanium, yttrium, and tantalum.
第２のラフネス処理方法は、絶縁体膜５５と同一材料（本形態ではジルコニウム）を液相法によりオーバーコートすることにより行うものである。この場合、液相法によりオーバーコートした絶縁体膜５５の表面粗さＲａは、０．７ｎｍ以上で３ｎｍ未満とするのが好ましい。表面粗さＲａを０．７ｎｍ以上とすることにより、図８に示すように、圧電体層７０の配向率を９０％以上とすることができるからである。また、このように、液相法により成膜した絶縁体膜５５には１０％以下のイットリウムを添加するのが望ましい。絶縁体膜５５の結晶を安定させるためである。 The second roughness processing method is performed by overcoating the same material as the insulator film 55 (zirconium in this embodiment) by a liquid phase method. In this case, the surface roughness Ra of the insulator film 55 overcoated by the liquid phase method is preferably 0.7 nm or more and less than 3 nm. This is because by setting the surface roughness Ra to 0.7 nm or more, the orientation rate of the piezoelectric layer 70 can be set to 90% or more as shown in FIG. In addition, it is desirable to add 10% or less of yttrium to the insulator film 55 formed by the liquid phase method. This is for stabilizing the crystal of the insulator film 55.
上述の如く本形態における絶縁体膜５５は、絶縁体膜５５と同一材料であるジルコニウム膜を液相法によりオーバーコートして形成される。この結果、図４に模式的に示すように、本実施形態における絶縁体膜５５は、振動膜５０（例えば、図１参照）上に成膜された下絶縁体膜５５Ａと下絶縁体膜５５Ａ上に成膜された上絶縁体膜５５Ｂの２層構造となっている。そして、本実施形態においては、下絶縁体膜５５Ａはスパッタ法により成膜され、また上絶縁体膜５５Ｂは液相法により成膜されている。 As described above, the insulator film 55 in this embodiment is formed by overcoating a zirconium film, which is the same material as the insulator film 55, by a liquid phase method. As a result, as schematically shown in FIG. 4, the insulator film 55 in this embodiment includes a lower insulator film 55 </ b> A and a lower insulator film 55 </ b> A formed on the vibration film 50 (for example, see FIG. 1). It has a two-layer structure of an upper insulator film 55B formed thereon. In this embodiment, the lower insulator film 55A is formed by sputtering, and the upper insulator film 55B is formed by liquid phase.
この結果、スパッタ法により成膜された下絶縁体膜５５Ａは柱状の粒子が密に集合した結晶構造となり圧電体層７０からのＰｂの拡散を良好に抑制することができる。一方、液相法により成膜された上絶縁体膜５５Ｂは小径の粒子が疎に集合した結晶構造となりヤング率が小さい柔軟な膜とすることができる。ここで、下絶縁体膜５５Ａの膜厚ｔ１＞上絶縁体膜５５Ｂの膜厚ｔ２の関係が成立するように成膜してある。 As a result, the lower insulator film 55 </ b> A formed by the sputtering method has a crystal structure in which columnar particles are densely aggregated, and the diffusion of Pb from the piezoelectric layer 70 can be satisfactorily suppressed. On the other hand, the upper insulator film 55B formed by the liquid phase method has a crystal structure in which small-diameter particles are gathered loosely, and can be a flexible film having a small Young's modulus. Here, the film is formed such that the relationship of the film thickness t1 of the lower insulator film 55A> the film thickness t2 of the upper insulator film 55B is established.
ここで、絶縁体膜５５の膜厚は、１００ｎｍ〜１５０ｎｍの範囲に収まるように成膜してある。さらに詳言すると、上絶縁体膜５５Ｂの膜厚が、基準値を７０ｎｍとして５０ｎｍ〜１００ｎｍの範囲に収まるように成膜するとともに、下絶縁体膜５５Ａの膜厚を５０ｎｍとしつつ、下絶縁体膜５５Ａと上絶縁体膜５５Ｂの合計膜厚が、基準値を１２５ｎｍとして１００ｎｍ〜１５０ｎｍの範囲に収まるように成膜する。このことにより、従来、約４００ｎｍとなっていた絶縁体膜５５の膜厚を、約１２５ｎｍまで薄膜化することができる。 Here, the film thickness of the insulator film 55 is formed so as to be within a range of 100 nm to 150 nm. More specifically, the film thickness of the upper insulator film 55B is set so that the reference value is 70 nm and falls within the range of 50 nm to 100 nm, and the film thickness of the lower insulator film 55A is 50 nm, The total film thickness of the film 55A and the upper insulator film 55B is formed such that the reference value is 125 nm and falls within the range of 100 nm to 150 nm. As a result, the thickness of the insulator film 55, which has conventionally been about 400 nm, can be reduced to about 125 nm.
なお、本実施形態においては、スパッタ法による膜を下絶縁体膜５５Ａ、液相法による膜を上絶縁体膜５５Ｂとしたが、この関係により、上述の如くスパッタ法による成膜に伴うメリットと、液相法による成膜に伴うメリットとを同時に享有できる。ただ、下絶縁体膜５５Ａと上絶縁体膜５５Ｂとの上下関係は、本実施形態に限定する必要はない。上下関係が逆でも構わない。要するに、絶縁体膜５５が、下絶縁体膜と、該下絶縁体膜上に成膜した下絶縁体膜と同一材料で結晶構造が異なる上絶縁体膜とからなる２層構造となっていれば良い。 In this embodiment, the film formed by the sputtering method is the lower insulator film 55A, and the film formed by the liquid phase method is the upper insulator film 55B. The advantages associated with film formation by the liquid phase method can be enjoyed simultaneously. However, the vertical relationship between the lower insulator film 55A and the upper insulator film 55B is not necessarily limited to this embodiment. The vertical relationship may be reversed. In short, the insulator film 55 may have a two-layer structure including a lower insulator film and an upper insulator film made of the same material and having a different crystal structure from the lower insulator film formed on the lower insulator film. It ’s fine.
上述の如き２種類の方法で、絶縁体膜５５のラフネス処理を行った後、図５（ａ）に示すように、例えば、少なくとも白金とイリジウムとからなる下電極膜である第１電極膜６０を絶縁体膜５５の全面にスパッタ法等により形成する。その後、第１電極膜６０を所定形状にパターニングする。なお、この第１電極膜６０の表面粗さＲａは、絶縁体膜５５の表面粗さＲａに依存する。本実施形態では、絶縁体膜５５の表面をラフネス処理して表面粗さＲａを大きくしてあるので、第１電極膜６０上に成膜される圧電体層７０の配向性を良好に維持することができる。 After performing the roughness treatment of the insulator film 55 by the two kinds of methods as described above, as shown in FIG. 5A, for example, the first electrode film 60 which is a lower electrode film made of at least platinum and iridium. Is formed on the entire surface of the insulator film 55 by sputtering or the like. Thereafter, the first electrode film 60 is patterned into a predetermined shape. Note that the surface roughness Ra of the first electrode film 60 depends on the surface roughness Ra of the insulator film 55. In the present embodiment, the surface roughness Ra of the surface of the insulator film 55 is increased to increase the surface roughness Ra, so that the orientation of the piezoelectric layer 70 formed on the first electrode film 60 is maintained well. be able to.
次に、図５（ｂ）に示すように、第１電極膜６０及び絶縁体膜５５上に、チタン（Ｔｉ）をスパッタ法、例えば、ＤＣスパッタ法で２回以上、本実施形態では２回塗布することにより所定の厚さで連続する種チタン層６５を形成する。この種チタン層６５の膜厚は、１ｎｍ〜８ｎｍの範囲内となるように形成するのが好ましい。種チタン層６５をこのような厚さで形成することにより、後述する工程で形成される圧電体層７０の結晶性を向上させることができるからである。 Next, as shown in FIG. 5B, titanium (Ti) is sputtered on the first electrode film 60 and the insulator film 55 by sputtering, for example, DC sputtering twice or more, and twice in this embodiment. By coating, a continuous titanium layer 65 having a predetermined thickness is formed. The seed titanium layer 65 is preferably formed to have a thickness in the range of 1 nm to 8 nm. This is because by forming the seed titanium layer 65 with such a thickness, the crystallinity of the piezoelectric layer 70 formed in the process described later can be improved.
次に、このように形成した種チタン層６５上に、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）からなる圧電体層７０を形成する。本実施形態では、金属有機物を溶媒に溶解・分散したいわゆるゾルを塗布乾燥してゲル化し、さらに高温で焼成することで金属酸化物からなる圧電体層７０を得る、いわゆるゾル−ゲル法を用いてＰＺＴからなる圧電体層７０を形成する。 Next, a piezoelectric layer 70 made of, for example, lead zirconate titanate (PZT) is formed on the seed titanium layer 65 thus formed. In the present embodiment, a so-called sol-gel method is used in which a so-called sol in which a metal organic material is dissolved and dispersed in a solvent is applied and dried to be gelled, and further fired at a high temperature to obtain a piezoelectric layer 70 made of metal oxide. Thus, the piezoelectric layer 70 made of PZT is formed.
かかる圧電体層７０を形成した後は、図５（ｃ）に示すように、例えば、イリジウムからなる第２電極膜８０を流路形成基板用ウェハ１１０の全面に形成する。次いで、図５（ｄ）に示すように、圧電体層７０及び第２電極膜８０を、各圧力発生室１２に対向する領域にパターニングして圧電素子３００を形成する。 After the piezoelectric layer 70 is formed, as shown in FIG. 5C, for example, a second electrode film 80 made of iridium is formed on the entire surface of the flow path forming substrate wafer 110. Next, as shown in FIG. 5D, the piezoelectric layer 300 and the second electrode film 80 are patterned in a region facing each pressure generating chamber 12 to form the piezoelectric element 300.
次に、リード電極９０を形成する。具体的には、図６（ａ）に示すように、流路形成基板用ウェハ１１０の全面に亘って、例えば、金（Ａｕ）等からなる金属層９１を形成する。その後、例えば、レジスト等からなるマスクパターン（図示なし）を介して金属層９１を圧電素子３００毎にパターニングすることでリード電極９０を形成する。 Next, the lead electrode 90 is formed. Specifically, as shown in FIG. 6A, a metal layer 91 made of, for example, gold (Au) or the like is formed over the entire surface of the flow path forming substrate wafer 110. Thereafter, the lead electrode 90 is formed by patterning the metal layer 91 for each piezoelectric element 300 through a mask pattern (not shown) made of a resist or the like, for example.
次に、図６（ｂ）に示すように、流路形成基板用ウェハ１１０の圧電素子３００側に、シリコンウェハであり複数の保護基板３０となる保護基板用ウェハ１３０を接合する。なお、この保護基板用ウェハ１３０は、例えば、４００μｍ程度の厚さを有するため、保護基板用ウェハ１３０を接合することによって流路形成基板用ウェハ１１０の剛性は著しく向上することになる。 Next, as shown in FIG. 6B, a protective substrate wafer 130 that is a silicon wafer and serves as a plurality of protective substrates 30 is bonded to the flow path forming substrate wafer 110 on the piezoelectric element 300 side. Since the protective substrate wafer 130 has a thickness of, for example, about 400 μm, the rigidity of the flow path forming substrate wafer 110 is remarkably improved by bonding the protective substrate wafer 130.
次いで、図６（ｃ）に示すように、流路形成基板用ウェハ１１０をある程度の厚さとなるまで研磨した後、さらにフッ硝酸によってウェットエッチングすることにより流路形成基板用ウェハ１１０を所定の厚みにする。例えば、本実施形態では、約７０μｍ厚になるように流路形成基板用ウェハ１１０をエッチング加工した。 Next, as shown in FIG. 6C, after the flow path forming substrate wafer 110 is polished to a certain thickness, it is further wet-etched with hydrofluoric acid so that the flow path forming substrate wafer 110 has a predetermined thickness. To. For example, in this embodiment, the flow path forming substrate wafer 110 is etched so as to have a thickness of about 70 μm.
次いで、図７（ａ）に示すように、流路形成基板用ウェハ１１０上に、例えば、窒化シリコン（ＳｉＮ）からなるマスク膜５２を新たに形成し、所定形状にパターニングする。 Next, as shown in FIG. 7A, a mask film 52 made of, for example, silicon nitride (SiN) is newly formed on the flow path forming substrate wafer 110 and patterned into a predetermined shape.
そして、このマスク膜５２を介して流路形成基板用ウェハ１１０を異方性エッチングすることにより、図７（ｂ）に示すように、流路形成基板用ウェハ１１０に圧力発生室１２、連通部１３及びインク供給路１４等を形成する。 Then, the flow path forming substrate wafer 110 is anisotropically etched through the mask film 52, whereby, as shown in FIG. 13 and the ink supply path 14 are formed.
その後は、流路形成基板用ウェハ１１０及び保護基板用ウェハ１３０の外周縁部の不要部分を、例えば、ダイシング等により切断することによって除去する。そして、流路形成基板用ウェハ１１０の保護基板用ウェハ１３０とは反対側の面にノズル開口２１が穿設されたノズルプレート２０を接合すると共に、保護基板用ウェハ１３０にコンプライアンス基板４０を接合し、流路形成基板用ウェハ１１０等を図１に示すような一つのチップサイズの流路形成基板１０等に分割することによって、本実施形態のインクジェット式記録ヘッドとする。 Thereafter, unnecessary portions of the outer peripheral edge portions of the flow path forming substrate wafer 110 and the protective substrate wafer 130 are removed by cutting, for example, by dicing. The nozzle plate 20 having the nozzle openings 21 formed on the surface of the flow path forming substrate wafer 110 opposite to the protective substrate wafer 130 is bonded, and the compliance substrate 40 is bonded to the protective substrate wafer 130. By dividing the flow path forming substrate wafer 110 and the like into the flow path forming substrate 10 and the like of one chip size as shown in FIG. 1, the ink jet recording head of this embodiment is obtained.
（他の実施形態）
以上、本発明の一実施形態について説明したが、本発明は、上述した実施形態に限定されるものではない。例えば、上述した実施形態においては、液体噴射装置に用いるヘッドの一例としてインクジェット式記録ヘッドを例示したが、本発明は、広く液体噴射ヘッドの全般を対象としたものであり、インク以外の液体を噴射するものにも勿論適用することができる。その他の液体噴射ヘッドとしては、例えば、プリンター等の画像記録装置に用いられる各種の記録ヘッド、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材噴射ヘッド、有機ＥＬディスプレイ、ＦＥＤ（電界放出ディスプレイ）等の電極形成に用いられる電極材料噴射ヘッド、バイオｃｈｉｐ製造に用いられる生体有機物噴射ヘッド等が挙げられる。また、本発明は、このような液体噴射ヘッド（インクジェット式記録ヘッド）に液体吐出手段として搭載されるアクチュエーター装置だけでなく、あらゆる装置に搭載されるアクチュエーター装置に適用することができる。例えば、アクチュエーター装置は、上述したヘッドの他に、センサー等にも適用することができる。
(Other embodiments)
Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment. For example, in the above-described embodiment, an ink jet recording head is exemplified as an example of a head used in the liquid ejecting apparatus. However, the present invention is widely intended for the entire liquid ejecting head, and a liquid other than ink is used. Of course, the present invention can also be applied to a jet. Other liquid ejecting heads include, for example, various recording heads used in image recording apparatuses such as printers, color material ejecting heads used in the manufacture of color filters such as liquid crystal displays, organic EL displays, and FEDs (field emission displays). Examples thereof include an electrode material ejection head used for electrode formation, a bioorganic matter ejection head used for biochip production, and the like. In addition, the present invention can be applied not only to an actuator device mounted as liquid ejecting means on such a liquid ejecting head (inkjet recording head) but also to an actuator device mounted on any device. For example, the actuator device can be applied to a sensor or the like in addition to the head described above.
１０ 流路形成基板、 １２ 圧力発生室、 ２０ ノズルプレート、 ２１ ノズル開口、 ３０ 保護基板、 ４０ コンプライアンス基板、 ５０ 振動膜、 ５５ 絶縁体膜、 ５５Ａ 下絶縁体膜、 ５５Ｂ 上絶縁体膜、 ６０ 第１電極膜、 ７０ 圧電体層、 ８０ 第２電極膜、 ３００ 圧電素子 10 flow path forming substrate, 12 pressure generating chamber, 20 nozzle plate, 21 nozzle opening, 30 protective substrate, 40 compliance substrate, 50 vibration film, 55 insulator film, 55A lower insulator film, 55B upper insulator film, 60 1 electrode film, 70 piezoelectric layer, 80 second electrode film, 300 piezoelectric element
Claims (8)
前記絶縁体膜を形成した後、前記絶縁体膜に対してラフネス処理を行うことを特徴とする圧電素子の製造方法。 A piezoelectric element having a first electrode film formed on an insulator film, a piezoelectric layer formed on the first electrode film, and a second electrode film formed on the piezoelectric layer is formed on the piezoelectric element. A method of manufacturing a piezoelectric element configured by being disposed on a vibrating membrane that is displaced by driving,
A method of manufacturing a piezoelectric element, wherein after the insulator film is formed, a roughness process is performed on the insulator film.
前記ラフネス処理は、プラズマを利用して行うことを特徴とする圧電素子の製造方法。 In the manufacturing method of the piezoelectric element according to claim 1,
The method of manufacturing a piezoelectric element, wherein the roughness treatment is performed using plasma.
前記プラズマを利用する処理は、アルゴン、酸素、反応性ガスから選択されるいずれか一つ、または複数のガスを成分とする処理であることを特徴とする圧電素子の製造方法。 In the manufacturing method of the piezoelectric element according to claim 2,
The process using plasma is a process using any one or a plurality of gases selected from argon, oxygen, and reactive gas as a component.
前記絶縁体膜は、ジルコニウム、アルミニウム、シリコン、チタン、、イットリウム、またはタンタルのいずれか１種類を含むことを特徴とする圧電素子の製造方法。 In the manufacturing method of the piezoelectric element according to claim 2 or claim 3,
The method for manufacturing a piezoelectric element, wherein the insulator film includes any one of zirconium, aluminum, silicon, titanium, yttrium, and tantalum.
前記ラフネス処理は、前記絶縁体膜と同一材料を液相法によりオーバーコートすることにより行うことを特徴とする圧電素子の製造方法。 In the manufacturing method of the piezoelectric element according to claim 1,
The method of manufacturing a piezoelectric element, wherein the roughness treatment is performed by overcoating the same material as the insulator film by a liquid phase method.
前記液相法によりオーバーコートした絶縁体膜の表面粗さＲａは、０．７ｎｍ以上であることを特徴とする圧電素子の製造方法。 In the manufacturing method of the piezoelectric element according to claim 5,
A method of manufacturing a piezoelectric element, wherein the insulator film overcoated by the liquid phase method has a surface roughness Ra of 0.7 nm or more.
前記液相法により成膜した絶縁体膜には１０％以下のイットリウムを添加したことを特徴とする圧電素子の製造方法。 In the manufacturing method of the piezoelectric element according to claim 5 or 6,
A method for manufacturing a piezoelectric element, wherein 10% or less of yttrium is added to the insulator film formed by the liquid phase method.
前記液体に前記圧力を発生させる圧力発生手段として請求項１〜請求項７のいずれか一項に記載する圧電素子の製造方法により得る圧電素子を前記流路形成基板上に配設したことを特徴とする液体噴射ヘッド。
A liquid ejecting head that applies pressure to a liquid filled in a pressure generating chamber formed on a flow path forming substrate, and discharges the liquid from the nozzle opening through the nozzle opening,
A piezoelectric element obtained by the method for manufacturing a piezoelectric element according to any one of claims 1 to 7 is disposed on the flow path forming substrate as pressure generating means for generating the pressure in the liquid. Liquid ejecting head.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015041541A JP2016162933A (en) | 2015-03-03 | 2015-03-03 | Method of manufacturing piezoelectric element and liquid injection head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015041541A JP2016162933A (en) | 2015-03-03 | 2015-03-03 | Method of manufacturing piezoelectric element and liquid injection head |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016162933A true JP2016162933A (en) | 2016-09-05 |
Family
ID=56847259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015041541A Pending JP2016162933A (en) | 2015-03-03 | 2015-03-03 | Method of manufacturing piezoelectric element and liquid injection head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016162933A (en) |
-
2015
- 2015-03-03 JP JP2015041541A patent/JP2016162933A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4321618B2 (en) | Liquid ejecting head and manufacturing method thereof | |
| JP3726909B2 (en) | Method for manufacturing liquid jet head | |
| JP4737375B2 (en) | Method for manufacturing actuator device, method for manufacturing liquid jet head, and method for manufacturing liquid jet device | |
| JP5187489B2 (en) | Method for manufacturing actuator device and method for manufacturing liquid jet head | |
| JP4300431B2 (en) | Actuator device and liquid jet head using the same | |
| JP4844717B2 (en) | Method for manufacturing liquid jet head | |
| JP6394901B2 (en) | Liquid jet head | |
| JP2009081262A (en) | Method for manufacturing actuator device, and method for manufacturing liquid spray head | |
| JP2010214800A (en) | Manufacturing method for liquid droplet jetting head, and manufacturing method for piezoelectric element | |
| JP2008153551A (en) | Actuator device, method of manufacturing same, and liquid jetting head | |
| JP2008016586A (en) | Method of manufacturing dielectric film, piezoelectric element, and liquid ejection head | |
| JP2006093312A (en) | Piezoelectric element, liquid injection head, and their manufacturing methods | |
| JP2008119968A (en) | Manufacturing method for liquid jetting head | |
| JP2009190349A (en) | Manufacturing method of liquid jet head | |
| JP2005166719A (en) | Method of manufacturing actuator device and liquid injection head equipped with actuator device fabricated thereby | |
| JP2010173197A (en) | Liquid discharge head, liquid discharge device, actuator device, and manufacturing method of liquid discharge head | |
| JP2016162933A (en) | Method of manufacturing piezoelectric element and liquid injection head | |
| JP2007173605A (en) | Method of manufacturing piezoelectric element and method of manufacturing liquid jetting head | |
| JP4911301B2 (en) | Micro device manufacturing method and liquid jet head manufacturing method | |
| JP5024509B2 (en) | Micro device manufacturing method and liquid jet head manufacturing method | |
| JP2005209912A (en) | Piezoelectric element, and liquid injection head, as well as manufacturing method of piezoelectric element | |
| JP2006224609A (en) | Method for manufacturing liquid injection head | |
| JP4492051B2 (en) | Method for manufacturing liquid jet head | |
| JP5083499B2 (en) | Method for manufacturing actuator device and liquid jet head | |
| JP2004066537A (en) | Process for manufacturing liquid ejection head |