JP2016162378A - プロセッサおよびその制御方法 - Google Patents
プロセッサおよびその制御方法 Download PDFInfo
- Publication number
- JP2016162378A JP2016162378A JP2015043041A JP2015043041A JP2016162378A JP 2016162378 A JP2016162378 A JP 2016162378A JP 2015043041 A JP2015043041 A JP 2015043041A JP 2015043041 A JP2015043041 A JP 2015043041A JP 2016162378 A JP2016162378 A JP 2016162378A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- unit
- instruction
- instructions
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】プロセッサを、カウント手段1と、温度計測手段2と、第1の記憶手段3と、第2に記憶手段4と、制御手段5を備える構成とする。カウント手段1は、所定の時間内に実行された命令数を実行命令数としてカウントする。温度計測手段2は、命令を実行する所定のユニット付近の温度を計測する。第1の記憶手段3は、あらかじめ設定された第1の温度を所定のユニット付近の温度が超えたときの実行命令数を第1の命令数として記憶する。第2の記憶手段4は、あらかじめ設定され、第1の温度よりも高い第2の温度を所定のユニット付近の温度が超えたときの実行命令数を第2の命令数として記憶する。制御手段5は、所定の時間に実行する命令の数が第2の命令数より小さく、第1の命令数より大きくなるように命令の実行を制御する。
【選択図】 図1
Description
本発明の第1の実施形態について図を参照して詳細に説明する。図1は、本実施形態のプロセッサの構成の概要を示したものである。本実施形態のプロセッサは、カウント手段1と、温度計測手段2と、第1の記憶手段3と、第2の記憶手段4と、制御手段5を備えている。
本発明の第2の実施形態について図を参照して詳細に説明する。図2は、本実施形態のプロセッサの構成の概要を示したものである。本実施形態のプロセッサは、演算処理部10と、温度制御部20を備えている。また、演算処理部10は、プロセッサが備えられた情報処理装置の主記憶装置とも接続されている。
また、温度センサ19を演算処理部10内に複数、備えて各温度センサ19から温度計測信号S12として送られてくる温度データを基に、温度計測部23が各温度センサ19の計測値の平均値を、計測温度信号S23として出力してもよい。本実施形態の温度センサ部19および温度計測部23は、第1の実施形態の温度計測手段2に相当する。
本発明の第3の実施形態について図を参照して詳細に説明する。図8は、本実施形態のプロセッサの構成の概要を示したものである。本実施形態のプロセッサは、演算処理部10と、温度制御部40を備えている。また、演算処理部10には第2の実施形態と同様に主記憶装置が接続されている。本実施形態の演算処理部10は、第2の実施形態の演算処理部と同様の構成を備えている。
所定の時間内に実行された命令数を実行命令数としてカウントするカウント手段と、
命令を実行する所定のユニット付近の温度を計測する温度計測手段と、
あらかじめ設定された第1の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第1の命令数として記憶する第1の記憶手段と、
あらかじめ設定され、前記第1の温度よりも高い第2の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第2の命令数として記憶する第2の記憶手段と、
前記所定の時間に実行する命令の数が前記第2の命令数より小さく、前記第1の命令数より大きくなるように命令の実行を制御する制御手段と
を備えることを特徴とするプロセッサ。
前記制御手段は、前記第2の命令数の設定後に、前記所定のユニット付近の前記温度が前記第2の温度を超えたときに、所定の抑制状態となるように命令の実行を制御することを特徴とする付記1に記載のプロセッサ。
前記制御手段は、前記所定の抑制状態のときに、前記所定のユニット付近の前記温度が前記第1の温度未満となった場合に、前記所定の抑制状態を解除することを特徴とする付記2に記載のプロセッサ。
前記第2の記憶手段に記憶された前記第2の命令数と、前記カウント手段がカウントした前記実行命令数とを比較する比較手段をさらに備え、
前記制御部は、前記所定のユニット付近の前記温度が、前記第2の温度を超えているときに、前記実行命令数の値よりも前記第2の命令数の値が大きい場合に、前記第2の命令数の値を前記実行命令数の値となるように更新することを特徴とする付記1から3いずれかに記載のプロセッサ。
前記制御部は、前記所定のユニット付近の前記温度が、前記第2の温度を下回っているときに、前記実行命令数の値よりも前記第2の命令数の値が小さい場合に、前記第2の命令数の値を第2の所定の値、増加させることを特徴とする付記4に記載のプロセッサ。
前記比較手段は、前記第1の記憶手段に記憶された前記第1の命令数と、前記カウント手段がカウントした前記実行命令数とを比較する手段をさらに備え、
前記制御部は、前記所定のユニット付近の前記温度が、前記第1の温度未満となったときに、前記実行命令数の値よりも前記第1の命令数の値が小さい場合に、前記第1の命令数の値を前記実行命令数の値となるように更新することを特徴とする付記4または5いずれかに記載のプロセッサ。
前記制御部は、前記所定のユニット付近の前記温度が、前記第1の温度を超えたときに、前記実行命令数の値よりも前記第1の命令数の値が大きい場合に、前記第1の命令数の値を第1の所定の値、減少させることを特徴とする付記6に記載のプロセッサ。
前記所定の抑制状態は、通常状態よりもクロック数を減少させる状態であることを特徴とする付記2から7いずれかに記載のプロセッサ。
前記温度計測手段は、前記所定のユニット付近の温度として複数の箇所で温度を計測する手段を備え、前記第1の命令数および前記第2の命令数が温度を計測する箇所に応じて設定されていることを特徴とする付記1から8いずれかに記載のプロセッサ。
所定の時間内に実行された命令数を実行命令数としてカウントし、
命令を実行する所定のユニット付近の温度を計測し、
あらかじめ設定された第1の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第1の命令数として記憶し、
あらかじめ設定され、前記第1の温度よりも高い第2の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第2の命令数として記憶し、
前記所定の時間に実行する命令の数が前記第2の命令数より小さく、前記第1の命令数より大きくなるように命令の実行を制御することを特徴とするプロセッサの制御方法。
前記第2の命令数の設定後に、前記所定のユニット付近の前記温度が前記第2の温度を超えたときに、所定の抑制状態となるように命令の実行を制御することを特徴とする付記10に記載のプロセッサの制御方法。
前記所定の抑制状態のときに、前記所定のユニット付近の前記温度が前記第1の温度未満となった場合に、前記所定の抑制状態を解除することを特徴とする付記11に記載のプロセッサの制御方法。
記憶された前記第2の命令数と、カウントした前記実行命令数とを比較し、
前記所定のユニット付近の前記温度が、前記第2の温度を超えているときに、前記実行命令数の値よりも前記第2の命令数の値が大きい場合に、前記第2の命令数の値を前記実行命令数の値となるように更新することを特徴とする付記10から12いずれかに記載のプロセッサの制御方法。
前記所定のユニット付近の前記温度が、前記第2の温度を下回っているときに、前記実行命令数の値よりも前記第2の命令数の値が小さい場合に、前記第2の命令数の値を第2の所定の値、増加させることを特徴とする付記13に記載のプロセッサの制御方法。
記憶された前記第1の命令数と、前記実行命令数とを比較し、
前記所定のユニット付近の前記温度が、前記第1の温度未満となったときに、前記実行命令数の値よりも前記第1の命令数の値が小さい場合に、前記第1の命令数の値を前記実行命令数の値となるように更新することを特徴とする付記13または14いずれかに記載のプロセッサの制御方法。
前記所定のユニット付近の前記温度が、前記第1の温度を超えたときに、前記実行命令数の値よりも前記第1の命令数の値が大きい場合に、前記第1の命令数の値を第1の所定の値、減少させることを特徴とする付記15に記載のプロセッサの制御方法。
前記所定の抑制状態は、通常状態よりもクロック数を減少させる状態であることを特徴とする付記11から16いずれかに記載のプロセッサの制御方法。
前記所定のユニット付近の温度として複数の箇所で温度を計測し、
前記第1の命令数および前記第2の命令数を温度を計測する箇所に応じて設定することを特徴とする付記10から17いずれかに記載のプロセッサの制御方法。
2 温度計測手段
3 第1の記憶手段
4 第2の記憶手段
5 制御手段
10 演算処理部
11 命令キャッシュ部
12 命令フェッチ部
13 命令デコード部
14 命令制御部
15−1 ロード/ストア部
15−2 整数演算部
15−3 浮動小数点演算部
15−4 分岐部
16 レジスタファイル部
17 データキャッシュ部
18 メモリ管理部
19 温度センサ部
20 温度制御部
21 制御部
22 タイマ部
23 温度計測部
24 カウンタ部
25 上限値記憶部
26 下限値記憶部
40 温度制御部
41 制御部
42 タイマ部
43 温度計測部
44 カウンタ部
45 上限値記憶部
46 下限値記憶部
47 上限値比較部
48 下限値比較部
S11 実行命令数信号
S12 温度計測信号
S21 時間経過信号
S22 測定要求信号
S23 計測温度信号
S24 上限値保存信号
S25 下限値保存信号
S26 命令数出力信号
S27 命令数信号
S31 温度状態信号
S32 上限命令数信号
S33 下限命令数信号
S41 時間経過信号
S42 測定要求信号
S43 計測温度信号
S44 上限値保存信号
S45 下限値保存信号
S46 命令数出力信号
S47 命令数信号
S48 上限値比較信号
S49 下限値比較信号
S51 温度状態信号
S52 上限命令数信号
S53 下限命令数信号
Claims (10)
- 所定の時間内に実行された命令数を実行命令数としてカウントするカウント手段と、
命令を実行する所定のユニット付近の温度を計測する温度計測手段と、
あらかじめ設定された第1の温度を前記所定のユニットの温度が超えたときの前記実行命令数を第1の命令数として記憶する第1の記憶手段と、
あらかじめ設定され、前記第1の温度よりも高い第2の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第2の命令数として記憶する第2の記憶手段と、
前記所定の時間に実行する命令の数が前記第2の命令数より小さく、前記第1の命令数より大きくなるように命令の実行を制御する制御手段と
を備えることを特徴とするプロセッサ。 - 前記第2の記憶手段に記憶された前記第2の命令数と、前記カウント手段がカウントした前記実行命令数とを比較する比較手段をさらに備え、
前記制御部は、前記所定のユニット付近の前記温度が、前記第2の温度を超えているときに、前記実行命令数の値よりも前記第2の命令数の値が大きい場合に、前記第2の命令数の値を前記実行命令数の値となるように更新することを特徴とする請求項1に記載のプロセッサ。 - 前記制御部は、前記所定のユニット付近の前記温度が、前記第2の温度を下回っているときに、前記実行命令数の値よりも前記第2の命令数の値が小さい場合に、前記第2の命令数の値を第2の所定の値、増加させることを特徴とする請求項2に記載のプロセッサ。
- 前記比較手段は、前記第1の記憶手段に記憶された前記第1の命令数と、前記カウント手段がカウントした前記実行命令数とを比較する手段をさらに備え、
前記制御部は、前記所定のユニット付近の前記温度が、前記第1の温度未満となったときに、前記実行命令数の値よりも前記第1の命令数の値が小さい場合に、前記第1の命令数の値を前記実行命令数の値となるように更新することを特徴とする請求項2または3いずれかに記載のプロセッサ。 - 前記制御部は、前記所定のユニット付近の前記温度が、前記第1の温度を超えたときに、前記実行命令数の値よりも前記第1の命令数の値が大きい場合に、前記第1の命令数の値を第1の所定の値、減少させることを特徴とする請求項4に記載のプロセッサ。
- 前記温度計測手段は、前記所定のユニット付近の温度として複数の箇所で温度を計測する手段を備え、前記第1の命令数および前記第2の命令数が温度を計測する箇所に応じて設定されていることを特徴とする請求項1から5いずれかに記載のプロセッサ。
- 所定の時間内に実行された命令数を実行命令数としてカウントし、
命令を実行する所定のユニット付近の温度を計測し、
あらかじめ設定された第1の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第1の命令数として記憶し、
あらかじめ設定され、前記第1の温度よりも高い第2の温度を前記所定のユニット付近の前記温度が超えたときの前記実行命令数を第2の命令数として記憶し、
前記所定の時間に実行する命令の数が前記第2の命令数より小さく、前記第1の命令数より大きくなるように命令の実行を制御することを特徴とするプロセッサの制御方法。 - 記憶された前記第2の命令数と、カウントした前記実行命令数とを比較し、
前記所定のユニット付近の前記温度が、前記第2の温度を超えているときに、前記実行命令数の値よりも前記第2の命令数の値が大きい場合に、前記第2の命令数の値を前記実行命令数の値となるように更新することを特徴とする請求項7に記載のプロセッサの制御方法。 - 記憶された前記第1の命令数と、前記実行命令数とを比較し、
前記所定のユニット付近の前記温度が、前記第1の温度未満となったときに、前記実行命令数の値よりも前記第1の命令数の値が小さい場合に、前記第1の命令数の値を前記実行命令数の値となるように更新することを特徴とする請求項7または8いずれかに記載のプロセッサの制御方法。 - 前記所定のユニット付近の温度として複数の箇所で温度を計測し、
前記第1の命令数および前記第2の命令数を温度を計測する箇所に応じて設定することを特徴とする請求項7から9いずれかに記載のプロセッサの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043041A JP6477032B2 (ja) | 2015-03-05 | 2015-03-05 | プロセッサおよびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043041A JP6477032B2 (ja) | 2015-03-05 | 2015-03-05 | プロセッサおよびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162378A true JP2016162378A (ja) | 2016-09-05 |
JP6477032B2 JP6477032B2 (ja) | 2019-03-06 |
Family
ID=56845164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043041A Active JP6477032B2 (ja) | 2015-03-05 | 2015-03-05 | プロセッサおよびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6477032B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000187523A (ja) * | 1998-12-21 | 2000-07-04 | Funai Electric Co Ltd | クロック可変回路 |
US6397343B1 (en) * | 1999-03-19 | 2002-05-28 | Microsoft Corporation | Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer |
JP2004038291A (ja) * | 2002-06-28 | 2004-02-05 | Toshiba Corp | クロック周波数の制御方法および電子機器 |
JP2005533296A (ja) * | 2001-10-25 | 2005-11-04 | インテル・コーポレーション | 電力低減方法およびシステム |
JP2011138217A (ja) * | 2009-12-25 | 2011-07-14 | Aisin Aw Co Ltd | 処理装置、処理方法、及び処理プログラム |
-
2015
- 2015-03-05 JP JP2015043041A patent/JP6477032B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000187523A (ja) * | 1998-12-21 | 2000-07-04 | Funai Electric Co Ltd | クロック可変回路 |
US6397343B1 (en) * | 1999-03-19 | 2002-05-28 | Microsoft Corporation | Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer |
JP2005533296A (ja) * | 2001-10-25 | 2005-11-04 | インテル・コーポレーション | 電力低減方法およびシステム |
JP2004038291A (ja) * | 2002-06-28 | 2004-02-05 | Toshiba Corp | クロック周波数の制御方法および電子機器 |
JP2011138217A (ja) * | 2009-12-25 | 2011-07-14 | Aisin Aw Co Ltd | 処理装置、処理方法、及び処理プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6477032B2 (ja) | 2019-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101526051B1 (ko) | 열적 제어 장치 및 방법론 | |
JP4198644B2 (ja) | 半導体集積回路 | |
US9176569B2 (en) | Apparatus and method for dynamically adjusting frequency of central processing unit | |
US8261112B2 (en) | Optimizing power consumption by tracking how program runtime performance metrics respond to changes in operating frequency | |
US7840823B2 (en) | Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value | |
US9678562B2 (en) | Information processing apparatus, data transfer apparatus, and control method for data transfer apparatus | |
WO2014151323A1 (en) | Processor control system | |
US9672310B1 (en) | Reliability guardband compensation | |
JP6477032B2 (ja) | プロセッサおよびその制御方法 | |
TWI638517B (zh) | 用於產生時脈之電子電路及其方法 | |
JP2012047705A (ja) | 時刻補正装置、及び制御方法 | |
JP2013047666A (ja) | 炉心監視システム、方法、及びプログラム | |
US10037065B2 (en) | Multi-core processor, information processing method, and program | |
JP2010009258A (ja) | ソフトウエアの異常検出装置 | |
US9817743B2 (en) | Maintenance apparatus of electronic device, maintenance method of electronic device, and non-transitory computer readable medium storing program | |
US8938742B2 (en) | Processing system for switching between execution of a normal task and a management task | |
US9465614B2 (en) | Parallel execution of instructions in processing units and adjusting power mode based on monitored data dependency over a period of time | |
JP5987723B2 (ja) | 通信用スレーブ | |
JP2012003691A (ja) | 情報処理装置、情報処理方法、情報処理プログラム、情報処理プログラムを記録したコンピュータ読み取り可能な記録媒体及び集積回路 | |
US9898434B2 (en) | System, process control method and medium | |
JP6123831B2 (ja) | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ | |
US10067483B1 (en) | Controlling electrical device based on temperature and voltage | |
JP2019114011A (ja) | 半導体装置及び半導体装置の制御方法 | |
WO2018180664A1 (ja) | 車両制御装置 | |
JP2016206899A (ja) | 情報処理システム、測定方法及びそのためのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6477032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |