JP2016152655A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2016152655A JP2016152655A JP2015027828A JP2015027828A JP2016152655A JP 2016152655 A JP2016152655 A JP 2016152655A JP 2015027828 A JP2015027828 A JP 2015027828A JP 2015027828 A JP2015027828 A JP 2015027828A JP 2016152655 A JP2016152655 A JP 2016152655A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- unit
- voltage
- switches
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明の実施形態は、電力変換装置に関する。 Embodiments described herein relate generally to a power conversion apparatus.
電力変換装置は、交流電源から得られる交流電圧を、電圧の異なる直流電圧に変換して負荷へ電力を供給する。交流電源の交流電圧を直流電圧に変換する回路では、交流電源に流れる交流電流を交流電源電圧と同位相の正弦波状にすることが最も力率が良く、高調波ノイズ発生も少ない。入力電流を正弦波にする回路は、PFC(Phase Factor Collection:力率改善器)と呼ぶ。 The power conversion device converts an AC voltage obtained from an AC power source into a DC voltage having a different voltage and supplies power to a load. In a circuit that converts an AC voltage of an AC power source into a DC voltage, the AC power flowing in the AC power source is best in the form of a sine wave having the same phase as the AC power source voltage, and harmonic noise is less generated. A circuit that converts the input current to a sine wave is called a PFC (Phase Factor Collection: power factor corrector).
図11は、従来のPFCの一例としてのトーテムポールPFCの構成例を示す。図11の回路は、スイッチS1、S2のオンオフを制御することにより、回路電流(電源電流)とキャパシタC1への電荷蓄積とを制御する。回路電流は、スイッチS1、S2をオンオフするスイッチング信号のパルス幅を電源電圧の位相に応じて変化させるPWM(Pulse Width Modulation:パルス幅変調)で制御できる。図12は、従来のPWM制御の例を示す。図12に示すPWM制御では、スイッチS1、S2のスイッチング信号はパルス幅が大きく変化する。例えば、交流電源の電圧Vs1が低い場合にはスイッチS1、S2をオンする時間が長くなり、交流電源の電圧Vs1が高い場合にはスイッチS1、S2をオンする時間が短くなる。スイッチング信号のパルス幅が大きく変動すると、回路の動作を別の用途に応用したり、変換効率を向上させたりするのが難しくなる。 FIG. 11 shows a configuration example of a totem pole PFC as an example of a conventional PFC. The circuit in FIG. 11 controls circuit current (power supply current) and charge accumulation in the capacitor C1 by controlling on / off of the switches S1 and S2. The circuit current can be controlled by PWM (Pulse Width Modulation) that changes the pulse width of the switching signal for turning on and off the switches S1 and S2 in accordance with the phase of the power supply voltage. FIG. 12 shows an example of conventional PWM control. In the PWM control shown in FIG. 12, the pulse widths of the switching signals of the switches S1 and S2 change greatly. For example, when the voltage Vs1 of the AC power supply is low, the time for turning on the switches S1 and S2 becomes long, and when the voltage Vs1 of the AC power supply is high, the time for turning on the switches S1 and S2 becomes short. When the pulse width of the switching signal fluctuates greatly, it becomes difficult to apply the circuit operation to another application or improve the conversion efficiency.
本発明が解決しようとする課題は、変換効率の向上が図れる電力変換装置を提供することである。 The problem to be solved by the present invention is to provide a power conversion device capable of improving the conversion efficiency.
実施形態によれば、電力変換装置は、ブリッジ回路と、インダクタと、制御部とを有する。ブリッジ回路は、直列接続した第1及び第2のスイッチと、直列接続した第3及び第4のスイッチと、キャパシタとを、並列に接続する。インダクタは、第1及び第2のスイッチの接続点と第3及び第4のスイッチの接続点との間において交流電源と負荷とに直列接続する。制御部は、交流電源の電源電圧の極性に応じて選択する第1又は第2のスイッチの何れかを第1及び第2のスイッチの接続点に発生する矩形電圧のデューティが一定となるようにオンオフさせると共に、第1又は第2のスイッチがオンする期間内で第4又は第3のスイッチをオンさせる。 According to the embodiment, the power conversion device includes a bridge circuit, an inductor, and a control unit. The bridge circuit connects first and second switches connected in series, third and fourth switches connected in series, and a capacitor in parallel. The inductor is connected in series to the AC power source and the load between the connection point of the first and second switches and the connection point of the third and fourth switches. The control unit is configured so that the duty of the rectangular voltage generated at the connection point of the first and second switches, which is selected according to the polarity of the power supply voltage of the AC power supply, is constant. The fourth or third switch is turned on within a period during which the first or second switch is turned on.
以下、実施の形態について図面を参照して説明する。
(第1実施形態)
図1は、第1実施形態に係る電力変換装置1の構成例を示す図である。
電力変換装置1は、交流電源からの交流電圧を直流電圧に変換する電源装置である。例えば、電力変換装置1は、交流電源に接続するコネクタおよび負荷に接続するコネクタを有するACアダプタとして実現できる。図1に示す構成例において、電力変換装置1は、入力電源としての交流電源2に接続する。また、電力変換装置1は、交流電源2の交流電圧から変換した直流電圧を出力する負荷3に接続する。電力変換装置1は、スイッチS1,S2,S3,S4、キャパシタC1、第1インダクタL1、交流電圧検出部11、回路電流検出部12、昇圧検出部13、及び、制御部15を備える。
Hereinafter, embodiments will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram illustrating a configuration example of a
The
4つのS1、S2、S3、S4はブリッジ接続する。第1のスイッチS1と第2のスイッチS2とは、直列に接続する。第3のスイッチS3と第4のスイッチS4とは直列に接続する。直列接続した第1及び第2のスイッチS1、S2と、直列接続した第3及び第4のスイッチS3、S4とは、並列に接続されて閉ループを形成する。さらに、直列接続した第1及び第2のスイッチS1、S2と、直列接続した第3及び第4のスイッチS3、S4と、キャパシタC1とは、並列に接続される。 Four S1, S2, S3, and S4 are bridge-connected. The first switch S1 and the second switch S2 are connected in series. The third switch S3 and the fourth switch S4 are connected in series. The first and second switches S1 and S2 connected in series and the third and fourth switches S3 and S4 connected in series are connected in parallel to form a closed loop. Furthermore, the first and second switches S1 and S2 connected in series, the third and fourth switches S3 and S4 connected in series, and the capacitor C1 are connected in parallel.
スイッチS1、S2、S3、S4は、半導体スイッチで実現できる。例えば、スイッチS1、S2、S3、S4は、MOSFET、GaN、SiC、その他複合トランジスタによるスイッチモジュールで実現する。本実施形態においては、スイッチS1、S2、S3、S4が、N型MOSFETで構成されることを想定して説明する。スイッチS1、S2、S3、S4としてのN型MOSFETは、ドレインからソースに向かってはスイッチとして動作する。つまり、スイッチS1、S2、S3、S4は、ゲートに与えられる信号(ゲート駆動信号)がハイ(H)レベルの場合は導通し、ロー(L)レベルの場合は非導通とする。また、スイッチS1、S2、S3、S4は、ソースからドレインに向かっては、ゲート駆動信号にかかわらず、寄生ダイオードにより常に導通状態にある。 The switches S1, S2, S3 and S4 can be realized by semiconductor switches. For example, the switches S1, S2, S3, and S4 are realized by a switch module including MOSFET, GaN, SiC, and other composite transistors. In the present embodiment, description will be made assuming that the switches S1, S2, S3, and S4 are configured by N-type MOSFETs. The N-type MOSFETs as the switches S1, S2, S3, and S4 operate as switches from the drain to the source. That is, the switches S1, S2, S3, and S4 are turned on when the signal (gate drive signal) applied to the gate is at a high (H) level, and are turned off when the signal is at a low (L) level. Further, the switches S1, S2, S3, and S4 are always in a conductive state from the source to the drain by the parasitic diode regardless of the gate drive signal.
また、スイッチS1は、ソースをスイッチS2のドレインと接続する。スイッチS1は、ドレインをスイッチS3のドレインと接続する。スイッチS3は、ソースをスイッチS4のドレインと接続する。スイッチS2は、ソースをスイッチS4のソースに接続する。これらの接続により、スイッチS1、S2、S3、S4は、閉ループを形成し、ブリッジ回路を形成する。 The switch S1 connects the source to the drain of the switch S2. The switch S1 connects the drain to the drain of the switch S3. The switch S3 connects the source to the drain of the switch S4. Switch S2 connects the source to the source of switch S4. With these connections, the switches S1, S2, S3, and S4 form a closed loop and a bridge circuit.
ここで、図1に示す構成において、スイッチS1のソースとスイッチS2のドレインとの接続点はU点とし、スイッチS3のソースとスイッチS4のドレインとの接続点はV点とする。交流電源2、インダクタL1、及び、回路電流検出部12は、ブリッジ回路のU点とV点との間に直列接続する。なお、これらの各部の接続は、特定の順番に限定されるものではない。
Here, in the configuration shown in FIG. 1, a connection point between the source of the switch S1 and the drain of the switch S2 is a U point, and a connection point between the source of the switch S3 and the drain of the switch S4 is a V point. The
交流電圧検出部11は、交流電源2から電力変換装置1に入力される交流の電源電圧Vs1を検出する。交流電圧検出部11は、交流電源2からの電源電圧の瞬時値を示す検出信号Vs1を制御部15に出力する。例えば、交流電圧検出部11は、交流電源2の両端に並列接続する。
The AC
回路電流検出部12は、交流電源2に流す電源(入力)電流(或いは第1インダクタL1を流れるインダクタ電流と称しても良い)としての回路電流Is1を検出する。回路電流検出部12は、回路電流の瞬時値を示す検出値Is1を制御部15へ出力する。回路電流検出部12は、電流検出手段として機能する。回路電流検出部12は、UV間に直列接続し、UV間に流れる電流を検出する。回路電流検出部12は、例えば、交流電源2とV点との間に接続しても良いし、交流電源2と第1インダクタL1との間に接続しても良いし、第1インダクタL1とU点との間に接続しても良い。
The circuit
キャパシタC1は、スイッチS1のドレインとスイッチS2のソースとの間(スイッチS3のドレインとスイッチS4のソースとの間)に接続する。キャパシタC1は、直列接続するスイッチS1及びS2からなるU側ハーフブリッジと、直列接続するスイッチS3及びS4からなるV側ハーフブリッジとに並列接続する。キャパシタC1および4つのスイッチS1、S2、S3、S4は、Hブリッジを構成する。 The capacitor C1 is connected between the drain of the switch S1 and the source of the switch S2 (between the drain of the switch S3 and the source of the switch S4). The capacitor C1 is connected in parallel to a U-side half bridge composed of switches S1 and S2 connected in series and a V-side half bridge composed of switches S3 and S4 connected in series. The capacitor C1 and the four switches S1, S2, S3, S4 constitute an H bridge.
昇圧検出部13は、キャパシタC1にかかる電圧(ブリッジキャパシタ電圧)Vs2を検出する。昇圧検出部13は、キャパシタ電圧の瞬時値を示す検出信号Vs2を制御部15へ出力する。昇圧検出部13は、キャパシタC1の両端に並列接続される。
負荷3は、キャパシタC1の両端に接続する。負荷3は、抵抗負荷であっても良いし、電圧変換を行う回路と負荷との組み合わせなどであってもよい。
The
The
制御部15は、交流電圧検出部11の検出信号Vs1、回路電流検出部12の検出値Is1、及び、昇圧検出部103の検出信号Vs2を入力とする。制御部15は、スイッチS1、S2,S3,S4に対するゲート駆動信号P1、P2,P3,P4を出力とする。ゲート駆動信号P1、P2,P3,P4は、それぞれ各スイッチS1、S2,S3,S4をオンオフさせる信号である。ここでは、ゲート駆動信号P1、P2,P3,P4は、スイッチS1、S2,S3,S4をHレベルでオンし、Lレベルでオフするパルス信号であるものとする。
The
制御部15は、スイッチS1及びS2をメインスイッチとし、スイッチS3及びS4をスイッチS1及びS2のサブスイッチと見立てて制御する。従来のトーテムポールPFCの制御では、ゲート駆動信号のパルス幅が交流電源Vacの電圧位相に応じて激変する。パルス幅が激変すると、U点の電圧(スイッチS2の両端電圧に等しい)は、矩形パルスではあるもののそのデューティは激変する。このようなデューティ変動を緩和するため、本実施形態に係る電力変換装置1の制御部15は、スイッチS3,S4をサブスイッチと見立てて制御する。例えば、制御部15は、スイッチS1のゲート駆動信号P1のパルスに同期し、ゲート駆動信号P1よりも狭いパルス幅のゲート駆動信号P4でスイッチS4をオンさせる。また、制御部15は、スイッチS2のゲート駆動信号P2のパルスに同期し、ゲート駆動信号P2よりも狭いパルス幅のゲート駆動信号P3でスイッチS3をオンさせる。
The
次に、電力変換装置1における制御部15の構成について説明する。
図2は、第1の実施形態に係る電力変換装置1における制御部15が備える構成(機能)の例を示すブロック図である。
制御部15は、第1の絶対値化部21、第1の増幅率調整部22、第1のバイアス点補正部23、乗算部24、第2の増幅率調整部25、第2のバイアス点補正部26、極性判定部27、平均値算出部28、第1の差分出力部29、リファレンス電圧設定部30、第2の絶対値化部31、第3の増幅率調整部32、第2の差分出力部33、三角波生成部34、第1のPWM生成部35、第2のPWM生成部36、および、セレクタ部37を備える。これら各部は、ハードウエアで実現しても良いし、ソフトウエアで実現しても良い。例えば、上記各部の一部又は全部は、DSPにより実現しても良い。
Next, the structure of the
FIG. 2 is a block diagram illustrating an example of a configuration (function) included in the
The
第1の絶対値化部21は、入力信号を絶対値化した信号を出力する。第1の絶対値化部21は、交流電圧検出部11の検出信号(電源電圧の検出値)Vs1を入力し、入力した電源電圧値を絶対値化する。第1の絶対値化部21は、例えば、検出信号Vs1が−1.41であれば、+1.41を出力する。第1の絶対値化部21は、絶対値化した電源電圧値を第1の増幅率調整部22と第2の増幅率調整部25へ供給する。
The first absolute
第1の増幅率調整部22は、第1の絶対値化部21により絶対値化した電源電圧の値を第1の増幅率で調整する。第1の増幅率調整部22は、例えば、1.41という入力値(電源電圧値)を0.9という値に変換する。第1の増幅率調整部22は、第1の増幅率で調整した値を第1のバイアス点補正部23へ供給する。
The first amplification factor adjustment unit 22 adjusts the value of the power supply voltage that has been converted to the absolute value by the first absolute
第1のバイアス点補正部23は、第1の増幅率調整部22からの入力値に対して第1のバイアス値を付加する。第1のバイアス点補正部23は、例えば、0.9という入力値に対して0.05というバイアス値を加算して0.95にする。第1のバイアス点補正部23は、第1のバイアス値を付加した値を乗算部24へ供給する。
The first bias
第2の増幅率調整部25は、第1の絶対値化部21により絶対値化した電源電圧の値を第2の増幅率で調整する。例えば、絶対値化した電源電圧の値が1.41で、第2の増幅率が0.5であれば、第2の増幅率調整部25は、調整値を1.41×0.5=0.7とする。第2の増幅率調整部25は、第2の増幅率で調整した調整値を第2のバイアス点補正部26へ供給する。
The second amplification
第2のバイアス点補正部26は、第2の増幅率調整部25から入力する調整値に対して第2のバイアス値を付加する。第2のバイアス点補正部26は、例えば、0.7という入力値に対して0.2というバイアス値を加算して0.9にする。第2のバイアス点補正部26は、第2のバイアス値を付加した値を第2のPWM生成部36へ供給する。なお、第2のバイアス値に対しては、リファレンス電圧を設定しても良い。これは、第2のバイアス値とリファレンス電圧との差分をPWM生成部36へ出力する差分出力部を設けることで実現できる。
The second bias
また、交流電圧検出部11の検出信号(電源電圧の検出値)Vs1は、極性判定部27にも入力する。極性判定部27は、交流電源2からの電源電圧の値が正であるか負であるかを判定する。極性判定部27は、極性の判定結果を示す信号をセレクタ部37に供給する。極性判定部27は、例えば、電源電圧の値が正であれば「1」をセレクタ部37へ出力し、負であれば「0」をセレクタ部37へ出力する。すなわち、極性判定部27は、交流電源2の交流電圧の周波数が50Hzであれば、50Hzに同期して「1」と「0」を交互に出力する。
Further, the detection signal (detected value of the power supply voltage) Vs <b> 1 of the AC
平均値算出部28は、昇圧検出部13の検出信号(キャパシタ電圧の検出値)Vs2を入力する。昇圧検出部13は、キャパシタC1の両端における電圧の値を検出信号Vs2として検出する。キャパシタC1の電圧は、交流電源2の周波数が50Hzだとすると、倍の100Hz成分のリップル電圧を含む。平均値算出部28は、電源周波数の1周期分の電圧の平均値を算出する。平均値算出部28は、算出した平均値を第1の差分出力部29へ供給する。
The average
第1の差分出力部29は、平均値算出部28が算出する平均値とリファレンス電圧設定部30が設定するリファレンス電圧の値との差分値を出力する。例えば、キャパシタC1の両端電圧が410V±50Vで変動しているとして、昇圧検出部13の検出信号Vs2が4.1±0.5という値であったとする。この場合、平均値算出部28は、検出信号Vs2の平均値として4.1という値を出力する。平均値算出部28の出力値が4.1で、リファレンス電圧設定部30が設定する値が4.0であれば、第1の差分出力部29は、差分値として0.1を出力する。第1の差分出力部29は、差分値を乗算部24に供給する。
The first
乗算部24は、第1のバイアス点補正部23からの出力値と第1の差分出力部29からの差分値とを乗算した値を出力する。例えば、一方の入力が0.95で、他方の入力が0.1であれば、乗算部24は、乗算結果として0.95×0.1=0.095を出力する。乗算部24は、乗算結果を第2の差分出力部33へ供給する。
The
回路電流検出部12の検出信号(回路電流の検出値)Is1は、第2の絶対値化部31に入力される。第2の絶対値化部31は、入力信号の値を絶対値化した信号を出力する。第2の絶対値化部31は、回路電流の値Is1を入力し、入力した回路電流の値を絶対値化する。第2の絶対値化部31は、例えば、回路電流の値Is1が−1.2であれば、絶対値化した値として1.2を出力する。第2の絶対値化部31は、絶対値化した回路電流の値を第3の増幅率調整部32へ供給する。
The detection signal (detection value of the circuit current) Is1 of the circuit
第3の増幅率調整部32は、第2の絶対値化部により絶対値化した電源電流の値を第3の増幅率で調整する。第3の増幅率調整部32は、例えば、絶対値化した電源電流の値が1.2で、第3の増幅率が0.5であれば、調整値として0.6を出力する。第3の増幅率調整部32は、第3の増幅率で調整した調整値を第2の差分出力部33へ供給する。
The third amplification
第2の差分出力部33は、乗算部24からの入力値と第3の増幅率調整部32からの調整値との差分を出力する。例えば0.095と0.6という値が入力された場合、第2の差分出力部33は、0.095−0.6=−0.505を出力する。差分出力部33は、差分値を第1のPWM生成部35へ供給する。
The second
三角波生成部34は、第1及び第2のPWM制御のキャリア信号となる三角波を生成する。三角波生成部34は、最大値1、かつ、最小値―1の範囲で、所定の周波数の三角波を生成する。三角波生成部34が生成する三角波の周波数は、例えば20kHzなどである。三角波生成部34は、生成した三角波を第1のPWM生成部35と第2のPWM生成部36とへ出力する。
The triangular
第1のPWM生成部35は、第2の差分出力部33からの出力値と三角波生成部34からの三角波とにより第1のPWM信号を生成する。つまり、第1のPWM生成部35は、第2の差分出力部33からの出力値を第1のPWM閾値とする。第1のPWM生成部35は、三角波の大きさが第2の差分出力部33からの出力値よりも大きい場合に第1のPWM信号をHレベル(1)とする。また、第1のPWM生成部35は、三角波の大きさが第2の差分出力部33からの出力値以下の場合に第1のPWM信号をLレベル(1)とする。例えば第2の差分出力部33の出力値が−0.505であれば、第1のPWM生成部35は、三角波が−0.505以上の場合に1を出力し、−0.505以下の場合に0を出力する。第1のPWM生成部35は、生成した第1のPWM信号をセレクタ部37へ供給する。
The
また、第2のPWM生成部36は、第2のバイアス点補正部26からの出力値と三角波生成部34からの三角波とにより第2のPWM信号を生成する。つまり、第2のPWM生成部36は、第2のバイアス点補正部26からの出力値を第2のPWM閾値とする。第2のPWM生成部36は、三角波が第2のバイアス点補正部26からの出力値よりも大きい場合、第2のPWM信号をHレベル(1)とする。また、第2のPWM生成部36は、三角波が第2のバイアス点補正部26からの出力値以下の場合、第2のPWM信号をLレベル(0)とする。例えば第2のバイアス点補正部26の出力値が0.9である場合、第2のPWM生成部36は、三角波が0.9以上の場合に1を出力し、0.9以下の場合に0を出力する。第2のPWM生成部36は、生成した第2のPWM信号をセレクタ部37へ供給する。
The
セレクタ部37は、極性判定部27の出力値に応じて、第1のPWM信号および第2のPWM信号の出力先を選択する。例えば、セレクタ部37は、極性判定部27の出力値が1の場合、第1のPWM生成部35の出力をP2として出力し、第2のPWM生成部36の出力をP3として出力する。また、セレクタ部37は、極性判定部27の出力値が0の場合、第1のPWM生成部35の出力をP1として出力し、第2のPWM生成部36の出力をP4として出力する。
以上の動作により、メインスイッチとしてのスイッチS1及びS2の接続点(U点)に発生する矩形電圧は、交流電源2の位相にかかわらず、略一定のデューティが維持される。
The
With the above operation, the rectangular voltage generated at the connection point (point U) of the switches S1 and S2 as the main switch is maintained at a substantially constant duty regardless of the phase of the
次に、制御部15が生成する各スイッチに対するゲート駆動信号について説明する。
図3(a)乃至(e)は、第1の実施形態に係る電力変換装置1における第1及び第2のPWM制御による各信号の波形を示す図である。
図3(a)は、横軸が時間であり、PWM生成のための三角波Scと第1のPWM閾値Th1と第2のPWM閾値Th2との例を示す図である。図3(b)は、第1のPWM閾値に基づくゲート駆動信号P2の例を示す図である。図3(c)は、第2のPWM閾値に基づくゲート駆動信号P3の例を示す図である。図3(d)は、回路電流(電源電流)の検出信号IS1とその平均電流の例を示す図である。図3(e)は、U点に発生する電圧の例を表す。
Next, the gate drive signal for each switch generated by the
FIGS. 3A to 3E are diagrams illustrating waveforms of signals by the first and second PWM controls in the
FIG. 3A is a diagram illustrating an example of the triangular wave Sc for generating the PWM, the first PWM threshold Th1, and the second PWM threshold Th2, where the horizontal axis is time. FIG. 3B is a diagram illustrating an example of the gate drive signal P2 based on the first PWM threshold. FIG. 3C is a diagram illustrating an example of the gate drive signal P3 based on the second PWM threshold. FIG. 3D is a diagram showing an example of a circuit current (power supply current) detection signal IS1 and its average current. FIG. 3E shows an example of a voltage generated at the U point.
なお、図3(a)乃至(e)は、交流電源2の電源電圧がゼロクロス近辺で低い電圧の場合であるとする。また、制御部15のセレクタ部37は、電源電圧の検出信号Vs1が正であれば(極性判定部27の出力が1であれば)、信号P2及びP3を出力し、信号P1及びP4を休止状態とする。このため、図3(a)乃至(e)は、電源電圧の検出信号Vs1が正である場合における各信号の波形を示すものとする。
3A to 3E are cases where the power supply voltage of the
一般には、電源電圧が低い場合、スイッチS2だけをオンしても、電流Is1の増加割合を示す傾きは小さい。例えば、交流電源2の電源電圧が10Vである場合、インダクタL1にかかる電圧は10Vである。つまり、電源電流Is1は、電源電圧Vs1に応じた大きさの傾きでしか増加しない。電流Is1の傾きが小さければ小さいほど、電流値を所定値にするために、ゲート駆動信号P2のパルス幅を広くしてメインスイッチS2のオン状態を長くする必要がある。すなわち、メインスイッチS2及びS1のみで電流を制御する場合、ゲート駆動信号P2及びP1のオンとオフとのデューティ比が極めて偏ったものとなる。
In general, when the power supply voltage is low, even if only the switch S2 is turned on, the slope indicating the increasing rate of the current Is1 is small. For example, when the power supply voltage of the
本実施形態に係る制御部15は、図3(b)に示すように、メインスイッチS2のオンとオフとのデューティ比が略50%となるように制御する。つまり、制御部15は、メインスイッチS2に対するゲート駆動信号P2のパルス幅が略50%となるように制御する。また、制御部15は、図3(c)に示すように、スイッチS2のサブスイッチとするスイッチS3をスイッチS2に同期させて制御する。つまり、制御部15は、スイッチS3のゲート駆動信号P3をゲート駆動信号P2に同期したパルスとする。
As shown in FIG. 3B, the
例えば、時刻Taでは、三角波Scが第1のPWM閾値Th1を上回る。このため、制御部15は、ゲート駆動信号P2をHレベルとし、スイッチS2(メインスイッチ)をオンさせる。スイッチS2がオンとなると、電源電流Is1は増加に転じる。
For example, at time Ta, the triangular wave Sc exceeds the first PWM threshold Th1. Therefore, the
また、時刻Tbでは、三角波Scが第1のPWM閾値よりも大きい第2のPWM閾値Th2を上回る。このため、制御部15は、スイッチS3のゲート駆動信号P3をHレベルとし、スイッチS3をオンする。スイッチS3がオンすると、インダクタL1には、キャパシタC1の電圧(例えば、400V)が追加で印加される。つまり、スイッチS2及びS3がオンすると、インダクタL1には、電源電圧(10V)とキャパシタ電圧(400V)とを加算した値(410V)の電圧が印加される。この結果、電流Is1は、電源電圧とキャパシタ電圧とを加算した電位差に応じた傾きで増加する。電流Is1の傾きが大きくなればなるほど、電流Is1は、所定の電流値に達するまでの時間が大幅に短縮される。
At time Tb, the triangular wave Sc exceeds the second PWM threshold Th2 that is larger than the first PWM threshold. Therefore, the
時刻Tcでは、三角波Scが第2のPWM閾値Th2を下回る。このため、制御部15は、ゲート駆動信号P3をLレベルとし、第3のスイッチS3をオフ状態にする。スイッチS2がオンのままでスイッチS3がオフすると、インダクタL1に印加される電圧は再び10Vだけになる。インダクタL1に印加される電圧が電源電圧だけになると、電流Is1は、増加割合を示す傾きが緩くなる。
At time Tc, the triangular wave Sc falls below the second PWM threshold Th2. For this reason, the
時刻Tdでは、三角波Scが第1のPWM閾値Th1を下回る。このため、制御部15は、ゲート駆動信号P2をLレベルとし、スイッチS2をオフする。スイッチS2及びS3が共にオフされると、インダクタL1に流れる電流は、スイッチS2を経由する代わりに、スイッチS1のボディダイオードを経由してキャパシタC1へ流れる。この結果、キャパシタC1の電圧は上昇する。キャパシタC1の電荷蓄積と引き換えにインダクタL1を流れる電流は、減少していく。
以上のような動作により、電力変換装置の制御部は、交流電源の位相に関わらず、U点に発生する矩形電圧を略一定のデューティにすることができる。
At time Td, the triangular wave Sc falls below the first PWM threshold Th1. Therefore, the
By the operation as described above, the control unit of the power conversion device can set the rectangular voltage generated at the point U to a substantially constant duty regardless of the phase of the AC power supply.
次に、交流電源2の電源電圧の半周期における各信号について説明する。
図4(a)乃至(f)は、横軸を時間とし、交流電源からの電源電圧の半周期における各信号を示す。図4(a)は、半周期分の電源電圧の波形を示す図である。図4(b)は、図4(a)に対応するPWM生成のための三角波Scと第1のPWM閾値Th1と第2のPWM閾値Th2との例を示す。図4(c)は、図4(b)に対応するゲート駆動信号P2の波形を示す。図4(d)は、図4(b)に対応するゲート駆動信号P3の波形を示す。図4(e)は、図4(c)及び(d)のゲート駆動信号P2及びP3に応じた回路電流検出信号Is1の波形を示す。図4(f)は、U点に発生する電圧の波形を示す。
Next, each signal in the half cycle of the power supply voltage of the
4A to 4F show each signal in a half cycle of the power supply voltage from the AC power supply with the horizontal axis as time. FIG. 4A is a diagram illustrating a waveform of the power supply voltage for a half cycle. FIG. 4B shows an example of a triangular wave Sc for generating PWM corresponding to FIG. 4A, a first PWM threshold Th1, and a second PWM threshold Th2. FIG. 4C shows the waveform of the gate drive signal P2 corresponding to FIG. FIG. 4D shows the waveform of the gate drive signal P3 corresponding to FIG. FIG. 4 (e) shows the waveform of the circuit current detection signal Is1 corresponding to the gate drive signals P2 and P3 of FIGS. 4 (c) and 4 (d). FIG. 4F shows the waveform of the voltage generated at the point U.
なお、交流電源2の電源電圧における次の半周期は、電圧Vs1の極性が反転する。このため、ゲート駆動信号P2及びP3が休止(Lレベル)となり、ゲート駆動信号P1及びP4が図4(b)及び(c)に示す波形となる。
In the next half cycle of the power supply voltage of the
図4(b)に示すように、第2のPWM閾値Th2は電源電圧の位相に応じて変化する。サブスイッチとしてのスイッチS3のゲート駆動信号P3は、図4(d)に示すように、第2のPWM閾値Th2に基づく第2のPWM制御により生成される。例えば、電源電圧の値が低い場合、第2のPWM閾値Th2も小さくなるため、ゲート駆動信号P3はパルス幅が広くなる。電源電圧の値が高い場合、第2のPWM閾値Th2も大きくなるため、ゲート駆動信号P3はパルス幅が狭くなる。 As shown in FIG. 4B, the second PWM threshold Th2 changes according to the phase of the power supply voltage. As shown in FIG. 4D, the gate drive signal P3 of the switch S3 as the sub switch is generated by the second PWM control based on the second PWM threshold Th2. For example, when the value of the power supply voltage is low, the second PWM threshold Th2 is also small, so that the gate drive signal P3 has a wide pulse width. When the value of the power supply voltage is high, the second PWM threshold Th2 is also increased, so that the gate drive signal P3 has a narrow pulse width.
これに対し、メインスイッチとしてのスイッチS2のゲート駆動信号P2は、図4(c)に示すように、第1のPWM閾値Th1に基づく第1のPWM制御により生成される。第1のPWM閾値Th1は、図4(b)に示すように、交流電源2の電源電圧の値にかかわらず、ほぼフラットになる。このため、第1のPWM閾値に基づく第1のPWM制御により生成されるゲート駆動信号P2は、略一定のデューティが交流電源の周期内で維持される。従って、スイッチS2側のU点に発生する電圧は、図4(f)に示すように、所定値を交互に繰り返すデューティが略一定の矩形の波形となる。
On the other hand, the gate drive signal P2 of the switch S2 as the main switch is generated by the first PWM control based on the first PWM threshold Th1, as shown in FIG. 4C. As shown in FIG. 4B, the first PWM threshold Th1 is substantially flat regardless of the value of the power supply voltage of the
次に、電源電圧の2周期分における各ゲート駆動信号の波形について説明する。
図5(a)は、交流電源2からの交流電圧における2周期分の波形を示す。図5(b)は、スイッチ(メインスイッチ)S1のゲート駆動信号P1を示す。図5(c)は、スイッチ(メインスイッチ)S2のゲート駆動信号P2を示す。図5(d)は、スイッチS1に対する副スイッチとしてのスイッチS4のゲート駆動信号P4を示す。図5(e)は、スイッチS2に対する副スイッチとしてのスイッチS3のゲート駆動信号P3を示す。
Next, the waveform of each gate drive signal in two cycles of the power supply voltage will be described.
FIG. 5A shows a waveform for two cycles in the AC voltage from the
制御部15は、交流電源2の電源電圧の位相に応じて、メインスイッチとしてのスイッチS1及びS2の何れかを選択する。制御部15は、選択したメインスイッチに対して、ゲート駆動信号P1又はP2としてのパルス信号を出力する。スイッチS1及びS2に与えるゲート駆動信号P1及びP2は、第1のPWM制御により生成され、略一定のパルス幅の信号となる。
The
スイッチS4は、スイッチS1のサブスイッチとして機能する。スイッチS4に与えるゲート駆動信号P4は、第2のPWM制御により生成される。ゲート駆動信号P4は、スイッチS1をオンしている期間(ゲート駆動信号P1に同期する期間)内で、パルス幅を変化させたパルス信号とする。このため、メインスイッチS1が休止中は、サブスイッチS4も休止する。 The switch S4 functions as a sub switch of the switch S1. The gate drive signal P4 given to the switch S4 is generated by the second PWM control. The gate drive signal P4 is a pulse signal whose pulse width is changed within a period during which the switch S1 is turned on (a period synchronized with the gate drive signal P1). For this reason, while the main switch S1 is inactive, the sub switch S4 is also inactive.
また、スイッチS3は、スイッチS2のサブスイッチとして機能する。スイッチS3に与えるゲート駆動信号P3は、第2のPWM制御により生成される。ゲート駆動信号P3は、スイッチS2がオンしている期間(ゲート駆動信号P2に同期する期間)内で、パルス幅を変化させたパルス信号とする。このため、メインスイッチS2が休止中はサブスイッチS3も休止する。 The switch S3 functions as a sub switch of the switch S2. The gate drive signal P3 given to the switch S3 is generated by the second PWM control. The gate drive signal P3 is a pulse signal whose pulse width is changed within a period during which the switch S2 is on (a period synchronized with the gate drive signal P2). For this reason, while the main switch S2 is inactive, the sub switch S3 is also inactive.
以上のように、第1の実施形態に係る電力変換装置は、4つのスイッチをブリッジ接続したブリッジ回路と制御部とを有する。制御部は、ブリッジ回路において負荷に供給する電圧を発生する点側の2つのメインスイッチをデューティが略一定となるパルス信号で制御する。さらに、制御部は、メインスイッチ以外の2つのスイッチを電源電圧の位相に応じたPWMにより制御する。これにより、第1の実施形態に係る電力変換装置は、電源(回路)電流を電源電圧と同位相とし、かつ、負荷に供給する矩形電圧のデューティを略一定とするように制御できる。この結果、第1の実施形態に係る電力変換装置は、力率が良く、電流高調波の少ない電力変換を実現できるとともに、入力フィルターの点数削減や小型化を実現できる。 As described above, the power conversion device according to the first embodiment includes the bridge circuit in which four switches are bridge-connected and the control unit. The control unit controls the two main switches on the point side that generate a voltage to be supplied to the load in the bridge circuit with a pulse signal whose duty is substantially constant. Further, the control unit controls two switches other than the main switch by PWM according to the phase of the power supply voltage. Thereby, the power converter according to the first embodiment can be controlled so that the power source (circuit) current is in phase with the power source voltage and the duty of the rectangular voltage supplied to the load is substantially constant. As a result, the power conversion device according to the first embodiment can achieve power conversion with good power factor and low current harmonics, and can reduce the number and size of the input filter.
(第2の実施形態)
次に、第2の実施形態について説明する。
第2の実施形態に係る電力変換装置は、インバータ回路などの負荷回路を有するものである。第2の実施形態では、第1の実施形態で説明した電力変換装置にインバータ回路などの負荷回路を接続した電力変換装置の構成例について説明する。
(Second Embodiment)
Next, a second embodiment will be described.
The power conversion device according to the second embodiment has a load circuit such as an inverter circuit. 2nd Embodiment demonstrates the structural example of the power converter device which connected load circuits, such as an inverter circuit, to the power converter device demonstrated in 1st Embodiment.
図6は、第2の実施形態に係る電力変換装置101の第1の構成例を示す図である。
図6に示す電力変換装置101は、図1に示す電力変換装置1のブリッジ回路にインバータ回路121及び出力電圧検出部122を接続したものである。電力変換装置101は、主スイッチS2のドレインとソースとの間にインバータ回路121を接続する。電力変換装置101の制御部115は、第1の実施形態で説明した電力変換装置1と同様な制御により、U点に発生する矩形電圧のデューティを略一定に制御する。
FIG. 6 is a diagram illustrating a first configuration example of the
A
例えば、図11に示す従来の電源回路では、U点に発生する矩形電圧は、デューティの変動が激しい。一般に、インバータ回路は、周波数制御であるため、入力する出力電圧のデューティは原則として50%固定で使用するのが望ましい。仮に、デューティが激しく変動する矩形電圧を入力としてインバータを動作させると、電源電圧の位相に応じてインバータの出力は変動してしまう。つまり、矩形電圧のデューティが一定でなければ、インバータを接続することができない。 For example, in the conventional power supply circuit shown in FIG. 11, the rectangular voltage generated at the point U has a large variation in duty. In general, since the inverter circuit is frequency controlled, it is desirable that the duty of the output voltage to be input is fixed at 50% in principle. If the inverter is operated with a rectangular voltage whose duty fluctuates significantly as an input, the output of the inverter fluctuates according to the phase of the power supply voltage. In other words, the inverter cannot be connected unless the duty of the rectangular voltage is constant.
電力変換装置101は、U点が略一定のデューティの矩形電圧となるため、インバータ駆動用の部品(半導体スイッチ、駆動回路)無しで、インバータ回路121を接続できる。このような構成により、電力変換装置101は、回路の簡素化及び小型化を図ることができる。また、電力変換装置101は、簡素な回路構成となることにより、変換効率の向上やコストダウンを期待できる。
Since the
図7は、第2の実施形態に係る電力変換装置201の第2の構成例を示す図である。
図7に示す電力変換装置201は、図6に示すインバータ回路121を具体的な構成要素に置き換えた回路例である。
電力変換装置201は、図1に示す電力変換装置1に、第2のキャパシタC2、第2のインダクタL2、出力電圧検出部221を付加した構成を有する。また、電力変換装置201は、制御部115に代えて制御部215を有する。なお、電力変換装置201において、第2のキャパシタC2、第2のインダクタL2、出力電圧検出部221及び制御部215以外の構成は、第1の実施形態で説明した電力変換装置1と同様であるため、詳細な説明を省略するものとする。
FIG. 7 is a diagram illustrating a second configuration example of the
A
The
電力変換装置201は、主スイッチS2のドレインとソース間に、第2のキャパシタC2と第2のインダクタL2と負荷3とを直列に接続する。第2のキャパシタC2と第2のインダクタL2とは、インバータ回路を構成する。
The
また、出力電圧検出部221は、インバータの出力(高周波交流)による出力(負荷)電圧の値Vs3を検出する。出力電圧検出部221は、検出信号Vs3を制御部215へ出力する。出力電圧検出部221は、負荷への出力状況を検出できるものであれば良い。例えば、出力電力検出部221は、電流を検出するものに置き換えても良いし、電力を検出するものに置き換えても良い。
Further, the output
インバータ回路は、U点に発生する矩形電圧(例えば、0Vと400V)によって駆動される。第2のインダクタL2は、限流作用により電流を制限する。負荷3に供給される電流はインバータ回路により制御される。また、第2のインダクタL2の限流作用は、周波数に依存する。従って、周波数を制御すれば、インバータ回路の出力を制御できる。一方、入力(回路)電流Is1を決定するPWMは、周波数への依存性が無い。このため、負荷3に供給する電流を制御するために周波数を変動させても、入力電流Is1の波形制御(力率制御)への影響はない。
The inverter circuit is driven by a rectangular voltage (for example, 0V and 400V) generated at the point U. The second inductor L2 limits the current by a current limiting action. The current supplied to the
図8は、第2の実施形態に係る電力変換装置301の第3の構成例を示す。
図8に示す電力変換装置301は、インバータ回路を応用して絶縁の直流電圧を発生させる回路を含む。電力変換装置301は、例えば、スイッチング電源に応用できる。
FIG. 8 shows a third configuration example of the
The
電力変換装置301は、図1に示す電力変換装置1の構成に加えて、第2のキャパシタC2、第2のインダクタL2、トランスT1、ダイオードD1、D2、第3のキャパシタC3、及び出力電圧検出部321を有する。また、電力変換装置301は、制御部15に代えて制御部315を有する。電力変換装置301において、第2のキャパシタC2、第2のインダクタL2、トランスT1、ダイオードD1、D2、第3のキャパシタC3、出力電圧検出部321、及び制御部215以外の構成は、第1の実施形態で説明した電力変換装置1と同様であるため、詳細な説明を省略するものとする。
In addition to the configuration of the
第2のキャパシタC2と第2のインダクタL2とトランスT1の1次巻線Tpとは、主スイッチS2のドレインとソースとの間に、直列に接続する。トランスT1の2次巻線Tsは、中央タップのある巻線Ts1、Ts2で構成する。ダイオードD1及びD2は、それぞれ巻線Ts1、Ts2に流れる電流を交互に整流する向きに接続する。第3のキャパシタC3は、ダイオードD1及びD2により整流した電流を蓄える。キャパシタC3は、両端を負荷3に接続する。
The second capacitor C2, the second inductor L2, and the primary winding Tp of the transformer T1 are connected in series between the drain and the source of the main switch S2. The secondary winding Ts of the transformer T1 is composed of windings Ts1 and Ts2 having a center tap. The diodes D1 and D2 are connected in directions to alternately rectify currents flowing through the windings Ts1 and Ts2, respectively. The third capacitor C3 stores the current rectified by the diodes D1 and D2. The capacitor C3 has both ends connected to the
出力電圧検出部321は、第3のキャパシタC3の両端電圧としての出力電圧(負荷電圧)Vs3を検出する。なお、出力電圧検出部321は、負荷3への出力状況を検出できるものであれば良い。例えば、出力電力検出部321は、電流を検出するものに置き換えても良いし、電力を検出するものに置き換えても良い。
The
電力変換装置301は、トランスTの巻数比を調整することにより、出力電圧を任意に変えることができる。例えば、第1のキャパシタC1の両端電圧が400Vである場合、トランスTの1次巻線Tpに対して2次巻線Tsの比を十分に小さくすると、例えば24V出力を取り出すことができる。出力電圧にはリップル分が含まれる。このため、精密なレギュレーションが必要な場合、出力電圧検出部321の検出信号Vs3を制御部315にフィードバックする。出力電圧の値としての検出信号Vs3をフィードバックすることにより、制御部315は、出力電圧を安定化する制御が可能となる。
The
図9は、電力変換装置301の制御部315の構成例を示すブロック図である。
図9は、図2に示す構成(機能)に検出信号Vs3に基づく制御機能を付加した構成を有する。このため、図9に示す制御部315については、図2に示す構成と同様な動作で実現できるものは同一箇所の同一符号を付して詳細な説明を省略する。
FIG. 9 is a block diagram illustrating a configuration example of the
9 has a configuration in which a control function based on the detection signal Vs3 is added to the configuration (function) shown in FIG. For this reason, as for the
図9に示すように、制御部315は、図2に示す制御部15の構成に、第3の差分出力部341、リファレンス電圧設定部342及び周波数生成部343を追加した構成を有する。また、制御部315の三角波生成部34は、生成する三角波の周波数を周波数生成部343が生成する周波数に設定できるものとする。出力電圧検出部321の検出信号Vs3は、第3の差分出力部341に入力される。
As illustrated in FIG. 9, the
リファレンス電圧設定部342は、出力電圧に対するリファレンス電圧の値を設定する。リファレンス電圧設定部342は、リファレンス電圧の値を第3の差分出力部341へ供給する。ただし、出力電力検出部321を電流検出部に置き換えた場合、リファレンス電圧設定部342もリファレンス電流の値を設定するものとする。また、出力電力検出部321を電力検出部に置き換えた場合、リファレンス電圧設定部342もリファレンス電力の値を設定するものに置き換えるものとする。
The reference
第3の差分出力部341は、出力電圧検出部321からの出力電圧の検出信号Vs3とリファレンス電圧設定部342からのリファレンス電圧の値との差分値を出力する。例えば、リファレンス電圧の値が24で、検出信号Vs3が24.2である場合、第3の差分出力部341は、差分値として0.2を出力する。ただし、第3の差分出力部341は検出信号Vs3からリファレンス電圧の値を減算した値を差分値として算出するものとする。この場合、第3の差分出力部341が正の値であれば、リファレンス電圧の値より出力電圧の検出値が高いことを意味する。第3の差分出力部341は、算出した差分値を周波数生成部343に入力する。
The third
周波数生成部343は、差分値に応じた周波数を決定する。周波数生成部343は、決定した周波数を三角波生成部34へ供給する。例えば、周波数生成部343は、第3の差分出力部341が出力する差分値が正の場合、三角波生成部34が生成する三角波の周波数を高くする。また、周波数生成部343は、第3の差分出力部341が出力する差分値が負の場合、三角波生成部34が生成する三角波の周波数を低くする。
The
例えば、出力電圧がリファレンス電圧より大きい場合、制御部315は、第1及び第2のPWM制御に用いるキャリア信号としての三角波の周波数を上げる。キャリア信号の周波数を上げると、第2のインダクタL2の限流作用は強くなる。第2のインダクタL2の限流作用が強くなると、負荷3へ供給する電流量は減少する。負荷3に供給する電流量が減少すると、出力電圧は低下してリファレンス電圧の値に近づく。
For example, when the output voltage is larger than the reference voltage, the
また、出力電圧がリファレンス電圧よりも小さい場合、制御部315は、第1及び第2のPWM制御に用いる三角波の周波数を下げる。キャリア信号の周波数を下げると、第2のインダクタL2の限流作用は弱くなる。第2のインダクタL2の限流作用が弱くなると、負荷3へ供給する電流量は増加する。負荷3に供給される電流量が増加すると、出力電圧は上昇してリファレンス電圧に近づく。
以上のように、図9に示す制御部によれば、第1の実施形態で説明した制御に影響を与えることなく、出力電圧を制御できる。
When the output voltage is smaller than the reference voltage, the
As described above, according to the control unit shown in FIG. 9, the output voltage can be controlled without affecting the control described in the first embodiment.
上記のように、第2の実施形態に係る電力変換装置は、インバータ動作のための回路部品を省略して、インバータ回路を接続できるPFC回路を提供する。つまり、第2の実施形態に係る電力変換装置は、簡素な回路構成で、力率が良く入力電流の高調波が少ないPFC機能と共にインバータ制御を実現できる。 As described above, the power conversion device according to the second embodiment provides a PFC circuit that can connect an inverter circuit by omitting circuit components for inverter operation. That is, the power conversion device according to the second embodiment can realize inverter control with a simple circuit configuration and a PFC function with a high power factor and a low input current harmonic.
また、第2の実施形態に係る電力変換装置は、PFCの機能とインバータの出力制御機能とを分離できる。すなわち、第2の実施形態に係る電力変換装置は、PFC制御とインバータの出力制御とを、互いに干渉することのない制御として実施できる。また、第2の実施形態に係る電力変換装置は、インバータ動作のための回路部品(駆動回路や半導体スイッチ)が不要となるため、電力変換効率も向上する。
以上のことから、第2の実施形態に係る電力変換装置は、スイッチング電源などの電力変換に要求される仕様を満たしつつ、小型、低コスト、高効率を実現できる。
Further, the power conversion device according to the second embodiment can separate the PFC function and the inverter output control function. That is, the power conversion device according to the second embodiment can perform PFC control and inverter output control as controls that do not interfere with each other. In addition, since the power conversion device according to the second embodiment does not require circuit components (drive circuit or semiconductor switch) for inverter operation, the power conversion efficiency is also improved.
From the above, the power conversion device according to the second embodiment can achieve small size, low cost, and high efficiency while satisfying specifications required for power conversion such as a switching power supply.
なお、第2の実施形態では、図7及び図8に示すような基本的な構成のインバータ回路を接続した電力変換装置について説明した。ただし、第2の実施形態に係る電力変換装置は、図7及び図8に示す構成に限定するものではなく、他のインバータ回路を搭載しても良い。さらに、第2の実施形態で説明した電力変換装置は、負荷回路がインバータでなくても良い。第2の実施形態で説明した電力変換装置は、負荷回路がU点に発生する矩形電圧を利用して負荷を駆動する回路であれば何でも良い。 In the second embodiment, the power conversion apparatus to which the inverter circuit having the basic configuration as shown in FIGS. 7 and 8 is connected has been described. However, the power conversion device according to the second embodiment is not limited to the configuration shown in FIGS. 7 and 8, and other inverter circuits may be mounted. Furthermore, in the power conversion device described in the second embodiment, the load circuit may not be an inverter. The power conversion device described in the second embodiment may be anything as long as the load circuit is a circuit that drives the load using a rectangular voltage generated at the point U.
以上のように、各実施形態に係る電力変換装置は、少ない部品構成の回路を4つのスイッチで制御することにより、PFC機能と出力電圧の制御機能とを両立できる。また、各実施形態に係る電力変換装置は、電力変換を複数段の回路でなく1段の回路で実現できるため、複数段の回路を経過する際に発生する効率の低下を防げる。 As described above, the power conversion device according to each embodiment can achieve both the PFC function and the output voltage control function by controlling a circuit having a small number of components with four switches. In addition, since the power conversion device according to each embodiment can realize power conversion with a single-stage circuit instead of a multi-stage circuit, it is possible to prevent a reduction in efficiency that occurs when a multi-stage circuit passes.
また、各実施形態に係る電力変換装置は、インバータ出力だけでなく、PFCの昇圧電圧を出力として利用することも可能である。このように、各実施形態に係る電力変換装置は、用途が広く、小型かつ低コストで実現できるため、広く利用が可能である。 In addition, the power conversion device according to each embodiment can use not only the inverter output but also the boosted voltage of the PFC as an output. As described above, the power conversion device according to each embodiment can be widely used because it is widely used and can be realized at a small size and at a low cost.
なお、各実施形態に係る電力変換装置の制御部は、図2或いは図9の構成に限定するものではない。制御部は、主スイッチ(スイッチS1、S2)をオンオフするパルスのデューティ変動を抑えつつ、副スイッチ(スイッチS4、S3)のオンオフをPWMなどにより制御目標値に応じて調整する構成であれば何でも良い。
また、各実施形態においては、三角波を用いたPWM生成方法を説明したが、PWM生成方法は、三角波を用いたものに限定するものではない。PWM生成方法は、例えば鋸波を用いて生成するものであっても良い。また、第2のPWM信号は、第1のPWM信号をもとに遅延時間を利用して生成するようにしても良い。
In addition, the control part of the power converter device which concerns on each embodiment is not limited to the structure of FIG. 2 or FIG. As long as the control unit is configured to adjust the on / off of the sub switches (switches S4, S3) according to the control target value by PWM or the like while suppressing the duty fluctuation of the pulses for turning on / off the main switches (switches S1, S2). good.
In each embodiment, a PWM generation method using a triangular wave has been described. However, the PWM generation method is not limited to the one using a triangular wave. The PWM generation method may be generated using, for example, a sawtooth wave. In addition, the second PWM signal may be generated using a delay time based on the first PWM signal.
また、図1、図6、図7或いは図8に示す電力変換装置における第1のインダクタL1は、複数の素子で構成するものであっても良い。つまり、図1、図6、図7或いは図8に示す電力変換装置には、UV間に複数のインダクタを直列接続しても良い。 Further, the first inductor L1 in the power conversion device shown in FIG. 1, FIG. 6, FIG. 7 or FIG. 8 may be composed of a plurality of elements. That is, in the power converter shown in FIG. 1, FIG. 6, FIG. 7, or FIG. 8, a plurality of inductors may be connected in series between the UVs.
たとえば、図10は、図1に示す電力変換装置1の変形例としての電力変換装置1´を示す。図10に示す電力変換装置1´は、図1に示す電力変換装置1における第1のインダクタL1を、2つのインダクタL1a及びL1bに置き換えた構成例を有する。図10に示す電力変換装置1´では、インダクタL1aの一端をU点に接続し、インダクタL1bの一端をV点に接続する。図10に示すように、UV間に接続するインダクタが複数であっても、第1或いは第2の実施形態で説明した制御及び回路動作は同様に実現できる。
For example, FIG. 10 shows a
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1、101、201、301、1´…電力変換装置、15、115、215、315…制御部、C1…第1キャパシタ、C2…第2キャパシタ、L1…第1インダクタ、L2…第2インダクタ、S1…第2のスイッチ、S2…第2のスイッチ、S3…第3のスイッチ、S4…第4のスイッチ、T…トランス、Tp…1次巻線、Ts…2次巻線。
DESCRIPTION OF
Claims (5)
前記第1及び第2のスイッチの接続点と前記第3及び第4のスイッチの接続点との間において交流電源と負荷とに直列接続するインダクタと、
前記交流電源の電源電圧の極性に応じて選択する前記第1又は第2のスイッチの何れかを前記第1及び第2のスイッチの接続点に発生する矩形電圧のデューティが一定となるようにオンオフさせると共に、前記第1又は第2のスイッチがオンする期間内で前記第4又は第3のスイッチをオンさせる制御部と、
を具備することを特徴とする電力変換装置。 A bridge circuit in which a first and a second switch connected in series, a third and a fourth switch connected in series, and a capacitor are connected in parallel;
An inductor connected in series with an AC power source and a load between a connection point of the first and second switches and a connection point of the third and fourth switches;
Either the first or second switch selected according to the polarity of the power supply voltage of the AC power supply is turned on / off so that the duty of the rectangular voltage generated at the connection point of the first and second switches is constant. And a controller that turns on the fourth or third switch within a period in which the first or second switch is turned on;
A power conversion device comprising:
ことを特徴とする前記請求項1に記載の電力変換装置。 The controller turns on the first or second switch by turning on the fourth or third switch with a fourth or third switching signal having a pulse width corresponding to the phase of the power supply voltage. Reducing the degree of pulse width modulation of the first or second switching signal;
The power conversion device according to claim 1, wherein:
ことを特徴とする前記請求項2に記載の電力変換装置。 The control unit generates the first and second switching signals by a first PWM control, and the second and third switching signals have a pulse width that varies according to the phase of the power supply voltage. Generated by PWM control,
The power conversion device according to claim 2, wherein
ことを特徴とする前記請求項1乃至3の何れか1項に記載の電力変換装置。 And a load circuit connected between a connection point of the first and second switches and a connection point of the third and fourth switches and supplying an output voltage to a load.
The power conversion device according to claim 1, wherein the power conversion device is a power conversion device.
前記出力検出手段により得られる検出値により前記第1及び第2のスイッチの接続点に発生する電圧の周波数を制御する、
ことを特徴とする前記請求項4の電力変換装置。 Output detection means for detecting voltage, current or power supplied from the inverter circuit as the load circuit to the load;
Controlling the frequency of the voltage generated at the connection point of the first and second switches according to the detection value obtained by the output detection means;
The power conversion device according to claim 4, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027828A JP6286380B2 (en) | 2015-02-16 | 2015-02-16 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027828A JP6286380B2 (en) | 2015-02-16 | 2015-02-16 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016152655A true JP2016152655A (en) | 2016-08-22 |
JP6286380B2 JP6286380B2 (en) | 2018-02-28 |
Family
ID=56696940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015027828A Active JP6286380B2 (en) | 2015-02-16 | 2015-02-16 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6286380B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018173364A1 (en) * | 2017-03-21 | 2018-09-27 | オムロン株式会社 | Bridgeless power factor correction circuit |
JP2021097467A (en) * | 2019-12-16 | 2021-06-24 | 東芝テック株式会社 | Power conversion device |
US11791718B2 (en) | 2020-08-03 | 2023-10-17 | Toshiba Tec Kabushiki Kaisha | Power converting device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245957A (en) * | 1994-03-04 | 1995-09-19 | Toshiba Corp | Pwm converter device |
JP2000175450A (en) * | 1998-12-02 | 2000-06-23 | Fuji Electric Co Ltd | Control method of self-excited frequency converter |
JP2012105398A (en) * | 2010-11-08 | 2012-05-31 | Fuji Electric Co Ltd | Ac-ac conversion circuit and power conversion device using the same |
JP2013090413A (en) * | 2011-10-17 | 2013-05-13 | Shindengen Electric Mfg Co Ltd | Ac/dc inverter device, and control method thereof |
JP2015023606A (en) * | 2013-07-16 | 2015-02-02 | 新電元工業株式会社 | Power-factor correction circuit |
-
2015
- 2015-02-16 JP JP2015027828A patent/JP6286380B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245957A (en) * | 1994-03-04 | 1995-09-19 | Toshiba Corp | Pwm converter device |
JP2000175450A (en) * | 1998-12-02 | 2000-06-23 | Fuji Electric Co Ltd | Control method of self-excited frequency converter |
JP2012105398A (en) * | 2010-11-08 | 2012-05-31 | Fuji Electric Co Ltd | Ac-ac conversion circuit and power conversion device using the same |
JP2013090413A (en) * | 2011-10-17 | 2013-05-13 | Shindengen Electric Mfg Co Ltd | Ac/dc inverter device, and control method thereof |
JP2015023606A (en) * | 2013-07-16 | 2015-02-02 | 新電元工業株式会社 | Power-factor correction circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018173364A1 (en) * | 2017-03-21 | 2018-09-27 | オムロン株式会社 | Bridgeless power factor correction circuit |
JP2021097467A (en) * | 2019-12-16 | 2021-06-24 | 東芝テック株式会社 | Power conversion device |
US11258353B2 (en) | 2019-12-16 | 2022-02-22 | Toshiba Tec Kabushiki Kaisha | Power converter |
JP7379131B2 (en) | 2019-12-16 | 2023-11-14 | 東芝テック株式会社 | power converter |
US11791718B2 (en) | 2020-08-03 | 2023-10-17 | Toshiba Tec Kabushiki Kaisha | Power converting device |
Also Published As
Publication number | Publication date |
---|---|
JP6286380B2 (en) | 2018-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8503204B2 (en) | Power converter circuit | |
US10044278B2 (en) | Power conversion device | |
US10164546B2 (en) | Electric power conversion device | |
JP5428480B2 (en) | Power converter | |
JP2010503375A (en) | Applicable circuit for controlling the conversion circuit | |
JP6196949B2 (en) | Power converter | |
WO2010067467A1 (en) | Power conversion device | |
JP6012822B1 (en) | Power converter | |
JP6242654B2 (en) | Power converter | |
US9680376B2 (en) | Power conversion electronics having conversion and inverter circuitry | |
JP2012085465A (en) | Power supply device | |
CN111697852A (en) | Method for operating a power converter | |
JP2014239579A (en) | Dc/dc converter and battery charging/discharging device | |
JP6286380B2 (en) | Power converter | |
JP2013085347A (en) | Ac-dc converter | |
JP5043585B2 (en) | Power converter | |
JP2017028878A (en) | Power conversion device | |
JP6232341B2 (en) | Power converter | |
US11894775B2 (en) | Power conversion method using a synergetic control of two power converters | |
JP6313659B2 (en) | Power converter | |
US9397555B2 (en) | AC-DC power conversion circuit with current harmonic suppression | |
JP6286399B2 (en) | Power converter | |
JP2016046952A (en) | Electric power conversion device | |
CN117595645A (en) | Method of operating a rectifier circuit, PFC control circuit and power converter circuit | |
JP2015082902A (en) | Bidirectional power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171018 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6286380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |