JP6012822B1 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6012822B1 JP6012822B1 JP2015145501A JP2015145501A JP6012822B1 JP 6012822 B1 JP6012822 B1 JP 6012822B1 JP 2015145501 A JP2015145501 A JP 2015145501A JP 2015145501 A JP2015145501 A JP 2015145501A JP 6012822 B1 JP6012822 B1 JP 6012822B1
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- output voltage
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
【課題】入力側のコンデンサの残留電荷を放電することができる絶縁型共振コンバータを備える電力変換装置を提供することを目的としている。【解決手段】共振コンバータ回路200では、直列に接続された半導体スイッチング素子6,7が、降圧コンバータ回路100の平滑コンデンサ5と並列に接続されて、ハーフブリッジインバータを構成し、当該出力には、共振コンデンサ8、共振リアクトル9、トランス10の1次巻線が直列に接続され、トランス10の2次巻線のセンタータップは、出力コンデンサ13及び電圧源負荷52の負極と接続され、トランス10の他の2次巻線は、整流ダイオード11,12により整流されるように出力コンデンサ13の正極に接続されている。さらに、制御部20により、半導体スイッチング素子6,7を動作させ、スイッチング損失を発生させて平滑コンデンサ5の残留電荷を放電させる。【選択図】図1An object of the present invention is to provide a power conversion device including an isolated resonance converter capable of discharging a residual charge of a capacitor on an input side. In a resonant converter circuit 200, semiconductor switching elements 6 and 7 connected in series are connected in parallel with a smoothing capacitor 5 of a step-down converter circuit 100 to constitute a half-bridge inverter, and the output includes The resonance capacitor 8, the resonance reactor 9, and the primary winding of the transformer 10 are connected in series. The center tap of the secondary winding of the transformer 10 is connected to the output capacitor 13 and the negative electrode of the voltage source load 52. The other secondary winding is connected to the positive electrode of the output capacitor 13 so as to be rectified by the rectifier diodes 11 and 12. Further, the control unit 20 operates the semiconductor switching elements 6 and 7 to generate a switching loss and discharge the residual charge of the smoothing capacitor 5. [Selection] Figure 1
Description
本発明は、絶縁型共振コンバータの入力段に備えられたコンデンサに蓄積された電荷の放電を可能とする電力変換装置に関するものである。 The present invention relates to a power conversion device capable of discharging electric charges accumulated in a capacitor provided in an input stage of an insulating resonance converter.
従来の電力変換装置として、例えば、特許文献1のスイッチング電源装置では、入力電源電圧を昇圧して直流電圧を出力する非絶縁型コンバータと、非絶縁型コンバータから出力される直流電圧を負荷へ出力する絶縁型ブリッジコンバータと、各コンバータの中間に平滑コンデンサを備えたものが開示されている。絶縁型ブリッジコンバータは、LLC(two inductors(LL) and a capacitor(C))共振コンバータ方式を用いると共に、該コンバータを固定オンデューティ比で、かつ固定スイッチング周波数で駆動し、スイッチング電源装置の出力電圧を前段の非絶縁型コンバータのPWM(Pulse Width Moduration)制御により調整する。このように、コンバータを二段構成とし、前段のコンバータをスイッチング制御することで、後段のコンバータへの入力電圧変動を制御できるため、入力電圧の範囲を大きく設定しても、定常時での高効率な電圧変換が可能となる。
As a conventional power converter, for example, in the switching power supply of
また、特許文献2の電動機の電源装置では、低電圧直流電源の電圧を昇圧する昇圧回路と、昇圧回路の入力側に接続された第1のコンデンサと、昇圧した高電圧を交流電力に変換して電動機を駆動する駆動回路と、駆動回路の入力側に接続された第2のコンデンサとを備え、低電圧直流電源が遮断された時に、昇圧回路を制御して第1のコンデンサの蓄積電荷を所定電圧に昇圧して、第2のコンデンサを充電し、第2のコンデンサに蓄積された電力で電動機にd軸電流を供給することで、両方のコンデンサの電荷を放電させている。第1のコンデンサの電荷を昇圧して第2のコンデンサを充電し、第2のコンデンサの電荷が駆動回路で消費されるので、放電用抵抗無しで、両コンデンサの電荷を放電させることができ、かつ昇圧により駆動回路のスイッチング損失を増大させて放電を促進させている。
Further, in the electric motor power supply device disclosed in
また、特許文献3の電力変換装置では、コンデンサと、電力変換部と、ゲート駆動部と、制御装置とを備えており、制御装置は、衝突検出部によって車両の衝突が検出されたことに応じて、スイッチング素子のスイッチング損失を増加させるようにゲート駆動部を制御する。これにより、車両の衝突時に、電力変換装置内の平滑コンデンサに蓄積された残留電荷を速やかに放電することができる。
In addition, the power conversion device disclosed in
しかしながら、特許文献1の従来のスイッチング電源装置では、出力制御の停止時に平滑コンデンサの残留電荷を放電したい場合に、例えば、負荷としてバッテリが接続されている、あるいは、故障等により負荷が切断されているとすると、平滑コンデンサの電力を負荷側に伝送しようとしても出力端子に電圧がかかるため電力を伝送することができず、平滑コンデンサに電荷が残ってしまう。このように、LLC共振コンバータの入力側コン
デンサの残留電荷を即時に放電しようとしても、通常のスイッチング制御では対応することができず、別の放電方法を用意する必要があるという課題があった。
However, in the conventional switching power supply of
また、特許文献2の電動機の電源装置、及び特許文献3の電力変換装置では、電力変換装置のスイッチング素子をオンオフ制御することにより、導通損失及びスイッチング損失を増大させて、コンデンサに蓄えられた残留電荷を放電させているが、LLC共振コンバータを備えた電力変換装置においては、電荷を放電する方法は示されていない。入力側にコンデンサが接続されたLLC共振コンバータの負荷としてバッテリが接続されている場合には、LLC共振コンバータのオン/オフ制御にて負荷側に電力伝送をしたとしても入力コンデンサにある程度の電荷を残して電力伝送ができなくなり、この状態で、電力伝送をするためのオン/オフ制御を継続したとしても、励磁電流しか流れないため導通損失は非常に低くなる。さらに、LLC共振コンバータにおいては、通常動作にて共振によりソフトスイッチングをするように設計されるため、特許文献3に示すようにスイッチング素子の駆動用ゲート抵抗を切り替える構成を採用したとしても、スイッチング損失はほとんど発生しない。このように、LLC共振コンバータにおいて、単純にオン/オフ制御するだけでは導通損失及びスイッチング損失は低く、コンデンサの残留電荷を短時間で放電することができないという課題があった。
Moreover, in the electric power supply device of the electric motor of
本発明は、上記のような課題を解決するためになされたものであり、入力側にコンデンサが接続されたLLC共振コンバータを備える電力変換装置において、新たな部品の追加を必要とせず、入力側のコンデンサの残留電荷を放電することができる電力変換装置を提供することを目的としている。 The present invention has been made to solve the above-described problems, and in a power conversion device including an LLC resonant converter in which a capacitor is connected to the input side, it is not necessary to add a new component, and the input side An object of the present invention is to provide a power converter capable of discharging the residual charge of the capacitor.
上記課題を解決するために、本発明に係る電力変換装置は、直流入力電圧を異なる電圧の直流出力電圧に変換する絶縁型共振コンバータと、前記絶縁型共振コンバータの入力側に接続されるコンデンサと、前記絶縁型共振コンバータの動作を制御する制御部と、を備え、前記絶縁型共振コンバータは、前記コンデンサと並列に配置されると共に、互いに直列に接続された第1のスイッチング素子及び第2のスイッチング素子と、1次巻線及び2次巻線を有するトランスと、前記第2のスイッチング素子と前記トランスの1次巻線に直列に接続されると共に、閉回路を形成する共振コンデンサ及び共振リアクトルと、前記トランスの2次側に接続された整流回路と、を有し、前記制御部は、前記第1のスイッチング素子と前記第2のスイッチング素子とをデッドタイムを挟んでオンデューティ比あるいはスイッチング周波数で交互にオン/オフ制御することにより、前記直流出力電圧を制御すると共に、前記直流出力電圧の出力停止時には、前記直流出力電圧の制御時とは異なるデッドタイム、オンデューティ比あるいはスイッチング周波数で交互にオン/オフ制御することにより、前記コンデンサの電荷を放電させることを特徴とするものである。 In order to solve the above problems, an electric power converter according to the present invention includes an isolated resonant converter that converts a DC input voltage into a DC output voltage of a different voltage, and a capacitor connected to the input side of the isolated resonant converter. A control unit that controls the operation of the isolated resonant converter, wherein the isolated resonant converter is disposed in parallel with the capacitor and is connected in series to each other and the second switching element. A switching element, a transformer having a primary winding and a secondary winding, a resonant capacitor and a resonant reactor connected in series to the second switching element and the primary winding of the transformer and forming a closed circuit And a rectifier circuit connected to the secondary side of the transformer, and the control unit includes the first switching element and the second switching element. The DC output voltage is controlled by alternately turning on / off the element with an on-duty ratio or switching frequency with a dead time in between, and when the output of the DC output voltage is stopped, the DC output voltage is controlled. The capacitor is discharged by performing on / off control alternately with a dead time, an on-duty ratio or a switching frequency different from the above.
本発明の電力変換装置によれば、入力側にコンデンサが接続されたLLC共振コンバータを備える電力変換装置において、LLC共振コンバータのスイッチング素子のオン/オフ制御によりスイッチング損失を発生させることにより、新たな部品を追加することなく、短時間でコンデンサの残留電荷を放電することができるという効果がある。 According to the power conversion device of the present invention, in the power conversion device including the LLC resonant converter having a capacitor connected to the input side, a switching loss is generated by on / off control of the switching element of the LLC resonant converter, thereby providing a new There is an effect that the residual charge of the capacitor can be discharged in a short time without adding any parts.
以下、本発明の実施の形態に係る電力変換装置の構成及び動作の詳細について、図1から図9を参照して説明する。 Hereinafter, the details of the configuration and operation of the power conversion device according to the embodiment of the present invention will be described with reference to FIGS. 1 to 9.
実施の形態1.
<装置構成>
図1は、実施の形態1に係る電力変換装置の構成図であり、図2は、共振コンバータ回路の動作時における各電圧、電流波形図であり、図3は、共振コンバータ回路の電流経路を示す図であり、図4は、規格化周波数とゲインとの関係を示す図であり、図5は、共振コンバータ回路のスイッチング周波数を直列共振周波数よりも低くした場合の各電圧、電流波形を示す図であり、図6は、共振コンバータ回路のスイッチング周波数を直列共振周波数よりも高くした場合の各電圧、電流波形を示す図である。また、図7は、平滑コンデンサの残留電荷放電時の各電圧、電流波形を示す図であり、図8は、平滑コンデンサの残留電荷放電時の電圧及び制御パラメータの時間推移波形を示す図である。
<Device configuration>
FIG. 1 is a configuration diagram of the power conversion device according to the first embodiment, FIG. 2 is a waveform diagram of each voltage and current during operation of the resonant converter circuit, and FIG. 3 shows a current path of the resonant converter circuit. FIG. 4 is a diagram showing the relationship between the normalized frequency and the gain, and FIG. 5 shows each voltage and current waveform when the switching frequency of the resonant converter circuit is made lower than the series resonant frequency. FIG. 6 is a diagram illustrating voltage and current waveforms when the switching frequency of the resonant converter circuit is higher than the series resonant frequency. Further, FIG. 7 is a diagram showing the voltage and current waveforms during the residual charge discharge of the smoothing capacitor, and FIG. 8 is a diagram showing the time transition waveforms of the voltage and control parameters during the residual charge discharge of the smoothing capacitor. .
まず、図1を用いて、実施の形態1に係る電力変換装置の構成について説明する。電力変換装置1000は、直流コンバータである降圧コンバータ回路100と絶縁型のLLC共振コンバータである共振コンバータ回路200とが直列接続されて構成される。さらに、電力変換装置1000は、降圧コンバータ回路100と共振コンバータ回路200とを制御するための制御部20を備えている。
First, the configuration of the power conversion device according to
次に、電力変換装置1000を構成する回路及び装置の詳細について説明する。
まず、電力変換装置1000は、直流電源51からの入力電圧Viを降圧コンバータ回路100により任意の直流電圧に変換し、共振コンバータ回路200からバッテリ等の電圧源負荷52へ出力電圧Voを出力する。
Next, the details of the circuits and devices constituting the
First, the
降圧コンバータ回路100は、入力コンデンサ1と、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の半導体スイッチング素子2と、ダイオード3と、降圧リアクトル4及び平滑コンデンサ5とで構成されている。入力コンデンサ1は、直流電源51と並列に接続され、半導体スイッチング素子2は、ドレイン端子が直流電源51の正極側端子と接続されると共に、ソース端子がダイオード3のカソード端子及び降圧リアクトル4の一端と接続されている。降圧リアクトル4の他端は、平滑コンデンサ5の正極に接続される。ダイオード3のアノード端子及び平滑コンデンサ5の負極は、直流電源51の負極側端子と接続されている。
The step-
また、共振コンバータ回路200は、MOSFET等の半導体スイッチング素子6,7と、共振コンデンサ8と、共振リアクトル9と、トランス10と、整流回路である整流ダイオード11,12及び出力コンデンサ13とで構成されている。直列に接続された半導体スイッチング素子6,7は、降圧コンバータ回路100と並列に接続されてハーフブリッジインバータを構成し、当該ハーフブリッジインバータの出力には、共振コンデンサ8、共振リアクトル9、トランス10の1次巻線が直列に接続されている。また、トランス10の2次巻線は、センタータップを有し、センタータップは、出力コンデンサ13の負極及び電圧源負荷52の負極側端子と接続され、トランス10の他の2次巻線は、その出力が整流ダイオード11,12により整流されるように出力コンデンサ13の正極に接続されている。
The
また、電力変換装置1000は、直流電源51から降圧コンバータ回路100に入力される入力電圧Vi(=入力コンデンサ1の電圧Vc)を測定する入力電圧測定回路21と、平滑コンデンサ5の直流電圧Vdcを測定する平滑コンデンサ電圧測定回路22と及び共振LLCコンバータ回路から出力される出力電圧Voを測定する出力電圧測定回路23とを備えている。
In addition, the
制御部20は、信号線41、42、43を介して、入力電圧測定回路21、平滑コンデンサ電圧測定回路22、出力電圧測定回路23におけるそれぞれの電圧検出値を取得し、制御線31、32、33を介して半導体スイッチング素子2,6,7に対して、それぞれオン/オフ制御を行う。
The
なお、半導体スイッチング素子2,6,7のそれぞれのソース・ドレイン間には、ダイオードが逆並列に接続されているが、これらのダイオードは、半導体スイッチング素子2、6、7にそれぞれ内蔵された構成であってもよい。また、半導体スイッチング素子2、6、7は、MOSFET以外にもIGBT(Insulated Gate Bipolar Transistor)等を用いてもよい。また、共振リアクトル9は、トランス10の漏れインダクタンスにより形成されるものであってもよい。
A diode is connected in antiparallel between the source and drain of each of the
また、図1で示す電力変換装置においては、半導体スイッチング素子6,7の接続点から順に共振コンデンサ8、共振リアクトル9、トランス10の順に接続されているが、これに限定されず、共振コンデンサ8、共振リアクトル9、トランス10が直列に接続されていればよい。
In the power conversion device shown in FIG. 1, the
<動作>
次に、このように構成された本実施の形態の電力変換装置1000の動作について説明する。まず、降圧コンバータ回路100と共振コンバータ回路200の動作原理について述べる。
<Operation>
Next, the operation of the
降圧コンバータ回路100の動作において、制御部20は、半導体スイッチング素子2をPWM制御することにより、入力電流及び平滑コンデンサ5の直流電圧Vdcを制御するものである。具体的なPWM動作としては、入力電圧Viと平滑コンデンサ5の直流電圧Vdcの差分電圧により、降圧リアクトル4の励磁をしつつ、平滑コンデンサ5の充電を行う。また、半導体スイッチング素子2をオフすることにより、平滑コンデンサ5の直流電圧Vdcにより、降圧リアクトル4の消磁をしつつ、平滑コンデンサ5の充電を行う。なお、降圧動作であるため、入力電圧Vi<直流電圧Vdcである。
In the operation of the step-down
続いて、共振コンバータ回路200の動作において、制御部20は、共振コンバータ回路200の半導体スイッチング素子6と7の動作の切替えをデッドタイムTdを挟んで、ほぼ50%のオンデューティ比D1,D2で、それぞれオン/オフ制御することにより、出力制御を行う。
Subsequently, in the operation of the
図2に、共振コンバータ回路200のスイッチング動作時の各電圧、電流波形図を示す。なお、ここでは、共振コンデンサ8と共振リアクトル9とで構成される直列共振回路の直列共振周波数fsrの半周期にデッドタイムtdを加えた時間を半周期とするスイッチング周波数fswで動作させた場合の波形を示している。
FIG. 2 shows voltage and current waveform diagrams during the switching operation of the
図2において、Vgs6,Vgs7は、半導体スイッチング素子6,7のゲート・ソース間に印加されるゲート電圧を、Vds6,Vds7は、半導体スイッチング素子6、7のドレイン・ソース間に印加される電圧を、Vtr1は、トランス10の1次側に印加される電圧を、ILrは、共振コンデンサ8や共振リアクトル9に流れる電流(以下、「共振電流」と称する。)を、ILmは、トランス10の励磁インダクタンスLmに流れる励磁電流を、ID11,ID12は、トランス10の2次側の整流ダイオード11,12に流れる電流の波形を、それぞれ示している。
In FIG. 2, Vgs6 and Vgs7 are gate voltages applied between the gates and sources of the
また、図2において、t2,t6は、半導体スイッチング素子6がターンオンする時刻を、t3,t7は、半導体スイッチング素子6がターンオフする時刻を示している。また、t1,t5は、半導体スイッチング素子7がターンオフする時刻を、t4,t8は、半導体スイッチング素子7がターンオンする時刻を示している。なお、半導体スイッチング素子6,7の一方がターンオフしてから、他方がターンオンするまで間には、デッドタイムtdが設けられている。また、1次側に流れる電流は、共振コンデンサ8からトランス10に流れる方向を正としている。
In FIG. 2, t2 and t6 indicate times when the
図3(a)〜(d)は、図2に示す各時刻と対応して、共振コンバータ回路200の半導体スイッチング素子6,7が、オン/オフ動作している場合の電流経路を示す図である。
3A to 3D are diagrams showing current paths when the
図3(a)に示す時刻t1〜t2においては、半導体スイッチング素子7がターンオフした直後は、共振電流ILrは、トランス10→共振リアクトル9→共振コンデンサ8→半導体スイッチング素子6の経路の順に流れる。このとき、半導体スイッチング素子6の寄生容量(図示無し)の電荷は放電され、転流によって半導体スイッチング素子7の寄生容量(図示無し)が充電される。半導体スイッチング素子6のドレイン・ソース間電圧Vds6が0Vになった後は、半導体スイッチング素子6のボディダイオードに電流が流れる。
From time t1 to time t2 shown in FIG. 3A, immediately after the
また、図3(b)に示す時刻t2〜t3においては、半導体スイッチング素子6のボディダイオードには、直前まで電流が流れているため、ドレイン・ソース間電圧Vds6は0Vである。そのため、半導体スイッチング素子6のターンオン時には、ZVS(Zero Voltage Switching)が成立する。半導体スイッチング素子6のターンオン後は、共振電流ILrは、半導体スイッチング素子6→共振コンデンサ8→共振リアクトル9→トランス10の経路の順に流れる。なお、図中の実線は、時刻t2〜t3における電流経路であり、点線は、直前まで流れていた共振電流ILrの電流経路である。
Further, at time t2 to t3 shown in FIG. 3B, since the current flows through the body diode of the
また、図3(c)に示す時刻t3〜t4においては、半導体スイッチング素子6がターンオフした直後は、共振電流ILrは、共振コンデンサ8→共振リアクトル9→トランス10→半導体スイッチング素子7のボディダイオードの経路の順に流れる。このとき、半導体スイッチング素子7の寄生容量(図示せず)の電荷は放電され、転流によって半導体スイッチング素子6の寄生容量(図示せず)が充電される。半導体スイッチング素子7のドレイン・ソース間電圧Vds7が0Vになった後は、半導体スイッチング素子7のボディダイオードに電流が流れる。
In addition, at times t3 to t4 shown in FIG. 3C, immediately after the
また、図3(d)で示す時刻t4〜t5においては、半導体スイッチング素子7のボディダイオードには、直前まで電流が流れているので、ドレイン・ソース間電圧Vds7は0Vである。そのため、半導体スイッチング素子7のターンオン時には、ZVSが成立する。半導体スイッチング素子7のターンオン後は、共振電流ILrは、半導体スイッチング素子7→トランス10→共振リアクトル9→共振コンデンサ8の経路の順に流れる。なお、図中の実線は、時刻t4〜t5における電流経路であり、点線は、直前まで流れていた共振電流ILrの電流経路である。
Also, from time t4 to t5 shown in FIG. 3D, since the current flows through the body diode of the
一般的には、上記の動作において、ZVSが成立するように、デッドタイムTd、スイッチング周波数fsw、トランス10の励磁インダクタンスLmなどが設計される。
Generally, in the above operation, the dead time Td, the switching frequency fsw, the exciting inductance Lm of the
また、図3には示されていないが、共振電流ILrと励磁電流ILmとの差分電流がトランス10の2次側に流れ、ILr>ILmである場合には、整流ダイオード11に電流ID11が流れ、ILm>ILrである場合には、整流ダイオード12に電流ID12が流れる。
Although not shown in FIG. 3, when the differential current between the resonance current ILr and the excitation current ILm flows to the secondary side of the
続いて、LLC共振コンバータの周波数とゲインとの関係について説明する。なお、ここで言うゲインとは、LLC共振コンバータである共振コンバータ回路200の入出力電圧比のことを指す。
Next, the relationship between the frequency and gain of the LLC resonant converter will be described. Here, the gain refers to the input / output voltage ratio of the
図4は、共振コンバータ回路200における規格化周波数fn(Normalized Frequency)とゲインGとの関係を示す図である。ここで、規格化周波数fnは、スイッチング周波数fsw/直列共振周波数fsrで表わされるものである。
FIG. 4 is a diagram illustrating the relationship between the normalized frequency fn (normalized frequency) and the gain G in the
図4から明らかなように、トランス10の励磁インダクタンスLmと共振リアクトル9のインダクタンスLrとの比によって決定されるインダクタンス比Ln(=Lm/Lr)により、スイッチング周波数fswに対するゲイン特性は異なる。図4において、インダクタンス比Lnを小さく設計することにより、スイッチング周波数fswの変動に対するゲインGの変動が大きくなる。この特性を利用して、LLC共振コンバータは、一般的にスイッチング周波数fswを制御することでゲインGを調整し、出力電圧Voを制御する。
As is clear from FIG. 4, the gain characteristic with respect to the switching frequency fsw varies depending on the inductance ratio Ln (= Lm / Lr) determined by the ratio of the exciting inductance Lm of the
また、図4より、インダクタンス比Lnが大きくなるほどゲインGの変化が少ないことが分かる。通常、図4に示したゲイン特性は、負荷の大きさによっても変化するが、インダクタンス比Lnが十分に大きければ負荷変動によるゲイン特性への影響は少ない。つまり、インダクタンス比Lnが大きければ、急激な負荷変動に対しても安定した出力電圧Voを得ることができる。 Further, it can be seen from FIG. 4 that the gain G changes less as the inductance ratio Ln increases. Normally, the gain characteristic shown in FIG. 4 also changes depending on the size of the load, but if the inductance ratio Ln is sufficiently large, the influence on the gain characteristic due to the load fluctuation is small. That is, if the inductance ratio Ln is large, it is possible to obtain a stable output voltage Vo against sudden load fluctuations.
本実施の形態では、共振コンバータ回路200のインダクタンス比Lnを十分に大きくとり、周波数変動に対するゲイン変動が少なくなるよう、励磁インダクタンスLmと共振リアクトル9のインダクタンスLrを決定することとする。
In the present embodiment, the inductance ratio Ln of the
<制御方法>
以下に、電力変換装置1000の定常状態での出力制御について説明する。まず、共振コンバータ回路200の制御方法について説明する。
<Control method>
Below, the output control in the steady state of the
制御部20は、図2で示すように、デッドタイムtdを挟んで、ほぼ50%のオンデューティ比D1,D2で、かつ共振コンデンサ8と共振リアクトル9とで構成される直列共振回路の直列共振周波数fsrの半周期にデッドタイムtdを加えた時間を半周期とするスイッチング周波数fswで、半導体スイッチング素子6,7を交互にオンにする。つまり、共振コンバータ回路200を固定オンデューティ比D1,D2、固定スイッチング周波数fswにて動作させる。
As shown in FIG. 2, the
一般的に、LLC共振コンバータではZCS(Zero Current Switching)により高効率化するために、スイッチング周波数fswと直列共振周波数fsrとが等しくなるように制御することが推奨されているが、実際には、デッドタイムTd分だけ半導体スイッチング素子のオン時間が短くなるため、ターンオフ損失が発生する。このため、次式(1)で表されるように、スイッチング周波数fswの半周期と、直列共振周波数fsrの半周期にデッドタイムTdを加えた時間とが等しくなるように、スイッチング周波数fswを決定する。
対比のために、図5に、半導体スイッチング素子6,7のスイッチング周波数fswを直列共振周波数fsrよりも十分低くした場合の各電圧電流波形を、図6に、スイッチング周波数fswを直列共振周波数fsrよりも十分高くした場合の各電圧電流波形を示す。
For comparison, FIG. 5 shows voltage and current waveforms when the switching frequency fsw of the
次に、降圧コンバータ回路100の制御方法について説明する。上述したとおり、制御部20は、共振コンバータ回路200を固定オンデューティ比D1,D2、かつ固定スイッチング周波数fswにて制御するため、LLC共振コンバータとしてのゲインGは一定となる。従って、制御部20は、降圧コンバータ回路100の半導体スイッチング素子2をPWM制御し、平滑コンデンサ5の直流電圧Vdcを調整することにより、出力電圧Voが目標値に近づくように制御する。
Next, a method for controlling the step-down
共振コンバータ回路200のトランス10の巻き数比をN:1:1(1次側がN)とすると、平滑コンデンサ5の直流電圧Vdcと出力電圧Voの関係式として次式(2)が成り立つ。
式(2)より、直流電圧Vdcと出力電圧Voとは、単純な比例関係として表されることが分かる。制御部20は、出力電圧Voの目標値、または、それから換算される直流電圧Vdcの目標値と、出力電圧測定回路23または平滑コンデンサ電圧測定回路22から得られた電圧値との差分を求め、PI制御によるフィードバック制御等によって降圧コンバータ回路100の半導体スイッチング素子2をPWM制御することにより、出力電圧Voの追従制御を行う。
From equation (2), it can be seen that the DC voltage Vdc and the output voltage Vo are expressed as a simple proportional relationship. The
<残留電荷の放電方法>
以下に、本実施の形態における電力変換装置1000の平滑コンデンサ5の残留電荷の放電方法について説明する。電力変換装置1000には、電圧源負荷52が接続されているため、直流電圧Vdcが式(2)に示す2N×Voよりも低くなると、トランス10の2次側へ電力の伝送ができなくなり、通常の出力制御では、平滑コンデンサ5に電荷が残留する。図7に、Vdc<2N×Voの条件下で、残留電荷を放電する場合について、共振コンバータ回路200のスイッチング動作における各電圧、電流波形を示す。
<Discharge method of residual charge>
Hereinafter, a method for discharging the residual charge of smoothing
図7においては、半導体スイッチング素子6,7は、通常時の出力制御と同様に、デッドタイムtd/2を挟んでほぼ50%のオンデューティ比D1,D2でオン/オフ制御する。このとき、通常の出力制御時のデッドタイムtdの2分の1となるtd/2をデッドタイムTdとして設定することにより、半導体スイッチング素子6のオフ後のデッドタイムtd/2(時刻t3〜t4,t7〜t8)にて、半導体スイッチング素子7のドレイン・ソース間電圧Vds7が、0Vまで減少する前に半導体スイッチング素子7がオンされる動作となり、ZVSが不成立でスイッチング損失を生じる。半導体スイッチング素子7のオフ後のデッドタイムtd/2(時刻t1〜t2,t5〜t6)についても同様に、ドレイン・ソース間電圧Vds6が、0Vまで減少する前に半導体スイッチング素子6がオンされてZVSが不成立となる。
In FIG. 7, the
また、半導体スイッチング素子6,7のスイッチング周波数fswを、通常時の出力制御時のスイッチング周波数fswを直列共振周波数fsrのおよそ2倍となる2fsrに設定する。これにより励磁電流ILmのピーク値は、通常時に比べて減少し、すなわちデッドタイム時に、ドレイン・ソース間電圧Vds6,Vds7を減少させるための共振電流ILrが減少することになるため、ZVSが不成立となりスイッチング損失を生じる動作となる。
Further, the switching frequency fsw of the
このように、放電動作において、デッドタイムTdを短縮、スイッチング周波数fswを増加させて半導体スイッチング素子6,7をスイッチングさせることにより、スイッチング損失が生じ、平滑コンデンサ5の電荷を放電させることができる。なお、デッドタイムTdの短縮とスイッチング周波数fswの増加は、いずれか一方だけでも、スイッチング損失を増加させる効果があり、両方を組み合わせることによって、より効果的にスイッチング損失を増加させることができる。
As described above, in the discharging operation, by switching the
次に、放電処理のシーケンスについて説明する。図8に、出力制御停止時に平滑コンデンサ5の残留電荷を放電するときの出力電圧Vdc、半導体スイッチング素子6,7のオンデューティ比D1,D2、半導体スイッチング素子2のオンデューティ比D3,半導体スイッチング素子6,7のデッドタイムTd及びスイッチング周波数fswの時間推移波形を示す。
Next, the sequence of the discharge process will be described. 8 shows the output voltage Vdc when discharging the residual charge of the smoothing
図8では、時刻t10〜t12の期間が、本実施の形態での平滑コンデンサ5の放電期間を示しており、制御部20は、時刻t10〜t11において、共振コンバータ回路200から負荷側への突入電流の抑制処理を行い、時刻t11〜t12において、共振コンバータ回路200による平滑コンデンサ5の残留電荷の放電処理を実施する。出力停止時には、半導体スイッチング素子2は、オフを継続することで直流電源51と平滑コンデンサ5を切り離し、時刻t10〜t12での、残留電荷放電により平滑コンデンサ5の電荷のみを効率的に放電することができるため、半導体スイッチング素子2のオンデューティ比D3は0%とする。
In FIG. 8, the period from time t10 to t12 shows the discharge period of the smoothing
時刻t10〜t11の期間では、制御部20は、共振コンバータ回路200の半導体スイッチング素子6,7のオンデューティ比D1,D2を、デッドタイムtd/2分を差し引いたほぼ50%のオンデューティ比まで漸増させる。なお、ほぼ50%のオンデューティ比は、図8では簡易的に0.5と記載している。また、上述のとおり、デッドタイムT
dをtd/2、スイッチング周波数fswは2fsrとする。
In the period from time t10 to t11, the
It is assumed that d is td / 2 and the switching frequency fsw is 2 fsr.
直流電圧Vdcが、式(2)に示す2N×Voよりも高い状態で、半導体スイッチング素子6,7をほぼ50%のオンデューティ比D1,D2で動作させると、急激に電力が伝送され、負荷側に突入電流を生じてしまうため、放電処理を開始する前にオンデューティ比D1,D2を漸増させることにより、突入電流を抑制させることができる。図8において、時刻t10から直流電圧Vdcが2N×Voに一致するまでの期間では、負荷側への電力の伝送によりVdcが減少しており、これ以降は、スイッチング損失により電荷放電されVdcが減少する動作となる。
When the DC voltage Vdc is higher than 2N × Vo shown in the equation (2) and the
時刻t11〜t12の期間では、制御部20は、共振コンバータ回路200の半導体スイッチング素子6,7のオンデューティ比D1,D2をデッドタイムTd分を差し引いたほぼ50%のオンデューティ比とし、デッドタイムTdをtd/2、スイッチング周波数fswは2fsrとして動作させる。これにより、上述したとおり、通常の出力制御に比べてスイッチング損失を増加させた状態で動作させることができ、平滑コンデンサ5の残留電荷を放電することができる。
During the period from time t11 to t12, the
このように、実施の形態1に係る電力変換装置によれば、通常の出力制御において、ZCS,ZVSが成立するソフトスイッチングで動作する共振コンバータ回路200を、通常の出力制御とは異なる方法でスイッチングをさせることにより、スイッチング損失を発生させて共振コンバータ回路200の入力側のコンデンサの残留電荷を短時間で放電することができる。また、新たな部品を追加することなく残留電荷の放電を実現可能である。
As described above, according to the power conversion device according to the first embodiment, in normal output control,
また、半導体スイッチング素子6,7を、デッドタイムTdを挟んで交互にオン/オフ制御させることにより、半導体スイッチング素子6,7のドレイン・ソース間容量の充放電が行われ、スイッチング損失が生じる動作とさせることで残留電荷の放電が可能となる。
Further, the
また、デッドタイムTd、スイッチング周波数fsw、オンデューティ比D1,D2といったスイッチング動作に関するパラメータを出力制御と異なる値に調整することによって、より効果的にZVSが成立しない動作へ調整することが可能となる。 Further, by adjusting parameters relating to the switching operation such as the dead time Td, the switching frequency fsw, and the on-duty ratios D1 and D2 to values different from the output control, it is possible to more effectively adjust the operation so that ZVS is not established. .
また、半導体スイッチング素子6,7のデッドタイムTdは、出力制御においては、効率を向上させるためにZVSが成立するように設定されるが、放電時においては、デッドタイムTdを短縮することにより、ZVSが成立しづらい方向へ調整することが可能であり、効果的にスイッチング損失を発生させる動作とすることができる。なお、本実施の形態においては、放電時のデッドタイムTdをtd/2としたが、この値に限るものではない。
In addition, the dead time Td of the
また、図2に示したように、共振コンバータ回路200の出力制御においては、直列共振周波数fsrの半周期にデッドタイムTdを加えた時間を半周期とするスイッチング周波数fswとすることによりZCSに近づくことで効率が増加するため、一般的には、このようなスイッチング周波数fswにおいて、ZVSが成立する設計とすることで、ZCSとZVSを同時に成立させて高効率化が図られる。従って、放電時においては、スイッチング周波数fswを増加させることにより、デッドタイム時にドレイン・ソース間電圧Vds6,Vds7を減少させるための共振電流ILrを減少させ、ZVSが成立しづらい方向へ調整することが可能であり、効果的にスイッチング損失を発生させる動作とすることができる。なお、本実施の形態においては、スイッチング周波数fswを2fsrとしたが、この値に限るものではない。
In addition, as shown in FIG. 2, in the output control of the
また、残留電荷の放電時に、半導体スイッチング素子6,7のスイッチング周波数fswを固定値とすることにより、最も効果的にスイッチング損失を発生させて平滑コンデンサ5を放電可能な条件で放電を継続させることができる。
Further, by setting the switching frequency fsw of the
また、残留電荷の放電時に、半導体スイッチング素子6,7のオンデューティ比D1,D2を漸増させて負荷側への突入電流を抑制する期間を設けることにより、突入電流による半導体スイッチング素子やコンデンサへのストレスを抑制して故障を防止することができる。
In addition, when the residual charge is discharged, the on-duty ratios D1 and D2 of the
また、共振コンバータ回路200の前段に降圧コンバータ回路100を備えている構成であっても、半導体スイッチング素子6,7のオン/オフ制御により平滑コンデンサ5の残留電荷を放電することが可能である。また、降圧コンバータ回路100の半導体スイッチング素子2をオフとすることにより、直流電源51と平滑コンデンサ5を切り離し、平滑コンデンサ5の電荷のみを効率的に放電することができる。
Further, even if the step-down
また、上記実施の形態1では、放電時のデッドタイムTdを出力制御時より、短縮する場合について記載したが、これに限らず、逆に延長するものであってもよい。半導体スイッチング素子6,7のデッドタイム中は、共振リアクトル9及び励磁インダクタンスLmのエネルギーによりドレイン・ソース間電圧Vds6、Vds7が減少するが、デッドタイムTが継続すると共振により、ドレイン・ソース間電圧Vds6,Vds7は増加する。これより、Vds6,Vds7が増加するタイミングでスイッチングされるようにデッドタイムTdを延長して設定することにより、効果的にスイッチング損失を発生させ、平滑コンデンサ5の残留電荷の放電が可能となる。
In the first embodiment, the case where the dead time Td at the time of discharge is shortened from that at the time of output control is described. However, the present invention is not limited to this and may be extended in reverse. During the dead time of the
また、上記実施の形態1では、半導体スイッチング素子6,7は、デッドタイムTd分を差し引いたほぼ50%のオンデューティ比D1,D2とし、出力制御時と放電時のオンデューティ比D1,D2を同じとしていたが、放電時のオンデューティ比D1,D2を出力制御時に比べて増加、減少させることによっても、効果的にスイッチング損失を発生させることができるようになる。オンデューティ比D1,D2を減少させることは、デッドタイムTdの延長と同等であり、オンデューティ比D1,D2を増加させることは、デッドタイムTdの減少と同等となるため、上述したとおり、スイッチング損失を発生させるという効果が得られる。また、オンデューティ比D1,D2を50%に近づける、または50%を超えることにより半導体スイッチング素子6,7が短絡する動作となるが、これによっても、平滑コンデンサ5の残留電荷の放電が可能である。
Further, in the first embodiment, the
また、上記実施の形態1では、半導体スイッチング素子6,7はデッドタイムTd分を差し引いたほぼ50%のオンデューティ比D1,D2としたが、半導体スイッチング素子2のオンデューティ比D3よりも半導体スイッチング素子6のオンデューティ比D1を高くすることにより、効果的にスイッチング損失を発生させることができる。半導体スイッチング素子6,7のオンデューティ比D1,D2を50%とした場合、共振コンデンサ8の電圧は、直流電圧Vdc×0.5となるが、例えば、半導体スイッチング素子6のオンデューティ比D1を80%、半導体スイッチング素子7のオンデューティ比D2を20%としたとすると、共振コンデンサ8の電圧は、直流電圧Vdc×0.8となる。共振コンデンサ8の電圧が高くなると、半導体スイッチング素子6、7のオン/オフ制御によって生じる励磁電流ILm及び共振電流ILrが低くなるため、デッドタイムTにおいて、ドレイン・ソース間電圧Vds6,Vds7の減少が緩やかとなり、ZVSが成立しづらくなってスイッチング損失を生じる動作となる。
In the first embodiment, the
また、上記実施の形態1では、共振コンバータ回路200の出力制御においては、直列共振周波数fsrの半周期にデッドタイムTdを加えた時間を半周期とするスイッチング周波数fswとし、放電時には、これよりも高いスイッチング周波数fswとしてスイッチング損失を発生させる方法について述べたが、これよりも低いスイッチング周波数fswとすることによっても、効果的に損失を発生させることができる。スイッチング周波数fswを低く設定したとすると、半導体スイッチング素子6,7のオン動作時に、励磁電流ILm及び共振電流ILrが高くなるため、スイッチング損失及び導通損失を増加させることができる。
In the first embodiment, in the output control of the
また、上記実施の形態1では、オンデューティ比D1,D2の漸増により放電時の突入電流の抑制を行ったが、デッドタイムTdの漸減により突入電流を抑制する方法であってもよい。オンデューティ比D1,D2が50%のオン期間に相当する期間をデッドタイムTdの初期値として漸減させることにより、オンデューティ比D1,D2の漸増と同等のスイッチング動作となり、放電開始時の突入電流を抑制し、素子故障を防止することができる。 In the first embodiment, the inrush current at the time of discharging is suppressed by gradually increasing the on-duty ratios D1 and D2. However, a method of suppressing the inrush current by gradually decreasing the dead time Td may be used. By gradually decreasing the period corresponding to the ON period in which the on-duty ratios D1 and D2 are 50% as the initial value of the dead time Td, the switching operation becomes equivalent to the gradual increase of the on-duty ratios D1 and D2, and the inrush current at the start of discharge Can be suppressed, and device failure can be prevented.
また、スイッチング周波数fswを漸減させることによっても、放電時の突入電流を抑制することができる。上記実施の形態1では、インダクタンス比Ln(=Lm/Lr)を十分大きくとった場合について、図4より理想的にスイッチング周波数fswによって共振コンバータ回路200のゲインGが変化しない場合を想定していたが、実際には、規格化周波数fnが1より大きくなるにつれてゲインGは低下する傾向となる。従って、十分に高いスイッチング周波数fswから漸減させることにより、ゲインGを漸増させることができ、これにより出力側への突入電流を防止しながら放電の開始が可能となる。
Moreover, the rush current at the time of discharge can also be suppressed by gradually decreasing the switching frequency fsw. In the first embodiment, when the inductance ratio Ln (= Lm / Lr) is sufficiently large, it is assumed from FIG. 4 that the gain G of the
また、上記実施の形態1では、共振コンバータ回路200のトランス10の2次側がダイオードによる整流の場合について示したが、整流ダイオード11,12を半導体スイッチング素子に置き換えた同期整流方式の構成であってもよく、放電時には、同期整流を行う2次側の半導体スイッチング素子を全てオフとすることにより、電圧源負荷52から平滑コンデンサ5への電力の逆流を防止しながら、平滑コンデンサ5の残留電荷を放電することができる。
In the first embodiment, the secondary side of the
また、共振コンバータ回路200の整流ダイオード11,12を半導体スイッチング素子に置き換えた同期整流方式の構成とした場合において、電圧源負荷52が接続されていない(負荷オープン、または電圧源以外の負荷)ならば、放電時には、半導体スイッチング素子6,7と同期させて同期整流を行う2次側の半導体スイッチング素子をオン/オフ制御することにより、負荷側の電力を平滑コンデンサ5へ逆流させ、出力コンデンサ13を含む負荷側の容量成分と平滑コンデンサ5の残留電荷を同時に放電することが可能となる。また、半導体スイッチング素子6,7のオンデューティ比D1,D2を漸増させる等により突入電流の防止期間を備えている場合において、同期整流素子を半導体スイッチング素子6,7と同期して動作させることにより、負荷側から平滑コンデンサ5への突入電流も抑制することが可能となる。
In the case of a synchronous rectification configuration in which the
なお、降圧コンバータ回路100は、図1で示した構成に限るものではなく、昇圧あるいは降圧コンバータなど、半導体スイッチング素子により直流電源51と平滑コンデンサ5が切り離される構成であれば、同様に残留電荷の放電が可能である。
Note that the step-down
また、上記実施の形態1では、降圧コンバータ回路100を備えた構成について述べたが、共振コンバータ回路200の前段にコンバータを備えていない構成であってもよく、半導体スイッチング素子6,7のオン/オフ制御により、平滑コンデンサ5の残留電荷の放電が可能である。
In the first embodiment, the configuration including the step-down
また、上記実施の形態1では、バッテリ等の電圧源負荷52を備えた構成について述べ
たが、これに限らず、その他の負荷が接続される、または負荷がオープンとなっている場合においても、同様に平滑コンデンサ5の残留電荷の放電が可能である。
In the first embodiment, the configuration including the
また、上記実施の形態1では、出力制御時、及び放電時に半導体スイッチング素子6,7のスイッチング周波数fswを固定とした場合について説明したが、これに限らず、スイッチング周波数fswを可変にして制御するものであってもよい。
In the first embodiment, the case where the switching frequency fsw of the
また、上記実施の形態1では、共振コンバータ回路200は、トランス10の1次側に半導体スイッチング素子を2つ用いたハーフブリッジ構成とした。しかし、これに限定されず、例えば、フルブリッジ構成であってもよい。
In the first embodiment, the
また、上記実施の形態1では、トランス10の2次側の整流回路は、半導体スイッチング素子を2つ用いたセンタータップ構成とした。しかし、これに限定されず、例えば、フルブリッジ構成であってもよい。
In the first embodiment, the secondary rectifier circuit of the
実施の形態2.
図9は、実施の形態2における平滑コンデンサの残留電荷放電時の電圧及び制御パラメータの時間推移波形を示す図である。実施の形態1では、平滑コンデンサ5のみを放電させる動作としたが、実施の形態2では、降圧コンバータ回路100の入力コンデンサ1の残留電荷も放電可能とするものである。装置構成、及び出力制御方法については実施の形態1と同様であるので、説明を省略する。
FIG. 9 is a diagram showing a time transition waveform of the voltage and the control parameter at the time of residual charge discharge of the smoothing capacitor in the second embodiment. In the first embodiment, only the smoothing
<残留電荷の放電方法>
以下に、本実施の形態における電力変換装置1000の入力コンデンサ1の残留電荷の放電方法について説明する。
平滑コンデンサ5の残留電荷を放電するための半導体スイッチング素子6,7のオン/オフ制御の方法は、図7に示すものと同様である。また、放電処理のシーケンスについては、図9に示す。図9では、出力制御停止時に残留電荷を放電するときの入力コンデンサ1の電圧Vc、直流電圧Vdc、半導体スイッチング素子6,7のオンデューティ比D1,D2、半導体スイッチング素子2のオンデューティ比D3、半導体スイッチング素子6,7のデッドタイムTd及びスイッチング周波数fswの時間推移波形を示す。なお、本実施の形態の放電時においては、直流電源51はリレー等により切り離されている状態を想定している。
<Discharge method of residual charge>
Hereinafter, a method for discharging the residual charge of
The on / off control method of the
図9の時刻t20〜t23の期間が、本実施の形態での入力コンデンサ1及び平滑コンデンサ5の放電期間を示しており、制御部20は、時刻t20〜t21において、入力コンデンサ1から平滑コンデンサ5への突入電流の抑制処理を行い、時刻t21〜t22において、共振コンバータ回路200から負荷側への突入電流の抑制処理を行い、時刻t22〜t23において、共振コンバータ回路200による平滑コンデンサ5の残留電荷の放電処理を実施する。
9 indicates the discharge period of the
時刻t20〜t21の期間では、制御部20は、半導体スイッチング素子6,7のオンデューティ比D1,D2を0%としてオフ固定とし、半導体スイッチング素子2のオンデューティ比D3を0%から100%まで漸増させる。半導体スイッチング素子2をオンさせてから残留電荷を放電させることにより、入力コンデンサ1と平滑コンデンサ5の残留電荷を同時に放電することが可能となるが、入力コンデンサ1と平滑コンデンサ5に電位差が生じている場合には、半導体スイッチング素子2をオフ状態からオン固定に切り替えると突入電流が生じるため、半導体スイッチング素子2のオンデューティ比D3を漸増させて突入電流を抑制する。
During the period from time t20 to t21, the
半導体スイッチング素子2が、オンであることを除いて、時刻t21〜t22、時刻t22〜t23は、それぞれ、図7の時刻t10〜t11,t11〜t12と同様の処理となるため、時刻t21〜t23での説明は省略する。
Except for the fact that the
このように、実施の形態2に係る電力変換装置によれば、共振コンバータ回路200の前段に降圧コンバータ回路100を備えている構成において、実施の形態1の効果を有すると共に、半導体スイッチング素子2をオンとすることにより、入力コンデンサ1と平滑コンデンサ5の残留電荷を同時に放電することができる。
As described above, according to the power conversion device according to the second embodiment, the configuration including the step-down
また、残留電荷の放電時に半導体スイッチング素子2のオンデューティ比D3を漸増させて入力コンデンサ1と平滑コンデンサ5の間で生じる突入電流を抑制する期間を設けることにより、突入電流による半導体スイッチング素子やコンデンサへのストレスを抑制して故障を防止することができる。
In addition, when the residual charge is discharged, the on-duty ratio D3 of the
また、上記実施の形態2では、共振コンバータ回路200の前段に降圧コンバータ回路100を備える構成にて、入力コンデンサ1と平滑コンデンサ5の残留電荷を放電する方法について示したが、降圧コンバータ回路100ではなく、昇圧コンバータ回路を備える場合においても、同様に入力コンデンサ1と平滑コンデンサ5の残留電荷の放電が可能である。昇圧コンバータ回路は、直流電源51と平滑コンデンサ5がリアクトルとダイオードを介して直列接続され、半導体スイッチング素子のオンによりリアクトルを介して直流電源51が短絡される方式を想定しており、昇圧コンバータの半導体スイッチング素子をオフすることより入力コンデンサ1と平滑コンデンサ5を同時に放電することが可能となる。
In the second embodiment, the method of discharging the residual charge of the
また、上記実施の形態2では、図9において、半導体スイッチング素子2のオンデューティ比D3の漸増と、半導体スイッチング素子6、7のオンデューティ比D1,D2の漸増は、別々の期間を設けて実行する場合について説明したが、これに限らず、期間が重なるものであってもよい。
In the second embodiment, in FIG. 9, the on-duty ratio D3 of the
また、入力コンデンサ1の残留電荷の放電についてのみ述べたが、電力変換装置1000の入力側に接続される他の機器が保持する容量成分の残留電荷に関しても、同様に放電が可能である。
Further, only the discharge of the residual charge of the
なお、本発明は、上記実施の形態に限定されるものではなく、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。 Note that the present invention is not limited to the above-described embodiment, and the embodiment can be appropriately modified and omitted within the scope of the invention.
また、図中、同一符号は、同一または相当部分を示す。 Moreover, in the figure, the same code | symbol shows the same or an equivalent part.
1 入力コンデンサ、2 半導体スイッチング素子、3 ダイオード、4 降圧リアクトル、5 平滑コンデンサ、20 制御部、6,7 半導体スイッチング素子、8 共振コンデンサ、9 共振リアクトル、10 トランス、11,12 整流ダイオード、13 出力コンデンサ、21 入力電圧測定回路、22 平滑コンデンサ電圧測定回路、23 出力電圧測定回路、31、32、33 制御線、41、42、43 信号線、51 直流電源、52 電圧源負荷、100 降圧コンバータ回路、200 共振コンバータ回路、1000 電力変換装置
1 Input Capacitor, 2 Semiconductor Switching Element, 3 Diode, 4 Step-down Reactor, 5 Smoothing Capacitor, 20 Control Unit, 6, 7 Semiconductor Switching Element, 8 Resonance Capacitor, 9 Resonance Reactor, 10 Transformer, 11, 12 Rectifier Diode, 13 Output Capacitor, 21 Input voltage measurement circuit, 22 Smoothing capacitor voltage measurement circuit, 23 Output voltage measurement circuit, 31, 32, 33 Control line, 41, 42, 43 Signal line, 51 DC power supply, 52 Voltage source load, 100 Step-
Claims (21)
前記絶縁型共振コンバータの入力側に接続されるコンデンサと、
前記絶縁型共振コンバータの動作を制御する制御部と、を備え、
前記絶縁型共振コンバータは、
前記コンデンサと並列に配置されると共に、互いに直列に接続された第1のスイッチング素子及び第2のスイッチング素子と、
1次巻線および2次巻線を有するトランスと、
前記第2のスイッチング素子と前記トランスの1次巻線に直列に接続されると共に、閉回路を形成する共振コンデンサ及び共振リアクトルと、
前記トランスの2次側に接続された整流回路と、を有し、
前記制御部は、
前記第1のスイッチング素子と前記第2のスイッチング素子とをデッドタイムを挟んでオンデューティ比あるいはスイッチング周波数で交互にオン/オフ制御することにより、前記直流出力電圧を制御すると共に、
前記直流出力電圧の出力停止時には、前記直流出力電圧の制御時とは異なるデッドタイム、オンデューティ比あるいはスイッチング周波数で交互にオン/オフ制御することにより、前記コンデンサの電荷を放電させることを特徴とする電力変換装置。 An isolated resonant converter that converts a DC input voltage into a DC output voltage of a different voltage;
A capacitor connected to the input side of the isolated resonant converter;
A control unit for controlling the operation of the isolated resonant converter,
The isolated resonant converter is
A first switching element and a second switching element arranged in parallel with the capacitor and connected in series with each other;
A transformer having a primary winding and a secondary winding;
A resonant capacitor and a resonant reactor connected in series with the second switching element and the primary winding of the transformer, and forming a closed circuit;
A rectifier circuit connected to the secondary side of the transformer,
The controller is
The first switching element and the second switching element are alternately turned on / off at an on-duty ratio or a switching frequency with a dead time therebetween, thereby controlling the DC output voltage,
When the output of the DC output voltage is stopped, the charge of the capacitor is discharged by alternately performing on / off control with a dead time, an on-duty ratio or a switching frequency different from that at the time of controlling the DC output voltage. Power converter.
換装置。 At the switching frequency lower than a frequency having a period which is twice the time obtained by adding the dead time to a half period of a series resonance frequency of a series resonance circuit constituted by the resonance capacitor and the resonance reactor, The power conversion device according to any one of claims 1 to 6, wherein a switching element and the second switching element are on / off controlled.
前記直流出力電圧の制御時には、前記整流スイッチング素子はオン/オフ制御され、
前記直流出力電圧の出力停止時には、前記整流スイッチング素子はオン/オフ制御されないことを特徴とする請求項1から請求項13のいずれか1項に記載の電力変換装置。 The rectifier circuit is a synchronous rectifier circuit configured by a rectifier switching element,
At the time of controlling the DC output voltage, the rectifying switching element is ON / OFF controlled,
The power converter according to any one of claims 1 to 13, wherein the rectifying switching element is not controlled to be turned on / off when the output of the DC output voltage is stopped.
前記直流出力電圧の制御時には、前記整流スイッチング素子はオン/オフ制御され、前記直流出力電圧の出力停止時には、前記整流スイッチング素子はオン/オフ制御されることを特徴とする請求項1から請求項13のいずれか1項に記載の電力変換装置。 The rectifier circuit is a synchronous rectifier circuit configured by a rectifier switching element,
The rectifying switching element is on / off controlled when the DC output voltage is controlled, and the rectifying switching element is on / off controlled when the output of the DC output voltage is stopped. 14. The power conversion device according to any one of items 13.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145501A JP6012822B1 (en) | 2015-07-23 | 2015-07-23 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145501A JP6012822B1 (en) | 2015-07-23 | 2015-07-23 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6012822B1 true JP6012822B1 (en) | 2016-10-25 |
JP2017028873A JP2017028873A (en) | 2017-02-02 |
Family
ID=57145216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015145501A Active JP6012822B1 (en) | 2015-07-23 | 2015-07-23 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6012822B1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6338808B1 (en) * | 2017-04-12 | 2018-06-06 | 三菱電機株式会社 | Power converter and contactless power supply system |
JP6754332B2 (en) * | 2017-07-28 | 2020-09-09 | 株式会社日立産機システム | Resonant power supply |
JP2019106783A (en) * | 2017-12-12 | 2019-06-27 | トヨタ自動車株式会社 | DC-DC step-down converter |
JP6842812B2 (en) * | 2017-12-12 | 2021-03-17 | 東芝三菱電機産業システム株式会社 | Power converter |
DE112019000344T5 (en) | 2018-02-15 | 2020-09-17 | Hitachi Automotive Systems, Ltd. | POWER CONVERSION DEVICE |
JP6915566B2 (en) * | 2018-02-26 | 2021-08-04 | オムロン株式会社 | Power converter and power conversion system |
KR102288874B1 (en) * | 2019-11-29 | 2021-08-13 | 한국철도기술연구원 | Discharge control apparatus and method for high voltage capacitors of semiconductor transformer used in train |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163580A (en) * | 1986-01-14 | 1987-07-20 | Matsushita Electric Works Ltd | Inverter |
JP2013258859A (en) * | 2012-06-14 | 2013-12-26 | Murata Mfg Co Ltd | Switching power supply device |
JP2015186272A (en) * | 2014-03-20 | 2015-10-22 | 三菱電機株式会社 | Vehicular power supply device |
JP2016100989A (en) * | 2014-11-21 | 2016-05-30 | 三菱電機株式会社 | Direct current conversion device |
-
2015
- 2015-07-23 JP JP2015145501A patent/JP6012822B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163580A (en) * | 1986-01-14 | 1987-07-20 | Matsushita Electric Works Ltd | Inverter |
JP2013258859A (en) * | 2012-06-14 | 2013-12-26 | Murata Mfg Co Ltd | Switching power supply device |
JP2015186272A (en) * | 2014-03-20 | 2015-10-22 | 三菱電機株式会社 | Vehicular power supply device |
JP2016100989A (en) * | 2014-11-21 | 2016-05-30 | 三菱電機株式会社 | Direct current conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP2017028873A (en) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6012822B1 (en) | Power converter | |
US9209697B2 (en) | Switching power-supply device | |
US10819222B2 (en) | Circuitry for power factor correction and methods of operation | |
US9887638B2 (en) | Power conversion apparatus with frequency operation change based on input voltage | |
JP6528561B2 (en) | High efficiency power factor correction circuit and switching power supply | |
JP6021972B2 (en) | Power converter | |
US8488346B2 (en) | Power conversion apparatus and method | |
US9667153B2 (en) | Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices | |
WO2016139745A1 (en) | Power converter | |
US20140211515A1 (en) | Dc-dc converter and power supply device having dc-dc converter | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
WO2015174123A1 (en) | Power conversion device | |
US20110038180A1 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
US10361624B2 (en) | Multi-cell power converter with improved start-up routine | |
US10193464B2 (en) | DC-DC converter | |
US8824180B2 (en) | Power conversion apparatus | |
CN108933515B (en) | Flyback converter controller, flyback converter and operation method thereof | |
JP6708175B2 (en) | Power converter | |
JP2013236428A (en) | Dc conversion device | |
JP2013090432A (en) | Forward type dc-dc conversion device | |
JP6983289B1 (en) | Power converter | |
WO2010098486A1 (en) | Dc-dc converter | |
JP4764980B2 (en) | DC-DC converter | |
JP5831275B2 (en) | Power converter and driving method thereof | |
JP2019009848A (en) | Dc-dc converter, power supply system employing the same, and automobile employing the power supply system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6012822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |