JP6754332B2 - Resonant power supply - Google Patents
Resonant power supply Download PDFInfo
- Publication number
- JP6754332B2 JP6754332B2 JP2017147136A JP2017147136A JP6754332B2 JP 6754332 B2 JP6754332 B2 JP 6754332B2 JP 2017147136 A JP2017147136 A JP 2017147136A JP 2017147136 A JP2017147136 A JP 2017147136A JP 6754332 B2 JP6754332 B2 JP 6754332B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching
- upper limit
- limit value
- switching frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、共振形電源装置に関する。 The present invention relates to a resonant power supply.
共振形電源装置は、例えば、産業用機器や情報機器等に用いられる。共振形電源装置には、ＬＬＣ電流共振形回路が設けられている。ＬＬＣ電流共振形回路は、共振現象を利用して正弦波状の電流を流し、電流が小さくなるタイミングでスイッチング素子をターンオフする。これにより、スイッチング損失が小さく高効率な共振形電源装置が実現される。 The resonance type power supply device is used for, for example, industrial equipment, information equipment, and the like. The resonance type power supply device is provided with an LLC current resonance type circuit. The LLC current resonance type circuit uses a resonance phenomenon to flow a sinusoidal current, and turns off the switching element at the timing when the current becomes small. As a result, a highly efficient resonance type power supply device with a small switching loss is realized.
このような共振形電源装置は、スイッチング周波数を調整して出力電圧を制御する。しかし、ＬＬＣ電流共振形回路の特性上、仕様範囲の入力電圧と出力電圧の比(以下、入出力電圧比と呼ぶ)が広範囲に及ぶ場合、高い入力電圧から低い出力電圧へ変換できない場合がある。 In such a resonance type power supply device, the switching frequency is adjusted to control the output voltage. However, due to the characteristics of the LLC current resonance type circuit, if the ratio of the input voltage to the output voltage in the specification range (hereinafter referred to as the input / output voltage ratio) is wide, it may not be possible to convert from a high input voltage to a low output voltage. ..
これに対し、時比率を調整することで低電圧を出力することが可能な装置が特許文献１に開示されている。 On the other hand, Patent Document 1 discloses a device capable of outputting a low voltage by adjusting the time ratio.
特許文献１によれば、充電装置は、ハーフブリッジ型のスイッチング電源であって、複合共振のための共振回路を備える。充電制御回路ＣＮは、充電が開始されてから電池電圧が規定の目標電圧に達するまでは充電電流が定電流になるように、スイッチング素子Ｑ１、Ｑ２のオンオフを制御する。また、充電制御回路ＣＮは、電池電圧が切替電圧未満の領域では、電池電圧が低いほどスイッチング素子のオン期間の時比率を小さくするように時比率を変化させ、電池電圧が切替電圧以上の領域では、スイッチング素子のオン期間の時比率を一定に保つとともに、電池電圧が高いほどスイッチング素子の駆動周波数を引き下げる。切替電圧は、駆動周波数が電流共振と電圧共振との境界で規定される。 According to Patent Document 1, the charging device is a half-bridge type switching power supply and includes a resonance circuit for composite resonance. The charge control circuit CN controls the on / off of the switching elements Q1 and Q2 so that the charging current becomes a constant current from the start of charging until the battery voltage reaches a predetermined target voltage. Further, in the region where the battery voltage is lower than the switching voltage, the charge control circuit CN changes the time ratio so that the lower the battery voltage, the smaller the time ratio during the on period of the switching element, and the battery voltage is equal to or higher than the switching voltage. Then, while keeping the time ratio of the switching element on period constant, the higher the battery voltage is, the lower the drive frequency of the switching element is. The switching voltage is defined by the boundary between the current resonance and the voltage resonance as the drive frequency.
特許文献１に記載の充電装置は、時比率を変えることで、ある程度低い電圧を出力することが可能である。しかしながら、出力電圧が低い状態では、入力電圧と出力電圧との差が大きくなるため、スイッチング素子に過大な電流が流れたり、スイッチング素子にリカバリ電流が流れる場合がある。そうすると、スイッチング素子が破壊されるおそれがある。 The charging device described in Patent Document 1 can output a voltage low to some extent by changing the time ratio. However, when the output voltage is low, the difference between the input voltage and the output voltage becomes large, so that an excessive current may flow through the switching element or a recovery current may flow through the switching element. Then, the switching element may be destroyed.
そこで、本発明は、スイッチング素子の破壊による不具合の発生を抑えた共振形電源装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a resonance type power supply device that suppresses the occurrence of defects due to destruction of the switching element.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 A brief outline of the typical inventions disclosed in the present application is as follows.
本発明の代表的な実施の形態による共振形電源装置は、電源主回路と、電源制御回路と、を備えている。電源主回路は、トランスと、トランスの一次側と接続された共振素子と、共振素子と接続された一次側半導体素子と、を有している。一次側半導体素子は、複数のスイッチング素子からなり、共振素子に入力される入力電圧のスイッチングを所定のスイッチング周波数で行う。電源制御回路は、電源主回路から出力される出力電圧、及び出力電圧の目標値であるリファレンス電圧に基づいて、スイッチング周波数の修正値であるスイッチング周波数修正値を算出するとともに、スイッチング周波数の上限値であるスイッチング周波数上限値を設定する。また、電源制御回路は、スイッチング周波数修正値及びスイッチング周波数上限値に基づいてスイッチング素子ごとのスイッチング制御信号を生成し、出力電圧がリファレンス電圧より小さいときのスイッチング周波数上限値を、出力電圧がリファレンス電圧以上であるときよりも高く設定する。 The resonance type power supply device according to a typical embodiment of the present invention includes a power supply main circuit and a power supply control circuit. The power supply main circuit includes a transformer, a resonance element connected to the primary side of the transformer, and a primary side semiconductor element connected to the resonance element. The primary semiconductor element is composed of a plurality of switching elements, and switches the input voltage input to the resonant element at a predetermined switching frequency. The power supply control circuit calculates the switching frequency correction value, which is the correction value of the switching frequency, based on the output voltage output from the power supply main circuit and the reference voltage, which is the target value of the output voltage, and the upper limit value of the switching frequency. The upper limit of the switching frequency is set. Further, the power supply control circuit generates a switching control signal for each switching element based on the switching frequency correction value and the switching frequency upper limit value, and sets the switching frequency upper limit value when the output voltage is smaller than the reference voltage as the reference voltage. Set higher than when it is above.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本発明の代表的な実施の形態によれば、スイッチング素子の破壊による不具合の発生が抑えられる。 That is, according to a typical embodiment of the present invention, the occurrence of defects due to the destruction of the switching element can be suppressed.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全ての図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, in all the figures for demonstrating the embodiment, in principle, the same reference numerals are given to the same parts, and the repeated description thereof will be omitted.
（実施の形態１）
＜共振形電源装置の構成＞
＜＜電源主回路の構成＞＞
図１は、本発明の実施の形態１に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１は、図１に示すように、電源主回路１０、電源制御回路３０を備えている。共振形電源装置１は、外部に設けられた入力電源１００１から入力された電圧を所定の電圧に変換し、変換した電圧を負荷１００２へ出力する。
(Embodiment 1)
<Structure of resonant power supply>
<< Configuration of power supply main circuit >>
FIG. 1 is a diagram showing an example of a configuration of a resonance type power supply device according to a first embodiment of the present invention. As shown in FIG. 1, the resonance type power supply device 1 includes a power supply
入力電源１００１の高電位側の端部は、後述する電源主回路１０の一方の入力端Ｐ１と接続され、入力電源１００１の低電位側の端部は、電源主回路１０の他方の入力端Ｐ２と接続されている。負荷１００２の高電位側及び低電位側の端部は、電源主回路１０の出力端Ｐ３、Ｐ４とそれぞれ接続されている。
The high potential side end of the
電源主回路１０は、図１に示すように、入力側コンデンサ１１、一次側半導体素子１２、共振素子１３、トランス１４、二次側半導体素子１５、出力側コンデンサ１６を備えている。
As shown in FIG. 1, the power supply
入力側コンデンサ１１は、電圧リプル吸収用のコンデンサである。入力側コンデンサ１１の一対の電極は、図１に示すように、電源主回路１０の入力端Ｐ１、Ｐ２とそれぞれ接続されている。入力側コンデンサ１１には、入力電源１００１により所定の入力電圧（Ｖｉｎ）が印加される。
The input side capacitor 11 is a capacitor for absorbing voltage ripple. As shown in FIG. 1, the pair of electrodes of the input side capacitor 11 are connected to the input terminals P1 and P2 of the power supply
一次側半導体素子１２は、所定のスイッチング周波数で、共振素子１３に入力される電圧のスイッチングを行う。一次側半導体素子１２は、図１に示すように、例えばＮＭＯＳ（Ｎ−Ｃｈａｎｎｅｌ ＭＯＳ）等のＭＯＳＦＥＴからなる複数のスイッチング素子１２ａ〜１２ｄで構成されている。これらのスイッチング素子１２ａ〜１２ｄは、図１に示すように、ブリッジ状に接続されている。
The primary
例えば、スイッチング素子１２ａの一方の端部、及びスイッチング素子１２ｃの一方の端部は、図１に示すように、電源主回路１０の一方の入力端Ｐ１と接続されている。スイッチング素子１２ｂの一方の端部、及びスイッチング素子１２ｄの一方の端部は、図１に示すように、電源主回路１０の他方の入力端Ｐ２と接続されている。スイッチング素子１２ａの他方の端部、及びスイッチング素子１２ｂの他方の端部は、後述する共振素子１３の共振インダクタ１３ａと接続されている。スイッチング素子１２ｃの他方の端部、及びスイッチング素子１２ｄの他方の端部は、後述する共振素子１３の共振コンデンサ１３ｂと接続されている。スイッチング素子１２ａ〜１２ｄのゲートは、後述するスイッチング制御信号生成回路３４とそれぞれ接続されている。
For example, one end of the switching element 12a and one end of the
スイッチング素子１２ａ〜１２ｄのゲートには、電源制御回路３０から出力されるスイッチング制御信号Ｖｇ１〜Ｖｇ４がそれぞれ入力される。スイッチング素子１２ａ〜１２ｄは、それぞれに対応するスイッチング制御信号Ｖｇ１〜Ｖｇ４に基づいてオン・オフを切り替える。例えば、スイッチング素子がＮＭＯＳで構成されていれば、ゲートにハイレベルのスイッチング制御信号が入力されると、スイッチング素子はオン状態となる。一方、ゲートにローレベルのスイッチング制御信号が入力されると、スイッチング素子はオフ状態となる。
Switching control signals Vg1 to Vg4 output from the power
スイッチング素子１２ａ〜１２ｄは、スイッチング制御信号Ｖｇ１〜Ｖｇ４に基づいてオン・オフを繰り返し、共振素子１３にパルス状の電圧を入力する。例えば、スイッチング素子１２ａ、１２ｄがオン状態、スイッチング素子１２ｂ、１２ｃがオフ状態のとき、共振素子１３には所定の電圧（Ｖｉｎ）が入力される。一方、スイッチング素子１２ａ、１２ｄがオフ状態、スイッチング素子１２ｂ、１２ｃがオン状態のとき、共振素子１３には所定の電圧（−Ｖｉｎ）が入力される。これらの動作を繰り返すことにより、共振素子１３には、所定の振幅（Ｖｉｎ）のパルス状の電圧が入力される。
The switching elements 12a to 12d are repeatedly turned on and off based on the switching control signals Vg1 to Vg4, and a pulsed voltage is input to the
共振素子１３は、図１に示すように、共振インダクタ１３ａ及び共振コンデンサ１３ｂを備えている。共振インダクタ１３ａの一方の端部は、図１に示すように、スイッチング素子１２ａの他方の端部及びスイッチング素子１２ｂの他方の端部と接続されている。また、共振インダクタ１３ａの他方の端部は、図１に示すように、トランス１４の一方の入力端Ｐ１１を介してトランス１４と接続されている。
As shown in FIG. 1, the
共振コンデンサ１３ｂの一方の端部は、図１に示すように、トランス１４の他方の入力端Ｐ１２を介してトランス１４と接続されている。また、共振コンデンサ１３ｂの他方の端部は、図１に示すように、スイッチング素子１２ｃの他方の端部及びスイッチング素子１２ｄの他方の端部と接続されている。
As shown in FIG. 1, one end of the
共振インダクタ１３ａ及び共振コンデンサ１３ｂは、直列に接続されている。なお、共振インダクタ１３ａの共振インダクタンスＬｒには、トランス１４の漏れインダクタンス（図示は省略）が含まれているものとする。共振インダクタンス及び漏れインダクタンスは、直列の関係となっている。
The
図１では、共振インダクタ１３ａ及び共振コンデンサ１３ｂは、トランス１４を介して別々に配置されているが、このような配置に限定されるものではない。例えば、共振インダクタ１３ａ及び共振コンデンサ１３ｂは、図１に示す共振インダクタ１３ａ側に配置されてもよいし、共振コンデンサ１３ｂ側にも配置されてもよい。共振素子１３には、一次側半導体素子１２より、前述したパルス状の電圧が入力される。パルス状の電圧が入力されると、共振素子１３及びトランス１４には、共振インダクタンスＬｒ及び共振キャパシタンスＣｒに基づいて規定される共振周波数Ｆ０の正弦波状の電流が流れる。
In FIG. 1, the
トランス１４では、図１に示すように、一次側コイルの巻数がＮ１、二次側コイルの巻数がＮ２、励磁インダクタンスがＬｍとなっている。トランス１４は、共振素子１３を介して一次側に入力された入力電圧（Ｖｉｎ）を、二次側で所定の出力電圧（Ｖｏ）に変換し、変換した出力電圧（Ｖｏ）を電源主回路１０の外部へ出力する。
In the
二次側半導体素子１５は、トランス１４の二次側の電流を整流する素子である。二次側半導体素子１５は、図１に示すように、複数のダイオード１５ａ〜１５ｄを備えている。これらのダイオード１５ａ〜１５ｄは、図１に示すように、ブリッジ状に接続されている。例えば、ダイオード１５ａのアノード側の端部、及びダイオード１５ｂのカソード側の端部は、図１に示すように、トランス１４の一方の出力端Ｐ１３と接続されている。ダイオード１５ｃのアノード側の端部、及びダイオード１５ｄのカソード側の端部は、図１に示すように、トランス１４の他方の出力端Ｐ１４と接続されている。
The secondary
ダイオード１５ａのカソード側の端部、及びダイオード１５ｃのカソード側の端部は、図１に示すように、出力側コンデンサ１６の一方の電極、及び電源主回路１０の一方の出力端Ｐ３と接続されている。ダイオード１５ｂのアノード側の端部、及びダイオード１５ｄのアノード側の端部は、図１に示すように、出力側コンデンサ１６の他方の電極、及び電源主回路１０の他方の出力端Ｐ４と接続されている。
As shown in FIG. 1, the cathode side end of the
出力端Ｐ１３の電圧が出力端Ｐ１４の電圧より高い場合、トランス１４の二次側の電流は、ダイオード１５ａ、１５ｄにより整流される。これに対し、出力端Ｐ１４の電圧が出力端Ｐ１３の電圧より高い場合、トランス１４の二次側の電流は、ダイオード１５ｃ、１５ｂにより整流される。
When the voltage at the output terminal P13 is higher than the voltage at the output terminal P14, the current on the secondary side of the
出力側コンデンサ１６は、出力電圧安定化用のコンデンサである。電源主回路１０は、出力側コンデンサ１６の両電極間の電圧（出力端Ｐ３、Ｐ４間の電圧）を出力電圧（Ｖｏ）として検出し、検出した出力電圧（Ｖｏ）の情報を電源制御回路３０へ出力する。また、電源主回路１０は、出力端Ｐ３、Ｐ４を介して出力電圧（Ｖｏ）を負荷１００２へ出力する。
The
＜＜電源制御回路の構成＞＞
電源制御回路３０は、図１に示すように、制御量演算回路３１、スイッチング周波数上限値調整回路３２、シフト量演算回路３３、スイッチング制御信号生成回路３４を備えている。
<< Configuration of power supply control circuit >>
As shown in FIG. 1, the power
制御量演算回路３１には、図１に示すように、電源主回路１０で検出された出力電圧（Ｖｏ）の情報、及び出力電圧（Ｖｏ）の目標値であるリファレンス電圧（Ｖｒｅｆ）が入力されている。リファレンス電圧（Ｖｒｅｆ）は、外部装置から入力されたものである。外部装置は、例えば、共振形電源装置１を有する装置内に設けられてもよいし、共振形電源装置１を有する装置の外部に設けられてもよい。
As shown in FIG. 1, the control
制御量演算回路３１は、リファレンス電圧（Ｖｒｅｆ）と入力された出力電圧（Ｖｏ）との電圧の差分（ΔＶ）を算出し、算出した差分（ΔＶ）をスイッチング周波数上限値調整回路３２へ出力する。
The control
また、制御量演算回路３１は、電源主回路１０から入力された出力電圧（Ｖｏ）及び外部装置から入力されたリファレンス電圧（Ｖｒｅｆ）に基づいて、出力電圧（Ｖｏ）の調整に要する制御量を算出する。制御量は、出力電圧（Ｖｏ）をリファレンス電圧（Ｖｒｅｆ）に調整するために算出されるものである。制御量演算回路３１は、制御量を、例えば周波数の単位で算出してもよい。制御量演算回路３１は、例えば、周波数の単位で算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）をシフト量演算回路３３へ出力する。
Further, the control
スイッチング周波数上限値調整回路３２は、スイッチング周波数の上限値であるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を設定する。スイッチング周波数上限値調整回路３２は、例えば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上であるときよりもスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を高く設定する。
The switching frequency upper limit
また、スイッチング周波数上限値調整回路３２は、例えば、所定の電圧閾値（Ｖｔ）を設定し、リファレンス電圧（Ｖｒｅｆ）と入力された出力電圧（Ｖｏ）との電圧の差分（ΔＶ）が電圧閾値（Ｖｔ）より大きいとき、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、差分（ΔＶ）が所定の電圧閾値（Ｖｔ）より小さいときより高く設定してもよい。
Further, the switching frequency upper limit
例えば、スイッチング周波数上限値調整回路３２は、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、出力電圧（Ｖｏ）が上昇するにつれてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を低下させるようにしてもよい。
For example, the switching frequency upper
また、例えば、スイッチング周波数上限値調整回路３２は、起動信号（ＲＵＮ）が入力されるまで、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（第１の上限値）に設定する。また、スイッチング周波数上限値調整回路３２は、起動信号（ＲＵＮ）が入力されると、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達するまでの間、リファレンス電圧（Ｖｒｅｆ）と出力電圧（Ｖｏ）との差分（ΔＶ）に基づいてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（第２の上限値）まで順次低下させるようにしてもよい。また、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上のとき、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（第２の上限値）に固定してもよい。
Further, for example, the switching frequency upper limit
第１の上限値は、共振素子１３の共振周波数Ｆ０の２倍（２×Ｆ０）以下の値に設定されることが好ましい。このとき、第２の上限値は、例えば、共振周波数Ｆ０と第１の上限値（２×Ｆ０）との間の所定の値に設定されることが好ましい。
The first upper limit value is preferably set to a value that is twice (2 × F0) or less of the resonance frequency F0 of the
スイッチング周波数上限値調整回路３２は、設定したスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をシフト量演算回路３３へ出力する。
The switching frequency upper limit
シフト量演算回路３３は、制御量演算回路３１で算出された制御量（Ｆｓｗ＿ｓｈｉｆｔ）、及びスイッチング周波数上限値調整回路３２で設定されたスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に基づいて新たなスイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）を算出する。
The shift
例えば、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量以下であるとき、算出された制御量（Ｆｓｗ＿ｓｈｉｆｔ）に相当する周波数を新たなスイッチング周波数（Ｆｓｗ）に設定する。このとき、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）に基づいて新たなスイッチング周波数（Ｆｓｗ）のみを算出する。なお、制御量（Ｆｓｗ＿ｓｈｉｆｔ）が周波数の単位で算出されている場合、新たなスイッチング周波数（Ｆｓｗ）は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）と同じ値となる。
For example, when the control amount (Fsw_shift) is equal to or less than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), the shift
また、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、スイッチング周波数上限値以下の所定の値を新たなスイッチング周波数（Ｆｓｗ）に設定し、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）と新たなスイッチング周波数（Ｆｓｗ）に相当する制御量との差分の制御量に相当する時比率調整量（Ｓｈｉｆｔ）を算出する。
Further, when the control amount (Fsw_shift) is larger than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), the shift
このとき、シフト量演算回路３３は、例えば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を新たなスイッチング周波数（Ｆｓｗ）に設定し、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）とスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量との差分の制御量に相当する時比率調整量（Ｓｈｉｆｔ）を算出する。
At this time, the shift
シフト量演算回路３３は、新たに設定したスイッチング周波数（Ｆｓｗ）、及び算出した時比率調整量（Ｓｈｉｆｔ）をスイッチング制御信号生成回路３４へ出力する。
The shift
スイッチング制御信号生成回路３４は、シフト量演算回路３３から出力されたスイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。
The switching control
例えば、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量以下のとき、スイッチング制御信号生成回路３４は、新たに設定したスイッチング周波数（Ｆｓｗ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。このように、スイッチング周波数（Ｆｓｗ）のみで出力電圧（Ｖｏ）の調整を行う制御を、周波数制御とよぶ場合がある。
For example, when the control amount (Fsw_shift) is equal to or less than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), the switching control
一方、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、スイッチング制御信号生成回路３４は、スイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。例えば、スイッチング制御信号生成回路３４は、新たに設定されたスイッチング周波数（Ｆｓｗ）でスイッチング動作をさせつつ、スイッチング素子１２ａ〜１２ｄのオン・オフの切り替えのタイミングを時比率調整量（Ｓｈｉｆｔ）に応じて調整したスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。このように、スイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）により出力電圧（Ｖｏ）の調整を行う制御を、位相シフト制御とよぶ場合がある。
On the other hand, when the control amount (Fsw_shift) is larger than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), the switching control
＜出力電圧の調整＞
次に、出力電圧の調整方法の例について説明する。図２は、共振形電源装置の周波数特性の例を示す図である。図２（ａ）は、周波数制御が行われたときの周波数特性の例を示す図である。図２（ｂ）〜（ｃ）は、位相シフト制御が行われたときの周波数特性の例を示す図である。
<Adjustment of output voltage>
Next, an example of an output voltage adjusting method will be described. FIG. 2 is a diagram showing an example of frequency characteristics of a resonance type power supply device. FIG. 2A is a diagram showing an example of frequency characteristics when frequency control is performed. 2 (b) to 2 (c) are diagrams showing an example of frequency characteristics when phase shift control is performed.
図２（ａ）〜（ｃ）には、共振形電源装置１の出力側に定格負荷が接続されたときの周波数特性、及び定格より軽い軽負荷が接続されたときの周波数特性が示されている。また、図２（ａ）〜（ｃ）では、縦軸がゲインＭ、横軸が周波数となっている。ここで、ゲインＭは、入力電圧（Ｖｉｎ）、出力電圧（Ｖｏ）、トランス１４の一次側及び二次側の巻数Ｎ１、Ｎ２に基づいて次に示す式で規定される。
FIGS. 2 (a) to 2 (c) show the frequency characteristics when a rated load is connected to the output side of the resonant power supply device 1 and the frequency characteristics when a light load lighter than the rated load is connected. There is. Further, in FIGS. 2A to 2C, the vertical axis represents the gain M and the horizontal axis represents the frequency. Here, the gain M is defined by the following equation based on the input voltage (Vin), the output voltage (Vo), and the turns N1 and N2 on the primary side and the secondary side of the
Ｖｏ＝Ｍ・（Ｎ２／Ｎ１）・Ｖｉｎ
図３及び図４は、スイッチング素子のゲートに印加される電圧及び共振素子に流れる電流の例を示す図である。図３は、周波数制御が行われたときの、スイッチング制御信号Ｖｇ１〜Ｖｇ４、及び共振インダクタ１３ａに流れる電流ＩＬｒを示している。図４は、位相シフト制御が行われたときの、スイッチング制御信号Ｖｇ１〜Ｖｇ４、及び共振インダクタ１３ａに流れる電流ＩＬｒを示している。また、図４は、トランス１４における励磁電流ＩＬｍも合わせて示している。
Vo = M ・ (N2 / N1) ・ Vin
3 and 4 are diagrams showing examples of the voltage applied to the gate of the switching element and the current flowing through the resonant element. FIG. 3 shows the switching control signals Vg1 to Vg4 and the current ILr flowing through the
図３では、時刻Ｔ０〜Ｔ６がスイッチング周期（Ｔｓｗ）であり、スイッチング周波数（Ｆｓｗ）と対応している。図４では、時刻Ｔ１０〜Ｔ１６がスイッチング周期（Ｔｓｗ）であり、スイッチング周波数（Ｆｓｗ）と対応している。なお、スイッチング素子１２ａ〜１２ｄは、ＮＭＯＳで構成されているものとする。このため、スイッチング制御信号Ｖｇ１〜Ｖｇ４がハイレベルのとき、対応するスイッチング素子１２ａ〜１２ｄはオン状態となる。一方、スイッチング制御信号Ｖｇ１〜Ｖｇ４がローレベルのとき、対応するスイッチング素子１２ａ〜１２ｄはオフ状態となる。 In FIG. 3, times T0 to T6 are switching cycles (Tsw) and correspond to switching frequencies (Fsw). In FIG. 4, the times T10 to T16 are switching cycles (Tsw) and correspond to switching frequencies (Fsw). It is assumed that the switching elements 12a to 12d are composed of NMOSs. Therefore, when the switching control signals Vg1 to Vg4 are at a high level, the corresponding switching elements 12a to 12d are turned on. On the other hand, when the switching control signals Vg1 to Vg4 are at a low level, the corresponding switching elements 12a to 12d are turned off.
＜＜周波数制御＞＞
共振形電源装置１では、接続される負荷に応じて、所望のゲインＭが得られるときのスイッチング周波数（以下では動作点ともよぶ）が異なる。このため、負荷を入れ替えても同一のゲインＭが得られるよう、共振形電源装置１は、出力電圧（Ｖｏ）の調整を行う。図２（ａ）に示すように、例えば、設計値としてのゲインＭ０、及びゲインＭ０より高いゲインＭ１を得ようとする場合には、いずれも動作点が存在する。すなわち、共振形電源装置１は、定格負荷又は軽負荷が接続されても、周波数制御によりゲインＭ０、Ｍ１に対応する所定の出力電圧（Ｖｏ）を出力することが可能である。
<< Frequency control >>
In the resonance type power supply device 1, the switching frequency (hereinafter, also referred to as an operating point) when a desired gain M is obtained differs depending on the connected load. Therefore, the resonance type power supply device 1 adjusts the output voltage (Vo) so that the same gain M can be obtained even if the loads are exchanged. As shown in FIG. 2A, for example, when a gain M0 as a design value and a gain M1 higher than the gain M0 are to be obtained, an operating point exists in both cases. That is, the resonance type power supply device 1 can output a predetermined output voltage (Vo) corresponding to the gains M0 and M1 by frequency control even if a rated load or a light load is connected.
例えば、図３に示すように、時刻Ｔ１になると、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４が入力される。これにより、スイッチング素子１２ａ、１２ｄのみがオン状態となる。そうすると、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。そして、時刻Ｔ２では、電流ＩＬｒは、励磁電流ＩＬｍと交差し、共振現象が停止するため、電流ＩＬｒは励磁電流ＩＬｍとほぼ同じになる。
For example, as shown in FIG. 3, at time T1, high-level switching control signals Vg1 and Vg4 are input to the gates of the
そして、時刻Ｔ３になると、スイッチング素子１２ａ、１２ｄのゲートにはローレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４が入力され、スイッチング素子１２ａ、１２ｄがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより小さくなる。
Then, at time T3, low-level switching control signals Vg1 and Vg4 are input to the gates of the
時刻Ｔ４になると、スイッチング素子１２ｂ、１２ｃのゲートにはハイレベルのスイッチング制御信号Ｖｇ２、Ｖｇ３が入力される。これにより、スイッチング素子１２ｂ、１２ｃのみがオン状態となる。この間も、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。そして、時刻Ｔ５では、電流ＩＬｒは、励磁電流ＩＬｍと再び交差し、共振現象が停止するため、電流ＩＬｒは励磁電流ＩＬｍとほぼ同じになる。
At time T4, high-level switching control signals Vg2 and Vg3 are input to the gates of the switching
そして、時刻Ｔ６になると、スイッチング素子１２ｂ、１２ｃのゲートにはローレベルのスイッチング制御信号Ｖｇ２、Ｖｇ３が入力され、スイッチング素子１２ｂ、１２ｃがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより大きくなる。
Then, at time T6, low-level switching control signals Vg2 and Vg3 are input to the gates of the switching
＜＜位相シフト制御＞＞
次に、ゲインＭ０より低いゲインＭ２を得ようとする場合について説明する。図２（ａ）に示すように、定格負荷が接続されたときの動作点は存在する。なお、図２（ａ）に示す例では、定格負荷が接続されたときの共振形電源装置１は、周波数制御により、ゲインＭ２よりさらに低いゲインに対応する動作点も存在する。
<< Phase shift control >>
Next, a case where a gain M2 lower than the gain M0 is to be obtained will be described. As shown in FIG. 2A, there are operating points when the rated load is connected. In the example shown in FIG. 2A, the resonant power supply device 1 when the rated load is connected also has an operating point corresponding to a gain lower than the gain M2 by frequency control.
しかし、軽負荷が接続されたとき、図２（ａ）に示すように、ゲインＭ２に対応する動作点は存在しない。すなわち、軽負荷が接続された共振形電源装置１は、周波数制御ではゲインＭ２に対応する低電圧を出力することができない。言い換えれば、このときの共振形電源装置１は、過大な電流が流れなければ動作しない。したがって、共振形電源装置１は、位相シフト制御を行う。 However, when a light load is connected, as shown in FIG. 2A, there is no operating point corresponding to the gain M2. That is, the resonance type power supply device 1 to which the light load is connected cannot output a low voltage corresponding to the gain M2 by frequency control. In other words, the resonance type power supply device 1 at this time does not operate unless an excessive current flows. Therefore, the resonance type power supply device 1 performs phase shift control.
位相シフト制御では、例えば、図２（ｂ）に示すようなスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ａ）が設定される。制御量（Ｆｓｗ＿ｓｈｉｆｔ）に相当する周波数がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ａ）より大きいとき、共振形電源装置１は、例えば、スイッチング周波数（Ｆｓｗ）をスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ａ）に設定する。そして、共振形電源装置１は、時比率調整量（Ｓｈｉｆｔ）に基づいて、例えば、スイッチング周期（Ｔｓｗ）内におけるスイッチング素子１２ｃ、１２ｄのオン・オフの切り替えのタイミングを調整する。
In the phase shift control, for example, a switching frequency upper limit value (Fsw_upper_limit_a) as shown in FIG. 2B is set. When the frequency corresponding to the control amount (Fsw_shift) is larger than the switching frequency upper limit value (Fsw_upper_limit_a), the resonance type power supply device 1 sets, for example, the switching frequency (Fsw) to the switching frequency upper limit value (Fsw_upper_limit_a). Then, the resonance type power supply device 1 adjusts the on / off timing of the
例えば、図４に示すように、時刻Ｔ１０では、スイッチング素子１２ｄのゲートには、すでにハイレベルのスイッチング制御信号Ｖｇ４が入力されており、スイッチング素子１２ｄはオン状態となっている。このとき、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。
For example, as shown in FIG. 4, at time T10, a high-level switching control signal Vg4 has already been input to the gate of the
そして、時刻Ｔ１１になると、スイッチング素子１２ａのゲートにもハイレベルスイッチング制御信号Ｖｇ１が入力される。これにより、スイッチング素子１２ａ、１２ｄはともにオン状態となる。このときも、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。
Then, at time T11, the high level switching control signal Vg1 is also input to the gate of the switching element 12a. As a result, both the
そして、時刻Ｔ１２になると、スイッチング素子１２ｄのゲートにはローレベルのスイッチング制御信号Ｖｇ４が入力される。周波数制御であれば、時刻Ｔ１３になると、スイッチング制御信号Ｖｇ４の電位がハイレベルからローレベルに切り替わる。しかし、位相シフト制御では、スイッチング制御信号Ｖｇ４の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１３−Ｔ１２）早くなっている。
Then, at time T12, a low-level switching control signal Vg4 is input to the gate of the
スイッチング制御信号Ｖｇ４の電位がハイレベルからローレベルに切り替わると、スイッチング素子１２ｄはオフ状態となる。これにより、図４に示すように、共振素子１３に流れる電流ＩＬｒは急激に小さくなる。そして、時刻Ｔ１７付近では、電流ＩＬｒは、励磁電流ＩＬｍと交差し励磁電流ＩＬｍとほぼ同じになる。
When the potential of the switching control signal Vg4 is switched from the high level to the low level, the switching
時刻Ｔ１７になると、スイッチング素子１２ｃのゲートにはハイレベルのスイッチング制御信号Ｖｇ３が入力される。位相シフト制御では、スイッチング制御信号Ｖｇ４の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１４−Ｔ１７）早くなっている。スイッチング制御信号Ｖｇ３の電位がローレベルからハイレベルに切り替わると、スイッチング素子１２ｃはオン状態となる。この間も、電流ＩＬｒは、励磁電流ＩＬｍとほぼ同じである。
At time T17, a high-level switching control signal Vg3 is input to the gate of the switching
そして、時刻Ｔ１３になると、スイッチング素子１２ａのゲートにはローレベルのスイッチング制御信号Ｖｇ１が入力され、スイッチング素子１２ａがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより小さくなる。
Then, at time T13, a low-level switching control signal Vg1 is input to the gate of the switching element 12a, and the switching element 12a is turned off. As a result, a sinusoidal current ILr having a resonance frequency F0 flows through the
時刻Ｔ１４になると、スイッチング素子１２ｂのゲートにはハイレベルのスイッチング制御信号Ｖｇ２が入力される。これにより、スイッチング素子１２ｂがオン状態となる。この間も、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。
At time T14, a high-level switching control signal Vg2 is input to the gate of the
そして、時刻Ｔ１５になると、スイッチング素子１２ｃのゲートにはローレベルのスイッチング制御信号Ｖｇ３が入力される。位相シフト制御では、スイッチング制御信号Ｖｇ３の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１０−Ｔ１５）早くなっている。スイッチング制御信号Ｖｇ３の電位がハイレベルからローレベルに切り替わると、スイッチング素子１２ｃがオフ状態となる。これにより、図４に示すように、共振素子１３に流れる電流ＩＬｒは急激に大きくなる。そして、時刻Ｔ１８付近では、電流ＩＬｒは、励磁電流ＩＬｍと交差し励磁電流ＩＬｍとほぼ同じになる。
Then, at time T15, a low-level switching control signal Vg3 is input to the gate of the switching
時刻Ｔ１８になると、スイッチング素子１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ４が入力される。位相シフト制御では、スイッチング制御信号Ｖｇ４の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１１−Ｔ１８）早くなっている。スイッチング制御信号Ｖｇ４の電位がローレベルからハイレベルに切り替わると、スイッチング素子１２ｄはオン状態となる。この間も、電流ＩＬｒは、励磁電流ＩＬｍとほぼ同じである。
At time T18, a high-level switching control signal Vg4 is input to the gate of the
そして、時刻Ｔ１６になると、スイッチング素子１２ｂのゲートにはローレベルのスイッチング制御信号Ｖｇ２が入力され、スイッチング素子１２ｂがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより大きくなる。
Then, at time T16, a low-level switching control signal Vg2 is input to the gate of the
このような位相シフト制御が行われると、図２（ｂ）に示すように、軽負荷が接続されても、共振形電源装置１は、ゲインＭ２や、ゲインＭ２よりもさらに小さいゲインに対応する低電圧を出力することが可能となる。 When such phase shift control is performed, as shown in FIG. 2B, even if a light load is connected, the resonant power supply device 1 corresponds to a gain M2 or a gain even smaller than the gain M2. It is possible to output a low voltage.
図２（ｃ）は、図２（ｂ）に示す場合よりも高いスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）が設定されたときの周波数特性の例を示している。図２（ｃ）に示すように、定格負荷が接続された場合、最も小さいゲインＭの動作点は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）以下である。したがって、定格負荷が接続された共振形電源装置１は、周波数制御のみで出力電圧（Ｖｏ）を調整することが可能である。 FIG. 2C shows an example of frequency characteristics when a higher switching frequency upper limit value (Fsw_upper_limit_b) than that shown in FIG. 2B is set. As shown in FIG. 2C, when the rated load is connected, the operating point of the smallest gain M is equal to or less than the switching frequency upper limit value (Fsw_upper_limit_b). Therefore, the resonant power supply device 1 to which the rated load is connected can adjust the output voltage (Vo) only by frequency control.
これに対し、軽負荷が接続された場合、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）よりも大きくなると、共振形電源装置１は、例えば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）をスイッチング周波数（Ｆｓｗ）に設定し、位相シフト制御を行う。このように、共振形電源装置１は、低いゲインＭに対応する低電圧の出力電圧（Ｖｏ）を調整する。 On the other hand, when a light load is connected, when the control amount (Fsw_shift) becomes larger than the switching frequency upper limit value (Fsw_upper_limit_b), the resonant power supply device 1 sets, for example, the switching frequency upper limit value (Fsw_upper_limit_b) to the switching frequency (Fsw_upper_limit_b). Set to Fsw) and perform phase shift control. In this way, the resonant power supply device 1 adjusts the low voltage output voltage (Vo) corresponding to the low gain M.
＜＜スイッチング周波数上限値の調整＞＞
次に、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を調整しながら出力電圧（Ｖｏ）の調整を行う場合について説明する。ここでは、主に、共振形電源装置１の起動時における動作について説明する。
<< Adjustment of switching frequency upper limit >>
Next, a case where the output voltage (Vo) is adjusted while adjusting the switching frequency upper limit value (Fsw_upper_limit) will be described. Here, the operation at the time of starting the resonance type power supply device 1 will be mainly described.
図５及び図６は、起動時におけるスイッチング素子のゲートに入力される信号の波形、及びスイッチング素子に流れる電流の波形の例を示す図である。例えば、図５〜図６は、それぞれのスイッチング素子１２ａ〜１２ｄのゲートに入力されるスイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。図５（ａ）は、周波数制御時における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。図５（ｂ）、及び図６（ａ）〜（ｂ）は、位相シフト制御時における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。 5 and 6 are diagrams showing an example of the waveform of the signal input to the gate of the switching element at the time of startup and the waveform of the current flowing through the switching element. For example, FIGS. 5 to 6 show the waveforms of the switching control signals Vg1 to Vg4 input to the gates of the switching elements 12a to 12d, and the waveforms of the source-drain current Ia of the switching elements 12a. FIG. 5A shows the waveforms of the switching control signals Vg1 to Vg4 and the waveforms of the source-drain current Ia of the switching element 12a during frequency control. 5 (b) and 6 (a) to 6 (b) show the waveforms of the switching control signals Vg1 to Vg4 and the waveforms of the source-drain current Ia of the switching element 12a during phase shift control.
起動時には出力電圧（Ｖｏ）がゼロに近い状態であるので、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）との電位差が大きい。このため、共振素子１３には、過大な電圧が印加され、過大な電流が流れる。このとき、周波数制御が行われると、図５（ａ）に示すように、スイッチング素子１２ａにも大きな電流が流れてしまう。なお、図示は省略しているが、これ以外のスイッチング素子１２ｂ〜１２ｄにも大きなソース−ドレイン電流が流れる期間が存在する。
Since the output voltage (Vo) is close to zero at the time of startup, the potential difference between the input voltage (Vin) and the output voltage (Vo) is large. Therefore, an excessive voltage is applied to the
図５（ａ）に示すように、時刻Ｔ２０〜Ｔ２１、Ｔ２２〜Ｔ２５、Ｔ２６〜Ｔ２８の期間では、スイッチング素子１２ａのゲートにはローレベルのスイッチング制御信号Ｖｇ１が入力されている。このため、これらの期間では、スイッチング素子１２ａはオフ状態となっており、スイッチング素子１２ａには、正方向のソース−ドレイン電流Ｉａは流れない。ただし、時刻Ｔ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間では、スイッチング素子１２ａのボディダイオードに負方向の電流が流れる。このため、これらの期間では、スイッチング素子１２ａにおけるソース−ドレイン電流Ｉａの電流値は大きくなっている。 As shown in FIG. 5A, a low-level switching control signal Vg1 is input to the gate of the switching element 12a during the periods T20 to T21, T22 to T25, and T26 to T28. Therefore, during these periods, the switching element 12a is in the off state, and the source-drain current Ia in the positive direction does not flow through the switching element 12a. However, in the period of time T20 to T21 and T24 to T25, a current in the negative direction flows through the body diode of the switching element 12a. Therefore, during these periods, the current value of the source-drain current Ia in the switching element 12a is large.
時刻Ｔ２１〜Ｔ２２及び時刻Ｔ２５〜Ｔ２６の期間では、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４が入力されている。これらの期間では、スイッチング素子１２ａ、１２ｄはオン状態となっている。このとき、スイッチング素子１２ａには、図５（ａ）に示す大きなソース−ドレイン電流Ｉａが流れる。
During the periods T21 to T22 and T25 to T26, high-level switching control signals Vg1 and Vg4 are input to the gates of the
そこで、起動時に位相シフト制御を行うと、スイッチング素子１２ａのソース−ドレイン電流Ｉａは、例えば、図５（ｂ）に示すような波形となる。図５（ｂ）に示す位相シフト制御では、図５（ａ）と比較すると、スイッチング素子１２ｄ（１２ｃ）のゲートに入力されるスイッチング制御信号Ｖｇ４（Ｖｇ３）の立ち上がり、立ち下りのタイミングが、例えば、時刻Ｔ２２−Ｔ３０（Ｔ２３−Ｔ３１）の分だけ早くなっている。時比率調整量（Ｓｈｉｆｔ）により、このようなタイミングの違いが生じている。この場合、時刻Ｔ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間において、スイッチング素子１２ａのボディダイオードに流れる負方向の電流は、図５（ａ）の場合よりも低減されている。
Therefore, when the phase shift control is performed at the time of startup, the source-drain current Ia of the switching element 12a has, for example, a waveform as shown in FIG. 5 (b). In the phase shift control shown in FIG. 5B, as compared with FIG. 5A, the rising and falling timings of the switching control signal Vg4 (Vg3) input to the gate of the
時刻Ｔ２１〜Ｔ３０、Ｔ２５〜Ｔ３４の期間では、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４がそれぞれ入力されている。このため、これらの期間では、スイッチング素子１２ａ、１２ｄはオン状態となっており、スイッチング素子１２ａには、急激に変化するソース−ドレイン電流Ｉａが流れる。
During the periods T21 to T30 and T25 to T34, high-level switching control signals Vg1 and Vg4 are input to the gates of the
ところが、時刻Ｔ３０、Ｔ３４では、スイッチング素子１２ｄのゲートに入力されるスイッチング制御信号Ｖｇ４が、ハイレベルからローレベルに切り替わっている。また、時刻Ｔ３１、Ｔ３５では、スイッチング素子１２ｃのゲートに入力されるスイッチング制御信号Ｖｇ３が、ローレベルからハイレベルに切り替わっている。このため、時刻Ｔ３０〜Ｔ３１、Ｔ３４〜Ｔ３５の期間では、スイッチング素子１２ａのみがオン状態となっているが、時刻Ｔ３１〜Ｔ２２、Ｔ３５〜Ｔ２６の期間では、スイッチング素子１２ａ、１２ｃがオン状態となっている。これにより、図５（ｂ）に示すように、スイッチング素子１２ａに流れるソース−ドレイン電流Ｉａの変化が緩やかになり、ソース−ドレイン電流Ｉａの最大値は、図５（ａ）よりも小さくなっている。ただし、これでは、起動時におけるスイッチング素子１２ａのソース−ドレイン電流Ｉａが十分に低減されているとはいえない。
However, at times T30 and T34, the switching control signal Vg4 input to the gate of the
図６（ａ）は、図５（ｂ）のときよりも時比率調整量（Ｓｈｉｆｔ）を増やした場合における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。 FIG. 6A shows the waveforms of the switching control signals Vg1 to Vg4 and the waveforms of the source-drain current Ia of the switching element 12a when the time ratio adjustment amount (Shift) is increased as compared with the case of FIG. 5B. Is shown.
図６（ａ）に示す位相シフト制御では、図５（ｂ）と比較すると、スイッチング素子１２ｄ（１２ｃ）のゲートに入力されるスイッチング制御信号Ｖｇ４（Ｖｇ３）の立ち上がり、立ち下りのタイミングが、さらに早くなっている。例えば、スイッチング制御信号Ｖｇ４の立ち下がりのタイミングは、図６（ａ）に示すように、スイッチング制御信号Ｖｇ１の立ち上がりのタイミングとほぼ同時刻となっている。すなわち、スイッチング制御信号Ｖｇ４（Ｖｇ３）の立ち上がり、立ち下りのタイミングが、例えば、時刻Ｔ２２−Ｔ２１（Ｔ２３−Ｔ４０）の分だけ早くなっている。この場合、時刻Ｔ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間では、スイッチング素子１２ａのボディダイオードには電流が流れない。
In the phase shift control shown in FIG. 6A, as compared with FIG. 5B, the rising and falling timings of the switching control signal Vg4 (Vg3) input to the gate of the
時刻Ｔ２１〜Ｔ２２、Ｔ２５〜Ｔ２６の期間では、スイッチング素子１２ａのゲートにはハイレベルのスイッチング制御信号Ｖｇ１が入力され、スイッチング素子１２ｄのゲートにはローレベルのスイッチング制御信号Ｖｇ４が入力されている。このため、これらの期間では、スイッチング素子１２ａがオン状態、スイッチング素子１２ｄがオフ状態となっている。このとき、スイッチング素子１２ａには、一時的に急激に変化するソース−ドレイン電流Ｉａが流れる。
During the periods T21 to T22 and T25 to T26, the high-level switching control signal Vg1 is input to the gate of the switching element 12a, and the low-level switching control signal Vg4 is input to the gate of the
そして、時刻Ｔ４０、Ｔ４２では、スイッチング素子１２ｃのゲートに入力されるスイッチング制御信号Ｖｇ３が、ローレベルからハイレベルに切り替わっている。このため、時刻Ｔ２１〜Ｔ４０、Ｔ２５〜Ｔ４２の期間では、スイッチング素子１２ａのみがオン状態となっているが、時刻Ｔ４０〜Ｔ２２、Ｔ４２〜Ｔ２６の期間では、スイッチング素子１２ａ、１２ｃがオン状態となっている。これにより、図６（ａ）に示すように、スイッチング素子１２ａに流れるソース−ドレイン電流Ｉａの変化が、図５（ｂ）より緩やかになり、ソース−ドレイン電流Ｉａの最大値は、図５（ｂ）よりも小さくなっている。
Then, at times T40 and T42, the switching control signal Vg3 input to the gate of the switching
しかし、時比率調整量（Ｓｈｉｆｔ）が大きすぎるため、共振素子１３の電流（例えば、電流ＩＬｒ）が逆流し、図６（ａ）に示すように、時刻Ｔ２３、Ｔ２７付近において、ソース−ドレイン電流Ｉａが逆流している。以下では、このような逆流した電流をリカバリ電流ともよぶ。このような状態でスイッチング素子１２ｂがオン状態に切り替わると、スイッチング素子１２ａのボディダイオードにリカバリ電流が流れている期間は、入力端Ｐ１と接続されたノードと、入力端Ｐ２と接続されたノードとが、スイッチング素子１２ａ、１２ｂを介して短絡した状態となる。このとき、スイッチング素子１２ａ、１２ｂには短絡電流が流れるため、リカバリ耐性が低いスイッチング素子１２ａ、１２ｂは破壊されるおそれがある。
However, since the time ratio adjustment amount (Shift) is too large, the current of the resonant element 13 (for example, the current ILr) flows backward, and as shown in FIG. 6A, the source-drain current is near the time T23 and T27. Ia is flowing backwards. Hereinafter, such a backflow current is also referred to as a recovery current. When the
そこで、図６（ｂ）では、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を図５よりも大きくし、時比率調整量（Ｓｈｉｆｔ）を図６（ａ）よりも小さくした場合における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。 Therefore, in FIG. 6B, the switching control signals Vg1 to Vg4 when the switching frequency upper limit value (Fsw_upper_limit) is made larger than in FIG. 5 and the time ratio adjustment amount (Shift) is made smaller than in FIG. 6A. The waveform of the above and the waveform of the source-drain current Ia of the switching element 12a are shown.
すなわち、図６（ｂ）に示すスイッチング周期（Ｔｓｗ）は、図５（ａ）〜（ｂ）、図６（ａ）に示すスイッチング周期（Ｔｓｗ）よりも短く設定されている。また、図６（ｂ）に示すように、スイッチング制御信号Ｖｇ４の立ち下りのタイミングは、スイッチング制御信号Ｖｇ１が立ち上がった直後になっていることから、図６（ｂ）における時比率調整量（Ｓｈｉｆｔ）は、図６（ａ）に示す時比率調整量（Ｓｈｉｆｔ）よりも小さく設定されている。 That is, the switching cycle (Tsw) shown in FIG. 6B is set shorter than the switching cycle (Tsw) shown in FIGS. 5A to 5B and 6A. Further, as shown in FIG. 6B, since the falling timing of the switching control signal Vg4 is immediately after the switching control signal Vg1 rises, the time ratio adjustment amount (Shift) in FIG. 6B ) Is set smaller than the time ratio adjustment amount (Shift) shown in FIG. 6A.
図６（ｂ）に示すように、時刻Ｔ５０〜Ｔ５１、Ｔ５４〜Ｔ５５の期間では、スイッチング素子１２ａのゲートにはローレベルのスイッチング制御信号Ｖｇ１が入力されている。このため、これらの期間では、スイッチング素子１２ａはオフ状態となっている。これらの期間では、スイッチング素子１２ａのボディダイオードに負方向の電流が流れる。ただし、これらの期間に流れる電流は、図５（ｂ）に示すＴ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間に流れる電流よりも低減されている。 As shown in FIG. 6B, a low-level switching control signal Vg1 is input to the gate of the switching element 12a during the periods T50 to T51 and T54 to T55. Therefore, during these periods, the switching element 12a is in the off state. During these periods, a negative current flows through the body diode of the switching element 12a. However, the current flowing during these periods is smaller than the current flowing during the periods T20 to T21 and T24 to T25 shown in FIG. 5 (b).
時刻Ｔ５１〜Ｔ６０、Ｔ５５〜Ｔ６４の期間では、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４がそれぞれ入力されている。このため、これらの期間では、スイッチング素子１２ａ、１２ｄはオン状態となっており、スイッチング素子１２ａには、急激に変化するソース−ドレイン電流Ｉａが流れる。ただし、時刻Ｔ５１〜Ｔ６０、Ｔ５５〜Ｔ６４の期間に流れる急激に変化するソース−ドレイン電流Ｉａは、図６（ａ）の場合と比べて小さくなっている。
During the periods T51 to T60 and T55 to T64, high-level switching control signals Vg1 and Vg4 are input to the gates of the
時刻Ｔ６０、Ｔ６４では、スイッチング素子１２ｄのゲートに入力されるスイッチング制御信号Ｖｇ４が、ハイレベルからローレベルに切り替わっている。また、時刻Ｔ６１、Ｔ６５では、スイッチング素子１２ｃのゲートに入力されるスイッチング制御信号Ｖｇ３が、ローレベルからハイレベルに切り替わっている。このため、時刻Ｔ６０〜Ｔ６１、Ｔ６４〜Ｔ６５の期間では、スイッチング素子１２ａのみがオン状態となっているが、時刻Ｔ６１〜Ｔ５２、Ｔ６５〜Ｔ５６の期間では、スイッチング素子１２ａ、１２ｃがオン状態となっている。
At times T60 and T64, the switching control signal Vg4 input to the gate of the
これにより、図６（ｂ）に示すように、スイッチング素子１２ａに流れるソース−ドレイン電流Ｉａの変化が緩やかになり、ソース−ドレイン電流Ｉａの最大値は、図６（ａ）よりも小さくなっている。また、この場合、図６（ｂ）に示すように、リカバリ電流の発生も抑えられている。 As a result, as shown in FIG. 6B, the change in the source-drain current Ia flowing through the switching element 12a becomes gradual, and the maximum value of the source-drain current Ia becomes smaller than that in FIG. 6A. There is. Further, in this case, as shown in FIG. 6B, the generation of the recovery current is also suppressed.
ここで、起動時から定常時までの間におけるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の変化について説明する。図７は、本発明の実施の形態１に係るスイッチング周波数上限値の変化の一例を示す図である。図７（ａ）は、起動信号の一例を示す図である。図７（ｂ）は、出力電圧（Ｖｏ）の変化の一例を示す図である。図７（ｃ）は、スイッチング周波数上限値の変化の一例を示す図である。 Here, the change of the switching frequency upper limit value (Fsw_upper_limit) from the start time to the steady state will be described. FIG. 7 is a diagram showing an example of a change in the switching frequency upper limit value according to the first embodiment of the present invention. FIG. 7A is a diagram showing an example of an activation signal. FIG. 7B is a diagram showing an example of a change in the output voltage (Vo). FIG. 7C is a diagram showing an example of a change in the switching frequency upper limit value.
時刻Ｔ１００〜Ｔ１０１の期間では、図７（ａ）に示す起動信号（ＲＵＮ）はローレベルである。このとき、共振形電源装置１は起動しておらず、出力電圧（Ｖｏ）の調整は行われていない。なお、共振形電源装置１は起動していない場合とは、例えば、電源制御回路３０からスイッチング制御信号Ｖｇ１〜Ｖｇ４が出力されず、あるいはローレベルのスイッチング制御信号のみが出力されており、スイッチング素子１２ａ〜１２ｄの動作が停止している状態である。
During the period from time T100 to T101, the activation signal (RUN) shown in FIG. 7A is at a low level. At this time, the resonance type power supply device 1 is not started, and the output voltage (Vo) is not adjusted. When the resonance type power supply device 1 is not activated, for example, the power
このため、この期間の出力電圧（Ｖｏ）は、図７（ｂ）に示すようにほぼゼロである。このときのスイッチング周波数上限値（Ｆ１：Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）は、例えば、図７（ｃ）に示すように、共振素子１３の共振周波数Ｆ０の２倍の値（２×Ｆ０）、あるいはそれ以下の所定の値に設定される。
Therefore, the output voltage (Vo) during this period is almost zero as shown in FIG. 7 (b). The switching frequency upper limit value (F1: Fsw_upper_limit) at this time is, for example, a predetermined value (2 × F0) that is twice the resonance frequency F0 of the
そして、図７（ａ）に示すように、時刻Ｔ１０１において、ハイレベルの起動信号（ＲＵＮ）が入力されると、共振形電源装置１が起動し、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を開始する。例えば、スイッチング周波数上限値調整回路３２は、リファレンス電圧（Ｖｒｅｆ）と出力電圧（Ｖｏ）との差分（ΔＶ）に基づいてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の減少量を算出する。スイッチング周波数上限値調整回路３２は、算出した減少量に基づき、図７（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の上限値（Ｆ２：第２の上限値）まで順次低下させる。
Then, as shown in FIG. 7A, when a high-level start signal (RUN) is input at time T101, the resonance type power supply device 1 is started, and the switching frequency upper
そして、図７（ａ）に示すように、時刻Ｔ１０２において、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、スイッチング周波数上限値調整回路３２は、図７（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（Ｆ２）に設定する。図示は省略しているが、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より高くなったとき、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（Ｆ２）に固定してもよい。スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が変動しないので、共振形電源装置１の動作が安定するからである。このように、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、共振形電源装置１は、起動時の動作から定常時の動作に切り替わる。
Then, as shown in FIG. 7A, when the output voltage (Vo) reaches the reference voltage (Vref) at the time T102, the switching frequency upper limit
このように、起動時だけでなく、起動時から定常時に切り替わるまで、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整が行われてもよい。例えば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）よりも小さい場合、共振形電源装置１は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行いつつ、出力電圧（Ｖｏ）を調整してもよい。 In this way, the switching frequency upper limit value (Fsw_upper_limit) may be adjusted not only at the time of starting but also from the time of starting until switching to the steady state. For example, when the output voltage (Vo) is smaller than the reference voltage (Vref), the resonant power supply device 1 may adjust the output voltage (Vo) while adjusting the switching frequency upper limit value (Fsw_upper_limit).
＜本実施の形態による効果＞
本実施の形態によれば、電源制御回路３０は、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいときのスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上であるときのスイッチング周波数上限値よりも高く設定する。
<Effect of this embodiment>
According to the present embodiment, the power
この構成によれば、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）との電位差が大きくても、スイッチング素子１２ａ〜１２ｄにおけるオン状態の期間が短縮されるので、スイッチング素子１２ａ〜１２ｄに流れるソース−ドレイン電流が低減される。これにより、スイッチング素子１２ａ〜１２ｄの破壊による不具合の発生が抑えられる。また、これにより、それぞれのスイッチング素子１２ａ〜１２ｄに、最大定格電流が低い安価なＭＯＳを採用することが可能である。 According to this configuration, even if the potential difference between the input voltage (Vin) and the output voltage (Vo) is large, the on-state period of the switching elements 12a to 12d is shortened, so that the source flowing through the switching elements 12a to 12d-. The drain current is reduced. As a result, the occurrence of defects due to the destruction of the switching elements 12a to 12d can be suppressed. Further, this makes it possible to adopt an inexpensive MOS having a low maximum rated current for each of the switching elements 12a to 12d.
また、本実施の形態によれば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、電源制御回路３０は、出力電圧（Ｖｏ）が上昇するにつれてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を低下させる。例えば、電源制御回路３０は、起動信号（ＲＵＮ）が入力されるまで、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を第１の上限値である所定の値Ｆ１に設定し、起動信号（ＲＵＮ）が入力されると、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達するまでの間、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を第２の上限値である所定の値Ｆ２まで順次低下させる。
Further, according to the present embodiment, when the output voltage (Vo) is smaller than the reference voltage (Vref), the power
この構成によれば、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が適切な値に設定されるので、スイッチング素子１２ａ〜１２ｄに流れるソース−ドレイン電流を適切に制御することが可能となる。これにより、スイッチング素子１２ａ〜１２ｄの破壊による不具合の発生が抑えられる。また、これにより、それぞれのスイッチング素子１２ａ〜１２ｄに、最大定格電流が低い安価なＭＯＳを採用することが可能である。 According to this configuration, the switching frequency upper limit value (Fsw_upper_limit) is set to an appropriate value based on the difference (ΔV) between the output voltage (Vo) and the reference voltage (Vref), and thus the switching elements 12a to 12d are set. It is possible to appropriately control the flowing source-drain current. As a result, the occurrence of defects due to the destruction of the switching elements 12a to 12d can be suppressed. Further, this makes it possible to adopt an inexpensive MOS having a low maximum rated current for each of the switching elements 12a to 12d.
また、本実施の形態によれば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上のとき、電源制御回路３０は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を第２の上限値である所定の値Ｆ２に固定する。この構成によれば、定常時には、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が変動しないので、共振形電源装置１の動作を安定させることが可能となる。
Further, according to the present embodiment, when the output voltage (Vo) is equal to or higher than the reference voltage (Vref), the power
また、本実施の形態によれば、電源制御回路３０は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を共振素子１３の共振周波数Ｆ０の２倍以下の値に設定する。この構成によれば、ダイオードリカバリによる短絡電流の発生を抑えつつ、Ｖｇ１〜Ｖｇ４を生成するスイッチング制御信号生成回路３４等の各種回路の負担を低減させることが可能となる。
Further, according to the present embodiment, the power
また、本実施の形態によれば、電源制御回路３０は、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）以下の所定の値（例えば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ））を新たなスイッチング周波数（Ｆｓｗ）に設定し、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）と新たなスイッチング周波数（Ｆｓｗ）に相当する制御量との差分に相当する時比率調整量（Ｓｈｉｆｔ）を算出する。そして、電源制御回路３０は、新たに設定したスイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいてそれぞれのスイッチング素子１２ａ〜１２ｄのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。
Further, according to the present embodiment, when the calculated control amount (Fsw_shift) is larger than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), the power
この構成によれば、時比率調整量（Ｓｈｉｆｔ）により、スイッチング素子１２ａ〜１２ｄのオン・オフの期間を調整することができるので、スイッチング素子１２ａ〜１２ｄに流れるダイオードリカバリによる短絡電流の発生を抑えることが可能となる。これにより、それぞれのスイッチング素子１２ａ〜１２ｄに、リカバリ耐性が低く、オン抵抗が低いＭＯＳを採用することが可能である。また、これにより、入力端Ｐ１と接続されたノードと、入力端Ｐ２と接続されたノードとの短絡が発生しなくなるので、ダイオードリカバリによる短絡電流に起因する不具合の発生が抑えられる。 According to this configuration, the on / off period of the switching elements 12a to 12d can be adjusted by the time ratio adjustment amount (Shift), so that the generation of a short-circuit current due to the diode recovery flowing through the switching elements 12a to 12d is suppressed. It becomes possible. As a result, it is possible to adopt a MOS having low recovery resistance and low on-resistance for each of the switching elements 12a to 12d. Further, as a result, a short circuit between the node connected to the input terminal P1 and the node connected to the input terminal P2 does not occur, so that the occurrence of a problem due to the short circuit current due to diode recovery can be suppressed.
（実施の形態２）
次に、本発明の実施の形態２について説明する。なお、以下の各実施の形態においては、前述の実施の形態と重複する箇所について、原則として詳細な説明を省略する。図８は、本発明の実施の形態２に係る共振形電源装置の構成の一例を示す図である。図８に示す共振形電源装置１の構成要素は、図１に示す共振形電源装置１の構成要素と同様である。
(Embodiment 2)
Next, Embodiment 2 of the present invention will be described. In addition, in each of the following embodiments, in principle, detailed description of the parts overlapping with the above-described embodiments will be omitted. FIG. 8 is a diagram showing an example of the configuration of the resonance type power supply device according to the second embodiment of the present invention. The components of the resonance type power supply device 1 shown in FIG. 8 are the same as the components of the resonance type power supply device 1 shown in FIG.
図８に示す共振形電源装置１では、電源制御回路３０のスイッチング周波数上限値調整回路３２には、出力電圧（Ｖｏ）が起動信号として入力されている。スイッチング周波数上限値調整回路３２は、出力電圧（Ｖｏ）が入力されると、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行う。
In the resonance type power supply device 1 shown in FIG. 8, an output voltage (Vo) is input as a start signal to the switching frequency upper limit
図９は、本発明の実施の形態２に係るスイッチング周波数上限値の変化の一例を示す図である。図９（ａ）は、出力電圧（Ｖｏ）の変化の一例を示す図である。図９（ｂ）は、スイッチング周波数上限値の変化の一例を示す図である。本実施の形態では、図９（ａ）に示すように、時刻Ｔ１００において、出力電圧（Ｖｏ）がスイッチング周波数上限値調整回路３２に入力されている。このとき、共振形電源装置１は起動しており、出力電圧（Ｖｏ）の調整が行われている。
FIG. 9 is a diagram showing an example of a change in the switching frequency upper limit value according to the second embodiment of the present invention. FIG. 9A is a diagram showing an example of a change in the output voltage (Vo). FIG. 9B is a diagram showing an example of a change in the switching frequency upper limit value. In the present embodiment, as shown in FIG. 9A, the output voltage (Vo) is input to the switching frequency upper limit
スイッチング周波数上限値調整回路３２は、図９（ｂ）に示すように、出力電圧（Ｖｏ）が入力された時刻Ｔ１００からスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を開始する。例えば、スイッチング周波数上限値調整回路３２は、時刻Ｔ１００〜Ｔ１０２までの期間、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、例えばＦ１（２×Ｆ０）からＦ２まで徐々に低下させる。そして、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をＦ２に固定する。
As shown in FIG. 9B, the switching frequency upper limit
なお、本実施の形態では、スイッチング周波数上限値調整回路３２に、出力電圧（Ｖｏ）が起動信号として入力された場合について説明したが、このような場合に限定されるものではない。例えば、起動時のような出力電圧（Ｖｏ）が非常に低い場合におけるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、定常時のように出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に近い場合におけるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）よりも高く設定できるのであれば、スイッチング周波数上限値調整回路３２は、どのような信号を基準にして動作しても構わない。
In the present embodiment, the case where the output voltage (Vo) is input as the start signal to the switching frequency upper limit
本実施の形態によれば、前述の実施の形態における各効果に加え、以下の効果が得られる。本実施の形態によれば、スイッチング周波数上限値調整回路３２に出力電圧（Ｖｏ）が入力されると、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行う。この構成によれば、出力電圧（Ｖｏ）が入力されると、直ちにスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行うことが可能となる。
According to the present embodiment, in addition to each effect in the above-described embodiment, the following effects can be obtained. According to the present embodiment, when the output voltage (Vo) is input to the switching frequency upper limit
（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態では、起動時から所定の期間、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を固定している。
(Embodiment 3)
Next, Embodiment 3 of the present invention will be described. In the present embodiment, the switching frequency upper limit value (Fsw_upper_limit) is fixed for a predetermined period from the time of startup.
図１０は、本発明の実施の形態３に係るスイッチング周波数上限値の変化の一例を示す図である。図１０（ａ）は、起動信号の一例を示す図である。図１０（ｂ）は、出力電圧（Ｖｏ）の変化の一例を示す図である。図１０（ｃ）は、スイッチング周波数上限値の変化の一例を示す図である。 FIG. 10 is a diagram showing an example of a change in the switching frequency upper limit value according to the third embodiment of the present invention. FIG. 10A is a diagram showing an example of an activation signal. FIG. 10B is a diagram showing an example of a change in the output voltage (Vo). FIG. 10C is a diagram showing an example of a change in the switching frequency upper limit value.
図７に示す例では、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をＦ１からＦ２まで徐々に低下させていた。これに対し、本実施の形態では、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、スイッチング周波数上限値調整回路３２は、図１０（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（例えば、Ｆ１：第３の上限値）に固定する。
In the example shown in FIG. 7, when the output voltage (Vo) is smaller than the reference voltage (Vref), the switching frequency upper limit
そして、時刻Ｔ１０２において、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、スイッチング周波数上限値調整回路３２は、図１０（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をＦ１からＦ２（第４の上限値）へ低下させる。
Then, when the output voltage (Vo) reaches the reference voltage (Vref) at the time T102, the switching frequency upper limit
本実施の形態によれば、前述の実施の形態における各効果に加え、以下の効果が得られる。本実施の形態によれば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整の回数が大幅に低減されるので、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整に関する制御に係る負荷が低減される。 According to the present embodiment, in addition to each effect in the above-described embodiment, the following effects can be obtained. According to the present embodiment, the number of adjustments of the switching frequency upper limit value (Fsw_upper_limit) is significantly reduced, so that the load related to the control related to the adjustment of the switching frequency upper limit value (Fsw_upper_limit) is reduced.
（実施の形態４）
次に、本発明の実施の形態４について説明する。本実施の形態では、前述の各実施の形態における共振形電源装置１とは異なる構成を備えた共振形電源装置について説明する。
(Embodiment 4)
Next, Embodiment 4 of the present invention will be described. In this embodiment, a resonance type power supply device having a configuration different from that of the resonance type power supply device 1 in each of the above-described embodiments will be described.
図１１は、本発明の実施の形態４に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１０１は、図１１に示すように、電源主回路１１０、電源制御回路３０を備えている。電源主回路１１０は、図１１に示すように、トランス１１４、二次側半導体素子１１５等を備えている。
FIG. 11 is a diagram showing an example of the configuration of the resonance type power supply device according to the fourth embodiment of the present invention. As shown in FIG. 11, the resonance type
トランス１１４は、いわゆるセンタータップ方式で構成されている。詳しくは、トランス１１４の二次側には、図１１に示すように、センタータップ１１４ａが設けられている。また、トランス１１４の二次側には、図１１に示すように、センタータップ１１４ａと接続された出力端Ｐ１１５が設けられている。すなわち、トランス１１４は、３つの出力端Ｐ１３、Ｐ１４、Ｐ１１５を備えている。トランス１１４のこれら以外の構成は、図１に示すトランス１４と同様である。
The
二次側半導体素子１１５は、トランス１１４の二次側の電流を整流する素子である。二次側半導体素子１１５は、図１１に示すように、ダイオード１１５ａ、１１５ｂを備えている。例えば、ダイオード１１５ａのカソード側の端部は、トランス１１４の出力端Ｐ１４と接続されている。ダイオード１１５ｂのカソード側の端部は、トランス１１４の出力端Ｐ１３と接続されている。トランス１１４の出力端Ｐ１１５は、出力側コンデンサ１６の一方の電極、及び電源主回路１１０の一方の出力端Ｐ３と接続されている。ダイオード１１５ａのアノード側の端部、及びダイオード１１５ｂのアノード側の端部は、出力側コンデンサ１６の他方の電極、及び電源主回路１１０の他方の出力端Ｐ４と接続されている。
The secondary
出力端Ｐ１１５の電圧が出力端Ｐ１３の電圧より高い場合、トランス１１４の二次側の電流は、ダイオード１１５ｂにより整流される。これに対し、出力端Ｐ１１５の電圧が出力端Ｐ１４の電圧より高い場合、トランス１１４の二次側の電流は、ダイオード１１５ａにより整流される。
When the voltage at the output terminal P115 is higher than the voltage at the output terminal P13, the current on the secondary side of the
図１１に示すようなセンタータップ方式のトランス１１４を備えた共振形電源装置１０１においても、前述の実施の形態における各効果が得られる。
Even in the resonance type
（実施の形態５）
次に、本発明の実施の形態５について説明する。本実施の形態では、電源主回路１０に流れる電流に基づいて制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する場合について説明する。
(Embodiment 5)
Next, a fifth embodiment of the present invention will be described. In the present embodiment, a case where the control amount (Fsw_shift) is calculated based on the current flowing through the power supply
図１２は、本発明の実施の形態５に係る共振形電源装置の構成の一例を示す図である。共振形電源装置２０１は、図１２に示すように、電源主回路１０、電源制御回路２３０を備えている。
FIG. 12 is a diagram showing an example of the configuration of the resonance type power supply device according to the fifth embodiment of the present invention. As shown in FIG. 12, the resonance type
電源主回路１０は、電源主回路１０に流れる出力電流ＩＬを検出し、検出した出力電流ＩＬの情報を電源制御回路２３０へ出力する。なお、図１２に示す例では、電源主回路１０は、二次側半導体素子１５に流れる電流を出力電流ＩＬとして検出しているが、例えば、共振素子１３や一次側半導体素子１２に流れる電流を出力電流ＩＬとして検出してもよい。
The power supply
電源制御回路２３０は、図１２に示すように、制御量演算回路２３１等を備えている。制御量演算回路２３１は、電圧制御回路２３１ａ、電流制御回路２３１ｂを備えている。電圧制御回路２３１ａには、出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）が入力される。電圧制御回路２３１ａは、入力された出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）に基づいて、リファレンス電圧（Ｖｒｅｆ）に対応する電流の目標値であるリファレンス電流Ｉｒｅｆを算出する。電圧制御回路２３１ａは、算出したリファレンス電流Ｉｒｅｆを電流制御回路２３１ｂへ出力する。また、電圧制御回路２３１ａは、出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）の差分（ΔＶ）を算出し、算出した電圧の差分（ΔＶ）をスイッチング周波数上限値調整回路３２へ出力する。
As shown in FIG. 12, the power
電流制御回路２３１ｂには、図１２に示すように、リファレンス電流Ｉｒｅｆ及び電源主回路１０を流れる出力電流ＩＬの情報が入力される。電流制御回路２３１ｂは、入力されたリファレンス電流Ｉｒｅｆ及び電源主回路１０を流れる出力電流ＩＬに基づいて、制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する。例えば、電流制御回路２３１ｂは、出力電流ＩＬとリファレンス電流Ｉｒｅｆとの電流の差分（ΔＩ）を算出し、算出した電流の差分（ΔＩ）に基づいて制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する。
As shown in FIG. 12, information on the reference current Iref and the output current IL flowing through the power supply
電流制御回路２３１ｂは、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）をシフト量演算回路３３へ出力する。このように、本実施の形態の共振形電源装置２０１は、電源主回路１０に流れる出力電流ＩＬに基づいて出力電圧（Ｖｏ）の調整を行う。
The
本実施の形態によれば、センタータップ方式のトランス１１４を備えた共振形電源装置２０１においても、前述の実施の形態における各効果が得られる。
According to this embodiment, even in the resonance type
（実施の形態６）
次に、本発明の実施の形態６について説明する。これまでの実施の形態では、制御量演算回路３１、２３１は、周波数の単位で制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する場合について説明した。また、スイッチング周波数上限値調整回路３２では、電圧の差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が設定されていた。また、シフト量演算回路３３では、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）及び制御量（Ｆｓｗ＿ｓｈｉｆｔ）に基づいてスイッチング周波数（Ｆｓｗ）等が算出されていた。このように、これまでの実施の形態では、周波数の単位でそれぞれの値が設定、算出されていた。これに対し、本実施の形態では、時間の単位でそれぞれの値が設定、算出される場合について説明する。
(Embodiment 6)
Next, a sixth embodiment of the present invention will be described. In the embodiments so far, the case where the control
図１３は、本発明の実施の形態６に係る共振形電源装置の構成の一例を示す図である。共振形電源装置３０１は、図１３に示すように、電源主回路１０、電源制御回路３３０を備えている。電源制御回路３３０は、図１３に示すように、制御量演算回路３３１、スイッチング周期下限値調整回路３３２、シフト量演算回路３３３、スイッチング制御信号生成回路３３４を備えている。
FIG. 13 is a diagram showing an example of the configuration of the resonance type power supply device according to the sixth embodiment of the present invention. As shown in FIG. 13, the resonance type
制御量演算回路３３１は、入力された出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）に基づいて、例えば、時間の単位で制御量を算出する。制御量演算回路３３１は、時間の単位で算出した制御量（Ｔｓｗ＿ｓｈｉｆｔ）をシフト量演算回路３３３へ出力する。
The control
スイッチング周期下限値調整回路３３２は、図１などに示すスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に対応するスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）を設定する。スイッチング周期下限値調整回路３３２は、設定したスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）をシフト量演算回路３３３へ出力する。
The switching cycle lower
シフト量演算回路３３３は、制御量演算回路３３１で算出された制御量（Ｔｓｗ＿ｓｈｉｆｔ）、及びスイッチング周期下限値調整回路３３２で設定されたスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）に基づいて新たなスイッチング周期（Ｔｓｗ）を設定し、時比率調整量（Ｓｈｉｆｔ）を算出する。シフト量演算回路３３３は、設定した新たなスイッチング周期（Ｔｓｗ）、及び算出した時比率調整量（Ｓｈｉｆｔ）をスイッチング制御信号生成回路３３４へ出力する。
The shift
スイッチング制御信号生成回路３３４は、シフト量演算回路３３３から出力されたスイッチング周期（Ｔｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。スイッチング制御信号生成回路３３４で生成されるスイッチング制御信号Ｖｇ１〜Ｖｇ４は、図１などに示すスイッチング制御信号生成回路３４で生成されるスイッチング制御信号Ｖｇ１〜Ｖｇ４と同一である。
The switching control
本実施の形態によれば、時間を単位とするスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）及び制御量（Ｔｓｗ＿ｓｈｉｆｔ）に基づいた場合にも、周波数を単位とするスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）及び制御量（Ｆｓｗ＿ｓｈｉｆｔ）に基づいた場合と同一のスイッチング制御信号Ｖｇ１〜Ｖｇ４が生成される。 According to the present embodiment, even when the switching cycle lower limit value (Tsw_lower_limit) and the control amount (Tsw_shift) in units of time are used, the switching frequency upper limit value (Fsw_upper_limit) and control amount (Fsw_shift) in frequency units are used. ), The same switching control signals Vg1 to Vg4 are generated.
（実施の形態７）
本実施の形態では、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持し、スイッチング周波数（Ｆｓｗ）を変更しながら出力電圧（Ｖｏ）を調整する場合について説明する。
(Embodiment 7)
In the present embodiment, a case where the time ratio adjustment amount (Shift) is held at a constant value and the output voltage (Vo) is adjusted while changing the switching frequency (Fsw) will be described.
算出された制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、例えば、図１などに示すシフト量演算回路３３は、時比率調整量（Ｓｈｉｆｔ）を所定の値に設定する。そして、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）と、設定した時比率調整量（Ｓｈｉｆｔ）に相当する制御量との差分を算出し、算出した制御量の差分に相当する周波数を、新たなスイッチング周波数（Ｆｓｗ）に設定する。
When the calculated control amount (Fsw_shift) is larger than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), for example, the shift
また、出力電圧（Ｖｏ）が変動し、例えば、図１などに示す制御量演算回路３１から次の制御量（Ｆｓｗ＿ｓｈｉｆｔ）が出力されると、シフト量演算回路３３は、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持したまま、次の制御量（Ｆｓｗ＿ｓｈｉｆｔ）と、時比率調整量（Ｓｈｉｆｔ）に相当する制御量との差分を算出し、算出した制御量の差分に相当する周波数を、新たなスイッチング周波数（Ｆｓｗ）に設定する。このように、シフト量演算回路３３は、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持したまま、スイッチング周波数（Ｆｓｗ）を調整する。
Further, when the output voltage (Vo) fluctuates and, for example, the next control amount (Fsw_shift) is output from the control
なお、制御量（Ｆｓｗ＿ｓｈｉｆｔ）と、時比率調整量（Ｓｈｉｆｔ）に相当する制御量との差分が、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量よりも大きいとき、シフト量演算回路３３は、新たな時比率調整量（Ｓｈｉｆｔ）を設定し、スイッチング周波数（Ｆｓｗ）を調整する。
When the difference between the control amount (Fsw_shift) and the control amount corresponding to the time ratio adjustment amount (Shift) is larger than the control amount corresponding to the switching frequency upper limit value (Fsw_upper_limit), the shift
本実施の形態によれば、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持した場合にも、スイッチング周波数（Ｆｓｗ）を変更することにより出力電圧（Ｖｏ）を調整することが可能である。 According to this embodiment, even when the time ratio adjustment amount (Shift) is held at a constant value, the output voltage (Vo) can be adjusted by changing the switching frequency (Fsw).
なお、ここでは、周波数を単位とした場合について説明したが、図１３に示すような時間を単位とした場合にも、本実施の形態で説明した内容が適用される。例えば、図１３に示すシフト量演算回路３３３は、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持し、時間を単位とする制御量の差分を算出することにより、スイッチング周期（Ｔｓｗ）を変更することができる。
Although the case where the frequency is used as a unit is described here, the content described in the present embodiment is applied to the case where the time is used as a unit as shown in FIG. For example, the shift
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、一次側半導体素子を構成するスイッチング素子、及び二次側半導体素子を構成するダイオードは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の素子で構成されても構わない。また、本発明の共振形電源装置は、単独で構成されたものであってもよいし、その他の構成要素とともに、制御ＩＣ等の各種装置に組み込まれてもよい。また、例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。 It should be noted that the present invention is not limited to the above-described embodiment, and various modifications are included. For example, the switching element constituting the primary semiconductor element and the diode constituting the secondary semiconductor element may be composed of an element such as an IGBT (Insulated Gate Bipolar Transistor). Further, the resonance type power supply device of the present invention may be configured independently, or may be incorporated into various devices such as a control IC together with other components. Further, for example, the above-described embodiment has been described in detail in order to explain the present invention in an easy-to-understand manner, and is not necessarily limited to the one including all the described configurations.
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる場合がある。 Further, a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of one embodiment can be added to the configuration of another embodiment. .. Further, with respect to a part of the configuration of each embodiment, it is possible to add, delete, or replace another configuration. It should be noted that each member and the relative size described in the drawings are simplified and idealized in order to explain the present invention in an easy-to-understand manner, and may have a more complicated shape in mounting.
１…共振形電源装置、１０…電源主回路、１１…入力側コンデンサ、１２…一次側半導体素子、１２ａ〜１２ｄ…スイッチング素子、１３…共振素子、１４…トランス、１５…二次側半導体素子、１５ａ〜１５ｄ…ダイオード、１６…出力側コンデンサ、３０…電源制御回路、３１…制御量演算回路、３２…スイッチング周波数上限値調整回路、３３…シフト量演算回路、３４…スイッチング制御信号生成回路、１０１…共振形電源装置、１１０…電源主回路、１１４…トランス、１１５…二次側半導体素子、１１５ａ〜１１５ｂ…ダイオード、２０１…共振形電源装置、２３０…電源制御回路、２３１…制御量演算回路、２３１ａ…電圧制御回路、２３１ｂ…電流制御回路、３０１…共振形電源装置、３３０…電源制御回路、３３１…制御量演算回路、３３２…スイッチング周期下限値調整回路、３３３…シフト量演算回路、３３４…スイッチング制御信号生成回路、Ｖｇ１〜Ｖｇ４…スイッチング制御信号 1 ... Resonant power supply device, 10 ... Power supply main circuit, 11 ... Input side capacitor, 12 ... Primary side semiconductor element, 12a to 12d ... Switching element, 13 ... Resonant element, 14 ... Transformer, 15 ... Secondary side semiconductor element, 15a to 15d ... Diode, 16 ... Output side capacitor, 30 ... Power supply control circuit, 31 ... Control amount calculation circuit, 32 ... Switching frequency upper limit adjustment circuit, 33 ... Shift amount calculation circuit, 34 ... Switching control signal generation circuit, 101 ... Resonant power supply, 110 ... Power main circuit, 114 ... Transformer, 115 ... Secondary semiconductor element, 115a to 115b ... Diode, 201 ... Resonant power supply, 230 ... Power control circuit, 231 ... Control amount calculation circuit, 231a ... Voltage control circuit, 231b ... Current control circuit, 301 ... Resonant power supply device, 330 ... Power supply control circuit, 331 ... Control amount calculation circuit, 332 ... Switching cycle lower limit adjustment circuit, 333 ... Shift amount calculation circuit, 334 ... Switching control signal generation circuit, Vg1 to Vg4 ... Switching control signal
Claims (10)
前記電源主回路は、
トランスと、
前記トランスの一次側と接続された共振素子と、
前記共振素子と接続された一次側半導体素子と、を有し、
前記一次側半導体素子は、複数のスイッチング素子からなり、前記共振素子に入力される入力電圧のスイッチングを所定のスイッチング周波数で行い、
前記電源制御回路は、
前記電源主回路から出力される出力電圧、及び前記出力電圧の目標値であるリファレンス電圧に基づいて、前記出力電圧の調整に要する制御量を算出し、前記スイッチング周波数の上限値であるスイッチング周波数上限値を設定し、算出した前記制御量及び設定した前記スイッチング周波数上限値に基づいて前記スイッチング素子ごとのスイッチング制御信号を生成し、
前記出力電圧が前記リファレンス電圧より小さいときの前記スイッチング周波数上限値を、前記出力電圧が前記リファレンス電圧以上であるときよりも高く設定する、
共振形電源装置。 It has a power supply main circuit and a power supply control circuit.
The power supply main circuit
With a transformer
A resonant element connected to the primary side of the transformer,
It has a primary semiconductor element connected to the resonant element, and has
The primary semiconductor element is composed of a plurality of switching elements, and switches the input voltage input to the resonant element at a predetermined switching frequency.
The power supply control circuit
Based on the output voltage output from the power supply main circuit and the reference voltage which is the target value of the output voltage, the control amount required for adjusting the output voltage is calculated, and the switching frequency upper limit which is the upper limit value of the switching frequency is calculated. A value is set, and a switching control signal for each switching element is generated based on the calculated control amount and the set switching frequency upper limit value.
The switching frequency upper limit value when the output voltage is smaller than the reference voltage is set higher than when the output voltage is equal to or higher than the reference voltage.
Resonant power supply.
前記出力電圧が前記リファレンス電圧より小さいとき、
前記電源制御回路は、前記出力電圧が上昇するにつれて前記スイッチング周波数上限値を低下させる、
共振形電源装置。 In the resonance type power supply device according to claim 1,
When the output voltage is smaller than the reference voltage
The power supply control circuit lowers the switching frequency upper limit value as the output voltage rises.
Resonant power supply.
前記電源制御回路は、起動信号が入力されるまで、前記スイッチング周波数上限値を第１の上限値に設定し、前記起動信号が入力されると、前記出力電圧が前記リファレンス電圧に達するまでの間、前記出力電圧と前記リファレンス電圧との差分に基づいて前記スイッチング周波数上限値を第２の上限値まで順次低下させる、
共振形電源装置。 In the resonance type power supply device according to claim 1,
The power supply control circuit sets the switching frequency upper limit value to the first upper limit value until the start signal is input, and when the start signal is input, until the output voltage reaches the reference voltage. , The switching frequency upper limit value is sequentially lowered to the second upper limit value based on the difference between the output voltage and the reference voltage.
Resonant power supply.
前記出力電圧が前記リファレンス電圧以上のとき、
前記電源制御回路は、前記スイッチング周波数上限値を前記第２の上限値に固定する、
共振形電源装置。 In the resonance type power supply device according to claim 3,
When the output voltage is equal to or higher than the reference voltage
The power supply control circuit fixes the switching frequency upper limit value to the second upper limit value.
Resonant power supply.
前記出力電圧が前記リファレンス電圧より小さいとき、
前記電源制御回路は、前記スイッチング周波数上限値を第３の上限値に設定し、
前記出力電圧が前記リファレンス電圧以上になると前記スイッチング周波数上限値を前記第３の上限値より小さい第４の上限値に低下させる、
共振形電源装置。 In the resonance type power supply device according to claim 1,
When the output voltage is smaller than the reference voltage
The power supply control circuit sets the switching frequency upper limit value to a third upper limit value, and sets the switching frequency upper limit value to a third upper limit value.
When the output voltage becomes equal to or higher than the reference voltage, the switching frequency upper limit value is lowered to a fourth upper limit value smaller than the third upper limit value.
Resonant power supply.
前記電源制御回路は、前記スイッチング周波数上限値を前記共振素子の共振周波数の２倍以下の値に設定する、
共振形電源装置。 In the resonance type power supply device according to claim 1,
The power supply control circuit sets the switching frequency upper limit value to a value of twice or less the resonance frequency of the resonance element.
Resonant power supply.
前記電源制御回路には、前記出力電圧からなる前記起動信号が入力されている、
共振形電源装置。 In the resonance type power supply device according to claim 3,
The start signal composed of the output voltage is input to the power supply control circuit.
Resonant power supply.
前記電源制御回路は、
算出した前記制御量が前記スイッチング周波数上限値に相当する制御量以下のとき、算出された前記制御量に相当する周波数を新たな前記スイッチング周波数に設定し、新たに設定した前記スイッチング周波数に基づいて前記スイッチング素子ごとの前記スイッチング制御信号を生成し、
算出した前記制御量が前記スイッチング周波数上限値に相当する前記制御量より大きいとき、前記スイッチング周波数上限値以下の所定の値を新たな前記スイッチング周波数に設定し、算出した前記制御量と新たな前記スイッチング周波数に相当する制御量との差分に相当する時比率調整量を算出し、新たに設定した前記スイッチング周波数及び前記時比率調整量に基づいて前記スイッチング素子ごとの前記スイッチング制御信号を生成する、
共振形電源装置。 In the resonance type power supply device according to claim 1,
The power supply control circuit
When the calculated control amount is equal to or less than the control amount corresponding to the switching frequency upper limit value, the frequency corresponding to the calculated control amount is set to the new switching frequency, and based on the newly set switching frequency. The switching control signal for each switching element is generated,
When the calculated control amount is larger than the control amount corresponding to the switching frequency upper limit value, a predetermined value equal to or less than the switching frequency upper limit value is set as the new switching frequency, and the calculated control amount and the new control amount are added. The time ratio adjustment amount corresponding to the difference from the control amount corresponding to the switching frequency is calculated, and the switching control signal for each switching element is generated based on the newly set switching frequency and the time ratio adjustment amount.
Resonant power supply.
前記電源制御回路は、
算出した前記制御量が前記スイッチング周波数上限値に相当する制御量より大きいとき、前記スイッチング周波数上限値を新たな前記スイッチング周波数に設定し、算出した前記制御量と前記スイッチング周波数上限値に相当する制御量との差分に相当する前記時比率調整量を算出する、
共振形電源装置。 In the resonance type power supply device according to claim 8.
The power supply control circuit
When the calculated control amount is larger than the control amount corresponding to the switching frequency upper limit value, the switching frequency upper limit value is set to a new switching frequency, and the calculated control amount and the control corresponding to the switching frequency upper limit value are set. Calculate the time ratio adjustment amount corresponding to the difference from the amount,
Resonant power supply.
算出した前記制御量が前記スイッチング周波数上限値に相当する前記制御量より大きいとき、
前記電源制御回路は、
前記時比率調整量を一定の値に保持し、算出した前記制御量と前記時比率調整量に相当する制御量との差分を算出し、算出した制御量の前記差分に相当する周波数を新たな前記スイッチング周波数に設定する、
共振形電源装置。 In the resonance type power supply device according to claim 8.
When the calculated control amount is larger than the control amount corresponding to the switching frequency upper limit value,
The power supply control circuit
The time ratio adjustment amount is held at a constant value, the difference between the calculated control amount and the control amount corresponding to the time ratio adjustment amount is calculated, and the frequency corresponding to the difference of the calculated control amount is newly added. Set to the switching frequency,
Resonant power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017147136A JP6754332B2 (en) | 2017-07-28 | 2017-07-28 | Resonant power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017147136A JP6754332B2 (en) | 2017-07-28 | 2017-07-28 | Resonant power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019030122A JP2019030122A (en) | 2019-02-21 |
| JP6754332B2 true JP6754332B2 (en) | 2020-09-09 |
Family
ID=65479023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017147136A Active JP6754332B2 (en) | 2017-07-28 | 2017-07-28 | Resonant power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6754332B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5591002B2 (en) * | 2010-07-22 | 2014-09-17 | 新電元工業株式会社 | Current resonant converter and control method thereof |
| JP2016067087A (en) * | 2014-09-24 | 2016-04-28 | 東芝ライテック株式会社 | Electric power supply and illuminating device |
| JP6012822B1 (en) * | 2015-07-23 | 2016-10-25 | 三菱電機株式会社 | Power converter |
| JP2017060236A (en) * | 2015-09-15 | 2017-03-23 | 岩崎電気株式会社 | Charging device |
-
2017
- 2017-07-28 JP JP2017147136A patent/JP6754332B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019030122A (en) | 2019-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4710749B2 (en) | DC-DC converter control circuit and method | |
| JP5347748B2 (en) | DC / DC converter and control method of DC / DC converter | |
| US20090115388A1 (en) | DC/DC converter | |
| JP2009232493A (en) | Synchronous rectification type dc-dc converter | |
| JP2010288334A (en) | Switching power supply apparatus and semiconductor device | |
| US20060109692A1 (en) | Switching power source device | |
| JP6559081B2 (en) | Power converter | |
| US11018592B2 (en) | Flyback converter controller, flyback converter and methods of operation | |
| US20140340066A1 (en) | Timing generator and timing signal generation method for power converter | |
| JP4341698B2 (en) | Switching power supply, control circuit thereof, and control method | |
| JP2019041435A (en) | converter | |
| US9231470B2 (en) | Control circuit, time calculating unit, and operating method for control circuit | |
| JP2019041434A (en) | converter | |
| JP2014057466A (en) | Switching regulator | |
| US9385586B2 (en) | Snubber circuit | |
| JP5966503B2 (en) | Buck-boost DC-DC converter and portable device | |
| JP6754332B2 (en) | Resonant power supply | |
| TWI766061B (en) | switching regulator | |
| JP2010183699A (en) | Switching-type power supply unit | |
| US11545899B2 (en) | Semiconductor device, system, and control method | |
| JP5398422B2 (en) | Switching power supply | |
| JP2014112996A (en) | Light load detection circuit, switching regulator, and method of controlling the same | |
| KR20110030373A (en) | Dc-dc converter | |
| CN112152453A (en) | Detection circuit, switching type voltage stabilizer with detection circuit and control method of switching type voltage stabilizer | |
| JP2008067531A (en) | Switching control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6754332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |