JP2016152397A - Multilayer circuit board, semiconductor device, method of manufacturing multilayer circuit board - Google Patents
Multilayer circuit board, semiconductor device, method of manufacturing multilayer circuit board Download PDFInfo
- Publication number
- JP2016152397A JP2016152397A JP2015030723A JP2015030723A JP2016152397A JP 2016152397 A JP2016152397 A JP 2016152397A JP 2015030723 A JP2015030723 A JP 2015030723A JP 2015030723 A JP2015030723 A JP 2015030723A JP 2016152397 A JP2016152397 A JP 2016152397A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- substrates
- hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層回路基板、半導体装置、多層回路基板の製造方法に関する。 The present invention relates to a multilayer circuit board, a semiconductor device, and a method for manufacturing a multilayer circuit board.
近年、ＬＳＩチップなどの半導体チップの高密度実装化に伴って、プリント配線板の配線の高密度化が進められている。
このため、配線が設けられた複数の基板を積層して多層化したプリント配線板などの多層回路基板が提案されている。
このような多層回路基板としては、例えば、配線が設けられた複数の樹脂基板を、これらの間に熱硬化性樹脂や熱可塑性樹脂などからなる樹脂接着層を挟んで積層し、加圧・加熱することで、上下の樹脂基板を樹脂接着層で接着し、上下の樹脂基板に設けられた配線間をビアホールに充填された導電性ペーストで電気的に接続したものがある。
In recent years, as the density of semiconductor chips such as LSI chips is increased, the density of printed wiring boards has been increased.
For this reason, a multilayer circuit board such as a printed wiring board in which a plurality of boards provided with wirings are stacked to form a multilayer has been proposed.
As such a multilayer circuit board, for example, a plurality of resin boards provided with wiring are laminated with a resin adhesive layer made of a thermosetting resin, a thermoplastic resin, or the like interposed therebetween, and pressurization / heating is performed. Thus, there is a type in which upper and lower resin substrates are bonded with a resin adhesive layer, and wirings provided on the upper and lower resin substrates are electrically connected with a conductive paste filled in via holes.
しかしながら、上述の多層回路基板のように、上下の樹脂基板を樹脂接着層で接着すると、樹脂材料の誘電損失が生じるために、良好な伝送特性が得られない。
そこで、良好な伝送特性が得られるようにしたい。
However, when the upper and lower resin substrates are bonded to each other with the resin adhesive layer as in the multilayer circuit board described above, the dielectric loss of the resin material occurs, so that good transmission characteristics cannot be obtained.
Therefore, we want to obtain good transmission characteristics.
本多層回路基板は、貫通穴と、少なくとも貫通穴の一方の側に設けられた金属配線とを備え、互いに積層されている複数の基板と、複数の基板に含まれる隣接する２つの基板の一方に備えられる金属配線上に設けられた金属ポストと、隣接する２つの基板の間に空間ができるように設けられた絶縁性スペーサとを備え、金属ポストは、隣接する２つの基板の他方に備えられる貫通穴に挿入され、導電性材料によって、隣接する２つの基板の他方に備えられる金属配線に接合されて、隣接する２つの基板が互いに電気的に接続されている。 The multilayer circuit board includes a through hole and at least one metal wiring provided on one side of the through hole, and includes a plurality of boards stacked on each other and one of two adjacent boards included in the plurality of boards. A metal post provided on the metal wiring provided on the substrate and an insulating spacer provided so that a space is formed between the two adjacent substrates. The metal post is provided on the other of the two adjacent substrates. The two adjacent substrates are electrically connected to each other by being joined to a metal wiring provided on the other of the two adjacent substrates by a conductive material.
本半導体装置は、上述の多層回路基板と、多層回路基板に電気的に接続された半導体チップとを備える。
本多層回路基板の製造方法は、貫通穴と、少なくとも貫通穴の一方の側に設けられた金属配線とを備える複数の基板を作製し、複数の基板に含まれる隣接する２つの基板の一方に備えられる金属配線上に金属ポストを設け、金属ポストが、隣接する２つの基板の他方に備えられる貫通穴に挿入されるように、隣接する２つの基板の間に空間ができるように絶縁性スペーサを設けて、複数の基板を積層し、金属ポストと隣接する２つの基板の他方に備えられる金属配線とを導電性材料によって接合し、隣接する２つの基板を互いに電気的に接続して、多層回路基板を製造する。
The semiconductor device includes the above-described multilayer circuit board and a semiconductor chip electrically connected to the multilayer circuit board.
In this multilayer circuit board manufacturing method, a plurality of substrates including a through hole and at least a metal wiring provided on one side of the through hole are manufactured, and one of two adjacent substrates included in the plurality of substrates is formed. An insulating spacer is provided so that a space is formed between two adjacent substrates so that a metal post is provided on the provided metal wiring and the metal post is inserted into a through hole provided in the other of the two adjacent substrates. A plurality of substrates, a metal post and a metal wiring provided on the other of the two adjacent substrates are joined by a conductive material, and the two adjacent substrates are electrically connected to each other to form a multilayer A circuit board is manufactured.
したがって、本多層回路基板、半導体装置、多層回路基板の製造方法によれば、良好な伝送特性が得られるという利点がある。 Therefore, according to the multilayer circuit board, the semiconductor device, and the manufacturing method of the multilayer circuit board, there is an advantage that good transmission characteristics can be obtained.
以下、図面により、本発明の実施の形態にかかる多層回路基板、半導体装置、多層回路基板の製造方法について、図１〜図６を参照しながら説明する。
本実施形態の多層回路基板は、少なくとも片面に配線が設けられた基板が複数積層された多層回路基板であって、例えばプリント配線板やインターポーザに適用することができる。
Hereinafter, a multilayer circuit board, a semiconductor device, and a method for manufacturing a multilayer circuit board according to embodiments of the present invention will be described with reference to FIGS.
The multilayer circuit board of the present embodiment is a multilayer circuit board in which a plurality of boards each having a wiring provided on at least one side are stacked, and can be applied to, for example, a printed wiring board or an interposer.
本多層回路基板は、図１に示すように、貫通穴１と、少なくとも貫通穴１の一方の側に設けられた金属配線２Ｘとを備え、互いに積層されている複数の基板３と、複数の基板３に含まれる隣接する２つの基板３の一方に備えられる金属配線２Ｘ上に設けられた金属ポスト４と、隣接する２つの基板３の間に空間ができるように設けられた絶縁性スペーサ５とを備える。 As shown in FIG. 1, the multilayer circuit board includes a through hole 1 and a metal wiring 2 </ b> X provided at least on one side of the through hole 1. An insulating spacer 5 provided so that a space is formed between the metal post 4 provided on the metal wiring 2 </ b> X provided on one of the two adjacent substrates 3 included in the substrate 3 and the two adjacent substrates 3. With.
そして、金属ポスト４と隣接する２つの基板３の他方に備えられる金属配線２Ｘとが導電性材料６によって接合されて、隣接する２つの基板３が互いに電気的に接続されている。
なお、隣接する２つの基板３は、互いに向かい合う２つの基板である。つまり、隣接する２つの基板３は、積層された状態で、上下に隣接する２つの基板であって、上下で互いに向かい合う２つの基板である。
The metal post 4 and the metal wiring 2X provided on the other of the two adjacent substrates 3 are joined by the conductive material 6, and the two adjacent substrates 3 are electrically connected to each other.
Two adjacent substrates 3 are two substrates facing each other. That is, the two adjacent substrates 3 are two substrates that are vertically adjacent to each other and are two substrates that face each other vertically.
本実施形態では、基板３は、ガラス基板（絶縁基板）である。このため、本多層回路基板はガラス基板を用いた多層回路基板である。
また、本実施形態では、金属配線２は、図２（Ａ）に示すように、各基板３の両面に設けられており、貫通穴１の一方の側を塞ぐように設けられた金属配線２Ｘ（金属パッド）を含む。なお、金属配線２は、図２（Ｂ）に示すように、各基板３の片面のみに設けられていても良い。つまり、貫通穴１の一方の側を塞ぐように設けられた金属配線２Ｘが設けられている側の反対側の各基板３の表面には金属配線２が設けられていないものとしても良い。ここでは、図２（Ａ）に示すように、金属配線２は、各基板３の両面に接するように設けられている。つまり、樹脂材料を用いた配線層を設けていないため、良好な伝送特性が得られる。また、ここでは、金属配線２は銅配線である。つまり、両面に銅配線２を有するガラス基板３を用いている。
In the present embodiment, the substrate 3 is a glass substrate (insulating substrate). For this reason, this multilayer circuit board is a multilayer circuit board using a glass substrate.
In the present embodiment, the metal wiring 2 is provided on both surfaces of each substrate 3 as shown in FIG. 2A, and the metal wiring 2X provided so as to close one side of the through hole 1. (Metal pads). The metal wiring 2 may be provided only on one side of each substrate 3 as shown in FIG. That is, the metal wiring 2 may not be provided on the surface of each substrate 3 on the side opposite to the side where the metal wiring 2X provided so as to block one side of the through hole 1 is provided. Here, as shown in FIG. 2A, the metal wiring 2 is provided so as to be in contact with both surfaces of each substrate 3. That is, since a wiring layer using a resin material is not provided, good transmission characteristics can be obtained. Here, the metal wiring 2 is a copper wiring. That is, the glass substrate 3 having the copper wiring 2 on both sides is used.
また、本実施形態では、貫通穴１の一方の側を塞ぐように設けられた金属配線２Ｘ上に、この金属配線２Ｘを挟んで貫通穴１の反対側へ延びるように、金属ポスト４が設けられている。ここでは、金属ポスト４は銅ポストである。なお、金属ポスト４の材料は銅に限られるものではなく、例えば銀やスズなどの他の金属材料を用いることもできる。また、金属ポスト４の高さは、絶縁性スペーサ５の高さよりも高くなっており、絶縁性スペーサ５の高さと基板３の厚さを足した合計高さよりも低くなっている。 In the present embodiment, the metal post 4 is provided on the metal wiring 2X provided so as to close one side of the through hole 1 so as to extend to the opposite side of the through hole 1 with the metal wiring 2X interposed therebetween. It has been. Here, the metal post 4 is a copper post. In addition, the material of the metal post 4 is not limited to copper, and other metal materials such as silver and tin can be used. Further, the height of the metal post 4 is higher than the height of the insulating spacer 5 and is lower than the total height obtained by adding the height of the insulating spacer 5 and the thickness of the substrate 3.
そして、本実施形態では、金属ポスト４は、隣接する２つの基板３の他方に備えられる貫通穴１に挿入され、導電性材料６によって、隣接する２つの基板３の他方に備えられる金属配線２Ｘに接合されている。つまり、隣接する２つの基板３の一方の基板３の貫通穴１の一方の側を塞ぐように設けられた金属配線２Ｘ上に、この金属配線２Ｘを挟んで貫通穴１の反対側へ延びるように設けられた金属ポスト４は、導電性材料６によって、隣接する２つの基板３の他方の基板３の貫通穴１の一方の側（即ち、一方の基板３が設けられている側の反対側）を塞ぐように設けられた金属配線２Ｘに接合されている。ここでは、導電性材料６は、導電性ペーストである。具体的には、導電性材料６は、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉのいずれかを主成分とする金属混合物の導電性ペーストである。本実施形態では、導電性材料６は、基板３の貫通穴１に充填されている。 In the present embodiment, the metal post 4 is inserted into the through hole 1 provided on the other of the two adjacent substrates 3, and the metal wiring 2 </ b> X provided on the other of the two adjacent substrates 3 by the conductive material 6. It is joined to. That is, on the metal wiring 2X provided so as to block one side of the through hole 1 of one of the two adjacent substrates 3, the metal wiring 2X is sandwiched so as to extend to the opposite side of the through hole 1. The metal post 4 provided on the one side of the through hole 1 of the other substrate 3 of the two adjacent substrates 3 is opposite to the side where the one substrate 3 is provided by the conductive material 6. ) To the metal wiring 2X provided so as to close the Here, the conductive material 6 is a conductive paste. Specifically, the conductive material 6 is a conductive paste of a metal mixture containing Sn, Ag, Cu, or Bi as a main component. In the present embodiment, the conductive material 6 is filled in the through hole 1 of the substrate 3.
また、本実施形態では、各基板３の両面に金属配線２が設けられているため、絶縁性スペーサ５は、隣接する２つの基板３の互いに向かい合う表面に設けられた金属配線２の間に空間ができるように設けられている。また、本実施形態では、絶縁性スペーサ５は、金属ポスト４の周囲に設けられている。これは、金属ポスト４が設けられている領域に力がかかりやすいためである。なお、絶縁性スペーサ５は他の場所に設けられていても良い。ここで、絶縁性スペーサ５は、絶縁物からなる突起である。ここでは、金属ポスト４の周囲にリング状の絶縁性スペーサ５が設けられている。本実施形態では、絶縁性スペーサ５は、金属ポスト４に対して基板３の反対側であって貫通穴１の周囲に設けられている。つまり、絶縁性スペーサ５と金属ポスト４は、基板３の反対側に設けられている。 In the present embodiment, since the metal wiring 2 is provided on both surfaces of each substrate 3, the insulating spacer 5 is provided between the metal wirings 2 provided on the surfaces of the two adjacent substrates 3 facing each other. It is provided so that you can. In the present embodiment, the insulating spacer 5 is provided around the metal post 4. This is because a force is easily applied to the region where the metal post 4 is provided. The insulating spacer 5 may be provided at another location. Here, the insulating spacer 5 is a protrusion made of an insulating material. Here, a ring-shaped insulating spacer 5 is provided around the metal post 4. In the present embodiment, the insulating spacer 5 is provided on the opposite side of the substrate 3 with respect to the metal post 4 and around the through hole 1. That is, the insulating spacer 5 and the metal post 4 are provided on the opposite side of the substrate 3.
また、本実施形態では、絶縁性スペーサ５の高さは、金属ポスト４の高さよりも低く、かつ、隣接する２つの基板３の互いに向かい合う面に設けられた金属配線２の合計厚さよりも高くなっている。
また、本実施形態では、絶縁性スペーサ５は、ソルダーレジスト材料からなる。これをソルダーレジストスペーサという。ここでは、隣接する２つの基板３の他方の表面上にソルダーレジスト材料からなる突起を設けることによって絶縁性スペーサ５を設けている。このため、絶縁性スペーサ５は、金属ポスト４が設けられている、隣接する２つの基板３の一方には接合されておらず、接しているだけである。このため、絶縁性スペーサ５の材料と基板３の材料との間の熱膨張率差の影響を受けることがない。
In this embodiment, the height of the insulating spacer 5 is lower than the height of the metal post 4 and higher than the total thickness of the metal wirings 2 provided on the surfaces of the two adjacent substrates 3 facing each other. It has become.
In the present embodiment, the insulating spacer 5 is made of a solder resist material. This is called a solder resist spacer. Here, the insulating spacer 5 is provided by providing a protrusion made of a solder resist material on the other surface of the two adjacent substrates 3. For this reason, the insulating spacer 5 is not bonded to one of the two adjacent substrates 3 on which the metal post 4 is provided, but is only in contact therewith. For this reason, it is not influenced by the difference in thermal expansion coefficient between the material of the insulating spacer 5 and the material of the substrate 3.
なお、これに限られるものではなく、絶縁性スペーサ５は、例えば熱硬化性樹脂や熱可塑性樹脂などの樹脂材料からなるものとしても良い。この場合、絶縁性スペーサ５は、隣接する２つの基板３の両方に接合されることになる。つまり、隣接する２つの基板３は、金属ポスト４及び導電性材料６を介して接合されるだけでなく、絶縁性スペーサ５を介しても接合されることになる。 The insulating spacer 5 may be made of a resin material such as a thermosetting resin or a thermoplastic resin. In this case, the insulating spacer 5 is bonded to both of the two adjacent substrates 3. That is, the two adjacent substrates 3 are bonded not only via the metal post 4 and the conductive material 6 but also via the insulating spacer 5.
なお、上述の構成に限られるものではなく、例えば、絶縁性スペーサ５は、隣接する２つの基板３の一方、即ち、金属ポスト４が設けられている基板３に設けるようにしても良い。このように、金属ポスト４と絶縁性スペーサ５は、基板３の同じ側に設けても良い。
次に、本実施形態にかかる多層回路基板の製造方法について説明する。
まず、貫通穴１と、少なくとも貫通穴１の一方の側に設けられた金属配線２Ｘとを備える複数の基板３を作製する。
For example, the insulating spacer 5 may be provided on one of the two adjacent substrates 3, that is, the substrate 3 on which the metal post 4 is provided. Thus, the metal post 4 and the insulating spacer 5 may be provided on the same side of the substrate 3.
Next, a method for manufacturing a multilayer circuit board according to the present embodiment will be described.
First, the several board | substrate 3 provided with the through-hole 1 and the metal wiring 2X provided in the at least one side of the through-hole 1 is produced.
次に、複数の基板３に含まれる隣接する２つの基板３の一方に備えられる金属配線２Ｘ上に金属ポスト４を設ける。
次に、金属ポストが、隣接する２つの基板の他方に備えられる貫通穴に挿入されるように、隣接する２つの基板３の間に空間ができるように絶縁性スペーサ５を設けて、複数の基板３を積層する。
Next, the metal post 4 is provided on the metal wiring 2 </ b> X provided on one of the two adjacent substrates 3 included in the plurality of substrates 3.
Next, an insulating spacer 5 is provided so that a space is formed between the two adjacent substrates 3 so that the metal post is inserted into a through hole provided in the other of the two adjacent substrates. The substrate 3 is stacked.
そして、金属ポスト４と隣接する２つの基板３の他方に備えられる金属配線２Ｘとを導電性材料６によって接合し、隣接する２つの基板３を互いに電気的に接続して、多層回路基板を製造する。
特に、金属ポスト４を、銅ポストとし、導電性材料６を、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉのいずれかを主成分とする導電性ペーストとして、導電性ペーストを溶融させて銅ポスト４と隣接する２つの基板の他方に備えられる金属配線２Ｘとを接合するのが好ましい。
Then, the metal post 4 and the metal wiring 2X provided on the other of the two adjacent boards 3 are joined by the conductive material 6, and the two adjacent boards 3 are electrically connected to each other to manufacture a multilayer circuit board. To do.
In particular, the metal post 4 is a copper post, and the conductive material 6 is a conductive paste containing Sn, Ag, Cu, or Bi as a main component, and the conductive paste is melted to be adjacent to the copper post 4. It is preferable to join the metal wiring 2X provided on the other of the two substrates.
以下、銅配線２で形成された回路を両面に有するガラス基板３、銅ポスト４、ソルダーレジストスペーサ５、導電性ペースト６を用いて一括積層工法で多層回路基板を作製する場合を例に挙げて、まず図３を参照しながら概略を説明し、その後、図４を参照しながら具体的に説明する。
まず、概略を説明する。
Hereinafter, a case where a multilayer circuit board is manufactured by a collective laminating method using a glass substrate 3, a copper post 4, a solder resist spacer 5, and a conductive paste 6 having a circuit formed of copper wiring 2 on both sides will be described as an example. First, the outline will be described with reference to FIG. 3, and then specifically described with reference to FIG. 4.
First, an outline will be described.
まず、図３（Ａ）に示すように、銅配線２で形成された回路を両面に有するガラス基板３を複数作製する。つまり、多層回路基板を構成する複数のガラス基板３を作製する。
次に、多層回路基板の最も上側のガラス基板３となるガラス基板には、貫通穴１（層間接続用穴）の下側を塞いでいる金属配線２Ｘに銅ポスト４を設ける。また、多層回路基板の最も下側のガラス基板３となるガラス基板には、貫通穴１の上側で貫通穴１の周りにソルダーレジストスペーサ５を設ける。また、多層回路基板の最も上側のガラス基板３と最も下側のガラス基板３との間の中間のガラス基板３となるガラス基板には、貫通穴１の片側（下側）を塞いでいる金属配線２Ｘに銅ポスト４を設け、反対側（上側）の貫通穴１の周りにソルダーレジストスペーサ５を設ける。なお、図３（Ａ）では、多層回路基板の最も上側のガラス基板３と最も下側のガラス基板３との間の中間のガラス基板３となるガラス基板を例示している。
First, as shown in FIG. 3A, a plurality of glass substrates 3 each having a circuit formed of copper wiring 2 on both sides are produced. That is, a plurality of glass substrates 3 constituting a multilayer circuit board are produced.
Next, a copper post 4 is provided on the metal wiring 2X covering the lower side of the through hole 1 (interlayer connection hole) on the glass substrate to be the uppermost glass substrate 3 of the multilayer circuit board. Further, a solder resist spacer 5 is provided around the through hole 1 on the upper side of the through hole 1 on the glass substrate which is the lowermost glass substrate 3 of the multilayer circuit board. Further, the glass substrate that becomes the intermediate glass substrate 3 between the uppermost glass substrate 3 and the lowermost glass substrate 3 of the multilayer circuit board is a metal that blocks one side (lower side) of the through hole 1. A copper post 4 is provided on the wiring 2X, and a solder resist spacer 5 is provided around the through hole 1 on the opposite side (upper side). 3A illustrates a glass substrate that is an intermediate glass substrate 3 between the uppermost glass substrate 3 and the lowermost glass substrate 3 of the multilayer circuit board.
また、多層回路基板の最も下側のガラス基板３となるガラス基板、及び、多層回路基板の最も上側のガラス基板３と最も下側のガラス基板３との間の中間のガラス基板３となるガラス基板に設けられた貫通穴１に導電性ペースト６を充填する。
そして、図３（Ｂ）に示すように、このようにして銅ポスト４及びソルダーレジストスペーサ５が設けられ、導電性ペースト６が充填された複数のガラス基板３を積層する。ここでは、上下に隣接するガラス基板３で、上方のガラス基板３に設けられた銅ポスト４が下方のガラス基板３の貫通穴１に挿入され、貫通穴１に充填されている導電性ペースト６に接触するように、複数のガラス基板３を積層する。
Further, a glass substrate that becomes the lowermost glass substrate 3 of the multilayer circuit board, and a glass that becomes an intermediate glass substrate 3 between the uppermost glass substrate 3 and the lowermost glass substrate 3 of the multilayer circuit board. A conductive paste 6 is filled in the through hole 1 provided in the substrate.
Then, as shown in FIG. 3B, the copper post 4 and the solder resist spacer 5 are provided in this way, and a plurality of glass substrates 3 filled with the conductive paste 6 are laminated. Here, the conductive paste 6 in which the copper posts 4 provided on the upper glass substrate 3 are inserted into the through holes 1 of the lower glass substrate 3 in the upper and lower adjacent glass substrates 3 and are filled in the through holes 1. A plurality of glass substrates 3 are laminated so as to be in contact with each other.
その後、図３（Ｃ）に示すように、導電性ペースト６の融点以上の温度まで加熱し、導電性ペースト６を溶融させて、層間接続をとって、多層回路基板を作製する。ここでは、導電性ペースト６は貫通穴１に充填されているため、導電性ペースト６を溶融させたときに広がって配線をショートさせるのを防ぐことができる。このようにして作製された多層回路基板を、中空一括積層ガラス基板（中空一括積層ガラスインターポーザ；中空一括積層ガラスプリント配線板）ともいう。 Thereafter, as shown in FIG. 3C, the conductive paste 6 is heated to a temperature equal to or higher than the melting point of the conductive paste 6 to melt the conductive paste 6 to make an interlayer connection, thereby producing a multilayer circuit board. Here, since the conductive paste 6 is filled in the through-hole 1, it is possible to prevent the conductive paste 6 from spreading and short-circuiting when the conductive paste 6 is melted. The multilayer circuit board thus produced is also referred to as a hollow collective laminated glass substrate (hollow collective laminated glass interposer; hollow collective laminated glass printed wiring board).
このようにして作製された多層回路基板では、ソルダーレジストスペーサ５の高さが上下のガラス基板３の対向する面に設けられた銅配線２の合計厚さよりも高くなっているため、上下のガラス基板３の間に空気層（空間）ができる。
このように多層回路基板を構成する各基板３がガラス基板になっており、これらの基板３の間に空間ができるようにしているため、各基板に樹脂基板を用い、これらの基板を樹脂接着層で接着する場合と比較して、良好な伝送特性を得ることが可能となる。また、多層回路基板を構成する各基板３を複数同時に作製することができるため、コストを低く抑えることができ、容易に高多層化することができる。
In the multilayer circuit board produced in this way, the height of the solder resist spacer 5 is higher than the total thickness of the copper wirings 2 provided on the opposing surfaces of the upper and lower glass substrates 3, so An air layer (space) is formed between the substrates 3.
Since each of the substrates 3 constituting the multilayer circuit board is a glass substrate and a space is formed between the substrates 3, a resin substrate is used for each substrate, and these substrates are bonded to each other by resin bonding. Compared with the case of bonding with layers, it is possible to obtain better transmission characteristics. In addition, since a plurality of the substrates 3 constituting the multilayer circuit board can be manufactured at the same time, the cost can be kept low and the number of layers can be increased easily.
なお、銅ポスト４の高さは、ソルダーレジストスペーサ５の高さよりも高くなっており、ソルダーレジストスペーサ５の高さとガラス基板３の厚さを足した合計高さよりも低くなっており、銅ポスト４を導電性ペースト６で確実に接合し、上下のガラス基板３を確実に電気的に接続できるようにしている。
次に、具体的に説明する。
In addition, the height of the copper post 4 is higher than the height of the solder resist spacer 5 and is lower than the total height obtained by adding the height of the solder resist spacer 5 and the thickness of the glass substrate 3. 4 is securely joined with the conductive paste 6 so that the upper and lower glass substrates 3 can be reliably electrically connected.
Next, a specific description will be given.
まず、図４（Ａ）に示すように、例えば厚さ約１００μｍのガラス基板３の両面に、例えばスパッタを用いて、銅層２Ａを形成する。つまり、両面に銅層２Ａを有するガラス基板３を作製する。なお、スパッタ後に銅めっきをすることで、銅層２Ａの厚さを厚くすることもできる。
次に、図４（Ｂ）に示すように、レジストを塗布し、配線パターン（回路パターン）の形状となるようにレジストを感光し、レジストパターン１０を形成する。
First, as shown in FIG. 4A, a copper layer 2A is formed on both surfaces of a glass substrate 3 having a thickness of about 100 μm, for example, by sputtering. That is, the glass substrate 3 having the copper layer 2A on both sides is produced. In addition, the thickness of the copper layer 2A can be increased by performing copper plating after sputtering.
Next, as shown in FIG. 4B, a resist is applied and the resist is exposed to form a wiring pattern (circuit pattern) to form a resist pattern 10.
そして、図４（Ｃ）に示すように、レジストパターン１０を用いて銅層２Ａをエッチングして、銅配線２（２Ｘ）、即ち、銅配線２（２Ｘ）で形成された回路を形成し、レジストパターン１０を除去する。
このようにして、銅配線２（２Ｘ）で形成された回路を両面に有するガラス基板３を複数作製する。これにより、多層回路基板を構成する各基板３を、低コストで良好な伝送特性を有するものとすることができる。
Then, as shown in FIG. 4C, the copper layer 2A is etched using the resist pattern 10 to form a copper wiring 2 (2X), that is, a circuit formed of the copper wiring 2 (2X). The resist pattern 10 is removed.
In this way, a plurality of glass substrates 3 each having a circuit formed of the copper wiring 2 (2X) on both sides are produced. Thereby, each board | substrate 3 which comprises a multilayer circuit board can have a favorable transmission characteristic at low cost.
次に、図４（Ｄ）に示すように、上述のようにして作製したガラス基板３の片側（上側）から、レーザドリルを用いて、例えば約１００μｍの径を有する貫通穴１（層間接続用穴）を形成する。なお、この貫通穴１を形成する部分の反対側（下側）には銅配線２Ｘが形成されている。このため、貫通穴１を形成すると、この貫通穴１は、ガラス基板３の反対側で銅配線２Ｘによって塞がれたものとなる。 Next, as shown in FIG. 4D, from one side (upper side) of the glass substrate 3 produced as described above, using a laser drill, for example, a through hole 1 (for interlayer connection) having a diameter of about 100 μm. Hole). A copper wiring 2X is formed on the opposite side (lower side) of the portion where the through hole 1 is formed. For this reason, when the through hole 1 is formed, the through hole 1 is blocked by the copper wiring 2 </ b> X on the opposite side of the glass substrate 3.
次に、図４（Ｅ）に示すように、多層回路基板の最も上側及び中間に配置されるガラス基板３の反対側（下側）に銅ポスト用レジスト１１を例えば約２００μｍの厚さになるように形成した後、図４（Ｆ）に示すように、この銅ポスト用レジスト１１を用いて、例えばめっきによって、例えば約１２０μｍの高さを有する銅ポスト４を形成する。
次に、図４（Ｇ）に示すように、銅ポスト用レジスト１１を除去した後、図４（Ｈ）に示すように、多層回路基板の最も下側及び中間に配置されるガラス基板３の片側（上側）の貫通穴１の周りに、ソルダーレジストを塗布し、例えば約３０μｍの高さを有するソルダーレジストスペーサ５を形成する。
Next, as shown in FIG. 4E, a copper post resist 11 is formed to a thickness of, for example, about 200 μm on the upper side and the lower side (lower side) of the glass substrate 3 disposed in the middle of the multilayer circuit board. 4F, the copper post 4 having a height of about 120 μm, for example, is formed by using the copper post resist 11 by plating, for example.
Next, as shown in FIG. 4G, after the copper post resist 11 is removed, as shown in FIG. A solder resist is applied around the through hole 1 on one side (upper side) to form a solder resist spacer 5 having a height of about 30 μm, for example.
次に、図４（Ｉ）に示すように、多層回路基板の最も下側及び中間に配置されるガラス基板３の貫通穴１に、例えばスクリーン印刷を用いて導電性ペースト６を印刷することで、導電性ペースト６を貫通穴１に充填する。
次に、図４（Ｊ）に示すように、上方のガラス基板３に設けられた銅ポスト４が下方のガラス基板３の貫通穴１に挿入され、貫通穴１に充填されている導電性ペースト６に接触するように、上述のようにして作製された複数のガラス基板３を重ね合わせて積層する。
Next, as shown in FIG. 4 (I), the conductive paste 6 is printed on the through hole 1 of the glass substrate 3 arranged at the lowermost side and the middle of the multilayer circuit board by using, for example, screen printing. The through-hole 1 is filled with the conductive paste 6.
Next, as shown in FIG. 4J, the conductive paste in which the copper post 4 provided on the upper glass substrate 3 is inserted into the through hole 1 of the lower glass substrate 3 and is filled in the through hole 1. A plurality of glass substrates 3 produced as described above are stacked so as to contact 6.
そして、図４（Ｋ）に示すように、導電性ペースト６の融点以上の温度（例えば２００℃程度）まで温度が上がるように加熱して、導電性ペースト６を溶融させることで、層間接続をとって、多層回路基板を作製する。
このように、ガラス基板を用いた場合に一括積層工法で多層回路基板を作製することが可能となる。また、このようにして多層回路基板を作製することで、上下の銅配線間に、厚さ約１００μｍのガラス基板又は高さ約３０μｍの空気層（空間）を有し、空気による誘電損失はほとんどないために、優れた伝送特性を有する多層回路基板を作製することができる。また、多層回路基板を構成する各基板３にガラス基板を用いても、上下のガラス基板３の間にはスペーサ５があるだけで、上下のガラス基板３の間は空間になっているため、例えばはんだ実装時などにおける熱膨張率差の影響を少なくすることができ、ガラス基板にクラックが発生することがないようにすることができる。
Then, as shown in FIG. 4K, the conductive paste 6 is heated to a temperature higher than the melting point of the conductive paste 6 (for example, about 200 ° C.) to melt the conductive paste 6, thereby connecting the interlayer connection. Thus, a multilayer circuit board is produced.
Thus, when a glass substrate is used, it becomes possible to produce a multilayer circuit board by a batch lamination method. In addition, by producing a multilayer circuit board in this way, a glass substrate having a thickness of about 100 μm or an air layer (space) having a height of about 30 μm is provided between upper and lower copper wirings, and dielectric loss due to air is hardly caused. Therefore, a multilayer circuit board having excellent transmission characteristics can be produced. Further, even if a glass substrate is used for each substrate 3 constituting the multilayer circuit board, there is only a spacer 5 between the upper and lower glass substrates 3, and there is a space between the upper and lower glass substrates 3, For example, the influence of the difference in thermal expansion coefficient during solder mounting can be reduced, and cracks can be prevented from occurring in the glass substrate.
ところで、上述のように構成し、製造しているのは、以下の理由による。
多層回路基板として、配線が設けられた複数の樹脂基板を、これらの間に例えば熱硬化性樹脂や熱可塑性樹脂などからなる樹脂接着層を挟んで積層し、加圧・加熱することで、上下の樹脂基板を樹脂接着層で接着し、上下の樹脂基板に設けられた配線間をビアホールに充填された導電性ペーストで電気的に接続したものがある。
By the way, it is comprised as mentioned above and manufacturing for the following reasons.
As a multilayer circuit board, a plurality of resin boards provided with wiring are laminated with a resin adhesive layer made of, for example, a thermosetting resin or a thermoplastic resin between them, and then pressed and heated to In some cases, the resin substrates are bonded with a resin adhesive layer, and the wirings provided on the upper and lower resin substrates are electrically connected with a conductive paste filled in via holes.
しかしながら、この多層回路基板のように、上下の樹脂基板を樹脂接着層で接着すると、良好な伝送特性が得られない。
そこで、良好な伝送特性が得られるようにすべく、上述のように構成し、製造している。
また、例えばＬＳＩチップなどの半導体チップの高密度実装化を図るために、プリント配線板と半導体チップとの間に、ガラス基板を用いたインターポーザ（ガラスインターポーザ）を設けることが考えられる。
However, when the upper and lower resin substrates are bonded with a resin adhesive layer as in this multilayer circuit board, good transmission characteristics cannot be obtained.
In view of this, the above-described configuration is made in order to obtain good transmission characteristics.
For example, in order to achieve high-density mounting of semiconductor chips such as LSI chips, it is conceivable to provide an interposer (glass interposer) using a glass substrate between the printed wiring board and the semiconductor chip.
このようなガラスインターポーザは、有機基板を用いる場合と比べて熱膨張率が半導体チップ（半導体素子）に近くなり、はんだ実装時における熱膨張率差の影響を少なくすることができるため、小さなはんだボールで半導体チップを実装可能となる。これにより、有機基板を用いる場合と比べて同じ面積でより多くのはんだ接合部を設けることができるため、半導体チップの高密度実装化が可能となる。 Such a glass interposer has a thermal expansion coefficient close to that of a semiconductor chip (semiconductor element) compared to the case of using an organic substrate, and can reduce the influence of the difference in thermal expansion coefficient during solder mounting. This makes it possible to mount a semiconductor chip. As a result, more solder joints can be provided with the same area as compared with the case where an organic substrate is used, so that high-density mounting of semiconductor chips is possible.
このようなガラスインターポーザでは、ガラスコアの両面に、例えば半導体プロセスのダマシン工法又はプリント基板プロセスのビルドアップ工法によって、配線層を形成することになる。しかしながら、ダマシン工法は高コストであり、ビルドアップ工法は配線層に樹脂材料（有機材料）を用いるため、良好な伝送特性が得られない。
プリント配線板やインターポーザなどの配線の高密度化を図るために、配線が設けられた複数の基板を積層して多層化した多層回路基板において、複数の基板にガラス基板を用いることが考えられる。
In such a glass interposer, wiring layers are formed on both surfaces of a glass core by, for example, a damascene method of a semiconductor process or a build-up method of a printed circuit board process. However, the damascene method is expensive, and the buildup method uses a resin material (organic material) for the wiring layer, so that good transmission characteristics cannot be obtained.
In order to increase the density of wiring such as a printed wiring board and an interposer, it is conceivable to use a glass substrate for a plurality of substrates in a multilayer circuit substrate obtained by stacking a plurality of substrates provided with wiring.
ここで、プリント配線板の製造方法の一つに一括積層工法がある。一括積層工法では、片面に例えば銅配線などの配線（回路）が設けられた樹脂基板（単層）を複数用意し、これらを積層し、加圧・加熱することで、一括で貼り合わせる工法である。
例えば、配線が設けられた樹脂基板を複数用意し、これらの間に例えば熱硬化性樹脂や熱可塑性樹脂などからなる樹脂接着層を挟んで積層し、加圧・加熱することで、一括で貼り合わせる方法もある。
Here, one method of manufacturing a printed wiring board is a batch lamination method. In the batch lamination method, a plurality of resin substrates (single layer) provided with wiring (circuit) such as copper wiring on one side are prepared, and these are laminated, pressed and heated, and bonded together. is there.
For example, prepare a plurality of resin substrates with wiring, laminate them with a resin adhesive layer made of, for example, thermosetting resin or thermoplastic resin, and apply them together by pressing and heating. There is also a way to match.
しかしながら、多層回路基板を構成する複数の基板にガラス基板を用いる場合、前者の方法を利用することはできない。また、後者の方法では、上下のガラス基板を樹脂接着層で接着することになるため、良好な伝送特性が得られない。
また、上下のガラス基板を樹脂接着層で接着すると、例えばはんだ実装時にはんだ溶融温度にすると、樹脂接着層とガラス基板の熱膨張率差あるいは樹脂接着層と配線の熱膨張率差によって、ガラス基板にクラックが発生するおそれがある。
However, when a glass substrate is used for a plurality of substrates constituting the multilayer circuit board, the former method cannot be used. In the latter method, the upper and lower glass substrates are bonded with the resin adhesive layer, so that good transmission characteristics cannot be obtained.
In addition, when the upper and lower glass substrates are bonded with a resin adhesive layer, for example, when the solder melting temperature is set at the time of solder mounting, the difference in thermal expansion coefficient between the resin adhesive layer and the glass substrate or the thermal expansion coefficient difference between the resin adhesive layer and the wiring There is a risk of cracking.
そこで、ガラス基板を用いて一括積層工法で作製される多層回路基板において、例えばはんだ実装時などに、ガラス基板にクラックが発生することがないようにすべく、上述のように構成し、製造している。
ところで、例えば図５に示すように、上述のように構成される多層回路基板２０の一方の側に、例えばはんだボール２１によって、半導体チップ２３（例えばＬＳＩチップ）を電気的に接続し、他方の側に、例えばはんだボール２２によって、プリント配線板２４（プリント基板）を電気的に接続することで、半導体装置を構成することもできる。この場合も、半導体装置は、上述のように構成される多層回路基板２０と、多層回路基板２０に電気的に接続された半導体チップ２３とを備えるものとなる。なお、この場合、多層回路基板２０はインターポーザ（ここではガラスインターポーザ）として用いられることになる。また、このような構成のものを電子装置ともいう。
Therefore, in a multilayer circuit board manufactured by a batch lamination method using a glass substrate, for example, when solder mounting, the glass substrate is configured and manufactured as described above so that cracks do not occur. ing.
For example, as shown in FIG. 5, a semiconductor chip 23 (for example, an LSI chip) is electrically connected to one side of the multilayer circuit board 20 configured as described above by, for example, a solder ball 21, and the other side A semiconductor device can also be configured by electrically connecting a printed wiring board 24 (printed circuit board) to the side by, for example, solder balls 22. Also in this case, the semiconductor device includes the multilayer circuit board 20 configured as described above and the semiconductor chip 23 electrically connected to the multilayer circuit board 20. In this case, the multilayer circuit board 20 is used as an interposer (here, a glass interposer). Such a configuration is also referred to as an electronic device.
また、例えば図６に示すように、上述のように構成される多層回路基板３０に、例えばはんだボール３１によって、半導体チップ３２（例えばＬＳＩチップ）を電気的に接続することで、半導体装置を構成することができる。この場合、半導体装置は、上述のように構成される多層回路基板３０と、多層回路基板３０に電気的に接続された半導体チップ３２とを備えるものとなる。なお、この場合、多層回路基板３０はプリント配線板（ここではガラスプリント配線板）として用いられることになる。 For example, as shown in FIG. 6, a semiconductor device is configured by electrically connecting a semiconductor chip 32 (for example, an LSI chip) to the multilayer circuit board 30 configured as described above by, for example, solder balls 31. can do. In this case, the semiconductor device includes the multilayer circuit board 30 configured as described above and the semiconductor chip 32 electrically connected to the multilayer circuit board 30. In this case, the multilayer circuit board 30 is used as a printed wiring board (here, a glass printed wiring board).
したがって、本実施形態にかかる多層回路基板、半導体装置、多層回路基板の製造方法によれば、良好な伝送特性が得られるという利点がある。
なお、上述の実施形態では、多層回路基板を構成する各基板３としてガラス基板を用いているが、即ち、多層回路基板を構成する各基板３の材料（基材）としてガラスを用いているが、これに限られるものではない。例えば、多層回路基板を構成する各基板３として、ガラスエポキシ基板（ガラスを含む基板）やエポキシ基板（樹脂基板；有機基板）などの基板を用いても良い。つまり、多層回路基板を構成する各基板３の材料として、ガラスエポキシ、エポキシ（樹脂；有機材料）などの材料を用いても良い。但し、上述の実施形態のようにガラス基板３を用いることで、より良好な伝送特性が得られるようにすることができ、また、高密度化を図ることが可能となる。
Therefore, according to the method for manufacturing a multilayer circuit board, a semiconductor device, and a multilayer circuit board according to the present embodiment, there is an advantage that good transmission characteristics can be obtained.
In the above-described embodiment, a glass substrate is used as each substrate 3 constituting the multilayer circuit board. That is, glass is used as a material (base material) of each substrate 3 constituting the multilayer circuit board. However, it is not limited to this. For example, a substrate such as a glass epoxy substrate (a substrate containing glass) or an epoxy substrate (resin substrate; organic substrate) may be used as each substrate 3 constituting the multilayer circuit board. That is, a material such as glass epoxy or epoxy (resin: organic material) may be used as the material of each substrate 3 constituting the multilayer circuit board. However, by using the glass substrate 3 as in the above-described embodiment, better transmission characteristics can be obtained, and higher density can be achieved.
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
貫通穴と、少なくとも前記貫通穴の一方の側に設けられた金属配線とを備え、互いに積層されている複数の基板と、
前記複数の基板に含まれる隣接する２つの基板の一方に備えられる前記金属配線上に設けられた金属ポストと、
前記隣接する２つの基板の間に空間ができるように設けられた絶縁性スペーサとを備え、
前記金属ポストは、前記隣接する２つの基板の他方に備えられる前記貫通穴に挿入され、導電性材料によって、前記隣接する２つの基板の他方に備えられる前記金属配線に接合されて、前記隣接する２つの基板が互いに電気的に接続されていることを特徴とする多層回路基板。
In addition, this invention is not limited to the structure described in embodiment mentioned above, A various deformation | transformation is possible in the range which does not deviate from the meaning of this invention.
Hereinafter, additional notes will be disclosed regarding the above-described embodiment.
(Appendix 1)
A plurality of substrates each including a through hole and a metal wiring provided at least on one side of the through hole;
A metal post provided on the metal wiring provided on one of the two adjacent substrates included in the plurality of substrates;
An insulating spacer provided to create a space between the two adjacent substrates,
The metal post is inserted into the through hole provided in the other of the two adjacent substrates, and is joined to the metal wiring provided in the other of the two adjacent substrates by a conductive material, so that the adjacent A multilayer circuit board, wherein two boards are electrically connected to each other.
（付記２）
前記絶縁性スペーサは、前記金属ポストの周囲に設けられていることを特徴とする、付記１に記載の多層回路基板。
（付記３）
前記基板は、ガラス基板であることを特徴とする、付記１又は２に記載の多層回路基板。
(Appendix 2)
2. The multilayer circuit board according to appendix 1, wherein the insulating spacer is provided around the metal post.
(Appendix 3)
The multilayer circuit board according to appendix 1 or 2, wherein the substrate is a glass substrate.
（付記４）
前記絶縁性スペーサは、ソルダーレジスト材料からなることを特徴とする、付記１〜３のいずれか１項に記載の多層回路基板。
（付記５）
前記金属ポストが、銅ポストであり、
前記導電性材料が、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉのいずれかを主成分とする導電性ペーストであることを特徴とする、付記１〜４のいずれか１項に記載の多層回路基板。
(Appendix 4)
4. The multilayer circuit board according to any one of appendices 1 to 3, wherein the insulating spacer is made of a solder resist material.
(Appendix 5)
The metal post is a copper post;
The multilayer circuit board according to any one of appendices 1 to 4, wherein the conductive material is a conductive paste containing Sn, Ag, Cu, or Bi as a main component.
（付記６）
前記絶縁性スペーサの高さは、前記金属ポストの高さよりも低く、かつ、前記隣接する２つの基板の互いに向かい合う面に設けられた金属配線の合計厚さよりも高いことを特徴とする、付記１〜５のいずれか１項に記載の多層回路基板。
（付記７）
付記１〜６のいずれか１項に記載の多層回路基板と、
前記多層回路基板に電気的に接続された半導体チップとを備えることを特徴とする半導体装置。
(Appendix 6)
The height of the insulating spacer is lower than the height of the metal post and higher than the total thickness of the metal wirings provided on the mutually facing surfaces of the two adjacent substrates. The multilayer circuit board according to any one of 5 to 5.
(Appendix 7)
The multilayer circuit board according to any one of appendices 1 to 6, and
A semiconductor device comprising: a semiconductor chip electrically connected to the multilayer circuit board.
（付記８）
貫通穴と、少なくとも前記貫通穴の一方の側に設けられた金属配線とを備える複数の基板を作製し、
前記複数の基板に含まれる隣接する２つの基板の一方に備えられる前記金属配線上に金属ポストを設け、
前記金属ポストが、前記隣接する２つの基板の他方に備えられる前記貫通穴に挿入されるように、前記隣接する２つの基板の間に空間ができるように絶縁性スペーサを設けて、前記複数の基板を積層し、
前記金属ポストと前記隣接する２つの基板の他方に備えられる前記金属配線とを導電性材料によって接合し、前記隣接する２つの基板を互いに電気的に接続して、多層回路基板を製造することを特徴とする多層回路基板の製造方法。
(Appendix 8)
Producing a plurality of substrates comprising a through hole and at least a metal wiring provided on one side of the through hole,
A metal post is provided on the metal wiring provided on one of the two adjacent substrates included in the plurality of substrates,
An insulating spacer is provided so that a space is formed between the two adjacent substrates so that the metal post is inserted into the through hole provided in the other of the two adjacent substrates, Laminate the substrates,
Joining the metal post and the metal wiring provided on the other of the two adjacent boards by a conductive material, and electrically connecting the two adjacent boards to each other to manufacture a multilayer circuit board; A method for producing a multilayer circuit board.
（付記９）
前記金属ポストが、銅ポストであり、
前記導電性材料が、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉのいずれかを主成分とする導電性ペーストであり、
前記導電性ペーストを溶融させて前記銅ポストと前記隣接する２つの基板の他方に備えられる前記金属配線とを接合することを特徴とする、付記８に記載の多層回路基板の製造方法。
(Appendix 9)
The metal post is a copper post;
The conductive material is a conductive paste containing Sn, Ag, Cu, or Bi as a main component,
9. The method of manufacturing a multilayer circuit board according to appendix 8, wherein the conductive paste is melted to join the copper post and the metal wiring provided on the other of the two adjacent boards.
１ 貫通穴
２、２Ｘ 金属配線
３ 基板
４ 金属ポスト
５ 絶縁性スペーサ
６ 導電性材料
１０ レジストパターン
１１ 銅ポスト用レジスト
２０ 多層回路基板
２１、２２ はんだボール
２３ 半導体チップ
２４ プリント配線板
３０ 多層回路基板
３１ はんだボール
３２ 半導体チップ
DESCRIPTION OF SYMBOLS 1 Through hole 2, 2X Metal wiring 3 Board | substrate 4 Metal post 5 Insulating spacer 6 Conductive material 10 Resist pattern 11 Copper post resist 20 Multilayer circuit board 21, 22 Solder ball 23 Semiconductor chip 24 Printed wiring board 30 Multilayer circuit board 31 Solder ball 32 Semiconductor chip
Claims (6)
前記複数の基板に含まれる隣接する２つの基板の一方に備えられる前記金属配線上に設けられた金属ポストと、
前記隣接する２つの基板の間に空間ができるように設けられた絶縁性スペーサとを備え、
前記金属ポストは、前記隣接する２つの基板の他方に備えられる前記貫通穴に挿入され、導電性材料によって、前記隣接する２つの基板の他方に備えられる前記金属配線に接合されて、前記隣接する２つの基板が互いに電気的に接続されていることを特徴とする多層回路基板。 A plurality of substrates each including a through hole and a metal wiring provided at least on one side of the through hole;
A metal post provided on the metal wiring provided on one of the two adjacent substrates included in the plurality of substrates;
An insulating spacer provided to create a space between the two adjacent substrates,
The metal post is inserted into the through hole provided in the other of the two adjacent substrates, and is joined to the metal wiring provided in the other of the two adjacent substrates by a conductive material, so that the adjacent A multilayer circuit board, wherein two boards are electrically connected to each other.
前記多層回路基板に電気的に接続された半導体チップとを備えることを特徴とする半導体装置。 The multilayer circuit board according to any one of claims 1 to 4,
A semiconductor device comprising: a semiconductor chip electrically connected to the multilayer circuit board.
前記複数の基板に含まれる隣接する２つの基板の一方に備えられる前記金属配線上に金属ポストを設け、
前記金属ポストが、前記隣接する２つの基板の他方に備えられる前記貫通穴に挿入されるように、前記隣接する２つの基板の間に空間ができるように絶縁性スペーサを設けて、前記複数の基板を積層し、
前記金属ポストと前記隣接する２つの基板の他方に備えられる前記金属配線とを導電性材料によって接合し、前記隣接する２つの基板を互いに電気的に接続して、多層回路基板を製造することを特徴とする多層回路基板の製造方法。 Producing a plurality of substrates comprising a through hole and at least a metal wiring provided on one side of the through hole,
A metal post is provided on the metal wiring provided on one of the two adjacent substrates included in the plurality of substrates,
An insulating spacer is provided so that a space is formed between the two adjacent substrates so that the metal post is inserted into the through hole provided in the other of the two adjacent substrates, Laminate the substrates,
Joining the metal post and the metal wiring provided on the other of the two adjacent boards by a conductive material, and electrically connecting the two adjacent boards to each other to manufacture a multilayer circuit board; A method for producing a multilayer circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015030723A JP6511851B2 (en) | 2015-02-19 | 2015-02-19 | Multilayer circuit board, semiconductor device, method of manufacturing multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015030723A JP6511851B2 (en) | 2015-02-19 | 2015-02-19 | Multilayer circuit board, semiconductor device, method of manufacturing multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016152397A true JP2016152397A (en) | 2016-08-22 |
| JP6511851B2 JP6511851B2 (en) | 2019-05-15 |
Family
ID=56695606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015030723A Expired - Fee Related JP6511851B2 (en) | 2015-02-19 | 2015-02-19 | Multilayer circuit board, semiconductor device, method of manufacturing multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6511851B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018105618A1 (en) * | 2016-12-07 | 2018-06-14 | 凸版印刷株式会社 | Core substrate, multilayer wiring substrate, semiconductor package, semiconductor module, copper-clad substrate, and method for producing core substrate |
| CN109287062A (en) * | 2017-07-21 | 2019-01-29 | 日本特殊陶业株式会社 | The manufacturing method of circuit board, flat surface transformer and circuit board |
| CN109287065A (en) * | 2017-07-21 | 2019-01-29 | 日本特殊陶业株式会社 | Circuit board and flat surface transformer |
| JP2022547951A (en) * | 2019-09-20 | 2022-11-16 | レイセオン カンパニー | Additive manufacturing technology (AMT) inverted pad interface |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315866A (en) * | 1999-04-30 | 2000-11-14 | Ibiden Co Ltd | Multilayer wiring board and manufacture thereof |
| JP2003318545A (en) * | 2002-04-22 | 2003-11-07 | Sony Corp | Multilayer printed wiring board and its manufacturing method |
-
2015
- 2015-02-19 JP JP2015030723A patent/JP6511851B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315866A (en) * | 1999-04-30 | 2000-11-14 | Ibiden Co Ltd | Multilayer wiring board and manufacture thereof |
| JP2003318545A (en) * | 2002-04-22 | 2003-11-07 | Sony Corp | Multilayer printed wiring board and its manufacturing method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018105618A1 (en) * | 2016-12-07 | 2018-06-14 | 凸版印刷株式会社 | Core substrate, multilayer wiring substrate, semiconductor package, semiconductor module, copper-clad substrate, and method for producing core substrate |
| US10923439B2 (en) | 2016-12-07 | 2021-02-16 | Toppan Printing Co., Ltd. | Core substrate, multi-layer wiring substrate, semiconductor package, semiconductor module, copper-clad substrate, and method for manufacturing core substrate |
| CN109287062A (en) * | 2017-07-21 | 2019-01-29 | 日本特殊陶业株式会社 | The manufacturing method of circuit board, flat surface transformer and circuit board |
| CN109287065A (en) * | 2017-07-21 | 2019-01-29 | 日本特殊陶业株式会社 | Circuit board and flat surface transformer |
| JP2022547951A (en) * | 2019-09-20 | 2022-11-16 | レイセオン カンパニー | Additive manufacturing technology (AMT) inverted pad interface |
| JP7291292B2 (en) | 2019-09-20 | 2023-06-14 | レイセオン カンパニー | Additive manufacturing technology (AMT) inverted pad interface |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6511851B2 (en) | 2019-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178191B2 (en) | Multilayer wiring board and method of making the same | |
| JP6810617B2 (en) | Circuit boards, circuit board manufacturing methods and electronic devices | |
| JP5526276B1 (en) | Component-embedded substrate, manufacturing method thereof, and mounting body | |
| US20150245484A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP4201436B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4791244B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
| US10485098B2 (en) | Electronic component device | |
| JP6511851B2 (en) | Multilayer circuit board, semiconductor device, method of manufacturing multilayer circuit board | |
| US20150000959A1 (en) | Multilayer printed circuit board having anisotropy condictive film and method for manufacturing same | |
| JP2017050391A (en) | Multilayer substrate and manufacturing method of the same | |
| JP2018133572A (en) | Multilayer wiring board and probe card having the same | |
| JP6639934B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
| KR20160131003A (en) | Method for forming a via structure using a double-side laser process | |
| JP5182421B2 (en) | Substrate manufacturing method | |
| US9060458B2 (en) | Method for manufacturing multi-layer printed circuit board | |
| TWI477214B (en) | Printed circuit board having buried component and method for manufacturing same | |
| JP2007173862A (en) | Structure comprising relay substrate, relay substrate with semiconductor element, substrate with relay substrate, and structure composed of semiconductor element, relay substrate, and substrate | |
| JP4892924B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP5561683B2 (en) | Component built-in board | |
| JP2008311508A (en) | Electronic component package and manufacturing method thereof | |
| JP6631120B2 (en) | Circuit board, electronic equipment, and method of manufacturing circuit board | |
| JP4881664B2 (en) | Wiring board and method of manufacturing wiring board | |
| JP2008135483A (en) | Substrate incorporating electronic component and its manufacturing method | |
| US9837345B2 (en) | Interposer and circuit substrate | |
| JP2016171123A (en) | Interlayer connection substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6511851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |