JP2016145891A - アレイ導波路回折格子および光集積素子 - Google Patents

アレイ導波路回折格子および光集積素子 Download PDF

Info

Publication number
JP2016145891A
JP2016145891A JP2015022560A JP2015022560A JP2016145891A JP 2016145891 A JP2016145891 A JP 2016145891A JP 2015022560 A JP2015022560 A JP 2015022560A JP 2015022560 A JP2015022560 A JP 2015022560A JP 2016145891 A JP2016145891 A JP 2016145891A
Authority
JP
Japan
Prior art keywords
waveguide
side slab
light
input
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015022560A
Other languages
English (en)
Inventor
和明 清田
Kazuaki Kiyota
和明 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2015022560A priority Critical patent/JP2016145891A/ja
Publication of JP2016145891A publication Critical patent/JP2016145891A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】低損失なアレイ導波路回折格子および光集積素子を提供する。
【解決手段】アレイ導波路回折格子100は、半導体からなるアレイ導波路回折格子であって、光を入力される入力側スラブ導波路110と、入力側スラブ導波路に接続され、互いに長さが異なり並列に配列された複数のハイメサ型導波路からなるアレイ導波路120と、アレイ導波路に接続され、光を出力する出力側スラブ導波路130と、を備え、アレイ導波路は、入力側スラブ導波路側の端部、または出力側スラブ導波路側の端部の少なくともいずれか一方に形成されたスポットサイズ変換部を有し、スポットサイズ変換部は、入力側スラブ導波路または出力側スラブ導波路に接する端部がローメサ型導波路であり、かつ他方の端部がハイメサ型導波路であり、光導波方向に沿って導波路の構造が徐々に変化する領域を含む。
【選択図】図1

Description

本発明は、アレイ導波路回折格子および光集積素子に関するものである。
アレイ導波路回折格子(AWG:Arrayed Waveguide Grating)は、高性能な波長分波、合波素子として用いられている。
半導体材料を用いたAWGは、石英系材料の平面光波回路(PLC:Planar Lightwave Circuit)のAWGに比べて導波路コア層とクラッドとの屈折率差が大きい。そのため、半導体材料を用いたAWGでは、アレイ導波路部分の曲率を大きくしても曲げ損失が小さく、大幅に小型化したAWGを実現することができる。さらに、半導体からなる光素子(発光素子、増幅器、変調器、受光素子など)と同一基板上にモノリシックに集積できるため、光集積回路の要素素子としても有望である(たとえば非特許文献1参照)。
半導体からなるAWGの導波路構造としては種々のものが考えられるが、メサ構造の両側に形成されたトレンチ溝の底部が導波路コア層より深いハイメサ型導波路を好適に用いることができる。ハイメサ型導波路では、水平方向のクラッドが空気(屈折率1)または絶縁膜(屈折率およそ2)であり、半導体からなる導波路コア層(屈折率およそ3)との屈折率差が非常に大きい。そのため、ハイメサ型導波路は、水平方向の光の閉じ込めが強く曲げ損失が小さいため、大きい曲率でAWGのアレイ導波路部分を形成できる。したがって、半導体からなるハイメサ型導波路を用いたAWGは、小型化に非常に有利である。さらに、ハイメサ型導波路は、半導体結晶の面方位に依存しない作製方法で作製できるため、AWGのように大きい曲率の導波路を有する光回路の作製においても有利な構造である。
AWGでは、まず光入力導波路から入射された光が入力側スラブ導波路でビーム状に拡散され、広げられた光がアレイ導波路に入射される。さらに光はアレイ導波路で位相変化を受け、出力側スラブ導波路に入射される。そして出力側スラブ導波路でビーム状の光が集光され、光出力導波路から出力される。
特開2001−91765号公報
Yuzo Yoshikuni, "Semiconductor Arrayed Waveguide Gratings for Photonic Integrated Devices," IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 8, NO. 6, NOVEMBER/DECEMBER 2002, pp. 1102 − 1114
アレイ導波路への入力部では、入力側スラブ導波路で緩やかに広げられたビームが幅の狭いハイメサ型導波路に結合する。このとき、アレイ導波路の各ハイメサ型導波路の水平横モードの光分布に合致しない成分は損失となる。同様に、アレイ導波路から出力側スラブ導波路への入力部では、出力側スラブ導波路の水平横モードの光分布に合致しない成分は、所望の位置以外に別の次数の回折光として集光することにより、やはり損失となる。この2つの損失は、本質的には同じメカニズムで発生する損失を別の見方で見ていることに相当する。
非特許文献1のFig. 5には、半導体からなるハイメサ型導波路を用いたAWGの過剰損失の理論値が記載されている。そして、入力側スラブ導波路または出力側スラブ導波路とアレイ導波路との接合部において、ハイメサ型導波路のメサ構造間の距離が小さいほど損失が小さいことが開示されている。しかしながら、ハイメサ型導波路のメサ構造間の距離は、リソグラフィーによるパターン作製精度の制限により、0にはできない。さらに、仮にメサ構造間の距離をほぼ0にできたとしても、2dBという無視できない過剰損失が残留する。このように、従来のハイメサ型導波路を用いたAWGには原理的に過剰損失が存在しており、AWGの損失をある程度以上に低減することができないという課題があった。
本発明は、上記に鑑みてなされたものであって、低損失なアレイ導波路回折格子および光集積素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の一態様に係るアレイ導波路回折格子は、半導体からなるアレイ導波路回折格子であって、光を入力される入力側スラブ導波路と、前記入力側スラブ導波路に接続され、互いに長さが異なり並列に配列された複数のハイメサ型導波路からなるアレイ導波路と、前記アレイ導波路に接続され、光を出力する出力側スラブ導波路と、を備え、前記アレイ導波路は、前記入力側スラブ導波路側の端部、または前記出力側スラブ導波路側の端部の少なくともいずれか一方に形成されたスポットサイズ変換部を有し、該スポットサイズ変換部は、前記入力側スラブ導波路または前記出力側スラブ導波路に接する端部がローメサ型導波路であり、かつ他方の端部がハイメサ型導波路であり、光導波方向に沿って導波路の構造が徐々に変化する領域を含むことを特徴とする。
また、本発明の一態様に係るアレイ導波路回折格子は、前記スポットサイズ変換部は、光が導波する導波路コア層と前記ローメサ型導波路のメサ構造の両側に形成されたトレンチ溝の底部との距離が徐々に変化する領域を含むことを特徴とする。
また、本発明の一態様に係るアレイ導波路回折格子は、前記スポットサイズ変換部は、光が導波する導波路コア層と前記ローメサ型導波路のメサ構造の両側に形成されたトレンチ溝の底部との距離が徐々に小さくなり、前記トレンチ溝の底部が前記導波路コア層に達する領域を含むことを特徴とする。
また、本発明の一態様に係るアレイ導波路回折格子は、前記スポットサイズ変換部は、前記入力側スラブ導波路または前記出力側スラブ導波路に接する端部から前記他方の端部に向かって、導波路の幅が徐々に狭くなるフレア構造を含むことを特徴とする。
また、本発明の一態様に係るアレイ導波路回折格子は、前記フレア構造は、第1領域と、前記第1領域より前記入力側スラブ導波路または前記出力側スラブ導波路に接する端部側に形成され、前記第1領域より長さあたりの幅の変化率が小さい第2領域と、を有することを特徴とする。
また、本発明の一態様に係るアレイ導波路回折格子は、前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか一方は、複数の並設された導波路を有する第1導波路に接続され、前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか他方は、1本以上の並設された導波路を有する第2導波路に接続され、互いに異なる波長の光をそれぞれ異なる前記第1導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を合波して前記第2導波路から出力することができ、複数の波長の光を前記第2導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を分波してそれぞれ異なる前記第1導波路から出力することができる光合分波器として動作可能なアレイ導波路回折格子において、前記スポットサイズ変換部は、前記アレイ導波路の両端部に形成され、前記スポットサイズ変換部の前記第1導波路側の端部の導波路の幅は、前記スポットサイズ変換部の前記第2導波路側の端部の導波路の幅より狭いことを特徴とする。
また、本発明の一態様に係るアレイ導波路回折格子は、前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか一方は、複数の並設された導波路を有する第1導波路に接続され、前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか他方は、1本以上の並設された導波路を有する第2導波路に接続され、互いに異なる波長の光をそれぞれ異なる前記第1導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を合波して前記第2導波路から出力することができ、複数の波長の光を前記第2導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を分波してそれぞれ異なる前記第1導波路から出力することができる光合分波器として動作可能なアレイ導波路回折格子において、前記スポットサイズ変換部は、前記第2導波路が接続されている側のみに形成されていることを特徴とする。
また、本発明の一態様に係る光集積素子は、上述したアレイ導波路回折格子と、発光素子とをモノリシックに集積したことを特徴とする。
また、本発明の一態様に係る光集積素子は、前記発光素子は、発振波長の異なる複数のレーザを備え、前記複数のレーザと前記入力側スラブ導波路とは、前記複数のレーザの各レーザに接続され、並設された導波路で接続されることを特徴とする。
本発明によれば、低損失なアレイ導波路回折格子および光集積素子を実現することができる。
図1は、本発明の実施の形態1に係るAWGの上面を表す模式図である。 図2は、図1の領域Aを拡大した模式図である。 図3は、図2のI−I線断面を表す模式図である。 図4は、図2のII−II線断面を表す模式図である。 図5は、図2のIII−III線断面を表す模式図である。 図6は、トレンチ溝の底部の位置と導波路の水平横モードの光強度分布との関係を表す図である。 図7は、トレンチ溝の底部の位置とモード幅との関係を表す図である。 図8は、ハイメサ型導波路の幅を徐々に広げるスポットサイズ変換器について、変換器の長さと結合効率との関係を表す図である。 図9は、ローメサ型導波路においてトレンチ溝の底部から導波路コア層までの距離を徐々に小さくするスポットサイズ変換器について、変換器の長さと結合効率との関係を表す図である。 図10は、本発明の実施の形態2に係る光集積素子の上面を表す模式図である。 図11は、導波路に垂直な面におけるDFBレーザの断面模式図である。 図12は、導波路に垂直な面における入力側スラブ導波路および出力側スラブ導波路の断面模式図である。 図13は、導波路に垂直な面におけるアレイ導波路の断面模式図である。 図14は、導波路に垂直な面におけるSOAの断面模式図である。 図15は、導波路に垂直な面における端面窓構造の断面模式図である。
以下に、図面を参照して本発明に係るアレイ導波路回折格子および光集積素子の実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
[実施の形態1]
まず、本発明の実施の形態1に係るAWGについて説明する。図1は、本発明の実施の形態1に係るAWGの上面を表す模式図である。図1に示すように、AWG100は、光を入力される入力側スラブ導波路110と、入力側スラブ導波路110に接続されたアレイ導波路120と、アレイ導波路120に接続され、光を出力する出力側スラブ導波路130と、を備える。AWG100は、入力側スラブ導波路110とアレイ導波路120と出力側スラブ導波路130とが同一基板上にモノリシックに集積された半導体からなるAWGである。
入力側スラブ導波路110には、AWG100に光を入力する第1導波路としての光入力導波路10が接続されている。出力側スラブ導波路130には、AWG100の出力光を入力される第2導波路としての光出力導波路20が接続されている。光入力導波路10および光出力導波路20は、その用途によって、複数の並設された導波路を有する構成、または1本の導波路のみを有する構成とすることができる。具体的には、たとえば、光入力導波路10および光出力導波路20は、幅2μmの互いに5μm間隔で並べられた14本のハイメサ型導波路からなる。
入力側スラブ導波路110および出力側スラブ導波路130は、水平方向の光の閉じ込め構造を有さない導波路であり、入力側スラブ導波路110および出力側スラブ導波路130に入出力された導波光は水平方向に発散する。AWG100において、入力側スラブ導波路110に入射された光は、入力側スラブ導波路110内で水平方向にビームとして広がりながら伝播し、アレイ導波路120に結合する。アレイ導波路120から出射された光は、ふたたび出力側スラブ導波路130でビームとして集光する。したがって、AWG100の入力側スラブ導波路110および出力側スラブ導波路130は、水平方向の閉じ込め構造を有さない。
アレイ導波路120は、互いに長さが異なり並列に配列された複数のハイメサ型導波路からなり、波長に依存した光路長差が設けられている。したがって、この波長に依存した光路長差に応じて、入力側スラブ導波路110の所定の位置に光を入力すると、出力側スラブ導波路130の所定の位置から光が出力される。
具体的には、アレイ導波路120は、幅2μmの互いに3.5μm間隔で並べられた40本のハイメサ型導波路からなり、AWG100の焦点距離が480μmとなるように構成されている。
図2は、図1の領域Aを拡大した模式図である。図2に示すように、アレイ導波路120は、入力側スラブ導波路110側の端部に形成されたスポットサイズ変換部140を有する。アレイ導波路120は、出力側スラブ導波路130側の端部にも、スポットサイズ変換部を有するが、スポットサイズ変換部140と同一の構成であってよいので、適宜その説明を省略する。また、アレイ導波路120は、入力側スラブ導波路110側の端部、および出力側スラブ導波路130側の端部から十分離れた位置に形成され、一様な導波路幅を有するハイメサ型導波路121を有する。
スポットサイズ変換部140は、メサ構造141とメサ構造141の両側に形成されたトレンチ溝142とを有する。スポットサイズ変換部140は、入力側スラブ導波路110に接する端部から他方の端部に向かって、メサ構造141の幅Wmが徐々に狭くなるフレア構造143を含む。フレア構造143は、ハイメサ型導波路121に接続された第1領域143aと、第1領域143aよりも入力側スラブ導波路110側に形成された第2領域143bと、を有する。また、第2領域143bは、第1領域143aより長さあたりのメサ構造141の幅Wmの変化率が小さい構成とされている。第1領域143aの長さは、たとえば10μmであり、第2領域143bの長さは、たとえば30μmである。
また、フレア構造143が形成されているため、メサ構造141の間に形成されたトレンチ溝142の幅Wtは入力側スラブ導波路110に向かって徐々に狭くなっている。トレンチ溝142の幅Wtは、たとえば、ハイメサ型導波路121側の端部で1.6μm、第1領域143aと第2領域143bとの境界面で0.7μm、入力側スラブ導波路110側の端部で0.3μmである。なお、入力側スラブ導波路110側の端部のトレンチ溝142の幅Wtが小さいほど損失を低減させることができる。そのため、この端部の幅Wtは、リソグラフィーによるパターン形成工程上で可能な最小の値に設定することが好ましい。
図3は、図2のI−I線断面を表す模式図である。図3に示すように、スポットサイズ変換部140は、不図示のInP基板上に順に積層されたInPからなる下部クラッド層145と、GaInAsPからなる導波路コア層144と、InPからなる上部クラッド層146とを有する。I−I線断面において、スポットサイズ変換部140は、トレンチ溝142の底部が導波路コア層144より深い位置にあるハイメサ型導波路である。なお、図3には、半導体からなる部分のみを示すが、周囲をSiO膜などの絶縁膜からなるパシベーション膜で覆ってもよい。
導波路コア層144は、下部クラッド層145および上部クラッド層146より屈折率が高い。その結果、垂直方向において光が導波路コア層144へ閉じ込められる。一方、水平方向では、クラッドが空気または不図示の絶縁膜であり、光が導波路コア層144へより強く閉じ込められる。
I−I線断面において、たとえば、メサ構造141の幅Wmは2μm、導波路コア層144の厚さは0.2μm、上部クラッド層146の厚さは2μm、導波路コア層144の下面からトレンチ溝142の底部までの距離L1は0.5μmである。
図4は、図2のII−II線断面を表す模式図である。図4に示すように、II−II線断面において、スポットサイズ変換部140は、トレンチ溝142の底部が導波路コア層144より浅い位置にあるローメサ型導波路である。
II−II線断面において、たとえば、メサ構造141の幅Wmは3.1μm、導波路コア層144の厚さは0.2μm、上部クラッド層146の厚さは2μm、トレンチ溝142の底部から導波路コア層144の上面までの距離L2は0.4μmである。
図5は、図2のIII−III線断面を表す模式図である。図5のI−I線断面およびII−II線断面の位置は図2と対応している。図5において、第2領域143bは、第1領域143aより長さあたりのトレンチ溝142の底部の位置の変化率が小さい構成とされている。まず、I−I線断面では、距離L1は、上述したように0.5μmである。そして、図5に示すように、ハイメサ型導波路121側の端部から入力側スラブ導波路110側に向かって距離L1が徐々に小さくなり、トレンチ溝142の底部が導波路コア層144に達する。さらに、導波路コア層144の厚さが徐々に厚くなる領域を経て、ローメサ型導波路となる。そして、入力側スラブ導波路110側の端部に向けて距離L2が徐々に大きくなり、II−II線断面では、距離L2は、上述したように0.4μmとなる。このように、スポットサイズ変換部140は、入力側スラブ導波路110に接する端部がローメサ型導波路であり、かつ他方の端部がハイメサ型導波路であり、光導波方向に沿って導波路の構造が徐々に変化する領域147を含む。
ここで、本発明者らは、ハイメサ型導波路から徐々にローメサ型導波路となる構造が、スポットサイズ変換部としてどのように動作するかを理論計算により導出した。
図6は、トレンチ溝の底部の位置と導波路の水平横モードの光強度分布との関係を表す図である。図6は、メサ構造141の幅Wmが2.0μmの導波路について、3次元時間領域差分法によって計算した結果である。ここで、トレンチ溝142の底部の位置は、導波路コア層144の中心を基準に深い方を正、浅い方を負とした。導波路コア層144の厚さは0.2μmであるから、トレンチ溝142の底部の位置が0.1μmより大きいとハイメサ型導波路となり、−0.1μmより小さいとローメサ型導波路となる。
図6から、ハイメサ型導波路よりもローメサ型導波路の方が水平横モードの光の広がりが大きいことがわかる。さらに、ローメサ型導波路において、トレンチ溝142の底部の位置が小さい(図4の距離L2が大きい)ほど、水平横モードの光の広がりが大きいことがわかる。
ここで、本明細書において、図6の半値全幅をモード幅と定義する。図7は、トレンチ溝の底部の位置とモード幅との関係を表す図である。図7からわかるように、ハイメサ型導波路からトレンチ溝142の底部の位置が導波路コア層144に達するまでのトレンチ溝142の底部の位置の変化ではモード幅の変化は少ない。さらにトレンチ溝142の底部の位置が小さくなりローメサ型導波路になるとややモード幅は広がるが、その程度は小さい。一方、ローメサ型導波路においてトレンチ溝142の底部の位置を小さくしていく(図4の距離L2を大きくしていく)と、わずかな位置の変化で大きくモード幅が変化する。すなわち、水平方向のスポットサイズ変換を行うためには、ハイメサ型導波路からローメサ型導波路に導波路の構造を変化させることよりも、ローメサ型導波路においてトレンチ溝142の底部の位置を変化させることの方が、顕著な効果があることが確認された。そして、急激なモード幅の変化は損失の増加につながることから、スポットサイズ変換部140は、トレンチ溝142の底部との距離が徐々に小さくなり、トレンチ溝142の底部が導波路コア層144に達する領域147を含むことが好ましい。
ところで、スポットサイズ変換器は、徐々に導波路の構造を変えることにより、連続的に水平横モードのモード形状を変化させ、スポットサイズを変換する。そのため、導波路の構造が急激に変化しすぎると損失が大きくなる。一方で導波路の構造を緩やかに変化させれば損失を低減させることができる。
導波路の構造の変化として、メサ構造141の幅Wmおよびトレンチ溝142の深さを変化させることができる。メサ構造141の幅Wmの変化は、水平方向の光の閉じ込めが強いハイメサ型導波路においてモード形状に与える影響が大きい。一方、トレンチ溝142の深さの変化は、図7で示したようにローメサ型導波路においてモード形状に与える影響が大きい。すなわち、ハイメサ型導波路においてメサ構造141の幅Wmを徐々に変化させる構造と、ローメサ型導波路においてトレンチ溝142の底部から導波路コア層144までの距離L2を徐々に変化させる構造とを組み合わせることにより、より好適なスポットサイズ変換器を構成することができる。
まず、幅Wmと距離L2との構造の変化を、それぞれどの程度の変化率で行えば十分に損失を低減できるかを導出した。図8は、ハイメサ型導波路の幅を徐々に広げるスポットサイズ変換器について、変換器の長さと結合効率との関係を表す図である。図8は、3次元ビーム伝播法による計算結果であり、メサ構造141の幅Wmは、1.8μmから3.5μmまで変化させている。すなわち、スポットサイズ変換器の長さが短い場合、幅Wmが急激に変化することを意味し、スポットサイズ変換器の長さが長い場合、幅Wmが緩やかに変化することを意味する。一方で、距離L2は0.7μmに固定した。また、図8において、結合効率の1との差分は損失である。
図8に示すように、スポットサイズ変換器の長さが短い場合、ハイメサ型導波路のモード形状が急激に変化するため損失が大きくなる。図8から、ハイメサ型導波路においてメサ構造141の幅Wmを徐々に変化させるスポットサイズ変換器では、スポットサイズ変換器の長さが10μm以上であると、十分に損失を低減できることがわかる。
図9は、ローメサ型導波路においてトレンチ溝の底部から導波路コア層までの距離を徐々に小さくするスポットサイズ変換器について、変換器の長さと結合効率との関係を表す図である。図9は、図8と同様に3次元ビーム伝播法による計算結果であり、トレンチ溝142の底部から導波路コア層144までの距離L2を0.05μmから0.4μmまで変化させた。図8と同様に、スポットサイズ変換器の長さが短い場合、距離L2が急激に変化することを意味し、スポットサイズ変換器の長さが長い場合、距離L2が緩やかに変化することを意味する。一方で、幅Wmは2.0μmに固定した。また、図9においても結合効率の1との差分は損失である。
図9に示すように、スポットサイズ変換器の長さが短い場合、ローメサ型導波路のモード形状が急激に変化するため損失が大きくなる。図9から、ローメサ型導波路において距離L2を徐々に広げるスポットサイズ変換器では、スポットサイズ変換器の長さが30μm以上であると、十分に損失を低減できることがわかる。
図8および図9からわかるように、変化させる導波路の構造によって、損失を十分低減させるために必要な長さが異なる。そして、これらの導波路の構造の変化を縦続して組み合わせることがより効果的である。
そこで、AWG100のスポットサイズ変換部140では、ハイメサ型導波路においてメサ構造141の幅Wmを徐々に変化させる領域として長さ10μmの第1領域143aと、ローメサ型導波路において徐々に距離L2を変化させる領域として長さ30μmの第2領域143bと、を縦続することにより、損失を低減させている。したがって、AWG100は、スポットサイズ変換部140を有することにより低損失なAWGである。
つぎに、AWG100の製造方法を説明する。まず、不図示のInP基板上にMOCVD(Metal Organic Chemical Vapor Deposition)法によりInPからなる下部クラッド層145、GaInAsPからなる導波路コア層144、およびInPからなる上部クラッド層146をこの順に積層する。
つぎに、全面にSiN膜を堆積し、アレイ導波路120のトレンチ溝となる領域に相当する部分に開口ができるようにパターニングを施す。このとき、アレイ導波路120と入力側スラブ導波路110および出力側スラブ導波路130との接続部近傍については、スポットサイズ変換部140として所望のメサ構造141およびトレンチ溝142が形成されるようにパターニングを施す。
そのSiN膜をマスクとして、ドライエッチングにより上部クラッド層146、導波路コア層144、および下部クラッド層145を所定の深さまでエッチングする。ここでは、ハイメサ型導波路121において、エッチング深さが設計値である2.7μmに一致するようにエッチングを行う。すなわち、ハイメサ型導波路121となる領域において、厚さ2μmの上部クラッド層146と、厚さ0.2μmの導波路コア層144とがエッチングされ、さらに距離L1が0.5μmとなるように下部クラッド層145の一部がエッチングされる。
このドライエッチングでは、エッチングにより形成するメサ構造141間の幅が狭いとエッチング速度が遅くなるマイクロローディング効果が起こるようにエッチング条件を設定する。このとき、メサ構造141間の幅Wtが最も狭いII−II線断面において、エッチング深さは1.6μmとなる。すなわち、II−II線断面では、厚さ2μmの上部クラッド層146のうち1.6μmがエッチングされ、距離L2が0.4μmのローメサ型導波路が形成される。このように、この製造方法では、マイクロローディング効果を用いることによって、1回のエッチングでハイメサ型導波路からローメサ型導波路に徐々に導波路の構造が変化する領域147を作製することができる。
その後、公知の方法により、各部分にパシベーション膜などを形成する。表面の加工が終了した後に、基板を研磨して所望の厚さにする。さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行ってAWG100が完成する。
この製造方法では、メサ構造141間の幅Wtが狭いとエッチング速度が遅くなることを利用してエッチング深さを所定の位置のみ浅くすることにより、AWG100の構造を作製している。AWG100のアレイ導波路120では導波路の間隔が設計上決まるために、導波路幅を広げることとメサ構造141間の幅Wtを小さくすることが等価である。このため、この製造方法では、ハイメサ型導波路で徐々に導波路幅を広げることによるスポットサイズ変換と、ローメサ型導波路で徐々に残し厚を厚くすることによるスポットサイズ変換を組み合わせる設計に好適である。
上述したように、ローメサ型導波路で徐々に距離L2を大きくすることによるスポットサイズ変換では、変換器の長さが比較的大きく必要となる。そこで、メサ構造141間の幅Wtによるエッチング深さの差によってハイメサ型導波路からローメサ型導波路になるまでは比較的急速に導波路幅を大きく(すなわち幅Wtを小さく)し、ローメサ型導波路になってからは比較的緩やかに幅Wtを小さく(すなわち導波路幅を大きく)して距離L2を大きくすることが望ましい。そこで、導波路のフレア構造143は2段階であって、急速に広がる第1領域143aと、緩やかに広がる第2領域143bからなることが好適である。
つぎに、AWG100の別の製造方法について説明する。まず、不図示のInP基板上にMOCVD法によりInPからなる下部クラッド層145、GaInAsP層からなる導波路コア層144、およびInPからなる上部クラッド層146をこの順に積層する。
つぎに、全面にSiO膜、SiN膜をこの順に堆積する。その後、入力側スラブ導波路110および出力側スラブ導波路130となる部分に開口ができるようにパターニングを行う。その後、バッファードフッ酸によってウェットエッチングを行うと、SiO膜のエッチングが速いために、開口した部分の端から内側へ向かって徐々にSiO膜が除去される。すると、スポットサイズ変換部140となる領域のSiO膜が除去されてSiN膜がオーバーハングした部分が形成される。さらにMOCVD法によって上部クラッド層146を再成長する。このとき、入力側スラブ導波路110および出力側スラブ導波路130となる部分には結晶成長によって上部クラッド層146が積み増しされる一方、SiN膜がオーバーハングした部分は結晶成長材料供給が少なくなるシャドウマスク効果によって入力側スラブ導波路110側の端部または出力側スラブ導波路130側の端部から遠ざかるほど薄くなるように上部クラッド層146が積み増しされる。
つぎに、全面にSiN膜を堆積し、アレイ導波路120のトレンチ溝となる部分に開口ができるようにパターニングを施す。このとき、アレイ導波路120と入力側スラブ導波路110および出力側スラブ導波路130との接続部近傍については、所望のメサ構造141およびトレンチ溝142が形成されるようにパターニングを施す。
そのSiN膜をマスクとして、ドライエッチングにより上部クラッド層146、導波路コア層144、および下部クラッド層145を所定の深さまでエッチングする。このとき、エッチング深さが均一となるようにエッチングを行うと、スポットサイズ変換部140となる領域では入力側スラブ導波路110および出力側スラブ導波路130に近づくほど上部クラッド層146が厚くなっているために、ハイメサ型導波路から徐々にローメサ型導波路となり、ローメサ型導波路の距離L2が徐々に大きくなる構造が形成される。
その後、公知の方法により、各部分にパシベーション膜などを形成する。表面の加工が終了した後に、基板を研磨して所望の厚さにする。さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行ってAWG100が完成する。
以上説明したように、本実施の形態1に係るAWG100によれば、低損失なAWGを実現することができる。
なお、AWG100において、アレイ導波路120の入力側スラブ導波路110側の端部と出力側スラブ導波路130側の端部との両端部に同一の構造を有するスポットサイズ変換部140が形成されているものとして説明したが、本発明はこれに限られない。たとえば、入力側スラブ導波路110側の端部と出力側スラブ導波路130側の端部とのうちいずれか一方にスポットサイズ変換部140が形成されていてもよい。
また、入力側スラブ導波路110側の端部に形成されたスポットサイズ変換部140と、出力側スラブ導波路130側の端部に形成されたスポットサイズ変換部140とが異なる構造を有していてもよい。
特許文献1には、光入力導波路10または光出力導波路20のうちいずれか一方は複数の並設された導波路を有し、光入力導波路10または光出力導波路20のうちいずれか他方は、1本以上の並設された導波路を有する場合に、複数の並設された導波路を有する側のスポットサイズ変換部140の端部の導波路の幅を、他端部の導波路の幅より狭くする構成が開示されている。ここで、たとえば互いに異なる波長の光を複数の並設された導波路のうちそれぞれ異なる導波路から入力したときに、各波長の光をアレイ導波路120によって波長ごとに位相差をつけて伝搬させることにより各波長の光を合波して他方の導波路から出力して使用する構成とすることができる。あるいは、逆に複数の波長の光を1本以上の並設された導波路から入力したときに、各波長の光をアレイ導波路120によって波長ごとに位相差をつけて伝搬させることにより他方の導波路のうちそれぞれ異なる導波路から各波長の光を分波して使用する構成とすることができる。特許文献1には、この構成によりAWGにおける損失低減と低波長間損失偏差を両立できることが開示されている。
この構成を、本実施の形態1に係るAWG100に適用することで、損失を低減させた上に、さらに波長間損失偏差を小さくすることができる。すなわち、AWG100において、光入力導波路10または光出力導波路20のうち複数の並設された導波路を有する側のスポットサイズ変換部140の端部の導波路の幅を、他端部の導波路の幅より狭くする構成が好適である。同様に、AWG100において、光入力導波路10または光出力導波路20のうち1本以上の並設された導波路を有する側のみにスポットサイズ変換部140を形成する構成としてもよい。
[実施の形態2]
つぎに、本発明の実施の形態2に係る光集積素子について説明する。
(平面構造)
図10は、本発明の実施の形態2に係る光集積素子の上面を表す模式図である。図10では、簡単化のために、導波路のみを示し、電極などのパターンは省略してある。図10に示すように、光集積素子200は、発光素子としてのDFBレーザアレイ210と、AWG220と、半導体光増幅器(SOA:Semiconductor Optical Amplifier)230とが同一基板上にモノリシックに集積された半導体からなる光集積素子である。SOA230の出力端面には、端面窓構造231が形成されている。
DFBレーザアレイ210は、発振波長が3.5nmずつ異なるように設計された、たとえば14個のDFBレーザ211を備える。DFBレーザアレイ210は、DFBレーザアレイ210のうち特定の1つのDFBレーザ211を選択することで波長の粗調を行い、温度変さらによって波長の微調を行い、全体として、連続的な波長範囲において波長が可変な波長可変光源として動作する。DFBレーザ211と入力側スラブ導波路221とは、各DFBレーザ211に接続され、並設された導波路で接続される。そして、各DFBレーザ211の出力光は、そのDFBレーザ211に接続された導波路に入力され、各導波路間の間隔が5μmとされた状態で入力側スラブ導波路221に入力される。
AWG220は、入力側スラブ導波路221と、アレイ導波路222と、出力側スラブ導波路223とを備える。AWG220の透過波長は各DFBレーザ211の発振波長に一致するように設計されている。アレイ導波路222は、互いに3.5μm間隔で並べられた80本のハイメサ型導波路からなり、AWG220の焦点距離が630μmとなるように構成されている。
アレイ導波路222は、入力側スラブ導波路221側の端部、および出力側スラブ導波路223側の端部に形成されたスポットサイズ変換部222aおよびスポットサイズ変換部222bを有する。また、アレイ導波路222は、入力側スラブ導波路221および出力側スラブ導波路223から十分離れた位置に形成され、一様な導波路幅を有するハイメサ型導波路222cを有する。スポットサイズ変換部222a、スポットサイズ変換部222bの構成は実施の形態1と同様であってよいので、説明を省略する。ハイメサ型導波路222cは、実施の形態1のハイメサ型導波路121と導波路の配置が異なるものの、その機能は同一である。
SOA230は、AWG220によって結像された導波光を増幅する。端面窓構造231は、端面の反射率を低減するためのものである。これによって、低反射コートを行っても残存する反射率を、さらに低減することができる。端面窓構造231は、端面付近において導波路コア層を除去することによって形成される。
(断面構造)
図11〜図15は、導波路に垂直な面におけるそれぞれDFBレーザ211、入力側スラブ導波路221および出力側スラブ導波路223、アレイ導波路222、SOA230、および端面窓構造231の断面模式図である。
(断面構造:DFBレーザ)
図11に示すように、DFBレーザ211は、基板201上に、下部クラッド層202、導波路コア層203a、および上部クラッド層204を順次積層した構造を有している。基板201の材料はInPであり、下部クラッド層202の材料はn−InPであり、上部クラッド層204の材料はp−InPである。なお、基板201の材料は、n−InPとしてもよい。また、高周波特性を重視する場合には、n側電極を下部クラッド層202に設けて、基板201の材料を半絶縁InPとしてもよい。
導波路コア層203aは、電流注入によって発光するGaInAsPを材料とした多重量子井戸構造の活性層として構成されている。また、導波路コア層203aの上面には不図示の回折格子層が設けられている。導波路コア層203aの厚さはSCH層を含めて150nmであり、幅は2μmである。
DFBレーザ211の導波路コア層203aは、導波路コア層203aの両側近傍に下部埋め込みクラッド層206および上部埋め込みクラッド層207が埋め込まれた構造を有している。下部埋め込みクラッド層206および上部埋め込みクラッド層207の材料は、それぞれp−InPおよびn−InPである。下部埋め込みクラッド層206および上部埋め込みクラッド層207は電流ブロッキング層として機能し、導波路コア層203aに注入される電流の注入効率を高めている。
上部クラッド層204の厚さはエッチング停止層205を含めて4.5μmである。上部クラッド層204上には、p−GaInAsからなるコンタクト層208が設けられており、p側電極209aと接触している。また、各DFBレーザ211の間にはトレンチ溝が形成されており、隣接するDFBレーザ211の各々が電気的に分離されている。DFBレーザ211の上面および側面には、SiNを材料としたパシベーション膜241が適切に形成されている。さらにp側電極209aは、ボンディングワイヤ等の配線242aに接触している。
(断面構造:入力側スラブ導波路および出力側スラブ導波路)
図12に示すように、入力側スラブ導波路221および出力側スラブ導波路223は、基板201上に、下部クラッド層202、導波路コア層203b、および上部クラッド層204を順次積層した構造を有している。なお、基板201および下部クラッド層202の材料は、DFBレーザ211と同一である。上部クラッド層204の材料は、i−InPである。
導波路コア層203bは、GaInAsPを材料としたバルク構造で構成されている。導波路コア層203bの厚さは200nmであり、幅は2μmである。
上部クラッド層204の厚さはエッチング停止層205を含めて4.5μmである。上部クラッド層204には、エッチング停止層205が設けられているが、このエッチング停止層205が除去されても構わない。また、入力側スラブ導波路221および出力側スラブ導波路223の上面には、SiNを材料としたパシベーション膜241が適切に形成されている。
(断面構造:アレイ導波路)
図13に示すように、AWG220のアレイ導波路222は、基板201上に、下部クラッド層202、導波路コア層203c、および上部クラッド層204を順次積層した構造を有している。なお、基板201、下部クラッド層202、および上部クラッド層204の材料は、DFBレーザ211と同一である。
導波路コア層203cは、バルクのGaInAsPである導波路コア層203cの厚さは200nmであり、幅は2μmである。
上部クラッド層204の厚さは2.3μmである。上部クラッド層204上には、エッチング停止層205が設けられているが、このエッチング停止層205が除去されても構わない。また、アレイ導波路222の上面には、SiNを材料としたパシベーション膜241が適切に形成されている。
(断面構造:SOA)
図14に示すように、SOA230は、基板201上に、下部クラッド層202、導波路コア層203d、および上部クラッド層204を順次積層した構造を有している。なお、基板201、下部クラッド層202、および上部クラッド層204の材料は、DFBレーザ211と同一である。
導波路コア層203dは、電流注入によって発光するGaInAsP多重量子井戸活性層である。導波路コア層203dの厚さはSCH層を含めて150nmであり、幅は2μmである。
上部クラッド層204の内部にはエッチング停止層205が挿入されている。エッチング停止層205は、GaInAsPからなり、上部クラッド層204とエッチング耐性が異なる。実施の形態1と同様に、製造法によっては、このエッチング停止層205を省略することも可能である。上部クラッド層204の厚さはエッチング停止層205も含めて4.5μmである。なお、エッチング停止層205を挿入する場合のエッチング停止層205の厚さは、たとえば10nmである。
SOA230の導波路コア層203dは、導波路コア層144の両側近傍に下部埋め込みクラッド層206および上部埋め込みクラッド層207が埋め込まれた導波路構造を有している。下部埋め込みクラッド層206および上部埋め込みクラッド層207の材料は、それぞれp−InPおよびn−InPである。下部埋め込みクラッド層206および上部埋め込みクラッド層207は電流ブロッキング層として機能し、導波路コア層203dに注入される電流の注入効率を高めている。
上部クラッド層204上には、p−GaInAsからなるコンタクト層208が設けられており、p側電極209dと接触している。また、SOA230の上面には、SiNを材料としたパシベーション膜241が適切に形成されている。さらにp側電極209dは、ボンディングワイヤ等の配線242dに接触している。
(断面構造:端面窓構造)
図15に示すように、SOA230の出力端面に形成された端面窓構造231は、SOA230の導波路コア層203dがない構造であり、その代わりに、下部埋め込みクラッド層206および上部埋め込みクラッド層207が下部クラッド層202と上部クラッド層204との間を充たしている。
以上で説明したとおり、導波路の構造は、DFBレーザアレイ210、SOA230、および各部を接続する導波路においては埋め込み型導波路である。AWG220のアレイ導波路222は複数のハイメサ型導波路からなる。DFBレーザアレイ210およびSOA230は埋め込み構造によって、導波路脇での表面再結合速度が小さいという利点を享受することができる。また、アレイ導波路222はハイメサ型導波路によって、小さい曲率半径と密集した導波路間隔が可能になり、著しい小型化が可能となる。
つぎに、光集積素子200の動作を説明する。まず、所望の波長に応じてDFBレーザアレイ210の複数のDFBレーザ211のうち、いずれか1つのDFBレーザ211を選択する。選択したDFBレーザ211から出射された光は、その発振波長の光が高効率に結合するように設計されたAWG220を介してSOA230に入射する。SOA230に入射した光は、SOA230により増幅されて端面窓構造231を介して出力される。
ここで、DFBレーザアレイ210とSOA230とを接続するカプラが波長選択性のないものであったとすると、各DFBレーザ211からSOA230への結合効率はおよそDFBレーザ211の本数分の1に過ぎない。しかしながら、光集積素子200では、各々異なるDFBレーザ211の波長ごとに高効率で透過するAWG220をカプラとして用いていることで、各DFBレーザ211からSOA230への結合効率が高い。さらに、光集積素子200のAWG220は、スポットサイズ変換部222aおよびスポットサイズ変換部222bを有するため、AWG220における損失が少ない。したがって、光集積素子200は、損失が少なく高効率な光集積素子である。
つぎに、本実施の形態2に係る光集積素子200の製造方法を説明する。まず、n−InPからなる基板201上にMOCVD法によりn−InPからなる下部クラッド層202、DFBレーザ211およびSOA230の導波路コア層203a、導波路コア層203dとなるGaInAsP多重量子井戸活性層、およびp−InPからなる上部クラッド層204の一部、GaInAsP回折格子層をこの順に積層する。
つぎに、全面にSiN膜を堆積した後、各DFBレーザ211となる領域に周期的な回折格子のパターンを形成するとともにSOA230となる領域のSiN膜を除去する。そして、SiN膜をマスクとしてエッチングする。これにより、回折格子層に回折格子構造が形成される。その後、SiN膜を全て除去した後に、MOCVD法による回折格子埋め込み成長によってp−InPからなる上部クラッド層204を積層する。
再度全面にSiN膜を堆積した後、DFBレーザアレイ210およびSOA230に対応した部分で、やや幅広のパターンになるようにパターニングを施す。そして、SiN膜をマスクとしてエッチングしてアレイ導波路222を形成する領域の導波路コア層を除去して下部クラッド層202を露出する。続いてSiN膜のマスクをそのまま選択成長のマスクとして、MOCVD法により、アレイ導波路222のGaInAsPからなる導波路コア層203c、i−InPからなる上部クラッド層204を積層する。
つぎに、SiN膜のマスクを除去した後、新たにSiN膜を堆積し、各DFBレーザ211、SOA230、入力側スラブ導波路221、アレイ導波路222、出力側スラブ導波路223、および各部を接続する導波路に対応するパターンになるようにパターニングを施す。このとき、後にハイメサ型導波路を形成するアレイ導波路222は、ハイメサ型導波路の間隔が狭いので、アレイ導波路222近傍を全体的に覆うように幅広にパターニングしておく。また、端面窓構造231となる部分のSiN膜は除去しておく。そして、このSiN膜をマスクとしてエッチングして、各DFBレーザ211、SOA230、および各部を接続する導波路を形成するとともに、下部クラッド層202を露出させる。つぎに、このSiN膜のマスクを選択成長のマスクとして、MOCVD法を用いて、露出した下部クラッド層202の上に、p−InPからなる下部埋め込みクラッド層206およびn−InPからなる上部埋め込みクラッド層207を積層する。
つぎに、SiN膜のマスクを除去した後、MOCVD法を用いて、全面にp−InPからなる上部クラッド層204、p−GaInAsPからなるエッチング停止層205、p−InPからなる上部クラッド層204、p−GaInAsからなるコンタクト層208を積層する。
つぎに、後にハイメサ型導波路を形成する領域以外を覆うようにパターニングを行い、そのパターンをマスクとして、硫酸と過酸化水素を含むエッチャントによりコンタクト層208を除去し、さらに塩酸系のエッチャントによるウェットエッチングでエッチング停止層205までのp−InPを除去する。
つぎに、全面にSiN膜を堆積し、アレイ導波路222のトレンチ溝に相当する部分に開口ができるようにパターニングを施す。このとき、DFBレーザ211およびSOA230となる領域の周辺はSiN膜で覆われている状態にするとともに、DFBレーザ211の左右のトレンチ溝となる領域には開口ができるようにする。このとき、アレイ導波路222と入力側スラブ導波路221および出力側スラブ導波路223との接続部近傍については、スポットサイズ変換部222aおよびスポットサイズ変換部222bとして所望のメサ構造およびトレンチ溝が形成されるようにパターニングを施す。
そのSiN膜をマスクとして、ドライエッチングにより上部クラッド層204、導波路コア層、および下部クラッド層202を所定の深さまでエッチングする。このエッチングにより実施の形態1と同様にマイクロローディング効果によって、ハイメサ型導波路からローメサ型導波路へと徐々に構造が変化するスポットサイズ変換部222aおよびスポットサイズ変換部222bを形成する。
このとき、DFBレーザ211の左右のトレンチ溝は、少なくともエッチング停止層205に達する深さまでエッチングする。さらに、レジスト等でトレンチ溝以外の部分を覆い、塩酸系のウェットエッチングによってこのトレンチ溝のエッチング深さを大きくする。
その後、公知の方法により、各部分にパシベーション膜やその開口部、電流注入のための電極などを形成する。表面の加工が終了した後に、基板を研磨して所望の厚さにし、裏面に電極を形成する。
さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行って光集積素子200が完成する。
本実施の形態2に係る光集積素子200は、DFBレーザアレイ210とAWG220とをモノリシック集積している。光集積素子200を構成するAWG220は、レーザと親和性が高い半導体材料を用いているため、モノリシック集積に好適である。また、アレイ導波路222の部分がハイメサ型導波路となっているため、大幅な小型化が可能である。さらに、実施の形態1と同様の低損失なAWG220を用いているため、発光素子としての効率が高く、低消費電力な信号光源として使用できる。
なお、上述した実施の形態では、InP系の材料からなるAWGについて説明したが、本発明はこれに限られない。AWGは、半導体からなるAWGであれば特にその材料は限定されない。
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
10 光入力導波路
20 光出力導波路
100、220 AWG
110、221 入力側スラブ導波路
120、222 アレイ導波路
121、222c ハイメサ型導波路
130、223 出力側スラブ導波路
140、222a、222b スポットサイズ変換部
141 メサ構造
142 トレンチ溝
143 フレア構造
143a 第1領域
143b 第2領域
144、203a、203b、203c、203d 導波路コア層
145、202 下部クラッド層
146、204 上部クラッド層
147、A 領域
200 光集積素子
201 基板
205 エッチング停止層
206 下部埋め込みクラッド層
207 上部埋め込みクラッド層
208 コンタクト層
209a、209d p側電極
210 DFBレーザアレイ
211 DFBレーザ
230 SOA
231 端面窓構造
241 パシベーション膜
242a、242d 配線
L1、L2 距離
Wm、Wt 幅

Claims (9)

  1. 半導体からなるアレイ導波路回折格子であって、
    光を入力される入力側スラブ導波路と、前記入力側スラブ導波路に接続され、互いに長さが異なり並列に配列された複数のハイメサ型導波路からなるアレイ導波路と、前記アレイ導波路に接続され、光を出力する出力側スラブ導波路と、を備え、
    前記アレイ導波路は、前記入力側スラブ導波路側の端部、または前記出力側スラブ導波路側の端部の少なくともいずれか一方に形成されたスポットサイズ変換部を有し、
    該スポットサイズ変換部は、前記入力側スラブ導波路または前記出力側スラブ導波路に接する端部がローメサ型導波路であり、かつ他方の端部がハイメサ型導波路であり、光導波方向に沿って導波路の構造が徐々に変化する領域を含むことを特徴とするアレイ導波路回折格子。
  2. 前記スポットサイズ変換部は、光が導波する導波路コア層と前記ローメサ型導波路のメサ構造の両側に形成されたトレンチ溝の底部との距離が徐々に変化する領域を含むことを特徴とする請求項1に記載のアレイ導波路回折格子。
  3. 前記スポットサイズ変換部は、光が導波する導波路コア層と前記ローメサ型導波路のメサ構造の両側に形成されたトレンチ溝の底部との距離が徐々に小さくなり、前記トレンチ溝の底部が前記導波路コア層に達する領域を含むことを特徴とする請求項1または2に記載のアレイ導波路回折格子。
  4. 前記スポットサイズ変換部は、前記入力側スラブ導波路または前記出力側スラブ導波路に接する端部から前記他方の端部に向かって、導波路の幅が徐々に狭くなるフレア構造を含むことを特徴とする請求項1〜3のいずれか1つに記載のアレイ導波路回折格子。
  5. 前記フレア構造は、
    第1領域と、
    前記第1領域より前記入力側スラブ導波路または前記出力側スラブ導波路に接する端部側に形成され、前記第1領域より長さあたりの幅の変化率が小さい第2領域と、を有することを特徴とする請求項4に記載のアレイ導波路回折格子。
  6. 前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか一方は、複数の並設された導波路を有する第1導波路に接続され、
    前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか他方は、1本以上の並設された導波路を有する第2導波路に接続され、
    互いに異なる波長の光をそれぞれ異なる前記第1導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を合波して前記第2導波路から出力することができ、
    複数の波長の光を前記第2導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を分波してそれぞれ異なる前記第1導波路から出力することができる光合分波器として動作可能なアレイ導波路回折格子において、
    前記スポットサイズ変換部は、前記アレイ導波路の両端部に形成され、
    前記スポットサイズ変換部の前記第1導波路側の端部の導波路の幅は、前記スポットサイズ変換部の前記第2導波路側の端部の導波路の幅より狭いことを特徴とする請求項1〜5のいずれか1つに記載のアレイ導波路回折格子。
  7. 前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか一方は、複数の並設された導波路を有する第1導波路に接続され、
    前記入力側スラブ導波路または前記出力側スラブ導波路のうちいずれか他方は、1本以上の並設された導波路を有する第2導波路に接続され、
    互いに異なる波長の光をそれぞれ異なる前記第1導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を合波して前記第2導波路から出力することができ、
    複数の波長の光を前記第2導波路から入力したときに、前記各波長の光を前記アレイ導波路によって波長ごとに位相差をつけて伝搬させることにより前記各波長の光を分波してそれぞれ異なる前記第1導波路から出力することができる光合分波器として動作可能なアレイ導波路回折格子において、
    前記スポットサイズ変換部は、前記第2導波路が接続されている側のみに形成されていることを特徴とする請求項1〜5のいずれか1つに記載のアレイ導波路回折格子。
  8. 請求項1〜7に記載のアレイ導波路回折格子と、発光素子とをモノリシックに集積したことを特徴とする光集積素子。
  9. 前記発光素子は、発振波長の異なる複数のレーザを備え、
    前記複数のレーザと前記入力側スラブ導波路とは、前記複数のレーザの各レーザに接続され、並設された導波路で接続されることを特徴とする請求項8に記載の光集積素子。
JP2015022560A 2015-02-06 2015-02-06 アレイ導波路回折格子および光集積素子 Pending JP2016145891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015022560A JP2016145891A (ja) 2015-02-06 2015-02-06 アレイ導波路回折格子および光集積素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015022560A JP2016145891A (ja) 2015-02-06 2015-02-06 アレイ導波路回折格子および光集積素子

Publications (1)

Publication Number Publication Date
JP2016145891A true JP2016145891A (ja) 2016-08-12

Family

ID=56685476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015022560A Pending JP2016145891A (ja) 2015-02-06 2015-02-06 アレイ導波路回折格子および光集積素子

Country Status (1)

Country Link
JP (1) JP2016145891A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147283A (ja) * 1998-09-03 2000-05-26 Nippon Telegr & Teleph Corp <Ntt> 光導波回路
JP2001091765A (ja) * 1999-09-17 2001-04-06 Furukawa Electric Co Ltd:The アレイ導波路回折格子型光合分波器
US20030032285A1 (en) * 2001-08-13 2003-02-13 Beguin Alain M.J. Vertical taper fabrication process of a narrow band wavelength division multiplexer
US6571039B1 (en) * 1999-11-23 2003-05-27 Lnl Technologies, Inc. Optical waveguide having a weakly-confining waveguide section and a strongly-confining waveguide section optically coupled by a tapered neck
US20030223672A1 (en) * 2002-03-08 2003-12-04 Joyner Charles H. Insertion loss reduction, passivation and/or planarization and in-wafer testing of integrated optical components in photonic integrated circuits (PICs)
JP2005241915A (ja) * 2004-02-26 2005-09-08 Nippon Telegr & Teleph Corp <Ntt> 光導波路及びその製造方法
JP2007093721A (ja) * 2005-09-27 2007-04-12 Ntt Electornics Corp 光波長合分波器
JP2007134480A (ja) * 2005-11-10 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 波長可変光源
JP2007233294A (ja) * 2006-03-03 2007-09-13 Oki Electric Ind Co Ltd 光カプラ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147283A (ja) * 1998-09-03 2000-05-26 Nippon Telegr & Teleph Corp <Ntt> 光導波回路
JP2001091765A (ja) * 1999-09-17 2001-04-06 Furukawa Electric Co Ltd:The アレイ導波路回折格子型光合分波器
US6571039B1 (en) * 1999-11-23 2003-05-27 Lnl Technologies, Inc. Optical waveguide having a weakly-confining waveguide section and a strongly-confining waveguide section optically coupled by a tapered neck
US20030032285A1 (en) * 2001-08-13 2003-02-13 Beguin Alain M.J. Vertical taper fabrication process of a narrow band wavelength division multiplexer
US20030223672A1 (en) * 2002-03-08 2003-12-04 Joyner Charles H. Insertion loss reduction, passivation and/or planarization and in-wafer testing of integrated optical components in photonic integrated circuits (PICs)
JP2005241915A (ja) * 2004-02-26 2005-09-08 Nippon Telegr & Teleph Corp <Ntt> 光導波路及びその製造方法
JP2007093721A (ja) * 2005-09-27 2007-04-12 Ntt Electornics Corp 光波長合分波器
JP2007134480A (ja) * 2005-11-10 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 波長可変光源
JP2007233294A (ja) * 2006-03-03 2007-09-13 Oki Electric Ind Co Ltd 光カプラ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BESTEN ET AL.: "Low-Loss, Compact, and Polarization Independent PHASAR Demultiplexer Fabricated by Using a Double-Et", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 14, no. 1, JPN6018025018, January 2002 (2002-01-01), pages 62 - 64, XP011426626, ISSN: 0003946181, DOI: 10.1109/68.974162 *

Similar Documents

Publication Publication Date Title
US9620931B2 (en) Optical device, optical transmission device, optical reception device, hybrid laser and optical transmission apparatus
US5805755A (en) Self-aligned transition from ridge to buried heterostructure waveguide, especially for multi-wavelength laser array integration
KR101325334B1 (ko) 좁은 표면 파형 격자
EP2544319B1 (en) Laser source for photonic integrated devices
EP2513693B1 (en) Photonic integrated circuit having a waveguide-grating coupler
JP5692387B2 (ja) 半導体光素子
US9429706B2 (en) Optical waveguide coupler and method for manufacturing same
JP5560602B2 (ja) 光導波路
CN103227416B (zh) 基于正交微纳周期结构选模的可调谐半导体激光器
JPH04240605A (ja) 光分岐導波路
KR20120070836A (ko) 다파장 광 발생 장치
JP5365510B2 (ja) 半導体集積素子
JP2018006440A (ja) 半導体レーザ
JP2003014963A (ja) 半導体光集積素子とその製造方法並びに光通信用モジュール
US9927676B2 (en) Optical device with integrated reflector(s) comprising a loop reflector integrating a mach-zehnder interferometer
JP2008198944A (ja) 半導体光集積素子
JP5713378B2 (ja) 導波路型光フィルター及び半導体レーザー
JP2016018894A (ja) 集積半導体光素子
JP2015069205A (ja) 多モード干渉デバイス及び光信号を操作する方法
US12027818B2 (en) Semiconductor laser
JP2016145891A (ja) アレイ導波路回折格子および光集積素子
JP2014041889A (ja) 光半導体装置
JP6513412B2 (ja) 半導体光集積素子
JP6714894B2 (ja) アレイ型光導波路、および半導体光集積素子
EP4311042A1 (en) Opto-electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181225