JP2016144812A - フラックス及び電子装置の製造方法 - Google Patents

フラックス及び電子装置の製造方法 Download PDF

Info

Publication number
JP2016144812A
JP2016144812A JP2015021949A JP2015021949A JP2016144812A JP 2016144812 A JP2016144812 A JP 2016144812A JP 2015021949 A JP2015021949 A JP 2015021949A JP 2015021949 A JP2015021949 A JP 2015021949A JP 2016144812 A JP2016144812 A JP 2016144812A
Authority
JP
Japan
Prior art keywords
flux
solder
ethylene glycol
terminal
glycol polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015021949A
Other languages
English (en)
Inventor
浩三 清水
Kozo Shimizu
浩三 清水
今泉　延弘
Nobuhiro Imaizumi
延弘 今泉
作山　誠樹
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015021949A priority Critical patent/JP2016144812A/ja
Priority to TW104143097A priority patent/TWI570153B/zh
Priority to US14/982,342 priority patent/US20160228999A1/en
Publication of JP2016144812A publication Critical patent/JP2016144812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3613—Polymers, e.g. resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半田接合後或いはフラックス洗浄後に残るフラックス残渣を抑制し、フラックス残渣に起因した電子装置の不良を抑制する。
【解決手段】半田３０の接合に用いるフラックス４０として、ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ〔ｎは４以上の整数〕で表されるエチレングリコール重合体を７５重量％超含有するものを用いる。フラックス４０中のエチレングリコール重合体として、加熱した時の蒸発が、接合する半田３０の接合温度以上の温度で終了するもの、即ち、接合温度で半田３０や端子２１の表面に存在できるものを用いる。例えば、そのような性質を示す分子量のエチレングリコール重合体を用いる。このようなフラックス４０により、半田接合後に残るフラックス残渣を抑制する。残ったフラックス残渣は、水を用いた洗浄で除去される。
【選択図】図２

Description

本発明は、フラックス、及びフラックスを用いた電子装置の製造方法に関する。
半導体素子や回路基板等の電子部品の端子に、フラックスを用いて半田を接合する技術が知られている。例えば、ロジンを含有するフラックスを用い、電子部品の端子表面や半田表面の酸化膜を還元除去し、端子に半田を接合する技術が知られている。また、半田接合後のフラックス残渣を洗浄（フラックス洗浄）する技術が知られている。
特開２０１１−８３８０９号公報
半田の接合に用いるフラックスの成分によっては、半田接合或いはその後のフラックス洗浄の後に、フラックス残渣が残る場合がある。このような半田接合或いはフラックス洗浄の後に残るフラックス残渣は、半田やそれを接合した電子部品の腐食、品質の劣化を招く恐れがある。また、フラックス残渣は、それを起点としたイオンマイグレーションを引き起こし、半田のその周辺との絶縁抵抗の低下を招く恐れがある。
本発明の一観点によれば、半田の接合に用いるフラックスであって、下記一般式（１ａ）で表されるエチレングリコール重合体を７５重量％超含有し、加熱した時の前記エチレングリコール重合体の蒸発が、前記半田の接合温度以上の温度で終了するフラックスが提供される。
ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ・・・（１ａ）
〔式（１ａ）中、ｎは４以上の整数である。〕
また、本発明の一観点によれば、上記のようなフラックスを用いて半田を電子部品の端子に接合する工程を含む電子装置の製造方法が提供される。
開示の技術によれば、半田接合後或いはフラックス洗浄後に残るフラックス残渣を抑制することが可能になる。これにより、フラックス残渣に起因した不良の発生を抑制することが可能になり、特性、信頼性の高い電子装置を実現することが可能になる。
半田接合方法の第１例を示す図である。 半田接合方法の第２例を示す図である。 半田接合後の状態の一例を示す図（その１）である。 半田接合後の状態の一例を示す図（その２）である。 エチレングリコール重合体の重量減少率の一例を示す図である。 半導体チップの構成例を示す図である。 半導体パッケージの構成例を示す図（その１）である。 半導体パッケージの構成例を示す図（その２）である。 回路基板の構成例を示す図である。
まず、半田の接合について説明する。
図１は半田接合方法の第１例を示す図である。図１（Ａ）は第１例に係るフラックス配設工程の要部断面を模式的に示す図、図１（Ｂ）は第１例に係る半田配設工程の要部断面を模式的に示す図、図１（Ｃ）は第１例に係る半田接合工程の要部断面を模式的に示す図である。
この方法では、まず、図１（Ａ）に示すような、端子１１が設けられた電子部品１０を準備する。電子部品１０の端子１１の配設面側には、端子１１の少なくとも一部が露出するように、ソルダーレジスト等の保護膜１２が設けられている。このような電子部品１０の端子１１の配設面側に、フラックス４０を供給する。フラックス４０には、端子１１の表面、及び後述する半田３０の表面に形成される酸化膜を還元する機能を有するものが用いられる。フラックス４０は、スプレー法、塗布法、印刷法等の手法を用いて電子部品１０上に供給することができる。
フラックス４０の供給後、図１（Ｂ）に示すように、端子１１上に半田３０を設ける。半田３０には、例えば、半田ボールを用いることができる。端子１１上には、このような半田ボールのほか、半田粉末を含有する半田ペーストを印刷法等の手法を用いて設けてもよい。尚、半田ペーストを用いる場合には、その半田ペースト中にフラックスを含有させてもよい。
半田３０の搭載後、或いは半田３０の搭載と共に、加熱により半田３０を溶融することで、図１（Ｃ）に示すように、半田３０が電子部品１０の端子１１に接合される。この接合時には、先に電子部品１０上に供給したフラックス４０が、端子１１の表面及び半田３０の表面に形成される酸化膜を還元して除去する。これにより、半田３０を、電子部品１０の端子１１に接合することが可能になる。
この図１に示すような方法により、端子１１上に半田３０が設けられた電子部品１０（電子装置）が得られる。
尚、電子部品１０には、複数の端子１１が設けられていてもよい。この場合、図１に示すような方法により、各端子１１上に半田３０を接合することができる。
また、図２は半田接合方法の第２例を示す図である。図２（Ａ）は第２例に係るフラックス配設工程の要部断面を模式的に示す図、図２（Ｂ）は第２例に係る半田配設工程の要部断面を模式的に示す図、図２（Ｃ）は第２例に係る半田接合工程の要部断面を模式的に示す図である。
この方法では、まず、図２（Ａ）に示すような、保護膜１２から露出する端子１１上に半田３０が設けられた電子部品１０を準備し、その半田３０の配設面側に、フラックス４０を供給する。フラックス４０には、半田３０の表面、及び後述する端子２１の表面に形成される酸化膜を還元する機能を有するものが用いられる。フラックス４０は、スプレー法等の手法を用いて電子部品１０及び半田３０の上に供給することができる。
図２（Ｂ）に示すような、端子２１が設けられた電子部品２０を準備する。電子部品２０の端子２１の配設面側には、端子２１の少なくとも一部が露出するように、ソルダーレジスト等の保護膜２２が設けられている。このような電子部品２０を、上記のようにフラックス４０を供給した電子部品１０に、互いの端子２１と端子１１の位置合わせを行って、対向させて配置する。
そして、半田３０と端子２１が接触する状態で、加熱により半田３０を溶融することで、図２（Ｃ）に示すように、半田３０が電子部品２０の端子２１に接合される。この接合時には、先に電子部品１０側に供給したフラックス４０が、半田３０の表面及び端子２１の表面に形成される酸化膜を還元して除去する。これにより、電子部品１０の端子１１上に設けられた半田３０を、電子部品２０の端子２１に接合することが可能になる。
この図２に示すような方法により、電子部品１０の端子１１と、電子部品２０の端子２１とが、半田３０を介して電気的に接続された電子装置１が得られる。
尚、電子部品１０には、複数の端子１１が設けられていてもよく、電子部品２０には、電子部品１０の複数の端子１１に対応して、複数の端子２１が設けられていてもよい。この場合、図２に示すような方法により、各端子１１上に設けられた半田３０を、各端子２１に接合することができる。
また、図２（Ａ）では、端子１１上に半田３０が設けられた電子部品１０側にフラックス４０を供給するようにしたが、半田３０を接合する端子２１が設けられた電子部品２０側にフラックス４０を供給してもよい。フラックス４０は、電子部品２０側にのみ供給されてもよいし、或いは電子部品１０側と電子部品２０側の双方に供給されてもよい。フラックス４０を供給した電子部品２０を、図２（Ｂ）のように電子部品１０（フラックス４０を供給した又は供給していない電子部品１０）と位置合わせを行って対向させて配置し、図２（Ｃ）のように半田３０を端子２１に接合する。
また、図２には、端子１１上に半田３０が設けられた電子部品１０と、端子２１が設けられた電子部品２０とを接合する場合を例示したが、接合前の電子部品１０の端子１１上と同様に、接合前の電子部品２０の端子２１上にも、半田が設けられていてもよい。このような電子部品１０側若しくは電子部品２０側、又は電子部品１０側と電子部品２０側の双方にフラックスを供給する。そして、端子２１上に半田を設けた電子部品２０を、端子１１上に半田３０を設けた電子部品１０と位置合わせを行って対向させて配置し、互いの半田と半田３０とを接合する。
上記の電子部品１０及び電子部品２０にはそれぞれ、例えば、半導体素子（半導体チップ）、半導体チップを備える半導体パッケージ、又は回路基板を用いることができる。尚、半導体チップ、半導体パッケージ、及び回路基板の構成例については後述する（図６〜図９）。
半田の接合には、上記のようにフラックスを用いる方法がある。半田の接合に用いるフラックスの１種として、従来、松脂を主成分としたロジン系フラックスが知られている。しかし、ロジン系フラックスを用いた場合には、次のようなことが起こり得る。
図３は半田接合後の状態の一例を示す図である。図３には、電子部品同士を半田で接合した電子装置の一例の要部断面を模式的に示す図である。
例えば、上記図２のような方法により、ロジン系のフラックス４０を用いて、電子部品１０の端子１１上に設けられた半田３０を、電子部品２０の端子２１に接合する。このような接合後には、図３に示すように、用いたフラックス４０の残渣（フラックス残渣）４０ａが、半田３０、端子１１及び端子２１（半田接合部）の周りに残る場合がある。
このようにフラックス残渣４０ａが残っていると、そのフラックス残渣４０ａによって、半田３０、端子１１及び端子２１に腐食が生じたり、加熱時や通電時に半田３０、端子１１及び端子２１からのイオンマイグレーションが生じたりする可能性がある。フラックス残渣４０ａに起因した腐食やイオンマイグレーションは、半田接合部の接合強度の低下、半田接合部の電気抵抗の上昇、周辺の導体部（他の半田接合部等）との絶縁抵抗の低下等を招く恐れがある。
そのため、上記のように端子１１と端子２１の間を半田３０で接合した後には、フラックス残渣４０ａを除去するために、イソプロピルアルコール（ＩＰＡ）等を用いた洗浄が行われることがある。しかし、ロジン系のフラックス４０を用いた時に生じるフラックス残渣４０ａは、ＩＰＡ等を用いた洗浄で十分に除去することができない場合がある。また、フラックス残渣４０ａの成分やＩＰＡ等が保護膜１２や保護膜２２に混入し、その膨潤、剥離を招く恐れがある。
半導体チップや回路基板等の電子部品１０及び電子部品２０の端子ピッチは例えば１００μｍ以下と微細化が進み、用いる半田３０の径が小さくなると、半田３０を介して接合される電子部品１０と電子部品２０の間のギャップも狭くなる。このように端子１１、端子２１が狭ピッチ化された狭ギャップの空間には、洗浄液の導入、排出が難しくなり、そのため、フラックス残渣４０ａを十分に除去することが難しくなる場合がある。
フラックスとしては、上記のようなロジン系フラックスのほか、塩素等のハロゲンを成分に含んだ水溶性フラックスも用いられ得る。このような水溶性フラックスは、洗浄液に水を用いることが可能であるが、水による洗浄で十分にフラックス残渣やその成分を除去することができない場合があり、また、フラックス残渣の腐食性が強い場合がある。
以上のような点に鑑み、本実施形態では、半田３０の接合に次のようなフラックスを用いる。
即ち、本実施形態では、半田３０の接合に用いるフラックス４０として、次式（１）で表されるエチレングリコール重合体を７５重量％超含有するフラックスを用いる。
ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ・・・（１）
式（１）において、Ｈは水素原子、Ｃは炭素原子、Ｏは酸素原子である。重合度ｎは４以上の整数である。
尚、式（１）のｎ＝２，３，４のエチレングリコール重合体、即ち、２分子、３分子、４分子のエチレングリコール（ＨＯＣＨ2ＣＨ2ＯＨ）の重合体はそれぞれ、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコールである。便宜上、５分子以上のエチレングリコールの重合体は、ポリエチレングリコールと称する。本実施形態に係るフラックスは、４分子以上のエチレングリコールの重合体（ｎ≧４）、即ち、テトラエチレングリコール（ＴＥＧ）、ポリエチレングリコール（ＰＥＧ）を、７５重量％超、好ましくは８０重量％以上、含有するものである。
本実施形態に係るフラックスは、このようなエチレングリコール重合体のほか、粘度調整剤を含有してもよい。粘度調整剤としては、例えば、エポキシ樹脂が用いられる。
また、本実施形態に係るフラックスは、活性剤を含有してもよい。活性剤としては、例えば、有機酸や有機酸無水物が用いられる。活性剤として用いる有機酸や有機酸無水物としては、コハク酸、グルタル酸、アジピン酸、無水コハク酸、無水グルタル酸、アビエチン酸等、カルボン酸やカルボン酸無水物が挙げられる。
半田の接合に用いるフラックスの調整、選択にあたっては、まず接合する半田の種類（その融点）から接合時の温度条件（接合温度）を決定し、その接合温度に基づき、エチレングリコール重合体の種類（分子量又は平均分子量、蒸発温度）を決定する。ここで、半田の接合温度は、その半田の融点か、製造上その半田の融点よりも若干高い温度、例えば１０℃〜５０℃程度高い温度に設定される。また、エチレングリコール重合体の蒸発温度は、その分子量又は平均分子量（以下、これらを単に分子量とも言う）の増加に伴って上昇する傾向がある。
半田の接合にフラックスを用いるうえで、還元作用を示すエチレングリコール重合体は、半田が所定の接合温度で加熱されている時に、その半田やそれが接合される端子の表面を全体的に又は部分的に覆って存在していることを要する。半田や端子の表面に存在していないと、エチレングリコール重合体の還元作用が発揮されず、フラックスとしての機能が得られず、半田と端子の接合が行えない可能性があるためである。従って、フラックス中のエチレングリコール重合体は、半田の接合温度未満の温度において全て蒸発（揮発）してしまわないこと、即ち、接合時の加熱に伴うフラックス中のエチレングリコール重合体の蒸発が、半田の接合温度以上の温度まで終了しないことを要する。半田の接合温度に対し、このような性質を示す蒸発温度、分子量のエチレングリコール重合体を用いてフラックスを調整する、或いはそのようなエチレングリコール重合体を含有するフラックスを選択する。
一方、フラックス中のエチレングリコール重合体は、半田の接合温度までは半田や端子の表面に存在していながらも、接合の終了時点、即ち、加熱の終了時点（冷却の開始時点）では、蒸発して残存量が少なくなっているか、或いは消失していることが好ましい。要するに、半田の接合後にフラックス残渣として残るエチレングリコール重合体は、少ないほど良い。半田の接合終了時点でエチレングリコール重合体の残存量が少なくなっているか、或いは消失していれば、接合後の洗浄を不要とすることができるためである。半田の接合温度に対し、このような性質を示す蒸発温度、分子量のエチレングリコール重合体を用いてフラックスを調整する、或いはそのようなエチレングリコール重合体を含有するフラックスを選択すると、それを無洗浄フラックスとして使用することができる。
但し、半田の接合終了時点でエチレングリコール重合体が蒸発せずに残存していたとしても、エチレングリコール重合体自体は水溶性であるため、接合後に残存するエチレングリコール重合体は、水を用いた洗浄で除去することができる。従って、接合後にエチレングリコール重合体が残存したとしても、前述のようなロジン系フラックスを用いた時に生じるフラックス残渣のＩＰＡ等による洗浄と比べて、フラックス残渣を容易に洗浄、除去することができる。
上記のように、エチレングリコール重合体の蒸発温度は、その分子量の増加に伴って上昇する傾向がある。例えば、分子量が小さく蒸発温度の低いエチレングリコール重合体は、融点が低く接合温度の低い半田の接合に適用することができる。例えば、分子量が大きく蒸発温度の高いエチレングリコール重合体は、融点が高く接合温度の高い半田の接合に適用することができる。
半田の接合温度に基づく分子量を有するエチレングリコール重合体の含有量を７５重量％超としてフラックスを調整する、或いは半田の接合温度に基づく分子量を有するエチレングリコール重合体の含有量が７５重量％超のフラックスを選択する。フラックスの残部は、粘度調整剤や活性剤とすることができる。フラックス中のエチレングリコール重合体の含有量が７５重量％以下では、半田や端子の表面に存在するエチレングリコール重合体の量が少なく、エチレングリコール重合体の十分な還元作用が得られない可能性がある。十分な還元作用を得るため、フラックス中には、所定の分子量を有するエチレングリコール重合体が７５重量％超含有されていることが好ましく、８０重量％超含有されていることがより好ましい。また、エチレングリコール重合体の組成が大きくなるほど、粘度調整剤等、水に溶解し難い成分の含有量が少なくなるため、水を用いた洗浄を行う場合、その洗浄後に残る残渣を一層抑制することが可能になる。
このような所定分子量のエチレングリコール重合体を７５重量％超含有するフラックスを用い、上記図１及び図２のような半田の接合が行われる。
図４は半田接合後の状態の一例を示す図である。図４には、電子部品同士を半田で接合した電子装置の一例の要部断面を模式的に示す図である。
例えば、上記図２で述べたフラックス４０として、所定分子量のエチレングリコール重合体を７５重量％超含有するフラックスを用い、電子部品１０の端子１１上に設けられた半田３０を、電子部品２０の端子２１に接合する。接合後には、例えば図４（Ａ）に示すようなフラックス残渣４０ａの少ない状態、或いは図４（Ｂ）のようなフラックス残渣の無い状態を得ることができる。所定のエチレングリコール重合体を７５重量％超含有するフラックスは、低残渣フラックス又は無洗浄フラックスとして使用することが可能である。
フラックス中に含有されるエチレングリコール重合体の選択のためには、予めエチレングリコール重合体の加熱に伴う重量変化に関する情報を取得しておくとよい。
図５はエチレングリコール重合体の重量減少率の一例を示す図である。
図５の横軸は温度［℃］、縦軸は重量減少率［％］である。図５には、一定量のエチレングリコール重合体（ＴＥＧ，ＰＥＧ）を、室温から５００℃まで昇温加熱した時の、エチレングリコール重合体の重量減少率を測定した結果の一例を示している。
図５において、ＴＥＧは、テトラエチレングリコール（ｎ＝４）である。ＰＥＧ２００は、平均分子量２００のポリエチレングリコールである。ＰＥＧ３００は、平均分子量３００のポリエチレングリコールである。ＰＥＧ４００は、平均分子量４００のポリエチレングリコールである。ＰＥＧ６００は、平均分子量６００のポリエチレングリコールである。ＰＥＧ１０００は、平均分子量１０００のポリエチレングリコールである。ＰＥＧ２０００は、平均分子量２０００のポリエチレングリコールである。
図５より、加熱による温度上昇に伴うエチレングリコール重合体の重量減少の推移は、エチレングリコール重合体の種類、即ちその分子量によって異なる。エチレングリコール重合体の分子量が大きくなるほど、蒸発によって重量が急激に減少し始める温度が高温側にシフトし、重量減少率が１００％になる温度、即ち、エチレングリコール重合体が全て蒸発してしまう温度が高温側にシフトする。
この図５に示すような情報を取得しておき、接合する半田の接合温度と、例えば重量減少率が１００％になる温度や５０％になる温度といった所定重量減少率になる温度とから、フラックスに用いるエチレングリコール重合体の分子量を選択することができる。即ち、接合温度まで半田や端子の表面に残存するような分子量のエチレングリコール重合体を選択する。或いは更に、接合の際の加熱終了時点（冷却開始時点）で残存量が少ないか消失するような分子量のエチレングリコール重合体を選択すれば、低残渣フラックス又は無洗浄フラックスとして使用することのできる組成のフラックスが実現可能になる。
半田の接合温度は、ビスマス（Ｂｉ）やインジウム（Ｉｎ）といった元素を添加したＳｎ系半田等、所謂低融点半田と称されるものでも１００℃超である。また、図５より、接合温度４００℃超では、半田や端子の表面に残存するエチレングリコール重合体の量が少なくなり、十分な還元作用が得られない可能性が生じる。このような点に鑑み、エチレングリコール重合体を用いたフラックスを適用する場合の半田の接合温度は、例えば、１００℃〜４００℃の範囲とすることができる。
次に、実施例について説明する。
Figure 2016144812
表１の結果を取得するに際し、ここでは、上記図１に示したような方法を用い、端子群を備えた電子部品上にフラックスを供給し（図１（Ａ））、各端子上に半田を設け（図１（Ｂ））、所定の接合温度で加熱して（図１（Ｂ））、半田の接合を行っている。
端子には、銅（Ｃｕ）を用いている。半田には、スズ（Ｓｎ）を主体とし、銀（Ａｇ）及びＣｕを含むＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０ｗｔ％，Ｃｕ：０．５ｗｔ％）を用いている。このＳｎ−Ａｇ−Ｃｕ半田の融点は２１７℃であり、加熱は、窒素（Ｎ2）雰囲気中、２４０℃〜２５０℃、ここでは２４５℃の条件で行っている。即ち、ここでの接合温度は２４５℃である。
このような端子と半田を接合するために用いるフラックスとして、エチレングリコール重合体を含有するフラックスを用い、半田付け性、接合後で洗浄前のフラックス残渣量、及び接合後のフラックス洗浄性について評価した。結果の一例を表１の実施例１〜１４にそれぞれ示している。
表１には比較のため、フラックスとして、ロジン系フラックスを用いた場合の結果の一例を比較例１に、ハロゲンを含有する水溶性フラックスを用いた場合の結果の一例を比較例２に、それぞれ示している。
更に、表１には比較のため、フラックスとして、エチレングリコール、ジエチレングリコール、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、トリエチレングリコールを用いた場合の結果を、それぞれ比較例３〜７に示している。
表１の「半田付け性」は、端子群の全てに半田が接合された場合を「○」、端子群のうち一部に半田が接合されなかった場合を「△」、端子群の全てに半田が接合されなかった場合を「×」とした。
表１の「フラックス残渣量」は、半田が接合されたものの外観を目視で検査することで評価し、少ないものを「少」、多いものを「多」、中程度のものを「中」とした。フラックス残渣が少ないものとは、洗浄を行わなくても電子部品が製品として使用可能な程度のものであり、フラックス残渣が多いものとは、電子部品を製品として使用するためには洗浄を行うことが望ましい程度のものである。
表１の「フラックス洗浄性」は、半田の接合後、洗浄を行った時に、フラックス残渣を十分に除去することができた場合を「○」、フラックス残渣を十分に除去することができなかった場合を「×」とした。実施例１〜１４のエチレングリコール重合体を用いた場合、及び比較例２の水溶性フラックスを用いた場合の洗浄には、洗浄液に水を用いた。比較例１のロジン系フラックスを用いた場合の洗浄には、洗浄液にＩＰＡを用いた。
尚、比較例３〜７については、半田が端子群に接合されなかったため、フラックス残渣量及びフラックス洗浄性の評価は行っていない。
比較例３〜７及び実施例１〜８では、表１の「フラックス成分」に示したものをフラックスとして使用し、粘度調整剤や活性剤等の添加物は含有していない。
実施例９〜１４では、平均分子量３００のポリエチレングリコールと、活性剤として５重量％〜２０重量％のコハク酸、Ｌ−グルタル酸、アジピン酸、無水コハク酸、無水グルタル酸、アビエチン酸を含有するものを、フラックスとして使用している。
尚、表１の「フラックス成分」に示したポリエチレングリコールに付した２００、３００、４００、６００、１０００、１５４０、２０００の数字は、ポリエチレングリコールの平均分子量を表している。
表１について、まず比較例１〜７の結果について述べる。
フラックスとして、比較例１のロジン系フラックスを用いた場合、半田付け性は端子群の全てに半田が接合されて良好なものの、フラックス残渣量が多く、ＩＰＡを用いた洗浄でも十分にフラックス残渣を除去することができなかった。
フラックスとして、比較例２のハロゲン含有水溶性フラックスを用いた場合、半田付け性は端子群の全てに半田が接合されて良好であり、フラックス残渣も少ないものの、水を用いた洗浄では十分にフラックス残渣を除去することができなかった。
フラックスとして、比較例３のエチレングリコール、比較例４のジエチレングリコール（ｎ＝２）及び比較例７のトリエチレングリコール（ｎ＝３）を用いた場合には、端子群の全てに半田が接合されず、半田付け性が認められなかった。ジエチレングリコール誘導体である比較例５のジエチレングリコールジメチルエーテル及び比較例６のジエチレングリコールジエチルエーテルを用いた場合も同様であり、端子群の全てに半田が接合されず、半田付け性が認められなかった。
続いて、実施例１〜１４の結果について述べる。
フラックスとして、実施例１のテトラエチレングリコールを用いた場合、半田付け性は端子群のうち一部に半田が接合されなかったものの、フラックス残渣量は少なく、更にその水溶性のため洗浄性も良好であった。
上記図５に示したように、この表１の結果を得た２４５℃の接合温度の条件では、テトラエチレングリコール（ＴＥＧ）の重量減少率が９０％以上となる。このことから、テトラエチレングリコールは、接合温度である２４５℃に到達するまでに蒸発が進み、２４５℃の接合時点では半田や端子の表面に存在する量が少なくなって、還元作用を十分に発揮していないと考えられる。一方、このように蒸発が進み、２４５℃の接合時点で半田や端子の表面に存在する量が少なくなっていることで、フラックス残渣量は少なくなっていると考えられる。
テトラエチレングリコールは、ＢｉやＩｎといった元素を添加したＳｎ系半田等、Ｓｎ−Ａｇ−Ｃｕ半田よりも低い接合温度で行われる半田の接合では、接合時点で半田や端子の表面に存在する量が増えることで、十分な還元作用を発揮し得ると考えられる。尚、接合温度が低くなることでフラックス残渣量が増える可能性があるが、これは水を用いた洗浄で比較的容易に除去することが可能である。
また、フラックスとして、実施例２のポリエチレングリコール２００、実施例３のポリエチレングリコール３００、実施例４のポリエチレングリコール４００を用いた場合、半田付け性は端子群の全てに半田が接合されて良好であった。フラックス残渣量も少なく、更にその水溶性のため洗浄性も良好であった。
上記図５より、実施例２〜４のポリエチレングリコール（ＰＥＧ２００，ＰＥＧ３００，ＰＥＧ４００）は、接合温度２４５℃でもある程度の量が半田や端子の表面に存在していると考えられる。そのため、十分な還元作用を得ながら、蒸発によってフラックス残渣量を抑えることが可能になっていると考えられる。
フラックスとして、実施例５のポリエチレングリコール６００、実施例６のポリエチレングリコール１０００を用いた場合、半田付け性は端子群の全てに半田が接合されて良好であった。フラックス残渣量は中程度であるが、その水溶性のため洗浄性は良好であった。
上記図５より、実施例５，６のポリエチレングリコール（ＰＥＧ６００，ＰＥＧ１０００）は、接合温度２４５℃でも、実施例２〜４のポリエチレングリコール（ＰＥＧ２００，ＰＥＧ３００，ＰＥＧ４００）よりも更に多い量が、半田や端子の表面に存在していると考えられる。そのため、十分な還元作用が得られる一方、フラックス残渣量が増加していると考えられる。但し、フラックス残渣は、水を用いた洗浄で比較的容易に除去することが可能である。
フラックスとして、実施例７のポリエチレングリコール１５４０、実施例８のポリエチレングリコール２０００を用いた場合、半田付け性は端子群の全てに半田が接合されて良好であった。フラックス残渣量は、実施例５のポリエチレングリコール６００や実施例６のポリエチレングリコール１０００を用いた場合よりも更に多くなるが、その水溶性のため洗浄性は良好であった。
上記図５より、実施例８のポリエチレングリコール（ＰＥＧ２０００）は、接合温度２４５℃でも、実施例６のポリエチレングリコール（ＰＥＧ１０００）と同程度かそれ以上の量が、半田や端子の表面に存在していると考えられる。そのため、実施例７のポリエチレングリコール１５４０や実施例８のポリエチレングリコール２０００では、十分な還元作用が得られる一方、フラックス残渣量が増加していると考えられる。
実施例５〜８で用いたようなポリエチレングリコールは、この表１の結果を得た２４５℃の接合温度よりも高い接合温度で行われる半田の接合では、接合時点で半田や端子の表面に存在する量が減ることで、フラックス残渣量を減らすことが可能と考えられる。
フラックスとして、実施例９〜１４のように、ポリエチレングリコール３００に各種有機酸又は有機酸無水物を添加したものを用いた場合も、半田付け性は端子群の全てに半田が接合されて良好であった。フラックス残渣量も少なく、更にその水溶性のため洗浄性も良好であった。
各種ポリエチレングリコールにはそれぞれ、活性が高くなって十分な還元作用が得られ易い温度がある。例えば、テトラエチレングリコールでは２３３℃、ポリエチレングリコール２００では２４０℃、ポリエチレングリコール３００では２９２℃、ポリエチレングリコール４００では３６０℃、ポリエチレングリコール６００では３８０℃、ポリエチレングリコール１０００では３９３℃である。ポリエチレングリコール３００に各種有機酸又は有機酸無水物を添加したものでは２９０℃程度である。また、ジエチレングリコールでは１８０℃、ジエチレングリコールジメチルエーテルでは７８℃、トリエチレングリコールでは２０３℃である。半田の接合温度が、このような高い活性が得られ易い温度に近いほど、高い還元作用が得られる。フラックスに用いるエチレングリコール重合体の選択にあたっては、半田の接合温度とエチレングリコール重合体の分子量との関係性のほか、このような高い活性が得られ易い温度も考慮することが好ましい。
更に実施例について述べる。
第１例として、半田バンプ径４０μｍ、ピッチ８０μｍの半導体デバイスと、同じくピッチ８０μｍの端子を備えた回路基板とを、表１の実施例１〜６に示した、平均分子量２００〜１０００のポリエチレングリコールをフラックスに用いて接合した。半田バンプにはＳｎ−Ａｇ−Ｃｕ半田（融点２１７℃）を用い、半導体デバイスの半田バンプと、回路基板の端子とを対向させ、Ｎ2雰囲気中、リフローすることで、半田バンプと端子の接合を行った。接合温度は２４５℃とした。この接合により得られた電子装置について、電気的に問題がないことを確認した後、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好であった。電気的に問題がなかった電子装置について、１２１℃、湿度８５％の環境下に１０００時間放置した後に同じ温度サイクル試験を行っても、抵抗上昇は１０％以下と良好であった。
また第２例として、半田バンプ径４０μｍ、ピッチ８０μｍの半導体デバイスと、同じくピッチ８０μｍの端子を備えた回路基板とを、表１の実施例９〜１４に示した、有機酸又は有機酸無水物を添加した平均分子量３００のポリエチレングリコールをフラックスに用いて接合した。半田バンプにはＳｎ−Ａｇ−Ｃｕ半田（融点２１７℃）を用い、半導体デバイスの半田バンプと、回路基板の端子とを対向させ、Ｎ2雰囲気中、リフローすることで、半田バンプと端子の接合を行った。接合温度は２４５℃とした。この接合により得られた電子装置について、電気的に問題がないことを確認した後、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好であった。電気的に問題がなかった電子装置について、１２１℃、湿度８５％の環境下に１０００時間放置した後に同じ温度サイクル試験を行っても、抵抗上昇は１０％以下と良好であった。更に、電気的に問題がなかった電子装置について、１３０℃、湿度８５％、４Ｖバイアスの高加速度寿命試験を行った結果、９６時間を経過しても絶縁抵抗の劣化がないことを確認した。
エチレングリコール重合体を７５重量％超含有するフラックスを用いることで、良好な半田付け性が得られ、且つ接続信頼性に優れた電子装置が得られる。尚、エチレングリコール重合体を７５重量％超含有するフラックスの組成の一例を表２に示す。
Figure 2016144812
例えば、フラックスには、７５重量％のエチレングリコール重合体に、粘度調整剤として２種類のエポキシ（エポキシ−１，２）をそれぞれ１０重量％、及び各種活性剤を５重量％添加したものを用いることができる。粘度調整剤は、還元作用を示すエチレングリコール重合体が半田等の表面に留まり易くなるよう、フラックスを高粘度化するために添加される。無水コハク酸、無水グルタル酸、アジピン酸、Ｌ−グルタル酸等の活性剤は、半田濡れ性、半田付け性、フラックス洗浄性の向上等のために添加される。
半田の接合温度に基づき、エチレングリコール重合体の分子量を選択し、それを７５重量％超含有し、例えば表２のように粘度調整剤や活性剤を所定量添加することで、半田の接合に用いるフラックスを調整することができる。
以上説明したように、本実施形態では、半田の接合に用いるフラックスとして、重合度４以上のエチレングリコール重合体を７５重量％超含有するものを用いる。ここで、フラックス中のエチレングリコール重合体は、半田の接合条件に基づいてその分子量が選択され、半田の接合温度未満の温度で全て蒸発しないこと、即ち、蒸発が半田の接合温度以上の温度まで終了しないものが選択される。
このような、エチレングリコール重合体を主成分とするフラックスを用いることで、良好な半田付け性を実現することが可能になる。更に、接合温度に対して適切に分子量を選択することで、フラックス残渣を抑制することが可能になる。接合後にフラックス残渣が残るとしても、水を用いた洗浄によって除去することができる。
本実施形態に係るフラックスは、フラックス残渣の要因となるロジンやチキソ剤、活性剤成分の１種であるアミン塩を含有しないか、含有してもごく微量とすることができる。そのため、ＩＰＡ等の洗浄液を用いた洗浄でも除去が難しいようなフラックス残渣の発生を抑制することができる。更に、ソルダーレジストのような保護膜に対して有害な成分を含まないフラックスを実現することができる。
本実施形態に係るフラックスは、エチレングリコール重合体が主成分であり、フラックス残渣は主にエチレングリコール重合体となる。そのため、接合温度に対して適切に分子量を選択し、フラックスとして作用させながら、加熱後の冷却までに蒸発させるようにすれば、フラックス残渣を減らすか或いは無くすことができ、低残渣フラックス或いは無洗浄フラックスとしての使用が可能になる。たとえフラックス残渣が生じたとしても、主にエチレングリコール重合体であるフラックス残渣は、水を用いた洗浄で除去することが可能であり、洗浄にＩＰＡ等の有機溶剤を用いることを不要とすることができる。
所定のエチレングリコール重合体を所定量含有する上記フラックスによれば、フラックス残渣に起因した腐食やイオンマイグレーションの発生、絶縁抵抗の低下等の不良を抑制し、特性、信頼性の高い電子装置を実現することが可能になる。
尚、重合度４以上のエチレングリコール重合体を７５重量％超含有し、半田の接合温度未満の温度で全て蒸発しないものであれば、フラックス中には、複数種の分子量、複数種の平均分子量のエチレングリコール重合体が含有されていてもよい。
以上、エチレングリコール重合体を用いたフラックスについて説明した。このようなフラックスを用いて接合する電子部品（１０，２０等）には、前述のように、半導体チップ、半導体チップを備える半導体パッケージ、又は回路基板を用いることができる。半導体チップ、半導体パッケージ、回路基板の構成例について、以下の図６〜図９を参照して説明する。
図６は半導体チップの構成例を示す図である。尚、図６には、半導体チップの一例の要部断面を模式的に図示している。
図６に示す半導体チップ３１００は、トランジスタ等の素子が設けられた半導体基板３１１０と、半導体基板３１１０上に設けられた配線層３１２０とを有する。
半導体基板３１１０には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板のほか、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の基板が用いられる。このような半導体基板３１１０に、トランジスタ、容量、抵抗等の素子が設けられる。図６には素子の一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ３１３０を図示している。
ＭＯＳトランジスタ３１３０は、半導体基板３１１０に設けられた素子分離領域３１１０ａにより画定された素子領域に設けられる。ＭＯＳトランジスタ３１３０は、半導体基板３１１０上にゲート絶縁膜３１３１を介して形成されたゲート電極３１３２と、ゲート電極３１３２の両側の半導体基板３１１０内に形成されたソース領域３１３３及びドレイン領域３１３４とを有する。ゲート電極３１３２の側壁には、絶縁膜のスペーサ３１３５（サイドウォール）が設けられる。
このようなＭＯＳトランジスタ３１３０等が設けられた半導体基板３１１０上に、配線層３１２０が設けられる。配線層３１２０は、半導体基板３１１０に設けられたＭＯＳトランジスタ３１３０等に電気的に接続された導体部３１２１（配線及びビア）と、導体部３１２１を覆う絶縁部３１２２とを有する。図６には一例として、ＭＯＳトランジスタ３１３０のソース領域３１３３及びドレイン領域３１３４に電気的に接続された導体部３１２１を図示している。導体部３１２１には、Ｃｕ等の各種導体材料が用いられる。絶縁部３１２２には、酸化シリコン等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。
配線層３１２０の最表面の導体部３１２１は、外部接続用の端子３１２１ａとなる部位を含む。端子３１２１ａ上には、半導体チップ３１００と他の電子部品との接合時に、或いは接合前に予め、半田（例えば上記の半田３０）が接合される。
図７は半導体パッケージの構成例を示す図である。尚、図７（Ａ）及び図７（Ｂ）にはそれぞれ、半導体パッケージの一例の要部断面を模式的に図示している。
図７（Ａ）に示す半導体パッケージ３２００は、パッケージ基板３２１０（回路基板）と、パッケージ基板３２１０上に搭載された半導体チップ３２２０と、半導体チップ３２２０を封止する封止層３２３０とを有する。
パッケージ基板３２１０には、例えば、プリント基板が用いられる。パッケージ基板３２１０は、導体部３２１１（配線及びビア）と、導体部３２１１を覆う絶縁部３２１２とを有する。導体部３２１１には、Ｃｕ等の各種導体材料が用いられる。絶縁部３２１２には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。
このようなパッケージ基板３２１０上に、半導体チップ３２２０が、樹脂や導電性ペースト等のダイアタッチ材３２４０で接着、固定され、ワイヤ３２５０でパッケージ基板３２１０に電気的に接続（ワイヤボンディング）される。パッケージ基板３２１０上の半導体チップ３２２０及びワイヤ３２５０は、封止層３２３０で封止される。封止層３２３０には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。
パッケージ基板３２１０の、半導体チップ３２２０の搭載面と反対側の表面の導体部３２１１は、外部接続用の端子３２１１ａとなる部位を含む。端子３２１１ａ上には、半導体パッケージ３２００と他の電子部品との接合時に、或いは接合前に予め、半田（例えば上記の半田３０）が接合される。
尚、パッケージ基板３２１０上には、複数の半導体チップ３２２０が搭載されてもよく、また、半導体チップ３２２０のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
図７（Ｂ）に示す半導体パッケージ３３００は、パッケージ基板３３１０（回路基板）と、パッケージ基板３３１０上に搭載された半導体チップ３３２０と、半導体チップ３３２０を覆う封止層３３３０とを有する。
パッケージ基板３３１０には、例えば、プリント基板が用いられる。パッケージ基板３３１０は、Ｃｕ等の導体部３３１１（配線及びビア）と、導体部３３１１を覆う樹脂材料等の絶縁部３３１２とを有する。
このようなパッケージ基板３３１０に、半導体チップ３３２０が、それに設けられた半田３３４０（バンプ）で電気的に接続（フリップチップボンディング）される。パッケージ基板３３１０と半導体チップ３３２０の間には、アンダーフィル材３３４１が充填される。パッケージ基板３３１０上の半導体チップ３３２０は、封止層３３３０で封止される。封止層３３３０には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。
パッケージ基板３３１０の、半導体チップ３３２０の搭載面と反対側の表面の導体部３３１１は、外部接続用の端子３３１１ａとなる部位を含む。端子３３１１ａ上には、半導体パッケージ３３００と他の電子部品との接合時に、或いは接合前に予め、半田（例えば上記の半田３０）が接合される。
尚、パッケージ基板３３１０上には、複数の半導体チップ３３２０が搭載されてもよく、また、半導体チップ３３２０のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
半導体パッケージには、次の図８に示すような所謂擬似ＳｏＣ（System on Chip）を用いることもできる。
図８は半導体パッケージの構成例を示す図である。尚、図８には、半導体パッケージの別例の要部断面を模式的に図示している。
図８に示す半導体パッケージ３４００は、樹脂層３４１０と、樹脂層３４１０に埋設された複数（ここでは一例として２つ）の半導体チップ３４２０と、樹脂層３４１０上に設けられた配線層３４３０（再配線層）とを有する。
半導体チップ３４２０は、その端子３４２０ａの配設面が露出するように樹脂層３４１０に埋設される。配線層３４３０は、Ｃｕ等の導体部３４３１（再配線及びビア）と、導体部３４３１を覆う樹脂材料等の絶縁部３４３２とを有する。
配線層３４３０の最表面の導体部３４３１は、外部接続用の端子３４３１ａとなる部位を含む。導体部３４３１により、半導体チップ３４２０の端子３４２０ａの位置が、外部接続用の端子３４３１ａの位置に再配置される。端子３４３１ａ上には、半導体パッケージ３４００と他の電子部品との接合時に、或いは接合前に予め、半田（例えば上記の半田３０）が接合される。
尚、樹脂層３４１０には、１つ又は３つ以上の半導体チップ３４２０が埋設されてもよく、また、半導体チップ３４２０のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。
図９は回路基板の構成例を示す図である。尚、図９（Ａ）及び図９（Ｂ）にはそれぞれ、回路基板の一例の要部断面を模式的に図示している。
図９（Ａ）には、回路基板３５００として、複数の配線層を含む多層プリント基板を例示している。回路基板３５００は、上記図７（Ａ）に示したパッケージ基板３２１０及び上記図７（Ｂ）に示したパッケージ基板３３１０と同様、Ｃｕ等の導体部３５１１（配線及びビア）と、導体部３５１１を覆う樹脂材料等の絶縁部３５１２とを有する。
回路基板３５００の最表面の導体部３５１１は、外部接続用の端子３５１１ａとなる部位を含む。端子３５１１ａ上には、回路基板３５００と他の電子部品との接合時に、或いは接合前に予め、半田が接合される。
図９（Ｂ）には、回路基板３６００として、ビルドアップ工法を用いて形成されるビルドアップ基板を例示している。回路基板３６００は、コア基板３６１０と、コア基板３６１０上に設けられた絶縁層３６２０と、絶縁層３６２０を介して設けられた導体パターン３６３０と、異なる導体パターン３６３０間を接続するビア３６４０とを有する。コア基板３６１０には、セラミックス材料や有機材料等が用いられる。絶縁層３６２０には、プリプレグ等の絶縁材料が用いられる。導体パターン３６３０及びビア３６４０には、Ｃｕ等の導体材料が用いられる。
回路基板３６００の最表面の導体パターン３６３０は、外部接続用の端子３６３０ａとなる部位を含む。端子３６３０ａ上には、回路基板３６００と他の電子部品との接合時に、或いは接合前に予め、半田（例えば上記の半田３０）が接合される。
例えば、図６のような半導体チップ３１００、図７及び図８のような半導体パッケージ３２００，３３００，３４００、図９のような回路基板３５００，３６００を、上記電子部品（１０，２０等）に用いることが可能である。
尚、接合する電子部品の組合せとしては、例えば、半導体チップと回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体チップと半導体パッケージの組合せがある。このほか、接合する電子部品の組合せとしては、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せもある。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 半田の接合に用いるフラックスであって、
下記一般式（１ａ）で表されるエチレングリコール重合体を７５重量％超含有し、
加熱した時の前記エチレングリコール重合体の蒸発が、前記半田の接合温度以上の温度で終了することを特徴とするフラックス。
ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ・・・（１ａ）
〔式（１ａ）中、ｎは４以上の整数である。〕
（付記２） 前記エチレングリコール重合体は、加熱した時の蒸発が前記接合温度以上の温度で終了する分子量を有することを特徴とする付記１に記載のフラックス。
（付記３） 前記接合温度が１００℃〜４００℃であることを特徴とする付記１又は２に記載のフラックス。
（付記４） 前記接合温度が２４０℃〜２５０℃の時、前記エチレングリコール重合体の分子量は２００〜１０００であることを特徴とする付記１乃至３のいずれかに記載のフラックス。
（付記５） 有機酸又は有機酸無水物を含有することを特徴とする付記１乃至４のいずれかに記載のフラックス。
（付記６） フラックスを用いて半田を第１電子部品の第１端子に接合する工程を含み、
前記フラックスは、
下記一般式（１ｂ）で表されるエチレングリコール重合体を７５重量％超含有し、
加熱した時の前記エチレングリコール重合体の蒸発が、前記半田の接合温度以上の温度で終了することを特徴とする電子装置の製造方法。
ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ・・・（１ｂ）
〔式（１ｂ）中、ｎは４以上の整数である。〕
（付記７） 前記半田と前記第１端子の少なくとも一方の上に前記フラックスを設ける工程と、
前記フラックスを設けた後、前記半田と前記第１端子を接触させ、前記接合温度で加熱する工程と
を含むことを特徴とする付記６に記載の電子装置の製造方法。
（付記８） 前記半田は、第２電子部品の第２端子上に設けられていることを特徴とする付記６又は７に記載の電子装置の製造方法。
（付記９） 前記半田を前記第１端子に接合する工程後に、水を用いて洗浄する工程を更に含むことを特徴とする付記６乃至８のいずれかに記載の電子装置の製造方法。
１ 電子装置
１０，２０ 電子部品
１１，２１ 端子
１２，２２ 保護膜
３０，３３４０ 半田
４０ フラックス
４０ａ フラックス残渣
３１００，３２２０，３３２０，３４２０ 半導体チップ
３１１０ 半導体基板
３１１０ａ 素子分離領域
３１２０，３４３０ 配線層
３１２１，３２１１，３３１１，３４３１，３５１１ 導体部
３１２１ａ，３２１１ａ，３３１１ａ，３４２０ａ，３４３１ａ，３５１１ａ，３６３０ａ 端子
３１２２，３２１２，３３１２，３４３２，３５１２ 絶縁部
３１３０ ＭＯＳトランジスタ
３１３１ ゲート絶縁膜
３１３２ ゲート電極
３１３３ ソース領域
３１３４ ドレイン領域
３１３５ スペーサ
３２００，３３００，３４００ 半導体パッケージ
３２１０，３３１０ パッケージ基板
３２３０，３３３０ 封止層
３２４０ ダイアタッチ材
３２５０ ワイヤ
３３４１ アンダーフィル材
３４１０ 樹脂層
３５００，３６００ 回路基板
３６１０ コア基板
３６２０ 絶縁層
３６３０ 導体パターン
３６４０ ビア

Claims (6)

  1. 半田の接合に用いるフラックスであって、
    下記一般式（１ａ）で表されるエチレングリコール重合体を７５重量％超含有し、
    加熱した時の前記エチレングリコール重合体の蒸発が、前記半田の接合温度以上の温度で終了することを特徴とするフラックス。
    ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ・・・（１ａ）
    〔式（１ａ）中、ｎは４以上の整数である。〕
  2. 前記エチレングリコール重合体は、加熱した時の蒸発が前記接合温度以上の温度で終了する分子量を有することを特徴とする請求項１に記載のフラックス。
  3. 有機酸又は有機酸無水物を含有することを特徴とする請求項１又は２に記載のフラックス。
  4. フラックスを用いて半田を第１電子部品の第１端子に接合する工程を含み、
    前記フラックスは、
    下記一般式（１ｂ）で表されるエチレングリコール重合体を７５重量％超含有し、
    加熱した時の前記エチレングリコール重合体の蒸発が、前記半田の接合温度以上の温度で終了することを特徴とする電子装置の製造方法。
    ＨＯ（ＣＨ2ＣＨ2Ｏ）nＨ・・・（１ｂ）
    〔式（１ｂ）中、ｎは４以上の整数である。〕
  5. 前記半田は、第２電子部品の第２端子上に設けられていることを特徴とする請求項４に記載の電子装置の製造方法。
  6. 前記半田を前記第１端子に接合する工程後に、水を用いて洗浄する工程を更に含むことを特徴とする請求項４又は５に記載の電子装置の製造方法。
JP2015021949A 2015-02-06 2015-02-06 フラックス及び電子装置の製造方法 Pending JP2016144812A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015021949A JP2016144812A (ja) 2015-02-06 2015-02-06 フラックス及び電子装置の製造方法
TW104143097A TWI570153B (zh) 2015-02-06 2015-12-22 助熔劑及電子裝置的製造方法
US14/982,342 US20160228999A1 (en) 2015-02-06 2015-12-29 Flux and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015021949A JP2016144812A (ja) 2015-02-06 2015-02-06 フラックス及び電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016144812A true JP2016144812A (ja) 2016-08-12

Family

ID=56565612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015021949A Pending JP2016144812A (ja) 2015-02-06 2015-02-06 フラックス及び電子装置の製造方法

Country Status (3)

Country Link
US (1) US20160228999A1 (ja)
JP (1) JP2016144812A (ja)
TW (1) TWI570153B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016118247A1 (de) * 2016-09-27 2018-03-29 Endress + Hauser Gmbh + Co. Kg Leiterplatte und Verfahren zur Herstellung der Leiterplatte
CN107498214B (zh) * 2016-11-29 2019-06-14 广东剑鑫科技股份有限公司 网络变压器外pin专用免洗助焊剂及其制备方法
US10163847B2 (en) 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
CN111989769B (zh) * 2018-04-16 2021-07-13 住友电木株式会社 电子装置的制造方法
JP6627949B1 (ja) * 2018-11-06 2020-01-08 千住金属工業株式会社 フラックス、フラックスの塗布方法及びはんだボールの搭載方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503111A (ja) * 2005-08-04 2009-01-29 ネクター セラピューティックス エイエル，コーポレイション Ｇ−ｃｓｆ部分および重合体の複合体
CN101670504A (zh) * 2009-10-12 2010-03-17 东莞市焊宏爱法电子科技有限公司 一种无卤素无松香助焊液
US9815149B2 (en) * 2011-02-25 2017-11-14 International Business Machines Corporation Flux composition and techniques for use thereof

Also Published As

Publication number Publication date
US20160228999A1 (en) 2016-08-11
TW201630970A (zh) 2016-09-01
TWI570153B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
TWI570153B (zh) 助熔劑及電子裝置的製造方法
US6468363B2 (en) Composition for increasing activity of a no-clean flux
JP4854164B2 (ja) カチオン性界面活性剤を含むろう接用フラックス
US9815149B2 (en) Flux composition and techniques for use thereof
US7740713B2 (en) Flux composition and techniques for use thereof
US9808874B2 (en) Flux composition and techniques for use thereof
KR101281469B1 (ko) 플럭스 조성물, 전기적 접속 구조의 형성 방법, 전기적 접속 구조 및 반도체 장치
TWI778132B (zh) 助焊劑與焊膏
TWI282992B (en) Conductive paste and semiconductor component having conductive bumps made from the conductive paste
KR102243088B1 (ko) 무세척 플럭스 조성물
US6170735B1 (en) Soldering method using a flux containing borneol
JP6287310B2 (ja) 電子部品、電子部品の製造方法及び電子装置の製造方法
JP4254700B2 (ja) 実装用導電性接着剤
JPH04143094A (ja) はんだ付け用フラックス
US7037819B2 (en) Method of making a circuitized substrate
US20090301760A1 (en) Method of Soldering a Module Board
US20160354871A1 (en) Flux and method for manufacturing semiconductor device
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2010245434A (ja) はんだ接合方法およびはんだ接合構造体
KR102150263B1 (ko) 무연솔더 페이스트
JP2006152312A (ja) 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置
KR102306104B1 (ko) 고투명 에폭시 솔더 페이스트 및 이를 포함하는 전자 장치
KR102343751B1 (ko) 솔더 페이스트, 이를 사용하여 형성된 솔더링 접합부 및 솔더링 접합부를 가지는 플렉시블 인쇄회로기판
KR20230077468A (ko) 솔더 페이스트, 이를 이용한 솔더볼 및 인쇄회로기판
JP2008071792A (ja) 半導体装置の製造方法