JP2016143783A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2016143783A JP2016143783A JP2015019135A JP2015019135A JP2016143783A JP 2016143783 A JP2016143783 A JP 2016143783A JP 2015019135 A JP2015019135 A JP 2015019135A JP 2015019135 A JP2015019135 A JP 2015019135A JP 2016143783 A JP2016143783 A JP 2016143783A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- light emitting
- main surface
- sealing resin
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、電子装置に関する。 The present invention relates to an electronic device.
外部からの電流の入出力に対して特定の機能を果たす電子装置は、様々な形態のものが提案されている。一般的には、この電子装置の機能を果たすために、各々が電気回路の一部を構成する複数の電子素子が内蔵されている。これらの電子素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の電子素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の電子素子は、封止樹脂によって覆われる。封止樹脂は、これらの電子素子や上記リードの一部を保護するためのものである。このような電子装置は、たとえば電子機器の回路基板などに実装されて用いられる。当該電子装置においては、前記電子素子の機能を十分に発揮させることが重要である。なお、電子装置に関する文献としては、特許文献1が挙げられる。
Various types of electronic devices having a specific function with respect to input / output of current from the outside have been proposed. Generally, in order to fulfill the function of this electronic device, a plurality of electronic elements each constituting a part of an electric circuit are incorporated. Metal leads are used for the purpose of supporting these electronic elements and conducting them. The number, shape and size of the leads are determined according to the function, shape and size of the plurality of electronic elements. The plurality of electronic elements mounted on the leads are covered with a sealing resin. The sealing resin is for protecting these electronic elements and part of the leads. Such an electronic device is used by being mounted on a circuit board of an electronic device, for example. In the electronic device, it is important that the function of the electronic element is sufficiently exhibited. Note that
本発明は、上記した事情のもとで考え出されたものであって、電子素子の機能をより適切に発揮させることが可能な電子装置を提供することをその課題とする。 The present invention has been conceived under the circumstances described above, and an object of the present invention is to provide an electronic device capable of more appropriately exerting the function of the electronic element.
本発明によって提供される電子装置は、厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、前記基板に配置された電子素子と、前記電子素子に導通する導電層と、を備えた電子装置であって、前記基板には、前記主面から凹む素子配置用凹部が形成されており、前記素子配置用凹部には、前記電子素子が配置されており、前記電子素子の少なくとも一部を覆う封止樹脂部を備え、前記電子素子は、前記主面が向く側に位置する電極を有しており、前記導電層は、前記電子素子の前記電極に導通し、且つ前記封止樹脂部に支持された封止樹脂部連絡部を有しており、前記主面が向く側に位置し、且つ前記導電層に導通する電極パッドを備えることを特徴としている。 An electronic device provided by the present invention has a main surface and a back surface that face opposite sides in the thickness direction, and is electrically connected to a substrate made of a semiconductor material, an electronic element disposed on the substrate, and the electronic element. An electronic device comprising a conductive layer, wherein the substrate is provided with an element placement recess that is recessed from the main surface, and the element placement recess is provided with the electronic element, A sealing resin portion covering at least a part of the electronic element, the electronic element having an electrode positioned on a side facing the main surface, and the conductive layer being electrically connected to the electrode of the electronic element; And having an encapsulating resin portion communication portion supported by the encapsulating resin portion, and having an electrode pad located on the side facing the main surface and conducting to the conductive layer. .
本発明の好ましい実施の形態においては、前記素子配置用凹部は、前記厚さ方向を向く素子配置用凹部底面を有しており、前記電子素子は、前記素子配置用凹部底面に配置されている。 In a preferred embodiment of the present invention, the element arrangement recess has an element arrangement recess bottom surface facing the thickness direction, and the electronic element is arranged on the element arrangement recess bottom surface. .
本発明の好ましい実施の形態においては、前記素子配置用凹部は、前記素子配置用凹部底面から起立する素子配置用凹部側面を有する。 In a preferred embodiment of the present invention, the element placement recess has an element placement recess side surface that stands up from the element placement recess bottom surface.
本発明の好ましい実施の形態においては、前記素子配置用凹部底面は、前記厚さ方向に直交する面である。 In a preferred embodiment of the present invention, the bottom surface of the element placement recess is a surface orthogonal to the thickness direction.
本発明の好ましい実施の形態においては、前記素子配置用凹部側面は、前記厚さ方向に対し傾斜している。 In a preferred embodiment of the present invention, the side surface of the element placement recess is inclined with respect to the thickness direction.
本発明の好ましい実施の形態においては、前記素子配置用凹部底面に対する前記素子配置用凹部側面の角度は、55度である。 In a preferred embodiment of the present invention, an angle of the element placement recess side surface with respect to the element placement recess bottom surface is 55 degrees.
本発明の好ましい実施の形態においては、前記基板は、半導体材料の単結晶よりなる。 In a preferred embodiment of the present invention, the substrate is made of a single crystal of a semiconductor material.
本発明の好ましい実施の形態においては、前記半導体材料は、Siである。 In a preferred embodiment of the present invention, the semiconductor material is Si.
本発明の好ましい実施の形態においては、前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である。 In a preferred embodiment of the present invention, the main surface and the back surface are orthogonal to the thickness direction of the substrate and are flat.
本発明の好ましい実施の形態においては、前記主面は、(100)面である。 In a preferred embodiment of the present invention, the main surface is a (100) surface.
本発明の好ましい実施の形態においては、前記素子配置用凹部側面は、前記主面に繋がっている。 In a preferred embodiment of the present invention, the side surface of the recess for element arrangement is connected to the main surface.
本発明の好ましい実施の形態においては、前記電子素子は、受光部を有し、且つ受けた光に応じた電気信号を出力する光電変換機能を果たす受光素子である。 In a preferred embodiment of the present invention, the electronic element is a light receiving element having a light receiving portion and performing a photoelectric conversion function of outputting an electric signal corresponding to the received light.
本発明の好ましい実施の形態においては、前記封止樹脂部は、前記素子配置用凹部底面および前記電子素子の少なくとも一部ずつを覆う第1封止樹脂部と、前記受光部を覆い且つ前記光電変換機能の対象である波長の光を透過させる第2封止樹脂部と、を有する。 In a preferred embodiment of the present invention, the sealing resin portion includes a first sealing resin portion that covers at least a part of the bottom surface of the element placement recess and the electronic element, covers the light receiving portion, and And a second sealing resin portion that transmits light having a wavelength that is an object of the conversion function.
本発明の好ましい実施の形態においては、前記第1封止樹脂部は、前記素子配置用凹部側面の少なくとも一部を覆っている。 In a preferred embodiment of the present invention, the first sealing resin portion covers at least a part of the side surface of the element placement recess.
本発明の好ましい実施の形態においては、前記導電層の前記封止樹脂部連絡部は、前記第1封止樹脂部と前記第2封止樹脂部との間に挟まれている。 In a preferred embodiment of the present invention, the sealing resin portion connecting portion of the conductive layer is sandwiched between the first sealing resin portion and the second sealing resin portion.
本発明の好ましい実施の形態においては、前記第2封止樹脂部は、前記厚さ方向視において前記素子配置用凹部から前記主面にわたる領域に形成されている。 In a preferred embodiment of the present invention, the second sealing resin portion is formed in a region extending from the element placement recess to the main surface in the thickness direction view.
本発明の好ましい実施の形態においては、前記第2封止樹脂部の前記主面と同じ側を向く面は、平坦である。 In preferable embodiment of this invention, the surface which faces the same side as the said main surface of the said 2nd sealing resin part is flat.
本発明の好ましい実施の形態においては、前記厚さ方向において前記素子配置用凹部とは反対側を向くシールチップ主面と、該シールチップ主面とは反対側を向くシールチップ裏面とを有するとともに、前記主面側において前記素子配置用凹部の少なくとも一部を覆うシールチップを備える。 In a preferred embodiment of the present invention, there is provided a seal chip main surface facing the opposite side to the element arrangement recess in the thickness direction, and a seal chip back surface facing the opposite side of the seal chip main surface. And a seal chip that covers at least a part of the concave portion for element arrangement on the main surface side.
本発明の好ましい実施の形態においては、前記シールチップは、Siからなる。 In a preferred embodiment of the present invention, the seal tip is made of Si.
本発明の好ましい実施の形態においては、前記電極パッドは、前記シールチップに設けられたシールチップ電極パッドである。 In a preferred embodiment of the present invention, the electrode pad is a seal chip electrode pad provided on the seal chip.
本発明の好ましい実施の形態においては、前記シールチップ電極パッドは、前記シールチップ主面に設けられている。 In a preferred embodiment of the present invention, the seal chip electrode pad is provided on the seal chip main surface.
本発明の好ましい実施の形態においては、前記シールチップは、厚さ方向視において前記電子素子の前記受光部を内包する開口を有する。 In a preferred embodiment of the present invention, the seal chip has an opening that encloses the light receiving portion of the electronic element when viewed in the thickness direction.
本発明の好ましい実施の形態においては、前記シールチップは、前記第2封止樹脂部に接合されている。 In a preferred embodiment of the present invention, the seal chip is bonded to the second sealing resin portion.
本発明の好ましい実施の形態においては、前記シールチップは、前記シールチップ裏面から前記シールチップ主面に向かうほど前記厚さ方向視において内方に位置するように傾いたシールチップ側面を有しており、前記導電層は、前記シールチップ側面に形成されたシールチップ側面連絡部を含む。 In a preferred embodiment of the present invention, the seal chip has a seal chip side surface that is inclined so as to be located inward in the thickness direction view from the back surface of the seal chip toward the main surface of the seal chip. The conductive layer includes a seal chip side surface connecting portion formed on the side surface of the seal chip.
本発明の好ましい実施の形態においては、前記シールチップ側面連絡部は、前記主面の端縁に到達している。 In a preferred embodiment of the present invention, the seal tip side surface connecting portion reaches the edge of the main surface.
本発明の好ましい実施の形態においては、前記導電層は、前記基板の前記主面に形成された主面側連絡部を含む。 In a preferred embodiment of the present invention, the conductive layer includes a main surface side connecting portion formed on the main surface of the substrate.
本発明の好ましい実施の形態においては、前記電極パッドは、前記主面に設けられた主面電極パッドである。 In a preferred embodiment of the present invention, the electrode pad is a main surface electrode pad provided on the main surface.
本発明の好ましい実施の形態においては、前記導電層は、前記基板の前記主面に形成された主面側連絡部を含む。 In a preferred embodiment of the present invention, the conductive layer includes a main surface side connecting portion formed on the main surface of the substrate.
本発明の好ましい実施の形態においては、前記主面電極パッドは、前記主面側連絡部上に形成されている。 In a preferred embodiment of the present invention, the main surface electrode pad is formed on the main surface side connecting portion.
本発明の好ましい実施の形態においては、前記基板は、前記受光素子としての前記電子素子が配置された前記素子配置用凹部とは別の、前記主面から凹む発光素子配置用凹部を有しており、前記発光素子配置用凹部に、発光素子が配置されている。 In a preferred embodiment of the present invention, the substrate has a light emitting element disposition recess that is recessed from the main surface, different from the element disposition recess where the electronic element as the light receiving element is disposed. A light emitting element is disposed in the light emitting element disposing recess.
本発明の好ましい実施の形態においては、前記発光素子は、前記光電変換機能の対象である波長の光を発する。 In preferable embodiment of this invention, the said light emitting element emits the light of the wavelength which is the object of the said photoelectric conversion function.
本発明の好ましい実施の形態においては、前記発光素子配置用凹部は、前記厚さ方向を向く発光素子配置用凹部底面を有しており、前記発光は、前記発光素子配置用凹部底面に配置されている。 In a preferred embodiment of the present invention, the light emitting element arrangement recess has a light emitting element arrangement recess bottom surface facing the thickness direction, and the light emission is arranged on the light emitting element arrangement recess bottom surface. ing.
本発明の好ましい実施の形態においては、前記発光素子配置用凹部は、前記発光素子配置用凹部底面から起立する発光素子配置用凹部側面を有する。 In a preferred embodiment of the present invention, the light emitting element placement recess has a light emitting element placement recess side surface that stands up from the light emitting element placement recess bottom surface.
本発明の好ましい実施の形態においては、 前記発光素子配置用凹部底面は、前記厚さ方向に直交する面である。 In a preferred embodiment of the present invention, the bottom surface of the concave portion for light emitting element arrangement is a surface orthogonal to the thickness direction.
本発明の好ましい実施の形態においては、前記発光素子配置用凹部側面は、前記厚さ方向に対し傾斜している。 In a preferred embodiment of the present invention, the side surface of the concave portion for arranging a light emitting element is inclined with respect to the thickness direction.
本発明の好ましい実施の形態においては、前記発光素子配置用凹部底面に対する前記発光素子配置用凹部側面の角度は、55度である。 In a preferred embodiment of the present invention, an angle of the light emitting element disposition recess side surface with respect to the light emitting element disposition recess bottom surface is 55 degrees.
本発明の好ましい実施の形態においては、前記導電層は、前記発光素子配置用凹部側面に形成された発光素子配置用凹部側面連絡部を有する。 In a preferred embodiment of the present invention, the conductive layer has a light emitting element arrangement concave side surface connecting portion formed on the light emitting element arrangement concave side surface.
本発明の好ましい実施の形態においては、前記発光素子配置用凹部に充填され且つ前記発光素子を覆うとともに、前記発光素子からの光を透過させる、発光素子封止樹脂部を備える。 In a preferred embodiment of the present invention, a light emitting element sealing resin portion is provided which fills the light emitting element disposing recess and covers the light emitting element and transmits light from the light emitting element.
本発明の好ましい実施の形態においては、前記発光素子封止樹脂部は、前記発光素子を直接覆う第1発光素子封止樹脂部と、該第1発光素子封止樹脂部に対して前記主面が向く側に設けられた第2発光素子封止樹脂部と、を有する。 In a preferred embodiment of the present invention, the light emitting element sealing resin portion includes a first light emitting element sealing resin portion that directly covers the light emitting element, and the main surface with respect to the first light emitting element sealing resin portion. And a second light emitting element sealing resin portion provided on the side facing.
本発明の好ましい実施の形態においては、前記第2発光素子封止樹脂部の前記主面と同じ側を向く面は、平坦である。 In preferable embodiment of this invention, the surface which faces the same side as the said main surface of the said 2nd light emitting element sealing resin part is flat.
本発明によれば、本実施形態によれば、前記素子配置用凹部に前記電子素子を配置することにより、前記電子素子をより確実に保護することができる。前記主面が向く側に配置された前記電子素子の前記電極は、前記封止樹脂部連絡部を介して、適切に前記電極パッドへと導通される。したがって、前記電子素子の機能をより適切に発揮させることができる。 According to the present invention, according to the present embodiment, the electronic element can be more reliably protected by arranging the electronic element in the element arranging recess. The electrode of the electronic element disposed on the side where the main surface faces is appropriately conducted to the electrode pad via the sealing resin portion connecting portion. Therefore, the function of the electronic element can be more appropriately exhibited.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1〜図4は、本発明の第1実施形態に基づく電子装置を示している。本実施形態の電子装置A1は、基板1、絶縁層2、導電層3、シールチップ4、シールチップ電極パッド341、封止樹脂部6および電子素子71を備えている。図1は、電子装置A1を示す平面図である。図2は、図1のII−II線に沿う断面図である。図3は、電子装置A1を示す要部拡大断面図である。図4は、電子装置A1を示す要部断面図である。
1 to 4 show an electronic device according to a first embodiment of the present invention. The electronic device A1 of this embodiment includes a
基板1は、半導体材料の単結晶よりなる。本実施形態においては、基板1は、Si単結晶からなる。基板1の材質は、Siに限定されず、たとえば、SiCであってもよい。基板1の厚さは、たとえば、200〜550μmである。基板1には、電子素子71が配置されている。
The
基板1は、主面111と、裏面112と、を有する。
The
主面111は、厚さ方向の一方を向く。主面111は平坦である。主面111は厚さ方向に直交する。主面111は、(100)面、あるいは、(110)面である。本実施形態では、主面111は、(100)面である。
The
裏面112は、厚さ方向の他方を向く。すなわち、裏面112および主面111は互いに反対側を向く。裏面112は平坦である。裏面112は厚さ方向に直交する。
The
基板1には、素子配置用凹部14が形成されている。
The
素子配置用凹部14は、主面111から凹んでいる。素子配置用凹部14には、電子素子71が配置されている。素子配置用凹部14の深さ(主面111と後述の素子配置用凹部底面142との、厚さ方向における離間寸法)は、たとえば、100〜300μmである。素子配置用凹部14は、厚さ方向視において矩形状である。素子配置用凹部14の形状は、主面111として(100)面を採用したことに依存している。
The
素子配置用凹部14は、素子配置用凹部側面141および素子配置用凹部底面142を有している。
The
素子配置用凹部底面142は、基板1の厚さ方向において主面111と同じ側を向く。素子配置用凹部底面142は、厚さ方向視において矩形状である。素子配置用凹部底面142には、電子素子71が配置されている。素子配置用凹部底面142は、厚さ方向に直交する面である。
The element placement
素子配置用凹部側面141は、素子配置用凹部底面142から起立する。素子配置用凹部側面141は、素子配置用凹部底面142につながっている。素子配置用凹部側面141は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部側面141の角度は、55度である。これは、主面111として(100)面を採用したことに由来している。素子配置用凹部側面141は、4つの平坦面を有している。
The element arrangement
絶縁層2は、導電層3と基板1との間に介在している。絶縁層2の厚さは、たとえば0.1〜1.0μm程度である。絶縁層2は、たとえば、SiO2あるいはSiNよりなる。
The insulating
絶縁層2は、凹部内面絶縁部21、主面絶縁部26および裏面側絶縁部24を有する。
The insulating
凹部内面絶縁部21は、基板1の素子配置用凹部14に形成されている。本実施形態では、凹部内面絶縁部21は、素子配置用凹部側面141および素子配置用凹部底面142のすべてに形成されている。凹部内面絶縁部21は、たとえば熱酸化によって形成されている。凹部内面絶縁部21は、たとえば、SiO2よりなる。
The recess inner
主面絶縁部26の少なくとも一部は、基板1の主面111に形成されている。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。主面絶縁部26は、熱酸化によって形成されている。主面絶縁部26は、たとえば、SiO2よりなる。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。
At least a part of the main
裏面側絶縁部24の少なくとも一部は、基板1の裏面112に形成されている。本実施形態においては、は、主面111のすべてを覆っている。裏面側絶縁部24は、熱酸化によって形成されている。裏面側絶縁部24は、たとえば、SiO2よりなる。本実施形態においては、裏面側絶縁部24は、裏面112のすべてを覆っている。
At least a part of the back surface
シールチップ4は、厚さ方向において主面111と同じ側を向くシールチップ主面41およびシールチップ主面41とは反対側を向くシールチップ裏面42を有している。シールチップ4は、主面111側において素子配置用凹部14の少なくとも一部を覆っている。本実施形態においては、シールチップ4は、素子配置用凹部14の外縁のすべてを覆っている。シールチップ4は、たとえばSiからなる。また、シールチップ4には、電子装置A1の機能の一部を果たす集積回路が作りこまれていてもよい。
The
シールチップ4は、シールチップ側面43を有する。シールチップ側面43は、シールチップ裏面42からシールチップ主面41に向かうほど厚さ方向視において内方に位置するように傾いている。シールチップ主面41およびシールチップ裏面42が(100)面である場合シールチップ側面43がシールチップ主面41またはシールチップ裏面42となす角度は、55度である。シールチップ4は、主面111に接合層45によって接合されている。接合層45は、導電性材料でも絶縁性材料であってもよい。
The
シールチップ4は、開口46を有している。開口46は、シールチップ4を貫通している。図1に示すように、開口46は、厚さ方向視において後述する電子素子71の受光部712を内包している。本実施形態においては、開口46は、厚さ方向視矩形状である。
The
シールチップ4の厚さは、電子素子71を適切に保護しうる厚さであればよい。また、シールチップ4の厚さは、基板1の厚さが固定されている場合に、電子装置A1全体の厚さを調整することを目的として設定されてもよい。
The thickness of the
導電層3は、電子素子71に導通する。導電層3は、電子素子71に入出力する電流経路を構成するためのものである。導電層3は、基板1、封止樹脂部6およびシールチップ4に形成されている。
The
導電層3は、シード層31およびメッキ層32を含む。
The
シード層31は、所望のメッキ層32を形成するためのいわゆる下地層である。シード層31は、基板1とメッキ層32との間に介在している。シード層31は、たとえばCuよりなる。シード層31は、たとえばスパッタリングによって形成される。シード層31の厚さは、たとえば、1μm以下である。
The
メッキ層32は、シード層31を利用した電解めっきによって形成される。メッキ層32は、たとえばCuあるいはTi、Ni、Cuなどが積層された層よりなる。メッキ層32の厚さは、たとえば3〜10μm程度である。メッキ層32の厚さは、シード層31の厚さよりも厚い。
The
導電層3は、封止樹脂部連絡部36、シールチップ側面連絡部37および主面側連絡部38を含む。
The
封止樹脂部連絡部36は、封止樹脂部6に支持されている。封止樹脂部連絡部36は、後述する電子素子71の電極711に導通しており、本実施形態においては、電極711に繋がっている。封止樹脂部連絡部36は、厚さ方向視において電子素子71から素子配置用凹部14の端縁にわたる領域に形成されている。封止樹脂部連絡部36は、後述する封止樹脂部6の第1封止樹脂部61と第2封止樹脂部62とに挟まれている。
The sealing resin
シールチップ側面連絡部37は、シールチップ4のシールチップ側面43に形成されており、導電層3のうちシールチップ4のシールチップ主面41に形成された部分と主面側連絡部38とを連絡している。また、本実施形態においては、シールチップ側面連絡部37は、主面111の端縁に到達している。シールチップ側面連絡部37は、シード層31およびメッキ層32によって構成されているが、これ以外の層構造であってもよい。
The seal chip side
主面側連絡部38は、主面111に形成されており、封止樹脂部連絡部36とシールチップ側面連絡部37とを連絡している。また、本実施形態においては、主面側連絡部38の大部分が、シールチップ4によって覆われている。主面側連絡部38とシールチップ4との導通が好ましくない場合、接合層45は、絶縁材料が選択される。
The main surface
シールチップ電極パッド341は、シールチップ4のシールチップ主面41に形成されている。シールチップ電極パッド341は、導電層3に接しており、且つ、電子素子71に導通している。シールチップ電極パッド341は、たとえばシールチップ4のシールチップ主面41に近い順に、Ni層、Pd層、およびAu層が積層された構造となっている。本実施形態では、シールチップ電極パッド341は矩形状である。
The seal
電子素子71は、素子配置用凹部底面142に搭載されている。本実施形態においては、電子素子71は、受光素子として構成されており、複数の電極711および受光部712を有する。複数の電極711および受光部712は、電子素子71のうち主面111が向く側の部位に設けられている。複数の電極711は、たとえば電子素子71からの電気信号を外部に出力するためのものである。受光部712は、光電変換機能において光を受ける部位である。
The
封止樹脂部6は、電子素子71の少なくとも一部を覆う。本実施形態においては、封止樹脂部6は、第1封止樹脂部61および第2封止樹脂部62を有する。第1封止樹脂部61は、素子配置用凹部底面142および電子素子71の少なくとも一部ずつを覆う。また、第1封止樹脂部61は、素子配置用凹部側面141の少なくとも一部を覆っている。本実施形態においては、第1封止樹脂部61は、素子配置用凹部底面142のほぼすべて、素子配置用凹部側面141のほぼすべて、および電子素子71のうち複数の電極711および受光部712以外のほぼすべてを覆っている。一方、第1封止樹脂部61には、開口611が形成されている。開口611は、複数の電極711および受光部712を第1封止樹脂部61から露出させている。第1封止樹脂部61の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、および、シリコーン樹脂が挙げられる。第1封止樹脂部61は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂とされている。
The sealing
第2封止樹脂部62は、受光部712を覆い且つ電子素子71の光電変換機能の対象である波長の光を透過させる。第2封止樹脂部62は、電子素子71に対して主面111が向く側に位置しており、第1封止樹脂部61に積層されている。また、第2封止樹脂部62は、厚さ方向視において素子配置用凹部14から主面111にわたる領域に形成されている。図2に示すように、第1封止樹脂部61の図中上面と主面111との間には、若干の段差が存在する。一方、第2封止樹脂部62の図中上面、すなわち主面111と同じ側を向く面は、平坦である。第2封止樹脂部62の材質としては、透明なエポキシ樹脂あるいはシリコーン樹脂などが好ましい。
The second
次に、電子装置A1の製造方法の一例について、図5〜図14を参照しつつ、以下に説明する。 Next, an example of a method for manufacturing the electronic device A1 will be described below with reference to FIGS.
まず、図5に示すように基板1を用意する。基板1は、半導体材料の単結晶からなり、本実施形態においては、Si単結晶からなる。基板1の厚さは、たとえば200〜550μm程度である。基板1は、上述した電子装置A1の基板1を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の電子装置A1を一括して製造する手法を前提としている。1つの電子装置A1を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の電子装置A1を一括して製造する手法が現実的である。なお、図5に示す基板1は、電子装置A1における基板1とは厳密には異なるが、理解の便宜上、いずれの基板についても、基板1として表すものとする。
First, a
基板1は、互いに反対側を向く主面111および裏面112を有している。本実施形態においては、主面111として結晶方位が(100)である面、すなわち(100)面を採用する。
The
次いで、主面111をたとえば酸化させることによりSiO2からなるマスク層を形成する。このマスク層の厚さは、たとえば0.7〜1.0μm程度である。
Next, a mask layer made of SiO 2 is formed by oxidizing the
次いで、前記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、前記マスク層にたとえば矩形状の開口を形成する。この開口の形状および大きさは、最終的に得ようとする素子配置用凹部14の形状および大きさに応じて設定する。
Next, the mask layer is patterned by etching, for example. Thereby, for example, a rectangular opening is formed in the mask layer. The shape and size of the opening are set according to the shape and size of the
次いで、基板1に対して、たとえばKOHを用いた異方性エッチングによって行う。KOHは、Si単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。これにより、基板1には、図6に示すように素子配置用凹部14が形成される。素子配置用凹部14は、素子配置用凹部側面141および素子配置用凹部底面142を有しており、主面111から凹んでいる。素子配置用凹部14は、厚さ方向視矩形状である。
Next, the
次いで、図7に示すように、熱酸化させることにより、主面111、素子配置用凹部側面141および素子配置用凹部底面142と裏面112とに、絶縁層2を形成する。この絶縁層2は、上述した凹部内面絶縁部21、裏面絶縁部24および主面絶縁部26となる部分を含む。
Next, as shown in FIG. 7, the insulating
次いで、図8に示すように、素子配置用凹部14に電子素子71を配置する。具体的には、素子配置用凹部14の素子配置用凹部底面142に、電子素子71のうち複数の電極711および受光部712が形成された面とは反対側の面を、接合する。電子素子71の接合は、導電性接合材あるいは絶縁性接合材のいずれであってもよい。
Next, as shown in FIG. 8, the
次いで、図9に示すように第1封止樹脂部61を形成する。たとえば、第1封止樹脂部61の材料となる液体樹脂材料を素子配置用凹部14に注入する。この際、前記液体樹脂材料の上面が電子素子71の上面を若干覆う程度とする。この液体樹脂材料を経時変化、加熱あるいは紫外線照射などの手法によって硬化させる。これにより、第1封止樹脂部61が得られる。
Next, as shown in FIG. 9, a first
次いで、図10に示すように第1封止樹脂部61に開口611を形成する。開口611の形成は、たとえば第1封止樹脂部61にエッチングを施すことによって行う。これにより、第1封止樹脂部61には、複数の電極711および受光部712を露出させる開口611が設けられる。
Next, an
次いで、図11に示すように、導電層3を形成する。導電層3の形成は、シード層31およびメッキ層32の形成を含む。シード層31は、たとえばCuを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。メッキ層32の形成は、たとえばシード層31を利用した電解メッキによって行う。この結果、たとえばCuあるいはTi、Ni、Cuなどが積層された層からなるメッキ層32が得られる。シード層31およびメッキ層32は、積層されることにより導電層3をなす。この際、導電層3は、上述した封止樹脂部連絡部36および主面側連絡部38含む形状とされている。
Next, as shown in FIG. 11, the
次いで、図12に示すように、第2封止樹脂部62を形成する。第2封止樹脂部62の形成は、たとえば液体透明樹脂材料を第1封止樹脂部61上に塗布し、これを硬化させることによって行う。これにより、第1封止樹脂部61および電子素子71の複数の電極711および受光部712と、導電層3の封止樹脂部連絡部36とを覆う第2封止樹脂部62が得られる。また、これにより、封止樹脂部6が完成する。
Next, as shown in FIG. 12, the second
次いで、図13に示すようにシールチップ4を接合する。シールチップ4の接合は、接合層45を構成する導電性または絶縁性のペーストをシールチップ4と第2封止樹脂部62のうち主面111上に位置する部位との接合箇所に塗布し、これを硬化させることによっておこなう。この差異、厚さ方向視において受光部712が開口46に内包されるように位置決めをしておく。
Next, the
次いで、図14に示すようにシールチップ側面連絡部37を形成する。シールチップ側面連絡部37の形成は、たとえば、シールチップ側面連絡部37を形成すべき領域にシード層31を形成し、このシード層31を利用してメッキ層32を積層する。また、同図に示した例においては、シールチップ4のシールチップ主面41にシールチップ側面連絡部37に繋がる導電層3の部分が形成される。これにより、シールチップ側面連絡部37は、主面側連絡部38と接する。また、本実施形態においては、シールチップ側面連絡部37を主面111の端縁に到達させる。これは、以降の工程を終えた後に、シールチップ側面連絡部37と基板1とを一括して切断することによって実現してもよい。
Next, as shown in FIG. 14, a seal chip side
次いで、シールチップ電極パッド341を形成する。シールチップ電極パッド341は、たとえばNi,Pd,Auなどの金属を無電解めっきすることにより形成される。
Next, a seal
そして、基板1をたとえばダイサーによって切断するこれにより、図1〜図4に示した電子装置A1が得られる。
Then, by cutting the
次に、電子装置A1の作用について説明する。 Next, the operation of the electronic device A1 will be described.
本実施形態によれば、素子配置用凹部14に電子素子71を配置することにより、素子配置用凹部14をより確実に保護することができる。主面111が向く側に配置された電子素子71の電極711は、封止樹脂部連絡部36を介して、適切にシールチップ電極パッド341へと導通される。したがって、電子素子71の機能をより適切に発揮させることができる。
According to the present embodiment, by disposing the
主面111として(100)面を選択することにより、KOHを用いたエッチングなどを経て、素子配置用凹部底面142および素子配置用凹部側面141を、所定の相対角度をなす平滑な面に仕上げることができる。
By selecting the (100) surface as the
電子素子71として受光素子を採用した場合、電極711と受光部712とは同じ側に設けられることが一般的である。電極711が主面111が向く側に配置されると、受光部712も同様に主面111が向く側に配置される。これにより、受光部712は、素子配置用凹部14が開口する側に望む。したがって、光電変換機能の対象となる光を受光するのに都合がよい。
When a light receiving element is employed as the
シールチップ4に開口46を設けることにより、電子素子71の受光部712へと受光すべき光を適切に到達させることができる。
By providing the
受光部712が受光すべき光を透過させる材料によって第2封止樹脂部62を形成することにより、第2封止樹脂部62を透して受光部712へと光を適切に到達させることができる。
By forming the second
第1封止樹脂部61に開口611を設けることにより、第1封止樹脂部61が光を透過させない材質によって形成されていても、受光部712へと光を到達させることができる。
By providing the
図2に示すように、第1封止樹脂部61が電子素子71のうち複数の電極711および受光部712以外の部分を覆うものであることにより、第1封止樹脂部61の図中上面は、電子素子71の図中上面および基板1の主面111と比較的近い高さにある。これにより、封止樹脂部連絡部36がより平坦に近い形状となる。これは、封止樹脂部連絡部36をより容易に形成することや、封止樹脂部連絡部36が誤って断線することを回避するのに適している。
As shown in FIG. 2, the first
封止樹脂部連絡部36が第1封止樹脂部61と第2封止樹脂部62とに挟まれていることにより、封止樹脂部連絡部36の断線などをより確実に防止することができる。
Since the sealing resin
第2封止樹脂部62の図2における図中上面が平坦であることにより、シールチップ4をより確実に第2封止樹脂部62に接合することができる。
Since the upper surface of the second
本実施形態によれば、素子配置用凹部14は、シールチップ4によって覆われている。これにより、素子配置用凹部14に収容された電子素子71をシールチップ4によってより適切に保護することができる。
According to the present embodiment, the
シールチップ4には、シールチップ側面43が設けられている。シールチップ側面43は、シールチップ裏面42からシールチップ主面41に向かうほど厚さ方向視において内方に位置するように傾いている。このため、めっきなどの手法によってシールチップ側面連絡部37を容易に形成することが可能である。これにより、シールチップ4のシールチップ主面41に設けたシールチップ電極パッド341と電子素子71とを適切にどうつうさせることができる。
The
シールチップ電極パッド341は、平面視において主面111や素子配置用凹部14と重なる位置に設けることができる。これにより、電子装置A1の平面視寸法を小型化することができる。
The seal
図4は、電子装置A1を回路基板8に実装した状態を示している。シールチップ電極パッド341は、回路基板8の実装パターン81に対してハンダ82によって接合されている。シールチップ4のシールチップ側面43には、シールチップ側面連絡部37が形成されている。このシールチップ側面連絡部37は、主面111の端縁に到達している。これにより、ハンダ82は、シールチップ側面連絡部37の端縁、すなわち主面111の端縁から外方に広がる、いわゆるフィレット形状となる。このような形態においては、ハンダ82の広がり具合を目視によって確認することにより、電子装置A1が回路基板8に適切に実装されているか否かを容易に判断することができる。
FIG. 4 shows a state in which the electronic device A1 is mounted on the circuit board 8. The seal
図15〜図18は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 15 to 18 show another embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.
図15〜図17は、本発明の第2実施形態に基づく電子装置を示している。本実施形態の電子装置A2は、基板1の構成および発光素子72を備える点が、上述した実施形態と異なっている。図15は、電子装置A2示す平面図である。図16は、図15のXVI−XVI線に沿う断面図である。図17は、図15のXVII−XVII線に沿う断面図である。
15 to 17 show an electronic device according to a second embodiment of the present invention. The electronic device A2 of the present embodiment is different from the above-described embodiment in that the configuration of the
図15に示すように、本実施形態においては、基板1に素子配置用凹部14および発光素子配置用凹部15が形成されている。素子配置用凹部14と発光素子配置用凹部15とは、互いに離間して並べられている。
As shown in FIG. 15, in the present embodiment, the
図16に示すように、素子配置用凹部14および電子素子71に関する構成は、上述した電子装置A1と同様である。ただし、本実施形態においては、発光素子配置用凹部15を形成する便宜上、電子装置A1の基板1よりも基板1が厚い。
As shown in FIG. 16, the configuration relating to the
図17に示すように、発光素子配置用凹部15は、主面111から凹んでいる。発光素子配置用凹部15には、発光素子72が配置されている。発光素子配置用凹部15の深さ(主面111と後述の素子配置用凹部底面142との、厚さ方向における離間寸法)は、たとえば、300〜500μmである。発光素子配置用凹部15は、厚さ方向視において矩形状である。発光素子配置用凹部15の形状は、主面111として(100)面を採用したことに依存している。
As shown in FIG. 17, the light emitting
発光素子配置用凹部15は、発光素子配置用凹部側面151および発光素子配置用凹部底面152を有している。
The light emitting
発光素子配置用凹部底面152は、基板1の厚さ方向において主面111と同じ側を向く。発光素子配置用凹部底面152は、厚さ方向視において矩形状である。発光素子配置用凹部底面152には、発光素子72が配置されている。発光素子配置用凹部底面152は、厚さ方向に直交する面である。
The light emitting element placement
発光素子配置用凹部側面151は、発光素子配置用凹部底面152から起立する。発光素子配置用凹部側面151は、発光素子配置用凹部底面152につながっている。発光素子配置用凹部側面151は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する発光素子配置用凹部側面151の角度は、55度である。これは、主面111として(100)面を採用したことに由来している。発光素子配置用凹部側面151は、4つの平坦面を有している。
The light emitting element placement
導電層3は、素子配置用凹部パッド33および発光素子配置用凹部側面連絡部39を有している。
The
素子配置用凹部パッド33は、発光素子配置用凹部15に形成されており、特に発光素子配置用凹部底面152に形成されたものを含む。発光素子配置用凹部底面152に形成された素子配置用凹部パッド33は、発光素子72を発光素子配置用凹部底面152に搭載するために用いられる。
The element
発光素子配置用凹部側面連絡部39は、発光素子配置用凹部15の発光素子配置用凹部側面151に形成されている。発光素子配置用凹部側面連絡部39は、素子配置用凹部パッド33と主面側連絡部38とを繋いでいる。
The light emitting element disposing side
発光素子72は、受光素子としての電子素子71の光電変換機能の対象となる波長の光を発する。このような発光素子72としては、たとえばLEDチップが挙げられる。図示された例の発光素子72は、素子配置用凹部パッド33に直接実装されており、いわゆるフリップチップタイプである。これとはことなり、発光素子72は、ワイヤを用いて導電層3に導通されるタイプであってもよい。
The
電子装置A2は、発光素子封止樹脂部63を備える。発光素子封止樹脂部63は、発光素子配置用凹部15に充填されており、発光素子72を覆っている。
The electronic device A2 includes a light emitting element sealing
発光素子封止樹脂部63は、第1発光素子封止樹脂部64および第2発光素子封止樹脂部65を有している。第1発光素子封止樹脂部64は、発光素子72のすべてを覆っている。第1発光素子封止樹脂部64は、発光素子72からの光を透過させる材質からなり、たとえば透明なエポキシ樹脂またはシリコーン樹脂などである。第2発光素子封止樹脂部65は、第1発光素子封止樹脂部64上に積層されており、上述した第2封止樹脂部62と同様の構成である。
The light emitting element sealing
発光素子72は、導電層3の素子配置用凹部パッド33、発光素子配置用凹部側面連絡部39、主面側連絡部38およびシールチップ側面連絡部37を介して、シールチップ4のシールチップ主面41に形成されたシールチップ電極パッド341に導通している。
The
図15に示すように、本実施形態においては、シールチップ4に2つの開口46が形成されている。一方の開口46は、厚さ方向視において電子素子71の受光部712を内包している。他方の開口46は、厚さ方向視において発光素子72を内包している。
As shown in FIG. 15, in the present embodiment, two
このような実施形態によっても、電子素子71および発光素子72の機能をより適切に発揮させることができる。また、受光素子としての電子素子71と発光素子72とを備えることにより、発光素子72から発せられた光が物体によって反射されたことを電子素子71によって検出することができる。これにより、電子装置A2は、いわゆる反射型近接センサとして用いることができる。
Also in such an embodiment, the functions of the
発光素子配置用凹部15に発光素子配置用凹部側面151が形成されていることにより、発光素子72から側方に進行した光を、発光素子配置用凹部15が開口する側へと反射することが可能である。これにより、発光素子72からの光をより多く出射することができる。
By forming the light emitting element arrangement
素子配置用凹部14よりも発光素子配置用凹部15が深い構成であることにより、上述した発光素子配置用凹部側面151による反射の作用を高めることができる。
Since the light emitting
図18は、本発明の第3実施形態に基づく電子装置を示している。本実施形態の電子装置A3は、基板1、絶縁層2、導電層3、主面電極パッド343、封止樹脂部6および電子素子71を備えている。図18は、電子装置A1を示す断面図である。
FIG. 18 shows an electronic device according to a third embodiment of the present invention. The electronic device A3 of this embodiment includes a
基板1は、半導体材料の単結晶よりなる。本実施形態においては、基板1は、Si単結晶からなる。基板1の材質は、Siに限定されず、たとえば、SiCであってもよい。基板1の厚さは、たとえば、200〜550μmである。基板1には、電子素子71が配置されている。
The
基板1は、主面111と、裏面112と、を有する。
The
主面111は、厚さ方向の一方を向く。主面111は平坦である。主面111は厚さ方向に直交する。主面111は、(100)面、あるいは、(110)面である。本実施形態では、主面111は、(100)面である。
The
裏面112は、厚さ方向の他方を向く。すなわち、裏面112および主面111は互いに反対側を向く。裏面112は平坦である。裏面112は厚さ方向に直交する。
The
基板1には、素子配置用凹部14が形成されている。
The
素子配置用凹部14は、主面111から凹んでいる。素子配置用凹部14には、電子素子71が配置されている。素子配置用凹部14の深さ(主面111と後述の素子配置用凹部底面142との、厚さ方向における離間寸法)は、たとえば、100〜300μmである。素子配置用凹部14は、厚さ方向視において矩形状である。素子配置用凹部14の形状は、主面111として(100)面を採用したことに依存している。
The
素子配置用凹部14は、素子配置用凹部側面141および素子配置用凹部底面142を有している。
The
素子配置用凹部底面142は、基板1の厚さ方向において主面111と同じ側を向く。素子配置用凹部底面142は、厚さ方向視において矩形状である。素子配置用凹部底面142には、電子素子71が配置されている。素子配置用凹部底面142は、厚さ方向に直交する面である。
The element placement
素子配置用凹部側面141は、素子配置用凹部底面142から起立する。素子配置用凹部側面141は、素子配置用凹部底面142につながっている。素子配置用凹部側面141は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部側面141の角度は、55度である。これは、主面111として(100)面を採用したことに由来している。素子配置用凹部側面141は、4つの平坦面を有している。
The element arrangement
絶縁層2は、導電層3と基板1との間に介在している。絶縁層2の厚さは、たとえば0.1〜1.0μm程度である。絶縁層2は、たとえば、SiO2あるいはSiNよりなる。
The insulating
絶縁層2は、凹部内面絶縁部21、主面絶縁部26および裏面側絶縁部24を有する。
The insulating
凹部内面絶縁部21は、基板1の素子配置用凹部14に形成されている。本実施形態では、凹部内面絶縁部21は、素子配置用凹部側面141および素子配置用凹部底面142のすべてに形成されている。凹部内面絶縁部21は、たとえば熱酸化によって形成されている。凹部内面絶縁部21は、たとえば、SiO2よりなる。
The recess inner
主面絶縁部26の少なくとも一部は、基板1の主面111に形成されている。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。主面絶縁部26は、熱酸化によって形成されている。主面絶縁部26は、たとえば、SiO2よりなる。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。
At least a part of the main
裏面側絶縁部24の少なくとも一部は、基板1の裏面112に形成されている。本実施形態においては、は、主面111のすべてを覆っている。裏面側絶縁部24は、熱酸化によって形成されている。裏面側絶縁部24は、たとえば、SiO2よりなる。本実施形態においては、裏面側絶縁部24は、裏面112のすべてを覆っている。
At least a part of the back surface
導電層3は、電子素子71に導通する。導電層3は、電子素子71に入出力する電流経路を構成するためのものである。導電層3は、基板1および封止樹脂部6に形成されている。
The
導電層3は、シード層31およびメッキ層32を含む。
The
シード層31は、所望のメッキ層32を形成するためのいわゆる下地層である。シード層31は、基板1とメッキ層32との間に介在している。シード層31は、たとえばCuよりなる。シード層31は、たとえばスパッタリングによって形成される。シード層31の厚さは、たとえば、1μm以下である。
The
メッキ層32は、シード層31を利用した電解めっきによって形成される。メッキ層32は、たとえばCuあるいはTi、Ni、Cuなどが積層された層よりなる。メッキ層32の厚さは、たとえば3〜10μm程度である。メッキ層32の厚さは、シード層31の厚さよりも厚い。
The
導電層3は、封止樹脂部連絡部36および主面側連絡部38を含む。
The
封止樹脂部連絡部36は、封止樹脂部6に支持されている。封止樹脂部連絡部36は、電子素子71の電極711に導通しており、本実施形態においては、電極711に繋がっている。封止樹脂部連絡部36は、厚さ方向視において電子素子71から素子配置用凹部14の端縁にわたる領域に形成されている。封止樹脂部連絡部36は、封止樹脂部6の第1封止樹脂部61と第2封止樹脂部62とに挟まれている。
The sealing resin
主面側連絡部38は、主面111に形成されており、封止樹脂部連絡部36と主面電極パッド343とを連絡している。
The main surface
主面電極パッド343は、主面111に形成されている。主面電極パッド343は、導電層3に接しており、且つ、電子素子71に導通している。主面電極パッド343は、たとえば主面111に近い順に、Ni層、Pd層、およびAu層が積層された構造となっている。本実施形態では、主面電極パッド343は矩形状である。主面電極パッド343は、主面側連絡部38上に形成されている。
Main
電子素子71は、素子配置用凹部底面142に搭載されている。本実施形態においては、電子素子71は、受光素子として構成されており、複数の電極711および受光部712を有する。複数の電極711および受光部712は、電子素子71のうち主面111が向く側の部位に設けられている。複数の電極711は、たとえば電子素子71からの電気信号を外部に出力するためのものである。受光部712は、光電変換機能において光を受ける部位である。
The
封止樹脂部6は、電子素子71の少なくとも一部を覆う。本実施形態においては、封止樹脂部6は、第1封止樹脂部61および第2封止樹脂部62を有する。第1封止樹脂部61は、素子配置用凹部底面142および電子素子71の少なくとも一部ずつを覆う。また、第1封止樹脂部61は、素子配置用凹部側面141の少なくとも一部を覆っている。本実施形態においては、第1封止樹脂部61は、素子配置用凹部底面142のほぼすべて、素子配置用凹部側面141のほぼすべて、および電子素子71のうち複数の電極711および受光部712以外のほぼすべてを覆っている。一方、第1封止樹脂部61には、開口611が形成されている。開口611は、複数の電極711および受光部712を第1封止樹脂部61から露出させている。第1封止樹脂部61の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、および、シリコーン樹脂が挙げられる。第1封止樹脂部61は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂とされている。
The sealing
第2封止樹脂部62は、受光部712を覆い且つ電子素子71の光電変換機能の対象である波長の光を透過させる。第2封止樹脂部62は、電子素子71に対して主面111が向く側に位置しており、第1封止樹脂部61に積層されている。また、第2封止樹脂部62は、厚さ方向視において素子配置用凹部14から主面111にわたる領域に形成されている。図2に示すように、第1封止樹脂部61の図中上面と主面111との間には、若干の段差が存在する。一方、第2封止樹脂部62の図中上面、すなわち主面111と同じ側を向く面は、平坦である。第2封止樹脂部62の材質としては、透明なエポキシ樹脂あるいはシリコーン樹脂などが好ましい。
The second
このような実施形態によっても、電子素子71および発光素子72の機能をより適切に発揮させることができる。また、シールチップ4を備えないことにより、電子装置A3の薄型化を図ることができる。
Also in such an embodiment, the functions of the
主面111として(100)面を選択することにより、KOHを用いたエッチングなどを経て、素子配置用凹部底面142および素子配置用凹部側面141を、所定の相対角度をなす平滑な面に仕上げることができる。
By selecting the (100) surface as the
電子素子71として受光素子を採用した場合、電極711と受光部712とは同じ側に設けられることが一般的である。電極711が主面111が向く側に配置されると、受光部712も同様に主面111が向く側に配置される。これにより、受光部712は、素子配置用凹部14が開口する側に望む。したがって、光電変換機能の対象となる光を受光するのに都合がよい。
When a light receiving element is employed as the
受光部712が受光すべき光を透過させる材料によって第2封止樹脂部62を形成することにより、第2封止樹脂部62を透して受光部712へと光を適切に到達させることができる。
By forming the second
第1封止樹脂部61に開口611を設けることにより、第1封止樹脂部61が光を透過させない材質によって形成されていても、受光部712へと光を到達させることができる。
By providing the
図2に示すように、第1封止樹脂部61が電子素子71のうち複数の電極711および受光部712以外の部分を覆うものであることにより、第1封止樹脂部61の図中上面は、電子素子71の図中上面および基板1の主面111と比較的近い高さにある。これにより、封止樹脂部連絡部36がより平坦に近い形状となる。これは、封止樹脂部連絡部36をより容易に形成することや、封止樹脂部連絡部36が誤って断線することを回避するのに適している。
As shown in FIG. 2, the first
封止樹脂部連絡部36が第1封止樹脂部61と第2封止樹脂部62とに挟まれていることにより、封止樹脂部連絡部36の断線などをより確実に防止することができる。
Since the sealing resin
本発明に係る電子装置は、上述した実施形態に限定されるものではない。本発明に係る電子装置の各部の具体的な構成は、種々に設計変更自在である。 The electronic device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the electronic device according to the present invention can be varied in design in various ways.
A1〜A3 電子装置
1 基板
111 主面
112 裏面
14 素子配置用凹部
142 素子配置用凹部底面
141 素子配置用凹部側面
15 発光素子配置用凹部
152 発光素子配置用凹部底面
151 発光素子配置用凹部側面
2 絶縁層
21 凹部内面絶縁部
24 裏面絶縁部
26 主面絶縁部
3 導電層
31 シード層
32 メッキ層
33 素子配置用凹部パッド
36 封止樹脂部連絡部
37 シールチップ側面連絡部
38 主面側連絡部
39 発光素子配置用凹部側面連絡部
341 シールチップ電極パッド
343 主面電極パッド
4 シールチップ
41 シールチップ主面
42 シールシップ裏面
43 シールチップ側面
44 シールチップシールド層
45 接合層
46 開口
6 封止樹脂部
61 第1封止樹脂部
611 開口
62 第2封止樹脂部
621 開口
63 発光素子封止樹脂部
64 第1発光素子封止樹脂部
65 第2発光素子封止樹脂部
71 電子素子
711 電極
712 受光部
719 接合層
72 発光素子
721 電極
8 回路基板
81 実装パターン
82 ハンダ
83 開口
A1 to
Claims (40)
前記基板に配置された電子素子と、
前記電子素子に導通する導電層と、を備えた電子装置であって、
前記基板には、前記主面から凹む素子配置用凹部が形成されており、
前記素子配置用凹部には、前記電子素子が配置されており、
前記電子素子の少なくとも一部を覆う封止樹脂部を備え、
前記電子素子は、前記主面が向く側に位置する電極を有しており、
前記導電層は、前記電子素子の前記電極に導通し、且つ前記封止樹脂部に支持された封止樹脂部連絡部を有しており、
前記主面が向く側に位置し、且つ前記導電層に導通する電極パッドを備えることを特徴とする、電子装置。 A substrate having a main surface and a back surface facing opposite sides in the thickness direction, and made of a semiconductor material;
An electronic element disposed on the substrate;
An electronic device comprising a conductive layer conducting to the electronic element,
The substrate is formed with a concave portion for element arrangement that is recessed from the main surface,
The electronic element is arranged in the concave portion for element arrangement,
A sealing resin portion covering at least a part of the electronic element;
The electronic element has an electrode located on the side to which the main surface faces,
The conductive layer is electrically connected to the electrode of the electronic element, and has a sealing resin portion communication portion supported by the sealing resin portion,
An electronic device comprising an electrode pad positioned on a side to which the main surface faces and conducting to the conductive layer.
前記電子素子は、前記素子配置用凹部底面に配置されている、請求項1に記載の電子装置。 The element placement recess has an element placement recess bottom surface facing the thickness direction,
The electronic device according to claim 1, wherein the electronic element is disposed on a bottom surface of the element disposing recess.
前記導電層は、前記シールチップ側面に形成されたシールチップ側面連絡部を含む、請求項18ないし23のいずれかに記載の電子装置。 The seal chip has a seal chip side surface that is inclined so as to be located inward in the thickness direction view from the back surface of the seal chip toward the main surface of the seal chip.
The electronic device according to any one of claims 18 to 23, wherein the conductive layer includes a seal chip side surface connecting portion formed on a side surface of the seal chip.
前記発光素子配置用凹部に、発光素子が配置されている、請求項12ないし29のいずれかに記載の電子装置。 The substrate has a light emitting element disposition recess that is recessed from the main surface, different from the element disposition recess where the electronic element as the light receiving element is disposed.
30. The electronic device according to claim 12, wherein a light emitting element is disposed in the light emitting element disposing recess.
前記発光は、前記発光素子配置用凹部底面に配置されている、請求項31に記載の電子装置。 The light emitting element disposition recess has a light emitting element disposition recess bottom surface facing the thickness direction,
32. The electronic device according to claim 31, wherein the light emission is disposed on the bottom surface of the light emitting element disposing recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019135A JP2016143783A (en) | 2015-02-03 | 2015-02-03 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019135A JP2016143783A (en) | 2015-02-03 | 2015-02-03 | Electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016143783A true JP2016143783A (en) | 2016-08-08 |
Family
ID=56570769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015019135A Pending JP2016143783A (en) | 2015-02-03 | 2015-02-03 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016143783A (en) |
-
2015
- 2015-02-03 JP JP2015019135A patent/JP2016143783A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9585254B2 (en) | Electronic device | |
JP4910220B1 (en) | LED module device and manufacturing method thereof | |
KR101149645B1 (en) | Optocoupler devices | |
KR20120060469A (en) | Light emitting device package and method thereof | |
JPWO2008123020A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI605280B (en) | Electronic module | |
JP2014179476A (en) | Module and manufacturing method thereof | |
JP2017041467A (en) | Optical semiconductor device | |
TW201322433A (en) | A structure of image sensor package and manufacturing method thereof | |
JP2008166381A (en) | Semiconductor device and manufacturing method therefor | |
JP6736260B2 (en) | Semiconductor light emitting device | |
JP2013045943A (en) | Semiconductor light-emitting device and manufacturing method of the same | |
JP2015192095A (en) | Led light-emitting device and method of manufacturing led light-emitting device | |
JP2007242813A (en) | Semiconductor device and its manufacturing method | |
JP2005269627A (en) | Semiconductor relay device and manufacturing method of wiring board thereof | |
JP2014164110A (en) | Optical communication module and method for manufacturing the same | |
JP2017143126A (en) | Electronic apparatus and light-emitting/receiving device | |
US10163775B2 (en) | Electronic device | |
JP2016157901A (en) | Electronic device | |
JP7299121B2 (en) | Circuit boards, electronic components and electronic modules | |
JP2016143783A (en) | Electronic device | |
JP6622583B2 (en) | Wiring board and electronic device | |
CN116425111B (en) | Packaging method and packaging structure of sensor chip | |
JP2018206797A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2016139729A (en) | Electronic device and method of manufacturing electronic device |