JP2016143783A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
JP2016143783A
JP2016143783A JP2015019135A JP2015019135A JP2016143783A JP 2016143783 A JP2016143783 A JP 2016143783A JP 2015019135 A JP2015019135 A JP 2015019135A JP 2015019135 A JP2015019135 A JP 2015019135A JP 2016143783 A JP2016143783 A JP 2016143783A
Authority
JP
Japan
Prior art keywords
electronic device
light emitting
main surface
sealing resin
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015019135A
Other languages
Japanese (ja)
Inventor
勇 西村
Isamu Nishimura
勇 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015019135A priority Critical patent/JP2016143783A/en
Publication of JP2016143783A publication Critical patent/JP2016143783A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156Side view

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device capable of appropriately exhibiting a function of an electronic element.SOLUTION: An electronic device A1 comprises: a substrate 1 that has a principal face 111 and a rear face 112 which face the sides opposite to each other in a thickness direction, and that is made of a semiconductor material; an electronic element 711 arranged on the substrate 1; and a conductive layer 3 conductive with the electronic element 711. The substrate 1 is formed with an element arrangement recessed part 14 recessed from the principal face 111. At the element arrangement recessed part 14, the electronic element 711 is arranged. An encapsulation resin part 6 that covers at least a part of the electronic element 711 is provided. The electronic element 711 has an electrode 711 located at a side to which the principal face 111 faces. The conductive layer 3 has an encapsulation resin part connection part 36 conductive with the electrode 711 of the electronic element 711, and that is supported by the encapsulation resin part 6. A sealing chip electrode pad 341 located at a side to which the principal face 111 faces, and that is conductive with the conductive layer 3 is provided.SELECTED DRAWING: Figure 2

Description

本発明は、電子装置に関する。   The present invention relates to an electronic device.

外部からの電流の入出力に対して特定の機能を果たす電子装置は、様々な形態のものが提案されている。一般的には、この電子装置の機能を果たすために、各々が電気回路の一部を構成する複数の電子素子が内蔵されている。これらの電子素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の電子素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の電子素子は、封止樹脂によって覆われる。封止樹脂は、これらの電子素子や上記リードの一部を保護するためのものである。このような電子装置は、たとえば電子機器の回路基板などに実装されて用いられる。当該電子装置においては、前記電子素子の機能を十分に発揮させることが重要である。なお、電子装置に関する文献としては、特許文献1が挙げられる。   Various types of electronic devices having a specific function with respect to input / output of current from the outside have been proposed. Generally, in order to fulfill the function of this electronic device, a plurality of electronic elements each constituting a part of an electric circuit are incorporated. Metal leads are used for the purpose of supporting these electronic elements and conducting them. The number, shape and size of the leads are determined according to the function, shape and size of the plurality of electronic elements. The plurality of electronic elements mounted on the leads are covered with a sealing resin. The sealing resin is for protecting these electronic elements and part of the leads. Such an electronic device is used by being mounted on a circuit board of an electronic device, for example. In the electronic device, it is important that the function of the electronic element is sufficiently exhibited. Note that Patent Document 1 is cited as a document related to the electronic device.

特開2012−99673号公報JP 2012-99673 A

本発明は、上記した事情のもとで考え出されたものであって、電子素子の機能をより適切に発揮させることが可能な電子装置を提供することをその課題とする。   The present invention has been conceived under the circumstances described above, and an object of the present invention is to provide an electronic device capable of more appropriately exerting the function of the electronic element.

本発明によって提供される電子装置は、厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、前記基板に配置された電子素子と、前記電子素子に導通する導電層と、を備えた電子装置であって、前記基板には、前記主面から凹む素子配置用凹部が形成されており、前記素子配置用凹部には、前記電子素子が配置されており、前記電子素子の少なくとも一部を覆う封止樹脂部を備え、前記電子素子は、前記主面が向く側に位置する電極を有しており、前記導電層は、前記電子素子の前記電極に導通し、且つ前記封止樹脂部に支持された封止樹脂部連絡部を有しており、前記主面が向く側に位置し、且つ前記導電層に導通する電極パッドを備えることを特徴としている。   An electronic device provided by the present invention has a main surface and a back surface that face opposite sides in the thickness direction, and is electrically connected to a substrate made of a semiconductor material, an electronic element disposed on the substrate, and the electronic element. An electronic device comprising a conductive layer, wherein the substrate is provided with an element placement recess that is recessed from the main surface, and the element placement recess is provided with the electronic element, A sealing resin portion covering at least a part of the electronic element, the electronic element having an electrode positioned on a side facing the main surface, and the conductive layer being electrically connected to the electrode of the electronic element; And having an encapsulating resin portion communication portion supported by the encapsulating resin portion, and having an electrode pad located on the side facing the main surface and conducting to the conductive layer. .

本発明の好ましい実施の形態においては、前記素子配置用凹部は、前記厚さ方向を向く素子配置用凹部底面を有しており、前記電子素子は、前記素子配置用凹部底面に配置されている。   In a preferred embodiment of the present invention, the element arrangement recess has an element arrangement recess bottom surface facing the thickness direction, and the electronic element is arranged on the element arrangement recess bottom surface. .

本発明の好ましい実施の形態においては、前記素子配置用凹部は、前記素子配置用凹部底面から起立する素子配置用凹部側面を有する。   In a preferred embodiment of the present invention, the element placement recess has an element placement recess side surface that stands up from the element placement recess bottom surface.

本発明の好ましい実施の形態においては、前記素子配置用凹部底面は、前記厚さ方向に直交する面である。   In a preferred embodiment of the present invention, the bottom surface of the element placement recess is a surface orthogonal to the thickness direction.

本発明の好ましい実施の形態においては、前記素子配置用凹部側面は、前記厚さ方向に対し傾斜している。   In a preferred embodiment of the present invention, the side surface of the element placement recess is inclined with respect to the thickness direction.

本発明の好ましい実施の形態においては、前記素子配置用凹部底面に対する前記素子配置用凹部側面の角度は、55度である。   In a preferred embodiment of the present invention, an angle of the element placement recess side surface with respect to the element placement recess bottom surface is 55 degrees.

本発明の好ましい実施の形態においては、前記基板は、半導体材料の単結晶よりなる。   In a preferred embodiment of the present invention, the substrate is made of a single crystal of a semiconductor material.

本発明の好ましい実施の形態においては、前記半導体材料は、Siである。   In a preferred embodiment of the present invention, the semiconductor material is Si.

本発明の好ましい実施の形態においては、前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である。   In a preferred embodiment of the present invention, the main surface and the back surface are orthogonal to the thickness direction of the substrate and are flat.

本発明の好ましい実施の形態においては、前記主面は、(100)面である。   In a preferred embodiment of the present invention, the main surface is a (100) surface.

本発明の好ましい実施の形態においては、前記素子配置用凹部側面は、前記主面に繋がっている。   In a preferred embodiment of the present invention, the side surface of the recess for element arrangement is connected to the main surface.

本発明の好ましい実施の形態においては、前記電子素子は、受光部を有し、且つ受けた光に応じた電気信号を出力する光電変換機能を果たす受光素子である。   In a preferred embodiment of the present invention, the electronic element is a light receiving element having a light receiving portion and performing a photoelectric conversion function of outputting an electric signal corresponding to the received light.

本発明の好ましい実施の形態においては、前記封止樹脂部は、前記素子配置用凹部底面および前記電子素子の少なくとも一部ずつを覆う第1封止樹脂部と、前記受光部を覆い且つ前記光電変換機能の対象である波長の光を透過させる第2封止樹脂部と、を有する。   In a preferred embodiment of the present invention, the sealing resin portion includes a first sealing resin portion that covers at least a part of the bottom surface of the element placement recess and the electronic element, covers the light receiving portion, and And a second sealing resin portion that transmits light having a wavelength that is an object of the conversion function.

本発明の好ましい実施の形態においては、前記第1封止樹脂部は、前記素子配置用凹部側面の少なくとも一部を覆っている。   In a preferred embodiment of the present invention, the first sealing resin portion covers at least a part of the side surface of the element placement recess.

本発明の好ましい実施の形態においては、前記導電層の前記封止樹脂部連絡部は、前記第1封止樹脂部と前記第2封止樹脂部との間に挟まれている。   In a preferred embodiment of the present invention, the sealing resin portion connecting portion of the conductive layer is sandwiched between the first sealing resin portion and the second sealing resin portion.

本発明の好ましい実施の形態においては、前記第2封止樹脂部は、前記厚さ方向視において前記素子配置用凹部から前記主面にわたる領域に形成されている。   In a preferred embodiment of the present invention, the second sealing resin portion is formed in a region extending from the element placement recess to the main surface in the thickness direction view.

本発明の好ましい実施の形態においては、前記第2封止樹脂部の前記主面と同じ側を向く面は、平坦である。   In preferable embodiment of this invention, the surface which faces the same side as the said main surface of the said 2nd sealing resin part is flat.

本発明の好ましい実施の形態においては、前記厚さ方向において前記素子配置用凹部とは反対側を向くシールチップ主面と、該シールチップ主面とは反対側を向くシールチップ裏面とを有するとともに、前記主面側において前記素子配置用凹部の少なくとも一部を覆うシールチップを備える。   In a preferred embodiment of the present invention, there is provided a seal chip main surface facing the opposite side to the element arrangement recess in the thickness direction, and a seal chip back surface facing the opposite side of the seal chip main surface. And a seal chip that covers at least a part of the concave portion for element arrangement on the main surface side.

本発明の好ましい実施の形態においては、前記シールチップは、Siからなる。   In a preferred embodiment of the present invention, the seal tip is made of Si.

本発明の好ましい実施の形態においては、前記電極パッドは、前記シールチップに設けられたシールチップ電極パッドである。   In a preferred embodiment of the present invention, the electrode pad is a seal chip electrode pad provided on the seal chip.

本発明の好ましい実施の形態においては、前記シールチップ電極パッドは、前記シールチップ主面に設けられている。   In a preferred embodiment of the present invention, the seal chip electrode pad is provided on the seal chip main surface.

本発明の好ましい実施の形態においては、前記シールチップは、厚さ方向視において前記電子素子の前記受光部を内包する開口を有する。   In a preferred embodiment of the present invention, the seal chip has an opening that encloses the light receiving portion of the electronic element when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記シールチップは、前記第2封止樹脂部に接合されている。   In a preferred embodiment of the present invention, the seal chip is bonded to the second sealing resin portion.

本発明の好ましい実施の形態においては、前記シールチップは、前記シールチップ裏面から前記シールチップ主面に向かうほど前記厚さ方向視において内方に位置するように傾いたシールチップ側面を有しており、前記導電層は、前記シールチップ側面に形成されたシールチップ側面連絡部を含む。   In a preferred embodiment of the present invention, the seal chip has a seal chip side surface that is inclined so as to be located inward in the thickness direction view from the back surface of the seal chip toward the main surface of the seal chip. The conductive layer includes a seal chip side surface connecting portion formed on the side surface of the seal chip.

本発明の好ましい実施の形態においては、前記シールチップ側面連絡部は、前記主面の端縁に到達している。   In a preferred embodiment of the present invention, the seal tip side surface connecting portion reaches the edge of the main surface.

本発明の好ましい実施の形態においては、前記導電層は、前記基板の前記主面に形成された主面側連絡部を含む。   In a preferred embodiment of the present invention, the conductive layer includes a main surface side connecting portion formed on the main surface of the substrate.

本発明の好ましい実施の形態においては、前記電極パッドは、前記主面に設けられた主面電極パッドである。   In a preferred embodiment of the present invention, the electrode pad is a main surface electrode pad provided on the main surface.

本発明の好ましい実施の形態においては、前記導電層は、前記基板の前記主面に形成された主面側連絡部を含む。   In a preferred embodiment of the present invention, the conductive layer includes a main surface side connecting portion formed on the main surface of the substrate.

本発明の好ましい実施の形態においては、前記主面電極パッドは、前記主面側連絡部上に形成されている。   In a preferred embodiment of the present invention, the main surface electrode pad is formed on the main surface side connecting portion.

本発明の好ましい実施の形態においては、前記基板は、前記受光素子としての前記電子素子が配置された前記素子配置用凹部とは別の、前記主面から凹む発光素子配置用凹部を有しており、前記発光素子配置用凹部に、発光素子が配置されている。   In a preferred embodiment of the present invention, the substrate has a light emitting element disposition recess that is recessed from the main surface, different from the element disposition recess where the electronic element as the light receiving element is disposed. A light emitting element is disposed in the light emitting element disposing recess.

本発明の好ましい実施の形態においては、前記発光素子は、前記光電変換機能の対象である波長の光を発する。   In preferable embodiment of this invention, the said light emitting element emits the light of the wavelength which is the object of the said photoelectric conversion function.

本発明の好ましい実施の形態においては、前記発光素子配置用凹部は、前記厚さ方向を向く発光素子配置用凹部底面を有しており、前記発光は、前記発光素子配置用凹部底面に配置されている。   In a preferred embodiment of the present invention, the light emitting element arrangement recess has a light emitting element arrangement recess bottom surface facing the thickness direction, and the light emission is arranged on the light emitting element arrangement recess bottom surface. ing.

本発明の好ましい実施の形態においては、前記発光素子配置用凹部は、前記発光素子配置用凹部底面から起立する発光素子配置用凹部側面を有する。   In a preferred embodiment of the present invention, the light emitting element placement recess has a light emitting element placement recess side surface that stands up from the light emitting element placement recess bottom surface.

本発明の好ましい実施の形態においては、 前記発光素子配置用凹部底面は、前記厚さ方向に直交する面である。   In a preferred embodiment of the present invention, the bottom surface of the concave portion for light emitting element arrangement is a surface orthogonal to the thickness direction.

本発明の好ましい実施の形態においては、前記発光素子配置用凹部側面は、前記厚さ方向に対し傾斜している。   In a preferred embodiment of the present invention, the side surface of the concave portion for arranging a light emitting element is inclined with respect to the thickness direction.

本発明の好ましい実施の形態においては、前記発光素子配置用凹部底面に対する前記発光素子配置用凹部側面の角度は、55度である。   In a preferred embodiment of the present invention, an angle of the light emitting element disposition recess side surface with respect to the light emitting element disposition recess bottom surface is 55 degrees.

本発明の好ましい実施の形態においては、前記導電層は、前記発光素子配置用凹部側面に形成された発光素子配置用凹部側面連絡部を有する。   In a preferred embodiment of the present invention, the conductive layer has a light emitting element arrangement concave side surface connecting portion formed on the light emitting element arrangement concave side surface.

本発明の好ましい実施の形態においては、前記発光素子配置用凹部に充填され且つ前記発光素子を覆うとともに、前記発光素子からの光を透過させる、発光素子封止樹脂部を備える。   In a preferred embodiment of the present invention, a light emitting element sealing resin portion is provided which fills the light emitting element disposing recess and covers the light emitting element and transmits light from the light emitting element.

本発明の好ましい実施の形態においては、前記発光素子封止樹脂部は、前記発光素子を直接覆う第1発光素子封止樹脂部と、該第1発光素子封止樹脂部に対して前記主面が向く側に設けられた第2発光素子封止樹脂部と、を有する。   In a preferred embodiment of the present invention, the light emitting element sealing resin portion includes a first light emitting element sealing resin portion that directly covers the light emitting element, and the main surface with respect to the first light emitting element sealing resin portion. And a second light emitting element sealing resin portion provided on the side facing.

本発明の好ましい実施の形態においては、前記第2発光素子封止樹脂部の前記主面と同じ側を向く面は、平坦である。   In preferable embodiment of this invention, the surface which faces the same side as the said main surface of the said 2nd light emitting element sealing resin part is flat.

本発明によれば、本実施形態によれば、前記素子配置用凹部に前記電子素子を配置することにより、前記電子素子をより確実に保護することができる。前記主面が向く側に配置された前記電子素子の前記電極は、前記封止樹脂部連絡部を介して、適切に前記電極パッドへと導通される。したがって、前記電子素子の機能をより適切に発揮させることができる。   According to the present invention, according to the present embodiment, the electronic element can be more reliably protected by arranging the electronic element in the element arranging recess. The electrode of the electronic element disposed on the side where the main surface faces is appropriately conducted to the electrode pad via the sealing resin portion connecting portion. Therefore, the function of the electronic element can be more appropriately exhibited.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第1実施形態に基づく電子装置を示す平面図である。It is a top view which shows the electronic device based on 1st Embodiment of this invention. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line | wire of FIG. 図1の電子装置を示す要部拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a main part showing the electronic device of FIG. 1. 図1の電子装置を示す要部断面図である。It is principal part sectional drawing which shows the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 図1の電子装置の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the electronic device of FIG. 本発明の第2実施形態に基づく電子装置を示す平面図である。It is a top view which shows the electronic device based on 2nd Embodiment of this invention. 図15のXVI−XVI線に沿う断面図である。It is sectional drawing which follows the XVI-XVI line | wire of FIG. 図15のXVII−XVII線に沿う断面図である。It is sectional drawing which follows the XVII-XVII line of FIG. 本発明の第3実施形態に基づく電子装置を示す断面図である。It is sectional drawing which shows the electronic device based on 3rd Embodiment of this invention.

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。   Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.

図1〜図4は、本発明の第1実施形態に基づく電子装置を示している。本実施形態の電子装置A1は、基板1、絶縁層2、導電層3、シールチップ4、シールチップ電極パッド341、封止樹脂部6および電子素子71を備えている。図1は、電子装置A1を示す平面図である。図2は、図1のII−II線に沿う断面図である。図3は、電子装置A1を示す要部拡大断面図である。図4は、電子装置A1を示す要部断面図である。   1 to 4 show an electronic device according to a first embodiment of the present invention. The electronic device A1 of this embodiment includes a substrate 1, an insulating layer 2, a conductive layer 3, a seal chip 4, a seal chip electrode pad 341, a sealing resin portion 6, and an electronic element 71. FIG. 1 is a plan view showing the electronic apparatus A1. 2 is a cross-sectional view taken along line II-II in FIG. FIG. 3 is an enlarged cross-sectional view of a main part showing the electronic device A1. FIG. 4 is a cross-sectional view of a main part showing the electronic device A1.

基板1は、半導体材料の単結晶よりなる。本実施形態においては、基板1は、Si単結晶からなる。基板1の材質は、Siに限定されず、たとえば、SiCであってもよい。基板1の厚さは、たとえば、200〜550μmである。基板1には、電子素子71が配置されている。   The substrate 1 is made of a single crystal of a semiconductor material. In the present embodiment, the substrate 1 is made of Si single crystal. The material of the board | substrate 1 is not limited to Si, For example, SiC may be sufficient. The thickness of the substrate 1 is, for example, 200 to 550 μm. An electronic element 71 is disposed on the substrate 1.

基板1は、主面111と、裏面112と、を有する。   The substrate 1 has a main surface 111 and a back surface 112.

主面111は、厚さ方向の一方を向く。主面111は平坦である。主面111は厚さ方向に直交する。主面111は、(100)面、あるいは、(110)面である。本実施形態では、主面111は、(100)面である。   The main surface 111 faces one side in the thickness direction. The main surface 111 is flat. The main surface 111 is orthogonal to the thickness direction. The main surface 111 is a (100) plane or a (110) plane. In the present embodiment, the main surface 111 is a (100) plane.

裏面112は、厚さ方向の他方を向く。すなわち、裏面112および主面111は互いに反対側を向く。裏面112は平坦である。裏面112は厚さ方向に直交する。   The back surface 112 faces the other side in the thickness direction. That is, the back surface 112 and the main surface 111 face opposite to each other. The back surface 112 is flat. The back surface 112 is orthogonal to the thickness direction.

基板1には、素子配置用凹部14が形成されている。   The substrate 1 is provided with a recess 14 for element arrangement.

素子配置用凹部14は、主面111から凹んでいる。素子配置用凹部14には、電子素子71が配置されている。素子配置用凹部14の深さ(主面111と後述の素子配置用凹部底面142との、厚さ方向における離間寸法)は、たとえば、100〜300μmである。素子配置用凹部14は、厚さ方向視において矩形状である。素子配置用凹部14の形状は、主面111として(100)面を採用したことに依存している。   The element placement recess 14 is recessed from the main surface 111. An electronic element 71 is disposed in the element disposition recess 14. The depth of the element placement recess 14 (the separation dimension in the thickness direction between the main surface 111 and the element placement recess bottom 142 described later) is, for example, 100 to 300 μm. The element placement recess 14 has a rectangular shape when viewed in the thickness direction. The shape of the element placement recess 14 depends on the adoption of the (100) plane as the main surface 111.

素子配置用凹部14は、素子配置用凹部側面141および素子配置用凹部底面142を有している。   The element placement recess 14 has an element placement recess side surface 141 and an element placement recess bottom surface 142.

素子配置用凹部底面142は、基板1の厚さ方向において主面111と同じ側を向く。素子配置用凹部底面142は、厚さ方向視において矩形状である。素子配置用凹部底面142には、電子素子71が配置されている。素子配置用凹部底面142は、厚さ方向に直交する面である。   The element placement recess bottom surface 142 faces the same side as the main surface 111 in the thickness direction of the substrate 1. The element placement recess bottom surface 142 has a rectangular shape when viewed in the thickness direction. An electronic element 71 is arranged on the element arrangement recess bottom surface 142. The element placement recess bottom surface 142 is a surface orthogonal to the thickness direction.

素子配置用凹部側面141は、素子配置用凹部底面142から起立する。素子配置用凹部側面141は、素子配置用凹部底面142につながっている。素子配置用凹部側面141は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部側面141の角度は、55度である。これは、主面111として(100)面を採用したことに由来している。素子配置用凹部側面141は、4つの平坦面を有している。   The element arrangement recess side surface 141 rises from the element arrangement recess bottom surface 142. The element arrangement recess side surface 141 is connected to the element arrangement recess bottom surface 142. The element arrangement concave side surface 141 is inclined with respect to the thickness direction. The angle of the element placement recess side surface 141 with respect to the plane orthogonal to the thickness direction is 55 degrees. This is because the (100) plane is adopted as the main surface 111. The element arrangement recess side surface 141 has four flat surfaces.

絶縁層2は、導電層3と基板1との間に介在している。絶縁層2の厚さは、たとえば0.1〜1.0μm程度である。絶縁層2は、たとえば、SiO2あるいはSiNよりなる。 The insulating layer 2 is interposed between the conductive layer 3 and the substrate 1. The thickness of the insulating layer 2 is, for example, about 0.1 to 1.0 μm. The insulating layer 2 is made of, for example, SiO 2 or SiN.

絶縁層2は、凹部内面絶縁部21、主面絶縁部26および裏面側絶縁部24を有する。   The insulating layer 2 has a recessed inner surface insulating part 21, a main surface insulating part 26, and a back surface side insulating part 24.

凹部内面絶縁部21は、基板1の素子配置用凹部14に形成されている。本実施形態では、凹部内面絶縁部21は、素子配置用凹部側面141および素子配置用凹部底面142のすべてに形成されている。凹部内面絶縁部21は、たとえば熱酸化によって形成されている。凹部内面絶縁部21は、たとえば、SiO2よりなる。 The recess inner surface insulating portion 21 is formed in the element placement recess 14 of the substrate 1. In the present embodiment, the concave portion inner surface insulating portion 21 is formed on all of the element arrangement concave side surface 141 and the element arrangement concave bottom surface 142. The recess inner surface insulating portion 21 is formed by, for example, thermal oxidation. The recess inner surface insulating portion 21 is made of, for example, SiO 2 .

主面絶縁部26の少なくとも一部は、基板1の主面111に形成されている。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。主面絶縁部26は、熱酸化によって形成されている。主面絶縁部26は、たとえば、SiO2よりなる。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。 At least a part of the main surface insulating portion 26 is formed on the main surface 111 of the substrate 1. In the present embodiment, the main surface insulating part 26 covers the entire main surface 111. The main surface insulating part 26 is formed by thermal oxidation. Main surface insulating portion 26 is made of, for example, SiO 2 . In the present embodiment, the main surface insulating part 26 covers the entire main surface 111.

裏面側絶縁部24の少なくとも一部は、基板1の裏面112に形成されている。本実施形態においては、は、主面111のすべてを覆っている。裏面側絶縁部24は、熱酸化によって形成されている。裏面側絶縁部24は、たとえば、SiO2よりなる。本実施形態においては、裏面側絶縁部24は、裏面112のすべてを覆っている。 At least a part of the back surface side insulating portion 24 is formed on the back surface 112 of the substrate 1. In this embodiment, covers all of the main surface 111. The back surface side insulating part 24 is formed by thermal oxidation. The back side insulating part 24 is made of, for example, SiO 2 . In the present embodiment, the back surface side insulating portion 24 covers the entire back surface 112.

シールチップ4は、厚さ方向において主面111と同じ側を向くシールチップ主面41およびシールチップ主面41とは反対側を向くシールチップ裏面42を有している。シールチップ4は、主面111側において素子配置用凹部14の少なくとも一部を覆っている。本実施形態においては、シールチップ4は、素子配置用凹部14の外縁のすべてを覆っている。シールチップ4は、たとえばSiからなる。また、シールチップ4には、電子装置A1の機能の一部を果たす集積回路が作りこまれていてもよい。   The seal chip 4 has a seal chip main surface 41 facing the same side as the main surface 111 in the thickness direction and a seal chip back surface 42 facing the opposite side to the seal chip main surface 41. The seal chip 4 covers at least a part of the element placement recess 14 on the main surface 111 side. In the present embodiment, the seal chip 4 covers all the outer edges of the element placement recess 14. The seal tip 4 is made of Si, for example. The seal chip 4 may be integrated with an integrated circuit that performs a part of the function of the electronic device A1.

シールチップ4は、シールチップ側面43を有する。シールチップ側面43は、シールチップ裏面42からシールチップ主面41に向かうほど厚さ方向視において内方に位置するように傾いている。シールチップ主面41およびシールチップ裏面42が(100)面である場合シールチップ側面43がシールチップ主面41またはシールチップ裏面42となす角度は、55度である。シールチップ4は、主面111に接合層45によって接合されている。接合層45は、導電性材料でも絶縁性材料であってもよい。   The seal tip 4 has a seal tip side surface 43. The seal chip side surface 43 is inclined so as to be located inward in the thickness direction view from the seal chip back surface 42 toward the seal chip main surface 41. When the seal chip main surface 41 and the seal chip back surface 42 are (100) surfaces, the angle formed between the seal chip side surface 43 and the seal chip main surface 41 or the seal chip back surface 42 is 55 degrees. The seal chip 4 is bonded to the main surface 111 with a bonding layer 45. The bonding layer 45 may be a conductive material or an insulating material.

シールチップ4は、開口46を有している。開口46は、シールチップ4を貫通している。図1に示すように、開口46は、厚さ方向視において後述する電子素子71の受光部712を内包している。本実施形態においては、開口46は、厚さ方向視矩形状である。   The seal tip 4 has an opening 46. The opening 46 passes through the seal chip 4. As shown in FIG. 1, the opening 46 includes a light receiving portion 712 of an electronic element 71 described later in the thickness direction view. In the present embodiment, the opening 46 has a rectangular shape as viewed in the thickness direction.

シールチップ4の厚さは、電子素子71を適切に保護しうる厚さであればよい。また、シールチップ4の厚さは、基板1の厚さが固定されている場合に、電子装置A1全体の厚さを調整することを目的として設定されてもよい。   The thickness of the sealing chip 4 may be a thickness that can appropriately protect the electronic element 71. Further, the thickness of the seal chip 4 may be set for the purpose of adjusting the thickness of the entire electronic device A1 when the thickness of the substrate 1 is fixed.

導電層3は、電子素子71に導通する。導電層3は、電子素子71に入出力する電流経路を構成するためのものである。導電層3は、基板1、封止樹脂部6およびシールチップ4に形成されている。   The conductive layer 3 is electrically connected to the electronic element 71. The conductive layer 3 is for configuring a current path that inputs and outputs to the electronic element 71. The conductive layer 3 is formed on the substrate 1, the sealing resin portion 6, and the seal chip 4.

導電層3は、シード層31およびメッキ層32を含む。   The conductive layer 3 includes a seed layer 31 and a plating layer 32.

シード層31は、所望のメッキ層32を形成するためのいわゆる下地層である。シード層31は、基板1とメッキ層32との間に介在している。シード層31は、たとえばCuよりなる。シード層31は、たとえばスパッタリングによって形成される。シード層31の厚さは、たとえば、1μm以下である。   The seed layer 31 is a so-called underlayer for forming a desired plating layer 32. The seed layer 31 is interposed between the substrate 1 and the plating layer 32. The seed layer 31 is made of Cu, for example. The seed layer 31 is formed by sputtering, for example. The thickness of the seed layer 31 is, for example, 1 μm or less.

メッキ層32は、シード層31を利用した電解めっきによって形成される。メッキ層32は、たとえばCuあるいはTi、Ni、Cuなどが積層された層よりなる。メッキ層32の厚さは、たとえば3〜10μm程度である。メッキ層32の厚さは、シード層31の厚さよりも厚い。   The plating layer 32 is formed by electrolytic plating using the seed layer 31. The plating layer 32 is made of, for example, a layer in which Cu, Ti, Ni, Cu, or the like is laminated. The thickness of the plating layer 32 is, for example, about 3 to 10 μm. The plating layer 32 is thicker than the seed layer 31.

導電層3は、封止樹脂部連絡部36、シールチップ側面連絡部37および主面側連絡部38を含む。   The conductive layer 3 includes a sealing resin portion connecting portion 36, a seal chip side surface connecting portion 37, and a main surface side connecting portion 38.

封止樹脂部連絡部36は、封止樹脂部6に支持されている。封止樹脂部連絡部36は、後述する電子素子71の電極711に導通しており、本実施形態においては、電極711に繋がっている。封止樹脂部連絡部36は、厚さ方向視において電子素子71から素子配置用凹部14の端縁にわたる領域に形成されている。封止樹脂部連絡部36は、後述する封止樹脂部6の第1封止樹脂部61と第2封止樹脂部62とに挟まれている。   The sealing resin part communication part 36 is supported by the sealing resin part 6. The sealing resin part communication part 36 is electrically connected to an electrode 711 of an electronic element 71 described later, and is connected to the electrode 711 in the present embodiment. The sealing resin portion communication portion 36 is formed in a region extending from the electronic element 71 to the edge of the element placement recess 14 in the thickness direction view. The sealing resin part communication part 36 is sandwiched between a first sealing resin part 61 and a second sealing resin part 62 of the sealing resin part 6 described later.

シールチップ側面連絡部37は、シールチップ4のシールチップ側面43に形成されており、導電層3のうちシールチップ4のシールチップ主面41に形成された部分と主面側連絡部38とを連絡している。また、本実施形態においては、シールチップ側面連絡部37は、主面111の端縁に到達している。シールチップ側面連絡部37は、シード層31およびメッキ層32によって構成されているが、これ以外の層構造であってもよい。   The seal chip side surface connecting portion 37 is formed on the seal chip side surface 43 of the seal chip 4, and the portion of the conductive layer 3 formed on the seal chip main surface 41 of the seal chip 4 and the main surface side connecting portion 38 are connected. I'm in touch. Further, in the present embodiment, the seal chip side surface connecting portion 37 reaches the end edge of the main surface 111. The seal chip side surface connecting portion 37 is configured by the seed layer 31 and the plating layer 32, but may have a layer structure other than this.

主面側連絡部38は、主面111に形成されており、封止樹脂部連絡部36とシールチップ側面連絡部37とを連絡している。また、本実施形態においては、主面側連絡部38の大部分が、シールチップ4によって覆われている。主面側連絡部38とシールチップ4との導通が好ましくない場合、接合層45は、絶縁材料が選択される。   The main surface side communication portion 38 is formed on the main surface 111 and connects the sealing resin portion communication portion 36 and the seal chip side surface communication portion 37. In the present embodiment, most of the main surface side communication portion 38 is covered with the seal chip 4. In the case where conduction between the main surface side connecting portion 38 and the seal chip 4 is not preferable, an insulating material is selected for the bonding layer 45.

シールチップ電極パッド341は、シールチップ4のシールチップ主面41に形成されている。シールチップ電極パッド341は、導電層3に接しており、且つ、電子素子71に導通している。シールチップ電極パッド341は、たとえばシールチップ4のシールチップ主面41に近い順に、Ni層、Pd層、およびAu層が積層された構造となっている。本実施形態では、シールチップ電極パッド341は矩形状である。   The seal tip electrode pad 341 is formed on the seal tip main surface 41 of the seal tip 4. The seal chip electrode pad 341 is in contact with the conductive layer 3 and is electrically connected to the electronic element 71. The seal chip electrode pad 341 has a structure in which, for example, a Ni layer, a Pd layer, and an Au layer are stacked in the order close to the seal chip main surface 41 of the seal chip 4. In the present embodiment, the seal chip electrode pad 341 has a rectangular shape.

電子素子71は、素子配置用凹部底面142に搭載されている。本実施形態においては、電子素子71は、受光素子として構成されており、複数の電極711および受光部712を有する。複数の電極711および受光部712は、電子素子71のうち主面111が向く側の部位に設けられている。複数の電極711は、たとえば電子素子71からの電気信号を外部に出力するためのものである。受光部712は、光電変換機能において光を受ける部位である。   The electronic element 71 is mounted on the element arrangement recess bottom surface 142. In the present embodiment, the electronic element 71 is configured as a light receiving element, and includes a plurality of electrodes 711 and a light receiving unit 712. The plurality of electrodes 711 and the light receiving portion 712 are provided in a portion of the electronic element 71 on the side where the main surface 111 faces. The plurality of electrodes 711 are, for example, for outputting an electrical signal from the electronic element 71 to the outside. The light receiving unit 712 is a part that receives light in the photoelectric conversion function.

封止樹脂部6は、電子素子71の少なくとも一部を覆う。本実施形態においては、封止樹脂部6は、第1封止樹脂部61および第2封止樹脂部62を有する。第1封止樹脂部61は、素子配置用凹部底面142および電子素子71の少なくとも一部ずつを覆う。また、第1封止樹脂部61は、素子配置用凹部側面141の少なくとも一部を覆っている。本実施形態においては、第1封止樹脂部61は、素子配置用凹部底面142のほぼすべて、素子配置用凹部側面141のほぼすべて、および電子素子71のうち複数の電極711および受光部712以外のほぼすべてを覆っている。一方、第1封止樹脂部61には、開口611が形成されている。開口611は、複数の電極711および受光部712を第1封止樹脂部61から露出させている。第1封止樹脂部61の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、および、シリコーン樹脂が挙げられる。第1封止樹脂部61は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂とされている。   The sealing resin portion 6 covers at least a part of the electronic element 71. In the present embodiment, the sealing resin portion 6 includes a first sealing resin portion 61 and a second sealing resin portion 62. The first sealing resin portion 61 covers at least a part of each of the element placement recess bottom surface 142 and the electronic element 71. Further, the first sealing resin portion 61 covers at least a part of the element arrangement recess side surface 141. In the present embodiment, the first sealing resin portion 61 includes substantially all of the element arrangement recess bottom surface 142, almost all of the element arrangement recess side surfaces 141, and the plurality of electrodes 711 and the light receiving portions 712 of the electronic element 71. Covering almost everything. On the other hand, an opening 611 is formed in the first sealing resin portion 61. The opening 611 exposes the plurality of electrodes 711 and the light receiving part 712 from the first sealing resin part 61. Examples of the material of the first sealing resin portion 61 include an epoxy resin, a phenol resin, a polyimide resin, a polybenzoxazole (PBO) resin, and a silicone resin. The first sealing resin portion 61 may be either a translucent resin or a non-translucent resin, but is a non-translucent resin in the present embodiment.

第2封止樹脂部62は、受光部712を覆い且つ電子素子71の光電変換機能の対象である波長の光を透過させる。第2封止樹脂部62は、電子素子71に対して主面111が向く側に位置しており、第1封止樹脂部61に積層されている。また、第2封止樹脂部62は、厚さ方向視において素子配置用凹部14から主面111にわたる領域に形成されている。図2に示すように、第1封止樹脂部61の図中上面と主面111との間には、若干の段差が存在する。一方、第2封止樹脂部62の図中上面、すなわち主面111と同じ側を向く面は、平坦である。第2封止樹脂部62の材質としては、透明なエポキシ樹脂あるいはシリコーン樹脂などが好ましい。   The second sealing resin portion 62 covers the light receiving portion 712 and transmits light having a wavelength that is a target of the photoelectric conversion function of the electronic element 71. The second sealing resin portion 62 is positioned on the side where the main surface 111 faces the electronic element 71 and is stacked on the first sealing resin portion 61. Further, the second sealing resin portion 62 is formed in a region extending from the element disposition recessed portion 14 to the main surface 111 when viewed in the thickness direction. As shown in FIG. 2, there is a slight step between the upper surface of the first sealing resin portion 61 in the drawing and the main surface 111. On the other hand, the upper surface of the second sealing resin portion 62 in the drawing, that is, the surface facing the same side as the main surface 111 is flat. The material of the second sealing resin portion 62 is preferably a transparent epoxy resin or silicone resin.

次に、電子装置A1の製造方法の一例について、図5〜図14を参照しつつ、以下に説明する。   Next, an example of a method for manufacturing the electronic device A1 will be described below with reference to FIGS.

まず、図5に示すように基板1を用意する。基板1は、半導体材料の単結晶からなり、本実施形態においては、Si単結晶からなる。基板1の厚さは、たとえば200〜550μm程度である。基板1は、上述した電子装置A1の基板1を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の電子装置A1を一括して製造する手法を前提としている。1つの電子装置A1を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の電子装置A1を一括して製造する手法が現実的である。なお、図5に示す基板1は、電子装置A1における基板1とは厳密には異なるが、理解の便宜上、いずれの基板についても、基板1として表すものとする。   First, a substrate 1 is prepared as shown in FIG. The substrate 1 is made of a single crystal of a semiconductor material, and in the present embodiment, is made of a Si single crystal. The thickness of the substrate 1 is, for example, about 200 to 550 μm. The substrate 1 is sized to obtain a plurality of substrates 1 of the electronic device A1 described above. That is, the subsequent manufacturing process is based on a technique for manufacturing a plurality of electronic devices A1 in a lump. Although a method of manufacturing one electronic device A1 may be used, in consideration of industrial efficiency, a method of manufacturing a plurality of electronic devices A1 at once is realistic. Although the substrate 1 shown in FIG. 5 is strictly different from the substrate 1 in the electronic device A1, for convenience of understanding, any substrate is represented as the substrate 1.

基板1は、互いに反対側を向く主面111および裏面112を有している。本実施形態においては、主面111として結晶方位が(100)である面、すなわち(100)面を採用する。   The substrate 1 has a main surface 111 and a back surface 112 facing opposite to each other. In the present embodiment, a plane having a crystal orientation (100), that is, a (100) plane is adopted as the main surface 111.

次いで、主面111をたとえば酸化させることによりSiO2からなるマスク層を形成する。このマスク層の厚さは、たとえば0.7〜1.0μm程度である。 Next, a mask layer made of SiO 2 is formed by oxidizing the main surface 111, for example. The thickness of this mask layer is, for example, about 0.7 to 1.0 μm.

次いで、前記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、前記マスク層にたとえば矩形状の開口を形成する。この開口の形状および大きさは、最終的に得ようとする素子配置用凹部14の形状および大きさに応じて設定する。   Next, the mask layer is patterned by etching, for example. Thereby, for example, a rectangular opening is formed in the mask layer. The shape and size of the opening are set according to the shape and size of the element placement recess 14 to be finally obtained.

次いで、基板1に対して、たとえばKOHを用いた異方性エッチングによって行う。KOHは、Si単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。これにより、基板1には、図6に示すように素子配置用凹部14が形成される。素子配置用凹部14は、素子配置用凹部側面141および素子配置用凹部底面142を有しており、主面111から凹んでいる。素子配置用凹部14は、厚さ方向視矩形状である。   Next, the substrate 1 is subjected to anisotropic etching using, for example, KOH. KOH is an example of an alkaline etching solution that can realize good anisotropic etching for a Si single crystal. As a result, as shown in FIG. 6, the element placement recess 14 is formed in the substrate 1. The element placement recess 14 has an element placement recess side surface 141 and an element placement recess bottom surface 142, and is recessed from the main surface 111. The element placement recess 14 has a rectangular shape in the thickness direction.

次いで、図7に示すように、熱酸化させることにより、主面111、素子配置用凹部側面141および素子配置用凹部底面142と裏面112とに、絶縁層2を形成する。この絶縁層2は、上述した凹部内面絶縁部21、裏面絶縁部24および主面絶縁部26となる部分を含む。   Next, as shown in FIG. 7, the insulating layer 2 is formed on the main surface 111, the element arrangement concave side surface 141, and the element arrangement concave bottom surface 142 and the back surface 112 by thermal oxidation. The insulating layer 2 includes portions that become the concave inner surface insulating portion 21, the back surface insulating portion 24, and the main surface insulating portion 26 described above.

次いで、図8に示すように、素子配置用凹部14に電子素子71を配置する。具体的には、素子配置用凹部14の素子配置用凹部底面142に、電子素子71のうち複数の電極711および受光部712が形成された面とは反対側の面を、接合する。電子素子71の接合は、導電性接合材あるいは絶縁性接合材のいずれであってもよい。   Next, as shown in FIG. 8, the electronic element 71 is arranged in the element arrangement recess 14. Specifically, the surface opposite to the surface on which the plurality of electrodes 711 and the light receiving portions 712 are formed of the electronic element 71 is bonded to the element disposition recess bottom surface 142 of the element disposition recess 14. The bonding of the electronic element 71 may be either a conductive bonding material or an insulating bonding material.

次いで、図9に示すように第1封止樹脂部61を形成する。たとえば、第1封止樹脂部61の材料となる液体樹脂材料を素子配置用凹部14に注入する。この際、前記液体樹脂材料の上面が電子素子71の上面を若干覆う程度とする。この液体樹脂材料を経時変化、加熱あるいは紫外線照射などの手法によって硬化させる。これにより、第1封止樹脂部61が得られる。   Next, as shown in FIG. 9, a first sealing resin portion 61 is formed. For example, a liquid resin material that is a material of the first sealing resin portion 61 is injected into the recess 14 for element arrangement. At this time, the upper surface of the liquid resin material is slightly covered with the upper surface of the electronic element 71. The liquid resin material is cured by a technique such as aging, heating, or ultraviolet irradiation. Thereby, the 1st sealing resin part 61 is obtained.

次いで、図10に示すように第1封止樹脂部61に開口611を形成する。開口611の形成は、たとえば第1封止樹脂部61にエッチングを施すことによって行う。これにより、第1封止樹脂部61には、複数の電極711および受光部712を露出させる開口611が設けられる。   Next, an opening 611 is formed in the first sealing resin portion 61 as shown in FIG. The opening 611 is formed by etching the first sealing resin portion 61, for example. Thereby, the first sealing resin portion 61 is provided with an opening 611 that exposes the plurality of electrodes 711 and the light receiving portion 712.

次いで、図11に示すように、導電層3を形成する。導電層3の形成は、シード層31およびメッキ層32の形成を含む。シード層31は、たとえばCuを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。メッキ層32の形成は、たとえばシード層31を利用した電解メッキによって行う。この結果、たとえばCuあるいはTi、Ni、Cuなどが積層された層からなるメッキ層32が得られる。シード層31およびメッキ層32は、積層されることにより導電層3をなす。この際、導電層3は、上述した封止樹脂部連絡部36および主面側連絡部38含む形状とされている。   Next, as shown in FIG. 11, the conductive layer 3 is formed. Formation of the conductive layer 3 includes formation of a seed layer 31 and a plating layer 32. The seed layer 31 is formed, for example, by performing patterning after performing sputtering using Cu. The plating layer 32 is formed by electrolytic plating using the seed layer 31, for example. As a result, a plated layer 32 made of a layer in which, for example, Cu, Ti, Ni, Cu or the like is laminated is obtained. The seed layer 31 and the plating layer 32 form a conductive layer 3 by being laminated. At this time, the conductive layer 3 has a shape including the sealing resin portion connecting portion 36 and the main surface side connecting portion 38 described above.

次いで、図12に示すように、第2封止樹脂部62を形成する。第2封止樹脂部62の形成は、たとえば液体透明樹脂材料を第1封止樹脂部61上に塗布し、これを硬化させることによって行う。これにより、第1封止樹脂部61および電子素子71の複数の電極711および受光部712と、導電層3の封止樹脂部連絡部36とを覆う第2封止樹脂部62が得られる。また、これにより、封止樹脂部6が完成する。   Next, as shown in FIG. 12, the second sealing resin portion 62 is formed. The formation of the second sealing resin portion 62 is performed, for example, by applying a liquid transparent resin material on the first sealing resin portion 61 and curing it. Thereby, the 2nd sealing resin part 62 which covers the 1st sealing resin part 61, the some electrode 711 and light-receiving part 712 of the electronic element 71, and the sealing resin part connection part 36 of the conductive layer 3 is obtained. Thereby, the sealing resin portion 6 is completed.

次いで、図13に示すようにシールチップ4を接合する。シールチップ4の接合は、接合層45を構成する導電性または絶縁性のペーストをシールチップ4と第2封止樹脂部62のうち主面111上に位置する部位との接合箇所に塗布し、これを硬化させることによっておこなう。この差異、厚さ方向視において受光部712が開口46に内包されるように位置決めをしておく。   Next, the seal chip 4 is joined as shown in FIG. Bonding of the sealing chip 4 is performed by applying a conductive or insulating paste constituting the bonding layer 45 to a bonding portion between the sealing chip 4 and a portion of the second sealing resin portion 62 located on the main surface 111, This is done by curing. Positioning is performed so that the light receiving portion 712 is included in the opening 46 in this difference, as viewed in the thickness direction.

次いで、図14に示すようにシールチップ側面連絡部37を形成する。シールチップ側面連絡部37の形成は、たとえば、シールチップ側面連絡部37を形成すべき領域にシード層31を形成し、このシード層31を利用してメッキ層32を積層する。また、同図に示した例においては、シールチップ4のシールチップ主面41にシールチップ側面連絡部37に繋がる導電層3の部分が形成される。これにより、シールチップ側面連絡部37は、主面側連絡部38と接する。また、本実施形態においては、シールチップ側面連絡部37を主面111の端縁に到達させる。これは、以降の工程を終えた後に、シールチップ側面連絡部37と基板1とを一括して切断することによって実現してもよい。   Next, as shown in FIG. 14, a seal chip side surface connecting portion 37 is formed. For example, the seed chip 31 is formed in a region where the seal chip side contact part 37 is to be formed, and the plating layer 32 is laminated using the seed layer 31. In the example shown in the figure, the portion of the conductive layer 3 connected to the seal chip side surface connecting portion 37 is formed on the seal chip main surface 41 of the seal chip 4. As a result, the seal chip side surface contact portion 37 contacts the main surface side contact portion 38. In the present embodiment, the seal chip side surface connecting portion 37 is made to reach the end edge of the main surface 111. This may be realized by collectively cutting the seal chip side surface connecting portion 37 and the substrate 1 after the subsequent steps are finished.

次いで、シールチップ電極パッド341を形成する。シールチップ電極パッド341は、たとえばNi,Pd,Auなどの金属を無電解めっきすることにより形成される。   Next, a seal chip electrode pad 341 is formed. Seal chip electrode pad 341 is formed, for example, by electroless plating a metal such as Ni, Pd, or Au.

そして、基板1をたとえばダイサーによって切断するこれにより、図1〜図4に示した電子装置A1が得られる。   Then, by cutting the substrate 1 with, for example, a dicer, the electronic device A1 shown in FIGS. 1 to 4 is obtained.

次に、電子装置A1の作用について説明する。   Next, the operation of the electronic device A1 will be described.

本実施形態によれば、素子配置用凹部14に電子素子71を配置することにより、素子配置用凹部14をより確実に保護することができる。主面111が向く側に配置された電子素子71の電極711は、封止樹脂部連絡部36を介して、適切にシールチップ電極パッド341へと導通される。したがって、電子素子71の機能をより適切に発揮させることができる。   According to the present embodiment, by disposing the electronic element 71 in the element placement recess 14, the element placement recess 14 can be more reliably protected. The electrode 711 of the electronic element 71 disposed on the side to which the main surface 111 faces is appropriately conducted to the seal chip electrode pad 341 via the sealing resin portion connecting portion 36. Therefore, the function of the electronic element 71 can be exhibited more appropriately.

主面111として(100)面を選択することにより、KOHを用いたエッチングなどを経て、素子配置用凹部底面142および素子配置用凹部側面141を、所定の相対角度をなす平滑な面に仕上げることができる。   By selecting the (100) surface as the main surface 111, the element placement recess bottom surface 142 and the element placement recess side surface 141 are finished to a smooth surface having a predetermined relative angle through etching using KOH or the like. Can do.

電子素子71として受光素子を採用した場合、電極711と受光部712とは同じ側に設けられることが一般的である。電極711が主面111が向く側に配置されると、受光部712も同様に主面111が向く側に配置される。これにより、受光部712は、素子配置用凹部14が開口する側に望む。したがって、光電変換機能の対象となる光を受光するのに都合がよい。   When a light receiving element is employed as the electronic element 71, the electrode 711 and the light receiving unit 712 are generally provided on the same side. When the electrode 711 is arranged on the side facing the main surface 111, the light receiving part 712 is similarly arranged on the side facing the main surface 111. Thereby, the light receiving part 712 is desired on the side where the element arranging concave part 14 is opened. Therefore, it is convenient to receive light that is a target of the photoelectric conversion function.

シールチップ4に開口46を設けることにより、電子素子71の受光部712へと受光すべき光を適切に到達させることができる。   By providing the opening 46 in the seal chip 4, the light to be received can appropriately reach the light receiving part 712 of the electronic element 71.

受光部712が受光すべき光を透過させる材料によって第2封止樹脂部62を形成することにより、第2封止樹脂部62を透して受光部712へと光を適切に到達させることができる。   By forming the second sealing resin portion 62 with a material that transmits light to be received by the light receiving portion 712, the light can appropriately reach the light receiving portion 712 through the second sealing resin portion 62. it can.

第1封止樹脂部61に開口611を設けることにより、第1封止樹脂部61が光を透過させない材質によって形成されていても、受光部712へと光を到達させることができる。   By providing the opening 611 in the first sealing resin portion 61, the light can reach the light receiving portion 712 even if the first sealing resin portion 61 is formed of a material that does not transmit light.

図2に示すように、第1封止樹脂部61が電子素子71のうち複数の電極711および受光部712以外の部分を覆うものであることにより、第1封止樹脂部61の図中上面は、電子素子71の図中上面および基板1の主面111と比較的近い高さにある。これにより、封止樹脂部連絡部36がより平坦に近い形状となる。これは、封止樹脂部連絡部36をより容易に形成することや、封止樹脂部連絡部36が誤って断線することを回避するのに適している。   As shown in FIG. 2, the first sealing resin portion 61 covers a portion other than the plurality of electrodes 711 and the light receiving portion 712 in the electronic element 71, so that the upper surface of the first sealing resin portion 61 in the drawing is illustrated. Is at a height relatively close to the upper surface of the electronic element 71 in the drawing and the main surface 111 of the substrate 1. Thereby, the sealing resin part communication part 36 becomes a shape nearer flat. This is suitable for more easily forming the sealing resin portion communication portion 36 and avoiding the disconnection of the sealing resin portion communication portion 36 by mistake.

封止樹脂部連絡部36が第1封止樹脂部61と第2封止樹脂部62とに挟まれていることにより、封止樹脂部連絡部36の断線などをより確実に防止することができる。   Since the sealing resin part communication part 36 is sandwiched between the first sealing resin part 61 and the second sealing resin part 62, disconnection of the sealing resin part communication part 36 can be more reliably prevented. it can.

第2封止樹脂部62の図2における図中上面が平坦であることにより、シールチップ4をより確実に第2封止樹脂部62に接合することができる。   Since the upper surface of the second sealing resin portion 62 in FIG. 2 is flat, the seal chip 4 can be more reliably bonded to the second sealing resin portion 62.

本実施形態によれば、素子配置用凹部14は、シールチップ4によって覆われている。これにより、素子配置用凹部14に収容された電子素子71をシールチップ4によってより適切に保護することができる。   According to the present embodiment, the element placement recess 14 is covered by the seal chip 4. Thereby, the electronic element 71 accommodated in the element arrangement recess 14 can be more appropriately protected by the seal chip 4.

シールチップ4には、シールチップ側面43が設けられている。シールチップ側面43は、シールチップ裏面42からシールチップ主面41に向かうほど厚さ方向視において内方に位置するように傾いている。このため、めっきなどの手法によってシールチップ側面連絡部37を容易に形成することが可能である。これにより、シールチップ4のシールチップ主面41に設けたシールチップ電極パッド341と電子素子71とを適切にどうつうさせることができる。   The seal chip 4 is provided with a seal chip side surface 43. The seal chip side surface 43 is inclined so as to be located inward in the thickness direction view from the seal chip back surface 42 toward the seal chip main surface 41. For this reason, it is possible to easily form the seal chip side surface connecting portion 37 by a technique such as plating. Thereby, the seal chip electrode pad 341 provided on the seal chip main surface 41 of the seal chip 4 and the electronic element 71 can be appropriately arranged.

シールチップ電極パッド341は、平面視において主面111や素子配置用凹部14と重なる位置に設けることができる。これにより、電子装置A1の平面視寸法を小型化することができる。   The seal tip electrode pad 341 can be provided at a position overlapping the main surface 111 and the element placement recess 14 in plan view. Thereby, the planar view dimension of electronic device A1 can be reduced in size.

図4は、電子装置A1を回路基板8に実装した状態を示している。シールチップ電極パッド341は、回路基板8の実装パターン81に対してハンダ82によって接合されている。シールチップ4のシールチップ側面43には、シールチップ側面連絡部37が形成されている。このシールチップ側面連絡部37は、主面111の端縁に到達している。これにより、ハンダ82は、シールチップ側面連絡部37の端縁、すなわち主面111の端縁から外方に広がる、いわゆるフィレット形状となる。このような形態においては、ハンダ82の広がり具合を目視によって確認することにより、電子装置A1が回路基板8に適切に実装されているか否かを容易に判断することができる。   FIG. 4 shows a state in which the electronic device A1 is mounted on the circuit board 8. The seal chip electrode pad 341 is bonded to the mounting pattern 81 of the circuit board 8 by solder 82. A seal chip side surface connecting portion 37 is formed on the seal chip side surface 43 of the seal chip 4. The seal tip side surface connecting portion 37 reaches the end edge of the main surface 111. As a result, the solder 82 has a so-called fillet shape that spreads outward from the edge of the seal chip side surface connecting portion 37, that is, the edge of the main surface 111. In such a form, it is possible to easily determine whether or not the electronic device A1 is appropriately mounted on the circuit board 8 by visually confirming the extent of spread of the solder 82.

図15〜図18は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。   15 to 18 show another embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.

図15〜図17は、本発明の第2実施形態に基づく電子装置を示している。本実施形態の電子装置A2は、基板1の構成および発光素子72を備える点が、上述した実施形態と異なっている。図15は、電子装置A2示す平面図である。図16は、図15のXVI−XVI線に沿う断面図である。図17は、図15のXVII−XVII線に沿う断面図である。   15 to 17 show an electronic device according to a second embodiment of the present invention. The electronic device A2 of the present embodiment is different from the above-described embodiment in that the configuration of the substrate 1 and the light emitting element 72 are provided. FIG. 15 is a plan view showing the electronic apparatus A2. 16 is a cross-sectional view taken along line XVI-XVI in FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG.

図15に示すように、本実施形態においては、基板1に素子配置用凹部14および発光素子配置用凹部15が形成されている。素子配置用凹部14と発光素子配置用凹部15とは、互いに離間して並べられている。   As shown in FIG. 15, in the present embodiment, the element placement recess 14 and the light emitting element placement recess 15 are formed in the substrate 1. The element placement recesses 14 and the light emitting element placement recesses 15 are arranged apart from each other.

図16に示すように、素子配置用凹部14および電子素子71に関する構成は、上述した電子装置A1と同様である。ただし、本実施形態においては、発光素子配置用凹部15を形成する便宜上、電子装置A1の基板1よりも基板1が厚い。   As shown in FIG. 16, the configuration relating to the element placement recess 14 and the electronic element 71 is the same as that of the electronic device A1 described above. However, in the present embodiment, the substrate 1 is thicker than the substrate 1 of the electronic device A1 for the sake of convenience in forming the light emitting element disposition recess 15.

図17に示すように、発光素子配置用凹部15は、主面111から凹んでいる。発光素子配置用凹部15には、発光素子72が配置されている。発光素子配置用凹部15の深さ(主面111と後述の素子配置用凹部底面142との、厚さ方向における離間寸法)は、たとえば、300〜500μmである。発光素子配置用凹部15は、厚さ方向視において矩形状である。発光素子配置用凹部15の形状は、主面111として(100)面を採用したことに依存している。   As shown in FIG. 17, the light emitting element disposition recess 15 is recessed from the main surface 111. A light emitting element 72 is disposed in the light emitting element disposing recess 15. The depth of the light emitting element disposition recess 15 (the separation dimension in the thickness direction between the main surface 111 and the element disposition recess bottom 142 described later) is, for example, 300 to 500 μm. The light emitting element disposing recess 15 has a rectangular shape when viewed in the thickness direction. The shape of the light emitting element placement recess 15 depends on the adoption of the (100) plane as the main surface 111.

発光素子配置用凹部15は、発光素子配置用凹部側面151および発光素子配置用凹部底面152を有している。   The light emitting element arrangement recess 15 has a light emitting element arrangement recess side surface 151 and a light emitting element arrangement recess bottom surface 152.

発光素子配置用凹部底面152は、基板1の厚さ方向において主面111と同じ側を向く。発光素子配置用凹部底面152は、厚さ方向視において矩形状である。発光素子配置用凹部底面152には、発光素子72が配置されている。発光素子配置用凹部底面152は、厚さ方向に直交する面である。   The light emitting element placement recess bottom surface 152 faces the same side as the main surface 111 in the thickness direction of the substrate 1. The light emitting element disposing concave bottom surface 152 has a rectangular shape when viewed in the thickness direction. The light emitting element 72 is disposed on the light emitting element disposing concave bottom surface 152. The recessed portion bottom surface 152 for light emitting element arrangement is a surface orthogonal to the thickness direction.

発光素子配置用凹部側面151は、発光素子配置用凹部底面152から起立する。発光素子配置用凹部側面151は、発光素子配置用凹部底面152につながっている。発光素子配置用凹部側面151は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する発光素子配置用凹部側面151の角度は、55度である。これは、主面111として(100)面を採用したことに由来している。発光素子配置用凹部側面151は、4つの平坦面を有している。   The light emitting element placement recess side surface 151 stands up from the light emitting element placement recess bottom surface 152. The light emitting element placement recess side surface 151 is connected to the light emitting element placement recess bottom surface 152. The light emitting element disposition side surface 151 is inclined with respect to the thickness direction. The angle of the concave portion side surface 151 for light emitting element arrangement with respect to the plane orthogonal to the thickness direction is 55 degrees. This is because the (100) plane is adopted as the main surface 111. The recess side surface 151 for light emitting element arrangement has four flat surfaces.

導電層3は、素子配置用凹部パッド33および発光素子配置用凹部側面連絡部39を有している。   The conductive layer 3 has an element arrangement recess pad 33 and a light emitting element arrangement recess side surface connecting portion 39.

素子配置用凹部パッド33は、発光素子配置用凹部15に形成されており、特に発光素子配置用凹部底面152に形成されたものを含む。発光素子配置用凹部底面152に形成された素子配置用凹部パッド33は、発光素子72を発光素子配置用凹部底面152に搭載するために用いられる。   The element placement recess pad 33 is formed in the light emitting element placement recess 15, and particularly includes those formed on the light emitting element placement recess bottom 152. The element placement recess pad 33 formed on the light emitting element placement recess bottom surface 152 is used to mount the light emitting element 72 on the light emitting element placement recess bottom surface 152.

発光素子配置用凹部側面連絡部39は、発光素子配置用凹部15の発光素子配置用凹部側面151に形成されている。発光素子配置用凹部側面連絡部39は、素子配置用凹部パッド33と主面側連絡部38とを繋いでいる。   The light emitting element disposing side surface connecting portion 39 is formed on the light emitting element disposing side surface 151 of the light emitting element disposing concave portion 15. The light emitting element disposing recessed part side surface connecting part 39 connects the element disposing recessed part pad 33 and the main surface side connecting part 38.

発光素子72は、受光素子としての電子素子71の光電変換機能の対象となる波長の光を発する。このような発光素子72としては、たとえばLEDチップが挙げられる。図示された例の発光素子72は、素子配置用凹部パッド33に直接実装されており、いわゆるフリップチップタイプである。これとはことなり、発光素子72は、ワイヤを用いて導電層3に導通されるタイプであってもよい。   The light emitting element 72 emits light having a wavelength that is a target of the photoelectric conversion function of the electronic element 71 as a light receiving element. Examples of such a light emitting element 72 include an LED chip. The light emitting element 72 of the illustrated example is directly mounted on the element arrangement recessed pad 33 and is of a so-called flip chip type. The light emitting element 72 may be of a type that is electrically connected to the conductive layer 3 using a wire.

電子装置A2は、発光素子封止樹脂部63を備える。発光素子封止樹脂部63は、発光素子配置用凹部15に充填されており、発光素子72を覆っている。   The electronic device A2 includes a light emitting element sealing resin portion 63. The light emitting element sealing resin portion 63 is filled in the light emitting element disposing recess 15 and covers the light emitting element 72.

発光素子封止樹脂部63は、第1発光素子封止樹脂部64および第2発光素子封止樹脂部65を有している。第1発光素子封止樹脂部64は、発光素子72のすべてを覆っている。第1発光素子封止樹脂部64は、発光素子72からの光を透過させる材質からなり、たとえば透明なエポキシ樹脂またはシリコーン樹脂などである。第2発光素子封止樹脂部65は、第1発光素子封止樹脂部64上に積層されており、上述した第2封止樹脂部62と同様の構成である。   The light emitting element sealing resin portion 63 includes a first light emitting element sealing resin portion 64 and a second light emitting element sealing resin portion 65. The first light emitting element sealing resin portion 64 covers all of the light emitting elements 72. The 1st light emitting element sealing resin part 64 consists of a material which permeate | transmits the light from the light emitting element 72, for example, is a transparent epoxy resin or silicone resin. The 2nd light emitting element sealing resin part 65 is laminated | stacked on the 1st light emitting element sealing resin part 64, and is the structure similar to the 2nd sealing resin part 62 mentioned above.

発光素子72は、導電層3の素子配置用凹部パッド33、発光素子配置用凹部側面連絡部39、主面側連絡部38およびシールチップ側面連絡部37を介して、シールチップ4のシールチップ主面41に形成されたシールチップ電極パッド341に導通している。   The light emitting element 72 includes the seal chip main part of the seal chip 4 via the element placement recess pad 33 of the conductive layer 3, the light emitting element placement recess side surface contact portion 39, the main surface side contact portion 38 and the seal chip side surface contact portion 37. The seal chip electrode pad 341 formed on the surface 41 is electrically connected.

図15に示すように、本実施形態においては、シールチップ4に2つの開口46が形成されている。一方の開口46は、厚さ方向視において電子素子71の受光部712を内包している。他方の開口46は、厚さ方向視において発光素子72を内包している。   As shown in FIG. 15, in the present embodiment, two openings 46 are formed in the seal chip 4. One opening 46 encloses the light receiving portion 712 of the electronic element 71 as viewed in the thickness direction. The other opening 46 includes the light emitting element 72 when viewed in the thickness direction.

このような実施形態によっても、電子素子71および発光素子72の機能をより適切に発揮させることができる。また、受光素子としての電子素子71と発光素子72とを備えることにより、発光素子72から発せられた光が物体によって反射されたことを電子素子71によって検出することができる。これにより、電子装置A2は、いわゆる反射型近接センサとして用いることができる。   Also in such an embodiment, the functions of the electronic element 71 and the light emitting element 72 can be more appropriately exhibited. Further, by providing the electronic element 71 and the light emitting element 72 as the light receiving elements, the electronic element 71 can detect that the light emitted from the light emitting element 72 is reflected by the object. Thus, the electronic device A2 can be used as a so-called reflective proximity sensor.

発光素子配置用凹部15に発光素子配置用凹部側面151が形成されていることにより、発光素子72から側方に進行した光を、発光素子配置用凹部15が開口する側へと反射することが可能である。これにより、発光素子72からの光をより多く出射することができる。   By forming the light emitting element arrangement recess side surface 151 in the light emitting element arrangement depression 15, the light traveling sideways from the light emitting element 72 can be reflected to the side where the light emitting element arrangement depression 15 opens. Is possible. Thereby, more light from the light emitting element 72 can be emitted.

素子配置用凹部14よりも発光素子配置用凹部15が深い構成であることにより、上述した発光素子配置用凹部側面151による反射の作用を高めることができる。   Since the light emitting element placement recess 15 is deeper than the element placement recess 14, the reflection effect by the light emitting element placement recess side surface 151 described above can be enhanced.

図18は、本発明の第3実施形態に基づく電子装置を示している。本実施形態の電子装置A3は、基板1、絶縁層2、導電層3、主面電極パッド343、封止樹脂部6および電子素子71を備えている。図18は、電子装置A1を示す断面図である。   FIG. 18 shows an electronic device according to a third embodiment of the present invention. The electronic device A3 of this embodiment includes a substrate 1, an insulating layer 2, a conductive layer 3, a main surface electrode pad 343, a sealing resin portion 6, and an electronic element 71. FIG. 18 is a cross-sectional view showing the electronic device A1.

基板1は、半導体材料の単結晶よりなる。本実施形態においては、基板1は、Si単結晶からなる。基板1の材質は、Siに限定されず、たとえば、SiCであってもよい。基板1の厚さは、たとえば、200〜550μmである。基板1には、電子素子71が配置されている。   The substrate 1 is made of a single crystal of a semiconductor material. In the present embodiment, the substrate 1 is made of Si single crystal. The material of the board | substrate 1 is not limited to Si, For example, SiC may be sufficient. The thickness of the substrate 1 is, for example, 200 to 550 μm. An electronic element 71 is disposed on the substrate 1.

基板1は、主面111と、裏面112と、を有する。   The substrate 1 has a main surface 111 and a back surface 112.

主面111は、厚さ方向の一方を向く。主面111は平坦である。主面111は厚さ方向に直交する。主面111は、(100)面、あるいは、(110)面である。本実施形態では、主面111は、(100)面である。   The main surface 111 faces one side in the thickness direction. The main surface 111 is flat. The main surface 111 is orthogonal to the thickness direction. The main surface 111 is a (100) plane or a (110) plane. In the present embodiment, the main surface 111 is a (100) plane.

裏面112は、厚さ方向の他方を向く。すなわち、裏面112および主面111は互いに反対側を向く。裏面112は平坦である。裏面112は厚さ方向に直交する。   The back surface 112 faces the other side in the thickness direction. That is, the back surface 112 and the main surface 111 face opposite to each other. The back surface 112 is flat. The back surface 112 is orthogonal to the thickness direction.

基板1には、素子配置用凹部14が形成されている。   The substrate 1 is provided with a recess 14 for element arrangement.

素子配置用凹部14は、主面111から凹んでいる。素子配置用凹部14には、電子素子71が配置されている。素子配置用凹部14の深さ(主面111と後述の素子配置用凹部底面142との、厚さ方向における離間寸法)は、たとえば、100〜300μmである。素子配置用凹部14は、厚さ方向視において矩形状である。素子配置用凹部14の形状は、主面111として(100)面を採用したことに依存している。   The element placement recess 14 is recessed from the main surface 111. An electronic element 71 is disposed in the element disposition recess 14. The depth of the element placement recess 14 (the separation dimension in the thickness direction between the main surface 111 and the element placement recess bottom 142 described later) is, for example, 100 to 300 μm. The element placement recess 14 has a rectangular shape when viewed in the thickness direction. The shape of the element placement recess 14 depends on the adoption of the (100) plane as the main surface 111.

素子配置用凹部14は、素子配置用凹部側面141および素子配置用凹部底面142を有している。   The element placement recess 14 has an element placement recess side surface 141 and an element placement recess bottom surface 142.

素子配置用凹部底面142は、基板1の厚さ方向において主面111と同じ側を向く。素子配置用凹部底面142は、厚さ方向視において矩形状である。素子配置用凹部底面142には、電子素子71が配置されている。素子配置用凹部底面142は、厚さ方向に直交する面である。   The element placement recess bottom surface 142 faces the same side as the main surface 111 in the thickness direction of the substrate 1. The element placement recess bottom surface 142 has a rectangular shape when viewed in the thickness direction. An electronic element 71 is arranged on the element arrangement recess bottom surface 142. The element placement recess bottom surface 142 is a surface orthogonal to the thickness direction.

素子配置用凹部側面141は、素子配置用凹部底面142から起立する。素子配置用凹部側面141は、素子配置用凹部底面142につながっている。素子配置用凹部側面141は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部側面141の角度は、55度である。これは、主面111として(100)面を採用したことに由来している。素子配置用凹部側面141は、4つの平坦面を有している。   The element arrangement recess side surface 141 rises from the element arrangement recess bottom surface 142. The element arrangement recess side surface 141 is connected to the element arrangement recess bottom surface 142. The element arrangement concave side surface 141 is inclined with respect to the thickness direction. The angle of the element placement recess side surface 141 with respect to the plane orthogonal to the thickness direction is 55 degrees. This is because the (100) plane is adopted as the main surface 111. The element arrangement recess side surface 141 has four flat surfaces.

絶縁層2は、導電層3と基板1との間に介在している。絶縁層2の厚さは、たとえば0.1〜1.0μm程度である。絶縁層2は、たとえば、SiO2あるいはSiNよりなる。 The insulating layer 2 is interposed between the conductive layer 3 and the substrate 1. The thickness of the insulating layer 2 is, for example, about 0.1 to 1.0 μm. The insulating layer 2 is made of, for example, SiO 2 or SiN.

絶縁層2は、凹部内面絶縁部21、主面絶縁部26および裏面側絶縁部24を有する。   The insulating layer 2 has a recessed inner surface insulating part 21, a main surface insulating part 26, and a back surface side insulating part 24.

凹部内面絶縁部21は、基板1の素子配置用凹部14に形成されている。本実施形態では、凹部内面絶縁部21は、素子配置用凹部側面141および素子配置用凹部底面142のすべてに形成されている。凹部内面絶縁部21は、たとえば熱酸化によって形成されている。凹部内面絶縁部21は、たとえば、SiO2よりなる。 The recess inner surface insulating portion 21 is formed in the element placement recess 14 of the substrate 1. In the present embodiment, the concave portion inner surface insulating portion 21 is formed on all of the element arrangement concave side surface 141 and the element arrangement concave bottom surface 142. The recess inner surface insulating portion 21 is formed by, for example, thermal oxidation. The recess inner surface insulating portion 21 is made of, for example, SiO 2 .

主面絶縁部26の少なくとも一部は、基板1の主面111に形成されている。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。主面絶縁部26は、熱酸化によって形成されている。主面絶縁部26は、たとえば、SiO2よりなる。本実施形態においては、主面絶縁部26は、主面111のすべてを覆っている。 At least a part of the main surface insulating portion 26 is formed on the main surface 111 of the substrate 1. In the present embodiment, the main surface insulating part 26 covers the entire main surface 111. The main surface insulating part 26 is formed by thermal oxidation. Main surface insulating portion 26 is made of, for example, SiO 2 . In the present embodiment, the main surface insulating part 26 covers the entire main surface 111.

裏面側絶縁部24の少なくとも一部は、基板1の裏面112に形成されている。本実施形態においては、は、主面111のすべてを覆っている。裏面側絶縁部24は、熱酸化によって形成されている。裏面側絶縁部24は、たとえば、SiO2よりなる。本実施形態においては、裏面側絶縁部24は、裏面112のすべてを覆っている。 At least a part of the back surface side insulating portion 24 is formed on the back surface 112 of the substrate 1. In this embodiment, covers all of the main surface 111. The back surface side insulating part 24 is formed by thermal oxidation. The back side insulating part 24 is made of, for example, SiO 2 . In the present embodiment, the back surface side insulating portion 24 covers the entire back surface 112.

導電層3は、電子素子71に導通する。導電層3は、電子素子71に入出力する電流経路を構成するためのものである。導電層3は、基板1および封止樹脂部6に形成されている。   The conductive layer 3 is electrically connected to the electronic element 71. The conductive layer 3 is for configuring a current path that inputs and outputs to the electronic element 71. The conductive layer 3 is formed on the substrate 1 and the sealing resin portion 6.

導電層3は、シード層31およびメッキ層32を含む。   The conductive layer 3 includes a seed layer 31 and a plating layer 32.

シード層31は、所望のメッキ層32を形成するためのいわゆる下地層である。シード層31は、基板1とメッキ層32との間に介在している。シード層31は、たとえばCuよりなる。シード層31は、たとえばスパッタリングによって形成される。シード層31の厚さは、たとえば、1μm以下である。   The seed layer 31 is a so-called underlayer for forming a desired plating layer 32. The seed layer 31 is interposed between the substrate 1 and the plating layer 32. The seed layer 31 is made of Cu, for example. The seed layer 31 is formed by sputtering, for example. The thickness of the seed layer 31 is, for example, 1 μm or less.

メッキ層32は、シード層31を利用した電解めっきによって形成される。メッキ層32は、たとえばCuあるいはTi、Ni、Cuなどが積層された層よりなる。メッキ層32の厚さは、たとえば3〜10μm程度である。メッキ層32の厚さは、シード層31の厚さよりも厚い。   The plating layer 32 is formed by electrolytic plating using the seed layer 31. The plating layer 32 is made of, for example, a layer in which Cu, Ti, Ni, Cu, or the like is laminated. The thickness of the plating layer 32 is, for example, about 3 to 10 μm. The plating layer 32 is thicker than the seed layer 31.

導電層3は、封止樹脂部連絡部36および主面側連絡部38を含む。   The conductive layer 3 includes a sealing resin portion communication portion 36 and a main surface side communication portion 38.

封止樹脂部連絡部36は、封止樹脂部6に支持されている。封止樹脂部連絡部36は、電子素子71の電極711に導通しており、本実施形態においては、電極711に繋がっている。封止樹脂部連絡部36は、厚さ方向視において電子素子71から素子配置用凹部14の端縁にわたる領域に形成されている。封止樹脂部連絡部36は、封止樹脂部6の第1封止樹脂部61と第2封止樹脂部62とに挟まれている。   The sealing resin part communication part 36 is supported by the sealing resin part 6. The sealing resin part communication part 36 is electrically connected to the electrode 711 of the electronic element 71 and is connected to the electrode 711 in the present embodiment. The sealing resin portion communication portion 36 is formed in a region extending from the electronic element 71 to the edge of the element placement recess 14 in the thickness direction view. The sealing resin part communication part 36 is sandwiched between the first sealing resin part 61 and the second sealing resin part 62 of the sealing resin part 6.

主面側連絡部38は、主面111に形成されており、封止樹脂部連絡部36と主面電極パッド343とを連絡している。   The main surface side communication portion 38 is formed on the main surface 111 and connects the sealing resin portion communication portion 36 and the main surface electrode pad 343.

主面電極パッド343は、主面111に形成されている。主面電極パッド343は、導電層3に接しており、且つ、電子素子71に導通している。主面電極パッド343は、たとえば主面111に近い順に、Ni層、Pd層、およびAu層が積層された構造となっている。本実施形態では、主面電極パッド343は矩形状である。主面電極パッド343は、主面側連絡部38上に形成されている。   Main surface electrode pad 343 is formed on main surface 111. Main surface electrode pad 343 is in contact with conductive layer 3 and is electrically connected to electronic element 71. The main surface electrode pad 343 has a structure in which, for example, a Ni layer, a Pd layer, and an Au layer are stacked in order from the main surface 111. In the present embodiment, the main surface electrode pad 343 has a rectangular shape. The main surface electrode pad 343 is formed on the main surface side connecting portion 38.

電子素子71は、素子配置用凹部底面142に搭載されている。本実施形態においては、電子素子71は、受光素子として構成されており、複数の電極711および受光部712を有する。複数の電極711および受光部712は、電子素子71のうち主面111が向く側の部位に設けられている。複数の電極711は、たとえば電子素子71からの電気信号を外部に出力するためのものである。受光部712は、光電変換機能において光を受ける部位である。   The electronic element 71 is mounted on the element arrangement recess bottom surface 142. In the present embodiment, the electronic element 71 is configured as a light receiving element, and includes a plurality of electrodes 711 and a light receiving unit 712. The plurality of electrodes 711 and the light receiving portion 712 are provided in a portion of the electronic element 71 on the side where the main surface 111 faces. The plurality of electrodes 711 are, for example, for outputting an electrical signal from the electronic element 71 to the outside. The light receiving unit 712 is a part that receives light in the photoelectric conversion function.

封止樹脂部6は、電子素子71の少なくとも一部を覆う。本実施形態においては、封止樹脂部6は、第1封止樹脂部61および第2封止樹脂部62を有する。第1封止樹脂部61は、素子配置用凹部底面142および電子素子71の少なくとも一部ずつを覆う。また、第1封止樹脂部61は、素子配置用凹部側面141の少なくとも一部を覆っている。本実施形態においては、第1封止樹脂部61は、素子配置用凹部底面142のほぼすべて、素子配置用凹部側面141のほぼすべて、および電子素子71のうち複数の電極711および受光部712以外のほぼすべてを覆っている。一方、第1封止樹脂部61には、開口611が形成されている。開口611は、複数の電極711および受光部712を第1封止樹脂部61から露出させている。第1封止樹脂部61の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、および、シリコーン樹脂が挙げられる。第1封止樹脂部61は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂とされている。   The sealing resin portion 6 covers at least a part of the electronic element 71. In the present embodiment, the sealing resin portion 6 includes a first sealing resin portion 61 and a second sealing resin portion 62. The first sealing resin portion 61 covers at least a part of each of the element placement recess bottom surface 142 and the electronic element 71. Further, the first sealing resin portion 61 covers at least a part of the element arrangement recess side surface 141. In the present embodiment, the first sealing resin portion 61 includes substantially all of the element arrangement recess bottom surface 142, almost all of the element arrangement recess side surfaces 141, and the plurality of electrodes 711 and the light receiving portions 712 of the electronic element 71. Covering almost everything. On the other hand, an opening 611 is formed in the first sealing resin portion 61. The opening 611 exposes the plurality of electrodes 711 and the light receiving part 712 from the first sealing resin part 61. Examples of the material of the first sealing resin portion 61 include an epoxy resin, a phenol resin, a polyimide resin, a polybenzoxazole (PBO) resin, and a silicone resin. The first sealing resin portion 61 may be either a translucent resin or a non-translucent resin, but is a non-translucent resin in the present embodiment.

第2封止樹脂部62は、受光部712を覆い且つ電子素子71の光電変換機能の対象である波長の光を透過させる。第2封止樹脂部62は、電子素子71に対して主面111が向く側に位置しており、第1封止樹脂部61に積層されている。また、第2封止樹脂部62は、厚さ方向視において素子配置用凹部14から主面111にわたる領域に形成されている。図2に示すように、第1封止樹脂部61の図中上面と主面111との間には、若干の段差が存在する。一方、第2封止樹脂部62の図中上面、すなわち主面111と同じ側を向く面は、平坦である。第2封止樹脂部62の材質としては、透明なエポキシ樹脂あるいはシリコーン樹脂などが好ましい。   The second sealing resin portion 62 covers the light receiving portion 712 and transmits light having a wavelength that is a target of the photoelectric conversion function of the electronic element 71. The second sealing resin portion 62 is positioned on the side where the main surface 111 faces the electronic element 71 and is stacked on the first sealing resin portion 61. Further, the second sealing resin portion 62 is formed in a region extending from the element disposition recessed portion 14 to the main surface 111 when viewed in the thickness direction. As shown in FIG. 2, there is a slight step between the upper surface of the first sealing resin portion 61 in the drawing and the main surface 111. On the other hand, the upper surface of the second sealing resin portion 62 in the drawing, that is, the surface facing the same side as the main surface 111 is flat. The material of the second sealing resin portion 62 is preferably a transparent epoxy resin or silicone resin.

このような実施形態によっても、電子素子71および発光素子72の機能をより適切に発揮させることができる。また、シールチップ4を備えないことにより、電子装置A3の薄型化を図ることができる。   Also in such an embodiment, the functions of the electronic element 71 and the light emitting element 72 can be more appropriately exhibited. Further, since the seal chip 4 is not provided, the electronic device A3 can be thinned.

主面111として(100)面を選択することにより、KOHを用いたエッチングなどを経て、素子配置用凹部底面142および素子配置用凹部側面141を、所定の相対角度をなす平滑な面に仕上げることができる。   By selecting the (100) surface as the main surface 111, the element placement recess bottom surface 142 and the element placement recess side surface 141 are finished to a smooth surface having a predetermined relative angle through etching using KOH or the like. Can do.

電子素子71として受光素子を採用した場合、電極711と受光部712とは同じ側に設けられることが一般的である。電極711が主面111が向く側に配置されると、受光部712も同様に主面111が向く側に配置される。これにより、受光部712は、素子配置用凹部14が開口する側に望む。したがって、光電変換機能の対象となる光を受光するのに都合がよい。   When a light receiving element is employed as the electronic element 71, the electrode 711 and the light receiving unit 712 are generally provided on the same side. When the electrode 711 is arranged on the side facing the main surface 111, the light receiving part 712 is similarly arranged on the side facing the main surface 111. Thereby, the light receiving part 712 is desired on the side where the element arranging concave part 14 is opened. Therefore, it is convenient to receive light that is a target of the photoelectric conversion function.

受光部712が受光すべき光を透過させる材料によって第2封止樹脂部62を形成することにより、第2封止樹脂部62を透して受光部712へと光を適切に到達させることができる。   By forming the second sealing resin portion 62 with a material that transmits light to be received by the light receiving portion 712, the light can appropriately reach the light receiving portion 712 through the second sealing resin portion 62. it can.

第1封止樹脂部61に開口611を設けることにより、第1封止樹脂部61が光を透過させない材質によって形成されていても、受光部712へと光を到達させることができる。   By providing the opening 611 in the first sealing resin portion 61, the light can reach the light receiving portion 712 even if the first sealing resin portion 61 is formed of a material that does not transmit light.

図2に示すように、第1封止樹脂部61が電子素子71のうち複数の電極711および受光部712以外の部分を覆うものであることにより、第1封止樹脂部61の図中上面は、電子素子71の図中上面および基板1の主面111と比較的近い高さにある。これにより、封止樹脂部連絡部36がより平坦に近い形状となる。これは、封止樹脂部連絡部36をより容易に形成することや、封止樹脂部連絡部36が誤って断線することを回避するのに適している。   As shown in FIG. 2, the first sealing resin portion 61 covers a portion other than the plurality of electrodes 711 and the light receiving portion 712 in the electronic element 71, so that the upper surface of the first sealing resin portion 61 in the drawing is illustrated. Is at a height relatively close to the upper surface of the electronic element 71 in the drawing and the main surface 111 of the substrate 1. Thereby, the sealing resin part communication part 36 becomes a shape nearer flat. This is suitable for more easily forming the sealing resin portion communication portion 36 and avoiding the disconnection of the sealing resin portion communication portion 36 by mistake.

封止樹脂部連絡部36が第1封止樹脂部61と第2封止樹脂部62とに挟まれていることにより、封止樹脂部連絡部36の断線などをより確実に防止することができる。   Since the sealing resin part communication part 36 is sandwiched between the first sealing resin part 61 and the second sealing resin part 62, disconnection of the sealing resin part communication part 36 can be more reliably prevented. it can.

本発明に係る電子装置は、上述した実施形態に限定されるものではない。本発明に係る電子装置の各部の具体的な構成は、種々に設計変更自在である。   The electronic device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the electronic device according to the present invention can be varied in design in various ways.

A1〜A3 電子装置
1 基板
111 主面
112 裏面
14 素子配置用凹部
142 素子配置用凹部底面
141 素子配置用凹部側面
15 発光素子配置用凹部
152 発光素子配置用凹部底面
151 発光素子配置用凹部側面
2 絶縁層
21 凹部内面絶縁部
24 裏面絶縁部
26 主面絶縁部
3 導電層
31 シード層
32 メッキ層
33 素子配置用凹部パッド
36 封止樹脂部連絡部
37 シールチップ側面連絡部
38 主面側連絡部
39 発光素子配置用凹部側面連絡部
341 シールチップ電極パッド
343 主面電極パッド
4 シールチップ
41 シールチップ主面
42 シールシップ裏面
43 シールチップ側面
44 シールチップシールド層
45 接合層
46 開口
6 封止樹脂部
61 第1封止樹脂部
611 開口
62 第2封止樹脂部
621 開口
63 発光素子封止樹脂部
64 第1発光素子封止樹脂部
65 第2発光素子封止樹脂部
71 電子素子
711 電極
712 受光部
719 接合層
72 発光素子
721 電極
8 回路基板
81 実装パターン
82 ハンダ
83 開口
A1 to A3 Electronic device 1 Substrate 111 Main surface 112 Back surface 14 Element placement concave portion 142 Element placement concave portion bottom surface 141 Element placement concave portion side surface 15 Light emitting element placement concave portion 152 Light emitting element placement concave portion bottom surface 151 Light emitting element placement concave portion side surface 2 Insulating layer 21 Recessed inner surface insulating portion 24 Back surface insulating portion 26 Main surface insulating portion 3 Conductive layer 31 Seed layer 32 Plating layer 33 Recessed pad 36 for element arrangement Sealing resin portion connecting portion 37 Seal chip side surface connecting portion 38 Main surface side connecting portion 39 Light Emitting Element Concave Side Contacting Portion 341 Seal Tip Electrode Pad 343 Main Surface Electrode Pad 4 Seal Tip 41 Seal Tip Main Surface 42 Seal Ship Back Surface 43 Seal Chip Side Surface 44 Seal Chip Shield Layer 45 Bonding Layer 46 Opening 6 Sealing Resin Portion 61 1st sealing resin part 611 opening 62 2nd sealing resin part 621 opening 63 Light emitting element sealing Resin portion 64 First light emitting element sealing resin portion 65 Second light emitting element sealing resin portion 71 Electronic element 711 Electrode 712 Light receiving portion 719 Bonding layer 72 Light emitting element 721 Electrode 8 Circuit board 81 Mounting pattern 82 Solder 83 Opening

Claims (40)

厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、
前記基板に配置された電子素子と、
前記電子素子に導通する導電層と、を備えた電子装置であって、
前記基板には、前記主面から凹む素子配置用凹部が形成されており、
前記素子配置用凹部には、前記電子素子が配置されており、
前記電子素子の少なくとも一部を覆う封止樹脂部を備え、
前記電子素子は、前記主面が向く側に位置する電極を有しており、
前記導電層は、前記電子素子の前記電極に導通し、且つ前記封止樹脂部に支持された封止樹脂部連絡部を有しており、
前記主面が向く側に位置し、且つ前記導電層に導通する電極パッドを備えることを特徴とする、電子装置。
A substrate having a main surface and a back surface facing opposite sides in the thickness direction, and made of a semiconductor material;
An electronic element disposed on the substrate;
An electronic device comprising a conductive layer conducting to the electronic element,
The substrate is formed with a concave portion for element arrangement that is recessed from the main surface,
The electronic element is arranged in the concave portion for element arrangement,
A sealing resin portion covering at least a part of the electronic element;
The electronic element has an electrode located on the side to which the main surface faces,
The conductive layer is electrically connected to the electrode of the electronic element, and has a sealing resin portion communication portion supported by the sealing resin portion,
An electronic device comprising an electrode pad positioned on a side to which the main surface faces and conducting to the conductive layer.
前記素子配置用凹部は、前記厚さ方向を向く素子配置用凹部底面を有しており、
前記電子素子は、前記素子配置用凹部底面に配置されている、請求項1に記載の電子装置。
The element placement recess has an element placement recess bottom surface facing the thickness direction,
The electronic device according to claim 1, wherein the electronic element is disposed on a bottom surface of the element disposing recess.
前記素子配置用凹部は、前記素子配置用凹部底面から起立する素子配置用凹部側面を有する、請求項2に記載の電子装置。   The electronic device according to claim 2, wherein the element placement recess has an element placement recess side surface that rises from the element placement recess bottom surface. 前記素子配置用凹部底面は、前記厚さ方向に直交する面である、請求項3に記載の電子装置。   The electronic device according to claim 3, wherein the bottom surface of the concave portion for element arrangement is a surface orthogonal to the thickness direction. 前記素子配置用凹部側面は、前記厚さ方向に対し傾斜している、請求項4に記載の電子装置。   The electronic device according to claim 4, wherein the side surface of the concave portion for element arrangement is inclined with respect to the thickness direction. 前記素子配置用凹部底面に対する前記素子配置用凹部側面の角度は、55度である、請求項5に記載の電子装置。   The electronic device according to claim 5, wherein an angle of the element arrangement recess side surface with respect to the element arrangement recess bottom surface is 55 degrees. 前記基板は、半導体材料の単結晶よりなる、請求項6に記載の電子装置。   The electronic device according to claim 6, wherein the substrate is made of a single crystal of a semiconductor material. 前記半導体材料は、Siである、請求項7に記載の電子装置。   The electronic device according to claim 7, wherein the semiconductor material is Si. 前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である、請求項8に記載の電子装置。   The electronic device according to claim 8, wherein the main surface and the back surface are orthogonal to the thickness direction of the substrate and are flat. 前記主面は、(100)面である、請求項9に記載の電子装置。   The electronic device according to claim 9, wherein the main surface is a (100) surface. 前記素子配置用凹部側面は、前記主面に繋がっている、請求項3ないし10のいずれかに記載の電子装置。   11. The electronic device according to claim 3, wherein the side surface of the concave portion for element arrangement is connected to the main surface. 前記電子素子は、受光部を有し、且つ受けた光に応じた電気信号を出力する光電変換機能を果たす受光素子である、請求項3ないし11のいずれかに記載の電子装置。   The electronic device according to claim 3, wherein the electronic element is a light receiving element having a light receiving portion and performing a photoelectric conversion function of outputting an electric signal corresponding to received light. 前記封止樹脂部は、前記素子配置用凹部底面および前記電子素子の少なくとも一部ずつを覆う第1封止樹脂部と、前記受光部を覆い且つ前記光電変換機能の対象である波長の光を透過させる第2封止樹脂部と、を有する、請求項12に記載の電子装置。   The sealing resin portion includes a first sealing resin portion that covers at least a part of the bottom surface of the element arrangement recess and the electronic element, and light having a wavelength that covers the light receiving portion and is a target of the photoelectric conversion function. The electronic device according to claim 12, further comprising a second sealing resin portion to be transmitted. 前記第1封止樹脂部は、前記素子配置用凹部側面の少なくとも一部を覆っている、請求項13に記載の電子装置。   The electronic device according to claim 13, wherein the first sealing resin portion covers at least a part of the side surface of the concave portion for element arrangement. 前記導電層の前記封止樹脂部連絡部は、前記第1封止樹脂部と前記第2封止樹脂部との間に挟まれている、請求項13または14に記載の電子装置。   The electronic device according to claim 13 or 14, wherein the sealing resin portion communication portion of the conductive layer is sandwiched between the first sealing resin portion and the second sealing resin portion. 前記第2封止樹脂部は、前記厚さ方向視において前記素子配置用凹部から前記主面にわたる領域に形成されている、請求項15に記載の電子装置。   The electronic device according to claim 15, wherein the second sealing resin portion is formed in a region extending from the element placement recess to the main surface in the thickness direction view. 前記第2封止樹脂部の前記主面と同じ側を向く面は、平坦である、請求項16に記載の電子装置。   The electronic device according to claim 16, wherein a surface of the second sealing resin portion facing the same side as the main surface is flat. 前記厚さ方向において前記素子配置用凹部とは反対側を向くシールチップ主面と、該シールチップ主面とは反対側を向くシールチップ裏面とを有するとともに、前記主面側において前記素子配置用凹部の少なくとも一部を覆うシールチップを備える、請求項12ないし17のいずれかに記載の電子装置。   A seal chip main surface facing away from the element placement recess in the thickness direction; and a seal chip back surface facing away from the seal chip principal surface; and the element placement on the main surface side. The electronic device according to claim 12, further comprising a seal chip that covers at least a part of the recess. 前記シールチップは、Siからなる、請求項18に記載の電子装置。   The electronic device according to claim 18, wherein the seal tip is made of Si. 前記電極パッドは、前記シールチップに設けられたシールチップ電極パッドである、請求項18または19に記載の電子装置。   The electronic device according to claim 18, wherein the electrode pad is a seal tip electrode pad provided on the seal tip. 前記シールチップ電極パッドは、前記シールチップ主面に設けられている、請求項20に記載の電子装置。   The electronic device according to claim 20, wherein the seal chip electrode pad is provided on the seal chip main surface. 前記シールチップは、厚さ方向視において前記電子素子の前記受光部を内包する開口を有する、請求項21に記載の電子装置。   The electronic device according to claim 21, wherein the seal chip has an opening that encloses the light receiving portion of the electronic element in a thickness direction view. 前記シールチップは、前記封止樹脂部に接合されている、請求項18ないし22のいずれかに記載の電子装置。   The electronic device according to claim 18, wherein the seal chip is bonded to the sealing resin portion. 前記シールチップは、前記シールチップ裏面から前記シールチップ主面に向かうほど前記厚さ方向視において内方に位置するように傾いたシールチップ側面を有しており、
前記導電層は、前記シールチップ側面に形成されたシールチップ側面連絡部を含む、請求項18ないし23のいずれかに記載の電子装置。
The seal chip has a seal chip side surface that is inclined so as to be located inward in the thickness direction view from the back surface of the seal chip toward the main surface of the seal chip.
The electronic device according to any one of claims 18 to 23, wherein the conductive layer includes a seal chip side surface connecting portion formed on a side surface of the seal chip.
前記シールチップ側面連絡部は、前記主面の端縁に到達している、請求項24に記載の電子装置。   25. The electronic device according to claim 24, wherein the seal chip side surface connecting portion reaches an edge of the main surface. 前記導電層は、前記基板の前記主面に形成された主面側連絡部を含む、請求項24または25に記載の電子装置。   26. The electronic device according to claim 24, wherein the conductive layer includes a main surface side connecting portion formed on the main surface of the substrate. 前記電極パッドは、前記主面に設けられた主面電極パッドである、請求項12ないし17のいずれかに記載の電子装置。   The electronic device according to claim 12, wherein the electrode pad is a main surface electrode pad provided on the main surface. 前記導電層は、前記基板の前記主面に形成された主面側連絡部を含む、請求項27に記載の電子装置。   28. The electronic device according to claim 27, wherein the conductive layer includes a main surface side connecting portion formed on the main surface of the substrate. 前記主面電極パッドは、前記主面側連絡部上に形成されている、請求項28に記載の電子装置。   29. The electronic device according to claim 28, wherein the main surface electrode pad is formed on the main surface side connecting portion. 前記基板は、前記受光素子としての前記電子素子が配置された前記素子配置用凹部とは別の、前記主面から凹む発光素子配置用凹部を有しており、
前記発光素子配置用凹部に、発光素子が配置されている、請求項12ないし29のいずれかに記載の電子装置。
The substrate has a light emitting element disposition recess that is recessed from the main surface, different from the element disposition recess where the electronic element as the light receiving element is disposed.
30. The electronic device according to claim 12, wherein a light emitting element is disposed in the light emitting element disposing recess.
前記発光素子は、前記光電変換機能の対象である波長の光を発する、請求項30に記載の電子装置。   The electronic device according to claim 30, wherein the light emitting element emits light having a wavelength that is a target of the photoelectric conversion function. 前記発光素子配置用凹部は、前記厚さ方向を向く発光素子配置用凹部底面を有しており、
前記発光は、前記発光素子配置用凹部底面に配置されている、請求項31に記載の電子装置。
The light emitting element disposition recess has a light emitting element disposition recess bottom surface facing the thickness direction,
32. The electronic device according to claim 31, wherein the light emission is disposed on the bottom surface of the light emitting element disposing recess.
前記発光素子配置用凹部は、前記発光素子配置用凹部底面から起立する発光素子配置用凹部側面を有する、請求項32に記載の電子装置。   33. The electronic device according to claim 32, wherein the light emitting element placement recess has a light emitting element placement recess side surface rising from a bottom surface of the light emitting element placement recess. 前記発光素子配置用凹部底面は、前記厚さ方向に直交する面である、請求項33に記載の電子装置。   34. The electronic device according to claim 33, wherein the bottom surface of the concave portion for light emitting element arrangement is a surface orthogonal to the thickness direction. 前記発光素子配置用凹部側面は、前記厚さ方向に対し傾斜している、請求項34に記載の電子装置。   35. The electronic device according to claim 34, wherein the side surface of the light emitting element disposing concave portion is inclined with respect to the thickness direction. 前記発光素子配置用凹部底面に対する前記発光素子配置用凹部側面の角度は、55度である、請求項35に記載の電子装置。   36. The electronic device according to claim 35, wherein an angle of the side surface of the light emitting element disposition recess with respect to the bottom surface of the light emitting element disposition recess is 55 degrees. 前記導電層は、前記発光素子配置用凹部側面に形成された発光素子配置用凹部側面連絡部を有する、請求項33ないし36のいずれかに記載の電子装置。   37. The electronic device according to any one of claims 33 to 36, wherein the conductive layer has a light emitting element disposing concave side surface connecting portion formed on the light emitting element disposing concave side surface. 前記発光素子配置用凹部に充填され且つ前記発光素子を覆うとともに、前記発光素子からの光を透過させる、発光素子封止樹脂部を備える、請求項30ないし37のいずれかに記載の電子装置。   38. The electronic device according to any one of claims 30 to 37, further comprising a light emitting element sealing resin portion that fills the light emitting element arrangement recess and covers the light emitting element and transmits light from the light emitting element. 前記発光素子封止樹脂部は、前記発光素子を直接覆う第1発光素子封止樹脂部と、該第1発光素子封止樹脂部に対して前記主面が向く側に設けられた第2発光素子封止樹脂部と、を有する、請求項38に記載の電子装置。   The light emitting element sealing resin portion includes a first light emitting element sealing resin portion that directly covers the light emitting element, and a second light emission provided on the side of the main surface facing the first light emitting element sealing resin portion. The electronic device according to claim 38, further comprising an element sealing resin portion. 前記第2発光素子封止樹脂部の前記主面と同じ側を向く面は、平坦である、請求項39に記載の電子装置。   40. The electronic device according to claim 39, wherein a surface of the second light emitting element sealing resin portion facing the same side as the main surface is flat.
JP2015019135A 2015-02-03 2015-02-03 Electronic device Pending JP2016143783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015019135A JP2016143783A (en) 2015-02-03 2015-02-03 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015019135A JP2016143783A (en) 2015-02-03 2015-02-03 Electronic device

Publications (1)

Publication Number Publication Date
JP2016143783A true JP2016143783A (en) 2016-08-08

Family

ID=56570769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015019135A Pending JP2016143783A (en) 2015-02-03 2015-02-03 Electronic device

Country Status (1)

Country Link
JP (1) JP2016143783A (en)

Similar Documents

Publication Publication Date Title
US9585254B2 (en) Electronic device
JP4910220B1 (en) LED module device and manufacturing method thereof
KR101149645B1 (en) Optocoupler devices
KR20120060469A (en) Light emitting device package and method thereof
JPWO2008123020A1 (en) Semiconductor device and manufacturing method thereof
TWI605280B (en) Electronic module
JP2014179476A (en) Module and manufacturing method thereof
JP2017041467A (en) Optical semiconductor device
TW201322433A (en) A structure of image sensor package and manufacturing method thereof
JP2008166381A (en) Semiconductor device and manufacturing method therefor
JP6736260B2 (en) Semiconductor light emitting device
JP2013045943A (en) Semiconductor light-emitting device and manufacturing method of the same
JP2015192095A (en) Led light-emitting device and method of manufacturing led light-emitting device
JP2007242813A (en) Semiconductor device and its manufacturing method
JP2005269627A (en) Semiconductor relay device and manufacturing method of wiring board thereof
JP2014164110A (en) Optical communication module and method for manufacturing the same
JP2017143126A (en) Electronic apparatus and light-emitting/receiving device
US10163775B2 (en) Electronic device
JP2016157901A (en) Electronic device
JP7299121B2 (en) Circuit boards, electronic components and electronic modules
JP2016143783A (en) Electronic device
JP6622583B2 (en) Wiring board and electronic device
CN116425111B (en) Packaging method and packaging structure of sensor chip
JP2018206797A (en) Semiconductor device and semiconductor device manufacturing method
JP2016139729A (en) Electronic device and method of manufacturing electronic device