JP2016138794A - Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body - Google Patents

Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body Download PDF

Info

Publication number
JP2016138794A
JP2016138794A JP2015013511A JP2015013511A JP2016138794A JP 2016138794 A JP2016138794 A JP 2016138794A JP 2015013511 A JP2015013511 A JP 2015013511A JP 2015013511 A JP2015013511 A JP 2015013511A JP 2016138794 A JP2016138794 A JP 2016138794A
Authority
JP
Japan
Prior art keywords
layer
electronic device
substrate
film
ceiling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015013511A
Other languages
Japanese (ja)
Inventor
拓也 衣川
Takuya Kinugawa
拓也 衣川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015013511A priority Critical patent/JP2016138794A/en
Publication of JP2016138794A publication Critical patent/JP2016138794A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device with which it is possible to effectively reduce the collapse of a ceiling part and a method for manufacturing the electronic device, and to provide a pressure sensor, a vibrator, an altimeter, an electronic apparatus, and a mobile body equipped with the electronic device.SOLUTION: A physical quantity sensor 1 according to the present invention comprises a board 2, piezoresistive elements 5 disposed on one surface side of the board 2, a wall part disposed on the one surface side of the board 2 in a manner of enclosing the piezoresistive element 5 in a plan view of the board 2, and a ceiling part disposed on the wall part opposite the board 2 and constituting a cavity part S together with the board 2 and the wall part, the ceiling part having a coating layer 641 including metal, and a TiN layer 648 disposed on the coating layer 641 opposite the cavity part S, the thermal expansion coefficient of the TiN layer being smaller than the coating layer 641.SELECTED DRAWING: Figure 1

Description

本発明は、電子デバイス、電子デバイスの製造方法、圧力センサー、振動子、高度計、電子機器および移動体に関するものである。   The present invention relates to an electronic device, an electronic device manufacturing method, a pressure sensor, a vibrator, an altimeter, an electronic apparatus, and a moving object.

半導体製造プロセスを用いて形成された空洞部を有する電子デバイスが知られている(例えば、特許文献1参照)。このような電子デバイスの一例としては、例えば、特許文献1に記載の電気部品が挙げられる。この電気部品は、特許文献1に記載されているように、基板と、基板上に形成された機能素子と、基板上において機能素子を収納するキャビティを形成し、複数の貫通孔を有する第1層と、第1層上に形成され、第1層の複数の貫通孔を塞ぐ第2層と、を具備する。   An electronic device having a cavity formed by using a semiconductor manufacturing process is known (for example, see Patent Document 1). As an example of such an electronic device, for example, an electric component described in Patent Document 1 can be cited. As described in Patent Document 1, the electrical component includes a substrate, a functional element formed on the substrate, a cavity for housing the functional element on the substrate, and a plurality of through holes. And a second layer formed on the first layer and blocking the plurality of through holes of the first layer.

また、特許文献1に記載の電気部品は、第1層が、下部側に形成された第1膜(SiO膜)と、第1膜上に形成され、第1膜より熱膨張係数が小さい第2膜(SiN膜)と、を含む。これにより、第1層を上部側に膨らむ構造とし、第1層と機能素子との接触等を防止し、信頼性の向上を図っている。 In addition, in the electric component described in Patent Document 1, the first layer is formed on the first film (SiO 2 film) formed on the lower side and the first film, and has a smaller thermal expansion coefficient than the first film. A second film (SiN film). Accordingly, the first layer has a structure that swells to the upper side, prevents contact between the first layer and the functional element, and improves reliability.

しかし、特許文献1に記載の電気部品では、第1膜および第2膜の組み合わせがSiO膜およびSiN膜であるため、これらの線膨張係数差が小さく、第1層の膨らみが十分でなく、第1層が潰れる場合がある。 However, in the electric component described in Patent Document 1, since the combination of the first film and the second film is the SiO 2 film and the SiN film, the difference between these linear expansion coefficients is small, and the bulge of the first layer is not sufficient. The first layer may be crushed.

特開2012−045656号公報JP 2012-045656 A

本発明の目的は、天井部の潰れを効果的に低減することができる電子デバイスおよびその製造方法を提供すること、また、かかる電子デバイスを備える圧力センサー、振動子、高度計、電子機器および移動体を提供することにある。   An object of the present invention is to provide an electronic device capable of effectively reducing crushing of a ceiling portion and a manufacturing method thereof, and a pressure sensor, a vibrator, an altimeter, an electronic apparatus, and a moving body including the electronic device. Is to provide.

このような目的は、下記の本発明により達成される。
[適用例1]
本発明の電子デバイスは、基板と、
前記基板の一方の面側に前記基板の平面視で環状に配置されている壁部と、
前記壁部に対して前記基板とは反対側に配置されていて内部空間を前記基板および前記壁部とともに構成している天井部と、
を備え、
前記天井部は、
金属を含む第1層と、
前記第1層に対して前記内部空間とは反対側に配置されていて前記第1層よりも熱膨張率が小さい第2層と、
を有することを特徴とする。
Such an object is achieved by the present invention described below.
[Application Example 1]
An electronic device of the present invention includes a substrate,
A wall portion annularly arranged on one surface side of the substrate in a plan view of the substrate;
A ceiling portion that is disposed on the opposite side of the substrate with respect to the wall portion and constitutes an internal space together with the substrate and the wall portion;
With
The ceiling part is
A first layer comprising a metal;
A second layer disposed on a side opposite to the internal space with respect to the first layer and having a smaller coefficient of thermal expansion than the first layer;
It is characterized by having.

このような電子デバイスによれば、第1層の熱膨張率が第2層よりも大きいため、これらの層の熱膨張率差を利用して天井部を内部空間とは反対側(外側)に撓ませてドーム状とすることができる。これにより、天井部の潰れを低減することができる。特に、第1層が金属を含んでいるため、第1層の熱膨張率を大きくすることができ、それに伴って、第1層と第2層との熱膨張率差を大きくすることができる。そのため、天井部を外側に十分に撓ませることができ、その結果、天井部の潰れを効果的に低減することができる。   According to such an electronic device, since the thermal expansion coefficient of the first layer is larger than that of the second layer, the ceiling portion is placed on the side (outside) opposite to the internal space using the difference in thermal expansion coefficient of these layers. It can be bent into a dome shape. Thereby, crushing of a ceiling part can be reduced. In particular, since the first layer contains metal, the coefficient of thermal expansion of the first layer can be increased, and accordingly, the difference in coefficient of thermal expansion between the first layer and the second layer can be increased. . Therefore, the ceiling portion can be sufficiently bent outward, and as a result, collapse of the ceiling portion can be effectively reduced.

[適用例2]
本発明の電子デバイスでは、前記第2層は、金属化合物を含むことが好ましい。
[Application Example 2]
In the electronic device of the present invention, the second layer preferably contains a metal compound.

これにより、第2層の熱膨張率を小さくし、それに伴って、第1層と第2層との熱膨張率差を大きくすることができる。   Thereby, the thermal expansion coefficient of a 2nd layer can be made small and the thermal expansion coefficient difference of a 1st layer and a 2nd layer can be enlarged in connection with it.

[適用例3]
本発明の電子デバイスでは、前記第2層は、窒化チタンを含むことが好ましい。
[Application Example 3]
In the electronic device of the present invention, it is preferable that the second layer contains titanium nitride.

これにより、第2層の熱膨張率を小さくするとともに、第1層をフォトリソグラフィ法を用いてパターニングする際の反射防止膜を利用して第2層を形成することができる。   Thus, the thermal expansion coefficient of the second layer can be reduced, and the second layer can be formed by using the antireflection film when the first layer is patterned using the photolithography method.

[適用例4]
本発明の電子デバイスでは、前記第1層は、アルミニウムを含むことが好ましい。
[Application Example 4]
In the electronic device of the present invention, the first layer preferably contains aluminum.

これにより、第1層の熱膨張率を大きくすることができる。また、アルミニウムは、半導体製造プロセスとの親和性が高く、簡単かつ高精度に第1層を形成することができる。   Thereby, the thermal expansion coefficient of the first layer can be increased. Aluminum has a high affinity with the semiconductor manufacturing process, and the first layer can be formed easily and with high accuracy.

[適用例5]
本発明の電子デバイスでは、前記第1層と前記壁部とが同じ材料を含むことが好ましい。
[Application Example 5]
In the electronic device according to the aspect of the invention, it is preferable that the first layer and the wall portion include the same material.

これにより、第1層と壁部とを一括して形成することができ、製造工程を簡単化することができる。   Thereby, a 1st layer and a wall part can be formed collectively, and a manufacturing process can be simplified.

[適用例6]
本発明の電子デバイスでは、前記第2層に対して前記内部空間とは反対側に配置されていて前記第2層よりも熱膨張率が小さい第3層を備えることが好ましい。
[Application Example 6]
In the electronic device according to the aspect of the invention, it is preferable that the electronic device includes a third layer that is disposed on the opposite side to the internal space with respect to the second layer and has a smaller coefficient of thermal expansion than the second layer.

これにより、第1層および第2層と第3層との熱膨張率差を利用して、天井部を外側に十分に撓ませることができる。   Thereby, a ceiling part can fully bend outside using the thermal expansion coefficient difference of a 1st layer and a 2nd layer, and a 3rd layer.

[適用例7]
本発明の電子デバイスでは、前記第3層は、酸化ケイ素または窒化ケイ素を含むことが好ましい。
[Application Example 7]
In the electronic device of the present invention, the third layer preferably contains silicon oxide or silicon nitride.

酸化ケイ素および窒化ケイ素は、いずれも、熱膨張率が極めて小さい。したがって、第3層が酸化ケイ素または窒化ケイ素を含むことにより、第1層および第2層と第3層との熱膨張率差を大きくすることができる。   Both silicon oxide and silicon nitride have a very low coefficient of thermal expansion. Therefore, when the third layer contains silicon oxide or silicon nitride, the difference in thermal expansion coefficient between the first layer, the second layer, and the third layer can be increased.

[適用例8]
本発明の電子デバイスでは、前記基板は、
歪みにより電気信号を出力するセンサー素子を備え、平面視で前記天井部と重なる位置に設けられていて受圧により撓み変形するダイヤフラム部を有することが好ましい。
[Application Example 8]
In the electronic device of the present invention, the substrate is
It is preferable that a sensor element that outputs an electric signal due to strain is provided, and a diaphragm portion that is provided at a position overlapping the ceiling portion in a plan view and bends and deforms due to pressure reception.

これにより、圧力を検出可能な電子デバイス(物理量センサー)を実現することができる。   Thereby, an electronic device (physical quantity sensor) capable of detecting pressure can be realized.

[適用例9]
本発明の電子デバイスの製造方法は、本発明の電子デバイスの製造方法であって、
スパッタリング法を用いて前記第1層を形成する第1工程と、
スパッタリング法を用いて前記第2層を形成する第2工程と、
を有することを特徴とする。
[Application Example 9]
An electronic device manufacturing method of the present invention is an electronic device manufacturing method of the present invention,
A first step of forming the first layer using a sputtering method;
A second step of forming the second layer using a sputtering method;
It is characterized by having.

このような電子デバイスの製造方法によれば、外側に撓むドーム状の天井部を形成することができる。また、スパッタリング法を用いることにより、第2工程の成膜温度を第1工程の成膜温度よりも容易に低くすることができ、そのため、天井部を効率的に膨らますことができる。また、スパッタリング法を用いることは、CVD法を用いる場合に比べて、生産性に優れているので、低コストで電子デバイスを生産することができる。   According to such a method for manufacturing an electronic device, a dome-shaped ceiling portion that bends outward can be formed. In addition, by using the sputtering method, the film formation temperature in the second step can be easily made lower than the film formation temperature in the first step, so that the ceiling can be efficiently expanded. Moreover, since using the sputtering method is superior in productivity to using the CVD method, an electronic device can be produced at a low cost.

[適用例10]
本発明の電子デバイスの製造方法では、前記第2工程は、前記第1工程よりも低い温度で行うことが好ましい。
[Application Example 10]
In the method for manufacturing an electronic device of the present invention, the second step is preferably performed at a temperature lower than that of the first step.

これにより、得られる電子デバイスにおいて、天井部が外側に撓むように第1層と第2層との間に歪みを効果的に生じさせることができる。   Thereby, in the obtained electronic device, distortion can be effectively generated between the first layer and the second layer so that the ceiling portion bends outward.

[適用例11]
本発明の圧力センサーは、本発明の電子デバイスを備えることを特徴とする。
[Application Example 11]
The pressure sensor of the present invention includes the electronic device of the present invention.

これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する圧力センサーを提供することができる。   Thereby, the crushing of a ceiling part can be reduced effectively and the pressure sensor which has the outstanding reliability can be provided.

[適用例12]
本発明の振動子は、本発明の電子デバイスを備えることを特徴とする。
[Application Example 12]
A vibrator according to the present invention includes the electronic device according to the present invention.

これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する振動子を提供することができる。   As a result, it is possible to effectively reduce the crushing of the ceiling and provide a vibrator having excellent reliability.

[適用例13]
本発明の高度計は、本発明の電子デバイスを備えることを特徴とする。
[Application Example 13]
An altimeter according to the present invention includes the electronic device according to the present invention.

これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する高度計を提供することができる。   Thereby, the crushing of a ceiling part can be reduced effectively and the altimeter which has the outstanding reliability can be provided.

[適用例14]
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
[Application Example 14]
An electronic apparatus according to the present invention includes the electronic device according to the present invention.

これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する電子機器を提供することができる。   Thereby, the crushing of a ceiling part can be reduced effectively and the electronic device which has the outstanding reliability can be provided.

[適用例15]
本発明の移動体は、本発明の電子デバイスを備えることを特徴とする。
[Application Example 15]
The moving body of the present invention includes the electronic device of the present invention.

これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する移動体を提供することができる。   Thereby, the crushing of a ceiling part can be reduced effectively and the mobile body which has the outstanding reliability can be provided.

本発明の第1実施形態に係る電子デバイス(物理量センサー)を示す断面図である。It is sectional drawing which shows the electronic device (physical quantity sensor) which concerns on 1st Embodiment of this invention. 図1に示す電子デバイスのピエゾ抵抗素子(機能素子)の配置を示す平面図である。It is a top view which shows arrangement | positioning of the piezoresistive element (functional element) of the electronic device shown in FIG. 図1に示す電子デバイスの作用を説明するための図であって、(a)は加圧状態を示す断面図、(b)は加圧状態を示す平面図である。It is a figure for demonstrating the effect | action of the electronic device shown in FIG. 1, Comprising: (a) is sectional drawing which shows a pressurization state, (b) is a top view which shows a pressurization state. 図1に示す電子デバイスの部分拡大断面図である。It is a partial expanded sectional view of the electronic device shown in FIG. 図1に示す電子デバイスの製造工程を示す図である。It is a figure which shows the manufacturing process of the electronic device shown in FIG. 図1に示す電子デバイスの製造工程を示す図である。It is a figure which shows the manufacturing process of the electronic device shown in FIG. 本発明の第2実施形態に係る電子デバイス(物理量センサー)を示す断面図である。It is sectional drawing which shows the electronic device (physical quantity sensor) which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る電子デバイス(振動子)を示す断面図である。It is sectional drawing which shows the electronic device (vibrator) which concerns on 3rd Embodiment of this invention. 図8に示す電子デバイスが備える共振子(機能素子)を説明するための図であって、(a)は断面図、(b)は平面図である。It is a figure for demonstrating the resonator (functional element) with which the electronic device shown in FIG. 8 is provided, Comprising: (a) is sectional drawing, (b) is a top view. 本発明の圧力センサーの一例を示す断面図である。It is sectional drawing which shows an example of the pressure sensor of this invention. 本発明の高度計の一例を示す斜視図である。It is a perspective view which shows an example of the altimeter of this invention. 本発明の電子機器の一例を示す正面図である。It is a front view which shows an example of the electronic device of this invention. 本発明の移動体の一例を示す斜視図である。It is a perspective view which shows an example of the moving body of this invention.

以下、本発明の電子デバイス、電子デバイスの製造方法、圧力センサー、振動子、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。   Hereinafter, an electronic device, a manufacturing method of an electronic device, a pressure sensor, a vibrator, an altimeter, an electronic apparatus, and a moving body of the present invention will be described in detail based on each embodiment shown in the accompanying drawings.

1.電子デバイス
<第1実施形態>
図1は、本発明の第1実施形態に係る電子デバイス(物理量センサー)を示す断面図である。図2は、図1に示す電子デバイスのピエゾ抵抗素子(機能素子)の配置を示す平面図である。図3は、図1に示す電子デバイスの作用を説明するための図であって、図3(a)は加圧状態を示す断面図、図3(b)は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図1中の上側を「上」、下側を「下」という。
1. Electronic Device <First Embodiment>
FIG. 1 is a cross-sectional view showing an electronic device (physical quantity sensor) according to a first embodiment of the present invention. FIG. 2 is a plan view showing an arrangement of piezoresistive elements (functional elements) of the electronic device shown in FIG. 3A and 3B are diagrams for explaining the operation of the electronic device shown in FIG. 1, wherein FIG. 3A is a cross-sectional view showing a pressurized state, and FIG. 3B is a plan view showing the pressurized state. is there. In the following, for convenience of explanation, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.

図1に示す物理量センサー1(電子デバイス)は、ダイヤフラム部20を有する基板2と、ダイヤフラム部20に配置されている機能素子である複数のピエゾ抵抗素子5(機能素子)と、基板2とともに空洞部S(内部空間)を形成している積層構造体6と、基板2と積層構造体6との間に配置されている段差形成層3と、を備えている。   A physical quantity sensor 1 (electronic device) shown in FIG. 1 includes a substrate 2 having a diaphragm section 20, a plurality of piezoresistive elements 5 (functional elements) that are functional elements arranged in the diaphragm section 20, and a cavity together with the substrate 2. The laminated structure 6 which forms the part S (internal space), and the level | step difference formation layer 3 arrange | positioned between the board | substrate 2 and the laminated structure 6 are provided.

以下、物理量センサー1を構成する各部を順次説明する。
−基板−
基板2は、半導体基板21と、半導体基板21の一方の面上に設けられた絶縁膜22と、絶縁膜22の半導体基板21とは反対側の面上に設けられた絶縁膜23と、を有している。
Hereinafter, each part which comprises the physical quantity sensor 1 is demonstrated sequentially.
-Board-
The substrate 2 includes a semiconductor substrate 21, an insulating film 22 provided on one surface of the semiconductor substrate 21, and an insulating film 23 provided on the surface of the insulating film 22 opposite to the semiconductor substrate 21. Have.

半導体基板21は、単結晶シリコンで構成されているシリコン層211(ハンドル層)と、シリコン酸化膜で構成されている酸化シリコン層212(ボックス層)と、単結晶シリコンで構成されているシリコン層213(デバイス層)とがこの順で積層されたSOI基板である。なお、半導体基板21は、SOI基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。   The semiconductor substrate 21 includes a silicon layer 211 (handle layer) made of single crystal silicon, a silicon oxide layer 212 (box layer) made of a silicon oxide film, and a silicon layer made of single crystal silicon. 213 (device layer) is an SOI substrate laminated in this order. The semiconductor substrate 21 is not limited to the SOI substrate, and may be another semiconductor substrate such as a single crystal silicon substrate.

絶縁膜22は、例えば、シリコン酸化膜であり、絶縁性を有する。また、絶縁膜23は、例えば、シリコン窒化膜であり、絶縁性を有するとともに、フッ酸を含むエッチング液に対する耐性をも有する。ここで、半導体基板21(シリコン層213)と絶縁膜23(シリコン窒化膜)との間に絶縁膜22(シリコン酸化膜)が介在していることにより、絶縁膜23の成膜時に生じた応力が半導体基板21に伝わるのを絶縁膜22により緩和することができる。また、絶縁膜22は、半導体基板21およびその上方に半導体回路を形成する場合、素子間分離膜として用いることもできる。なお、絶縁膜22、23は、前述した構成材料に限定されず、また、必要に応じて、絶縁膜22、23のうちのいずれか一方を省略してもよい。   The insulating film 22 is, for example, a silicon oxide film and has an insulating property. Further, the insulating film 23 is, for example, a silicon nitride film, and has an insulation property and resistance to an etching solution containing hydrofluoric acid. Here, since the insulating film 22 (silicon oxide film) is interposed between the semiconductor substrate 21 (silicon layer 213) and the insulating film 23 (silicon nitride film), the stress generated when the insulating film 23 is formed. Is transmitted to the semiconductor substrate 21 by the insulating film 22. The insulating film 22 can also be used as an inter-element isolation film when a semiconductor circuit is formed on and above the semiconductor substrate 21. Note that the insulating films 22 and 23 are not limited to the above-described constituent materials, and any one of the insulating films 22 and 23 may be omitted as necessary.

このような基板2の絶縁膜23上には、パターニングされた段差形成層3が配置されている。この段差形成層3は、平面視でダイヤフラム部20の周囲を囲むように形成されており、段差形成層3の上面と基板2の上面との間であって、ダイヤフラム部20の中心側(内側)に段差形成層3の厚さ分の段差部を形成する。これにより、ダイヤフラム部20が受圧により撓み変形したとき、ダイヤフラム部20の段差部との間の境界部分に応力を集中させることができる。そのため、かかる境界部分(またはその付近)にピエゾ抵抗素子5を配置することにより、検出感度を向上させることができる。   A patterned step forming layer 3 is disposed on the insulating film 23 of the substrate 2. The step forming layer 3 is formed so as to surround the periphery of the diaphragm portion 20 in a plan view, and is between the upper surface of the step forming layer 3 and the upper surface of the substrate 2 and on the center side (inner side) of the diaphragm portion 20. ) To form a step portion corresponding to the thickness of the step forming layer 3. Thereby, when the diaphragm part 20 bends and deform | transforms by receiving pressure, stress can be concentrated on the boundary part between the level | step-difference parts of the diaphragm part 20. FIG. Therefore, the detection sensitivity can be improved by disposing the piezoresistive element 5 at the boundary portion (or the vicinity thereof).

この段差形成層3は、例えば、単結晶シリコン、多結晶シリコン(ポリシリコン)またはアモルファスシリコンで構成されている。また、段差形成層3は、例えば、単結晶シリコン、多結晶シリコン(ポリシリコン)またはアモルファスシリコンにリン、ボロン等の不純物をドープ(拡散または注入)して構成されていてもよい。この場合、段差形成層3は、導電性を有するため、例えば、空洞部Sの外側において基板2上にMOSトランジスタを形成する場合、段差形成層3の一部をMOSトランジスタのゲート電極として用いることができる。また、段差形成層3の一部を配線として用いることもできる。   The step forming layer 3 is made of, for example, single crystal silicon, polycrystalline silicon (polysilicon), or amorphous silicon. Further, the step forming layer 3 may be configured by doping (diffusing or implanting) impurities such as phosphorus and boron into single crystal silicon, polycrystalline silicon (polysilicon), or amorphous silicon, for example. In this case, since the step forming layer 3 has conductivity, for example, when a MOS transistor is formed on the substrate 2 outside the cavity S, a part of the step forming layer 3 is used as the gate electrode of the MOS transistor. Can do. A part of the step forming layer 3 can also be used as a wiring.

このような基板2には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部20が設けられている。ダイヤフラム部20は、半導体基板21の下面に有底の凹部24を設けることで形成されている。すなわち、ダイヤフラム部20は、基板2の一方の面に開口している凹部24の底部を含んで構成されている。このダイヤフラム部20は、その下面が受圧面25となっている。本実施形態では、図2に示すように、ダイヤフラム部20は、正方形(矩形)の平面視形状である。   Such a substrate 2 is provided with a diaphragm portion 20 which is thinner than the surrounding portion and is bent and deformed by receiving pressure. The diaphragm portion 20 is formed by providing a bottomed recess 24 on the lower surface of the semiconductor substrate 21. That is, the diaphragm portion 20 is configured to include the bottom portion of the concave portion 24 opened on one surface of the substrate 2. The diaphragm 20 has a pressure receiving surface 25 on the lower surface. In the present embodiment, as shown in FIG. 2, the diaphragm portion 20 has a square (rectangular) plan view shape.

本実施形態の基板2では、凹部24がシリコン層211を貫通しており、ダイヤフラム部20が酸化シリコン層212、シリコン層213、絶縁膜22および絶縁膜23の4層で構成されている。ここで、酸化シリコン層212は、後述するように、物理量センサー1の製造工程において凹部24をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部20の厚さの製品ごとのバラツキを少なくすることができる。   In the substrate 2 of the present embodiment, the recess 24 penetrates the silicon layer 211, and the diaphragm portion 20 is composed of four layers of a silicon oxide layer 212, a silicon layer 213, an insulating film 22, and an insulating film 23. Here, as will be described later, the silicon oxide layer 212 can be used as an etching stop layer when the recess 24 is formed by etching in the manufacturing process of the physical quantity sensor 1, and the thickness of the diaphragm portion 20 for each product. Variations can be reduced.

なお、凹部24がシリコン層211を貫通せず、ダイヤフラム部20がシリコン層211の薄肉部、酸化シリコン層212、シリコン層213、絶縁膜22および絶縁膜23の5層で構成されていてもよい。   The concave portion 24 may not penetrate the silicon layer 211, and the diaphragm portion 20 may be constituted by five layers of the thin portion of the silicon layer 211, the silicon oxide layer 212, the silicon layer 213, the insulating film 22, and the insulating film 23. .

−ピエゾ抵抗素子(機能素子)−
複数のピエゾ抵抗素子5は、図1に示すように、それぞれ、ダイヤフラム部20の空洞部S側に形成されている。ここで、ピエゾ抵抗素子5は、半導体基板21のシリコン層213に形成されている。
-Piezoresistive element (functional element)-
As shown in FIG. 1, the plurality of piezoresistive elements 5 are respectively formed on the cavity portion S side of the diaphragm portion 20. Here, the piezoresistive element 5 is formed in the silicon layer 213 of the semiconductor substrate 21.

図2に示すように、複数のピエゾ抵抗素子5は、ダイヤフラム部20の外周部に配置されている複数のピエゾ抵抗素子5a、5b、5c、5dで構成されている。   As shown in FIG. 2, the plurality of piezoresistive elements 5 are composed of a plurality of piezoresistive elements 5 a, 5 b, 5 c, and 5 d disposed on the outer periphery of the diaphragm portion 20.

基板2の厚さ方向から見た平面視(以下、単に「平面視」という)で四角形をなすダイヤフラム部20の4つの辺にそれぞれ対応して、ピエゾ抵抗素子5a、ピエゾ抵抗素子5b、ピエゾ抵抗素子5c、ピエゾ抵抗素子5dが配置されている。   The piezoresistive element 5a, the piezoresistive element 5b, and the piezoresistor respectively correspond to the four sides of the diaphragm portion 20 that form a quadrangle when viewed from the thickness direction of the substrate 2 (hereinafter simply referred to as “planar view”). An element 5c and a piezoresistive element 5d are arranged.

ピエゾ抵抗素子5aは、ダイヤフラム部20の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子5aの両端部には、1対の配線214aが電気的に接続されている。同様に、ピエゾ抵抗素子5bは、ダイヤフラム部20の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子5bの両端部には、1対の配線214bが電気的に接続されている。   The piezoresistive element 5 a extends along a direction perpendicular to the corresponding side of the diaphragm portion 20. A pair of wirings 214a is electrically connected to both ends of the piezoresistive element 5a. Similarly, the piezoresistive element 5 b extends along a direction perpendicular to the corresponding side of the diaphragm portion 20. A pair of wirings 214b is electrically connected to both ends of the piezoresistive element 5b.

一方、ピエゾ抵抗素子5cは、ダイヤフラム部20の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子5cの両端部には、1対の配線214cが電気的に接続されている。同様に、ピエゾ抵抗素子5dは、ダイヤフラム部20の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子5dの両端部には、1対の配線214dが電気的に接続されている。   On the other hand, the piezoresistive element 5 c extends along a direction parallel to the corresponding side of the diaphragm portion 20. A pair of wirings 214c is electrically connected to both ends of the piezoresistive element 5c. Similarly, the piezoresistive element 5 d extends along a direction parallel to the corresponding side of the diaphragm portion 20. A pair of wirings 214d is electrically connected to both ends of the piezoresistive element 5d.

なお、以下では、配線214a、214b、214c、214dをまとめて「配線214」ともいう。   Hereinafter, the wirings 214a, 214b, 214c, and 214d are collectively referred to as “wiring 214”.

このようなピエゾ抵抗素子5および配線214は、それぞれ、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したシリコン(単結晶シリコン)で構成されている。ここで、配線214における不純物のドープ濃度は、ピエゾ抵抗素子5における不純物のドープ濃度よりも高い。なお、配線214は、金属で構成されていてもよい。   The piezoresistive element 5 and the wiring 214 are each made of silicon (single crystal silicon) doped (diffused or implanted) with impurities such as phosphorus and boron. Here, the impurity doping concentration in the wiring 214 is higher than the impurity doping concentration in the piezoresistive element 5. Note that the wiring 214 may be made of metal.

また、複数のピエゾ抵抗素子5は、例えば、自然状態における抵抗値が互いに等しくなるように構成されている。   Further, the plurality of piezoresistive elements 5 are configured such that, for example, resistance values in a natural state are equal to each other.

以上説明したようなピエゾ抵抗素子5は、配線214等を介して、ブリッジ回路(ホイートストンブリッジ回路)を構成している。このブリッジ回路には、駆動電圧を供給する駆動回路(図示せず)が接続されている。そして、このブリッジ回路では、ピエゾ抵抗素子5の抵抗値に応じた電圧が検出信号として出力される。   The piezoresistive element 5 as described above constitutes a bridge circuit (Wheatstone bridge circuit) via the wiring 214 and the like. A driving circuit (not shown) that supplies a driving voltage is connected to the bridge circuit. In this bridge circuit, a voltage corresponding to the resistance value of the piezoresistive element 5 is output as a detection signal.

−積層構造体−
積層構造体6は、前述した基板2との間に空洞部Sを画成するように形成されている。ここで、積層構造体6は、ダイヤフラム部20のピエゾ抵抗素子5側に配置されていてダイヤフラム部20(または基板2)とともに空洞部S(内部空間)を区画形成(構成)している。
-Laminated structure-
The laminated structure 6 is formed so as to define a cavity S between itself and the substrate 2 described above. Here, the laminated structure 6 is disposed on the piezoresistive element 5 side of the diaphragm portion 20, and defines (configures) the cavity portion S (internal space) together with the diaphragm portion 20 (or the substrate 2).

この積層構造体6は、基板2上に平面視でピエゾ抵抗素子5を取り囲むように形成された層間絶縁膜61と、層間絶縁膜61上に形成された配線層62と、配線層62および層間絶縁膜61上に形成された層間絶縁膜63と、層間絶縁膜63上に形成され、複数の細孔642(開孔)を備えた被覆層641およびTiN層648を有する配線層64と、配線層64および層間絶縁膜63上に形成された表面保護膜65と、被覆層641上に設けられた封止層66とを有している。   The laminated structure 6 includes an interlayer insulating film 61 formed on the substrate 2 so as to surround the piezoresistive element 5 in plan view, a wiring layer 62 formed on the interlayer insulating film 61, a wiring layer 62, and an interlayer An interlayer insulating film 63 formed on the insulating film 61; a wiring layer 64 formed on the interlayer insulating film 63 and having a coating layer 641 having a plurality of pores 642 (openings) and a TiN layer 648; The surface protective film 65 formed on the layer 64 and the interlayer insulating film 63 and the sealing layer 66 provided on the covering layer 641 are provided.

層間絶縁膜61、63は、それぞれ、例えば、シリコン酸化膜で構成されている。また、配線層62、64および封止層66は、それぞれ、アルミニウム等の金属で構成されている。また、封止層66は、被覆層641が有する細孔642を封止している。また、表面保護膜65は、例えば、シリコン窒化膜である。   The interlayer insulating films 61 and 63 are each composed of, for example, a silicon oxide film. The wiring layers 62 and 64 and the sealing layer 66 are each made of a metal such as aluminum. Further, the sealing layer 66 seals the pores 642 included in the coating layer 641. The surface protective film 65 is a silicon nitride film, for example.

このような積層構造体6において、被覆層641およびTiN層648を除く配線層62および配線層64からなる構造体は、基板2の一方の面側に平面視でピエゾ抵抗素子5を囲んで環状に配置されている「壁部」を構成している。また、被覆層641、TiN層648および封止層66からなる構造体は、この壁部に対して基板2とは反対側に配置されていて空洞部S(内部空間)を基板2および壁部とともに構成している「天井部」を構成している。また、被覆層641は、金属を含む「第1層」である。また、TiN層648は、被覆層641に対して空洞部Sとは反対側に配置されていて被覆層641よりも熱膨張率が小さい「第2層」である。なお、壁部、天井部およびこれらに関連する事項については、後に詳述する。   In such a laminated structure 6, the structure including the wiring layer 62 and the wiring layer 64 excluding the covering layer 641 and the TiN layer 648 surrounds the piezoresistive element 5 in a plan view on one surface side of the substrate 2. It constitutes the “wall part” arranged in In addition, the structure including the covering layer 641, the TiN layer 648, and the sealing layer 66 is disposed on the opposite side of the substrate 2 from the wall, and the cavity S (internal space) is defined as the substrate 2 and the wall. It constitutes the “ceiling” that is configured together with the above. The covering layer 641 is a “first layer” containing a metal. The TiN layer 648 is a “second layer” that is disposed on the opposite side of the cavity S from the coating layer 641 and has a smaller coefficient of thermal expansion than the coating layer 641. In addition, a wall part, a ceiling part, and the matter relevant to these are explained in full detail behind.

また、このような積層構造体6は、CMOSプロセスのような半導体製造プロセスを用いて形成することができる。なお、シリコン層213上およびその上方には、半導体回路が作り込まれていてもよい。この半導体回路は、MOSトランジスタ等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線(ピエゾ抵抗素子5に接続されている配線を含む)等の回路要素を有している。   Moreover, such a laminated structure 6 can be formed using a semiconductor manufacturing process such as a CMOS process. Note that a semiconductor circuit may be formed on and above the silicon layer 213. This semiconductor circuit has active elements such as MOS transistors, and other circuit elements such as capacitors, inductors, resistors, diodes, and wires (including wires connected to the piezoresistive element 5) formed as necessary. ing.

基板2と積層構造体6とによって画成された空洞部Sは、密閉された空間である。この空洞部Sは、物理量センサー1が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Sが真空状態(300Pa以下)となっている。空洞部Sを真空状態とすることによって、物理量センサー1を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。   The cavity S defined by the substrate 2 and the laminated structure 6 is a sealed space. The cavity S functions as a pressure reference chamber that serves as a reference value for the pressure detected by the physical quantity sensor 1. In this embodiment, the cavity S is in a vacuum state (300 Pa or less). By making the cavity S into a vacuum state, the physical quantity sensor 1 can be used as an “absolute pressure sensor” that detects pressure based on the vacuum state, and the convenience is improved.

ただし、空洞部Sは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Sには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
以上、物理量センサー1の構成について簡単に説明した。
However, the cavity S may not be in a vacuum state, may be atmospheric pressure, may be in a reduced pressure state where the atmospheric pressure is lower than atmospheric pressure, or is a pressurized state where the atmospheric pressure is higher than atmospheric pressure. It may be. The cavity S may be filled with an inert gas such as nitrogen gas or a rare gas.
The configuration of the physical quantity sensor 1 has been briefly described above.

このような構成の物理量センサー1は、図3(a)に示すように、ダイヤフラム部20の受圧面25が受ける圧力Pに応じて、ダイヤフラム部20が変形し、これにより、図3(b)に示すように、ピエゾ抵抗素子5a、5b、5c、5dが歪み、ピエゾ抵抗素子5a、5b、5c、5dの抵抗値が変化する。それに伴って、ピエゾ抵抗素子5a、5b、5c、5dが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面25で受けた圧力の大きさを求めることができる。   As shown in FIG. 3A, the physical quantity sensor 1 having such a configuration deforms the diaphragm portion 20 in accordance with the pressure P received by the pressure receiving surface 25 of the diaphragm portion 20, and as a result, FIG. As shown, the piezoresistive elements 5a, 5b, 5c and 5d are distorted, and the resistance values of the piezoresistive elements 5a, 5b, 5c and 5d change. Accordingly, the output of the bridge circuit formed by the piezoresistive elements 5a, 5b, 5c, and 5d changes, and the magnitude of the pressure received by the pressure receiving surface 25 can be obtained based on the output.

より具体的に説明すると、前述したようなダイヤフラム部20の変形が生じる前の自然状態では、例えば、ピエゾ抵抗素子5a、5b、5c、5dの抵抗値が互いに等しい場合、ピエゾ抵抗素子5a、5bの抵抗値の積とピエゾ抵抗素子5c、5dの抵抗値の積とが等しく、ブリッジ回路の出力(電位差)はゼロとなる。   More specifically, in the natural state before the deformation of the diaphragm portion 20 as described above, for example, when the resistance values of the piezoresistive elements 5a, 5b, 5c, 5d are equal to each other, the piezoresistive elements 5a, 5b Is equal to the product of the resistance values of the piezoresistive elements 5c and 5d, and the output (potential difference) of the bridge circuit is zero.

一方、前述したようなダイヤフラム部20の変形が生じると、図3(b)に示すように、ピエゾ抵抗素子5a、5bにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子5c、5dにその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部20の変形が生じたとき、ピエゾ抵抗素子5a、5bの抵抗値とピエゾ抵抗素子5c、5dの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。   On the other hand, when the deformation of the diaphragm portion 20 as described above occurs, compressive strain along the longitudinal direction and tensile strain along the width direction are generated in the piezoresistive elements 5a and 5b as shown in FIG. At the same time, tensile strain along the longitudinal direction and compressive strain along the width direction are generated in the piezoresistive elements 5c and 5d. Therefore, when the deformation of the diaphragm portion 20 as described above occurs, one of the resistance values of the piezoresistive elements 5a and 5b and the piezoresistive elements 5c and 5d increases, and the other resistance. The value decreases.

このようなピエゾ抵抗素子5a、5b、5c、5dの歪みにより、ピエゾ抵抗素子5a、5bの抵抗値の積とピエゾ抵抗素子5c、5dの抵抗値の積との差が生じ、その差に応じた出力(電位差)がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面25で受けた圧力の大きさ(絶対圧)を求めることができる。   Due to the distortion of the piezoresistive elements 5a, 5b, 5c, and 5d, a difference between the product of the resistance values of the piezoresistive elements 5a and 5b and the product of the resistance values of the piezoresistive elements 5c and 5d occurs. The output (potential difference) is output from the bridge circuit. Based on the output from the bridge circuit, the magnitude (absolute pressure) of the pressure received by the pressure receiving surface 25 can be obtained.

ここで、前述したようなダイヤフラム部20の変形が生じたとき、ピエゾ抵抗素子5a、5bの抵抗値とピエゾ抵抗素子5c、5dの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子5a、5bの抵抗値の積とピエゾ抵抗素子5c、5dの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。   Here, when the deformation of the diaphragm portion 20 as described above occurs, one of the resistance values of the piezoresistive elements 5a and 5b and the resistance values of the piezoresistive elements 5c and 5d increases. Since the resistance value decreases, the change in the difference between the product of the resistance values of the piezoresistive elements 5a and 5b and the product of the resistance values of the piezoresistive elements 5c and 5d can be increased. The output can be increased. As a result, the pressure detection sensitivity can be increased.

このように、物理量センサー1では、基板2が有するダイヤフラム部20が、平面視で被覆層641と重なる位置に設けられていて、受圧により撓み変形する。これにより、圧力を検出可能な物理量センサー1を実現することができる。また、ダイヤフラム部20に配置されているピエゾ抵抗素子5が歪みにより電気信号を出力するセンサー素子であるため、圧力の検出感度を向上させることができる。   As described above, in the physical quantity sensor 1, the diaphragm portion 20 included in the substrate 2 is provided at a position overlapping the coating layer 641 in a plan view, and is deformed by receiving pressure. Thereby, the physical quantity sensor 1 capable of detecting the pressure can be realized. Further, since the piezoresistive element 5 disposed in the diaphragm unit 20 is a sensor element that outputs an electric signal due to distortion, the pressure detection sensitivity can be improved.

(壁部および天井部)
以下、壁部および天井部について詳述する。
図4は、図1に示す電子デバイスの部分拡大断面図である。
(Wall and ceiling)
Hereinafter, a wall part and a ceiling part are explained in full detail.
FIG. 4 is a partially enlarged cross-sectional view of the electronic device shown in FIG.

前述したように、被覆層641(第1層)、TiN層648(第2層)および封止層66が「天井部」を構成しており、この天井部は、空洞部Sとは反対側に撓んで(膨らんで)ドーム状をなしている。これにより、天井部の潰れを低減することができる。ここで、被覆層641は、金属を含み、かつ、TiN層648が被覆層641に対して空洞部Sとは反対側に配置されていて被覆層641よりも熱膨張率(面内方向での線膨張係数)が小さい。これにより、被覆層641とTiN層648との熱膨張率差を利用して天井部を空洞部Sとは反対側(外側)に撓ませてドーム状とすることができる。特に、被覆層641が金属を含んでいるため、被覆層641の熱膨張率を大きくすることができ、それに伴って、被覆層641とTiN層648との熱膨張率差を大きくすることができる。そのため、天井部を外側に十分に(大きく)撓ませることができ、その結果、天井部の潰れを効果的に低減することができる。   As described above, the covering layer 641 (first layer), the TiN layer 648 (second layer), and the sealing layer 66 constitute a “ceiling part”, and this ceiling part is opposite to the cavity part S. It bends (swells) into a dome shape. Thereby, crushing of a ceiling part can be reduced. Here, the coating layer 641 contains a metal, and the TiN layer 648 is disposed on the side opposite to the cavity S with respect to the coating layer 641, and the coefficient of thermal expansion (in the in-plane direction) is higher than that of the coating layer 641. (Linear expansion coefficient) is small. Thereby, the ceiling part can be bent to the opposite side (outside) from the cavity part S using the difference in coefficient of thermal expansion between the coating layer 641 and the TiN layer 648 to form a dome shape. In particular, since the coating layer 641 contains a metal, the thermal expansion coefficient of the coating layer 641 can be increased, and accordingly, the difference in thermal expansion coefficient between the coating layer 641 and the TiN layer 648 can be increased. . Therefore, the ceiling portion can be sufficiently bent outward (largely), and as a result, collapse of the ceiling portion can be effectively reduced.

以下、壁部および天井部を構成する各部を詳細に説明する。
図4に示すように、配線層62は、チタン(Ti)で構成されたTi層622と、窒化チタン(TiN)で構成されたTiN層623と、アルミニウム(Al)で構成されたAl層624と、窒化チタン(TiN)で構成されたTiN層625とを有し、これらがこの順で積層されて構成されている。同様に、配線層64は、チタン(Ti)で構成されたTi層645と、窒化チタン(TiN)で構成されたTiN層646と、アルミニウム(Al)で構成されたAl層647と、窒化チタン(TiN)で構成されたTiN層648とを有し、これらがこの順で積層されて構成されている。また、表面保護膜65は、シリコン酸化膜652と、シリコン窒化膜653と、を有し、これらがこの順で積層されて構成されている。
Hereinafter, each part which comprises a wall part and a ceiling part is demonstrated in detail.
As shown in FIG. 4, the wiring layer 62 includes a Ti layer 622 made of titanium (Ti), a TiN layer 623 made of titanium nitride (TiN), and an Al layer 624 made of aluminum (Al). And a TiN layer 625 made of titanium nitride (TiN), which are laminated in this order. Similarly, the wiring layer 64 includes a Ti layer 645 made of titanium (Ti), a TiN layer 646 made of titanium nitride (TiN), an Al layer 647 made of aluminum (Al), and titanium nitride. And a TiN layer 648 made of (TiN), which are laminated in this order. The surface protective film 65 includes a silicon oxide film 652 and a silicon nitride film 653, and these are stacked in this order.

ここで、被覆層641がAl層647で構成されている。このように被覆層641がアルミニウムを含むことにより、被覆層641の熱膨張率を大きくすることができる。また、アルミニウムは、半導体製造プロセスとの親和性が高く、簡単かつ高精度に第1層を形成することができる。   Here, the covering layer 641 is composed of an Al layer 647. Thus, when the coating layer 641 contains aluminum, the thermal expansion coefficient of the coating layer 641 can be increased. Aluminum has a high affinity with the semiconductor manufacturing process, and the first layer can be formed easily and with high accuracy.

また、前述したように、被覆層641およびTiN層648を除く配線層62および配線層64からなる構造体は、基板2の一方の面側に平面視でピエゾ抵抗素子5を囲んで配置されている「壁部」を構成している。そして、Al層647が被覆層641および壁部の一部を構成している。したがって、被覆層641と壁部とが同じ材料を含む。これにより、被覆層641(第1層)と壁部とを一括して形成することができ、製造工程を簡単化することができる。   Further, as described above, the structure including the wiring layer 62 and the wiring layer 64 excluding the covering layer 641 and the TiN layer 648 is disposed on one surface side of the substrate 2 so as to surround the piezoresistive element 5 in plan view. It constitutes a “wall”. The Al layer 647 constitutes the coating layer 641 and part of the wall. Therefore, the covering layer 641 and the wall portion contain the same material. Thereby, the coating layer 641 (first layer) and the wall portion can be formed in a lump, and the manufacturing process can be simplified.

なお、被覆層641の構成材料としては、金属単体を含むものであれば、アルミニウムに限定されず、例えば、半導体製造プロセスとの親和性が高い各種金属を用いることができる。   The constituent material of the coating layer 641 is not limited to aluminum as long as it includes a single metal, and for example, various metals having high affinity with the semiconductor manufacturing process can be used.

また、金属化合物は一般に金属に比べて熱膨張率が極めて小さい。したがって、TiN層648が金属化合物(窒化チタン)を含むことにより、TiN層648の熱膨張率を小さくし、それに伴って、被覆層641とTiN層648との熱膨張率差を大きくすることができる。また、被覆層641をフォトリソグラフィ法を用いてパターニングする際の反射防止膜を利用してTiN層648を形成することができる。   In addition, the metal compound generally has an extremely low coefficient of thermal expansion compared to a metal. Therefore, when the TiN layer 648 contains a metal compound (titanium nitride), the thermal expansion coefficient of the TiN layer 648 can be reduced, and accordingly, the difference in thermal expansion coefficient between the coating layer 641 and the TiN layer 648 can be increased. it can. In addition, the TiN layer 648 can be formed using an antireflection film when the coating layer 641 is patterned using a photolithography method.

なお、第2層の構成材料としては、被覆層641の構成材料よりも熱膨張率(面方向での線膨張係数)が小さいものであれば、窒化チタンに限定されず、各種金属および各種金属化合物(金属窒化物、金属酸化物、金属酸化窒化物等)を用いることができる。   The constituent material of the second layer is not limited to titanium nitride as long as it has a smaller coefficient of thermal expansion (linear expansion coefficient in the plane direction) than the constituent material of the coating layer 641. A compound (metal nitride, metal oxide, metal oxynitride, or the like) can be used.

また、TiN層648(第2層)の厚さは、被覆層641の厚さや構成材料等に応じて決められ、特に限定されないが、300Å以上2000Å以下であることが好ましく、500Å以上1500Å以下であることがより好ましく、800Å以上1200Å以下であることがさらに好ましい。これにより、良好な生産性を確保しながら被覆層641とTiN層648との熱膨張率差を利用して天井部を効率的に膨らますことができる。これに対し、TiN層648の厚さが薄すぎると、被覆層641の厚さや構成材料等によっては、被覆層641とTiN層648との熱膨張率差を利用して天井部を十分に膨らますことができない場合がある。一方、TiN層648の厚さが厚すぎると、成膜に長時間を要したり、他の部位(例えばダイヤフラム部20)に不要な応力が及んでしまったりする場合がある。   Further, the thickness of the TiN layer 648 (second layer) is determined according to the thickness of the coating layer 641, the constituent material, and the like, and is not particularly limited, but is preferably 300 to 2000 mm, more preferably 500 to 1500 mm. More preferably, it is more preferably 800 to 1200. Accordingly, the ceiling portion can be efficiently expanded by utilizing the difference in thermal expansion coefficient between the coating layer 641 and the TiN layer 648 while ensuring good productivity. On the other hand, if the thickness of the TiN layer 648 is too thin, depending on the thickness of the covering layer 641, the constituent material, etc., the ceiling portion is sufficiently expanded using the difference in thermal expansion coefficient between the covering layer 641 and the TiN layer 648. It may not be possible. On the other hand, if the thickness of the TiN layer 648 is too thick, it may take a long time for film formation, or unnecessary stress may be applied to other parts (for example, the diaphragm portion 20).

(電子デバイスの製造方法)
次に、物理量センサー1の製造方法を簡単に説明する。
(Electronic device manufacturing method)
Next, a method for manufacturing the physical quantity sensor 1 will be briefly described.

図5および図6は、図1に示す電子デバイスの製造工程を示す図である。以下、物理量センサー1の製造方法を、これらの図に基づいて説明する。   5 and 6 are diagrams showing manufacturing steps of the electronic device shown in FIG. Hereinafter, a method for manufacturing the physical quantity sensor 1 will be described with reference to these drawings.

[素子形成工程]
まず、図5(a)に示すように、SOI基板である半導体基板21を用意する。
[Element formation process]
First, as shown in FIG. 5A, a semiconductor substrate 21 which is an SOI substrate is prepared.

そして、半導体基板21のシリコン層213にリン(n型)またはボロン(p型)等の不純物をドープ(イオン注入)することにより、図5(b)に示すように、複数のピエゾ抵抗素子5および配線214を形成する。   Then, by doping (ion implantation) impurities such as phosphorus (n-type) or boron (p-type) into the silicon layer 213 of the semiconductor substrate 21, a plurality of piezoresistive elements 5 are obtained as shown in FIG. And the wiring 214 is formed.

例えば、ボロンを+80keVでイオン注入を行う場合、ピエゾ抵抗素子5へのイオン注入濃度を1×1014atoms/cm程度とする。また、配線214へのイオン注入濃をピエゾ抵抗素子5よりも多くする。例えば、ボロンを10keVでイオン注入を行う場合、配線214へのイオン注入濃度を5×1015atoms/cm程度とする。また、前述したようなイオン注入の後、例えば、1000℃程度で20分程度のアニールを行う。 For example, when ion implantation of boron is performed at +80 keV, the ion implantation concentration into the piezoresistive element 5 is set to about 1 × 10 14 atoms / cm 2 . Further, the concentration of ion implantation into the wiring 214 is made larger than that of the piezoresistive element 5. For example, when boron is ion-implanted at 10 keV, the ion implantation concentration into the wiring 214 is set to about 5 × 10 15 atoms / cm 2 . Further, after the ion implantation as described above, for example, annealing is performed at about 1000 ° C. for about 20 minutes.

[絶縁膜等形成工程]
次に、図5(c)に示すように、シリコン層213上に絶縁膜22、絶縁膜23および段差形成層3をこの順で形成する。
[Insulating film forming process]
Next, as illustrated in FIG. 5C, the insulating film 22, the insulating film 23, and the step forming layer 3 are formed in this order on the silicon layer 213.

絶縁膜22、23の形成は、それぞれ、例えば、スパッタリング法、CVD法等により行うことができる。段差形成層3は、例えば、多結晶シリコンをスパッタリング法、CVD法等により成膜した後、その膜に必要に応じてリン、ボロン等の不純物をドープ(イオン注入)し、その後、エッチングによりパターニングすることで形成することができる。   The insulating films 22 and 23 can be formed by, for example, a sputtering method, a CVD method, or the like. The step forming layer 3 is formed, for example, by depositing polycrystalline silicon by a sputtering method, a CVD method, or the like, and then doping (ion-implanting) an impurity such as phosphorus or boron as necessary, followed by patterning by etching. By doing so, it can be formed.

[層間絶縁膜・配線層形成工程]
次に、図5(d)に示すように、絶縁膜23上に、犠牲層41、配線層62、犠牲層42および配線層64をこの順で形成する。
[Interlayer insulation film / wiring layer formation process]
Next, as shown in FIG. 5D, a sacrificial layer 41, a wiring layer 62, a sacrificial layer 42, and a wiring layer 64 are formed in this order on the insulating film 23.

この犠牲層41、42は、それぞれ、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜61、63となるものである。犠牲層41、42の形成は、それぞれ、シリコン酸化膜をスパッタリング法、CVD法等により形成し、そのシリコン酸化膜をエッチングによりパターニングすることにより行う。   The sacrificial layers 41 and 42 are partly removed by a cavity forming step to be described later, and the remaining portions become the interlayer insulating films 61 and 63. The sacrificial layers 41 and 42 are formed by forming a silicon oxide film by sputtering, CVD, or the like, and patterning the silicon oxide film by etching.

また、犠牲層41、42の厚さは、それぞれ、特に限定されないが、例えば、1500nm以上5000nm以下程度とされる。   The thicknesses of the sacrificial layers 41 and 42 are not particularly limited, but are, for example, about 1500 nm to 5000 nm.

また、配線層62、64の形成は、それぞれ、例えばアルミニウムよりなる層をスパッタリング法、CVD法等により形成した後、パターニング処理することにより行う。図示しないが、前述したTi層622、TiN層623、Al層624およびTiN層625を有する配線層62を形成する際には、Ti層およびTiN層をこの順で一様に形成した後にこれらの層をパターニングすることによりTi層622およびTiN層623を形成し、その後、Al層およびTiN層をこの順で一様に形成した後にこれらの層をパターニングすることによりAl層624およびTiN層625を形成する。ここで、TiN層623は、犠牲層41の貫通孔内へのAlの充填性を良好とするためにAlの濡れ性を高める機能を有し、Ti層622は、TiN層623と犠牲層41との密着性を高める機能を有する。また、Al層上に一様に形成されたTiN層は、パターニングによりAl層624およびTiN層625を形成する際にフォトリソグラフィの露光光の反射を防止する反射防止膜として機能する。同様にして配線層64も形成することができる。   The wiring layers 62 and 64 are formed by patterning after forming a layer made of aluminum, for example, by sputtering or CVD. Although not shown, when forming the wiring layer 62 having the Ti layer 622, the TiN layer 623, the Al layer 624 and the TiN layer 625, the Ti layer and the TiN layer are formed uniformly in this order, and then these The Ti layer 622 and the TiN layer 623 are formed by patterning the layers, and then the Al layer and the TiN layer 625 are formed uniformly in this order, and then the Al layer 624 and the TiN layer 625 are formed by patterning these layers. Form. Here, the TiN layer 623 has a function of improving the wettability of Al in order to improve the Al filling property in the through hole of the sacrificial layer 41, and the Ti layer 622 includes the TiN layer 623 and the sacrificial layer 41. It has a function to improve the adhesion. The TiN layer uniformly formed on the Al layer functions as an antireflection film for preventing reflection of exposure light of photolithography when the Al layer 624 and the TiN layer 625 are formed by patterning. Similarly, the wiring layer 64 can also be formed.

ここで、成膜後の被覆層641およびTiN層648は、その後に成膜時の温度よりも低い温度下に置かれることとなり、それぞれ、面方向に収縮しようとする応力が生じる。このとき、前述したように被覆層641の熱膨張率がTiN層648よりも大きいため、被覆層641の方がTiNよりも大きく収縮しようとする。ただし、この段階では、被覆層641の下面が犠牲層42に接合されており、これらの層の収縮が規制(制限)される。   Here, the coating layer 641 and the TiN layer 648 after film formation are placed at a temperature lower than the temperature at the time of film formation, and a stress that tends to contract in the surface direction is generated. At this time, since the thermal expansion coefficient of the coating layer 641 is larger than that of the TiN layer 648 as described above, the coating layer 641 tends to contract more than TiN. However, at this stage, the lower surface of the covering layer 641 is bonded to the sacrificial layer 42, and the shrinkage of these layers is regulated (restricted).

また、Al層647およびTiN層648は、スパッタリング法を用いて行うことが好ましい。これにより、TiN層648を形成する工程(第2工程)の成膜温度を、Al層647を形成する工程(第1工程)の成膜温度よりも容易に低くすることができ、そのため、後述する工程において被覆層641とTiN層648との熱膨張率差を利用して天井部を効率的に膨らますことができる。また、CVD法を用いる場合に比べて、空洞部S内の不要な堆積物を低減することができる。その結果、優れた信頼性を有する物理量センサー1を得ることができる。   The Al layer 647 and the TiN layer 648 are preferably formed using a sputtering method. Thus, the film formation temperature in the step of forming the TiN layer 648 (second step) can be easily made lower than the film formation temperature of the step of forming the Al layer 647 (first step), and will be described later. In this process, the ceiling portion can be efficiently expanded using the difference in thermal expansion coefficient between the coating layer 641 and the TiN layer 648. Further, unnecessary deposits in the cavity S can be reduced as compared with the case where the CVD method is used. As a result, the physical quantity sensor 1 having excellent reliability can be obtained.

また、TiN層648を形成する工程(第2工程)は、Al層647を形成する工程(第1工程)よりも低い温度で行うことが好ましい。すなわち、被覆層641(Al層647)の成膜温度は、TiN層648の成膜温度よりも高いことが好ましい。これにより、前述したような被覆層641とTiN層648との応力差を大きくすることができる。その結果、得られる物理量センサー1において、天井部が外側に撓むように被覆層641とTiN層648との間に歪みを効果的に生じさせることができる。また、被覆層641の具体的な成膜温度は、例えば、200℃以上500℃以下であることが好ましく、250℃以上450℃以下であることがより好ましい。また、TiN層648の具体的な成膜温度は、例えば、80℃以上170℃以下であることが好ましく、100℃以上150℃以下であることがより好ましい。   Further, the step of forming the TiN layer 648 (second step) is preferably performed at a lower temperature than the step of forming the Al layer 647 (first step). That is, the deposition temperature of the covering layer 641 (Al layer 647) is preferably higher than the deposition temperature of the TiN layer 648. Thereby, the stress difference between the coating layer 641 and the TiN layer 648 as described above can be increased. As a result, in the obtained physical quantity sensor 1, distortion can be effectively generated between the coating layer 641 and the TiN layer 648 so that the ceiling portion bends outward. Moreover, the specific film formation temperature of the coating layer 641 is preferably, for example, 200 ° C. or more and 500 ° C. or less, and more preferably 250 ° C. or more and 450 ° C. or less. Further, the specific film formation temperature of the TiN layer 648 is preferably, for example, 80 ° C. or higher and 170 ° C. or lower, and more preferably 100 ° C. or higher and 150 ° C. or lower.

また、配線層62、64の厚さは、それぞれ、特に限定されないが、例えば、300nm以上900nm以下程度とされる。   The thicknesses of the wiring layers 62 and 64 are not particularly limited, but are, for example, about 300 nm to 900 nm.

このような犠牲層41、42および配線層62、64からなる積層構造は、通常のCMOSプロセスを用いて形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの犠牲層や配線層が積層される場合もある。   Such a laminated structure composed of the sacrificial layers 41 and 42 and the wiring layers 62 and 64 is formed using a normal CMOS process, and the number of laminated layers is appropriately set as necessary. That is, more sacrificial layers and wiring layers may be stacked as necessary.

[空洞部形成工程]
次に、犠牲層41、42の一部を除去することにより、図6(e)に示すように、絶縁膜23と被覆層641との間に空洞部S(キャビティ)を形成する。これにより、層間絶縁膜61、63が形成される。
[Cavity formation process]
Next, by removing a part of the sacrificial layers 41 and 42, a cavity S (cavity) is formed between the insulating film 23 and the covering layer 641, as shown in FIG. 6 (e). Thereby, interlayer insulating films 61 and 63 are formed.

このように犠牲層41、42の一部を除去すると、前述した被覆層641およびTiN層648間の熱膨張率差に起因する応力により被覆層641およびTiN層648が外側に膨らむように変形する。なお、被覆層641およびTiN層648に生じる応力(内部応力)には、前述した熱膨張率差に起因するもの(熱応力)の他、各層の結晶粒界等に起因するもの(真性応力)があり、これも天井部を膨らますのに寄与し得る。   When a part of the sacrificial layers 41 and 42 is removed in this way, the coating layer 641 and the TiN layer 648 are deformed so as to expand outward due to the stress caused by the difference in thermal expansion coefficient between the coating layer 641 and the TiN layer 648 described above. . The stress (internal stress) generated in the coating layer 641 and the TiN layer 648 is due to the crystal grain boundary of each layer (intrinsic stress) in addition to the above-mentioned difference in thermal expansion coefficient (thermal stress). This can also contribute to the expansion of the ceiling.

空洞部Sの形成は、被覆層641に形成された複数の細孔642を通じたエッチングにより、犠牲層41、42の一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔642からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔642からフッ化水素酸ガス等のエッチングガスを供給する。このようなエッチングの際、絶縁膜23がエッチングストップ層として機能する。また、絶縁膜23は、エッチング液に対する耐性を有することから、絶縁膜23に対して下側の構成部(例えば、絶縁膜22、ピエゾ抵抗素子5、配線214等)をエッチング液から保護する機能をも有する。   The cavity S is formed by removing a part of the sacrificial layers 41 and 42 by etching through the plurality of pores 642 formed in the coating layer 641. Here, when wet etching is used as such etching, an etching solution such as hydrofluoric acid or buffered hydrofluoric acid is supplied from the plurality of pores 642, and when dry etching is used, hydrofluoric acid gas or the like is supplied from the plurality of pores 642. Etching gas is supplied. In such etching, the insulating film 23 functions as an etching stop layer. In addition, since the insulating film 23 has resistance to the etching solution, the function of protecting the components below the insulating film 23 (for example, the insulating film 22, the piezoresistive element 5, the wiring 214, etc.) from the etching solution. It also has.

ここで、かかるエッチングの前に、スパッタリング法、CVD法等により表面保護膜65を形成する。これにより、かかるエッチングの際、犠牲層41、42の層間絶縁膜61、62となる部分を保護することができる。表面保護膜65の構成材料としては、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するものが挙げられ、特に、シリコン窒化膜が好適である。図示しないが、前述したシリコン酸化膜652およびシリコン窒化膜653を有する表面保護膜65を形成する際には、シリコン酸化膜およびシリコン窒化膜をこの順で一様に形成した後にこれらの層をパターニングすることにより形成する。表面保護膜65の厚さは、特に限定されないが、例えば、500nm以上2000nm以下程度とされる。   Here, before the etching, the surface protective film 65 is formed by sputtering, CVD, or the like. Thereby, the part used as the interlayer insulation films 61 and 62 of the sacrificial layers 41 and 42 can be protected in the case of this etching. The constituent material of the surface protective film 65 includes, for example, a silicon oxide film, a silicon nitride film, a polyimide film, an epoxy resin film, etc. having resistance to protect the element from moisture, dust, scratches, etc. A silicon nitride film is preferable. Although not shown, when the surface protective film 65 having the silicon oxide film 652 and the silicon nitride film 653 is formed, the silicon oxide film and the silicon nitride film are uniformly formed in this order, and then these layers are patterned. To form. Although the thickness of the surface protective film 65 is not specifically limited, For example, it is about 500 nm or more and 2000 nm or less.

[封止工程]
次に、図6(f)に示すように、被覆層641上に、シリコン酸化膜、シリコン窒化膜、Al、Cu、W、Ti、TiN等の金属膜等からなる封止層66をスパッタリング法、CVD法等により形成し、各細孔642を封止する。これより、空洞部Sが封止層66により封止され、積層構造体6を得る。
[Sealing process]
Next, as shown in FIG. 6F, a sealing layer 66 made of a silicon oxide film, a silicon nitride film, a metal film such as Al, Cu, W, Ti, TiN, or the like is formed on the coating layer 641 by a sputtering method. The pores 642 are sealed by a CVD method or the like. Thus, the cavity S is sealed with the sealing layer 66, and the laminated structure 6 is obtained.

ここで、封止層66の成膜温度は、被覆層641(Al層647)の成膜温度よりも低いことが好ましく、被覆層641(Al層647)の成膜温度およびTiN層648の成膜温度の双方よりも低いことがより好ましい。これにより、得られる物理量センサー1において、天井部が外側に撓むように被覆層641とTiN層648との間に歪みを効果的に生じさせることができる。封止層66の具体的な成膜温度は、例えば、80℃以上170℃以下であることが好ましく、100℃以上150℃以下であることがより好ましい。   Here, the deposition temperature of the sealing layer 66 is preferably lower than the deposition temperature of the covering layer 641 (Al layer 647), and the deposition temperature of the covering layer 641 (Al layer 647) and the TiN layer 648 are formed. More preferably, it is lower than both film temperatures. Thereby, in the obtained physical quantity sensor 1, distortion can be effectively generated between the coating layer 641 and the TiN layer 648 so that the ceiling portion is bent outward. The specific film formation temperature of the sealing layer 66 is, for example, preferably 80 ° C. or higher and 170 ° C. or lower, and more preferably 100 ° C. or higher and 150 ° C. or lower.

スパッタリング法を用いる場合、CVD法を用いる場合に比べて、内部空間内の不要な堆積物を低減することができる。その結果、優れた信頼性を有する電子デバイスを得ることができる。   When the sputtering method is used, unnecessary deposits in the internal space can be reduced as compared with the case where the CVD method is used. As a result, an electronic device having excellent reliability can be obtained.

また、封止層66の厚さは、特に限定されないが、例えば、1000nm以上5000nm以下程度とされる。   Further, the thickness of the sealing layer 66 is not particularly limited, but is, for example, about 1000 nm to 5000 nm.

[ダイヤフラム形成工程]
次に、シリコン層211の下面を必要に応じて研削した後、シリコン層211の下面の一部をエッチングにより除去(加工)することにより、図6(g)に示すように、凹部24を形成する。これにより、空洞部Sを介して被覆層641に対向するダイヤフラム部20が形成される。
[Diaphragm formation process]
Next, after grinding the lower surface of the silicon layer 211 as necessary, a part of the lower surface of the silicon layer 211 is removed (processed) by etching to form a recess 24 as shown in FIG. To do. Thereby, the diaphragm part 20 which opposes the coating layer 641 through the cavity part S is formed.

ここで、シリコン層211の下面の一部を除去する際、酸化シリコン層212がエッチングストップ層として機能する。これにより、ダイヤフラム部20の厚さを高精度に規定することができる。   Here, when part of the lower surface of the silicon layer 211 is removed, the silicon oxide layer 212 functions as an etching stop layer. Thereby, the thickness of the diaphragm part 20 can be prescribed | regulated with high precision.

なお、シリコン層211の下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、物理量センサー1を製造することができる。
Note that a method for removing a part of the lower surface of the silicon layer 211 may be dry etching, wet etching, or the like.
The physical quantity sensor 1 can be manufactured through the processes as described above.

以上説明したような物理量センサー1の製造方法によれば、外側に撓むドーム状の天井部を形成することができる。また、スパッタリング法を用いることにより、TiN層648の成膜温度を被覆層641の成膜温度よりも容易に低くすることができ、そのため、天井部を効率的に膨らますことができる。また、スパッタリング法を用いることは、CVD法を用いる場合に比べて、生産性に優れているので、低コストで電子デバイスを生産することができる。   According to the manufacturing method of the physical quantity sensor 1 as described above, a dome-shaped ceiling portion that bends outward can be formed. Further, by using the sputtering method, the deposition temperature of the TiN layer 648 can be easily lowered than the deposition temperature of the coating layer 641, and thus the ceiling portion can be efficiently expanded. Moreover, since using the sputtering method is superior in productivity to using the CVD method, an electronic device can be produced at a low cost.

<第2実施形態>
次に、本発明の第2実施形態について説明する。
Second Embodiment
Next, a second embodiment of the present invention will be described.

図7は、本発明の第2実施形態に係る電子デバイス(物理量センサー)を示す断面図である。   FIG. 7 is a sectional view showing an electronic device (physical quantity sensor) according to the second embodiment of the present invention.

以下、本発明の第2実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
本実施形態は、天井部の構成が異なる以外は、前述した第1実施形態と同様である。
Hereinafter, although 2nd Embodiment of this invention is described, it demonstrates centering around difference with embodiment mentioned above, The description of the same matter is abbreviate | omitted.
The present embodiment is the same as the first embodiment described above except that the configuration of the ceiling portion is different.

図7に示す物理量センサー1A(電子デバイス)は、封止層66上に層67を設けた以外は、前述した第1実施形態の物理量センサー1と同様である。   The physical quantity sensor 1A (electronic device) shown in FIG. 7 is the same as the physical quantity sensor 1 of the first embodiment described above except that the layer 67 is provided on the sealing layer 66.

層67は、TiN層648に対して空洞部Sとは反対側に配置されていてTiN層648よりも熱膨張率が小さい「第3層」である。このような第3層を設けることにより、被覆層641(Al層647)およびTiN層648と層67との熱膨張率差を利用して、天井部を外側に十分に撓ませることができる。   The layer 67 is a “third layer” that is disposed on the opposite side of the cavity S from the TiN layer 648 and has a smaller coefficient of thermal expansion than the TiN layer 648. By providing such a third layer, the ceiling portion can be sufficiently bent outward using the thermal expansion coefficient difference between the covering layer 641 (Al layer 647) and the TiN layer 648 and the layer 67.

層67の構成材料は、TiN層648よりも熱膨張率が小さいものであればよいが、酸化ケイ素(SiO)または窒化ケイ素(SiN)であることが好ましい。酸化ケイ素および窒化ケイ素は、いずれも、熱膨張率が極めて小さい。したがって、層67が酸化ケイ素または窒化ケイ素を含むことにより、被覆層641およびTiN層648と層67との熱膨張率差を大きくすることができる。 The constituent material of the layer 67 may be any material having a smaller coefficient of thermal expansion than the TiN layer 648, but is preferably silicon oxide (SiO 2 ) or silicon nitride (SiN). Both silicon oxide and silicon nitride have a very low coefficient of thermal expansion. Therefore, when the layer 67 contains silicon oxide or silicon nitride, the thermal expansion coefficient difference between the coating layer 641 and the TiN layer 648 and the layer 67 can be increased.

以上説明したような第2実施形態によっても、天井部の潰れを効果的に低減することができる。   According to the second embodiment as described above, the collapse of the ceiling can be effectively reduced.

<第3実施形態>
次に、本発明の第3実施形態について説明する。
<Third Embodiment>
Next, a third embodiment of the present invention will be described.

図8は、本発明の第3実施形態に係る電子デバイス(振動子)を示す断面図である。図9は、図8に示す電子デバイスが備える共振子(機能素子)を説明するための図であって、図9(a)は断面図、図9(b)は平面図である。   FIG. 8 is a cross-sectional view showing an electronic device (vibrator) according to the third embodiment of the present invention. 9A and 9B are diagrams for explaining a resonator (functional element) included in the electronic device shown in FIG. 8, in which FIG. 9A is a cross-sectional view and FIG. 9B is a plan view.

以下、本発明の第3実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。   Hereinafter, the third embodiment of the present invention will be described. The description will focus on differences from the above-described embodiment, and description of similar matters will be omitted.

本実施形態は、本発明の電子デバイスを振動子に適用した以外は、前述した第1実施形態と同様である。   The present embodiment is the same as the first embodiment described above except that the electronic device of the present invention is applied to a vibrator.

図8に示す電子デバイス1Bは、基板2およびピエゾ抵抗素子5に代えて、基板2Bおよび共振子5B(機能素子)を備えている以外は、前述した第1実施形態の物理量センサー1と同様に構成されている。すなわち、電子デバイス1Bは、基板2Bと、基板2Bに配置されている機能素子である共振子5Bと、基板2Bとともに空洞部S(内部空間)を形成している積層構造体6と、基板2Bと積層構造体6との間に配置されている段差形成層3と、を備えている。   An electronic device 1B shown in FIG. 8 is the same as the physical quantity sensor 1 of the first embodiment described above except that the substrate 2B and the resonator 5B (functional element) are provided instead of the substrate 2 and the piezoresistive element 5. It is configured. That is, the electronic device 1B includes a substrate 2B, a resonator 5B that is a functional element disposed on the substrate 2B, a laminated structure 6 that forms a cavity S (internal space) together with the substrate 2B, and a substrate 2B. And a step forming layer 3 disposed between the laminated structure 6 and the laminated structure 6.

ここで、基板2Bは、半導体基板21Bと、半導体基板21Bの一方の面上に設けられた絶縁膜22と、絶縁膜22の半導体基板21Bとは反対側の面上に設けられた絶縁膜23と、を有している。   Here, the substrate 2B includes a semiconductor substrate 21B, an insulating film 22 provided on one surface of the semiconductor substrate 21B, and an insulating film 23 provided on the surface of the insulating film 22 opposite to the semiconductor substrate 21B. And have.

半導体基板21Bは、平板であり、例えば、シリコン単結晶基板である。なお、半導体基板21BとしてSOI基板を用いてもよい。   The semiconductor substrate 21B is a flat plate, for example, a silicon single crystal substrate. Note that an SOI substrate may be used as the semiconductor substrate 21B.

共振子5Bは、4つの下部電極51と、下部電極52と、下部電極52に支持されている上部電極53と、を有している。   The resonator 5B includes four lower electrodes 51, a lower electrode 52, and an upper electrode 53 supported by the lower electrode 52.

4つの下部電極51(固定電極)は、平面視で、下部電極52を挟んで第1方向(図9(b)中の左右方向)に沿って並んでいる2つの下部電極51a、51bと、下部電極52を挟んで第1方向に直交する第2方向(図9(b)中の上下方向)に沿って並んでいる2つの下部電極51c、51dと、で構成されている。また、4つの下部電極51は、それぞれ、平面視で、下部電極52に対して離間して配置されている。   The four lower electrodes 51 (fixed electrodes) are two lower electrodes 51a and 51b arranged in a first direction (left and right direction in FIG. 9B) across the lower electrode 52 in plan view, It consists of two lower electrodes 51c and 51d arranged along a second direction (vertical direction in FIG. 9B) perpendicular to the first direction across the lower electrode 52. In addition, the four lower electrodes 51 are respectively arranged away from the lower electrode 52 in plan view.

2つの下部電極51a、51bは、図示しない配線を介して互いに電気的に接続されていて、互いに同電位となるように構成されている。同様に、2つの下部電極51c、51dは、図示しない配線を介して互いに電気的に接続されていて、互いに同電位となるように構成されている。   The two lower electrodes 51a and 51b are electrically connected to each other via a wiring (not shown) and are configured to have the same potential. Similarly, the two lower electrodes 51c and 51d are electrically connected to each other via a wiring (not shown) and are configured to have the same potential.

上部電極53(振動体)は、4つの可動部531(可動電極)と、下部電極52に固定されている固定部532と、各可動部531と固定部532とを連結している連結部533と、を有している。   The upper electrode 53 (vibrating body) includes four movable portions 531 (movable electrodes), a fixed portion 532 fixed to the lower electrode 52, and a connecting portion 533 that connects each movable portion 531 and the fixed portion 532. And have.

4つの可動部531は、前述した4つの下部電極51に対応して設けられており、各可動部531は、対応する下部電極51に対して間隔を隔てて対向している。すなわち、4つの可動部531は、固定部532を挟んで第1方向(図9(b)中の左右方向)に沿って並んでいる2つの可動部531a、531bと、固定部532を挟んで第1方向に直交する第2方向(図9(b)中の上下方向)に沿って並んでいる2つの可動部531c、531dと、で構成されている。   The four movable parts 531 are provided corresponding to the four lower electrodes 51 described above, and each movable part 531 is opposed to the corresponding lower electrode 51 with an interval. That is, the four movable parts 531 sandwich two fixed parts 532 with two movable parts 531a and 531b arranged along the first direction (left and right direction in FIG. 9B) with the fixed part 532 interposed therebetween. It consists of two movable parts 531c and 531d arranged along a second direction (vertical direction in FIG. 9B) orthogonal to the first direction.

このような下部電極51、52および上部電極53は、それぞれ、単結晶シリコン、多結晶シリコン(ポリシリコン)またはアモルファスシリコンにリン、ボロン等の不純物をドープ(拡散または注入)して構成されており、導電性を有する。また、下部電極51、52は、段差形成層3と一括して形成することができる。   The lower electrodes 51 and 52 and the upper electrode 53 are configured by doping (diffusing or implanting) impurities such as phosphorus and boron into single crystal silicon, polycrystalline silicon (polysilicon), or amorphous silicon, respectively. Have conductivity. The lower electrodes 51 and 52 can be formed together with the step forming layer 3.

このように構成された電子デバイス1Bでは、下部電極51a、51bと上部電極53との間に周期的に変化する第1電圧(交番電圧)が印加されるとともに、下部電極51c、51dと上部電極53との間に位相が180°ずれている以外は第1電圧と同様の第2電圧が印加される。   In the electronic device 1B configured as described above, a first voltage (alternating voltage) that periodically changes is applied between the lower electrodes 51a and 51b and the upper electrode 53, and the lower electrodes 51c and 51d and the upper electrode are applied. A second voltage similar to the first voltage is applied except that the phase is shifted by 180 ° between the first voltage and the third voltage.

すると、可動部531a、531bが下部電極51a、51bに対して接近する方向と離間する方向とに交互に変位して屈曲振動するとともに、可動部531a、531bとは逆相で、可動部531c、531dが下部電極51c、51dに対して接近する方向と離間する方向とに交互に変位して屈曲振動する。すなわち、可動部531a、531bが下部電極51a、51bに対して接近する方向に変位しているとき、可動部531c、531dが下部電極51c、51dに対して離間する方向に変位し、一方、可動部531a、531bが下部電極51a、51bに対して離間する方向に変位しているとき、可動部531c、531dが下部電極51c、51dに対して接近する方向に変位する。   Then, the movable parts 531a and 531b are alternately displaced in the direction approaching and separating from the lower electrodes 51a and 51b and bend and vibrate, and the movable parts 531a and 531b have a phase opposite to that of the movable parts 531c and 531b. 531d is alternately displaced in the direction approaching and separating from the lower electrodes 51c and 51d, and bends and vibrates. That is, when the movable parts 531a and 531b are displaced in the direction approaching the lower electrodes 51a and 51b, the movable parts 531c and 531d are displaced in the direction away from the lower electrodes 51c and 51d, while the movable parts 531a and 531b are movable. When the parts 531a and 531b are displaced in a direction away from the lower electrodes 51a and 51b, the movable parts 531c and 531d are displaced in a direction approaching the lower electrodes 51c and 51d.

このように可動部531a、531bと可動部531c、531dとを逆相で振動させることにより、可動部531a、531bから固定部532に伝わる振動と、可動部531c、531dから固定部532に伝わる振動とを互いに相殺させることができる。その結果、これらの振動が固定部532を介して外部に漏れること、いわゆる振動漏れを低減し、電子デバイス1Bの振動効率を高めることができる。このように、電子デバイス1Bは、可動部531の数が複数であることにより、可動部531から外部への振動漏れを低減することができる。   In this way, by vibrating the movable parts 531a and 531b and the movable parts 531c and 531d in opposite phases, vibrations transmitted from the movable parts 531a and 531b to the fixed part 532 and vibrations transmitted from the movable parts 531c and 531d to the fixed part 532 are obtained. Can be offset each other. As a result, these vibrations leak to the outside through the fixed portion 532, so-called vibration leakage can be reduced, and the vibration efficiency of the electronic device 1B can be increased. As described above, the electronic device 1B can reduce vibration leakage from the movable portion 531 to the outside because the number of the movable portions 531 is plural.

このような電子デバイス1Bは、例えば、発振回路(駆動回路)と組み合わせることにより、所定の周波数の信号を取り出す発振器として用いることができる。なお、かかる発振回路は、基板2B上に半導体回路として設けることができる。   Such an electronic device 1B can be used, for example, as an oscillator that extracts a signal of a predetermined frequency by combining with an oscillation circuit (drive circuit). Such an oscillation circuit can be provided as a semiconductor circuit on the substrate 2B.

以上説明したような第3実施形態によっても、天井部の潰れを効果的に低減することができる。   According to the third embodiment as described above, the collapse of the ceiling can be effectively reduced.

2.圧力センサー
次に、本発明の物理量センサーを備える圧力センサー(本発明の圧力センサー)ついて説明する。図10は、本発明の圧力センサーの一例を示す断面図である。
2. Next, a pressure sensor (a pressure sensor of the present invention) including the physical quantity sensor of the present invention will be described. FIG. 10 is a cross-sectional view showing an example of the pressure sensor of the present invention.

図10に示すように、本発明の圧力センサー100は、物理量センサー1と、物理量センサー1を収納する筐体101と、物理量センサー1から得た信号を圧力データに演算する演算部102とを備えている。物理量センサー1は、配線103を介して演算部102と電気的に接続されている。   As shown in FIG. 10, the pressure sensor 100 of the present invention includes a physical quantity sensor 1, a casing 101 that houses the physical quantity sensor 1, and a calculation unit 102 that calculates a signal obtained from the physical quantity sensor 1 to pressure data. ing. The physical quantity sensor 1 is electrically connected to the calculation unit 102 via the wiring 103.

物理量センサー1は、筐体101の内側に、図示しない固定手段により固定されている。また、筐体101には、物理量センサー1のダイヤフラム部20が、例えば大気(筐体101の外側)と連通するための貫通孔104を有している。   The physical quantity sensor 1 is fixed to the inside of the housing 101 by fixing means (not shown). Further, the housing 101 has a through-hole 104 through which the diaphragm unit 20 of the physical quantity sensor 1 communicates with, for example, the atmosphere (outside the housing 101).

このような圧力センサー100によれば、貫通孔104を介してダイヤフラム部20が圧力を受ける。この受圧した信号を配線103を介して演算部に送信し、圧力データを演算する。この演算された圧力データは、図示しない表示部(例えば、パーソナルコンピューターのモニター等)を介して表示することができる。   According to such a pressure sensor 100, the diaphragm portion 20 receives pressure through the through hole 104. The pressure-received signal is transmitted to the calculation unit via the wiring 103, and pressure data is calculated. The calculated pressure data can be displayed via a display unit (not shown) (for example, a monitor of a personal computer).

3.高度計
次に、本発明の物理量センサーを備える高度計(本発明の高度計)の一例について説明する。図11は、本発明の高度計の一例を示す斜視図である。
3. Next, an example of an altimeter (the altimeter of the present invention) including the physical quantity sensor of the present invention will be described. FIG. 11 is a perspective view showing an example of an altimeter according to the present invention.

高度計200は、腕時計のように、手首に装着することができる。また、高度計200の内部には、物理量センサー1(圧力センサー100)が搭載されており、表示部201に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。   The altimeter 200 can be worn on the wrist like a wristwatch. In addition, the physical quantity sensor 1 (pressure sensor 100) is mounted inside the altimeter 200, and the altitude from the current location above sea level, the atmospheric pressure at the current location, or the like can be displayed on the display unit 201.

なお、この表示部201には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。   The display unit 201 can display various information such as the current time, the user's heart rate, and weather.

4.電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図12は、本発明の電子機器の一例を示す正面図である。
4). Next, a navigation system to which an electronic device including the physical quantity sensor of the present invention is applied will be described. FIG. 12 is a front view showing an example of an electronic apparatus of the present invention.

ナビゲーションシステム300には、図示しない地図情報と、GPS(全地球測位システム:Global Positioning System)からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー1と、所定の位置情報または進路情報を表示する表示部301とを備えている。   The navigation system 300 includes map information (not shown), position information acquisition means from GPS (Global Positioning System), self-contained navigation means using a gyro sensor, acceleration sensor, and vehicle speed data, physical quantity sensor 1, The display unit 301 displays predetermined position information or course information.

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム300では、高度情報を物理量センサー1によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。   According to this navigation system, altitude information can be acquired in addition to the acquired position information. By obtaining altitude information, for example, when traveling on an elevated road that shows approximately the same position as a general road, if you do not have altitude information, you are traveling on an ordinary road or on an elevated road The navigation system was unable to determine whether or not the vehicle was being used, and the general road information was provided to the user as priority information. Therefore, in the navigation system 300 according to the present embodiment, altitude information can be acquired by the physical quantity sensor 1, and a change in altitude due to entering from an ordinary road to an elevated road is detected, and navigation information in the traveling state of the elevated road is obtained. Can be provided to the user.

なお、表示部301は、例えば液晶パネルディスプレイや、有機EL(Organic Electro-Luminescence)ディスプレイなど、小型かつ薄型化が可能な構成となっている。   The display unit 301 is configured to be small and thin, such as a liquid crystal panel display or an organic EL (Organic Electro-Luminescence) display.

なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター等に適用することができる。   The electronic device provided with the physical quantity sensor of the present invention is not limited to the above-described ones. For example, a personal computer, a mobile phone, a medical device (for example, an electronic thermometer, a blood pressure meter, a blood glucose meter, an electrocardiogram measuring device, an ultrasonic diagnostic device) , Electronic endoscope), various measuring instruments, instruments (for example, vehicles, aircraft, ship instruments), flight simulators, and the like.

5.移動体
次いで、本発明の物理量センサーを適用した移動体(本発明の移動体)について説明する。図13は、本発明の移動体の一例を示す斜視図である。
5. Next, the moving body (the moving body of the present invention) to which the physical quantity sensor of the present invention is applied will be described. FIG. 13 is a perspective view showing an example of the moving body of the present invention.

図13に示すように、移動体400は、車体401と、4つの車輪402とを有しており、車体401に設けられた図示しない動力源(エンジン)によって車輪402を回転させるように構成されている。このような移動体400には、ナビゲーションシステム300(物理量センサー1)が内蔵されている。   As shown in FIG. 13, the moving body 400 includes a vehicle body 401 and four wheels 402, and is configured to rotate the wheels 402 by a power source (engine) (not shown) provided in the vehicle body 401. ing. Such a moving body 400 incorporates a navigation system 300 (physical quantity sensor 1).

以上、本発明の電子デバイス、圧力センサー、振動子、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。   As described above, the electronic device, pressure sensor, vibrator, altimeter, electronic device, and moving body of the present invention have been described based on the illustrated embodiments, but the present invention is not limited thereto, and the configuration of each part is as follows. It can be replaced with any configuration having a similar function. Moreover, other arbitrary components may be added.

また、1つのダイヤフラム部に設けられるピエゾ抵抗素子(機能素子)の数は、前述した実施形態では4つである場合を例に説明したが、これに限定されず、例えば、1つ以上3つ以下、または、5つ以上であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の中央部にもピエゾ抵抗素子を配置してもよい。   Moreover, although the number of piezoresistive elements (functional elements) provided in one diaphragm portion has been described as an example in the above-described embodiment, it is not limited to this. For example, one or more three The number may be 5 or less. Further, the arrangement, shape, and the like of the piezoresistive element are not limited to the above-described embodiment. For example, in the above-described embodiment, the piezoresistive element may be arranged at the center of the diaphragm portion.

また、前述した実施形態では、ダイヤフラム部の撓みを検出するセンサー素子としてピエゾ抵抗素子を用いた場合を例に説明したが、かかる素子としては、これに限定されず、例えば、共振子であってもよい。   In the above-described embodiment, the case where a piezoresistive element is used as a sensor element for detecting the deflection of the diaphragm portion has been described as an example. However, such an element is not limited to this, for example, a resonator. Also good.

また、前述した実施形態では、振動子が備える共振子が複数の可動部を有する場合を説明したが、可動部の数は、これに限定されず、1つ以上3つ以下、または、5つ以上であってもよい。   In the above-described embodiment, the case where the resonator included in the vibrator has a plurality of movable parts has been described. However, the number of movable parts is not limited to this, but one or more, three or less, or five. It may be the above.

また、本発明の電子デバイスは、前述した物理量センサーおよび振動子に限定されず、前述したように半導体製造プロセスを用いて基板上に壁部および天井部を形成し、基板、壁部および天井部により内部空間を形成する各種電子デバイスに本発明を適用することができる。   In addition, the electronic device of the present invention is not limited to the physical quantity sensor and the vibrator described above, and as described above, the wall portion and the ceiling portion are formed on the substrate using the semiconductor manufacturing process, and the substrate, the wall portion, and the ceiling portion are formed. Thus, the present invention can be applied to various electronic devices that form an internal space.

1‥‥物理量センサー
1A‥‥物理量センサー
1B‥‥電子デバイス
2‥‥基板
2B‥‥基板
3‥‥段差形成層
5‥‥ピエゾ抵抗素子
5B‥‥共振子
5a‥‥ピエゾ抵抗素子
5b‥‥ピエゾ抵抗素子
5c‥‥ピエゾ抵抗素子
5d‥‥ピエゾ抵抗素子
6‥‥積層構造体
20‥‥ダイヤフラム部
21‥‥半導体基板
21B‥‥半導体基板
22‥‥絶縁膜
23‥‥絶縁膜
24‥‥凹部
25‥‥受圧面
41‥‥犠牲層
42‥‥犠牲層
51‥‥下部電極
51a‥‥下部電極
51b‥‥下部電極
51c‥‥下部電極
51d‥‥下部電極
52‥‥下部電極
53‥‥上部電極
61‥‥層間絶縁膜
62‥‥配線層
63‥‥層間絶縁膜
64‥‥配線層
65‥‥表面保護膜
66‥‥封止層
67‥‥層
100‥‥圧力センサー
101‥‥筐体
102‥‥演算部
103‥‥配線
104‥‥貫通孔
200‥‥高度計
201‥‥表示部
211‥‥シリコン層
212‥‥酸化シリコン層
213‥‥シリコン層
214‥‥配線
214a‥‥配線
214b‥‥配線
214c‥‥配線
214d‥‥配線
300‥‥ナビゲーションシステム
301‥‥表示部
400‥‥移動体
401‥‥車体
402‥‥車輪
531‥‥可動部
531a‥‥可動部
531b‥‥可動部
531c‥‥可動部
531d‥‥可動部
532‥‥固定部
533‥‥連結部
622‥‥Ti層
623‥‥TiN層
624‥‥Al層
625‥‥TiN層
641‥‥被覆層
642‥‥細孔
645‥‥Ti層
646‥‥TiN層
647‥‥Al層
648‥‥TiN層
652‥‥シリコン酸化膜
653‥‥シリコン窒化膜
S‥‥空洞部
P‥‥圧力
1. Physical quantity sensor 1A ... Physical quantity sensor 1B ... Electronic device 2 ... Substrate 2B ... Substrate 3 ... Step formation layer 5 ... Piezoresistive element 5B ... Resonator 5a ... Piezoresistive element 5b ... Piezo Resistive element 5c ... Piezoresistive element 5d ... Piezoresistive element 6 ... Multilayer structure 20 ... Diaphragm part 21 ... Semiconductor substrate 21B ... Semiconductor substrate 22 ... Insulating film 23 ... Insulating film 24 ... Recess 25 · · · Pressure-receiving surface 41 · · · Sacrificial layer 42 · · · Sacrificial layer 51 · · · Lower electrode 51a · · · Lower electrode 51c · · · Lower electrode 51d · · · Lower electrode 52 · · · Lower electrode 53 · · · Upper electrode 61 Interlayer insulating film 62 Wiring layer 63 Interlayer insulating film 64 Wiring layer 65 Surface protective film 66 Sealing layer 67 Layer 100 Pressure sensor 101 Case 102 Calculation unit 103. Wiring 104 ... Through hole 200 ... Altimeter 201 ... Display 211 ... Silicon layer 212 ... Silicon oxide layer 213 ... Silicon layer 214 ... Wiring 214a ... Wiring 214b ... Wiring 214c ... Wiring 214d ... Wiring 300 ··· Navigation system 301 ··· Display unit 400 ··· Moving body 401 ··· Vehicle body 402 ··· Wheel 531 ··· Movable portion 531a ··· movable portion 531b ··· movable portion 531c ··· movable portion 531d · · · · · Fixing portion 533 · · · Connection portion 622 · · · Ti layer 623 · · · TiN layer 624 · · · Al layer 625 · · · TiN layer 641 · · · Coating layer 642 · · · Pore 645 · · · Ti layer 646 · · · TiN layer 647 ... Al layer 648 ... TiN layer 652 ... Silicon oxide film 653 ... Silicon nitride film S ... Cavity P ... Pressure

Claims (15)

基板と、
前記基板の一方の面側に前記基板の平面視で環状に配置されている壁部と、
前記壁部に対して前記基板とは反対側に配置されていて内部空間を前記基板および前記壁部とともに構成している天井部と、
を備え、
前記天井部は、
金属を含む第1層と、
前記第1層に対して前記内部空間とは反対側に配置されていて前記第1層よりも熱膨張率が小さい第2層と、
を有することを特徴とする電子デバイス。
A substrate,
A wall portion annularly arranged on one surface side of the substrate in a plan view of the substrate;
A ceiling portion that is disposed on the opposite side of the substrate with respect to the wall portion and constitutes an internal space together with the substrate and the wall portion;
With
The ceiling part is
A first layer comprising a metal;
A second layer disposed on a side opposite to the internal space with respect to the first layer and having a smaller coefficient of thermal expansion than the first layer;
An electronic device comprising:
前記第2層は、金属化合物を含む請求項1に記載の電子デバイス。   The electronic device according to claim 1, wherein the second layer includes a metal compound. 前記第2層は、窒化チタンを含む請求項2に記載の電子デバイス。   The electronic device according to claim 2, wherein the second layer includes titanium nitride. 前記第1層は、アルミニウムを含む請求項1ないし3のいずれか1項に記載の電子デバイス。   The electronic device according to claim 1, wherein the first layer contains aluminum. 前記第1層と前記壁部とが同じ材料を含む請求項1ないし4のいずれか1項に記載の電子デバイス。   The electronic device according to claim 1, wherein the first layer and the wall portion include the same material. 前記第2層に対して前記内部空間とは反対側に配置されていて前記第2層よりも熱膨張率が小さい第3層を備える請求項1ないし5のいずれか1項に記載の電子デバイス。   6. The electronic device according to claim 1, further comprising a third layer disposed on a side opposite to the internal space with respect to the second layer and having a smaller coefficient of thermal expansion than the second layer. . 前記第3層は、酸化ケイ素または窒化ケイ素を含む請求項3に記載の電子デバイス。   The electronic device according to claim 3, wherein the third layer includes silicon oxide or silicon nitride. 前記基板は、
歪みにより電気信号を出力するセンサー素子を備え、平面視で前記天井部と重なる位置に設けられていて受圧により撓み変形するダイヤフラム部を有する請求項1ないし4のいずれか1項に記載の電子デバイス。
The substrate is
5. The electronic device according to claim 1, further comprising a diaphragm element that includes a sensor element that outputs an electric signal due to strain, is provided at a position overlapping the ceiling part in a plan view, and is bent and deformed by pressure reception. .
請求項1ないし8のいずれか1項に記載の電子デバイスの製造方法であって、
スパッタリング法を用いて前記第1層を形成する第1工程と、
スパッタリング法を用いて前記第2層を形成する第2工程と、
を有することを特徴とする電子デバイスの製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 8,
A first step of forming the first layer using a sputtering method;
A second step of forming the second layer using a sputtering method;
A method for manufacturing an electronic device, comprising:
前記第2工程は、前記第1工程よりも低い温度で行う請求項9に記載の電子デバイスの製造方法。   The method for manufacturing an electronic device according to claim 9, wherein the second step is performed at a temperature lower than that of the first step. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えることを特徴とする圧力センサー。   A pressure sensor comprising the electronic device according to claim 1. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えることを特徴とする振動子。   A vibrator comprising the electronic device according to claim 1. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えることを特徴とする高度計。   An altimeter comprising the electronic device according to claim 1. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えることを特徴とする電子機器。   An electronic apparatus comprising the electronic device according to claim 1. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えることを特徴とする移動体。   A moving body comprising the electronic device according to claim 1.
JP2015013511A 2015-01-27 2015-01-27 Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body Pending JP2016138794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015013511A JP2016138794A (en) 2015-01-27 2015-01-27 Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015013511A JP2016138794A (en) 2015-01-27 2015-01-27 Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body

Publications (1)

Publication Number Publication Date
JP2016138794A true JP2016138794A (en) 2016-08-04

Family

ID=56560066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015013511A Pending JP2016138794A (en) 2015-01-27 2015-01-27 Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body

Country Status (1)

Country Link
JP (1) JP2016138794A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520788A (en) * 2017-03-28 2020-07-16 ユニバーシティ・オブ・マンチェスター Transfer method for thin film materials

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520788A (en) * 2017-03-28 2020-07-16 ユニバーシティ・オブ・マンチェスター Transfer method for thin film materials
JP7168991B2 (en) 2017-03-28 2022-11-10 ユニバーシティ・オブ・マンチェスター Method for transferring thin film material

Similar Documents

Publication Publication Date Title
US9891125B2 (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus, and moving object
JP2016102768A (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus and mobile body
US9683907B2 (en) Physical quantity sensor, altimeter, electronic apparatus, and moving object
US20160138990A1 (en) Electronic Device, Physical Quantity Sensor, Pressure Sensor, Altimeter, Electronic Apparatus, And Moving Object
US20150217989A1 (en) Mems device, pressure sensor, altimeter, electronic apparatus, and moving object
JP2015184046A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and mobile body
US20160138989A1 (en) Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object
JP6340985B2 (en) Physical quantity sensor, pressure sensor, altimeter, electronic equipment and moving object
US20150219515A1 (en) Physical quantity sensor, altimeter, electronic apparatus, and moving object
US20150268114A1 (en) Physical quantity sensor, method for manufacturing physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
US20150268112A1 (en) Physical quantity sensor, altimeter, electronic apparatus, and moving object
JP2016099114A (en) Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving body
JP2015118016A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2016138794A (en) Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body
US9856138B2 (en) Electronic device, pressure sensor, altimeter, electronic apparatus, and moving object
JP2016102693A (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus and mobile body
JP2016099302A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving body
JP2016200534A (en) Electronic device, pressure sensor, altimeter, electronic apparatus, and mobile body
JP2015125045A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and movable body
JP2015179000A (en) Physical amount sensor, altimeter, electronic equipment, and traveling object
JP2015118017A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2015141107A (en) Physical quantity sensor, manufacturing method of the same, pressure sensor, altimeter, electronic apparatus and movable body
JP2017044653A (en) Physical quantity sensor, electronic apparatus and movable body
JP2015178999A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2015152509A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving body