JP2015125045A

JP2015125045A - Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and movable body

Info

Publication number: JP2015125045A
Application number: JP2013268716A
Authority: JP
Inventors: 拓也衣川; Takuya Kinugawa
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-12-26
Filing date: 2013-12-26
Publication date: 2015-07-06

Abstract

PROBLEM TO BE SOLVED: To provide a physical quantity sensor capable of achieving the reduction in height and cost, and a pressure sensor, an altimeter, an electronic apparatus, and a movable body including the physical quantity sensor.SOLUTION: A physical quantity sensor includes a diaphragm part 6 bending by receiving pressure so as to be deformed, and a piezoresistive element 7 arranged in the diaphragm part 6. The diaphragm part 6 includes a base layer 4 in which the piezoresistive element 7 and a periphery 41 made of the same primary component as the piezoresistive element 7 are formed together.

Description

本発明は、物理量センサー、圧力センサー、高度計、電子機器および移動体に関するものである。 The present invention relates to a physical quantity sensor, a pressure sensor, an altimeter, an electronic device, and a moving object.

受圧により撓み変形するダイヤフラムを備えた圧力センサーが広く用いられている。このような圧力センサーでは、ダイヤフラムの撓みを検出することにより、ダイヤフラムに加わった圧力を検出することができる。ダイヤフラムの撓みを検出する方式として、ダイヤフラムに配置した歪みゲージの抵抗値変化に基づいて検出する方式が知られている。
例えば、特許文献１に記載の圧力センサーは、シリコン酸化膜およびシリコン窒化膜を含んで構成されたダイヤフラムと、そのダイヤフラムのシリコン酸化膜とシリコン窒化膜との間に配置されたピエゾ抵抗素子とを有する。
しかし、特許文献１に記載の圧力センサーでは、ダイヤフラムのピエゾ抵抗素子が配置された部分の厚さが他の分よりも厚くなるため、その厚い部分が変形し難くなってしまい、その結果、感度の低下を招くという問題があった。 A pressure sensor having a diaphragm that is bent and deformed by receiving pressure is widely used. In such a pressure sensor, the pressure applied to the diaphragm can be detected by detecting the deflection of the diaphragm. As a method of detecting the deflection of the diaphragm, a method of detecting based on a change in the resistance value of a strain gauge disposed on the diaphragm is known.
For example, a pressure sensor described in Patent Document 1 includes a diaphragm configured to include a silicon oxide film and a silicon nitride film, and a piezoresistive element disposed between the silicon oxide film and the silicon nitride film of the diaphragm. Have.
However, in the pressure sensor described in Patent Document 1, since the thickness of the portion where the piezoresistive element of the diaphragm is disposed is thicker than the other portions, the thick portion is difficult to be deformed. There was a problem of causing a drop in

特開平２−２０５３６３号公報JP-A-2-205363

本発明の目的は、低背化および低コスト化を図ることができる物理量センサーを提供すること、また、この物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供することにある。 An object of the present invention is to provide a physical quantity sensor that can achieve a reduction in height and cost, and to provide a pressure sensor, an altimeter, an electronic device, and a moving body including the physical quantity sensor.

このような目的は、下記の本発明により達成される。
［適用例１］
本発明の物理量センサーは、受圧により撓み変形し、ピエゾ抵抗素子、および前記ピエゾ抵抗素子と主成分が同一である周辺部とを同一層内に配置しているダイヤフラム部を備えていることを特徴とする。
このような物理量センサーによれば、ピエゾ抵抗素子および周辺部が同一層内に形成されている層（ベース層）を含んでダイヤフラム部が構成されているため、ピエゾ抵抗素子が配置されることによってダイヤフラム部の一部が局所的に厚くなるのを低減することができる。そのため、ダイヤフラム部の撓み変形の均一化を図ることができ、その結果、物理量センサーの感度を向上させることができる。 Such an object is achieved by the present invention described below.
[Application Example 1]
The physical quantity sensor of the present invention includes a diaphragm portion that is deformed by receiving pressure and has a piezoresistive element and a peripheral portion having the same main component as the piezoresistive element arranged in the same layer. And
According to such a physical quantity sensor, since the diaphragm portion is configured including the piezoresistive element and the layer (base layer) in which the peripheral portion is formed in the same layer, the piezoresistive element is arranged. It can reduce that a part of diaphragm part becomes thick locally. For this reason, the deformation of the diaphragm portion can be made uniform, and as a result, the sensitivity of the physical quantity sensor can be improved.

［適用例２］
本発明の物理量センサーでは、前記同一層は、シリコンを主成分として構成されていることが好ましい。
これにより、半導体基板とベース層との線熱膨張係数差を小さくすることができる。また、ベース層の同一層内に、ピエゾ抵抗素子および周辺部を比較的簡単に形成することができる。また、シリコンは、化学的安定性に優れるとともに、金属のような疲労が少ないため、シリコンを主成分とするベース層を有するダイヤフラム部は、優れた信頼性を有する。 [Application Example 2]
In the physical quantity sensor of the present invention, it is preferable that the same layer is composed mainly of silicon.
Thereby, the difference in linear thermal expansion coefficient between the semiconductor substrate and the base layer can be reduced. In addition, the piezoresistive element and the peripheral portion can be formed relatively easily in the same base layer. Moreover, since silicon is excellent in chemical stability and has less fatigue like metal, the diaphragm portion having a base layer mainly composed of silicon has excellent reliability.

［適用例３］
本発明の物理量センサーでは、前記同一層は、ポリシリコンを主成分として構成されていることが好ましい。
これにより、成膜法を用いてベース層を形成することができる。そのため、ベース層の厚さの制御が容易となり、その結果、ダイヤフラム部の厚さの制御も容易となる。 [Application Example 3]
In the physical quantity sensor of the present invention, it is preferable that the same layer is composed of polysilicon as a main component.
Thus, the base layer can be formed using a film formation method. Therefore, the thickness of the base layer can be easily controlled, and as a result, the thickness of the diaphragm portion can be easily controlled.

［適用例４］
本発明の物理量センサーでは、前記ピエゾ抵抗素子は、前記同一層の選択的な不純物のドープが行われた部分であり、
前記周辺部は、前記不純物がドープされていないか、または、前記不純物の濃度が前記ピエゾ抵抗素子よりも低いことが好ましい。
これにより、ピエゾ抵抗素子および周辺部を同一層内に有するベース層を簡単に形成することができる。 [Application Example 4]
In the physical quantity sensor of the present invention, the piezoresistive element is a portion in which the same layer is selectively doped with impurities,
It is preferable that the peripheral portion is not doped with the impurity or the concentration of the impurity is lower than that of the piezoresistive element.
Thereby, the base layer having the piezoresistive element and the peripheral portion in the same layer can be easily formed.

［適用例５］
本発明の物理量センサーでは、前記ダイヤフラム部の受圧面とは反対の面側に配置されているキャビティを備え、
前記ダイヤフラム部には、前記受圧面側と前記キャビティ側とを繋ぐ孔が配置されており、
前記孔は、シリコンを主成分とする封止部材で封止されていることが好ましい。 [Application Example 5]
In the physical quantity sensor of the present invention, the physical quantity sensor comprises a cavity disposed on the surface side opposite to the pressure receiving surface of the diaphragm portion,
The diaphragm portion is provided with a hole connecting the pressure-receiving surface side and the cavity side,
The holes are preferably sealed with a sealing member mainly composed of silicon.

これにより、ピエゾ抵抗素子および周辺部を同一層内に有するベース層を成膜法で形成した後に、キャビティを形成することができる。また、ピエゾ抵抗素子および周辺部を同一層内に有するベース層と封止部材との主成分が同一となることから、ダイヤフラム部内の線熱膨張係数差を小さくし、その結果、物理量センサーの温度特性を優れたものとする（温度変化に伴う特性変化を小さくする）ことができる。 Thus, the cavity can be formed after the piezoresistive element and the base layer having the peripheral portion in the same layer are formed by the film forming method. In addition, since the main components of the base layer and the sealing member having the piezoresistive element and the peripheral portion in the same layer are the same, the linear thermal expansion coefficient difference in the diaphragm portion is reduced, and as a result, the temperature of the physical quantity sensor is reduced. The characteristics can be made excellent (change in characteristics due to temperature change can be reduced).

［適用例６］
本発明の物理量センサーでは、前記ダイヤフラム部が配置されている半導体基板を備えていることが好ましい。
これにより、半導体基板の一方の面側に対して加工や成膜を行ってキャビティおよびダイヤフラム部を形成することができる。また、かかる加工や成膜としてＣＭＯＳプロセスと同様のプロセスを用いることが可能であるため、半導体基板上に集積回路を形成することもできる。 [Application Example 6]
The physical quantity sensor of the present invention preferably includes a semiconductor substrate on which the diaphragm portion is disposed.
Thereby, a cavity and a diaphragm part can be formed by performing processing or film formation on one surface side of the semiconductor substrate. Further, since a process similar to the CMOS process can be used for such processing and film formation, an integrated circuit can also be formed over the semiconductor substrate.

［適用例７］
本発明の物理量センサーでは、前記同一層は、成膜により形成されていることが好ましい。
これにより、ピエゾ抵抗素子および周辺部を同一層内に有するベース層の厚さの制御が容易となり、その結果、ダイヤフラム部の厚さの制御も容易となる。
［適用例８］
本発明の物理量センサーでは、前記同一層の少なくとも一方の面には、保護層が配置されていることが好ましい。
これにより、ピエゾ抵抗素子を保護層により保護することができる。 [Application Example 7]
In the physical quantity sensor of the present invention, the same layer is preferably formed by film formation.
As a result, the thickness of the base layer having the piezoresistive element and the peripheral portion in the same layer can be easily controlled, and as a result, the thickness of the diaphragm portion can be easily controlled.
[Application Example 8]
In the physical quantity sensor of the present invention, it is preferable that a protective layer is disposed on at least one surface of the same layer.
Thereby, the piezoresistive element can be protected by the protective layer.

［適用例９］
本発明の物理量センサーでは、前記保護層は、前記同一層と主成分が同一であることが好ましい。
これにより、ピエゾ抵抗素子および周辺部を同一層内に有するベース層と保護層との線熱膨張係数差を小さくし、その結果、物理量センサーの温度特性を優れたものとする（温度変化に伴う特性変化を小さくする）ことができる。 [Application Example 9]
In the physical quantity sensor of the present invention, it is preferable that the protective layer has the same main component as the same layer.
As a result, the linear thermal expansion coefficient difference between the base layer having the piezoresistive element and the peripheral portion in the same layer and the protective layer is reduced, and as a result, the temperature characteristics of the physical quantity sensor are improved (according to the temperature change). Characteristic change can be reduced).

［適用例１０］
本発明の物理量センサーでは、前記保護層は、前記同一層の両面にそれぞれ配置されており、
前記同一層の両面に配置されている２つの前記保護層の厚さが互いに異なることが好ましい。
これにより、ピエゾ抵抗素子および周辺部を同一層内に有するベース層をダイヤフラム部の一方の面側に偏在させることができる。そのため、ダイヤフラム部の撓み変形をピエゾ抵抗素子により効率的に検出することができる。 [Application Example 10]
In the physical quantity sensor of the present invention, the protective layer is disposed on both sides of the same layer,
It is preferable that the two protective layers disposed on both surfaces of the same layer have different thicknesses.
Thereby, the base layer which has a piezoresistive element and a peripheral part in the same layer can be unevenly distributed in the one surface side of a diaphragm part. Therefore, the bending deformation of the diaphragm portion can be efficiently detected by the piezoresistive element.

［適用例１１］
本発明の圧力センサーは、本発明の物理量センサーを有することを特徴とする。
これにより、優れた信頼性を有する圧力センサーを提供することができる。
［適用例１２］
本発明の高度計は、本発明の物理量センサーを有することを特徴とする。
これにより、優れた信頼性を有する高度計を提供することができる。 [Application Example 11]
The pressure sensor of the present invention has the physical quantity sensor of the present invention.
Thereby, the pressure sensor which has the outstanding reliability can be provided.
[Application Example 12]
The altimeter of the present invention has the physical quantity sensor of the present invention.
Thereby, the altimeter which has the outstanding reliability can be provided.

［適用例１３］
本発明の電子機器は、本発明の物理量センサーを有することを特徴とする。
これにより、優れた信頼性を有する電子機器を提供することができる。
［適用例１４］
本発明の移動体は、本発明の物理量センサーを有することを特徴とする。
これにより、優れた信頼性を有する移動体を提供することができる。 [Application Example 13]
The electronic device of the present invention includes the physical quantity sensor of the present invention.
Thereby, an electronic device having excellent reliability can be provided.
[Application Example 14]
The moving body of the present invention has the physical quantity sensor of the present invention.
Thereby, the mobile body which has the outstanding reliability can be provided.

本発明の物理量センサーの実施形態を示す断面図である。It is sectional drawing which shows embodiment of the physical quantity sensor of this invention. 図１に示す物理量センサーの平面図（一部を透過して示す図）である。FIG. 2 is a plan view of the physical quantity sensor shown in FIG. 図１に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 図１に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 図１に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 本発明の圧力センサーの一例を示す断面図である。It is sectional drawing which shows an example of the pressure sensor of this invention. 本発明の高度計の一例を示す斜視図である。It is a perspective view which shows an example of the altimeter of this invention. 本発明の電子機器の一例を示す正面図である。It is a front view which shows an example of the electronic device of this invention. 本発明の移動体の一例を示す斜視図である。It is a perspective view which shows an example of the moving body of this invention.

以下、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。
＜第１実施形態＞
１．物理量センサー
図１は、本発明の物理量センサーの実施形態を示す断面図、図２は、図１に示す物理量センサーの平面図（一部を透過して示す図）である。 Hereinafter, a physical quantity sensor, a pressure sensor, an altimeter, an electronic device, and a moving body of the present invention will be described in detail based on each embodiment shown in the accompanying drawings.
<First Embodiment>
1. Physical Quantity Sensor FIG. 1 is a cross-sectional view showing an embodiment of a physical quantity sensor of the present invention, and FIG. 2 is a plan view of the physical quantity sensor shown in FIG.

図１に示す物理量センサー１は、半導体基板２と、保護層３と、ベース層４と、保護層５と、を有し、これらがこの順で積層されており、半導体基板２と保護層３との間にキャビティＳが形成され、保護層３、ベース層４および保護層５からなる積層体８のキャビティＳに対応する部分がダイヤフラム部６を構成している。以下、物理量センサー１を構成する各部を順次説明する。 A physical quantity sensor 1 shown in FIG. 1 has a semiconductor substrate 2, a protective layer 3, a base layer 4, and a protective layer 5, which are laminated in this order. A portion corresponding to the cavity S of the laminate 8 composed of the protective layer 3, the base layer 4 and the protective layer 5 constitutes the diaphragm portion 6. Hereinafter, each part which comprises the physical quantity sensor 1 is demonstrated sequentially.

半導体基板２は、例えばシリコン等の半導体で構成されている。なお、以下では、半導体基板２がシリコンで構成されている場合を説明する。
この半導体基板２の一方の面（図１にて上側の面）には、凹部２１が形成されている。このような半導体基板２の凹部２１側の面には、凹部２１の開口を塞ぐように積層体８が設けられている。ここで、半導体基板２と積層体８との間は、凹部２１に対応する領域において、互いに離間しており、これにより、キャビティＳ（空隙部）が形成されている。
凹部２１は、後に詳述するように、半導体基板２上に形成された犠牲層（熱酸化膜）を除去することにより形成されたものである。なお、凹部２１は省略することができ、この場合、犠牲層を気相成膜法により形成すればよい。 The semiconductor substrate 2 is made of a semiconductor such as silicon. Hereinafter, a case where the semiconductor substrate 2 is made of silicon will be described.
A recess 21 is formed on one surface of the semiconductor substrate 2 (the upper surface in FIG. 1). The laminated body 8 is provided on the surface of the semiconductor substrate 2 on the concave portion 21 side so as to close the opening of the concave portion 21. Here, the semiconductor substrate 2 and the stacked body 8 are separated from each other in a region corresponding to the recess 21, thereby forming a cavity S (gap).
As will be described later in detail, the recess 21 is formed by removing a sacrificial layer (thermal oxide film) formed on the semiconductor substrate 2. Note that the recess 21 can be omitted. In this case, the sacrificial layer may be formed by a vapor deposition method.

キャビティＳは、ダイヤフラム部６の受圧面６１とは反対の面側に配置されており、密閉された空間である。このキャビティＳは、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、キャビティＳが真空状態（３００Ｐａ以下）となっている。キャビティＳを真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。 The cavity S is disposed on the surface side opposite to the pressure receiving surface 61 of the diaphragm 6 and is a sealed space. The cavity S functions as a pressure reference chamber that serves as a reference value for the pressure detected by the physical quantity sensor 1. In the present embodiment, the cavity S is in a vacuum state (300 Pa or less). By setting the cavity S in a vacuum state, the physical quantity sensor 1 can be used as an “absolute pressure sensor” that detects pressure based on the vacuum state, and the convenience is improved.

ただし、キャビティＳは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、キャビティＳには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
本実施形態では、キャビティＳの平面視形状、すなわち、凹部２１の平面視形状が円形である。なお、かかる平面視形状は、円形に限定されず、例えば、四角形（正方形、長方形）等の多角形、長円形等であってもよい。 However, the cavity S may not be in a vacuum state, may be atmospheric pressure, may be in a reduced pressure state where the atmospheric pressure is lower than atmospheric pressure, or may be in a pressurized state where the atmospheric pressure is higher than atmospheric pressure. There may be. The cavity S may be filled with an inert gas such as nitrogen gas or rare gas.
In the present embodiment, the plan view shape of the cavity S, that is, the plan view shape of the recess 21 is circular. Such a planar view shape is not limited to a circle, and may be, for example, a polygon such as a quadrangle (square, rectangle), an oval, or the like.

このような半導体基板２上およびその上方には、積層体８の他に、半導体回路が作り込まれていてもよい。この半導体回路は、例えば、ＭＯＳトランジスタ等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子７に接続されている配線、配線層を含む）等の回路要素を有している。ここで、ＭＯＳトランジスタは、半導体基板２の上面にリン、ボロン等の不純物をドープして形成されたソースおよびドレイン（図示せず）と、そのソースとドレインと間に形成されるチャネル領域上に形成されたゲート絶縁膜（図示せず）と、そのゲート絶縁膜上に形成されたゲート電極と、を有している。 In addition to the stacked body 8, a semiconductor circuit may be built on and above the semiconductor substrate 2. This semiconductor circuit includes, for example, an active element such as a MOS transistor, a capacitor, an inductor, a resistor, a diode, a wiring (including a wiring connected to the piezoresistive element 7 and a wiring layer) formed as necessary. It has circuit elements. Here, the MOS transistor has a source and drain (not shown) formed by doping impurities such as phosphorus and boron on the upper surface of the semiconductor substrate 2, and a channel region formed between the source and drain. A gate insulating film (not shown) is formed, and a gate electrode is formed on the gate insulating film.

積層体８は、平面視において凹部２１と重なる部分が、ピエゾ抵抗素子７が配置されていて受圧により撓み変形するダイヤフラム部６を構成する。すなわち、積層体８の半導体基板２と離間している部分がダイヤフラム部６を構成する。このように、ダイヤフラム部６が半導体基板２に配置されていることにより、半導体基板２の一方の面側に対して加工や成膜を行ってキャビティＳおよびダイヤフラム部６を形成することができる。また、かかる加工や成膜としてＣＭＯＳプロセスと同様のプロセスを用いることが可能であるため、半導体基板２上に集積回路を形成することもできる。
この積層体８は、シート状をなしており、半導体基板２に接合されている保護層３と、保護層３の半導体基板２と反対側の面に接合されているベース層４と、ベース層４の保護層３と反対側の面に接合されている保護層５とで構成されている。 In the laminated body 8, the portion overlapping the concave portion 21 in a plan view constitutes the diaphragm portion 6 in which the piezoresistive element 7 is disposed and which is bent and deformed by pressure reception. That is, the portion of the stacked body 8 that is separated from the semiconductor substrate 2 constitutes the diaphragm portion 6. As described above, since the diaphragm portion 6 is disposed on the semiconductor substrate 2, the cavity S and the diaphragm portion 6 can be formed by performing processing or film formation on one surface side of the semiconductor substrate 2. Further, since a process similar to the CMOS process can be used for such processing and film formation, an integrated circuit can be formed on the semiconductor substrate 2.
The laminate 8 has a sheet shape, and includes a protective layer 3 bonded to the semiconductor substrate 2, a base layer 4 bonded to the surface of the protective layer 3 opposite to the semiconductor substrate 2, and a base layer 4 and a protective layer 5 bonded to the surface opposite to the protective layer 3.

ベース層４は、ピエゾ抵抗素子７と、ピエゾ抵抗素子７と同一の主成分で構成されている周辺部４１とが同一層内に形成されている。このようなベース層４を含んでダイヤフラム部６が構成されているため、ピエゾ抵抗素子７が配置されることによってダイヤフラム部６の一部が局所的に厚くなるのを低減することができる。そのため、ダイヤフラム部６の撓み変形の均一化を図ることがで、その結果、物理量センサー１の感度を向上させることができる。 In the base layer 4, a piezoresistive element 7 and a peripheral portion 41 composed of the same main component as the piezoresistive element 7 are formed in the same layer. Since the diaphragm portion 6 is configured including the base layer 4 as described above, it is possible to reduce the local thickening of the diaphragm portion 6 due to the piezoresistive element 7 being disposed. Therefore, it is possible to make the bending deformation of the diaphragm portion 6 uniform, and as a result, the sensitivity of the physical quantity sensor 1 can be improved.

このベース層４の構成材料としては、温度変化によるダイヤフラム部６の不本意な変形を防止する観点から、前述した半導体基板２を構成する材料との線熱膨張係数差が少ない材料を用いることが好ましい。このような観点から、ベース層４は、シリコンを主成分として構成されている。また、ベース層４の主成分がシリコンであると、ベース層４の同一層内に、ピエゾ抵抗素子７および周辺部４１を比較的簡単に形成することができる。また、シリコンは、化学的安定性に優れるとともに、金属のような疲労が少ないため、シリコンを主成分とするベース層４を有するダイヤフラム部６は、優れた信頼性を有する。
また、ベース層４は、ポリシリコンを主成分として構成されていることが好ましい。これにより、成膜法を用いてベース層４を形成することができる。そのため、ベース層４の厚さの制御が容易となり、その結果、ダイヤフラム部６の厚さの制御も容易となる。 As a constituent material of the base layer 4, a material having a small difference in linear thermal expansion coefficient from the material constituting the semiconductor substrate 2 described above is used from the viewpoint of preventing unintentional deformation of the diaphragm portion 6 due to a temperature change. preferable. From such a viewpoint, the base layer 4 is composed mainly of silicon. If the main component of the base layer 4 is silicon, the piezoresistive element 7 and the peripheral portion 41 can be formed relatively easily in the same layer of the base layer 4. Further, since silicon is excellent in chemical stability and has less fatigue like metal, the diaphragm portion 6 having the base layer 4 mainly composed of silicon has excellent reliability.
The base layer 4 is preferably composed of polysilicon as a main component. Thereby, the base layer 4 can be formed using a film forming method. Therefore, the thickness of the base layer 4 can be easily controlled, and as a result, the thickness of the diaphragm portion 6 can be easily controlled.

ピエゾ抵抗素子７は、ベース層４の選択的な不純物のドープが行われた部分であり、周辺部４１は、不純物がドープされていないか、または、不純物の濃度がピエゾ抵抗素子７よりも低い。これにより、ピエゾ抵抗素子７および周辺部４１を同一層内に有するベース層４を簡単に形成することができる。
より具体的に説明すると、ピエゾ抵抗素子７は、図２に示すように、複数（本実施形態では４つ）のピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄで構成されている。これらのピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、それぞれ、ダイヤフラム部６の外周部に設けられている。 The piezoresistive element 7 is a portion where the base layer 4 is selectively doped with impurities, and the peripheral portion 41 is not doped with impurities, or the impurity concentration is lower than that of the piezoresistive elements 7. . Thereby, the base layer 4 which has the piezoresistive element 7 and the peripheral part 41 in the same layer can be formed easily.
More specifically, as shown in FIG. 2, the piezoresistive element 7 includes a plurality of (four in this embodiment) piezoresistive elements 7a, 7b, 7c, and 7d. These piezoresistive elements 7 a, 7 b, 7 c, and 7 d are provided on the outer peripheral portion of the diaphragm portion 6.

ピエゾ抵抗素子７ａ、７ｂは、図２にて左右方向に並んで配置され、ピエゾ抵抗素子７ｃ、７ｄは、図２にて上下方向に並んで配置されている。
ピエゾ抵抗素子７ａは、ピエゾ抵抗部７１ａを有している。ピエゾ抵抗部７１ａは、ダイヤフラム部６の周方向に沿って延びている長手形状をなしている。このピエゾ抵抗部７１ａの両端部には、それぞれ、配線７２ａが接続されている。
同様に、ピエゾ抵抗素子７ｂは、ピエゾ抵抗部７１ａに平行となるように設けられたピエゾ抵抗部７１ｂを有している。このピエゾ抵抗部７１ｂの両端部には、それぞれ、配線７２ｂが接続されている。 The piezoresistive elements 7a and 7b are arranged side by side in the horizontal direction in FIG. 2, and the piezoresistive elements 7c and 7d are arranged side by side in the vertical direction in FIG.
The piezoresistive element 7a has a piezoresistive portion 71a. The piezoresistive portion 71 a has a longitudinal shape extending along the circumferential direction of the diaphragm portion 6. Wiring 72a is connected to both ends of the piezoresistive portion 71a.
Similarly, the piezoresistive element 7b has a piezoresistive portion 71b provided so as to be parallel to the piezoresistive portion 71a. Wiring 72b is connected to both ends of the piezoresistive portion 71b.

また、ピエゾ抵抗素子７ｃは、ピエゾ抵抗部７１ａ、７１ｂが延びる方向に沿って設けられたピエゾ抵抗部７１ｃを有している。このピエゾ抵抗部７１ｃの両端部には、配線７２ｃが接続されている。
同様に、ピエゾ抵抗素子７ｄは、ピエゾ抵抗部７１ａ、７１ｂが延びる方向に沿って設けられたピエゾ抵抗部７１ｄを有している。このピエゾ抵抗部７１ｄの両端部には、配線７２ｃが接続されている。 Further, the piezoresistive element 7c has a piezoresistive portion 71c provided along the direction in which the piezoresistive portions 71a and 71b extend. Wiring 72c is connected to both ends of the piezoresistive portion 71c.
Similarly, the piezoresistive element 7d has a piezoresistive portion 71d provided along the direction in which the piezoresistive portions 71a and 71b extend. A wiring 72c is connected to both ends of the piezoresistive portion 71d.

このようなピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄのピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄは、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコン（多結晶シリコン）で構成されている。また、ピエゾ抵抗素子７ｃ、７ｄの配線７２ａ、７２ｂ、７２ｃ、７２ｄは、それぞれ、例えば、ピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄよりも高濃度でリン、ボロン等の不純物をドープ（拡散または注入）したポリシリコン（多結晶シリコン）で構成されている。 The piezoresistive portions 71a, 71b, 71c, 71d of such piezoresistive elements 7a, 7b, 7c, 7d are respectively polysilicon (polycrystalline silicon) doped (diffused or implanted) with impurities such as phosphorus and boron, for example. ). Further, the wirings 72a, 72b, 72c, 72d of the piezoresistive elements 7c, 7d are doped (diffused or implanted) with impurities such as phosphorus and boron at a higher concentration than the piezoresistive portions 71a, 71b, 71c, 71d, respectively. ) Polysilicon (polycrystalline silicon).

また、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、自然状態における抵抗値が互いに等しくなるように構成されている。そして、これらのピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、配線７２ａ、７２ｂ、７２ｃ、７２ｄ等を介して、互いに電気的に接続され、図示しないブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路は、駆動電圧が供給され、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値に応じた信号（電圧）を出力する。 Further, the piezoresistive elements 7a, 7b, 7c, and 7d are configured so that the resistance values in the natural state are equal to each other. These piezoresistive elements 7a, 7b, 7c, 7d are electrically connected to each other via wirings 72a, 72b, 72c, 72d, etc., and constitute a bridge circuit (Wheatstone bridge circuit) not shown. . This bridge circuit is supplied with a drive voltage and outputs a signal (voltage) corresponding to the resistance values of the piezoresistive elements 7a, 7b, 7c, and 7d.

このようなベース層４の両面には、保護層３、５が形成されている。
保護層３、５は、それぞれ、ベース層４を保護する機能を有している。より具体的には、保護層３は、主に、物理量センサー１を製造する際に、エッチング液等からベース層４を保護する。したがって、保護層３は、エッチング液等に対する耐性を有する。また、保護層５は、主に、物理量センサー１の使用時に、外部からの光、酸素および水分等からベース層４を保護する。したがって、保護層５は、遮光性や、酸素、水分等に対するバリア性を有する。また、ベース層４の層面側に保護層３、５を設けることにより、ベース層４と保護層３、５との間に線熱膨張係数差が生じていたとしても、ベース層４と保護層３との間の線熱膨張係数差と、ベース層４と保護層５との線熱膨張係数差とで互いに相殺させることができる。 Protective layers 3 and 5 are formed on both sides of the base layer 4.
The protective layers 3 and 5 each have a function of protecting the base layer 4. More specifically, the protective layer 3 mainly protects the base layer 4 from an etching solution or the like when the physical quantity sensor 1 is manufactured. Therefore, the protective layer 3 has resistance to the etching solution and the like. The protective layer 5 mainly protects the base layer 4 from light, oxygen, moisture, etc. from the outside when the physical quantity sensor 1 is used. Therefore, the protective layer 5 has light shielding properties and barrier properties against oxygen, moisture, and the like. Further, by providing the protective layers 3 and 5 on the layer surface side of the base layer 4, even if a linear thermal expansion coefficient difference is generated between the base layer 4 and the protective layers 3 and 5, the base layer 4 and the protective layer are provided. 3 and the linear thermal expansion coefficient difference between the base layer 4 and the protective layer 5 can cancel each other.

また、保護層３、５は、いずれも、絶縁性を有している。これにより、ベース層４に形成されているピエゾ抵抗素子７の各部が短絡するのを防止することができる。
このような保護層３、５の構成材料としては、保護層３、５が上述したような特性を発揮し得るものであればよいが、半導体基板２やベース層４との線熱膨張係数差が小さい材料を用いることが好ましい。したがって、保護層３、５は、ベース層４と同一の主成分で構成されていること、例えば、半導体基板２がシリコン基板である場合、シリコンを主成分とするＳｉＮ、ＳｉＯＮ、ＳｉＡｌＮ等を用いることが好ましい。これにより、ベース層４と保護層３、５との線熱膨張係数差を小さくし、その結果、物理量センサー１の温度特性を優れたものとする（温度変化に伴う特性変化を小さくする）ことができる。 In addition, the protective layers 3 and 5 are all insulative. Thereby, it is possible to prevent each part of the piezoresistive element 7 formed in the base layer 4 from being short-circuited.
As a constituent material of the protective layers 3 and 5, any material can be used as long as the protective layers 3 and 5 can exhibit the above-described characteristics. However, the linear thermal expansion coefficient difference between the semiconductor substrate 2 and the base layer 4 is sufficient. Is preferably used. Therefore, the protective layers 3 and 5 are composed of the same main component as the base layer 4. For example, when the semiconductor substrate 2 is a silicon substrate, SiN, SiON, SiAlN, or the like containing silicon as a main component is used. It is preferable. As a result, the linear thermal expansion coefficient difference between the base layer 4 and the protective layers 3 and 5 is reduced, and as a result, the temperature characteristics of the physical quantity sensor 1 are made excellent (changes in characteristics due to temperature changes are reduced). Can do.

また、２つの保護層３、５の厚さが互いに異なることが好ましい。これにより、ピエゾ抵抗素子７および周辺部４１を同一層内に有するベース層４をダイヤフラム部６の一方の面側に偏在させることができる。そのため、ダイヤフラム部６の撓み変形をピエゾ抵抗素子７により効率的に検出することができる。
特に、保護層５の厚さを保護層３の厚さよりも厚くすることが好ましい。これにより、保護層３、５の双方に必要な機能を確実に確保しつつ、ベース層４をダイヤフラム部６の一方の面側に偏在させることができる。 The thicknesses of the two protective layers 3 and 5 are preferably different from each other. Thereby, the base layer 4 having the piezoresistive element 7 and the peripheral portion 41 in the same layer can be unevenly distributed on one surface side of the diaphragm portion 6. Therefore, the bending deformation of the diaphragm portion 6 can be efficiently detected by the piezoresistive element 7.
In particular, it is preferable to make the thickness of the protective layer 5 thicker than the thickness of the protective layer 3. Thereby, the base layer 4 can be unevenly distributed on one surface side of the diaphragm portion 6 while ensuring the functions necessary for both of the protective layers 3 and 5.

なお、保護層３、５の少なくとも一方を省略することができる。例えば、保護層３、５の一方を省略した場合、前述したような保護層３、４の厚さを異ならせるのと同様の効果を奏することができる。また、保護層３、５の双方を省略した場合、ダイヤフラム部６をベース層４のみで構成することができ、ダイヤフラム部６の厚さを極めて薄くすることができる。
また、保護層３、５の具体的な厚さは、それぞれ、特に限定されないが、０．０１μｍ以上１μｍ以下程度とされる。
また、ベース層４の具体的な厚さは、特に限定されないが、０．１μｍ以上３μｍ以下程度とされる。 Note that at least one of the protective layers 3 and 5 can be omitted. For example, when one of the protective layers 3 and 5 is omitted, the same effect as that of making the thickness of the protective layers 3 and 4 as described above different can be obtained. Further, when both the protective layers 3 and 5 are omitted, the diaphragm portion 6 can be constituted by only the base layer 4, and the thickness of the diaphragm portion 6 can be extremely reduced.
The specific thicknesses of the protective layers 3 and 5 are not particularly limited, but are about 0.01 μm or more and 1 μm or less.
The specific thickness of the base layer 4 is not particularly limited, but is about 0.1 μm or more and 3 μm or less.

また、ダイヤフラム部６または積層体８には、受圧面６１側とキャビティＳ側とを繋ぐ孔６２が形成されている。この孔６２は、封止部材６３で封止されている。これにより、ピエゾ抵抗素子７および周辺部４１を同一層内に有するベース層４を成膜法で形成した後に、キャビティＳを形成することができる。
本実施形態では、孔６２および封止部材６３がダイヤフラム部６の中央部に設けられている。これにより、孔６２および封止部材６３がダイヤフラム部６の撓み変形に悪影響を与えるのを低減することができる。なお、孔６２および封止部材６３の配置は、これに限定されず、例えば、ダイヤフラム部６の外周部に設けられていてもよい。また、孔６２および封止部材６３をダイヤフラム部６の外側に設けてもよく、この場合、孔６２とキャビティと連通する孔や溝を積層体８と半導体基板２との間や半導体基板２の積層体８側の面に形成すればよい。 The diaphragm 6 or the laminated body 8 is formed with a hole 62 that connects the pressure receiving surface 61 side and the cavity S side. The hole 62 is sealed with a sealing member 63. Thus, the cavity S can be formed after the base layer 4 having the piezoresistive element 7 and the peripheral portion 41 in the same layer is formed by the film forming method.
In the present embodiment, the hole 62 and the sealing member 63 are provided in the central portion of the diaphragm portion 6. Thereby, it can reduce that the hole 62 and the sealing member 63 exert a bad influence on the bending deformation of the diaphragm part 6. In addition, arrangement | positioning of the hole 62 and the sealing member 63 is not limited to this, For example, you may be provided in the outer peripheral part of the diaphragm part 6. FIG. Further, the hole 62 and the sealing member 63 may be provided outside the diaphragm portion 6, and in this case, a hole or a groove communicating with the hole 62 and the cavity is provided between the stacked body 8 and the semiconductor substrate 2 or the semiconductor substrate 2. What is necessary is just to form in the surface by the side of the laminated body 8.

また、封止部材６３は、シリコンを主成分とすることが好ましい。これにより、ベース層４と封止部材６３との主成分が同一となることから、ダイヤフラム部６内の線熱膨張係数差を小さくし、その結果、物理量センサー１の温度特性を優れたものとする（温度変化に伴う特性変化を小さくする）ことができる。
ダイヤフラム部６の具体的な厚さは、特に限定されないが、１μｍ以上５μｍ以下程度とされる。
このような積層体８の線熱膨張係数は、半導体基板２の線熱膨張係数とできるだけ近いことが好ましく、具体的には、半導体基板２がシリコン基板である場合、２×１０^−６／ｄｅｇ以上３×１０^−６／ｄｅｇ以下であることが好ましい。 The sealing member 63 is preferably composed mainly of silicon. Thereby, since the main components of the base layer 4 and the sealing member 63 are the same, the linear thermal expansion coefficient difference in the diaphragm portion 6 is reduced, and as a result, the temperature characteristics of the physical quantity sensor 1 are excellent. (Change in characteristic due to temperature change can be reduced).
Although the specific thickness of the diaphragm part 6 is not specifically limited, It shall be about 1 micrometer or more and 5 micrometers or less.
The linear thermal expansion coefficient of the stacked body 8 is preferably as close as possible to the linear thermal expansion coefficient of the semiconductor substrate 2. Specifically, when the semiconductor substrate 2 is a silicon substrate, 2 × 10 ⁻⁶ / deg. It is preferably 3 × 10 ⁻⁶ / deg or less.

以上説明したように構成された物理量センサー１は、以下のようにして圧力を検出する。
物理量センサー１では、ダイヤフラム部６の受圧面６１が受ける圧力に応じて、ダイヤフラム部６が変形し、これにより、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが歪み、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面６１で受けた圧力の大きさを求めることができる。
より具体的に説明すると、前述したように、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値が互いに等しいため、ダイヤフラム部６の変形が生じる前の自然状態では、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積とが等しく、ブリッジ回路の出力（電位差）はゼロとなる。 The physical quantity sensor 1 configured as described above detects pressure as follows.
In the physical quantity sensor 1, the diaphragm portion 6 is deformed in accordance with the pressure received by the pressure receiving surface 61 of the diaphragm portion 6, thereby distorting the piezoresistive elements 7a, 7b, 7c, 7d, and piezoresistive elements 7a, 7b, 7c. , 7d changes. Accordingly, the output of the bridge circuit formed by the piezoresistive elements 7a, 7b, 7c, and 7d changes, and the magnitude of the pressure received by the pressure receiving surface 61 can be obtained based on the output.
More specifically, as described above, since the resistance values of the piezoresistive elements 7a, 7b, 7c, and 7d are equal to each other, in the natural state before the diaphragm portion 6 is deformed, the piezoresistive elements 7a and 7b The product of the resistance values and the product of the resistance values of the piezoresistive elements 7c and 7d are equal, and the output (potential difference) of the bridge circuit is zero.

一方、ダイヤフラム部６の変形が生じると、ピエゾ抵抗素子７ａ、７ｂのピエゾ抵抗部７１ａ、７１ｂと、ピエゾ抵抗素子７ｃ、７ｄのピエゾ抵抗部７１ｃ、７１ｄとの一方にその長手方向に沿った圧縮歪みが生じるとともに幅方向に引張歪みを生じ、他方にその長手方向に沿った引張歪みが生じるとともに幅方向に圧縮歪みが生じる。
このようなピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄの歪みにより、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面６１で受けた圧力の大きさ（絶対圧）を求めることができる。 On the other hand, when the deformation of the diaphragm 6 occurs, compression along the longitudinal direction of one of the piezoresistive portions 71a and 71b of the piezoresistive elements 7a and 7b and the piezoresistive portions 71c and 71d of the piezoresistive elements 7c and 7d is performed. Strain occurs and tensile strain occurs in the width direction. On the other hand, tensile strain along the longitudinal direction occurs and compressive strain occurs in the width direction.
Due to the distortion of the piezoresistive portions 71a, 71b, 71c, 71d, a difference between the product of the resistance values of the piezoresistive elements 7a, 7b and the product of the resistance values of the piezoresistive elements 7c, 7d occurs. The output (potential difference) is output from the bridge circuit. Based on the output from the bridge circuit, the magnitude (absolute pressure) of the pressure received by the pressure receiving surface 61 can be obtained.

ここで、前述したようなダイヤフラム部６の変形が生じたとき、ピエゾ抵抗素子７ａ、７ｂの抵抗値は増加し、ピエゾ抵抗素子７ｃ、７ｄの抵抗値は減少するため、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。また、ブリッジ回路を構成するピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄのすべて温度条件がほぼ同一であるため、外部の温度変化に対する特性変化を低減することもできる。
また、このようなピエゾ抵抗素子７は、前述したような極めて薄いダイヤフラム部６を用いても、共振子のような振動素子をセンサー素子として用いた場合のようにダイヤフラム部６への振動漏れによってＱ値が低下するという問題がない。 Here, when the deformation of the diaphragm portion 6 as described above occurs, the resistance values of the piezoresistive elements 7a and 7b increase, and the resistance values of the piezoresistive elements 7c and 7d decrease, so that the piezoresistive elements 7a and 7b. The change in the difference between the product of the resistance value and the product of the resistance values of the piezoresistive elements 7c and 7d can be increased, and accordingly, the output from the bridge circuit can be increased. As a result, the pressure detection sensitivity can be increased. In addition, since the temperature conditions of all the piezoresistive elements 7a, 7b, 7c, and 7d constituting the bridge circuit are substantially the same, it is possible to reduce the characteristic change with respect to the external temperature change.
In addition, such a piezoresistive element 7 has a vibration leakage to the diaphragm part 6 as in the case where a vibration element such as a resonator is used as a sensor element even if the extremely thin diaphragm part 6 as described above is used. There is no problem that the Q value decreases.

次に、物理量センサー１の製造方法を簡単に説明する。
図３〜図５は、図１に示す物理量センサーの製造工程を示す図である。以下、これらの図に基づいて説明する。
物理量センサー１の製造方法は、［１］キャビティＳ形成用犠牲層の形成工程と、［２］保護層３形成用膜の形成工程と、［３］ベース層４形成用膜の形成工程と、［４］ピエゾ抵抗素子７の形成工程と、［５］保護層５形成用膜の形成工程と、［６］孔６２の形成工程と、［７］キャビティＳの形成工程と、［８］封止部材６３の形成工程と、を有している。以下、各工程を順次説明する。 Next, a method for manufacturing the physical quantity sensor 1 will be briefly described.
3-5 is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. Hereinafter, description will be made based on these drawings.
The manufacturing method of the physical quantity sensor 1 includes: [1] a step of forming a sacrificial layer for forming a cavity S; [2] a step of forming a film for forming a protective layer 3; [3] a step of forming a film for forming a base layer 4; [4] Step of forming piezoresistive element 7, [5] Step of forming film for forming protective layer 5, [6] Step of forming hole 62, [7] Step of forming cavity S, [8] Sealing And a forming step of the stop member 63. Hereinafter, each process is demonstrated one by one.

［１］キャビティＳ形成用犠牲層の形成工程
まず、図３（ａ）に示すように、シリコン基板２０を用意し、シリコン基板２０の一方の面の一部を熱酸化（例えばＬＯＣＯＳ法）することにより、図３（ｂ）に示すように、シリコン酸化膜２０ａが形成された基板２０Ａを形成する。この基板２０Ａのシリコン酸化膜２０ａを除く部分が半導体基板２となる。
この際、半導体基板２上に集積回路も形成する場合には、その集積回路の素子間分離膜もシリコン酸化膜２０ａと一括して形成することができる。 [1] Formation Step of Sacrificial Layer for Forming Cavity S First, as shown in FIG. 3A, a silicon substrate 20 is prepared, and a part of one surface of the silicon substrate 20 is thermally oxidized (for example, LOCOS method). As a result, as shown in FIG. 3B, a substrate 20A on which the silicon oxide film 20a is formed is formed. A portion of the substrate 20A excluding the silicon oxide film 20a becomes the semiconductor substrate 2.
At this time, when an integrated circuit is also formed on the semiconductor substrate 2, an inter-element isolation film of the integrated circuit can be formed together with the silicon oxide film 20a.

このシリコン酸化膜２０ａは、後述する工程［７］のエッチングにより除去されるキャビティＳ形成用犠牲層である。
また、シリコン酸化膜２０ａの厚さは、例えば、０．５μｍ以上５μｍ以下程度とされる。
なお、シリコン酸化膜２０ａの形成は、ＳＴＩ法を用いてもよい。また、半導体基板２に凹部２１を形成しない場合、ＣＶＤ法等の気相成膜法を用いてシリコン酸化膜２０ａを形成してもよい。 This silicon oxide film 20a is a sacrificial layer for forming a cavity S that is removed by etching in step [7] described later.
The thickness of the silicon oxide film 20a is, for example, about 0.5 μm to 5 μm.
The silicon oxide film 20a may be formed using the STI method. Further, when the recess 21 is not formed in the semiconductor substrate 2, the silicon oxide film 20a may be formed by using a vapor deposition method such as a CVD method.

［２］保護層３形成用膜の形成工程
次に、基板２０Ａのシリコン酸化膜２０ａ側の面上に、図３（ｃ）に示すように、シリコン窒化膜３０をスパッタリング法、ＣＶＤ法等により形成する。
シリコン窒化膜３０は、保護層３形成用膜である。また、シリコン窒化膜３０は、後に行われるキャビティＳの形成工程において実施されるエッチングに対する耐性を有しており、いわゆるエッチングストップ層として機能する。なお、シリコン窒化膜３０は、パターニング処理によって、ピエゾ抵抗素子７を形成する平面範囲を含む範囲に限定して形成してもよい。
また、シリコン窒化膜３０の形成は、応力緩和の観点から、プラズマＣＶＤを用いて行うことが好ましい。
［３］ベース層４形成用膜の形成工程
次に、図４（ａ）に示すように、シリコン窒化膜３０の上面に、多結晶シリコン膜４０（またはアモルファスシリコン膜）をスパッタリング法、ＣＶＤ法等により形成する。
この多結晶シリコン膜４０は、ベース層４形成用膜である。 [2] Step of Forming Film for Forming Protective Layer 3 Next, as shown in FIG. 3C, a silicon nitride film 30 is formed on the surface of the substrate 20A on the silicon oxide film 20a side by sputtering, CVD, or the like. Form.
The silicon nitride film 30 is a film for forming the protective layer 3. The silicon nitride film 30 has resistance to etching performed in the cavity S forming process performed later, and functions as a so-called etching stop layer. Note that the silicon nitride film 30 may be formed by patterning so as to be limited to a range including a plane range where the piezoresistive element 7 is formed.
The silicon nitride film 30 is preferably formed using plasma CVD from the viewpoint of stress relaxation.
[3] Step of Forming Film for Forming Base Layer 4 Next, as shown in FIG. 4A, a polycrystalline silicon film 40 (or an amorphous silicon film) is formed on the upper surface of the silicon nitride film 30 by sputtering or CVD. Etc. are formed.
The polycrystalline silicon film 40 is a base layer 4 forming film.

［４］ピエゾ抵抗素子７の形成工程
その後、図４（ｂ）に示すように、多結晶シリコン膜４０に対して選択的（部分的）にリン、ボロン等の不純物をドープ（イオン注入または拡散）することにより、ピエゾ抵抗素子７を形成する。これにより、ピエゾ抵抗素子７が形成された多結晶シリコン膜４０Ａを得る。 [4] Step of Forming Piezoresistive Element 7 Thereafter, as shown in FIG. 4B, the polycrystalline silicon film 40 is selectively (partially) doped with impurities such as phosphorus and boron (ion implantation or diffusion). Thus, the piezoresistive element 7 is formed. Thereby, the polycrystalline silicon film 40A in which the piezoresistive element 7 is formed is obtained.

この不純物のドープは、配線７２ａ、７２ｂ、７２ｃ、７２ｄのドープ量がピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄへの不純物のドープ量よりも多くなるように行う。
例えば、ピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄへのイオン注入濃度を１×１０^１３ａｔｏｍｓ／ｃｍ^２以上５×１０^１４ａｔｏｍｓ／ｃｍ^２程度とし、配線７２ａ、７２ｂ、７２ｃ、７２ｄへのイオン注入濃度を１×１０^１５ａｔｏｍｓ／ｃｍ^２以上５×１０^１５ａｔｏｍｓ／ｃｍ^２以下程度とする。 The doping of the impurities is performed so that the doping amount of the wirings 72a, 72b, 72c, 72d is larger than the doping amount of the impurities into the piezoresistive portions 71a, 71b, 71c, 71d.
For example, the ion implantation concentration into the piezoresistive portions 71a, 71b, 71c, 71d is set to about 1 × 10 ¹³ atoms / cm ² or more and about 5 × 10 ¹⁴ atoms / cm ² , and the ions are implanted into the wirings 72a, 72b, 72c, 72d. The concentration is about 1 × 10 ¹⁵ atoms / cm ² or more and 5 × 10 ¹⁵ atoms / cm ² or less.

［５］保護層５形成用膜の形成工程
次に、多結晶シリコン膜４０Ａ上に、図４（ｃ）に示すように、シリコン窒化膜５０をスパッタリング法、ＣＶＤ法等により形成する。
シリコン窒化膜５０は、保護層５形成用膜である。
また、シリコン窒化膜５０の形成は、シリコン窒化膜３０と同様、応力緩和の観点から、プラズマＣＶＤを用いて行うことが好ましい。 [5] Step of Forming Film for Forming Protective Layer 5 Next, as shown in FIG. 4C, a silicon nitride film 50 is formed on the polycrystalline silicon film 40A by sputtering, CVD, or the like.
The silicon nitride film 50 is a film for forming the protective layer 5.
The silicon nitride film 50 is preferably formed using plasma CVD from the viewpoint of stress relaxation, as with the silicon nitride film 30.

［６］孔６２の形成工程
次に、シリコン窒化膜３０、多結晶シリコン膜４０Ａおよびシリコン窒化膜５０からなる積層体の一部をドライエッチング等により貫通させ、図５（ａ）に示すように、孔６２を形成する。これにより、孔６２を有する積層体８、すなわち保護層３、４およびベース層４が形成される。 [6] Step of Forming Hole 62 Next, a part of the laminate composed of the silicon nitride film 30, the polycrystalline silicon film 40A, and the silicon nitride film 50 is penetrated by dry etching or the like, as shown in FIG. , Holes 62 are formed. Thereby, the laminated body 8 having the holes 62, that is, the protective layers 3 and 4 and the base layer 4 are formed.

［７］キャビティＳの形成工程
次に、シリコン酸化膜２０ａを除去することにより、図５（ｂ）に示すように、キャビティＳを形成する。
キャビティＳの形成は、孔６２を通じたエッチングにより、シリコン酸化膜２０ａを除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、孔６２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、孔６２からフッ化水素酸ガス等のエッチングガスを供給する。 [7] Formation Step of Cavity S Next, the cavity S is formed as shown in FIG. 5B by removing the silicon oxide film 20a.
The cavity S is formed by removing the silicon oxide film 20a by etching through the hole 62. Here, when wet etching is used as the etching, an etching solution such as hydrofluoric acid or buffered hydrofluoric acid is supplied from the hole 62, and when dry etching is used, an etching gas such as hydrofluoric acid gas is supplied from the hole 62. .

［８］封止部材６３の形成工程
最後に、図５（ｃ）に示すように、孔６２を封止する封止部材６３を形成する。
封止部材６３の形成は、保護層５上に、Ｓｉ、ＳｉＮをスパッタリング法等により成膜することにより形成する。これにより、キャビティＳを密閉空間とすることができる。
また、真空下で封止部材６３を形成することにより、得られるキャビティＳを真空状態とすることができる。
以上のような工程により、物理量センサー１を製造することができる。 [8] Step of Forming Sealing Member 63 Finally, as shown in FIG. 5C, the sealing member 63 that seals the hole 62 is formed.
The sealing member 63 is formed by depositing Si or SiN on the protective layer 5 by a sputtering method or the like. Thereby, the cavity S can be made into a sealed space.
Moreover, the cavity S obtained can be made into a vacuum state by forming the sealing member 63 under vacuum.
The physical quantity sensor 1 can be manufactured through the processes as described above.

このような物理量センサー１の製造方法は、以下の（１）〜（５）のような効果がある。
（１）シリコン基板２０の一方の面側のみに成膜や加工を行うだけでよいため、製造工程の簡略化を図ることができる。（２）シリコン基板２０の一方の面側のみに成膜や加工を行ってキャビティＳおよびダイヤフラム部６を形成するため、キャビティＳとダイヤフラム部６との位置合わせを高精度に行うことができる。また、ウエハーを薄肉化してダイヤフラムを形成する場合に比し、小型化を図ることができる。（３）ダイヤフラム部６が成膜により形成されるため、ダイヤフラム部６の薄膜化が容易であるとともに、ダイヤフラム部６の厚さを高精度に制御することができる。（４）一般的なＣＭＯＳプロセスとの親和性が高いため、集積回路を半導体基板２上に一括して形成することができる。（５）ダイヤフラム部６の厚さを均一にすることができる。 The manufacturing method of such a physical quantity sensor 1 has the following effects (1) to (5).
(1) Since it is only necessary to perform film formation or processing only on one surface side of the silicon substrate 20, the manufacturing process can be simplified. (2) Since the cavity S and the diaphragm portion 6 are formed by forming and processing only on one surface side of the silicon substrate 20, the alignment between the cavity S and the diaphragm portion 6 can be performed with high accuracy. Further, the size can be reduced as compared with the case where the diaphragm is formed by thinning the wafer. (3) Since the diaphragm portion 6 is formed by film formation, it is easy to make the diaphragm portion 6 thin, and the thickness of the diaphragm portion 6 can be controlled with high accuracy. (4) Since the compatibility with a general CMOS process is high, integrated circuits can be formed on the semiconductor substrate 2 at once. (5) The thickness of the diaphragm part 6 can be made uniform.

２．圧力センサー
次に、本発明の物理量センサーを備える圧力センサー（本発明の圧力センサー）ついて説明する。図６は、本発明の圧力センサーの一例を示す断面図である。
図６に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。 2. Next, a pressure sensor (a pressure sensor of the present invention) including the physical quantity sensor of the present invention will be described. FIG. 6 is a cross-sectional view showing an example of the pressure sensor of the present invention.
As shown in FIG. 6, the pressure sensor 100 of the present invention includes a physical quantity sensor 1, a casing 101 that houses the physical quantity sensor 1, and a calculation unit 102 that calculates a signal obtained from the physical quantity sensor 1 to pressure data. ing. The physical quantity sensor 1 is electrically connected to the calculation unit 102 via the wiring 103.

物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部６が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。
このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部６が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データに演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。 The physical quantity sensor 1 is fixed to the inside of the housing 101 by fixing means (not shown). Further, the housing 101 has a through-hole 104 through which the diaphragm portion 6 of the physical quantity sensor 1 communicates with, for example, the atmosphere (outside the housing 101).
According to such a pressure sensor 100, the diaphragm portion 6 receives pressure through the through hole 104. The pressure-received signal is transmitted to the calculation unit via the wiring 103 to calculate pressure data. The calculated pressure data can be displayed via a display unit (not shown) (for example, a monitor of a personal computer).

３．高度計
次に、本発明の物理量センサーを備える高度計（本発明の高度計）の一例について説明する。図７は、本発明の高度計の一例を示す斜視図である。
高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。
なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。 3. Next, an example of an altimeter (the altimeter of the present invention) including the physical quantity sensor of the present invention will be described. FIG. 7 is a perspective view showing an example of the altimeter of the present invention.
The altimeter 200 can be worn on the wrist like a wristwatch. In addition, the physical quantity sensor 1 (pressure sensor 100) is mounted inside the altimeter 200, and the altitude from the current location above sea level, the atmospheric pressure at the current location, or the like can be displayed on the display unit 201.
The display unit 201 can display various information such as the current time, the user's heart rate, and weather.

４．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図８は、本発明の電子機器の一例を示す正面図である。
ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：ＧｌｏｂａｌＰｏｓｉｔｉｏｎｉｎｇＳｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。 4). Next, a navigation system to which an electronic device including the physical quantity sensor of the present invention is applied will be described. FIG. 8 is a front view showing an example of the electronic apparatus of the present invention.
The navigation system 300 includes map information (not shown), position information acquisition means from GPS (Global Positioning System), self-contained navigation means using a gyro sensor, acceleration sensor, and vehicle speed data, physical quantity sensor 1, The display unit 301 displays predetermined position information or course information.

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。 According to this navigation system, altitude information can be acquired in addition to the acquired position information. By obtaining altitude information, for example, when traveling on an elevated road that shows approximately the same position as a general road, if you do not have altitude information, you are traveling on an ordinary road or on an elevated road The navigation system was unable to determine whether or not the vehicle was being used, and the general road information was provided to the user as priority information. Therefore, in the navigation system 300 according to the present embodiment, altitude information can be acquired by the physical quantity sensor 1, and a change in altitude due to entering from an ordinary road to an elevated road is detected, and navigation information in the traveling state of the elevated road is obtained. Can be provided to the user.

なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。
なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。 The display unit 301 is configured to be small and thin, such as a liquid crystal panel display or an organic EL (Organic Electro-Luminescence) display.
Note that the electronic device including the physical quantity sensor of the present invention is not limited to the above-described ones. , Electronic endoscope), various measuring instruments, instruments (for example, instruments for vehicles, aircraft, ships), flight simulators, and the like.

５．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図９は、本発明の移動体の一例を示す斜視図である。
図９に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。 5. Next, the moving body (the moving body of the present invention) to which the physical quantity sensor of the present invention is applied will be described. FIG. 9 is a perspective view showing an example of the moving body of the present invention.
As shown in FIG. 9, the moving body 400 includes a vehicle body 401 and four wheels 402, and is configured to rotate the wheels 402 by a power source (engine) (not shown) provided in the vehicle body 401. ing. Such a moving body 400 incorporates a navigation system 300 (physical quantity sensor 1).

以上、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や、工程が付加されていてもよい。
また、前述した実施形態では、センサー素子としてピエゾ抵抗素子を用いた場合を例に説明したが、本発明は、これに限定されず、例えば、フラップ型の振動子、櫛歯電極等の他のＭＥＭＳ振動子や、水晶振動子等の振動素子を用いることもできる。
また、前述した実施形態では、４つのセンサー素子を用いる場合を例に説明したが、本発明は、これに限定されず、センサー素子の数は、１つ以上３つ以下、または、５つ以上であってもよい。 As described above, the physical quantity sensor, pressure sensor, altimeter, electronic device, and moving body of the present invention have been described based on the illustrated embodiments, but the present invention is not limited thereto, and the configuration of each part is the same. Any structure having a function can be substituted. Moreover, other arbitrary structures and processes may be added.
In the above-described embodiment, the case where a piezoresistive element is used as the sensor element has been described as an example. However, the present invention is not limited to this, and other examples such as a flap-type vibrator and a comb electrode are used. A vibrating element such as a MEMS vibrator or a quartz vibrator can also be used.
In the above-described embodiment, the case where four sensor elements are used has been described as an example. However, the present invention is not limited to this, and the number of sensor elements is one or more, three or less, or five or more. It may be.

また、前述した実施形態では、ダイヤフラム部の受圧面と反対側の面上にセンサー素子を配置した場合を例に説明したが、本発明はこれに限定されず、例えば、ダイヤフラム部の受圧面にセンサー素子が配置されていてもよく、ダイヤフラム部の両面にセンサー素子が配置されていてもよい。
また、前述した実施形態では、ダイヤフラム部の外周部側にセンサー素子を配置した場合を例に説明したが、本発明はこれに限定されず、ダイヤフラム部の中央部にセンサー素子が配置されていてもよい。 Further, in the above-described embodiment, the case where the sensor element is arranged on the surface opposite to the pressure receiving surface of the diaphragm portion has been described as an example, but the present invention is not limited to this, for example, the pressure receiving surface of the diaphragm portion. Sensor elements may be disposed, and sensor elements may be disposed on both surfaces of the diaphragm portion.
In the above-described embodiment, the case where the sensor element is arranged on the outer peripheral side of the diaphragm portion has been described as an example, but the present invention is not limited to this, and the sensor element is arranged in the center portion of the diaphragm portion. Also good.

１‥‥物理量センサー２‥‥半導体基板３‥‥保護層４‥‥ベース層５‥‥保護層６‥‥ダイヤフラム部７‥‥ピエゾ抵抗素子７ａ‥‥ピエゾ抵抗素子７ｂ‥‥ピエゾ抵抗素子７ｃ‥‥ピエゾ抵抗素子７ｄ‥‥ピエゾ抵抗素子８‥‥積層体２０‥‥シリコン基板２０Ａ‥‥基板２０ａ‥‥シリコン酸化膜２１‥‥凹部３０‥‥シリコン窒化膜４０‥‥多結晶シリコン膜４０Ａ‥‥多結晶シリコン膜４１‥‥周辺部５０‥‥シリコン窒化膜６１‥‥受圧面６２‥‥孔６３‥‥封止部材７１ａ‥‥ピエゾ抵抗部７１ｂ‥‥ピエゾ抵抗部７１ｃ‥‥ピエゾ抵抗部７１ｄ‥‥ピエゾ抵抗部７２ａ‥‥配線７２ｂ‥‥配線７２ｃ‥‥配線７２ｄ‥‥配線１００‥‥圧力センサー１０１‥‥筐体１０２‥‥演算部１０３‥‥配線１０４‥‥貫通孔２００‥‥高度計２０１‥‥表示部３００‥‥ナビゲーションシステム３０１‥‥表示部４００‥‥移動体４０１‥‥車体４０２‥‥車輪Ｓ‥‥キャビティ DESCRIPTION OF SYMBOLS 1 ... Physical quantity sensor 2 ... Semiconductor substrate 3 ... Protective layer 4 ... Base layer 5 ... Protective layer 6 ... Diaphragm part 7 ... Piezoresistive element 7a ... Piezoresistive element 7b ... Piezoresistive element 7c ... ... Piezoresistive element 7d ... Piezoresistive element 8 ... Laminated body 20 ... Silicon substrate 20A ... Substrate 20a ... Silicon oxide film 21 ... Recess 30 ... Silicon nitride film 40 ... Polycrystalline silicon film 40A ... Polycrystalline silicon film 41 ... Peripheral part 50 ... Silicon nitride film 61 ... Pressure-receiving surface 62 ... Hole 63 ... Sealing member 71a ... Piezoresistive part 71b ... Piezoresistive part 71c ... Piezoresistive part 71d ... Piezoresistive section 72a Wiring 72b Wiring 72c Wiring 72d Wiring 100 Pressure sensor 101 Casing 102 Calculation unit 103 ‥‥ wiring 104 ‥‥ through hole 200 ‥‥ altimeter 201 ‥‥ display unit 300 ‥‥ navigation system 301 ‥‥ display unit 400 ‥‥ mobile 401 ‥‥ body 402 ‥‥ wheel S ‥‥ cavity

Claims

A physical quantity sensor characterized by comprising a diaphragm portion which is deformed by receiving pressure and has a piezoresistive element and a peripheral portion having the same main component as that of the piezoresistive element arranged in the same layer.

The physical quantity sensor according to claim 1, wherein the same layer is composed mainly of silicon.

The physical quantity sensor according to claim 2, wherein the same layer is composed of polysilicon as a main component.

The piezoresistive element is a portion in which the same layer is selectively doped with impurities,
4. The physical quantity sensor according to claim 2, wherein the peripheral portion is not doped with the impurity, or the impurity concentration is lower than that of the piezoresistive element.

A cavity disposed on the surface opposite to the pressure receiving surface of the diaphragm portion;
The diaphragm portion is provided with a hole connecting the pressure-receiving surface side and the cavity side,
The physical quantity sensor according to claim 2, wherein the hole is sealed with a sealing member containing silicon as a main component.

The physical quantity sensor according to claim 1, further comprising a semiconductor substrate on which the diaphragm portion is disposed.

The physical quantity sensor according to claim 1, wherein the same layer is formed by film formation.

The physical quantity sensor according to claim 1, wherein a protective layer is disposed on at least one surface of the same layer.

The physical quantity sensor according to claim 8, wherein the protective layer has the same main component as the same layer.

The protective layer is disposed on each side of the same layer,
The physical quantity sensor according to claim 8 or 9, wherein thicknesses of the two protective layers arranged on both surfaces of the same layer are different from each other.

A pressure sensor comprising the physical quantity sensor according to claim 1.

An altimeter comprising the physical quantity sensor according to any one of claims 1 to 10.

An electronic apparatus comprising the physical quantity sensor according to claim 1.

A moving body comprising the physical quantity sensor according to claim 1.