JP2018130769A - Electronic device and manufacturing method of the same - Google Patents
Electronic device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2018130769A JP2018130769A JP2017023836A JP2017023836A JP2018130769A JP 2018130769 A JP2018130769 A JP 2018130769A JP 2017023836 A JP2017023836 A JP 2017023836A JP 2017023836 A JP2017023836 A JP 2017023836A JP 2018130769 A JP2018130769 A JP 2018130769A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- main surface
- film
- membrane
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000007789 sealing Methods 0.000 claims abstract description 119
- 239000012528 membrane Substances 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000005304 joining Methods 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 25
- 238000005452 bending Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011247 coating layer Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000003014 reinforcing effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000004308 accommodation Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008855 peristalsis Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
Abstract
Description
本発明は、電子デバイスおよび電子デバイスの製造方法に関する。 The present invention relates to an electronic device and a method for manufacturing the electronic device.
近年、MEMS(Micro Electro Mechanical Systems)の微細加工によって小型で集積された電子デバイスが知られている。MEMSによって形成される素子、例えば振動子、センサー、あるいはアクチュエーターなどを正確に動作させるために、素子を所定の環境で維持された空洞内に収容させる、いわゆる気密封止された空間内に収容される(特許文献1)。 2. Description of the Related Art In recent years, electronic devices that are integrated in a small size by micromachining of MEMS (Micro Electro Mechanical Systems) are known. In order to accurately operate an element formed by MEMS, for example, a vibrator, a sensor, or an actuator, the element is accommodated in a so-called hermetically sealed space in which the element is accommodated in a cavity maintained in a predetermined environment. (Patent Document 1).
特許文献1に開示された電子装置では、空洞部を気密封止する手段として、空洞部に臨む貫通孔を備える第1被覆層を備え、減圧状態で第2被覆層を例えばCVD法などで、第1被覆層を覆うように形成することで、空洞部を減圧状態にして機能素子を気密封止している。 In the electronic device disclosed in Patent Document 1, as a means for hermetically sealing the cavity, the electronic apparatus includes a first coating layer having a through hole facing the cavity, and the second coating layer in a reduced pressure state, for example, by a CVD method. By forming so as to cover the first covering layer, the functional element is hermetically sealed with the cavity portion in a reduced pressure state.
しかし、特許文献1に開示された電子装置では、機能素子が形成される基板上に、少なくとも第1被覆層と、第2被覆層と、の複数の被覆層を形成することが必要であり、更に第2被覆層を配線層の一部とする場合には、所定の電気絶縁層などを形成しなければならない。従って、多くの被膜層を形成することで、多くの製造工程を経なければならなかった。 However, in the electronic device disclosed in Patent Document 1, it is necessary to form a plurality of coating layers of at least a first coating layer and a second coating layer on a substrate on which a functional element is formed, Furthermore, when the second coating layer is used as a part of the wiring layer, a predetermined electrical insulating layer or the like must be formed. Therefore, many production steps have to be performed by forming many coating layers.
そこで工程効率化の為に、電子部品のパッケージ(収容容器)の形成で多く用いられているケースに蓋体を接合して電子部品を収容する方法をMEMS素子へも適用しながらも、高い気密を備えることができる気密封止を備える電子デバイスを得ることが求められている。 Therefore, in order to improve the process efficiency, a method of housing an electronic component by bonding a lid to a case often used for forming an electronic component package (accommodating container) is also applied to a MEMS element, while being highly airtight. There is a need to obtain an electronic device with a hermetic seal that can comprise:
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
〔適用例1〕本適用例の電子デバイスは、素子基板の第1の主面と、前記第1の主面に接合される蓋部と、によって構成される収容空間に、素子部が収容されている電子デバイスであって、前記素子基板の前記第1の主面とは反対の第2の主面側に開口を備える凹部と、前記凹部の底部と前記第1の主面とで構成されるメンブレン部と、を有し、前記メンブレン部は、前記第1の主面側に封止孔を備え、前記メンブレン部の前記第1の主面側の第1の面は、第1の金属膜または第1の金属酸化膜を備え、前記第1の金属膜または前記第1の金属酸化膜の一部が、前記第1の面の外側の前記第1の主面まで延在していることを特徴とする。 Application Example 1 In the electronic device of this application example, the element portion is housed in a housing space formed by the first main surface of the element substrate and a lid portion bonded to the first main surface. An electronic device comprising: a concave portion having an opening on a second main surface side opposite to the first main surface of the element substrate; a bottom portion of the concave portion and the first main surface. A membrane portion, wherein the membrane portion includes a sealing hole on the first main surface side, and the first surface on the first main surface side of the membrane portion is a first metal. A film or a first metal oxide film, and a part of the first metal film or the first metal oxide film extends to the first main surface outside the first surface. It is characterized by that.
本適用例の電子デバイスは、素子部が収容される収容空間を気密に封止する封止孔が、素子基板の第1の主面と、第1の主面とは反対の第2の主面から第1の主面に向けて形成された凹部の底部と、によって形成される薄肉部であるメンブレン部に形成されている。 In the electronic device of this application example, the sealing hole for hermetically sealing the accommodation space in which the element portion is accommodated has a first main surface of the element substrate and a second main surface opposite to the first main surface. It is formed in the membrane part which is a thin part formed by the bottom part of the recessed part formed toward the 1st main surface from the surface.
ここでメンブレンとは、一般的に面積に対して厚み相当程度に薄いような物を指すのに用いられる呼称である。 Here, the membrane is a name generally used to indicate an object that is as thin as the thickness corresponding to the area.
素子部が収容されている収容空間は、素子部の駆動、例えば振動、搖動などの動きを阻害する気体分子を除去した状態、すなわち真空状態に維持することが好ましく、封止孔を介して収容空間から気体を抜気した後、封止孔を塞ぐ、いわゆる気密封止が行われる。これにより、メンブレン部には収容空間の真空状態と、電子デバイスの外部環境、例えば大気圧下と、の圧力の差分の力が負荷され、メンブレン部は圧力の小さい収容空間側に撓むように変形が発生する。 The housing space in which the element portion is housed is preferably maintained in a state in which gas molecules that hinder the movement of the element portion, for example, vibration and peristalsis, are removed, that is, in a vacuum state, and is accommodated through a sealing hole. After the gas is extracted from the space, so-called hermetic sealing is performed to close the sealing hole. As a result, the membrane portion is loaded with a differential force between the vacuum state of the housing space and the external environment of the electronic device, for example, under atmospheric pressure, and the membrane portion is deformed to bend toward the housing space where the pressure is low. Occur.
本適用例の電子デバイスによれば、この撓み変形に対して、メンブレン部の第1の主面側に第1の金属膜あるいは第1の金属酸化膜を備えることにより、第1の金属膜あるいは第1の金属酸化膜がメンブレン部の撓み変形に対する補強部となり、収容空間の真空状態と、電子デバイスの外部環境、例えば大気圧下と、の圧力の差分の力によるメンブレン部の撓み変形に起因する破損を防止することができ、長期に安定した性能を備えた電子デバイスを得ることができる。 According to the electronic device of this application example, the first metal film or the first metal oxide film is provided on the first main surface side of the membrane portion against the bending deformation, so that the first metal film or The first metal oxide film serves as a reinforcing part against the bending deformation of the membrane part, and is caused by the bending deformation of the membrane part due to the difference in pressure between the vacuum state of the housing space and the external environment of the electronic device, for example, under atmospheric pressure. Thus, an electronic device having a long-term stable performance can be obtained.
〔適用例2〕上述の適用例において、前記第1の金属膜または前記第1の金属酸化膜が、前記第1の面の外側の前記第1の主面まで延在していることを特徴とする。 Application Example 2 In the application example described above, the first metal film or the first metal oxide film extends to the first main surface outside the first surface. And
収容空間の真空状態と、電子デバイスの外部環境、例えば大気圧下と、の圧力の差分の力によるメンブレン部の撓み変形による最大応力は、メンブレン部の外縁、すなわち第1の面と、第1の主面と、の境界部に発生する。 The maximum stress due to the bending deformation of the membrane portion due to the difference in pressure between the vacuum state of the housing space and the external environment of the electronic device, for example, under atmospheric pressure, is the outer edge of the membrane portion, that is, the first surface and the first surface. Occurs at the boundary between the main surface.
そこで、上述の適用例によれば、第1の金属膜または第1の金属酸化膜が、第1の面の外側の第1の主面まで延在させることで、最大応力発生部、すなわち撓み変形による破損が最も発生しやすい領域を補強することができる。 Therefore, according to the application example described above, the first metal film or the first metal oxide film extends to the first main surface outside the first surface, so that the maximum stress generating portion, that is, the bending is generated. It is possible to reinforce an area where damage due to deformation is most likely to occur.
〔適用例3〕上述の適用例において、前記凹部の前記底部に、前記メンブレン部の前記封止孔を覆う封止部材が配設されていることを特徴とする。 Application Example 3 In the application example described above, a sealing member that covers the sealing hole of the membrane portion is disposed at the bottom of the concave portion.
収容空間の真空状態と、電子デバイスの外部環境、例えば大気圧下と、の圧力の差分の力によるメンブレン部の収容空間側への撓み変形が封止孔を拡げる方向に作用し、封止孔の表面の内部応力による損傷が発生し易い。 The bending deformation of the membrane portion toward the accommodation space due to the difference in pressure between the vacuum state of the accommodation space and the external environment of the electronic device, for example, under atmospheric pressure, acts in the direction of expanding the sealing hole. Damage to the surface due to internal stress is likely to occur.
上述の適用例によれば、封止部材が封止孔の拡がりに対抗するように作用し、封止孔の表面の内部応力による損傷を防止することができ、高い気密性を維持することができる。 According to the application example described above, the sealing member acts to counter the expansion of the sealing hole, can prevent damage due to internal stress on the surface of the sealing hole, and maintain high airtightness. it can.
〔適用例4〕上述の適用例において、前記封止部材が、第2の金属膜または第2の金属酸化膜であることを特徴とする。 Application Example 4 In the application example described above, the sealing member is a second metal film or a second metal oxide film.
上述の適用例によれば、延性に優れる金属あるいは金属酸化膜を封止部材に用いることで、封止部材が封止孔の拡がりに対して金属あるいは金属酸化膜からなる封止部材が破損することなく伸び、高い気密性を維持することができる。 According to the above application example, by using a metal or metal oxide film having excellent ductility for the sealing member, the sealing member made of the metal or the metal oxide film is damaged with respect to the expansion of the sealing hole. It can be stretched and high airtightness can be maintained.
〔適用例5〕上述の適用例において、前記第2の金属膜が導電膜から延設されていることを特徴とする。 Application Example 5 In the application example described above, the second metal film extends from the conductive film.
上述の適用例によれば、第2の主面に形成される導電膜の形成と同時に封止部材を配設することができ、高い生産性を得ることができる。 According to the above application example, the sealing member can be disposed simultaneously with the formation of the conductive film formed on the second main surface, and high productivity can be obtained.
〔適用例6〕本適用例の電子デバイスの製造方法は、素子部が形成されたSOI基板を準備する基板準備工程と、前記SOI基板の前記素子部が形成されている側の第1の主面の少なくとも一部に第1の金属膜または第1の金属酸化膜を形成する第1の膜形成工程と、前記第1の金属膜または前記第1の金属酸化膜の形成領域内に第1の凹部を形成する第1の凹部形成工程と、前記第1の主面に前記素子部の収容空間を構成する蓋部を接合する蓋部接合工程と、前記SOI基板の前記第1の主面と反対の第2の主面側から前記第1の凹部の底部を除去し前記第1の凹部を封止孔とし、前記封止孔を備えるメンブレン部を構成する第2の凹部を形成する第2の凹部形成工程と、前記収容空間を所定の空間環境とし、前記封止孔を気密封止する封止工程と、を含むことを特徴とする。 Application Example 6 An electronic device manufacturing method according to this application example includes a substrate preparation step of preparing an SOI substrate on which an element portion is formed, and a first main side on the side on which the element portion of the SOI substrate is formed. A first film forming step of forming a first metal film or a first metal oxide film on at least a part of the surface, and a first region in the region where the first metal film or the first metal oxide film is formed. A first concave portion forming step for forming a concave portion, a lid portion joining step for joining a lid portion constituting an accommodation space for the element portion to the first main surface, and the first main surface of the SOI substrate. The second concave portion forming the membrane portion provided with the sealing hole is formed by removing the bottom of the first concave portion from the second main surface side opposite to the first main surface and using the first concave portion as a sealing hole. 2 in which the recess is formed and the housing space is a predetermined space environment, and the sealing hole is hermetically sealed. Characterized in that it comprises a step.
本適用例の電子デバイスは、素子部が収容される収容空間を気密に封止する封止孔が、素子基板の第1の主面と、第1の主面とは反対の第2の主面から第1の主面に向けて形成された凹部の底部と、によって形成される薄肉部であるメンブレン部に形成する方法である。 In the electronic device of this application example, the sealing hole for hermetically sealing the accommodation space in which the element portion is accommodated has a first main surface of the element substrate and a second main surface opposite to the first main surface. This is a method of forming a membrane portion which is a thin portion formed by a bottom portion of a concave portion formed from the surface toward the first main surface.
素子部が収容されている収容空間は、素子部の駆動、例えば振動、搖動などの動きを阻害する気体分子を除去した状態、すなわち真空状態に維持することが好ましく、封止孔を介して収容空間から気体を抜気した後、封止孔を塞ぐ、いわゆる気密封止が行われる。従って、メンブレン部には収容空間の真空状態と、電子デバイスの外部環境、例えば大気圧下と、の圧力の差分の力が負荷される。これによりメンブレン部は圧力の小さい収容空間側に押されるように撓み変形が発生する。 The housing space in which the element portion is housed is preferably maintained in a state in which gas molecules that obstruct the movement of the element portion, for example, vibration and peristalsis, are removed, that is, in a vacuum state. After the gas is extracted from the space, so-called hermetic sealing is performed to close the sealing hole. Therefore, the membrane portion is loaded with a differential force between the vacuum state of the housing space and the external environment of the electronic device, for example, under atmospheric pressure. As a result, the membrane portion is bent and deformed so as to be pushed toward the accommodating space where the pressure is small.
本適用例の電子デバイスの製造方法によれば、この撓み変形に対して、メンブレン部の第1の主面側に第1の金属膜あるいは第1の金属酸化膜を備えることにより、第1の金属膜あるいは第1の金属酸化膜がメンブレン部の撓み変形に対する補強部となり、収容空間の真空状態と、電子デバイスの外部環境、例えば大気圧下と、の圧力の差分の力によるメンブレン部の破損を防止することができ、長期に安定した性能を備えた電子デバイスを得ることができる。 According to the manufacturing method of the electronic device of this application example, the first metal film or the first metal oxide film is provided on the first main surface side of the membrane portion with respect to the bending deformation. The metal film or the first metal oxide film serves as a reinforcing part against the bending deformation of the membrane part, and the membrane part is damaged due to the difference in pressure between the vacuum state of the housing space and the external environment of the electronic device, for example, under atmospheric pressure. Thus, an electronic device having stable performance over a long period of time can be obtained.
〔適用例7〕上述の適用例において、前記封止工程は、前記第2の主面側に導電膜を形成する導電膜形成工程を含むことを特徴とする。 Application Example 7 In the application example described above, the sealing step includes a conductive film forming step of forming a conductive film on the second main surface side.
上述の適用例によれば、第2の主面に形成される導電膜の形成と同時に封止部材を配設することができ、高い生産性を得ることができる。 According to the above application example, the sealing member can be disposed simultaneously with the formation of the conductive film formed on the second main surface, and high productivity can be obtained.
以下、図面を参照して、本発明に係る実施形態を説明する。 Embodiments according to the present invention will be described below with reference to the drawings.
(第1実施形態)
第1実施形態に係る電子デバイスを図1および図2に示す。図1は、本実施形態に係る電子デバイス100の蓋部20を省略した平面外観図、図2は、図1に示すA−A´部断面の断面図である。
(First embodiment)
An electronic device according to the first embodiment is shown in FIGS. FIG. 1 is a plan external view of the
図2に示すように第1実施形態に係る電子デバイス100は、単結晶シリコンのシリコン基板層とシリコン層との間に、酸化シリコン層が挿入された、いわゆるSOI(Silicon on Insulator)基板、あるいは単結晶シリコンを主材料とするシリコン基板などの半導体基板を基板材料M(図示しない)として形成される素子基板10と、素子基板10の第1の主面10aに接合される蓋部20と、を備えている。
As shown in FIG. 2, the
蓋部20は、素子基板10の第1の主面10aに対向する側に蓋部キャビティー20aを有し、素子基板10に接合されることにより内部空間S(以下、キャビティーS)の一部を構成する。蓋部20の材料は特に限定は無いが、ガラスが好適に用いられる。
The
素子基板10は、SOI基板の酸化シリコン(SiO2)層と、シリコン(Si)層と、が積層された素子形成層11と、シリコン(Si)層の基部12と、により構成される。素子基板10は、いわゆるMEMS(Micro Electro Mechanical System)によって形成される素子部11aが形成され、素子部11aの形成領域の基部12には基部キャビティー12aが形成され、基部キャビティー12aと、蓋部20の蓋部キャビティー20aと、によって素子部11aの収容空間としてのキャビティーSが構成される。
The
素子形成層11の外郭部11bには、少なくとも1か所、キャビティーSに向けた開口を有する貫通孔11cが形成されている。貫通孔11cは、図1に示すように、本例では矩形の平面形状を有する貫通孔で、1か所形成されている。貫通孔11cは、後述するキャビティーSを気密に封止する抜気孔、いわゆる封止孔として備えられるものである。従って、以下では貫通孔11cを封止孔11cという。なお、本実施形態に係る電子デバイス100では、封止孔11cは1か所、形成されている形態を例示するが、これに限定されず、複数形成されていてもよい。
A through
封止孔11cが形成されている位置の基部12には、素子基板10の第1の主面10aの反対の面の第2の主面10bから素子形成層11の第1の主面10a側とは反対の第2の面11dに至る第2の主面10b側に開口を有する凹部12bが形成されている。すなわち第2の面11dは、凹部12bの底部となる。
The base 12 at the position where the sealing
第1の主面10aにおいて、図2に示す封止孔11c部の部分斜視図Bで示すように、凹部12bの平面視(Z軸方向からの矢視)における凹部平面形状Pと重なる領域の面、言い換えると素子形成層11の第2の面11dの反対の面の第1の面11eが構成される。基部12に形成された凹部12bの配置領域における、第1の面11eと、第2の面11dと、により構成される素子形成層11の一部が薄肉部11fとして形成される。薄肉部11fは、素子形成層11の厚みが、薄肉部11fの外縁部となる凹部平面形状Pの大きさ、すなわち第1の面11eおよび第2の面11dの面積に対してきわめて小さい、いわゆるメンブレン部となっている。以下の説明では、薄肉部11fを、メンブレン部11fという。
In the first
メンブレン部11fの第1の面11eには、少なくとも封止孔11cの形成部を除いて第1の金属膜あるいは第1の金属酸化膜としての金属膜30が形成されている。金属膜30の材料には特に限定は無いが、延性に優れる、例えば銅(Cu)、金(Au)、アルミニウム(Al)などが好適に用いられる。また、金属酸化膜であってもよい。あるいは、金属膜と金属酸化膜とを積層したものであってもよい。
On the
図1に示すC部の部分拡大図である図3から図5に、金属膜30の成膜形態の例を示す。図3に示す金属膜30は、図1に示す本実施形態に係る電子デバイス100に例示した形態であり、封止孔11cの外側のメンブレン部11fの第1の面11e内に内周部30aを配置し、メンブレン部11fの外縁、すなわち凹部12bの凹部平面形状Pを越えて第1の主面10aまで至るように延在し、外周部30bが配置されている。
FIG. 3 to FIG. 5 which are partial enlarged views of the part C shown in FIG. The
図4に示す金属膜30Aの形態は、封止孔11cの外側のメンブレン部11fの第1の面11e内に内周部30Aaを配置し、外周部30Abの一部がメンブレン部11fの外縁、すなわち凹部12bの凹部平面形状Pを越えて延在されている。また、図5に示す金属膜30Bは、図4に示す金属膜30Aが矩形の枠状の形態を例示していることに対して、円形のドーナツ状の形態を例示している。金属膜30Bの形態は、封止孔11cの外側のメンブレン部11fの第1の面11e内に内周部30Baを配置し、外周部30Bbの一部がメンブレン部11fの外縁、すなわち凹部12bの凹部平面形状Pを越えて延在されている。
In the form of the
上述した図3から図5に示す金属膜30,30A,30Bで例示したように、金属膜30は、第1の面11eと、第1の面11eに連なる第1の主面10aと、を少なくとも一部が跨いで形成されていることが好ましい。中でも、図3に示すように、凹部平面形状Pの全ての領域を超えて、第1の面11eと、第1の面11eに連なる第1の主面10aと、に形成されていることがより好ましい。
As illustrated in the
メンブレン部11fに備える封止孔11cは、図2に示すようにメンブレン部11fの第2の面11d上に封止孔11cを覆うように第2の金属膜または第2の金属酸化膜としての封止部材40が形成されている。金属、あるいは金属酸化物をスパッタリング法、あるいはCVD法などにより成膜することで封止部材40が形成される。CVD法によって第2の金属膜または第2の金属酸化膜としての封止部材40を形成することにより、キャビティーSの仕様環境下、例えば10Pa以下の真空環境下において封止部材40が形成され、封止孔11cが第2の面11d側で塞がれる。これにより気密封止されたキャビティーS内に素子部11aが収容された電子デバイス100が得られる。なお、封止部材40は金属膜または金属酸化膜に限定されない。例えば、合成樹脂、ガラスなどの無機材などであってもよいが、延性に優れた材料を適用することが好ましい。
As shown in FIG. 2, the sealing
図6および図7は、上述した金属膜30の作用を説明する図1に示すA−A´部のメンブレン部11fを拡大した概略断面図である。図6は、メンブレン部11fに負荷される圧力状態を示している。図6に示すように、メンブレン部11fの第1の面11eには、キャビティーSの内圧ρsが負荷され、第2の面11dには、電子デバイス100が配置されている環境での圧力、例えば室内設置機器であれば大気圧相当の外圧ρrが負荷されている。
6 and 7 are enlarged schematic cross-sectional views of the
上述したように、キャビティーS内は真空状態に維持されていることから、
ρr>ρs
の関係が常態としてメンブレン部11fに負荷されている。言い換えると、図7に示すようにメンブレン部11fには、差圧(ρr−ρs)が外圧として負荷されている状態となっている。
As described above, since the inside of the cavity S is maintained in a vacuum state,
ρr> ρs
This relationship is normally applied to the
そして、図7に示す差圧(ρr−ρs)によってメンブレン部11fは、図示するようにキャビティーS側に向けて撓まされ、撓み変形後のメンブレン部11f´の状態となる。撓み変形後のメンブレン部11f´には、封止孔11cから、外縁部である凹部平面形状Pに対応する図示矢印部Dに近づくにつれて徐々に大きくなる内部応力が発生する。
Then, the
メンブレン部11fは、上述したようにSOI基板の酸化シリコン層を含む素子形成層であり、酸化シリコン層は延性に乏しい層である。従って、撓み変形後のメンブレン部11f´に生じる内部応力によって、メンブレン部11fの破損、特に最も内部応力が大きくなるメンブレン部11fの外縁部である凹部平面形状Pに対応する図示矢印部Dでの破損の虞があった。
The
そこで、図3〜図5に示すように、少なくとも一部がメンブレン部11fの外縁部である凹部平面形状Pを跨ぐように金属膜30をメンブレン部11fの第1の面11eに形成することで、金属膜30がメンブレン部11fの撓み変形に対する補強部となり、メンブレン部11fの破損を防止することができる。
Therefore, as shown in FIGS. 3 to 5, by forming the
また、図7に示すようにメンブレン部11fの撓み変形によって封止孔11cが拡がる方向に変形し、内部応力が発生する。これにより、封止孔11cの内周表面から破損が生じる虞がある。封止部材40が第2の面11dに封止孔11cを塞ぐように形成されていることにより、封止部材40が封止孔11cの拡がりを抑制するように作用する、封止孔11cの補強部材として作用する部材となる。従って、封止部材40が延性に優れる金属膜あるいは金属酸化膜により形成されることが好ましい。
Further, as shown in FIG. 7, the
以上、述べたように、メンブレン部11fに差圧(ρr−ρs)が外圧として負荷されることにより生じるメンブレン部11fの撓み変形に対して、金属膜30と、封止部材40と、がメンブレン部11fを補強し、メンブレン部11fの損傷を防止することができる。
As described above, the
更に、図3に示す金属膜30の形態では、メンブレン部11fの外縁部である凹部平面形状Pの全域を覆うように金属膜30が形成されることで、図7に示すD部領域のメンブレン部11fの破損の虞が高い部分において破損が生じても、金属膜30の優れた延性によって、キャビティーS内部において破損部の気密封止が維持される。
Further, in the form of the
以上、説明したように第1実施形態に係る電子デバイス100では、キャビティーSを気密封止する封止孔11cが形成されるメンブレン部11fが、キャビティーSの内圧ρsと、電子デバイス100外部の外圧ρrと、の差圧によって生じる撓み変形に対して、メンブレン部11fのキャビティーS側の第1の面11eから、少なくとも一部がメンブレン部11fの外縁部である凹部平面形状Pを跨いで第1の主面10aまで形成される金属膜30がメンブレン部11fの補強部として作用する。これにより、メンブレン部11fの破損を防止し、キャビティーSの気密環境を安定して維持することができる。
As described above, in the
(第2実施形態)
図8に第2実施形態に係る電子デバイス200の部分断面図を示す。第2実施形態に係る電子デバイス200は、第1実施形態に係る電子デバイス100に備える封止部材40の形態が異なり、その他の構成要素は同じである。従って、第2実施形態に係る電子デバイス200の説明には、第1実施形態に係る電子デバイス100と同じ構成要素には同じ符号を付し、説明は省略する。
(Second Embodiment)
FIG. 8 shows a partial cross-sectional view of an
図8に示す第2実施形態に係る電子デバイス200は、メンブレン部11fに備える封止孔11cを気密に封止する第2の金属膜または第2の金属酸化膜としての封止部材50aが形成される。封止部材50aは、素子基板10の第2の主面10b側に形成された配線膜50が、基部12の凹部12bまで延設されて形成される。
The
配線膜50は、第2の主面10bから、基部12との電気的な絶縁性を備える絶縁膜51と、金属などを用いた電気導電性を備える導電膜52と、が積層されて形成される。絶縁膜51は、好適にはCVD法によって酸化シリコン(SiO2)が成膜される。導電膜52は、例えば金(Au)、銅(Cu)、アルミニウム(Al)などが好適にはスパッタリング法によって成膜される。
The
絶縁膜51が成膜される際、真空環境下において実施されるCVD法によって、封止孔11cを介してキャビティーS内部の気体(例えば空気)が抜気される。そして、凹部12b内にも絶縁膜51が成膜されることでメンブレン部11fの第2の面11dへも成膜されて第1封止部材51aが形成され、同時に封止孔11cの第2の面11dの開口が塞がれてキャビティーSは気密封止される。
When the insulating
更に、絶縁膜51に積層させて導電膜52が形成されることで、メンブレン部11fの第2の面11dには、絶縁膜51から延在する第1封止部材51aに、導電膜52から延在する第2封止部材52aが積層された第2の金属膜または第2の金属酸化膜としての封止部材50aが形成される。
Further, the
第2実施形態に係る電子デバイス200は、メンブレン部11fには、キャビティーS側の第1の面11eには金属膜30が形成されるとともに、第2の面11dには封止孔11cの第2の面11d側の開口を含む第2の面11d全面に封止部材50aを備える。従って、メンブレン部11fが、図7に示すようなキャビティーSの内圧ρsと、電子デバイス100外部の外圧ρrと、の差圧によって生じる撓み変形に対して、金属膜30に加えて封止部材50aが補強部として作用し、よりメンブレン部11fの撓み変形を抑制することができる。
In the
(変形例)
図9は図2に示す第1実施形態に係る電子デバイス100のメンブレン部11fの変形例を示す断面図である。なお、変形例に係る電子デバイス300は、第1実施形態に係る電子デバイス100のメンブレン部11fの形態が異なり、その他の構成は同じであるので、電子デバイス100と同じ構成要件には感じ符号を付し、説明は省略する。
(Modification)
FIG. 9 is a sectional view showing a modification of the
図9に示す電子デバイス300は、素子基板310の第2の主面310a側に開口を有する凹部312aが形成されている。そして、本例の凹部312aは、基部312内に底部312bを有している。底部312bの領域に対応する素子形成層311と接合している第1の基部面312cと、底部312bと、により薄肉部312dが構成される。以下、薄肉部312dを第2のメンブレン部312dという。
In the
素子形成層311の内、第2のメンブレン部312dに接合されている領域が第1のメンブレン部311aとして構成され、第1のメンブレン部311aと、第2のメンブレン部312dと、によって素子基板310にメンブレン部310bが形成される。メンブレン部310bの素子基板310の第1の主面310c側の面の第1の面311bから、メンブレン部310bの第2の面としての凹部312aの底部312bに至る第1のメンブレン部311aと、第2のメンブレン部312dを貫通する貫通孔の封止孔310dが形成されている。封止孔310dは、封止部材40によって封止され、キャビティーSが気密封止される。
A region of the
メンブレン部310bの第1の面311bには、少なくとも封止孔310dの形成部を除いて第1の金属膜あるいは第1の金属酸化膜としての金属膜30が形成されている。そして、金属膜30の外側は、少なくとも一部が第1の主面310cまで延在している。
On the first surface 311b of the membrane portion 310b, a
電子デバイス300に備えるメンブレン部310bは、素子形成層311の一部からなる第1のメンブレン部311aと、基部312の一部からなる第2のメンブレン部312dと、により構成され、より高い強度のメンブレンを得ることができる。従って、メンブレン部310bに差圧(ρr−ρs)が外圧として負荷されることにより生じるメンブレン部310bの撓み変形を小さくすることができる。更に、金属膜30と、封止部材40と、がメンブレン部310bを補強し、メンブレン部310bの撓み変形に起因する損傷を防止することができる。
The membrane part 310b included in the
(第3実施形態)
図10は、第3実施形態としての電子デバイスの製造方法を示すフローチャートである。図10に示すフローチャートは、上述の第1実施形態に係る電子デバイス100を製造する工程を示す。また、図11〜図16は第3実施形態に係る電子デバイスの製造工程を示す断面図である。
(Third embodiment)
FIG. 10 is a flowchart showing a method for manufacturing an electronic device according to the third embodiment. The flowchart shown in FIG. 10 shows a process for manufacturing the
(基板準備工程)
まず、基板準備工程(S1)として、SOI基板を基板材料M(図示しない)として、図11に示すように素子部11aが形成された素子基板10を準備する。素子基板10には、素子形成層11に素子部11aが形成され、素子部11aの形成領域の基部12には基部キャビティー12aが形成されている。
(Board preparation process)
First, as a substrate preparation step (S1), an
(第1の膜形成工程)
基板準備工程(S1)によって準備された素子基板10に対して第1の膜形成工程(S2)が実行される。第1の膜形成工程(S2)は、図12に示すように、後述する第1の凹部形成工程において形成される第1の凹部の形成部を囲うように枠状の平面形状を有する第1の金属膜あるいは第1の金属酸化膜としての金属膜30が形成される。金属膜30は、延性に優れる金属、例えば銅(Cu)、金(Au)、アルミニウム(Al)などが好適に用いられる。金属膜30は金属をスパッタリング法により、フォトリソグラフィ法などによって第1の主面10aにパターニング形成されたレジストマスクを用いて所定の形状に成膜形成される。
(First film forming step)
A first film formation step (S2) is performed on the
(第1の凹部形成工程)
第1の膜形成工程(S2)によって金属膜30が形成され、第1の凹部形成工程(S3)に移行される。第1の凹部形成工程(S3)では、図13に示すように、素子基板10の第1の主面10a側から、金属膜30の形成領域内に第1の凹部10cを形成する。なお、本実施形態に係る電子デバイス100の製造方法では第1の凹部10cは1か所形成される。
(First recess forming step)
The
第1の凹部10cは、例えばフォトリソグラフィ法などによって第1の主面10aにパターニング形成されたレジストマスクの開口からエッチングを行い、形成することができる。第1の凹部10cは、後述する第2の凹部形成工程によって、素子形成層11を貫通した孔とするため、少なくとも第1の凹部10cの領域の素子形成層11は除去されるようにエッチングされる。なお、図示するように第1の凹部10cが基部12まで形成されていてもよい。
The first
(蓋部接合工程)
蓋部接合工程(S4)では、素子基板10の第1の主面10aに、蓋部20を接合する。蓋部20は、本例ではガラス製の蓋部を用いる場合を例示するが、これに限定されず、例えばセラミックス、金属などであってもよい。
(Lid joining process)
In the lid bonding step (S4), the
図14に示すように、蓋部20は一方の側に蓋部キャビティー20aを有し、蓋部キャビティー20aを素子基板10に対向させるように蓋部20を配置させて素子基板10に接合させることにより、蓋部キャビティー20aと、基部12の基部キャビティー12aと、によって素子部11aを収容するキャビティーSが構成される。
As shown in FIG. 14, the
蓋部20と、素子基板10と、の接合は、蓋部20の素子基板10との接合面20bと、素子基板10の第1の主面10aと、を例えば蓋部20にホウ珪酸ガラスを用い、シリコンを主成分とする素子基板10と接合面20bで陽極接合する方法、あるいは、接合面20bと、素子基板10の第1の主面10aと、の間に低融点ガラス紛体を介して、融着接合させる方法、などが好適に用いられる。図14に示すように蓋部20が素子基板10に接合される蓋部接合工程(S4)が行われ、第2の凹部形成工程に移行される。
The
(第2の凹部形成工程)
第2の凹部形成工程(S5)は、図15に示すように、平面視(Z軸方向矢視)において第1の凹部10cの領域を含む平面形状を有する基部12の除去領域E(図15に示すドットハッチング部)の基部12を形成するシリコンを素子形成層11に至るまでエッチングによって除去し、第2の凹部としての凹部12bを形成する。
(Second recess forming step)
In the second recess forming step (S5), as shown in FIG. 15, the removal region E of the base 12 having a planar shape including the region of the
凹部12bが形成されることにより、第1の凹部10cは素子形成層11を貫通する封止孔11cに形成される。また、凹部12bを形成することによって、素子形成層11で形成されるメンブレン部11fが形成される。本実施形態に係る電子デバイスの製造方法では、図3に示すような金属膜30に対して凹部12bを形成することを例示する。すなわち、凹部12bの平面視における平面形状は金属膜30の外形平面形状の内側に形成される。言い換えると、第1の膜形成工程(S2)では、設計された凹部12bの平面視における形成領域を越えるように金属膜30が成膜されている。
By forming the
(封止工程)
次に、キャビティーSの空間環境を所定の環境に維持する封止工程(S6)が実行される。封止工程(S6)では、上述の第2の凹部形成工程(S4)によって形成された、キャビティーSと、外部と、を連通させる封止孔11cを介して、キャビティーSの内部空間の気体、例えば空気、を抜気し、封止孔11cを密封する。
(Sealing process)
Next, a sealing step (S6) for maintaining the space environment of the cavity S in a predetermined environment is performed. In the sealing step (S6), the internal space of the cavity S is formed through the sealing
図16に示すように、封止工程(S6)は、キャビティーSの所望の空間環境の真空状態にし、封止孔11cを覆うように凹部12b側から封止部材40を形成し、キャビティーSが気密封止され、第1実施形態に係る電子デバイス100が得られる。具体的には、封止部材40を金属膜として、真空室内で行うスパッタリング法により、キャビティーS内を真空状態として、フォトリソグラフィ法などによってメンブレン部11fの凹部12b側の第2の面11dにパターニング形成されたレジストマスクを用いて所定の形状に成膜形成することで、キャビティーSが気密封止される。
As shown in FIG. 16, in the sealing step (S6), a desired space environment of the cavity S is brought into a vacuum state, the sealing
封止工程(S6)において、封止孔11cが封止部材40によって気密封止され、真空室内から電子デバイス100が取り出される際、真空室は真空状態(例えば10pa)から、一気に大気圧(101325pa)状態となるため、図7で説明したメンブレン部11fには衝撃的に差圧(ρr−ρs)が負荷されることとなる。
In the sealing step (S6), when the sealing
このメンブレン部11fに衝撃的に負荷される差圧(ρr−ρs)に対して、メンブレン部11fの第1の面11eから第1の主面10aに亘って形成される金属膜30が、メンブレン部11fの撓み変形に対する補強部材となり、メンブレン部11fの破損を防止することができる。
The
(第4実施形態)
図17は、第4実施形態としての電子デバイスの製造方法を示すフローチャートである。図17に示すフローチャートは、上述の第2実施形態に係る電子デバイス200を製造する工程を示す。なお、第4実施形態に係る電子デバイスの製造方法は、第3実施形態に係る電子デバイスの製造方法における封止工程(S6)が異なる。従って、第3実施形態と同じ製造方法である基板準備工程(S1)〜第2の凹部形成工程(S5)の説明は省略し、更に同じ構成要素には同じ符号を付し説明は省略する。
(Fourth embodiment)
FIG. 17 is a flowchart showing a method for manufacturing an electronic device as the fourth embodiment. The flowchart shown in FIG. 17 shows a process for manufacturing the
(封止工程)
第4実施形態としての電子デバイス200の製造方法における封止工程(S60)は、図18および図19に示す導電膜形成工程(S61)を含んでいる。
(Sealing process)
The sealing step (S60) in the method for manufacturing the
(導電膜形成工程)
導電膜形成工程(S61)は、まず図18に示すように第2の凹部形成工程(S5)によってメンブレン部11fが形成された素子基板10(図15参照)の第2の主面10bに、CVD法により絶縁膜51が形成される。CVD法とは、真空室内に載置された被処理物表面に科学反応によって生成される被覆物を形成する方法である。本実施形態に係る導電膜形成工程(S61)において、絶縁膜51として、例えば酸化シリコン(SiO2)を生成して、第2の主面10bの表面に成膜する。この時、基部12の凹部12bと、メンブレン部11fの第2の面11dと、を覆うように絶縁膜51を成膜する。
(Conductive film formation process)
In the conductive film forming step (S61), first, as shown in FIG. 18, the second
上述したように絶縁膜51がCVD法により成膜されることから、キャビティーSは真空状態に維持されて絶縁膜51が形成される。そして、メンブレン部11fの第2の面11d表面に形成される絶縁膜51の一部が封止孔11cを覆うように形成され、封止部材としての第1封止部材51aが形成される。
Since the insulating
次に、図19に示すように絶縁膜51の表面に導電性材料、例えば金(Au)、銅(Cu)、アルミニウム(Al)などの金属をスパッタリングによって導電膜52を図示しない所望のパターンを形成して積層される。この時、導電膜52の一部が少なくとも第1封止部材51aを覆うように積層され、2層目の積層部材としての第2封止部材52aが形成される。先に形成された絶縁層の第1封止部材51aと、第1封止部材51aに積層される導電層の第2封止部材52aと、によって封止部材50aが構成され、電子デバイス200が得られる。
Next, as shown in FIG. 19, a desired pattern (not shown) of the
上述したように、封止工程(S60)の製造方法として絶縁膜51と、絶縁膜51に積層させる導電膜52と、を形成する導電膜形成工程(S61)によって、絶縁層の第1封止部材51aと、第1封止部材51aに積層される導電層の第2封止部材52aと、によって封止部材50aを形成することができる。
As described above, the first sealing of the insulating layer is performed by the conductive film forming step (S61) of forming the insulating
上述した電子デバイス200の製造方法によれば、メンブレン部11fには、キャビティーS側の第1の面11eには金属膜30が形成されるとともに、第2の面11dには封止孔11cの第2の面11d側の開口を含む第2の面11d全面に封止部材50aを備える。従って、メンブレン部11fが、図7に示すようなキャビティーSの内圧ρsと、電子デバイス100外部の外圧ρrと、の差圧によって生じる撓み変形に対して、金属膜30に加えて封止部材50aが補強部として作用し、よりメンブレン部11fの撓み変形を抑制することができる。
According to the method for manufacturing the
10…素子基板、11…素子形成層、12…基部、20…蓋部、30…金属膜、40…封止部材、100…電子デバイス。
DESCRIPTION OF
Claims (7)
前記素子基板の前記第1の主面とは反対の第2の主面側に開口を備える凹部と、前記凹部の底部と前記第1の主面とで構成されるメンブレン部と、を有し、
前記メンブレン部は、前記第1の主面側に封止孔を備え、
前記メンブレン部の前記第1の主面側の第1の面は、第1の金属膜または第1の金属酸化膜を備え、
前記第1の金属膜または前記第1の金属酸化膜の一部が、前記第1の面の外側の前記第1の主面まで延在している、
ことを特徴とする電子デバイス。 An electronic device in which an element portion is housed in a housing space constituted by a first main surface of an element substrate and a lid portion joined to the first main surface,
A concave portion having an opening on the second main surface side opposite to the first main surface of the element substrate; and a membrane portion constituted by a bottom portion of the concave portion and the first main surface. ,
The membrane portion includes a sealing hole on the first main surface side,
The first surface on the first main surface side of the membrane portion includes a first metal film or a first metal oxide film,
A part of the first metal film or the first metal oxide film extends to the first main surface outside the first surface;
An electronic device characterized by that.
ことを特徴とする請求項1に記載の電子デバイス。 The first metal film or the first metal oxide film extends to the first main surface outside the first surface;
The electronic device according to claim 1.
ことを特徴とする請求項1または2に記載の電子デバイス。 A sealing member that covers the sealing hole of the membrane portion is disposed at the bottom of the recess.
The electronic device according to claim 1, wherein the electronic device is an electronic device.
前記SOI基板の前記素子部が形成されている側の第1の主面の少なくとも一部に第1の金属膜または第1の金属酸化膜を形成する第1の膜形成工程と、
前記第1の金属膜または前記第1の金属酸化膜の形成領域内に第1の凹部を形成する第1の凹部形成工程と、
前記第1の主面に前記素子部の収容空間を構成する蓋部を接合する蓋部接合工程と、
前記SOI基板の前記第1の主面と反対の第2の主面側から前記第1の凹部の底部を除去し前記第1の凹部を封止孔とし、前記封止孔を備えるメンブレン部を構成する第2の凹部を形成する第2の凹部形成工程と、
前記収容空間を所定の空間環境とし、前記封止孔を気密封止する封止工程と、を含む、
ことを特徴とする電子デバイスの製造方法。 A substrate preparation step of preparing an SOI substrate on which an element portion is formed;
A first film forming step of forming a first metal film or a first metal oxide film on at least a part of a first main surface of the SOI substrate on which the element portion is formed;
A first recess forming step of forming a first recess in a formation region of the first metal film or the first metal oxide film;
A lid joining step for joining a lid constituting a housing space for the element part to the first main surface;
A membrane portion provided with the sealing hole, wherein the bottom of the first recess is removed from the second main surface opposite to the first main surface of the SOI substrate, and the first recess is used as a sealing hole; A second recess forming step for forming a second recess to be configured;
A sealing step in which the housing space is a predetermined space environment, and the sealing hole is hermetically sealed.
The manufacturing method of the electronic device characterized by the above-mentioned.
ことを特徴とする請求項6に記載の電子デバイスの製造方法。 The sealing step includes a conductive film forming step of forming a conductive film on the second main surface side.
The method of manufacturing an electronic device according to claim 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023836A JP6862885B2 (en) | 2017-02-13 | 2017-02-13 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023836A JP6862885B2 (en) | 2017-02-13 | 2017-02-13 | Electronic device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018130769A true JP2018130769A (en) | 2018-08-23 |
JP2018130769A5 JP2018130769A5 (en) | 2020-01-09 |
JP6862885B2 JP6862885B2 (en) | 2021-04-21 |
Family
ID=63247836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017023836A Active JP6862885B2 (en) | 2017-02-13 | 2017-02-13 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6862885B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710253A (en) * | 1980-06-23 | 1982-01-19 | Nec Corp | Semiconductor device |
JPH08233672A (en) * | 1994-11-24 | 1996-09-13 | Siemens Ag | Pressure sensor and preparation thereof |
US6528875B1 (en) * | 2001-04-20 | 2003-03-04 | Amkor Technology, Inc. | Vacuum sealed package for semiconductor chip |
JP2006116694A (en) * | 2004-09-23 | 2006-05-11 | Motorola Inc | Hermetically sealed microdevice with getter shield |
JP2007013608A (en) * | 2005-06-30 | 2007-01-18 | Kyocera Kinseki Corp | Manufacturing method of piezoelectric vibrator and piezoelectric vibrator |
JP2011191273A (en) * | 2010-03-16 | 2011-09-29 | Denso Corp | Wafer level package structure, sensor element, sensor device, and method of manufacturing them |
JP2015125045A (en) * | 2013-12-26 | 2015-07-06 | セイコーエプソン株式会社 | Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and movable body |
CN108557754A (en) * | 2018-04-13 | 2018-09-21 | 杭州电子科技大学 | A kind of preparation method of self-supporting metal nano-void film |
-
2017
- 2017-02-13 JP JP2017023836A patent/JP6862885B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710253A (en) * | 1980-06-23 | 1982-01-19 | Nec Corp | Semiconductor device |
JPH08233672A (en) * | 1994-11-24 | 1996-09-13 | Siemens Ag | Pressure sensor and preparation thereof |
US6528875B1 (en) * | 2001-04-20 | 2003-03-04 | Amkor Technology, Inc. | Vacuum sealed package for semiconductor chip |
JP2006116694A (en) * | 2004-09-23 | 2006-05-11 | Motorola Inc | Hermetically sealed microdevice with getter shield |
JP2007013608A (en) * | 2005-06-30 | 2007-01-18 | Kyocera Kinseki Corp | Manufacturing method of piezoelectric vibrator and piezoelectric vibrator |
JP2011191273A (en) * | 2010-03-16 | 2011-09-29 | Denso Corp | Wafer level package structure, sensor element, sensor device, and method of manufacturing them |
JP2015125045A (en) * | 2013-12-26 | 2015-07-06 | セイコーエプソン株式会社 | Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and movable body |
CN108557754A (en) * | 2018-04-13 | 2018-09-21 | 杭州电子科技大学 | A kind of preparation method of self-supporting metal nano-void film |
Also Published As
Publication number | Publication date |
---|---|
JP6862885B2 (en) | 2021-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5329914B2 (en) | Micromachine device and method of manufacturing micromachine device | |
JP5323905B2 (en) | Manufacturing method of micro machine parts | |
KR100907514B1 (en) | Sensor device, sensor system and method of manufacturing the same | |
JP2005517546A (en) | Thin film encapsulation of MEMS devices | |
JP2006116694A (en) | Hermetically sealed microdevice with getter shield | |
US8247253B2 (en) | MEMS package structure and method for fabricating the same | |
TW200532746A (en) | Electronic component, electronic component module and method of manufacturing the electronic component | |
CN101925530B (en) | Package method for manufacturing semiconductor device | |
CN105307974A (en) | MEMS device with getter layer | |
JP2008534306A5 (en) | ||
WO2006080388A1 (en) | Electronic element package manufacturing method and electronic element package | |
JP2011036994A (en) | Microcavity structure and encapsulation structure for microelectronic device | |
JP4539155B2 (en) | Manufacturing method of sensor system | |
US20120142136A1 (en) | Wafer level packaging process for mems devices | |
KR20160053935A (en) | Method of wafer-level hermetic packaging with vertical feedthroughs | |
TWI724558B (en) | Microphone and method of manufacturing the same | |
US20200391999A1 (en) | Mems device and method for manufacturing mems device | |
KR102641161B1 (en) | Package structure and methods of manufacturing sound producing chip, forming package structure and forming sound producing apparatus | |
JP6862885B2 (en) | Electronic device | |
Sharma et al. | A robust bilayer cap in thin film encapsulation for MEMS device application | |
JP5980463B1 (en) | Ceramic substrate, joined body, module, and method for manufacturing ceramic substrate | |
JP2006186357A (en) | Sensor device and its manufacturing method | |
JP2006201158A (en) | Sensor | |
JP6897455B2 (en) | Electronic devices and manufacturing methods for electronic devices | |
WO2020194810A1 (en) | Resonance device and resonance device production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6862885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |