JP2015178999A - Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body - Google Patents

Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body Download PDF

Info

Publication number
JP2015178999A
JP2015178999A JP2014056096A JP2014056096A JP2015178999A JP 2015178999 A JP2015178999 A JP 2015178999A JP 2014056096 A JP2014056096 A JP 2014056096A JP 2014056096 A JP2014056096 A JP 2014056096A JP 2015178999 A JP2015178999 A JP 2015178999A
Authority
JP
Japan
Prior art keywords
physical quantity
quantity sensor
substrate
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014056096A
Other languages
Japanese (ja)
Inventor
勇介 松澤
Yusuke Matsuzawa
勇介 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014056096A priority Critical patent/JP2015178999A/en
Publication of JP2015178999A publication Critical patent/JP2015178999A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a physical quantity sensor having excellent detection accuracy, and further to provide a pressure sensor, an altimeter, an electronic apparatus and a movable body provided with the physical quantity sensors.SOLUTION: A physical quantity sensor comprises: a wall portion having a substrate 2 and a ceiling portion 311 facing each other and being composed of single crystal silicon and constituting a cavity S; and a diaphragm portion 35 being constituted so as to include the ceiling portion 311 and being deflected and deformed by receiving a pressure. A bottom portion of the cavity S may serve as at least a part of the diaphragm portion 35.

Description

本発明は、物理量センサー、圧力センサー、高度計、電子機器および移動体に関するものである。   The present invention relates to a physical quantity sensor, a pressure sensor, an altimeter, an electronic device, and a moving object.

受圧により撓み変形するダイヤフラムを備えた圧力センサーが広く用いられている。このような圧力センサーでは、ダイヤフラムの撓みを検出することにより、ダイヤフラムに加わった圧力を検出することができる。   A pressure sensor having a diaphragm that is bent and deformed by receiving pressure is widely used. In such a pressure sensor, the pressure applied to the diaphragm can be detected by detecting the deflection of the diaphragm.

例えば、特許文献１に記載の圧力センサーでは、シリコン基板上にシリコン酸化膜およびシリコン窒化膜で構成されたダイヤフラムが配置され、シリコン基板とダイヤフラムとの間に圧力基準室が形成されている。また、ダイヤフラムのシリコン酸化膜とシリコン窒化膜との間には、ピエゾ抵抗素子が配置されている。そして、ピエゾ抵抗素子の抵抗値変化に基づいて、ダイヤフラムに加わった圧力を検出する。   For example, in the pressure sensor described in Patent Document 1, a diaphragm composed of a silicon oxide film and a silicon nitride film is disposed on a silicon substrate, and a pressure reference chamber is formed between the silicon substrate and the diaphragm. A piezoresistive element is disposed between the silicon oxide film and the silicon nitride film of the diaphragm. The pressure applied to the diaphragm is detected based on the change in the resistance value of the piezoresistive element.

しかし、特許文献１に記載の圧力センサーでは、ダイヤフラムがシリコン酸化膜およびシリコン窒化膜で構成されているため、シリコン基板とダイヤフラムとの間の熱膨張係数差が大きく、温度変化によってダイヤフラムに応力が生じてしまい、その結果、検出精度が低下するという問題があった。   However, in the pressure sensor described in Patent Document 1, since the diaphragm is composed of a silicon oxide film and a silicon nitride film, the difference in thermal expansion coefficient between the silicon substrate and the diaphragm is large, and stress is applied to the diaphragm due to temperature change. As a result, there is a problem that the detection accuracy is lowered.

特開平２−２０５３６３号公報JP-A-2-205363

本発明の目的は、優れた検出精度を有する物理量センサーを提供すること、また、この物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供することにある。   An object of the present invention is to provide a physical quantity sensor having excellent detection accuracy, and to provide a pressure sensor, an altimeter, an electronic device, and a moving body including the physical quantity sensor.

このような目的は、下記の本発明により達成される。
［適用例１］
本発明の物理量センサーは、単結晶シリコンを主材料として互いに対向している底部および天井部を有し、圧力基準室を構成している壁部を備え、
前記底部または前記天井部が、受圧により撓み変形するダイヤフラム部の少なくとも一部を兼ねていることを特徴とする。 Such an object is achieved by the present invention described below.
[Application Example 1]
The physical quantity sensor of the present invention has a bottom part and a ceiling part facing each other with single crystal silicon as a main material, and includes a wall part constituting a pressure reference chamber,
The bottom part or the ceiling part also serves as at least a part of a diaphragm part that bends and deforms by receiving pressure.

このような物理量センサーによれば、底部および天井部がそれぞれ単結晶シリコンで構成されているため、底部と天井部との熱膨張係数差を小さくすることができる。そのため、温度変化によるダイヤフラム部の応力を低減し、その結果、検出精度が優れたものとなる。   According to such a physical quantity sensor, since the bottom and the ceiling are each made of single crystal silicon, the difference in thermal expansion coefficient between the bottom and the ceiling can be reduced. Therefore, the stress of the diaphragm portion due to temperature change is reduced, and as a result, the detection accuracy is excellent.

［適用例２］
本発明の物理量センサーでは、前記ダイヤフラム部の少なくとも一部は、前記底部が兼ねていることが好ましい。 [Application Example 2]
In the physical quantity sensor of the present invention, it is preferable that at least a part of the diaphragm portion also serves as the bottom portion.

これにより、ダイヤフラム部が単結晶シリコンで構成された部分を有することとなる。そのため、かかる部分に不純物をドープして高感度なピエゾ抵抗素子を形成することができる。   Thus, the diaphragm portion has a portion made of single crystal silicon. Therefore, a highly sensitive piezoresistive element can be formed by doping impurities in such a portion.

［適用例３］
本発明の物理量センサーでは、前記ダイヤフラム部の少なくとも一部は、前記天井部が兼ねていることが好ましい。 [Application Example 3]
In the physical quantity sensor of the present invention, it is preferable that at least a part of the diaphragm portion also serves as the ceiling portion.

これにより、ダイヤフラム部が単結晶シリコンで構成された部分を有することとなる。そのため、かかる部分に不純物をドープして高感度なピエゾ抵抗素子を形成することができる。   Thus, the diaphragm portion has a portion made of single crystal silicon. Therefore, a highly sensitive piezoresistive element can be formed by doping impurities in such a portion.

［適用例４］
本発明の物理量センサーでは、前記壁部は、前記底部と前記天井部とを繋いでいて単結晶シリコンを主材料としている側壁部を有することが好ましい。 [Application Example 4]
In the physical quantity sensor according to the aspect of the invention, it is preferable that the wall portion includes a side wall portion that connects the bottom portion and the ceiling portion and uses single crystal silicon as a main material.

これにより、底部と側壁部との間、および、天井部と側壁部との間の熱膨張係数差も小さくすることができる。そのため、温度変化によるダイヤフラム部の応力をより低減し、その結果、検出精度がより優れたものとなる。   Thereby, the thermal expansion coefficient difference between a bottom part and a side wall part and between a ceiling part and a side wall part can also be made small. Therefore, the stress of the diaphragm portion due to temperature change is further reduced, and as a result, the detection accuracy is further improved.

［適用例５］
本発明の物理量センサーの製造方法は、基板の一方の面上に単結晶シリコンゲルマニウムで構成されている犠牲層を形成する犠牲層形成工程と、
前記犠牲層上に単結晶シリコンで構成されたシリコン層をエピタキシャル成長により形成するシリコン層形成工程と、
前記犠牲層をエッチングすることにより、前記基板と前記シリコン層との間に圧力基準室を形成するエッチング工程と、
を含むことを特徴とする。 [Application Example 5]
The physical quantity sensor manufacturing method of the present invention includes a sacrificial layer forming step of forming a sacrificial layer made of single crystal silicon germanium on one surface of a substrate,
A silicon layer forming step of forming a silicon layer made of single crystal silicon on the sacrificial layer by epitaxial growth;
An etching step of forming a pressure reference chamber between the substrate and the silicon layer by etching the sacrificial layer;
It is characterized by including.

このような物理量センサーの製造方法によれば、単結晶シリコンで構成されたシリコン層で圧力基準室の天井部を構成するとともに、基板で圧力基準室の底部を構成することができる。したがって、基板の圧力基準室の底部を形成する部分を単結晶シリコンで構成した場合、底部および天井部がそれぞれ単結晶シリコンで構成されているため、底部と天井部との熱膨張係数差を小さくすることができる。そのため、温度変化によるダイヤフラム部の応力を低減し、その結果、検出精度が優れたものとなる。   According to such a method for manufacturing a physical quantity sensor, the ceiling portion of the pressure reference chamber can be formed by the silicon layer made of single crystal silicon, and the bottom portion of the pressure reference chamber can be formed by the substrate. Therefore, when the portion forming the bottom of the pressure reference chamber of the substrate is made of single crystal silicon, the bottom and the ceiling are each made of single crystal silicon, so that the difference in thermal expansion coefficient between the bottom and the ceiling is small. can do. Therefore, the stress of the diaphragm portion due to temperature change is reduced, and as a result, the detection accuracy is excellent.

［適用例６］
本発明の物理量センサーの製造方法では、前記犠牲層形成工程では、前記基板の前記犠牲層側の面は、単結晶シリコンで構成されており、前記犠牲層を前記基板上にエピタキシャル成長により形成するステップを含むことが好ましい。 [Application Example 6]
In the physical quantity sensor manufacturing method of the present invention, in the sacrificial layer forming step, the sacrificial layer side surface of the substrate is made of single crystal silicon, and the sacrificial layer is formed on the substrate by epitaxial growth. It is preferable to contain.

これにより、基板の圧力基準室の底部を形成する部分を単結晶シリコンで構成するとともに、犠牲層を簡単かつ高精度に形成することができる。   Thus, the portion of the substrate that forms the bottom of the pressure reference chamber is made of single crystal silicon, and the sacrificial layer can be formed easily and with high accuracy.

［適用例７］
本発明の物理量センサーの製造方法では、前記シリコン層形成工程の後に、前記シリコン層をその厚さ方向に貫通する孔を形成する工程を有し、
前記エッチング工程は、前記孔を通じて前記エッチングを行い、
前記エッチング工程の後に、単結晶シリコンをエピタキシャル成長させることにより前記孔を封止する封止工程を含むことが好ましい。
これにより、単結晶シリコンで構成された天井部を形成することができる。 [Application Example 7]
In the physical quantity sensor manufacturing method of the present invention, after the silicon layer forming step, it has a step of forming a hole penetrating the silicon layer in its thickness direction,
The etching step performs the etching through the hole,
It is preferable to include a sealing step of sealing the hole by epitaxially growing single crystal silicon after the etching step.
Thereby, the ceiling part comprised with the single crystal silicon can be formed.

［適用例８］
本発明の物理量センサーの製造方法では、前記エッチング工程は、フッ硝酸を用いて前記エッチングを行うことが好ましい。 [Application Example 8]
In the method of manufacturing a physical quantity sensor of the present invention, it is preferable that the etching step performs the etching using hydrofluoric acid.

これにより、犠牲層除去工程において、犠牲層を除去することができるとともに、シリコン層をエッチングの停止層として利用することができる。そのため、簡単かつ高精度に圧力基準室を形成することができる。   Thereby, in the sacrificial layer removal step, the sacrificial layer can be removed and the silicon layer can be used as an etching stop layer. Therefore, the pressure reference chamber can be formed easily and with high accuracy.

［適用例９］
本発明の物理量センサーの製造方法では、前記シリコン層形成工程は、前記シリコン層を前記犠牲層の前記基板とは反対側の面および側面を覆って形成することが好ましい。 [Application Example 9]
In the physical quantity sensor manufacturing method of the present invention, it is preferable that in the silicon layer forming step, the silicon layer is formed so as to cover a surface and a side surface of the sacrificial layer opposite to the substrate.

これにより、底部と天井部とを繋いでいて単結晶シリコンで構成されている側壁部を形成し、底部と側壁部との間、および、天井部と側壁部との間の熱膨張係数差も小さくすることができる。そのため、温度変化によるダイヤフラム部の応力をより低減し、その結果、検出精度がより優れたものとなる。   Thereby, the bottom part and the ceiling part are connected to form a side wall part made of single crystal silicon, and the thermal expansion coefficient difference between the bottom part and the side wall part and between the ceiling part and the side wall part is also Can be small. Therefore, the stress of the diaphragm portion due to temperature change is further reduced, and as a result, the detection accuracy is further improved.

［適用例１０］
本発明の物理量センサーの製造方法では、前記シリコン層形成工程の後に、前記シリコン層にピエゾ抵抗素子を形成する工程を含むことが好ましい。 [Application Example 10]
In the physical quantity sensor manufacturing method of the present invention, it is preferable to include a step of forming a piezoresistive element in the silicon layer after the silicon layer forming step.

これにより、シリコン層に高感度なピエゾ抵抗素子を形成することができる。そのため、例えば、シリコン層を含んでダイヤフラム部を構成した場合、高感度な物理量センサーを実現することができる。   Thereby, a highly sensitive piezoresistive element can be formed in the silicon layer. Therefore, for example, when a diaphragm part is configured including a silicon layer, a highly sensitive physical quantity sensor can be realized.

［適用例１１］
本発明の物理量センサーの製造方法では、前記基板の前記犠牲層側の面は、単結晶シリコンで構成されており、
前記犠牲層形成工程の前に、前記基板の前記一方の面側にピエゾ抵抗素子を形成する工程を含むことが好ましい。 [Application Example 11]
In the physical quantity sensor manufacturing method of the present invention, the sacrificial layer side surface of the substrate is made of single crystal silicon,
Preferably, the method includes a step of forming a piezoresistive element on the one surface side of the substrate before the sacrificial layer forming step.

これにより、基板に高感度なピエゾ抵抗素子を形成することができる。そのため、例えば、基板にダイヤフラム部を形成した場合、高感度な物理量センサーを実現することができる。   Thereby, a highly sensitive piezoresistive element can be formed on the substrate. Therefore, for example, when a diaphragm part is formed on a substrate, a highly sensitive physical quantity sensor can be realized.

［適用例１２］
本発明の物理量センサーの製造方法では、前記基板の他方の面をエッチングすることにより、ダイヤフラム部を形成する工程を含むことが好ましい。
これにより、基板にダイヤフラム部を形成することができる。 [Application Example 12]
Preferably, the physical quantity sensor manufacturing method of the present invention includes a step of forming a diaphragm portion by etching the other surface of the substrate.
Thereby, a diaphragm part can be formed in a board | substrate.

［適用例１３］
本発明の圧力センサーは、本発明の物理量センサーを有することを特徴とする。 [Application Example 13]
The pressure sensor of the present invention has the physical quantity sensor of the present invention.

これにより、優れた検出精度を有する物理量センサーを備える圧力センサーを提供することができる。   Thereby, a pressure sensor provided with a physical quantity sensor having excellent detection accuracy can be provided.

［適用例１４］
本発明の高度計は、本発明の物理量センサーを有することを特徴とする。 [Application Example 14]
The altimeter of the present invention has the physical quantity sensor of the present invention.

これにより、優れた検出精度を有する物理量センサーを備える高度計を提供することができる。   Thereby, an altimeter provided with a physical quantity sensor having excellent detection accuracy can be provided.

［適用例１５］
本発明の電子機器は、本発明の物理量センサーを有することを特徴とする。 [Application Example 15]
The electronic device of the present invention includes the physical quantity sensor of the present invention.

これにより、優れた検出精度を有する物理量センサーを備える電子機器を提供することができる。   Thereby, an electronic device including a physical quantity sensor having excellent detection accuracy can be provided.

［適用例１６］
本発明の移動体は、本発明の物理量センサーを有することを特徴とする。 [Application Example 16]
The moving body of the present invention has the physical quantity sensor of the present invention.

これにより、優れた検出精度を有する物理量センサーを備える移動体を提供することができる。   Thereby, a mobile body provided with a physical quantity sensor having excellent detection accuracy can be provided.

本発明の物理量センサーの第１実施形態を示す断面図である。It is sectional drawing which shows 1st Embodiment of the physical quantity sensor of this invention. 図１に示す物理量センサーが備えるピエゾ抵抗素子の配置を説明するための拡大平面図である。It is an enlarged plan view for demonstrating arrangement | positioning of the piezoresistive element with which the physical quantity sensor shown in FIG. 1 is provided. 図１に示す物理量センサーの作用を説明するための図であって、（ａ）は加圧状態のダイヤフラム部を示す断面図、（ｂ）は加圧状態のピエゾ抵抗素子を示す平面図である。It is a figure for demonstrating an effect | action of the physical quantity sensor shown in FIG. 1, (a) is sectional drawing which shows the diaphragm part of a pressurization state, (b) is a top view which shows the piezoresistive element of a pressurization state. . 図１に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 図１に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 図１に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 本発明の物理量センサーの第２実施形態を示す断面図である。It is sectional drawing which shows 2nd Embodiment of the physical quantity sensor of this invention. 図７に示す物理量センサーの作用を説明するための図である。It is a figure for demonstrating the effect | action of the physical quantity sensor shown in FIG. 図７に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 図７に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 図７に示す物理量センサーの製造工程を示す図である。It is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG. 本発明の物理量センサーの第３実施形態を示す断面図である。It is sectional drawing which shows 3rd Embodiment of the physical quantity sensor of this invention. 本発明の物理量センサーの第４実施形態を示す断面図である。It is sectional drawing which shows 4th Embodiment of the physical quantity sensor of this invention. 本発明の圧力センサーの一例を示す断面図である。It is sectional drawing which shows an example of the pressure sensor of this invention. 本発明の高度計の一例を示す斜視図である。It is a perspective view which shows an example of the altimeter of this invention. 本発明の電子機器の一例を示す正面図である。It is a front view which shows an example of the electronic device of this invention. 本発明の移動体の一例を示す斜視図である。It is a perspective view which shows an example of the moving body of this invention.

以下、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。   Hereinafter, a physical quantity sensor, a pressure sensor, an altimeter, an electronic device, and a moving body of the present invention will be described in detail based on each embodiment shown in the accompanying drawings.

＜第１実施形態＞
１．物理量センサー
図１は、本発明の物理量センサーの第１実施形態を示す断面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。 <First Embodiment>
1. Physical Quantity Sensor FIG. 1 is a cross-sectional view showing a first embodiment of a physical quantity sensor of the present invention. In the following, for convenience of explanation, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.

図１に示す物理量センサー１は、基板２と、基板２の一方の面（上面）上に設けられた積層構造体３と、を備えている。そして、積層構造体３は、シリコン層３１を有しており、基板２とシリコン層３１との間には、シリコン層３１の一部が基板２に対して離間してキャビティＳ（圧力基準室）が形成されているとともに、シリコン層３１の基板２と離間した部分がダイヤフラム部３５を構成している。また、ダイヤフラム部３５には、複数のピエゾ抵抗素子３６が形成されている。   A physical quantity sensor 1 shown in FIG. 1 includes a substrate 2 and a laminated structure 3 provided on one surface (upper surface) of the substrate 2. The laminated structure 3 includes a silicon layer 31, and a part of the silicon layer 31 is separated from the substrate 2 between the substrate 2 and the silicon layer 31 to form a cavity S (pressure reference chamber). ) And the portion of the silicon layer 31 that is separated from the substrate 2 constitutes the diaphragm portion 35. A plurality of piezoresistive elements 36 are formed in the diaphragm portion 35.

まず、物理量センサー１を構成する各部の構成を簡単に説明する。
基板２は、単結晶シリコンで構成されているシリコン層２１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２２（ボックス層）と、単結晶シリコンで構成されているシリコン層２３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、基板２は、少なくとも上面が単結晶シリコンで構成されていればよく、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板であってもよい。また、基板２上には、エピタキシャル成長させた単結晶シリコンの層が別途形成されていてもよい。 First, the structure of each part which comprises the physical quantity sensor 1 is demonstrated easily.
The substrate 2 includes a silicon layer 21 (handle layer) made of single crystal silicon, a silicon oxide layer 22 (box layer) made of silicon oxide film, and a silicon layer 23 made of single crystal silicon. (Device layer) is an SOI substrate laminated in this order. The substrate 2 is not limited to the SOI substrate as long as at least the upper surface is made of single crystal silicon, and may be a single crystal silicon substrate, for example. Further, a single crystal silicon layer epitaxially grown may be separately formed on the substrate 2.

この基板２の一方の面（図１にて上側の面）には、積層構造体３が接合されている。
積層構造体３は、前述した基板２のシリコン層２３に接合されているシリコン層３１と、シリコン層３１の基板２とは反対側の面に接合されている絶縁層３２と、絶縁層３２のシリコン層３１とは反対側の面に接合されている保護層３３と、絶縁層３２を貫通する配線層３４と、を有している。 A laminated structure 3 is bonded to one surface of the substrate 2 (the upper surface in FIG. 1).
The laminated structure 3 includes a silicon layer 31 bonded to the silicon layer 23 of the substrate 2, the insulating layer 32 bonded to the surface of the silicon layer 31 opposite to the substrate 2, and the insulating layer 32. A protective layer 33 bonded to the surface opposite to the silicon layer 31 and a wiring layer 34 penetrating the insulating layer 32 are provided.

シリコン層３１は、単結晶シリコンで構成されている。このシリコン層３１は、基板２に対して離間している部分を有し、その部分と基板２との間には、キャビティＳが形成されている。より具体的には、シリコン層３１は、基板２の上面に沿って離間している天井部３１１と、天井部３１１の外周部から基板２側へ延びている側壁部３１２と、を有している。そして、この天井部３１１、側壁部３１２および基板２で囲まれてキャビティＳが形成されている。すなわち、天井部３１１、側壁部３１２およびシリコン層３１（底部）がキャビティＳの壁部を構成（キャビティＳを区画形成）している。   The silicon layer 31 is composed of single crystal silicon. The silicon layer 31 has a portion spaced from the substrate 2, and a cavity S is formed between the portion and the substrate 2. More specifically, the silicon layer 31 includes a ceiling portion 311 that is spaced along the upper surface of the substrate 2, and a side wall portion 312 that extends from the outer periphery of the ceiling portion 311 to the substrate 2 side. Yes. A cavity S is formed surrounded by the ceiling portion 311, the side wall portion 312 and the substrate 2. That is, the ceiling part 311, the side wall part 312 and the silicon layer 31 (bottom part) constitute the wall part of the cavity S (the cavity S is partitioned).

キャビティＳは、密閉された空間である。このキャビティＳは、物理量センサー１が検出する圧力の基準値となる「圧力基準室」として機能する。本実施形態では、キャビティＳが真空状態（３００Ｐａ以下）となっている。キャビティＳを真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。   The cavity S is a sealed space. The cavity S functions as a “pressure reference chamber” that serves as a reference value for the pressure detected by the physical quantity sensor 1. In the present embodiment, the cavity S is in a vacuum state (300 Pa or less). By setting the cavity S in a vacuum state, the physical quantity sensor 1 can be used as an “absolute pressure sensor” that detects pressure based on the vacuum state, and the convenience is improved.

ただし、キャビティＳは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、キャビティＳには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。   However, the cavity S may not be in a vacuum state, may be atmospheric pressure, may be in a reduced pressure state where the atmospheric pressure is lower than atmospheric pressure, or may be in a pressurized state where the atmospheric pressure is higher than atmospheric pressure. There may be. The cavity S may be filled with an inert gas such as nitrogen gas or rare gas.

本実施形態では、天井部３１１が受圧により撓み変形するダイヤフラム部３５を構成している。ここで、ダイヤフラム部３５の基板２とは反対側の面、すなわち、天井部３１１の外表面が受圧面３５１を構成している。   In the present embodiment, the ceiling portion 311 constitutes a diaphragm portion 35 that is bent and deformed by receiving pressure. Here, the surface of the diaphragm portion 35 opposite to the substrate 2, that is, the outer surface of the ceiling portion 311 constitutes the pressure receiving surface 351.

本実施形態では、ダイヤフラム部３５の平面視形状が四角形である（図２参照）。なお、かかる平面視形状は、四角形に限定されず、例えば、五角形、六角形等の他の多角形、円形、長円形等であってもよい。   In this embodiment, the planar view shape of the diaphragm part 35 is a square (refer FIG. 2). In addition, this planar view shape is not limited to a quadrangle, For example, other polygons, such as a pentagon and a hexagon, circle, oval, etc. may be sufficient.

また、ダイヤフラム部３５の厚さは、特に限定されないが、例えば、０．１μｍ以上２０μｍ以下程度とされる。   Further, the thickness of the diaphragm portion 35 is not particularly limited, but is, for example, about 0.1 μm or more and 20 μm or less.

このようなシリコン層３１の基板２とは反対側の面には、複数のピエゾ抵抗素子３６と、ピエゾ抵抗素子３６に電気的に接続されている配線３７とがそれぞれ配置されている。ここで、複数のピエゾ抵抗素子３６は、ダイヤフラム部３５の外周部に配置されている。   A plurality of piezoresistive elements 36 and wirings 37 electrically connected to the piezoresistive elements 36 are respectively arranged on the surface of the silicon layer 31 opposite to the substrate 2. Here, the plurality of piezoresistive elements 36 are arranged on the outer peripheral portion of the diaphragm portion 35.

ピエゾ抵抗素子３６および配線３７は、それぞれ、シリコン層３１の選択的な不純物のドープが行われた部分である。なお、本実施形態では、ピエゾ抵抗素子３６が外部に露出しているが、ピエゾ抵抗素子３６を覆う保護層を設けてもよい。かかる保護層としては、例えば、シリコンを主成分とするＳｉＮ、ＳｉＯＮ、ＳｉＡｌＮ等を用いることが好ましい。   The piezoresistive element 36 and the wiring 37 are portions where the silicon layer 31 is selectively doped with impurities. In the present embodiment, the piezoresistive element 36 is exposed to the outside, but a protective layer covering the piezoresistive element 36 may be provided. As such a protective layer, it is preferable to use, for example, SiN, SiON, SiAlN or the like whose main component is silicon.

絶縁層３２は、平面視で、ダイヤフラム部３５を囲んで形成されている。すなわち、絶縁層３２には、ダイヤフラム部３５に対応する領域に開口する開口部３２１が形成されている。この絶縁層３２は、例えば、シリコン酸化膜で構成されている。   The insulating layer 32 is formed so as to surround the diaphragm portion 35 in plan view. That is, the insulating layer 32 is formed with an opening 321 that opens to a region corresponding to the diaphragm portion 35. The insulating layer 32 is made of, for example, a silicon oxide film.

配線層３４は、絶縁層３２を貫通する部分を有しており、前述した配線３７に電気的に接続されている。これにより、ピエゾ抵抗素子３６からの検出信号を配線３７および配線層３４を介して外部に取り出すことができる。この配線層３４は、例えば、アルミニウムで構成されている。   The wiring layer 34 has a portion that penetrates the insulating layer 32 and is electrically connected to the wiring 37 described above. Thereby, the detection signal from the piezoresistive element 36 can be taken out via the wiring 37 and the wiring layer 34. The wiring layer 34 is made of, for example, aluminum.

保護層３３は、例えば、シリコン窒化膜で構成されている。
このような積層構造体３は、ＣＭＯＳプロセスのような半導体製造プロセスを用いて製造することができる。なお、基板２上には、前述した積層構造体３に重ねてまたは積層構造体３と一体的に半導体回路作り込まれていてもよい。この半導体回路は、例えば、ＭＯＳトランジスタ等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子３６に接続されている配線３７、配線層３４を含む）等の回路要素を有している。ここで、ＭＯＳトランジスタは、例えば、基板２の上面にリン、ボロン等の不純物をドープして形成されたソースおよびドレインと、そのソースとドレインと間に形成されるチャネル領域上に形成されたゲート絶縁膜と、そのゲート絶縁膜上に形成されたゲート電極と、を有している。
以上、物理量センサー１の全体構成を簡単に説明した。 The protective layer 33 is made of, for example, a silicon nitride film.
Such a laminated structure 3 can be manufactured using a semiconductor manufacturing process such as a CMOS process. A semiconductor circuit may be formed on the substrate 2 so as to overlap the laminated structure 3 described above or integrally with the laminated structure 3. This semiconductor circuit includes, for example, an active element such as a MOS transistor, a capacitor, an inductor, a resistor, a diode, and a wiring formed as necessary (including a wiring 37 and a wiring layer 34 connected to the piezoresistive element 36). And so on. Here, the MOS transistor includes, for example, a source and a drain formed by doping an upper surface of the substrate 2 with impurities such as phosphorus and boron, and a gate formed on a channel region formed between the source and the drain. It has an insulating film and a gate electrode formed on the gate insulating film.
The overall configuration of the physical quantity sensor 1 has been briefly described above.

次に、図２に基づいて、ピエゾ抵抗素子３６について詳述する。
図２は、図１に示す物理量センサーが備えるピエゾ抵抗素子の配置を説明するための拡大平面図である。 Next, the piezoresistive element 36 will be described in detail with reference to FIG.
FIG. 2 is an enlarged plan view for explaining the arrangement of the piezoresistive elements included in the physical quantity sensor shown in FIG.

図２に示すように、ピエゾ抵抗素子３６は、複数（本実施形態では４つ）のピエゾ抵抗型のピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄで構成されている。これらのピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄは、それぞれ、ダイヤフラム部３５の外周部に設けられている。   As shown in FIG. 2, the piezoresistive element 36 is composed of a plurality (four in this embodiment) of piezoresistive piezoresistive elements 36a, 36b, 36c, and 36d. These piezoresistive elements 36 a, 36 b, 36 c, and 36 d are provided on the outer peripheral portion of the diaphragm portion 35, respectively.

ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄは、それぞれ、受ける応力に応じて抵抗値が変化するように構成されている。また、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄは、自然状態における抵抗値が互いに等しくなるように構成されている。   Each of the piezoresistive elements 36a, 36b, 36c, and 36d is configured such that the resistance value changes according to the stress received. Further, the piezoresistive elements 36a, 36b, 36c, and 36d are configured so that the resistance values in the natural state are equal to each other.

本実施形態では、ピエゾ抵抗素子３６ａ、３６ｂは、平面視において、四角形をなすダイヤフラム部３５の互いに対向する１対の辺に対応して配置され、ピエゾ抵抗素子３６ｃ、３６ｄは、ダイヤフラム部３５の互いに対向する他の１対の辺に対応して配置されている。   In the present embodiment, the piezoresistive elements 36a and 36b are arranged corresponding to a pair of sides facing each other of the diaphragm part 35 having a quadrangular shape in plan view, and the piezoresistive elements 36c and 36d are arranged on the diaphragm part 35. They are arranged corresponding to the other pair of sides facing each other.

ピエゾ抵抗素子３６ａ、３６ｂは、それぞれ、平面視においてダイヤフラム部３５の外周部側から中央部側に延びている長手形状をなしている。このピエゾ抵抗素子３６ａの両端部には、それぞれ、配線３７ａが接続されている。同様に、ピエゾ抵抗素子３６ｂの両端部には、それぞれ、配線３７ｂが接続されている。   Each of the piezoresistive elements 36a and 36b has a longitudinal shape extending from the outer peripheral side of the diaphragm portion 35 to the central portion side in plan view. Wirings 37a are connected to both ends of the piezoresistive element 36a. Similarly, wiring 37b is connected to both ends of the piezoresistive element 36b.

一方、ピエゾ抵抗素子３６ｃ、３６ｄは、それぞれ、平面視においてダイヤフラム部３５の外周部に沿って延びている長手形状をなしている。このピエゾ抵抗素子３６ｃの両端部には、配線３７ｃが接続されている。同様に、ピエゾ抵抗素子３６ｄの両端部には、配線３７ｄが接続されている。   On the other hand, each of the piezoresistive elements 36c and 36d has a longitudinal shape extending along the outer peripheral portion of the diaphragm portion 35 in plan view. A wiring 37c is connected to both ends of the piezoresistive element 36c. Similarly, wiring 37d is connected to both ends of the piezoresistive element 36d.

このようなピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄは、それぞれ、前述したように、例えば、リン、ボロン等の不純物をドープ（拡散または注入）した単結晶シリコンで構成されている。また、配線３７ａ、３７ｂ、３７ｃ、３７ｄは、それぞれ、例えば、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄよりも高濃度でリン、ボロン等の不純物をドープ（拡散または注入）した単結晶シリコンで構成されている。なお、配線３７ａ、３７ｂ、３７ｃ、３７ｄは、シリコン層３１上に形成された金属配線で構成されていてもよい。   Such piezoresistive elements 36a, 36b, 36c, and 36d are each made of single crystal silicon doped (diffused or implanted) with impurities such as phosphorus and boron, as described above. The wirings 37a, 37b, 37c, and 37d are each made of, for example, single crystal silicon doped (diffused or implanted) with impurities such as phosphorus and boron at a higher concentration than the piezoresistive elements 36a, 36b, 36c, and 36d. Has been. Note that the wirings 37 a, 37 b, 37 c, and 37 d may be configured by metal wiring formed on the silicon layer 31.

前述したように構成されているピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄは、配線３７ａ、３７ｂ、３７ｃ、３７ｄ等を介して、互いに電気的に接続され、ブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路は、駆動電圧が供給され、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄの抵抗値に応じた信号（電位差）を出力する。   The piezoresistive elements 36a, 36b, 36c, 36d configured as described above are electrically connected to each other via wirings 37a, 37b, 37c, 37d, etc., and constitute a bridge circuit (Wheatstone bridge circuit). ing. The bridge circuit is supplied with a drive voltage and outputs a signal (potential difference) corresponding to the resistance values of the piezoresistive elements 36a, 36b, 36c, and 36d.

図３は、図１に示す物理量センサーの作用を説明するための図であって、図３（ａ）は加圧状態のダイヤフラム部を示す断面図、図３（ｂ）は加圧状態のピエゾ抵抗素子を示す平面図である。   3A and 3B are diagrams for explaining the operation of the physical quantity sensor shown in FIG. 1, wherein FIG. 3A is a sectional view showing a diaphragm portion in a pressurized state, and FIG. 3B is a piezo in a pressurized state. It is a top view which shows a resistance element.

前述したように構成されている物理量センサー１は、図３（ａ）に示すように、ダイヤフラム部３５の受圧面３５１が受ける圧力に応じて、ダイヤフラム部３５が変形し、これにより、図３（ｂ）に示すように、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄが歪み、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、ダイヤフラム部３５の受圧面３５１で受けた圧力の大きさを求めることができる。   As shown in FIG. 3A, in the physical quantity sensor 1 configured as described above, the diaphragm portion 35 is deformed in accordance with the pressure received by the pressure receiving surface 351 of the diaphragm portion 35, whereby FIG. As shown in b), the piezoresistive elements 36a, 36b, 36c, 36d are distorted, and the resistance values of the piezoresistive elements 36a, 36b, 36c, 36d change. Accordingly, the output of the bridge circuit formed by the piezoresistive elements 36a, 36b, 36c, and 36d changes, and the magnitude of the pressure received by the pressure receiving surface 351 of the diaphragm portion 35 can be obtained based on the output. .

より具体的に説明すると、前述したように、ピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄの抵抗値が互いに等しいため、前述したようなダイヤフラム部３５の変形が生じる前の自然状態では、ピエゾ抵抗素子３６ａ、３６ｂの抵抗値の積とピエゾ抵抗素子３６ｃ、３６ｄの抵抗値の積とが等しく、ブリッジ回路の出力はゼロとなる。   More specifically, as described above, since the resistance values of the piezoresistive elements 36a, 36b, 36c, and 36d are equal to each other, in the natural state before the deformation of the diaphragm portion 35 as described above, The product of the resistance values of 36a and 36b and the product of the resistance values of the piezoresistive elements 36c and 36d are equal, and the output of the bridge circuit is zero.

一方、前述したようなダイヤフラム部３５の変形が生じると、図３（ｂ）に示すように、ピエゾ抵抗素子３６ａ、３６ｂにその長手方向に沿った引張歪みおよび幅方向に沿った圧縮歪みが生じるとともに、ピエゾ抵抗素子３６ｃ、３６ｄにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じる。   On the other hand, when the diaphragm portion 35 is deformed as described above, as shown in FIG. 3B, the piezoresistive elements 36a and 36b are subjected to tensile strain along the longitudinal direction and compressive strain along the width direction. At the same time, compressive strain along the longitudinal direction and tensile strain along the width direction are generated in the piezoresistive elements 36c and 36d.

このようなピエゾ抵抗素子３６ａ、３６ｂ、３６ｃ、３６ｄの歪みにより、ピエゾ抵抗素子３６ａ、３６ｂの抵抗値の積とピエゾ抵抗素子３６ｃ、３６ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、ダイヤフラム部３５の受圧面で受けた圧力の大きさ（絶対圧）を求めることができる。   Due to the distortion of the piezoresistive elements 36a, 36b, 36c, and 36d, a difference between the product of the resistance values of the piezoresistive elements 36a and 36b and the product of the resistance values of the piezoresistive elements 36c and 36d occurs. The output (potential difference) is output from the bridge circuit. Based on the output from the bridge circuit, the magnitude (absolute pressure) of the pressure received on the pressure receiving surface of the diaphragm portion 35 can be obtained.

ここで、前述したようなダイヤフラム部３５の変形が生じたとき、ピエゾ抵抗素子３６ａ、３６ｂの抵抗値は増加し、ピエゾ抵抗素子３６ｃ、３６ｄの抵抗値は減少するため、ピエゾ抵抗素子３６ａ、３６ｂの抵抗値の積とピエゾ抵抗素子３６ｃ、３６ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。   Here, when the deformation of the diaphragm portion 35 as described above occurs, the resistance values of the piezoresistive elements 36a and 36b increase, and the resistance values of the piezoresistive elements 36c and 36d decrease, so that the piezoresistive elements 36a and 36b. The change in the difference between the product of the resistance values of the piezoresistive elements 36c and 36d can be increased, and the output from the bridge circuit can be increased accordingly. As a result, the pressure detection sensitivity can be increased.

以上説明したような物理量センサー１によれば、互いに対向しているシリコン層２３（底部）および天井部３１１がそれぞれ単結晶シリコンで構成されているため、シリコン層２３と天井部３１１との熱膨張係数差を小さくすることができる。そのため、温度変化によるダイヤフラム部３５の応力を低減し、その結果、検出精度が優れたものとなる。   According to the physical quantity sensor 1 as described above, the silicon layer 23 (bottom part) and the ceiling part 311 facing each other are each made of single crystal silicon, so that the thermal expansion between the silicon layer 23 and the ceiling part 311 is performed. The coefficient difference can be reduced. Therefore, the stress of the diaphragm part 35 due to a temperature change is reduced, and as a result, the detection accuracy is excellent.

本実施形態では、ダイヤフラム部３５が天井部３１１を含んで構成されているため、ダイヤフラム部３５が単結晶シリコンで構成された部分を有することとなる。そのため、かかる部分に不純物をドープして高感度なピエゾ抵抗素子３６を形成することができる。   In this embodiment, since the diaphragm part 35 is comprised including the ceiling part 311, the diaphragm part 35 will have a part comprised by the single crystal silicon. Therefore, a highly sensitive piezoresistive element 36 can be formed by doping such a portion with impurities.

また、シリコン層２３と天井部３１１とを繋いでいる側壁部３１２が単結晶シリコンで構成されているため、シリコン層２３と側壁部３１２との間、および、天井部３１１と側壁部３１２との間の熱膨張係数差も小さくすることができる。そのため、温度変化によるダイヤフラム部３５の応力をより低減し、その結果、検出精度がより優れたものとなる。   Moreover, since the side wall part 312 which connects the silicon layer 23 and the ceiling part 311 is comprised by the single crystal silicon, it is between the silicon layer 23 and the side wall part 312 and between the ceiling part 311 and the side wall part 312. The difference in thermal expansion coefficient between them can also be reduced. Therefore, the stress of the diaphragm part 35 due to a temperature change is further reduced, and as a result, the detection accuracy is further improved.

（物理量センサーの製造方法）
次に、本発明の物理量センサーの製造方法について、物理量センサー１を製造する場合を例に説明する。 (Manufacturing method of physical quantity sensor)
Next, the manufacturing method of the physical quantity sensor of the present invention will be described taking the case of manufacturing the physical quantity sensor 1 as an example.

図４〜図６は、図１に示す物理量センサーの製造工程を示す図である。
以下、物理量センサー１の製造工程を順次説明する。 4-6 is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG.
Hereinafter, the manufacturing process of the physical quantity sensor 1 will be described sequentially.

まず、図４（ａ）に示すように、ＳＯＩ基板である基板２Ｘを用意する。このＳＯＩ基板２Ｘは、単結晶シリコンで構成されているシリコン層２１Ｘ（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２２（ボックス層）と、単結晶シリコンで構成されているシリコン層２３とがこの順で積層されてなる。ここで、シリコン層２１Ｘは、後の工程において、研磨等により薄肉化され、また、必要に応じて、ダイシングにより個片化されてシリコン層２１となる。なお、シリコン層２１Ｘは、シリコン層２１であってもよく、この場合、上記薄肉化や個片化が不要となる。   First, as shown in FIG. 4A, a substrate 2X which is an SOI substrate is prepared. The SOI substrate 2X includes a silicon layer 21X (handle layer) made of single crystal silicon, a silicon oxide layer 22 (box layer) made of a silicon oxide film, and silicon made of single crystal silicon. The layer 23 is laminated in this order. Here, the silicon layer 21X is thinned by polishing or the like in a later step, and is separated into pieces by dicing as necessary to form the silicon layer 21. Note that the silicon layer 21X may be the silicon layer 21, and in this case, the above-described thinning or singulation is not necessary.

次に、図４（ｂ）に示すように、シリコン層２３上にＳｉＧｅ（シリコンゲルマニウム）をエピタキシャル成長により成膜して、ＳｉＧｅ層４０を形成する。ここで、シリコン層２１は、前述したように単結晶シリコンで構成されているため、ＳｉＧｅと結晶構造が同じでかつ格子定数が比較的近い（格子不整合が小さい）。そのため、シリコン層２３上にＳｉＧｅをエピタキシャル成長させることができる。また、得られるＳｉＧｅ層４０は、結晶欠陥がないかまたはあったとしても極めて少ないものとなる。   Next, as shown in FIG. 4B, SiGe (silicon germanium) is formed on the silicon layer 23 by epitaxial growth to form the SiGe layer 40. Here, since the silicon layer 21 is composed of single crystal silicon as described above, the crystal structure is the same as SiGe and the lattice constant is relatively close (lattice mismatch is small). Therefore, SiGe can be epitaxially grown on the silicon layer 23. Further, the obtained SiGe layer 40 has very few, if any, crystal defects.

なお、ＳｉＧｅ層４０の形成前に、結晶組成または格子定数が次第に変化する組成勾配層等のバッファ層を形成してもよい。   Note that a buffer layer such as a composition gradient layer whose crystal composition or lattice constant gradually changes may be formed before the formation of the SiGe layer 40.

次に、ＳｉＧｅ層４０上に単結晶シリコンをエピタキシャル成長させた後に、キャビティＳに対応する形状にエッチングによりパターニングを行って、図４（ｃ）に示すように、犠牲層４０ａと、犠牲層４０ａ上に形成されたシリコン層３１ａとを形成する。   Next, after epitaxial growth of single crystal silicon on the SiGe layer 40, patterning is performed by etching into a shape corresponding to the cavity S, and as shown in FIG. 4C, the sacrificial layer 40a and the sacrificial layer 40a are formed. The silicon layer 31a formed in the step is formed.

ここで、前述したように、シリコンは、ＳｉＧｅと結晶構造が同じでかつ格子定数が比較的近い（格子不整合が小さい）。したがって、単結晶シリコンをエピタキシャル成長させることができる。また、得られるシリコン層３１ａは、単結晶シリコンで構成され、結晶欠陥がないかまたはあったとしても極めて少ないものとなる。   Here, as described above, silicon has the same crystal structure as SiGe and has a relatively close lattice constant (small lattice mismatch). Therefore, single crystal silicon can be epitaxially grown. Further, the obtained silicon layer 31a is made of single crystal silicon, and there are no or very few crystal defects.

次に、シリコン層２３およびシリコン層３１ａの上面および犠牲層４０ａの側面に単結晶シリコンをエピタキシャル成長させて、図４（ｄ）に示すように、犠牲層４０ａを覆うシリコン層３１ｂを形成する。   Next, single crystal silicon is epitaxially grown on the upper surfaces of the silicon layer 23 and the silicon layer 31a and the side surfaces of the sacrificial layer 40a to form a silicon layer 31b covering the sacrificial layer 40a, as shown in FIG.

このシリコン層３１ｂは、単結晶シリコンで構成され、前述したシリコン層３１ａと一体化されている。   The silicon layer 31b is made of single crystal silicon and integrated with the silicon layer 31a described above.

次に、図５（ａ）に示すように、シリコン層３１ｂに、厚さ方向に貫通する複数の孔３１３をドライエッチング等により形成する。   Next, as shown in FIG. 5A, a plurality of holes 313 penetrating in the thickness direction are formed in the silicon layer 31b by dry etching or the like.

次に、犠牲層４０ａを除去することにより、図５（ｂ）に示すように、キャビティＳを形成する。   Next, by removing the sacrificial layer 40a, a cavity S is formed as shown in FIG.

キャビティＳの形成は、孔３１３を通じたエッチングにより、犠牲層４０ａを除去することにより行う。このとき、シリコン層２３、３１ｂがエッチングの停止層として機能する。ここで、例えば、かかるエッチングとしてウェットエッチングを用いる場合、孔３１３からフッ硝酸等のエッチング液を供給する。   The cavity S is formed by removing the sacrificial layer 40 a by etching through the hole 313. At this time, the silicon layers 23 and 31b function as etching stop layers. Here, for example, when wet etching is used as the etching, an etching solution such as hydrofluoric acid is supplied from the hole 313.

次に、シリコン層３１ｂに対して単結晶シリコンをエピタキシャル成長させることにより、孔３１３を封止し、図５（ｃ）に示すように、シリコン層３１を形成する。これにより、単結晶シリコンで構成されたシリコン層３１（ダイヤフラム部３５）を形成することができる。   Next, by epitaxially growing single crystal silicon on the silicon layer 31b, the hole 313 is sealed, and the silicon layer 31 is formed as shown in FIG. Thereby, the silicon layer 31 (diaphragm part 35) comprised by the single crystal silicon can be formed.

次に、シリコン層３１ｂの上面に対して選択的（部分的）にリン、ボロン等の不純物をドープ（イオン注入または拡散）することにより、図５（ｄ）に示すように、ピエゾ抵抗素子３６および配線３７を形成する。このとき、ドープが不要な部分（ダイヤフラム部３５を除く部分）に保護膜５０を形成する。この保護膜５０は、例えば、フォトレジスト膜またはシリコン酸化膜である。   Next, by selectively (partially) doping impurities such as phosphorus and boron (ion implantation or diffusion) with respect to the upper surface of the silicon layer 31b, as shown in FIG. And the wiring 37 is formed. At this time, the protective film 50 is formed in a portion where dope is unnecessary (portion excluding the diaphragm portion 35). The protective film 50 is, for example, a photoresist film or a silicon oxide film.

また、ピエゾ抵抗素子３６を形成する部分の不純物のドープは、例えば、イオン注入濃度を１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１４ａｔｏｍｓ／ｃｍ２程度とする。また、配線３７を形成する部分の不純物のドープは、例えば、イオン注入濃度を１×１０１５ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２以下程度とする。 In addition, the impurity doping of the portion forming the piezoresistive element 36 is, for example, an ion implantation concentration of 1 × 10 13 atoms / cm 2 or more and about 5 × 10 14 atoms / cm 2 . In addition, the impurity doping of the portion forming the wiring 37 is, for example, an ion implantation concentration of about 1 × 10 15 atoms / cm 2 or more and about 5 × 10 15 atoms / cm 2 or less.

次に、スパッタリング法、ＣＶＤ法等を用いて、図６（ａ）に示すように、絶縁層３２、配線層３４および保護層３３をこの順で形成する。   Next, as shown in FIG. 6A, the insulating layer 32, the wiring layer 34, and the protective layer 33 are formed in this order by using a sputtering method, a CVD method, or the like.

その後、基板２Ｘのシリコン層２１Ｘを研削等して、図６（ｂ）に示すように、薄肉化されたシリコン層２１を形成する。これにより、物理量センサー１を得る。   Thereafter, the silicon layer 21X of the substrate 2X is ground or the like to form the thinned silicon layer 21 as shown in FIG. 6B. Thereby, the physical quantity sensor 1 is obtained.

以上説明したような物理量センサー１の製造方法は、基板２Ｘの一方の面上に単結晶シリコンゲルマニウムで構成されている犠牲層４０ａ（ＳｉＧｅ層４０）を形成する犠牲層形成工程と、少なくとも犠牲層４０ａ上に単結晶シリコンで構成されたシリコン層３１ｂ（シリコン層３１ａ）をエピタキシャル成長により形成するシリコン層形成工程と、犠牲層４０ａをエッチングにより除去することにより、基板２Ｘとシリコン層３１ｂとの間にキャビティＳを形成する犠牲層除去工程（エッチング工程）と、を有する。   The manufacturing method of the physical quantity sensor 1 as described above includes a sacrificial layer forming step of forming a sacrificial layer 40a (SiGe layer 40) made of single crystal silicon germanium on one surface of the substrate 2X, and at least a sacrificial layer A silicon layer forming step in which a silicon layer 31b (silicon layer 31a) made of single crystal silicon is formed on the substrate 40a by epitaxial growth, and the sacrificial layer 40a is removed by etching, whereby the substrate 2X and the silicon layer 31b are removed. A sacrificial layer removing step (etching step) for forming the cavity S.

このような物理量センサー１の製造方法によれば、単結晶シリコンで構成されたシリコン層３１でキャビティＳの天井部３１１を構成するとともに、基板２のシリコン層２３でキャビティＳの底部を構成することができる。したがって、キャビティＳの底部（シリコン層２３）および天井部３１１がそれぞれ単結晶シリコンで構成されているため、底部と天井部３１１との熱膨張係数差を小さくすることができる。そのため、温度変化によるダイヤフラム部３５の応力を低減し、その結果、検出精度が優れたものとなる。   According to such a manufacturing method of the physical quantity sensor 1, the ceiling part 311 of the cavity S is constituted by the silicon layer 31 made of single crystal silicon, and the bottom part of the cavity S is constituted by the silicon layer 23 of the substrate 2. Can do. Therefore, since the bottom part (silicon layer 23) and the ceiling part 311 of the cavity S are each made of single crystal silicon, the difference in thermal expansion coefficient between the bottom part and the ceiling part 311 can be reduced. Therefore, the stress of the diaphragm part 35 due to a temperature change is reduced, and as a result, the detection accuracy is excellent.

また、基板２Ｘの犠牲層４０ａ側の面は、単結晶シリコンで構成されており、犠牲層形成工程は、犠牲層４０ａ（ＳｉＧｅ層４０）を基板２Ｘ上にエピタキシャル成長により形成する。これにより、シリコン層２３（基板２のキャビティＳの底部を形成する部分）を単結晶シリコンで構成するとともに、犠牲層４０ａを簡単かつ高精度に形成することができる。   The surface of the substrate 2X on the side of the sacrificial layer 40a is made of single crystal silicon, and in the sacrificial layer forming step, the sacrificial layer 40a (SiGe layer 40) is formed on the substrate 2X by epitaxial growth. Thereby, the silicon layer 23 (the portion forming the bottom of the cavity S of the substrate 2) can be formed of single crystal silicon, and the sacrificial layer 40a can be formed easily and with high accuracy.

また、シリコン層形成工程の後に、シリコン層３１ｂをその厚さ方向に貫通する孔３１３を形成する工程を有し、犠牲層除去工程は、孔３１３を通じてエッチングを行い、犠牲層除去工程の後に、孔３１３を単結晶シリコンをエピタキシャル成長させることにより封止する（封止工程）。これにより、単結晶シリコンで構成された天井部３１１を形成することができる。   Further, after the silicon layer forming step, there is a step of forming a hole 313 that penetrates the silicon layer 31b in the thickness direction. The sacrificial layer removing step performs etching through the hole 313, and after the sacrificial layer removing step, The hole 313 is sealed by epitaxially growing single crystal silicon (sealing process). Thereby, the ceiling part 311 comprised with the single crystal silicon can be formed.

また、犠牲層除去工程は、フッ硝酸を用いてエッチングを行うことにより、犠牲層除去工程において、犠牲層４０ａを除去することができるとともに、シリコン層３１ｂをエッチングの停止層として利用することができる。そのため、簡単かつ高精度にキャビティＳを形成することができる。   In the sacrificial layer removal step, etching is performed using hydrofluoric acid, whereby the sacrificial layer 40a can be removed and the silicon layer 31b can be used as an etching stop layer in the sacrificial layer removal step. . Therefore, the cavity S can be formed easily and with high accuracy.

また、本実施形態では、シリコン層形成工程は、シリコン層３１ｂを犠牲層４０ａの基板２Ｘとは反対側の面および側面を覆って形成する。これにより、シリコン層２３（底部）と天井部３１１とを繋いでいて単結晶シリコンで構成されている側壁部３１２を形成し、シリコン層２３と側壁部３１２との間、および、天井部３１１と側壁部３１２との間の熱膨張係数差も小さくすることができる。そのため、温度変化によるダイヤフラム部３５の応力をより低減し、その結果、検出精度がより優れたものとなる。   In the present embodiment, in the silicon layer forming step, the silicon layer 31b is formed so as to cover the surface and the side surface of the sacrificial layer 40a opposite to the substrate 2X. As a result, the silicon layer 23 (bottom) and the ceiling 311 are connected to form a side wall 312 made of single crystal silicon, and between the silicon layer 23 and the side wall 312 and the ceiling 311. The difference in thermal expansion coefficient with the side wall portion 312 can also be reduced. Therefore, the stress of the diaphragm part 35 due to a temperature change is further reduced, and as a result, the detection accuracy is further improved.

また、シリコン層形成工程の後に、シリコン層３１にピエゾ抵抗素子３６を形成する工程を有する。これにより、シリコン層３１に高感度なピエゾ抵抗素子３６を形成することができる。そのため、高感度な物理量センサー１を実現することができる。   Further, after the silicon layer forming step, there is a step of forming the piezoresistive element 36 in the silicon layer 31. Thereby, a highly sensitive piezoresistive element 36 can be formed in the silicon layer 31. Therefore, a highly sensitive physical quantity sensor 1 can be realized.

また、前述したような物理量センサー１の製造方法は、以下の（１）〜（５）のような効果もある。   Moreover, the manufacturing method of the physical quantity sensor 1 as described above has the following effects (1) to (5).

（１）基板２Ｘの一方の面側のみに成膜や加工を行うだけでよいため、製造工程の簡略化を図ることができる。（２）基板２Ｘの一方の面側のみに成膜や加工を行ってキャビティＳおよびダイヤフラム部２４を形成するため、キャビティＳとダイヤフラム部２４との位置合わせを高精度に行うことができる。また、ウエハーを薄肉化してダイヤフラム部を形成する場合に比し、小型化を図ることができる。（３）ダイヤフラム部２４が成膜により形成されるため、ダイヤフラム部２４の薄膜化が容易であるとともに、ダイヤフラム部２４の厚さを高精度に制御することができる。（４）一般的なＣＭＯＳプロセスとの親和性が高いため、集積回路を基板２Ｘ上に一括して形成することができる。（５）ダイヤフラム部２４の厚さを均一にすることができる。   (1) Since it is only necessary to form a film or process only on one surface side of the substrate 2X, the manufacturing process can be simplified. (2) Since the cavity S and the diaphragm portion 24 are formed by performing film formation or processing only on one surface side of the substrate 2X, the alignment between the cavity S and the diaphragm portion 24 can be performed with high accuracy. Further, the size can be reduced as compared with the case where the diaphragm is formed by thinning the wafer. (3) Since the diaphragm portion 24 is formed by film formation, it is easy to reduce the thickness of the diaphragm portion 24, and the thickness of the diaphragm portion 24 can be controlled with high accuracy. (4) Since the compatibility with a general CMOS process is high, an integrated circuit can be collectively formed on the substrate 2X. (5) The thickness of the diaphragm part 24 can be made uniform.

＜第２実施形態＞
次に、本発明の物理量センサーの第２実施形態について説明する。 Second Embodiment
Next, a second embodiment of the physical quantity sensor of the present invention will be described.

図７は、本発明の物理量センサーの第２実施形態を示す断面図、図８は、図７に示す物理量センサーの作用を説明するための図である。   FIG. 7 is a cross-sectional view showing a second embodiment of the physical quantity sensor of the present invention, and FIG. 8 is a diagram for explaining the operation of the physical quantity sensor shown in FIG.

以下、本発明の物理量センサーの第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。また、前述した実施形態と同様の構成については、同一符号を付してある。   Hereinafter, the second embodiment of the physical quantity sensor of the present invention will be described. The description will focus on the differences from the above-described embodiment, and the description of the same matters will be omitted. The same reference numerals are given to the same configurations as those in the above-described embodiment.

図７に示す物理量センサー１Ａは、基板２Ａと、基板２Ａの一方の面側に設けられた積層構造体３Ａと、を備えている。そして、積層構造体３Ａは、シリコン層３１Ａを有しており、基板２Ａとシリコン層３１Ａとの間には、シリコン層３１Ａの一部が基板２Ａに対して離間してキャビティＳが形成されている。   A physical quantity sensor 1A shown in FIG. 7 includes a substrate 2A and a laminated structure 3A provided on one surface side of the substrate 2A. The laminated structure 3A has a silicon layer 31A, and between the substrate 2A and the silicon layer 31A, a part of the silicon layer 31A is separated from the substrate 2A to form a cavity S. Yes.

本実施形態では、基板２ＡのキャビティＳに対応する部分が薄肉化されており、その部分がダイヤフラム部２４を構成している。このダイヤフラム部２４には、複数のピエゾ抵抗素子２５が形成されている。   In the present embodiment, the portion corresponding to the cavity S of the substrate 2A is thinned, and that portion constitutes the diaphragm portion 24. A plurality of piezoresistive elements 25 are formed in the diaphragm portion 24.

基板２Ａは、単結晶シリコンで構成されているシリコン層２１Ａ（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２２（ボックス層）と、単結晶シリコンで構成されているシリコン層２３Ａとがこの順で積層されたＳＯＩ基板である。   The substrate 2A includes a silicon layer 21A (handle layer) made of single crystal silicon, a silicon oxide layer 22 (box layer) made of a silicon oxide film, and a silicon layer 23A made of single crystal silicon. Are SOI substrates stacked in this order.

この基板２Ａには、下面に開口する凹部２１１が形成されている。これにより、基板２Ａには、他の部分よりも薄肉化された部分が形成され、この部分がダイヤフラム部２４を構成している。本実施形態では、凹部２１１は、シリコン層２１Ａを貫通し、凹部２１１の底面が酸化シリコン層２２の下面で構成されている。したがって、ダイヤフラム部２４は、酸化シリコン層２２およびシリコン層２３Ａの２層で構成されている。ここで、ダイヤフラム部２４の下面が受圧面２４１を構成している。   The substrate 2A is formed with a recess 211 that opens to the lower surface. As a result, a portion thinner than the other portions is formed on the substrate 2 </ b> A, and this portion constitutes the diaphragm portion 24. In the present embodiment, the recess 211 penetrates the silicon layer 21 </ b> A, and the bottom surface of the recess 211 is configured by the lower surface of the silicon oxide layer 22. Therefore, the diaphragm portion 24 is composed of two layers of the silicon oxide layer 22 and the silicon layer 23A. Here, the lower surface of the diaphragm portion 24 constitutes a pressure receiving surface 241.

また、基板２Ａの上面、すなわち、シリコン層２３Ａの上面には、複数のピエゾ抵抗素子２５および配線２６が形成されている。ここで、複数のピエゾ抵抗素子２５は、ダイヤフラム部２４の外周部に形成されている。   A plurality of piezoresistive elements 25 and wirings 26 are formed on the upper surface of the substrate 2A, that is, the upper surface of the silicon layer 23A. Here, the plurality of piezoresistive elements 25 are formed on the outer peripheral portion of the diaphragm portion 24.

この基板２Ａの一方の面（図７にて上側の面）には、積層構造体３Ａが接合されている。   The laminated structure 3A is bonded to one surface (the upper surface in FIG. 7) of the substrate 2A.

積層構造体３Ａは、前述した基板２Ａのシリコン層２３Ａに接合されているシリコン層３１Ａと、シリコン層３１Ａの基板２Ａとは反対側の面に接合されている絶縁層３２Ａと、絶縁層３２Ａのシリコン層３１Ａとは反対側の面に接合されている保護層３３Ａと、を有している。   The laminated structure 3A includes a silicon layer 31A bonded to the silicon layer 23A of the substrate 2A described above, an insulating layer 32A bonded to the surface of the silicon layer 31A opposite to the substrate 2A, and an insulating layer 32A. And a protective layer 33A bonded to the surface opposite to the silicon layer 31A.

シリコン層３１Ａは、単結晶シリコンで構成されている。このシリコン層３１Ａは、基板２Ａに対して離間している部分を有し、その部分と基板２Ａとの間には、キャビティＳが形成されている。より具体的には、シリコン層３１Ａは、基板２Ａの上面に沿って離間している天井部３１１と、天井部３１１の外周部から基板２Ａ側へ延びている側壁部３１２と、を有している。そして、この天井部３１１Ａ、側壁部３１２および基板２Ａで囲まれてキャビティＳが形成されている。   The silicon layer 31A is made of single crystal silicon. The silicon layer 31A has a portion spaced from the substrate 2A, and a cavity S is formed between the portion and the substrate 2A. More specifically, the silicon layer 31A includes a ceiling portion 311 that is spaced along the upper surface of the substrate 2A, and a side wall portion 312 that extends from the outer periphery of the ceiling portion 311 to the substrate 2A side. Yes. A cavity S is formed by being surrounded by the ceiling 311A, the side wall 312 and the substrate 2A.

絶縁層３２Ａおよび保護層３３は、それぞれ、平面視で、キャビティＳに対応する部分にも形成されている。これにより、天井部３１１の撓み（変形）が規制（防止）される。   The insulating layer 32A and the protective layer 33 are also formed in portions corresponding to the cavities S in plan view. Thereby, the bending (deformation) of the ceiling part 311 is regulated (prevented).

以上のように構成された物理量センサー１Ａは、図８に示すように、ダイヤフラム部２４の受圧面２４１が受ける圧力に応じて、ダイヤフラム部２４が変形し、これにより、複数のピエゾ抵抗素子２５がそれぞれ歪み、各ピエゾ抵抗素子２５の抵抗値が変化する。それに伴って、複数のピエゾ抵抗素子２５が構成するブリッジ回路の出力が変化し、その出力に基づいて、ダイヤフラム部２４の受圧面２４１で受けた圧力の大きさを求めることができる。   As shown in FIG. 8, in the physical quantity sensor 1A configured as described above, the diaphragm portion 24 is deformed in accordance with the pressure received by the pressure receiving surface 241 of the diaphragm portion 24, whereby a plurality of piezoresistive elements 25 are formed. Each is distorted, and the resistance value of each piezoresistive element 25 changes. Accordingly, the output of the bridge circuit formed by the plurality of piezoresistive elements 25 changes, and the magnitude of the pressure received by the pressure receiving surface 241 of the diaphragm portion 24 can be obtained based on the output.

以上説明したような物理量センサー１Ａによれば、互いに対向しているシリコン層２３Ａ（底部）および天井部３１１がそれぞれ単結晶シリコンで構成されているため、シリコン層２３Ａと天井部３１１との熱膨張係数差を小さくすることができる。そのため、温度変化によるダイヤフラム部２４の応力を低減し、その結果、検出精度が優れたものとなる。   According to the physical quantity sensor 1A as described above, since the silicon layer 23A (bottom part) and the ceiling part 311 facing each other are made of single crystal silicon, thermal expansion between the silicon layer 23A and the ceiling part 311 is achieved. The coefficient difference can be reduced. Therefore, the stress of the diaphragm part 24 due to temperature change is reduced, and as a result, the detection accuracy is excellent.

また、ダイヤフラム部２４がキャビティＳの底部を含んで構成されているため、ダイヤフラム部２４が単結晶シリコンで構成された部分を有することとなる。そのため、かかる部分に不純物をドープして高感度なピエゾ抵抗素子２５を形成することができる。   Moreover, since the diaphragm part 24 is comprised including the bottom part of the cavity S, the diaphragm part 24 will have a part comprised by the single crystal silicon. Therefore, a highly sensitive piezoresistive element 25 can be formed by doping impurities in such a portion.

（物理量センサーの製造方法）
次に、本発明の物理量センサーの製造方法について、物理量センサー１Ａを製造する場合を例に説明する。
図９〜図１１は、図７に示す物理量センサーの製造工程を示す図である。 (Manufacturing method of physical quantity sensor)
Next, the manufacturing method of the physical quantity sensor of the present invention will be described taking the case of manufacturing the physical quantity sensor 1A as an example.
9-11 is a figure which shows the manufacturing process of the physical quantity sensor shown in FIG.

物理量センサー１Ａの製造方法は、前述した第１実施形態の物理量センサー１の製造方法において、配線層３４の形成工程を省略すること、ピエゾ抵抗素子３６および配線３７の形成工程に代えてＳｉＧｅ層４０の形成前にピエゾ抵抗素子２５および配線２６の形成工程を有すること、および、シリコン層２１Ｘの薄肉化後に凹部２１１の形成工程を追加したこと以外は、前述した第１実施形態の物理量センサー１の製造方法と同様である。   The manufacturing method of the physical quantity sensor 1A is the same as the manufacturing method of the physical quantity sensor 1 of the first embodiment described above. Of the physical quantity sensor 1 of the first embodiment described above, except that the step of forming the piezoresistive element 25 and the wiring 26 is formed before the formation of the silicon layer 21X, and the step of forming the recess 211 is added after the thinning of the silicon layer 21X. This is the same as the manufacturing method.

具体的に説明すると、まず、図９（ａ）に示すように、ＳＯＩ基板である基板２Ｘを用意する。   More specifically, first, as shown in FIG. 9A, a substrate 2X that is an SOI substrate is prepared.

次に、シリコン層２３の上面に対して選択的（部分的）にリン、ボロン等の不純物をドープ（イオン注入または拡散）することにより、図９（ｂ）に示すように、ピエゾ抵抗素子２５および配線２６を形成する。これにより、シリコン層２３Ａが形成され、シリコン層２１Ｘ、酸化シリコン層２２およびシリコン層２３Ａがこの順で積層された基板２Ｘ１を得る。   Next, by selectively (partially) doping impurities such as phosphorus and boron (ion implantation or diffusion) with respect to the upper surface of the silicon layer 23, as shown in FIG. And the wiring 26 is formed. Thereby, the silicon layer 23A is formed, and the substrate 2X1 in which the silicon layer 21X, the silicon oxide layer 22, and the silicon layer 23A are stacked in this order is obtained.

次に、図９（ｃ）に示すように、シリコン層２３Ａ上にＳｉＧｅ（シリコンゲルマニウム）をエピタキシャル成長により成膜して、ＳｉＧｅ層４０を形成する。   Next, as shown in FIG. 9C, SiGe (silicon germanium) is formed on the silicon layer 23 </ b> A by epitaxial growth to form the SiGe layer 40.

次に、ＳｉＧｅ層４０上に単結晶シリコンをエピタキシャル成長させた後に、キャビティＳに対応する形状にエッチングによりパターニングを行って、図９（ｄ）に示すように、犠牲層４０ａと、犠牲層４０ａ上に形成されたシリコン層３１ａとを形成する。   Next, after epitaxially growing single crystal silicon on the SiGe layer 40, patterning is performed by etching into a shape corresponding to the cavity S, and as shown in FIG. 9D, the sacrificial layer 40a and the sacrificial layer 40a are formed. The silicon layer 31a formed in the step is formed.

次に、シリコン層２３およびシリコン層３１ａの上面および犠牲層４０ａの側面に単結晶シリコンをエピタキシャル成長させて、図１０（ａ）に示すように、犠牲層４０ａを覆うシリコン層３１ｂを形成する。   Next, single crystal silicon is epitaxially grown on the upper surfaces of the silicon layer 23 and the silicon layer 31a and the side surfaces of the sacrificial layer 40a to form a silicon layer 31b covering the sacrificial layer 40a, as shown in FIG.

次に、図１０（ｂ）に示すように、シリコン層３１ｂに、厚さ方向に貫通する複数の孔３１３をドライエッチング等により形成する。   Next, as shown in FIG. 10B, a plurality of holes 313 penetrating in the thickness direction are formed in the silicon layer 31b by dry etching or the like.

次に、犠牲層４０ａを除去することにより、図１０（ｃ）に示すように、キャビティＳを形成する。   Next, by removing the sacrificial layer 40a, a cavity S is formed as shown in FIG.

次に、シリコン層３１ｂに対して単結晶シリコンをエピタキシャル成長させることにより、孔３１３を封止し、図１０（ｄ）に示すように、シリコン層３１Ａを形成する。   Next, by epitaxially growing single crystal silicon on the silicon layer 31b, the hole 313 is sealed, and a silicon layer 31A is formed as shown in FIG.

次に、スパッタリング法、ＣＶＤ法等を用いて、図１１（ａ）に示すように、絶縁層３２Ａおよび保護層３３Ａをこの順で形成する。   Next, as shown in FIG. 11A, an insulating layer 32A and a protective layer 33A are formed in this order by using a sputtering method, a CVD method, or the like.

次に、基板２Ｘのシリコン層２１Ｘを研削等して、図１１（ｂ）に示すように、薄肉化されたシリコン層２１Ｘ１を形成する。これにより、シリコン層２１Ｘ１、酸化シリコン層２２およびシリコン層２３Ａがこの順で積層された基板２Ｘ２を得る。   Next, the silicon layer 21X of the substrate 2X is ground to form a thinned silicon layer 21X1 as shown in FIG. 11B. Thereby, the substrate 2X2 in which the silicon layer 21X1, the silicon oxide layer 22, and the silicon layer 23A are stacked in this order is obtained.

次に、シリコン層２１Ｘ１をエッチング等することにより、図１１（ｃ）に示すように、凹部２１１を形成する。これにより、物理量センサー１Ａが得られる。   Next, the recess 211 is formed by etching the silicon layer 21X1 as shown in FIG. Thereby, the physical quantity sensor 1A is obtained.

以上説明したような物理量センサー１Ａの製造方法も、前述した第１実施形態の物理量センサー１の製造方法と同様、基板２Ｘの一方の面上に単結晶シリコンゲルマニウムで構成されている犠牲層４０ａ（ＳｉＧｅ層４０）を形成する犠牲層形成工程と、少なくとも犠牲層４０ａ上に単結晶シリコンで構成されたシリコン層３１ｂ（シリコン層３１ａ）をエピタキシャル成長により形成するシリコン層形成工程と、犠牲層４０ａをエッチングにより除去することにより、基板２Ｘとシリコン層３１ｂとの間にキャビティＳを形成する犠牲層除去工程と、を有する。   The manufacturing method of the physical quantity sensor 1A as described above is the same as the manufacturing method of the physical quantity sensor 1 of the first embodiment described above, and the sacrificial layer 40a (made of single crystal silicon germanium on one surface of the substrate 2X ( A sacrificial layer forming step for forming a SiGe layer 40), a silicon layer forming step for forming a silicon layer 31b (silicon layer 31a) made of single crystal silicon at least on the sacrificial layer 40a by epitaxial growth, and etching the sacrificial layer 40a. A sacrificial layer removing step of forming a cavity S between the substrate 2X and the silicon layer 31b.

このような物理量センサー１Ａの製造方法によれば、単結晶シリコンで構成されたシリコン層３１でキャビティＳの天井部３１１を構成するとともに、基板２Ａのシリコン層２３ＡでキャビティＳの底部を構成することができる。したがって、キャビティＳの底部（シリコン層２３Ａ）および天井部３１１がそれぞれ単結晶シリコンで構成されているため、底部と天井部３１１との熱膨張係数差を小さくすることができる。そのため、温度変化によるダイヤフラム部２４の応力を低減し、その結果、検出精度が優れたものとなる。   According to such a manufacturing method of the physical quantity sensor 1A, the ceiling part 311 of the cavity S is constituted by the silicon layer 31 made of single crystal silicon, and the bottom part of the cavity S is constituted by the silicon layer 23A of the substrate 2A. Can do. Therefore, since the bottom part (silicon layer 23A) of the cavity S and the ceiling part 311 are each made of single crystal silicon, the difference in thermal expansion coefficient between the bottom part and the ceiling part 311 can be reduced. Therefore, the stress of the diaphragm part 24 due to temperature change is reduced, and as a result, the detection accuracy is excellent.

また、本実施形態では、基板２Ｘの犠牲層４０ａ側の面が単結晶シリコンで構成されており、犠牲層形成工程の前に、基板２Ｘの一方の面側にピエゾ抵抗素子２５を形成する工程を有する。これにより、基板２Ｘに高感度なピエゾ抵抗素子２５を形成することができる。そのため、高感度な物理量センサー１Ａを実現することができる。   In the present embodiment, the surface on the sacrificial layer 40a side of the substrate 2X is made of single crystal silicon, and the step of forming the piezoresistive element 25 on one surface side of the substrate 2X before the sacrificial layer forming step. Have Thereby, the highly sensitive piezoresistive element 25 can be formed on the substrate 2X. Therefore, a highly sensitive physical quantity sensor 1A can be realized.

また、基板２Ｘの他方の面をエッチングすることにより、ダイヤフラム部２４を形成する工程を有する。これにより、基板２にダイヤフラム部２４を形成することができる。   Moreover, it has the process of forming the diaphragm part 24 by etching the other surface of the substrate 2X. Thereby, the diaphragm portion 24 can be formed on the substrate 2.

＜第３実施形態＞
次に、本発明の物理量センサーの第３実施形態について説明する。
図１２は、本発明の物理量センサーの第３実施形態を示す断面図である。 <Third Embodiment>
Next, a third embodiment of the physical quantity sensor of the present invention will be described.
FIG. 12 is a cross-sectional view showing a third embodiment of the physical quantity sensor of the present invention.

以下、本発明の物理量センサーの第３実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。また、前述した実施形態と同様の構成については、同一符号を付してある。   Hereinafter, the third embodiment of the physical quantity sensor of the present invention will be described. The description will focus on differences from the above-described embodiment, and description of similar matters will be omitted. The same reference numerals are given to the same configurations as those in the above-described embodiment.

本実施形態は、キャビティの側壁部および天井部の構成が異なる以外は、前述した第１実施形態と同様である。   This embodiment is the same as the first embodiment described above except that the configuration of the side wall portion and the ceiling portion of the cavity is different.

図１２に示す物理量センサー１Ｂは、基板２と、基板２の一方の面側に設けられた積層構造体３Ｂと、を備えている。そして、積層構造体３Ｂは、シリコン層である天井部３１１Ｂを有しており、基板２と天井部３１１Ｂとの間には、天井部３１１Ｂが基板２に対して離間してキャビティＳが形成されているとともに、天井部３１１Ｂがダイヤフラム部３５Ｂを構成している。このダイヤフラム部３５Ｂには、複数のピエゾ抵抗素子３６が形成されている。   A physical quantity sensor 1B shown in FIG. 12 includes a substrate 2 and a laminated structure 3B provided on one surface side of the substrate 2. The laminated structure 3B has a ceiling portion 311B that is a silicon layer. Between the substrate 2 and the ceiling portion 311B, the ceiling portion 311B is separated from the substrate 2 and a cavity S is formed. In addition, the ceiling portion 311B constitutes the diaphragm portion 35B. A plurality of piezoresistive elements 36 are formed in the diaphragm portion 35B.

ここで、積層構造体３Ｂは、基板２のシリコン層２３に対して離間している天井部３１１Ｂと、天井部３１１Ｂを支持するとともに基板２のシリコン層２３に接合されている絶縁層３２Ｂと、絶縁層３２Ｂのシリコン層２３とは反対側の面に接合されている保護層３３と、絶縁層３２Ｂを貫通する配線層３４と、を有している。   Here, the laminated structure 3B includes a ceiling portion 311B that is separated from the silicon layer 23 of the substrate 2, an insulating layer 32B that supports the ceiling portion 311B and is bonded to the silicon layer 23 of the substrate 2. The protective layer 33 is bonded to the surface of the insulating layer 32B opposite to the silicon layer 23, and the wiring layer 34 penetrates the insulating layer 32B.

天井部３１１Ｂは、単結晶シリコンで構成されている。この天井部３１１Ｂは、基板２に対して離間しており、天井部３１１Ｂと基板２との間には、キャビティＳが形成されている。本実施形態では、天井部３１１Ｂの外周部と基板２との間には、絶縁層３２Ｂの一部が露出しており、その部分がキャビティＳの側壁３２２を構成している。   The ceiling portion 311B is made of single crystal silicon. The ceiling portion 311B is separated from the substrate 2, and a cavity S is formed between the ceiling portion 311B and the substrate 2. In the present embodiment, a part of the insulating layer 32 </ b> B is exposed between the outer peripheral part of the ceiling part 311 </ b> B and the substrate 2, and that part constitutes the side wall 322 of the cavity S.

以上説明したように構成された物理量センサー１Ｂは、前述した第１実施形態の物理量センサー１の製造方法において、シリコン層３１ｂの形成工程を省略することにより、製造することができる。したがって、物理量センサー１Ｂの製造工程を簡単化することができる。   The physical quantity sensor 1B configured as described above can be manufactured by omitting the step of forming the silicon layer 31b in the manufacturing method of the physical quantity sensor 1 of the first embodiment described above. Therefore, the manufacturing process of the physical quantity sensor 1B can be simplified.

＜第４実施形態＞
次に、本発明の物理量センサーの第４実施形態について説明する。
図１３は、本発明の物理量センサーの第４実施形態を示す断面図である。 <Fourth embodiment>
Next, a fourth embodiment of the physical quantity sensor of the present invention will be described.
FIG. 13 is a cross-sectional view showing a fourth embodiment of the physical quantity sensor of the present invention.

以下、本発明の物理量センサーの第４実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。また、前述した実施形態と同様の構成については、同一符号を付してある。   Hereinafter, the fourth embodiment of the physical quantity sensor of the present invention will be described. The description will focus on the differences from the above-described embodiment, and the description of the same matters will be omitted. The same reference numerals are given to the same configurations as those in the above-described embodiment.

本実施形態は、キャビティの側壁部および天井部の構成が異なる以外は、前述した第２実施形態と同様である。   This embodiment is the same as the second embodiment described above except that the configuration of the side wall portion and the ceiling portion of the cavity is different.

図１３に示す物理量センサー１Ｃは、基板２Ａと、基板２Ａの一方の面側に設けられた積層構造体３Ｃと、を備えている。そして、積層構造体３Ｃは、シリコン層である天井部３１１Ｃを有しており、基板２Ａと天井部３１１Ｃとの間には、天井部３１１Ｃが基板２Ａに対して離間してキャビティＳが形成されている。   A physical quantity sensor 1C shown in FIG. 13 includes a substrate 2A and a laminated structure 3C provided on one surface side of the substrate 2A. The laminated structure 3C has a ceiling portion 311C that is a silicon layer. Between the substrate 2A and the ceiling portion 311C, the ceiling portion 311C is separated from the substrate 2A and a cavity S is formed. ing.

ここで、積層構造体３Ｃは、基板２Ａのシリコン層２３Ａに対して離間している天井部３１１Ｃと、天井部３１１Ｃを支持するとともに基板２Ａのシリコン層２３Ａに接合されている絶縁層３２Ｃと、絶縁層３２Ｃのシリコン層２３Ａとは反対側の面に接合されている保護層３３Ａと、を有している。   Here, the laminated structure 3C includes a ceiling 311C that is separated from the silicon layer 23A of the substrate 2A, an insulating layer 32C that supports the ceiling 311C and is bonded to the silicon layer 23A of the substrate 2A, A protective layer 33A bonded to the surface of the insulating layer 32C opposite to the silicon layer 23A.

天井部３１１Ｃは、単結晶シリコンで構成されている。この天井部３１１Ｃは、基板２Ａに対して離間しており、天井部３１１Ｃと基板２Ａとの間には、キャビティＳが形成されている。本実施形態では、天井部３１１Ｃの外周部と基板２Ａとの間には、絶縁層３２Ｃの一部が露出しており、その部分がキャビティＳの側壁３２３を構成している。   The ceiling portion 311C is made of single crystal silicon. The ceiling portion 311C is separated from the substrate 2A, and a cavity S is formed between the ceiling portion 311C and the substrate 2A. In the present embodiment, a part of the insulating layer 32C is exposed between the outer peripheral part of the ceiling part 311C and the substrate 2A, and that part constitutes the side wall 323 of the cavity S.

以上説明したように構成された物理量センサー１Ｃは、前述した第２実施形態の物理量センサー１Ａの製造方法において、シリコン層３１ｂの形成工程を省略することにより、製造することができる。したがって、物理量センサー１Ｃの製造工程を簡単化することができる。   The physical quantity sensor 1C configured as described above can be manufactured by omitting the step of forming the silicon layer 31b in the manufacturing method of the physical quantity sensor 1A of the second embodiment described above. Therefore, the manufacturing process of the physical quantity sensor 1C can be simplified.

２．圧力センサー
次に、本発明の物理量センサーを備える圧力センサー（本発明の圧力センサー）ついて説明する。図１４は、本発明の圧力センサーの一例を示す断面図である。 2. Next, a pressure sensor (a pressure sensor of the present invention) including the physical quantity sensor of the present invention will be described. FIG. 14 is a cross-sectional view showing an example of the pressure sensor of the present invention.

図１４に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。   As shown in FIG. 14, the pressure sensor 100 of the present invention includes a physical quantity sensor 1, a casing 101 that houses the physical quantity sensor 1, and a calculation unit 102 that calculates a signal obtained from the physical quantity sensor 1 to pressure data. ing. The physical quantity sensor 1 is electrically connected to the calculation unit 102 via the wiring 103.

物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部３５が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。   The physical quantity sensor 1 is fixed to the inside of the housing 101 by fixing means (not shown). Further, the housing 101 has a through-hole 104 through which the diaphragm portion 35 of the physical quantity sensor 1 communicates with, for example, the atmosphere (outside of the housing 101).

このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部３５が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データに演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。
以上説明したような圧力センサーによれば、優れた信頼性を有する。 According to such a pressure sensor 100, the diaphragm portion 35 receives pressure through the through hole 104. The pressure-received signal is transmitted to the calculation unit via the wiring 103 to calculate pressure data. The calculated pressure data can be displayed via a display unit (not shown) (for example, a monitor of a personal computer).
The pressure sensor as described above has excellent reliability.

３．高度計
次に、本発明の物理量センサーを備える高度計（本発明の高度計）の一例について説明する。図１５は、本発明の高度計の一例を示す斜視図である。 3. Next, an example of an altimeter (the altimeter of the present invention) including the physical quantity sensor of the present invention will be described. FIG. 15 is a perspective view showing an example of an altimeter according to the present invention.

高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。   The altimeter 200 can be worn on the wrist like a wristwatch. In addition, the physical quantity sensor 1 (pressure sensor 100) is mounted inside the altimeter 200, and the altitude from the current location above sea level, the atmospheric pressure at the current location, or the like can be displayed on the display unit 201.

なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。
以上説明したような高度計によれば、優れた信頼性を有する。 The display unit 201 can display various information such as the current time, the user's heart rate, and weather.
According to the altimeter as described above, it has excellent reliability.

４．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図１６は、本発明の電子機器の一例を示す正面図である。 4). Next, a navigation system to which an electronic device including the physical quantity sensor of the present invention is applied will be described. FIG. 16 is a front view showing an example of an electronic apparatus of the present invention.

ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。   The navigation system 300 includes map information (not shown), position information acquisition means from GPS (Global Positioning System), self-contained navigation means using a gyro sensor, acceleration sensor, and vehicle speed data, physical quantity sensor 1, The display unit 301 displays predetermined position information or course information.

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。   According to this navigation system, altitude information can be acquired in addition to the acquired position information. By obtaining altitude information, for example, when traveling on an elevated road that shows approximately the same position as a general road, if you do not have altitude information, you are traveling on an ordinary road or on an elevated road The navigation system was unable to determine whether or not the vehicle was being used, and the general road information was provided to the user as priority information. Therefore, in the navigation system 300 according to the present embodiment, altitude information can be acquired by the physical quantity sensor 1, and a change in altitude due to entering from an ordinary road to an elevated road is detected, and navigation information in the traveling state of the elevated road is obtained. Can be provided to the user.

なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。   The display unit 301 is configured to be small and thin, such as a liquid crystal panel display or an organic EL (Organic Electro-Luminescence) display.

なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。
以上説明したような電子機器によれば、優れた信頼性を有する。 Note that the electronic device including the physical quantity sensor of the present invention is not limited to the above-described ones. , Electronic endoscope), various measuring instruments, instruments (for example, instruments for vehicles, aircraft, ships), flight simulators, and the like.
The electronic device as described above has excellent reliability.

５．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図１７は、本発明の移動体の一例を示す斜視図である。 5. Next, the moving body (the moving body of the present invention) to which the physical quantity sensor of the present invention is applied will be described. FIG. 17 is a perspective view showing an example of the moving body of the present invention.

図１７に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。
以上説明したような移動体によれば、優れた信頼性を有する。 As shown in FIG. 17, the moving body 400 includes a vehicle body 401 and four wheels 402, and is configured to rotate the wheels 402 by a power source (engine) (not shown) provided in the vehicle body 401. ing. Such a moving body 400 incorporates a navigation system 300 (physical quantity sensor 1).
According to the moving body as described above, it has excellent reliability.

以上、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や、工程が付加されていてもよい。   As described above, the physical quantity sensor, pressure sensor, altimeter, electronic device, and moving body of the present invention have been described based on the illustrated embodiments, but the present invention is not limited thereto, and the configuration of each part is the same. Any structure having a function can be substituted. Moreover, other arbitrary structures and processes may be added.

また、前述した実施形態では、ピエゾ抵抗素子としてピエゾ抵抗素子を用いた場合を例に説明したが、本発明は、これに限定されず、例えば、フラップ型の振動子、櫛歯電極等の他のＭＥＭＳ振動子や、水晶振動子等の振動素子を用いることもできる。   In the above-described embodiment, the case where a piezoresistive element is used as the piezoresistive element has been described as an example. A vibrating element such as a MEMS vibrator or a quartz vibrator can also be used.

また、前述した実施形態では、ピエゾ抵抗素子および温度検出素子がそれぞれ４つずつ設けられている場合を例に説明したが、これらの数は、それぞれ、１つ以上３つ以下であってもよいし、５つ以上であってもよい。例えば、ピエゾ抵抗素子または温度検出素子の数が１つ以上３つ以下である場合、感圧または温度検出に寄与しない抵抗素子を組み合わせることによってブリッジ回路を構成することができる。   In the above-described embodiment, the case where four piezoresistive elements and four temperature detecting elements are provided has been described as an example. However, the number of these may be one or more and three or less, respectively. And five or more may be sufficient. For example, when the number of piezoresistive elements or temperature detection elements is 1 or more and 3 or less, a bridge circuit can be configured by combining resistance elements that do not contribute to pressure sensing or temperature detection.

また、前述した実施形態では、温度検出素子がピエゾ抵抗型の温度検出素子である場合を例に説明したが、温度検出素子は、ピエゾ抵抗型の温度検出素子に限定されず、例えば、半導体型、熱電対型等の他の各種温度検出素子を用いることができる。   Further, in the above-described embodiment, the case where the temperature detection element is a piezoresistive type temperature detection element has been described as an example. However, the temperature detection element is not limited to the piezoresistance type temperature detection element. Various other temperature detecting elements such as a thermocouple type can be used.

また、前述した実施形態では、キャビティを介してダイヤフラム部に対向する基板の部分に温度検出素子を配置した場合を例に説明したが、温度検出素子の設置位置は、これに限定されず、例えば、キャビティの外側の基板上、あるいは、物理量センサー以外の部品上であってもよい。また、ピエゾ抵抗素子の出力を温度検出素子の出力に基づいて補正する必要がなければ、温度検出素子を省略してもよい。   Further, in the above-described embodiment, the case where the temperature detection element is disposed on the portion of the substrate facing the diaphragm portion via the cavity has been described as an example, but the installation position of the temperature detection element is not limited to this, for example, It may be on a substrate outside the cavity or on a component other than the physical quantity sensor. Further, if it is not necessary to correct the output of the piezoresistive element based on the output of the temperature detecting element, the temperature detecting element may be omitted.

１‥‥物理量センサー
１Ａ‥‥物理量センサー
１Ｂ‥‥物理量センサー
１Ｃ‥‥物理量センサー
２‥‥基板
２Ａ‥‥基板
２Ｘ‥‥基板
２Ｘ１‥‥基板
２Ｘ２‥‥基板
３‥‥積層構造体
３Ａ‥‥積層構造体
３Ｂ‥‥積層構造体
３Ｃ‥‥積層構造体
２１‥‥シリコン層
２１Ａ‥‥シリコン層
２１Ｘ‥‥シリコン層
２１Ｘ１‥‥シリコン層
２２‥‥酸化シリコン層
２３‥‥シリコン層
２３Ａ‥‥シリコン層
２４‥‥ダイヤフラム部
２５‥‥ピエゾ抵抗素子
２６‥‥配線
３１‥‥シリコン層
３１Ａ‥‥シリコン層
３１ａ‥‥シリコン層
３１ｂ‥‥シリコン層
３２‥‥絶縁層
３２Ａ‥‥絶縁層
３２Ｂ‥‥絶縁層
３２Ｃ‥‥絶縁層
３３‥‥保護層
３３Ａ‥‥保護層
３４‥‥配線層
３５‥‥ダイヤフラム部
３５Ｂ‥‥ダイヤフラム部
３６‥‥ピエゾ抵抗素子
３６ａ‥‥ピエゾ抵抗素子
３６ｂ‥‥ピエゾ抵抗素子
３６ｃ‥‥ピエゾ抵抗素子
３６ｄ‥‥ピエゾ抵抗素子
３７‥‥配線
３７ａ‥‥配線
３７ｂ‥‥配線
３７ｃ‥‥配線
３７ｄ‥‥配線
４０‥‥ＳｉＧｅ層
４０ａ‥‥犠牲層
５０‥‥保護膜
１００‥‥圧力センサー
１０１‥‥筐体
１０２‥‥演算部
１０３‥‥配線
１０４‥‥貫通孔
２００‥‥高度計
２０１‥‥表示部
２１１‥‥凹部
２４１‥‥受圧面
３００‥‥ナビゲーションシステム
３０１‥‥表示部
３１１‥‥天井部
３１１Ａ‥‥天井部
３１１Ｂ‥‥天井部
３１１Ｃ‥‥天井部
３１２‥‥側壁部
３１３‥‥孔
３２１‥‥開口部
３２２‥‥側壁
３２３‥‥側壁
３５１‥‥受圧面
４００‥‥移動体
４０１‥‥車体
４０２‥‥車輪
Ｓ‥‥キャビティ 1. Physical quantity sensor 1A ... Physical quantity sensor 1B ... Physical quantity sensor 1C ... Physical quantity sensor 2 ... Substrate 2A ... Substrate 2X ... Substrate 2X2 ... Substrate 2X2 ... Substrate 3 ... Multilayer structure 3A ... Multilayer Structure 3B ... Stacked structure 3C ... Stacked structure 21 ... Silicon layer 21A ... Silicon layer 21X ... Silicon layer 21X1 ... Silicon layer 22 ... Silicon oxide layer 23 ... Silicon layer 23A ... Silicon layer 24 ... Diaphragm 25 ... Piezoresistive element 26 ... Wiring 31 ... Si layer 31A ... Si layer 31a ... Si layer 31b ... Si layer 32 ... Insulating layer 32A ... Insulating layer 32B ... Insulating layer 32C ... Insulating layer 33 ... Protective layer 33A ... Protective layer 34 ... Wiring layer 35 ... Diaphragm part 35B ... Diaphragm part 36 ... Piezoresistive element 6a ... Piezoresistive element 36b ... Piezoresistive element 36c ... Piezoresistive element 36d ... Piezoresistive element 37 ... Wiring 37a ... Wiring 37b ... Wiring 37c ... Wiring 37d ... Wiring 40 ... SiGe layer 40a ... Sacrificial layer 50 ... Protective film 100 ... Pressure sensor 101 ... Case 102 ... Calculation part 103 ... Wiring 104 ... Through hole 200 ... Altimeter 201 ... Display part 211 ... Recess 241 ... Pressure reception Surface 300 ... Navigation system 301 ... Display part 311 ... Ceiling part 311A ... Ceiling part 311B ... Ceiling part 311C ... Ceiling part 312 ... Side wall part 313 ... Hole 321 ... Opening part 322 ... Side wall 323 Side wall 351 Pressure receiving surface 400 Moving body 401 Car body 402 Wheel S Cavity

Claims (16)

単結晶シリコンを主材料として互いに対向している底部および天井部を有し、圧力基準室を構成している壁部を備え、
前記底部または前記天井部が、受圧により撓み変形するダイヤフラム部の少なくとも一部を兼ねていることを特徴とする物理量センサー。 It has a bottom part and a ceiling part that face each other using single crystal silicon as a main material, and includes a wall part constituting a pressure reference chamber,
The physical quantity sensor, wherein the bottom part or the ceiling part also serves as at least a part of a diaphragm part that bends and deforms by receiving pressure. 前記ダイヤフラム部の少なくとも一部は、前記底部が兼ねている請求項１に記載の物理量センサー。   The physical quantity sensor according to claim 1, wherein at least a part of the diaphragm portion is also used by the bottom portion. 前記ダイヤフラム部の少なくとも一部は、前記天井部が兼ねている請求項１に記載の物理量センサー。   The physical quantity sensor according to claim 1, wherein at least a part of the diaphragm portion is also used by the ceiling portion. 前記壁部は、前記底部と前記天井部とを繋いでいて単結晶シリコンを主材料としている側壁部を有する請求項１ないし３のいずれか１項に記載の物理量センサー。   The physical quantity sensor according to any one of claims 1 to 3, wherein the wall portion includes a side wall portion that connects the bottom portion and the ceiling portion and uses single crystal silicon as a main material. 基板の一方の面上に単結晶シリコンゲルマニウムで構成されている犠牲層を形成する犠牲層形成工程と、
前記犠牲層上に単結晶シリコンで構成されたシリコン層をエピタキシャル成長により形成するシリコン層形成工程と、
前記犠牲層をエッチングすることにより、前記基板と前記シリコン層との間に圧力基準室を形成するエッチング工程と、
を含むことを特徴とする物理量センサーの製造方法。 A sacrificial layer forming step of forming a sacrificial layer composed of single crystal silicon germanium on one surface of the substrate;
A silicon layer forming step of forming a silicon layer made of single crystal silicon on the sacrificial layer by epitaxial growth;
An etching step of forming a pressure reference chamber between the substrate and the silicon layer by etching the sacrificial layer;
A method for producing a physical quantity sensor, comprising: 前記犠牲層形成工程では、前記基板の前記犠牲層側の面は、単結晶シリコンで構成されており、前記犠牲層を前記基板上にエピタキシャル成長により形成するステップを含む請求項５に記載の物理量センサーの製造方法。   6. The physical quantity sensor according to claim 5, wherein in the sacrificial layer forming step, a surface of the substrate on the sacrificial layer side is made of single crystal silicon, and the sacrificial layer is formed on the substrate by epitaxial growth. Manufacturing method. 前記シリコン層形成工程の後に、前記シリコン層をその厚さ方向に貫通する孔を形成する工程を有し、
前記エッチング工程は、前記孔を通じて前記エッチングを行い、
前記エッチング工程の後に、単結晶シリコンをエピタキシャル成長させることにより前記孔を封止する封止工程を含む請求項５または６に記載の物理量センサーの製造方法。 After the silicon layer forming step, the step of forming a hole penetrating the silicon layer in the thickness direction,
The etching step performs the etching through the hole,
The method of manufacturing a physical quantity sensor according to claim 5, further comprising a sealing step of sealing the hole by epitaxially growing single crystal silicon after the etching step. 前記エッチング工程は、フッ硝酸を用いて前記エッチングを行う請求項５ないし７のいずれか１項に記載の物理量センサーの製造方法。   The method of manufacturing a physical quantity sensor according to claim 5, wherein the etching step performs the etching using hydrofluoric acid. 前記シリコン層形成工程は、前記シリコン層を前記犠牲層の前記基板とは反対側の面および側面を覆って形成する請求項５ないし８のいずれか１項に記載の物理量センサーの製造方法。   9. The method of manufacturing a physical quantity sensor according to claim 5, wherein in the silicon layer forming step, the silicon layer is formed so as to cover a surface and a side surface of the sacrificial layer opposite to the substrate. 前記シリコン層形成工程の後に、前記シリコン層にピエゾ抵抗素子を形成する工程を含む請求項５ないし９のいずれか１項に記載の物理量センサーの製造方法。   The method of manufacturing a physical quantity sensor according to claim 5, further comprising a step of forming a piezoresistive element in the silicon layer after the silicon layer forming step. 前記基板の前記犠牲層側の面は、単結晶シリコンで構成されており、
前記犠牲層形成工程の前に、前記基板の前記一方の面側にピエゾ抵抗素子を形成する工程を含む請求項５ないし９のいずれか１項に記載の物理量センサーの製造方法。 The surface on the sacrificial layer side of the substrate is made of single crystal silicon,
The method of manufacturing a physical quantity sensor according to claim 5, further comprising a step of forming a piezoresistive element on the one surface side of the substrate before the sacrificial layer forming step. 前記基板の他方の面をエッチングすることにより、ダイヤフラム部を形成する工程を含む請求項１１に記載の物理量センサーの製造方法。   The method of manufacturing a physical quantity sensor according to claim 11, comprising a step of forming a diaphragm portion by etching the other surface of the substrate. 請求項１ないし４のいずれか１項に記載の物理量センサーを有することを特徴とする圧力センサー。   A pressure sensor comprising the physical quantity sensor according to claim 1. 請求項１ないし４のいずれか１項に記載の物理量センサーを有することを特徴とする高度計。   An altimeter comprising the physical quantity sensor according to any one of claims 1 to 4. 請求項１ないし４のいずれか１項に記載の物理量センサーを有することを特徴とする電子機器。   An electronic apparatus comprising the physical quantity sensor according to claim 1. 請求項１ないし４のいずれか１項に記載の物理量センサーを有することを特徴とする移動体。   A moving body comprising the physical quantity sensor according to claim 1.
JP2014056096A 2014-03-19 2014-03-19 Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body Pending JP2015178999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014056096A JP2015178999A (en) 2014-03-19 2014-03-19 Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014056096A JP2015178999A (en) 2014-03-19 2014-03-19 Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body

Publications (1)

Publication Number Publication Date
JP2015178999A true JP2015178999A (en) 2015-10-08

Family

ID=54263150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014056096A Pending JP2015178999A (en) 2014-03-19 2014-03-19 Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body

Country Status (1)

Country Link
JP (1) JP2015178999A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020060519A (en) * 2018-10-12 2020-04-16 地方独立行政法人大阪産業技術研究所 Strain sensor and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020060519A (en) * 2018-10-12 2020-04-16 地方独立行政法人大阪産業技術研究所 Strain sensor and manufacturing method of the same
JP7103600B2 (en) 2018-10-12 2022-07-20 地方独立行政法人大阪産業技術研究所 Strain sensor and its manufacturing method

Similar Documents

Publication Publication Date Title
US9891125B2 (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus, and moving object
US9631992B2 (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving object
US9683907B2 (en) Physical quantity sensor, altimeter, electronic apparatus, and moving object
US20160138990A1 (en) Electronic Device, Physical Quantity Sensor, Pressure Sensor, Altimeter, Electronic Apparatus, And Moving Object
US20160033347A1 (en) Physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
JP2016102768A (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus and mobile body
US20150217989A1 (en) Mems device, pressure sensor, altimeter, electronic apparatus, and moving object
US9645027B2 (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object
US20150268114A1 (en) Physical quantity sensor, method for manufacturing physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
JP2017166884A (en) Pressure sensor, manufacturing method for pressure sensor, altimeter, electronic apparatus, and movable body
JP2016095284A (en) Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2015143635A (en) Physical quantity sensor, altimeter, electronic apparatus and movable body
US20150268112A1 (en) Physical quantity sensor, altimeter, electronic apparatus, and moving object
US20170248484A1 (en) Pressure sensor, production method for pressure sensor, altimeter, electronic apparatus, and moving object
JP2015118016A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2016099114A (en) Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving body
JP2015178999A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2015179000A (en) Physical amount sensor, altimeter, electronic equipment, and traveling object
JP2015125045A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and movable body
JP2016099302A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving body
JP2015152459A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving body
JP2015152509A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving body
JP2015141107A (en) Physical quantity sensor, manufacturing method of the same, pressure sensor, altimeter, electronic apparatus and movable body
JP2016138794A (en) Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body
JP2017133944A (en) Pressure sensor, manufacturing method of pressure sensor, altimeter, electronic apparatus and moving body

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160628