JP2016136573A - Manufacturing method for lead built-in circuit package - Google Patents

Manufacturing method for lead built-in circuit package Download PDF

Info

Publication number
JP2016136573A
JP2016136573A JP2015011160A JP2015011160A JP2016136573A JP 2016136573 A JP2016136573 A JP 2016136573A JP 2015011160 A JP2015011160 A JP 2015011160A JP 2015011160 A JP2015011160 A JP 2015011160A JP 2016136573 A JP2016136573 A JP 2016136573A
Authority
JP
Japan
Prior art keywords
lead frame
lead
reference mark
resin
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015011160A
Other languages
Japanese (ja)
Other versions
JP6389768B2 (en
Inventor
栄輔 森
Eisuke Mori
栄輔 森
芳雄 藤井
Yoshio Fujii
芳雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2015011160A priority Critical patent/JP6389768B2/en
Publication of JP2016136573A publication Critical patent/JP2016136573A/en
Application granted granted Critical
Publication of JP6389768B2 publication Critical patent/JP6389768B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for cutting a lead in a desired length.SOLUTION: A dicing saw is made to run along dicing lines 100, 200 to dice, and thereby a lead 11 is cut in each predetermined length. Here, by changing the position of the dicing line 200, the length of the lead 11 can arbitrarily be set. By this, the lead 11 for a circuit package is made to have an appropriate length so as to fit to the specification of the circuit package to be formed. At the cutting using a reference mark M as an alignment mark, it is possible to cut on the reference mark M or cut at a position apart from the reference mark M by a predetermined length.SELECTED DRAWING: Figure 4

Description

本発明は、ダイオード装置や抵抗装置等の様な電子部品に適用され、リードフレームを用いるリード内蔵型パッケージの製造方法に関する。   The present invention relates to a method for manufacturing a lead built-in type package using a lead frame, which is applied to an electronic component such as a diode device or a resistor device.

従来から、ダイオードや抵抗等の電子部品（半導体素子等）を電気回路に実装する場合、例えばアキシャルリードタイプパッケージのようにリードがあるタイプのパッケージやチップ抵抗のようにリードがないタイプのパッケージ等が多く使用されている。   Conventionally, when electronic parts (semiconductor elements, etc.) such as diodes and resistors are mounted on an electric circuit, for example, a package with a lead such as an axial lead type package or a package without a lead such as a chip resistor. Is often used.

近年、回路実装技術が向上し、高密度実装品が増えているが、溶接実装においても小型化の要求が強く、例えば半導体素子に溶接時の熱ストレスによるダメージが入らないように、リードを有するタイプの小型パッケージを用いることが要請されている。
また、ダイオードや抵抗等の電子部品自体の仕様範囲も広がり、これに伴い回路パッケージのサイズも大小様々なものが必要になっている。 In recent years, circuit mounting technology has improved and the number of high-density mounting products has increased. However, there is a strong demand for miniaturization in welding mounting, for example, having leads to prevent damage to semiconductor elements due to thermal stress during welding. There is a demand to use a small package of the type.
In addition, the specification range of electronic parts such as diodes and resistors has been expanded, and accordingly, circuit packages of various sizes are required.

ところで、従来、上記ダイオードや抵抗を搭載する回路パッケージとしては、特許文献１、２に示されるように、アキシャルリードタイプが主に用いられるが、このタイプのパッケージを作製する場合は、各仕様によって、ダイオードや抵抗を保護するモールド樹脂を形成するモールド金型とリードを切断する切断金型が必須となるため、製作に大きな投資が必要であった。   Conventionally, as a circuit package on which the diode and the resistor are mounted, an axial lead type is mainly used as shown in Patent Documents 1 and 2, but when producing this type of package, depending on each specification. Since a mold mold for forming a diode or a mold resin for protecting the resistance and a cutting mold for cutting the leads are essential, a large investment was required for production.

また、ダイオードや抵抗等の電子部品の仕様によっては、回路パッケージサイズを柔軟に手配することが求められるが、これらの要求に応えるためには、各仕様に対応したモールド金型、切断金型が必要であり、投資及び製作費用がかかるという問題があった。   In addition, depending on the specifications of electronic components such as diodes and resistors, it is required to arrange the circuit package size flexibly, but in order to meet these requirements, a mold or cutting mold corresponding to each specification is required. There is a problem that it is necessary and requires investment and production costs.

更に、半導体素子では電気回路に実装するためのアウターリードを有するが、このアウターリードの長さは、切断金型の関係で長目に製作されており、個別の電気回路へ接続する際に、不要なリードが発生するという問題もあった。   Furthermore, the semiconductor element has an outer lead for mounting on an electric circuit, but the length of the outer lead is manufactured longer due to the cutting die, and when connecting to an individual electric circuit, There was also a problem that unnecessary leads were generated.

そこで本願出願人は、片面樹脂モールドにより、リードフレームの側面部と回路素子の周囲及びその接続部に樹脂が成形され、リードは仕様に合った適切な長さで切断する方法を開示した（特願２０１４−５２８３５号）。   Therefore, the present applicant has disclosed a method in which resin is molded around the side surface portion of the lead frame and the circuit element and its connection portion by single-sided resin molding, and the lead is cut to an appropriate length according to the specification (special feature). Application 2014-52835).

ところで本願出願人が先に提案した方法は、材料の熱膨張率の違いにより、伸縮や反りが発生してしまい、リードフレームが変形してしまう場合がある。このように変形したリードフレームを後述するような従来方法で切断すると、完成した半導体装置のリードの長さにばらつきが生じてしまう。   By the way, the method previously proposed by the applicant of the present application may cause expansion and contraction or warping due to the difference in the coefficient of thermal expansion of the material, and the lead frame may be deformed. When the lead frame deformed in this way is cut by a conventional method as will be described later, the lead lengths of the completed semiconductor device vary.

従来の切断方法は、次のような方法がある。図７に一般的なリードフレームの一部拡大図である。図７に示すように、１枚のリードフレームは、複数の製品領域（図７では１つの製品領域を示す）に分かれており、それぞれの製品領域を取り囲むように、切断の位置合わせのための基準マークＭが配置されており、この基準マークＭに従い、ダイシングソーを走行させ、個々の回路パッケージに切断する。この種のリードフレームは、例えば特許文献３に記載されている。   Conventional cutting methods include the following methods. FIG. 7 is a partially enlarged view of a general lead frame. As shown in FIG. 7, one lead frame is divided into a plurality of product areas (one product area is shown in FIG. 7), and for cutting alignment so as to surround each product area. A reference mark M is arranged, and the dicing saw is run according to the reference mark M and cut into individual circuit packages. This type of lead frame is described in Patent Document 3, for example.

実開平６−８６３４９号公報Japanese Utility Model Publication No. 6-86349 特開平６−２１２９３号公報JP-A-6-21293 特開平２００６−４９３７２号公報JP 2006-49372 A

本願出願人が先に提案したリード内蔵型回路パッケージの製造工程において、ダイシングソーを走行させる方法で、伸縮や反りが発生したリードフレームを個片化する場合に、製品エリアの周囲に形成された基準マークＭを基準として使用すると、個片化後のリードの長さが所望の長さにならないという問題があった。特に比較的大きなリードフレームでは、その中央部と端部とで、ずれの大きさが異なり、切断後のリードの長さにばらつきが生じてしまうという問題があった。本発明は、これらの問題点を解消し、所望の長さにリードを切断することができる方法を提供することを目的とする。   In the manufacturing process of a circuit package with a built-in lead previously proposed by the applicant of the present application, when a lead frame with expansion and contraction or warpage is separated into pieces by a method of running a dicing saw, it is formed around the product area. When the reference mark M is used as a reference, there is a problem that the length of the lead after singulation does not become a desired length. In particular, in the case of a relatively large lead frame, there is a problem in that the amount of deviation differs between the center portion and the end portion, resulting in variations in the length of the lead after cutting. An object of the present invention is to solve these problems and to provide a method capable of cutting a lead to a desired length.

上記目的を達成するため、本願請求項１に係る発明は、リードフレームの表裏面のいずれかを上面とし、このリードフレームの上面に回路素子が接続される回路パッケージであって、上記リードフレームの上下面を除くリードフレーム側面部と、上記回路素子と、上記回路素子と上記リードフレームとの接続部とを含むリードフレーム下面位置から上面片面にモールド樹脂を形成したリード内蔵型回路パッケージの製造方法において、製品領域に切断の位置合わせのための基準マークを備えたリードフレームを用意し、上記リードフレームの表裏面のいずれかを上面とし、このリードフレームの上面に複数の回路素子を接続し、上記リードフレームの上下面を除くリードフレーム側面部と、上記回路素子と、上記回路素子と上記リードフレームとの接続部とに樹脂が成形されるように、上記リードフレーム下面位置から上側片面を樹脂モールドし、この樹脂モールドされたリードフレームをダイシングにより個片化する工程を含み、上記個片化工程は、樹脂モールド後に上記樹脂から露出する上記基準マークから所定の寸法離れた位置、あるいは上記基準マーク上を切断することを特徴とする。   In order to achieve the above object, an invention according to claim 1 of the present application is a circuit package in which either one of the front and back surfaces of a lead frame is an upper surface and a circuit element is connected to the upper surface of the lead frame, A method of manufacturing a circuit package with a built-in lead in which a mold resin is formed on one surface of the upper surface from the lower surface position of the lead frame including the side surface of the lead frame excluding the upper and lower surfaces, the circuit element, and the connection portion between the circuit element and the lead frame. In the product area, a lead frame provided with a reference mark for alignment of cutting is prepared, and one of the front and back surfaces of the lead frame is an upper surface, and a plurality of circuit elements are connected to the upper surface of the lead frame, Side surfaces of the lead frame excluding the upper and lower surfaces of the lead frame, the circuit element, the circuit element, and the lead frame A step of resin-molding the upper side of the lead frame from the lower surface position of the lead frame so that the resin is molded to the connecting portion, and dividing the resin-molded lead frame by dicing. Is characterized by cutting a position away from the reference mark exposed from the resin after resin molding by a predetermined dimension or on the reference mark.

本願請求項２に係る発明は、請求項１記載のリード内蔵型回路パッケージの製造方法において、上記基準マークは、上記リードフレームの上記上面側から検出可能に配置され、上記基準マークから所定の寸法離れた位置、あるいは上記基準マーク上を切断することを特徴とする。   The invention according to claim 2 of the present application is the method of manufacturing a lead built-in circuit package according to claim 1, wherein the reference mark is disposed so as to be detectable from the upper surface side of the lead frame, and has a predetermined dimension from the reference mark. It is characterized in that it cuts at a remote position or on the reference mark.

本願請求項３に係る発明は、請求項１記載のリード内蔵型回路パッケージの製造方法において、前記リードフレームはダイパッドを備えるとともに上記ダイパッドに上記基準マークを備え、上記基準マークは、上記リードフレームの上記下面側から検出可能に配置され、上記基準マークから所定の寸法離れた位置を切断し、個片化することを特徴とする。   The invention according to claim 3 of the present application is the method of manufacturing a lead built-in circuit package according to claim 1, wherein the lead frame includes a die pad and the die pad includes the reference mark, and the reference mark includes the lead frame. It is arranged so that it can be detected from the lower surface side, and a position separated from the reference mark by a predetermined dimension is cut into individual pieces.

本発明によれば、モールド樹脂は片面側のモールド金型のみで製作することができ、またリードの長さはダイシングによって、正確にかつ自由に変更できるため、従来のように、１パッケージ毎に上下のモールド金型と切断金型を用意する必要がなく、かつ仕様に応じてパッケージサイズを簡易に変更でき、初期投資及び製作費用を大幅に抑えることが可能となるという効果がある。   According to the present invention, the mold resin can be manufactured only with a mold on one side, and the length of the lead can be accurately and freely changed by dicing. It is not necessary to prepare upper and lower mold dies and cutting dies, and the package size can be easily changed according to the specifications, so that the initial investment and production costs can be greatly reduced.

特に本発明の製造方法は、リードフレームの製品領域に位置あわせのための基準マークを付すだけで良く、製作費用の増加を招くことがない。さらに、従来のリードフレームでは製品エリア間に、スリットや位置あわせのための基準マークを設けて、リードフレームの変形や位置ずれを防止する必要があったが、本発明では、リードフレームが変形しても、個片化の位置合わせは製品領域の基準マークを使用して調整可能であるため、スリット等を形成してた領域を製品エリアとして使用することも可能となり、製造コストを低減することができる。   In particular, the manufacturing method of the present invention only needs to attach a reference mark for alignment to the product area of the lead frame, and does not increase the manufacturing cost. Furthermore, in the conventional lead frame, it was necessary to provide slits and reference marks for alignment between product areas to prevent the lead frame from being deformed or displaced. In the present invention, the lead frame is deformed. However, since the positioning of the singulation can be adjusted using the reference mark of the product area, it is possible to use the area where slits etc. are formed as the product area, thus reducing the manufacturing cost. Can do.

本発明の第１の実施例の説明図である。It is explanatory drawing of the 1st Example of this invention. 本発明の第１の実施例の説明図である。It is explanatory drawing of the 1st Example of this invention. 本発明の第１の実施例の説明図である。It is explanatory drawing of the 1st Example of this invention. 本発明の第１の実施例の説明図である。It is explanatory drawing of the 1st Example of this invention. 本発明の第２の実施例の説明図である。It is explanatory drawing of the 2nd Example of this invention. 本発明の第２の実施例の説明図である。It is explanatory drawing of the 2nd Example of this invention. 従来のリードフレームの一部拡大図である。It is a partially enlarged view of a conventional lead frame.

本発明のリード内蔵型回路パッケージの製造方法は、本願出願人が先に開示した方法と使用するリードフレームの形状が相違する。即ち、本発明に使用するリードフレームは、製品エリアであって、樹脂封止工程で樹脂封止されず表面に露出される領域に、切断の位置合わせのための基準マークを備える構成とする。そして、この基準マークを切断の際のアライメントマークとして使用して切断することで、リードを所定の長さに精度よく形成することができる構成となる。以下、本発明の実施例について説明する。   The method for manufacturing a circuit package with a built-in lead according to the present invention differs from the method previously disclosed by the applicant of the present application in the shape of the lead frame used. In other words, the lead frame used in the present invention has a configuration in which a reference mark for alignment of cutting is provided in a product area, which is exposed to the surface without being resin-sealed in the resin-sealing process. Then, by using the reference mark as an alignment mark at the time of cutting, the lead can be accurately formed to a predetermined length. Examples of the present invention will be described below.

図１は、本発明に使用するリードフレーム１０の一例である。このリードリードフレーム１０は、複数の回路パッケージを製作するために複数組のリードを集合配置させた集合リードフレームで、端子部１２を有する複数組のリード１１が形成されている。そして、リードの切断領域となる位置に基準マークＭが形成されている。この基準マークＭは、リードを切断する際、アライメントマークとなるので、リード切断工程で上面となる位置に形成されるのが好ましい。なお、基準マークは、凹状あるいは貫通孔とすることで検出可能とすることができる。   FIG. 1 is an example of a lead frame 10 used in the present invention. The lead lead frame 10 is a collective lead frame in which a plurality of sets of leads are arranged together to produce a plurality of circuit packages, and a plurality of sets of leads 11 having terminal portions 12 are formed. A reference mark M is formed at a position to be a lead cutting area. Since the reference mark M becomes an alignment mark when cutting the lead, it is preferable that the reference mark M be formed at a position that becomes the upper surface in the lead cutting step. The reference mark can be detected by making it concave or through-hole.

次に図２に示すように、リード１１の端子部１２と回路素子１３を接続する。図２に示す実施例では、回路素子１３上に形成されているバンプ電極１４がリード端部１２に接続されている。リードフレーム１０上に複数の回路素子１３を実装した後、上側モールド金型により片面樹脂モールドを行い、リード１１の上下面を除いた隣接するリード間（リードフレーム側面部）、回路素子１３の周囲、そして回路素子１３とリード端部１２との接続部をモールド樹脂１５で封止する。封止後の平面図を図３に示す。図３に示すように、隣接するリード１１間（リードフレーム側面部）に、リード１１の厚さと同等の厚さの樹脂１５Ｌが形成される。   Next, as shown in FIG. 2, the terminal portion 12 of the lead 11 and the circuit element 13 are connected. In the embodiment shown in FIG. 2, the bump electrode 14 formed on the circuit element 13 is connected to the lead end portion 12. After mounting a plurality of circuit elements 13 on the lead frame 10, one-side resin molding is performed using an upper mold, and between adjacent leads excluding the top and bottom surfaces of the leads 11 (side surfaces of the lead frame), around the circuit elements 13 Then, the connection portion between the circuit element 13 and the lead end portion 12 is sealed with a mold resin 15. A plan view after sealing is shown in FIG. As shown in FIG. 3, a resin 15 </ b> L having a thickness equivalent to the thickness of the leads 11 is formed between the adjacent leads 11 (side surfaces of the lead frame).

その後、図４に示すダイシングライン１００、２００に沿ってダイシングソーを走行させ、個片化を行うことで、リード１１が所定の長さで切断される。ここで、このダイシングライン２００の位置を変えることにより、リード１１の長さを任意に設定することが可能となる。これにより、回路パッケージのリード１１を形成する回路パッケージの仕様に合わせて適切な長さにすることが可能となる。本発明は、リード１１上に形成されている基準マークＭをアライメントマークとして使用して切断を行うため、リードフレーム１０の全域にわたり、適宜位置合わせを行いながら、所定の位置でリード１１を切断することが可能となる。   Thereafter, the dicing saw is run along the dicing lines 100 and 200 shown in FIG. 4 and separated into individual pieces, whereby the lead 11 is cut to a predetermined length. Here, the length of the lead 11 can be arbitrarily set by changing the position of the dicing line 200. Thereby, it becomes possible to make it suitable length according to the specification of the circuit package which forms the lead 11 of a circuit package. In the present invention, since the reference mark M formed on the lead 11 is used as an alignment mark for cutting, the lead 11 is cut at a predetermined position while appropriately aligning the entire area of the lead frame 10. It becomes possible.

基準マークＭをアライメントマークとして使用して切断する場合、基準マークＭ上を切断しても良いし、基準マークＭから所定の寸法だけ離れた位置で切断しても良い。また、図４に示すように、基準マークＭの一部を切断するようにしても良い。なお、ダイシングライン１００の位置の切断は、リード１１の無い部分の切断となるため、基準マークＭをアライメントマークとして使用した精密な切断を要しないが、基準マークＭをアライメントマークとして使用する際には、ダイシングライン１００を切断する際には、基準マークＭが検出可能な状態とすることが必要である。   When cutting using the reference mark M as an alignment mark, the reference mark M may be cut or may be cut at a position away from the reference mark M by a predetermined dimension. Further, as shown in FIG. 4, a part of the reference mark M may be cut. In addition, since the cutting of the position of the dicing line 100 is a cutting of the portion where the lead 11 is not present, precise cutting using the reference mark M as an alignment mark is not required, but when the reference mark M is used as an alignment mark. When the dicing line 100 is cut, it is necessary to make the reference mark M detectable.

なお、本発明の基準マークＭは、上記実施例に示すような円形に限定されない。また、上記実施例ではすべてのリード上に基準マークＭを付した場合について説明したが、位置合わせのために必要な範囲で一部を除くことも可能である。   The reference mark M of the present invention is not limited to a circle as shown in the above embodiment. In the above-described embodiment, the case where the reference marks M are attached to all the leads has been described. However, a part of the leads can be removed within a range necessary for alignment.

次に第２の実施例について説明する。図５はダイパッド１６に基準マークＭを備えたリードフレームに回路素子を実装し、樹脂モールドを用いて樹脂封止した状態で、リードフレームの下面側からみた平面図を示している。図５に示すように、本実施例の基準マークＭは、封止樹脂から露出するダイパッド１６上に形成されている。第１の実施例同様、各リード１１間には、リード１１の厚さと同等の厚さの樹脂１５Ｌが形成されている。   Next, a second embodiment will be described. FIG. 5 is a plan view seen from the lower surface side of the lead frame in a state in which circuit elements are mounted on a lead frame having the reference mark M on the die pad 16 and resin-sealed using a resin mold. As shown in FIG. 5, the reference mark M of this embodiment is formed on the die pad 16 exposed from the sealing resin. As in the first embodiment, a resin 15L having a thickness equivalent to the thickness of the leads 11 is formed between the leads 11.

また図５に示すリードフレームは、ダイパッド１６を挟んで、４本のリード１１が形成されており、図示しない回路素子と各リード１１は、ワイヤボンディングにより接続が形成されるのが一般的である。   In the lead frame shown in FIG. 5, four leads 11 are formed with a die pad 16 in between, and a circuit element (not shown) and each lead 11 are generally connected by wire bonding. .

図６は、切断工程の説明図である。基準マークＭをアライメントマークとして使用して、リードフレーム全域にわたり、適宜位置合わせを行いながら、ダイシングライン１００、２００の位置をダイシングソーを走行させ、個片化を行うことで、リード１１が所定の長さで切断される。なお、ダイパッド１６の裏面側に基準マークＭを形成する場合、リードの切断工程では基準マークＭが形成された面を表面にして切断する必要があるので、突出する樹脂封止部を下面にして切断する必要がある。   FIG. 6 is an explanatory diagram of the cutting process. Using the fiducial mark M as an alignment mark, the dicing saw 100 and 200 are moved along the positions of the dicing lines 100 and 200 while being properly aligned over the entire lead frame, and the lead 11 becomes a predetermined piece. Cut by length. When the reference mark M is formed on the back surface side of the die pad 16, it is necessary to cut with the surface on which the reference mark M is formed in the lead cutting step, so that the protruding resin sealing portion is the bottom surface. Need to cut.

本実施例においても、基準マークＭは円形に限定されない。また、すべてのダイパッドの基準マークＭを付す必要な無いが、図６に示すような複数のリードを備える構成のリードフレームでは、この基準マークＭを所定のリード（例えば１ピン）を示す識別マークとして使用することも可能である。   Also in the present embodiment, the reference mark M is not limited to a circle. Further, although it is not necessary to attach the reference marks M for all the die pads, in a lead frame having a plurality of leads as shown in FIG. 6, this reference mark M is an identification mark indicating a predetermined lead (for example, 1 pin). It can also be used.

さらにまた本実施例のように裏面側から切断する場合、上記実施例１で説明したように、リードに形成する基準マークＭを裏面側から識別可能とし、基準マークＭをアライメントマークとして使用し切断しても良いことは言うまでもない。   Further, when cutting from the back side as in the present embodiment, as described in the first embodiment, the reference mark M formed on the lead can be identified from the back side, and the reference mark M is used as an alignment mark for cutting. Needless to say, you can.

１０：リードフレーム、１１：リード、１２：リード端部、１３：回路素子、１４：バンプ電極、１５：モールド樹脂、１５Ｌ：樹脂、１６：ダイパッド、１００、２００：ダイシングライン 10: lead frame, 11: lead, 12: lead end, 13: circuit element, 14: bump electrode, 15: mold resin, 15L: resin, 16: die pad, 100, 200: dicing line

Claims (3)

リードフレームの表裏面のいずれかを上面とし、このリードフレームの上面に回路素子が接続される回路パッケージであって、上記リードフレームの上下面を除くリードフレーム側面部と、上記回路素子と、上記回路素子と上記リードフレームとの接続部とを含むリードフレーム下面位置から上面片面にモールド樹脂を形成したリード内蔵型回路パッケージの製造方法において、
製品領域に切断の位置合わせのための基準マークを備えたリードフレームを用意し、
上記リードフレームの表裏面のいずれかを上面とし、このリードフレームの上面に複数の回路素子を接続し、
上記リードフレームの上下面を除くリードフレーム側面部と、上記回路素子と、上記回路素子と上記リードフレームとの接続部とに樹脂が成形されるように、上記リードフレーム下面位置から上側片面を樹脂モールドし、
この樹脂モールドされたリードフレームをダイシングにより個片化する工程を含み、
上記個片化工程は、樹脂モールド後に上記樹脂から露出する上記基準マークから所定の寸法離れた位置、あるいは上記基準マーク上を切断することを特徴とするリード内蔵型回路パッケージの製造方法。 A circuit package in which a circuit element is connected to the upper surface of the lead frame with either the front or back surface of the lead frame as an upper surface, the side surface of the lead frame excluding the upper and lower surfaces of the lead frame, the circuit element, In a method of manufacturing a lead built-in circuit package in which a mold resin is formed on one surface of the upper surface from the position of the lower surface of the lead frame including a connection portion between the circuit element and the lead frame,
Prepare a lead frame with reference marks for cutting alignment in the product area,
One of the front and back surfaces of the lead frame is an upper surface, and a plurality of circuit elements are connected to the upper surface of the lead frame,
Resin the upper side from the position of the lower surface of the lead frame so that the resin is formed on the side surface of the lead frame excluding the upper and lower surfaces of the lead frame, the circuit element, and the connecting portion of the circuit element and the lead frame. Mold,
Including a step of dicing the resin-molded lead frame by dicing,
The method for producing a circuit package with a built-in lead, wherein the singulation step is performed by cutting a position away from the reference mark exposed from the resin after resin molding by a predetermined dimension or on the reference mark. 請求項１記載のリード内蔵型回路パッケージの製造方法において、上記基準マークは、上記リードフレームの上記上面側から検出可能に配置され、上記基準マークから所定の寸法離れた位置、あるいは上記基準マーク上を切断することを特徴とするリード内蔵型回路パッケージの製造方法。   2. The method of manufacturing a circuit package with a built-in lead according to claim 1, wherein the reference mark is disposed so as to be detectable from the upper surface side of the lead frame, and is located at a position away from the reference mark by a predetermined dimension or on the reference mark. A method of manufacturing a circuit package with a built-in lead, characterized in that: 請求項１記載のリード内蔵型回路パッケージの製造方法において、
前記リードフレームはダイパッドを備えるとともに上記ダイパッドに上記基準マークを備え、上記基準マークは、上記リードフレームの上記下面側から検出可能に配置され、上記基準マークから所定の寸法離れた位置を切断し、個片化することを特徴とするリード内蔵型回路パッケージの製造方法。 In the manufacturing method of the circuit package with a built-in lead according to claim 1,
The lead frame includes a die pad and the reference mark on the die pad, the reference mark is disposed so as to be detectable from the lower surface side of the lead frame, and cuts a position away from the reference mark by a predetermined dimension, A method of manufacturing a circuit package with a built-in lead, characterized by being separated into pieces.
JP2015011160A 2015-01-23 2015-01-23 Manufacturing method of circuit package with built-in lead Active JP6389768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015011160A JP6389768B2 (en) 2015-01-23 2015-01-23 Manufacturing method of circuit package with built-in lead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015011160A JP6389768B2 (en) 2015-01-23 2015-01-23 Manufacturing method of circuit package with built-in lead

Publications (2)

Publication Number Publication Date
JP2016136573A true JP2016136573A (en) 2016-07-28
JP6389768B2 JP6389768B2 (en) 2018-09-12

Family

ID=56512178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015011160A Active JP6389768B2 (en) 2015-01-23 2015-01-23 Manufacturing method of circuit package with built-in lead

Country Status (1)

Country Link
JP (1) JP6389768B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326561A (en) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp Lead frame
JPH05304237A (en) * 1992-04-28 1993-11-16 Rohm Co Ltd Lead frame, semiconductor device and fabrication thereof
JP2001028420A (en) * 1999-07-14 2001-01-30 Hitachi Ltd Semiconductor device and manufacture thereof
JP2002231872A (en) * 2001-02-02 2002-08-16 Mitsui High Tec Inc Lead frame
JP2009055015A (en) * 2007-07-31 2009-03-12 Seiko Epson Corp Substrate and its production process, semiconductor device and its manufacturing process
JP2012114115A (en) * 2010-11-19 2012-06-14 Mitsui High Tec Inc Lead frame and manufacturing method of semiconductor device using the lead frame
JP2014022582A (en) * 2012-07-19 2014-02-03 Hitachi Maxell Ltd Semiconductor device manufacturing method and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326561A (en) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp Lead frame
JPH05304237A (en) * 1992-04-28 1993-11-16 Rohm Co Ltd Lead frame, semiconductor device and fabrication thereof
JP2001028420A (en) * 1999-07-14 2001-01-30 Hitachi Ltd Semiconductor device and manufacture thereof
JP2002231872A (en) * 2001-02-02 2002-08-16 Mitsui High Tec Inc Lead frame
JP2009055015A (en) * 2007-07-31 2009-03-12 Seiko Epson Corp Substrate and its production process, semiconductor device and its manufacturing process
JP2012114115A (en) * 2010-11-19 2012-06-14 Mitsui High Tec Inc Lead frame and manufacturing method of semiconductor device using the lead frame
JP2014022582A (en) * 2012-07-19 2014-02-03 Hitachi Maxell Ltd Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JP6389768B2 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
CN102593015B (en) The manufacture method of semiconductor device
US20160056097A1 (en) Semiconductor device with inspectable solder joints
CN101355042B (en) Thin plastic leadless package with exposed metal die paddle
CN102569101B (en) Outer pin-free packaging structure and manufacturing method thereof
EP3440697B1 (en) Flat no-leads package with improved contact leads
JPH10284525A (en) Method for producing semiconductor device
US11735435B2 (en) Quad flat no lead package and method of making
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
US10181435B2 (en) Lead frame assembly
US8859338B2 (en) Method of manufacturing a semiconductor device and semiconductor device
JP2011142337A (en) Method of manufacturing semiconductor device
JP5264677B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP6389768B2 (en) Manufacturing method of circuit package with built-in lead
CN104681528A (en) Method and apparatus for stopping resin bleed and mold flash on integrated circit lead finishes
US20140291822A1 (en) Integrated circuit package
JP3144633U (en) Lead frame and semiconductor device
JP2011077092A (en) Lead frame, and method of manufacturing semiconductor device using the same
US10381293B2 (en) Integrated circuit package having an IC die between top and bottom leadframes
CN103608918A (en) Lead frame strip for reduced mold sticking during degating
JP2008182060A (en) Manufacturing method of semiconductor device
US8736038B2 (en) Lead frame having increased stability due to reinforced die pads and packaging method using such lead frame
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
CN102148168A (en) Method for manufacturing semiconductor package with improved standoff
CN100394569C (en) Method for preventing overflow of glue of package element
JP2009049072A (en) Lead frame, semiconductor apparatus, method for manufacturing lead frame and semiconductor apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6389768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250