JP2012114115A - Lead frame and manufacturing method of semiconductor device using the lead frame - Google Patents

Lead frame and manufacturing method of semiconductor device using the lead frame Download PDF

Info

Publication number
JP2012114115A
JP2012114115A JP2010259314A JP2010259314A JP2012114115A JP 2012114115 A JP2012114115 A JP 2012114115A JP 2010259314 A JP2010259314 A JP 2010259314A JP 2010259314 A JP2010259314 A JP 2010259314A JP 2012114115 A JP2012114115 A JP 2012114115A
Authority
JP
Japan
Prior art keywords
lead frame
cover sheet
semiconductor device
manufacturing
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010259314A
Other languages
Japanese (ja)
Other versions
JP5701579B2 (en
Inventor
Takahiro Ishibashi
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2010259314A priority Critical patent/JP5701579B2/en
Publication of JP2012114115A publication Critical patent/JP2012114115A/en
Application granted granted Critical
Publication of JP5701579B2 publication Critical patent/JP5701579B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame in which check marks for checking a position where a cover sheet is applied to a lead frame are provided, and to provide a manufacturing method of a semiconductor device using the lead frame.SOLUTION: A unit lead frame 15 includes an element mounting part 12 at a center part thereof and conductor connection terminals 13, in which terminal parts 21, 21a are formed on front and back surfaces, around the element mounting part 12. The multiple unit lead frames 15 are disposed either horizontally or vertically or both horizontally and vertically. When the resin is sealed, a cover sheet 28 for resin leakage prevention is applied to the lead frame 10 from the rear surface. Check marks 30, which check positions of edge lines of the applied cover sheet 28, are provided on the rear surface of the lead frame 10.

Description

本発明は、半導体装置の製造に用いられるリードフレームとそのリードフレームを用いた半導体装置の製造方法に関する。 The present invention relates to a lead frame used for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the lead frame.

ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄ）パッケージ等のＭＡＰモールド（一括モールド）により製造される半導体装置においては、リードフレームに搭載された半導体素子等を樹脂封止する際、その樹脂が半導体素子の搭載面（表面）の反対側に漏れるのを防ぐ必要があり、その具体的な方法が例えば特許文献１に記載されている。
特許文献１では、リードフレームの裏面（実装面）にカバーシート（テープ）を貼着することにより樹脂封止を行う際に樹脂がリードフレームの裏面に付着するのを防止している。 In a semiconductor device manufactured by a MAP mold (collective mold) such as a QFN (Quad Flat Non-Lead) package, when the semiconductor element mounted on the lead frame is sealed with resin, the resin is mounted on the semiconductor element mounting surface. It is necessary to prevent leakage to the opposite side of the (surface), and a specific method thereof is described in Patent Document 1, for example.
In Patent Document 1, a cover sheet (tape) is attached to the back surface (mounting surface) of the lead frame to prevent the resin from adhering to the back surface of the lead frame when resin sealing is performed.

特開２０１０−１０６３４号公報JP 2010-10634 A

樹脂漏れを防ぐカバーシートが所定位置からずれてリードフレームの裏面に貼り付けられている場合、樹脂の付着を防ぐべき箇所に樹脂が達する恐れがあるため、カバーシートを貼り付けた後、樹脂封止を行う前にカバーシートが所定位置に貼り付けられているのを確認する必要がある。この確認作業に時間を要すると半導体装置の製造リードタイムの短縮化を妨げることになる。
しかしながら、特許文献１には、カバーシートの貼り付け位置を短時間で確認するための方法について開示がない。 If the cover sheet that prevents resin leakage is attached to the back surface of the lead frame with a shift from the specified position, the resin may reach the location where resin adhesion should be prevented. It is necessary to confirm that the cover sheet is stuck at a predetermined position before stopping. If this confirmation operation takes time, shortening of the semiconductor device manufacturing lead time is hindered.
However, Patent Document 1 does not disclose a method for confirming the attaching position of the cover sheet in a short time.

また、この確認作業が正確になされない場合には、製造された半導体装置に不良品率が高くなり、歩留まり率が低下することになるが、特許文献１には、カバーシートの貼り付け位置を正確に確認すための方法についても記載がない。
従って、カバーシートの貼り付け位置の確認を短時間でかつ正確に行うための技術が必要であった。
本発明は、かかる事情に鑑みてなされるもので、リードフレームにカバーシートが貼付された位置を確認するための確認マークを設けたリードフレームと、それを用いた半導体装置の製造方法を提供することを目的とする。 In addition, when this confirmation work is not performed accurately, the defective product rate in the manufactured semiconductor device is increased and the yield rate is decreased. There is no description about the method for confirming correctly.
Therefore, a technique for accurately confirming the cover sheet attaching position in a short time is required.
The present invention has been made in view of such circumstances, and provides a lead frame provided with a confirmation mark for confirming a position where a cover sheet is attached to the lead frame, and a method of manufacturing a semiconductor device using the lead frame. For the purpose.

前記目的に沿う第１の発明に係るリードフレームは、中央に素子搭載部を、表裏に端子部が形成された導体接続端子を前記素子搭載部の周囲に備える単位リードフレームが、縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシートが貼着されるリードフレームであって、該リードフレームの裏面には、貼着された前記カバーシートの縁線の位置を確認する確認マークが設けられている。 The lead frame according to the first invention that meets the above-mentioned object is a unit lead frame that includes a conductor connecting terminal having a device mounting portion at the center and a terminal portion formed on the front and back around the device mounting portion. A lead frame that is arranged in a plurality of lengths and widths, and a resin sheet for preventing resin leakage is adhered from the back surface at the time of resin sealing, and on the back surface of the lead frame, the edge line of the cover sheet is adhered. A confirmation mark for confirming the position is provided.

第１の発明に係るリードフレームにおいて、該リードフレームは矩形状、前記カバーシートは該リードフレームより幅狭の矩形状であって、前記確認マークは、前記カバーシートの対向する縁線と交差する位置に設けられているのが好ましい。 In the lead frame according to the first aspect of the present invention, the lead frame is rectangular, the cover sheet is rectangular with a narrower width than the lead frame, and the confirmation mark intersects an opposing edge line of the cover sheet. It is preferable to be provided at a position.

第１の発明に係るリードフレームにおいて、４つの角部に前記確認マークを有することができる。 In the lead frame according to the first aspect of the present invention, the confirmation mark can be provided at four corners.

第１の発明に係るリードフレームにおいて、前記確認マークは複数あって、該複数の確認マークの全部又は一部は、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねることができる。 In the lead frame according to the first aspect, there are a plurality of the confirmation marks, and all or a part of the plurality of confirmation marks may also serve as a mark indicating a cutting position when the semiconductor device is manufactured by singulation. it can.

第１の発明に係るリードフレームにおいて、前記確認マークは窪み又は貫通孔であるのが好ましい。 In the lead frame according to the first invention, the confirmation mark is preferably a depression or a through hole.

前記目的に沿う第２の発明に係る半導体装置の製造方法は、第１の発明に係るリードフレームを用いて製造する半導体装置の製造方法において、前記リードフレームの裏面に前記カバーシートを貼着し、該リードフレームに貼着された該カバーシートの位置が正規位置であることを前記確認マークによって検知した後に、前記素子搭載部に搭載された半導体素子を樹脂封止する。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the second aspect of the present invention, wherein the cover sheet is attached to the back surface of the lead frame. Then, after detecting that the position of the cover sheet attached to the lead frame is a normal position by the confirmation mark, the semiconductor element mounted on the element mounting portion is resin-sealed.

第１の発明に係るリードフレームは、裏面に、貼着されたカバーシートの縁線の位置を確認する確認マークが設けられているので、カバーシートが正規位置（貼付目標領域）に貼り付けられているか否かを容易かつ確実に確認することができる。 Since the lead frame according to the first invention is provided with a confirmation mark on the back surface for confirming the position of the edge line of the adhered cover sheet, the cover sheet is adhered to the normal position (adhesion target area). It is possible to easily and reliably confirm whether or not

第１の発明に係るリードフレームにおいて、リードフレームが矩形状、カバーシートがリードフレームより幅狭の矩形状であって、確認マークが、カバーシートの対向する縁線と交差する位置に設けられている場合には、カバーシートが正規位置に貼り付けられていることを容易に確認でき、カバーシートの貼着位置を確認する作業の短縮化を図ることが可能である。 In the lead frame according to the first aspect, the lead frame is rectangular, the cover sheet is rectangular narrower than the lead frame, and the confirmation mark is provided at a position intersecting the opposing edge line of the cover sheet. If it is, it can be easily confirmed that the cover sheet is stuck at the regular position, and the work for confirming the sticking position of the cover sheet can be shortened.

第１の発明に係るリードフレームにおいて、４つの角部に確認マークを有する場合、リードフレームの４つの角部を視認することで、カバーシートの貼着位置を効率的に確認することができる。 In the lead frame according to the first aspect of the present invention, when the confirmation mark is provided at the four corners, the attachment position of the cover sheet can be efficiently confirmed by visually recognizing the four corners of the lead frame.

第１の発明に係るリードフレームにおいて、確認マークが複数あって、複数の確認マークの全部又は一部が、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねる場合には、個片化処理を行う際、確認マークを目印に切断位置を正確に検知することできる。 In the lead frame according to the first invention, when there are a plurality of confirmation marks and all or a part of the plurality of confirmation marks also serves as a mark indicating a cutting position when manufacturing a semiconductor device by singulation, When performing the singulation processing, it is possible to accurately detect the cutting position using the confirmation mark as a mark.

第１の発明に係るリードフレームにおいて、確認マークが窪み又は貫通孔の場合、リードフレームの製造工程で通常行われるエッチング加工やプレス加工により確認マークを形成することができ、確認マークを形成するためのリードフレームの製造ラインの大幅な設計変更を回避できる。 In the lead frame according to the first aspect, when the confirmation mark is a depression or a through hole, the confirmation mark can be formed by etching or pressing usually performed in the lead frame manufacturing process. The major design change of the lead frame manufacturing line can be avoided.

第２の発明に係る半導体装置の製造方法は、リードフレームの裏面に貼着されたカバーシートの位置が正規位置であることを確認マークによって検知した後に、素子搭載部に搭載された半導体素子を樹脂封止するので、カバーシートが正規位置に配置されていない場合には樹脂封止を行うことなく、カバーシートの貼り直し等の対処が可能となり、不良品の半導体装置の生産を抑制して歩留まり率の向上を図ることができる。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: detecting a semiconductor mark mounted on an element mounting portion after detecting that a position of a cover sheet attached to the back surface of a lead frame is a normal position by a confirmation mark; Since resin sealing is used, if the cover sheet is not placed in the proper position, it is possible to cope with re-attachment of the cover sheet without performing resin sealing, thereby suppressing the production of defective semiconductor devices. The yield rate can be improved.

（Ａ）、（Ｂ）は、それぞれ本発明の第１の実施の形態に係るリードフレームの説明図である。(A), (B) is explanatory drawing of the lead frame which concerns on the 1st Embodiment of this invention, respectively. （Ａ）、（Ｂ）は、それぞれ図１のＸ−Ｘ’矢視断面図及びリードフレームの変形例の断面図である。(A), (B) is the X-X 'arrow sectional drawing of FIG. 1, and sectional drawing of the modification of a lead frame, respectively. （Ａ）は単位リードフレームを示す底面図であり、（Ｂ）は本図（Ａ）のＹ−Ｙ’矢視端面図である。(A) is a bottom view showing a unit lead frame, and (B) is an end view taken along the arrow line Y-Y ′ in FIG. （Ａ）〜（Ｄ）は本発明の第１の実施の形態に係る半導体装置の製造方法を示す説明図である。(A)-(D) are explanatory drawings which show the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. （Ａ）、（Ｂ）は、それぞれ本発明の第２の実施の形態に係るリードフレームの説明図である。(A), (B) is explanatory drawing of the lead frame which concerns on the 2nd Embodiment of this invention, respectively.

続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図１（Ａ）、（Ｂ）、図２（Ａ）、図３（Ａ）、（Ｂ）、図４（Ｄ）に示すように、本発明の第１の実施の形態に係るリードフレーム１０は、半導体装置４０を製造するために用いられ、半導体素子１１が搭載される素子搭載部１２を中央に、導体接続端子１３を素子搭載部１２の周囲に備える単位リードフレーム１５が縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシート２８が貼着される。
以下、これらについて詳細に説明する。 Next, embodiments of the present invention will be described with reference to the accompanying drawings for understanding of the present invention.
As shown in FIGS. 1 (A), 1 (B), 2 (A), 3 (A), 3 (B), and 4 (D), the lead frame 10 according to the first embodiment of the present invention. Is used to manufacture the semiconductor device 40, and the unit lead frame 15 having the element mounting portion 12 on which the semiconductor element 11 is mounted in the center and the conductor connecting terminal 13 around the element mounting portion 12 is vertically, horizontally or A plurality of sheets are arranged vertically and horizontally, and at the time of resin sealing, a cover sheet 28 for preventing resin leakage is stuck from the back surface.
Hereinafter, these will be described in detail.

リードフレーム１０は、図１（Ａ）、（Ｂ）、図３（Ａ）、図４（Ａ）に示すように、銅又は銅合金もしくは鉄ニッケル合金を素材とする板状のリードフレーム材１４にエッチング加工等が施されて形成される。
リードフレーム１０は、半導体素子１１がそれぞれ搭載される複数の単位リードフレーム１５が多列又は単列に配置されて構成されるフレーム群１６を単数又は複数有し、各フレーム群１６の周囲には中枠１７が設けられている。
なお、図１（Ａ）、（Ｂ）には、単位リードフレーム１５を多列に配置した例を記載しているが、単位リードフレーム１５は単列に配置されていてもよい。 As shown in FIGS. 1A, 1B, 3A, and 4A, the lead frame 10 is a plate-like lead frame material 14 made of copper, a copper alloy, or an iron nickel alloy. Is formed by etching or the like.
The lead frame 10 has one or a plurality of frame groups 16 configured by arranging a plurality of unit lead frames 15 on which the semiconductor elements 11 are respectively mounted in a multi-row or a single row. An intermediate frame 17 is provided.
1A and 1B show an example in which the unit lead frames 15 are arranged in multiple rows, but the unit lead frames 15 may be arranged in a single row.

リードフレーム１０の形状は、矩形（「矩形」は正方形を含む、以下同じ）のリードフレーム材１４の４隅を面取りした矩形（本実施の形態では長方形）状である。
フレーム群１６の周囲に設けられた中枠１７は、リードフレーム１０の長手方向に沿って一列に並んでいる。一列に並んだ中枠１７の周囲に設けられたリードフレーム１０の外枠１８には、リードフレーム１０の長手方向に沿う直線部にリードフレーム１０の位置決めを行うために用いられる複数のパイロット孔１９が設けられている。 The shape of the lead frame 10 is a rectangle (in this embodiment, a rectangle) in which four corners of a lead frame material 14 of a rectangle (“rectangle” includes a square, the same applies hereinafter) are chamfered.
The middle frames 17 provided around the frame group 16 are arranged in a line along the longitudinal direction of the lead frame 10. A plurality of pilot holes 19 used for positioning the lead frame 10 in a linear portion along the longitudinal direction of the lead frame 10 are formed in the outer frame 18 of the lead frame 10 provided around the middle frame 17 arranged in a line. Is provided.

各単位リードフレーム１５には、図３（Ａ）、（Ｂ）に示すように、中央に半導体素子１１が搭載される素子搭載部１２が設けられ、素子搭載部１２の周囲には素子搭載部１２と間隔を有して配置された複数の導体接続端子１３が設けられている。
導体接続端子１３の表裏にはそれぞれめっき層からなる端子部２１、２１ａが形成され、導体接続端子１３は、図４（Ｄ）に示す半導体装置４０において、表面側の端子部２１に接触するボンディングワイヤ２２を介して半導体素子１１に電気接続される。
なお、図２（Ａ）がリードフレーム１０の裏面を上側にして描かれているのに対し、図３（Ｂ）及び図４（Ａ）〜（Ｄ）はリードフレーム１０、リードフレーム材１４及び半導体装置４０の裏面を下側にして描かれている。 As shown in FIGS. 3A and 3B, each unit lead frame 15 is provided with an element mounting portion 12 in which the semiconductor element 11 is mounted at the center, and around the element mounting portion 12, an element mounting portion is provided. A plurality of conductor connection terminals 13 are provided so as to be spaced apart from each other.
Terminal portions 21 and 21a each made of a plating layer are formed on the front and back of the conductor connection terminal 13, and the conductor connection terminal 13 is bonded to the surface side terminal portion 21 in the semiconductor device 40 shown in FIG. Electrical connection is made to the semiconductor element 11 via the wire 22.
2A is drawn with the back surface of the lead frame 10 facing up, whereas FIGS. 3B and 4A to 4D show the lead frame 10, the lead frame material 14 and It is drawn with the back surface of the semiconductor device 40 facing down.

素子搭載部１２の周囲には、図３（Ａ）、（Ｂ）に示すように、素子搭載部１２と間隔を有して配置された枠リード２３が設けられ、枠リード２３には、平面視して四角形（本実施の形態では正方形）の素子搭載部１２を支持する支持リード２３ａが連結されている。
枠リード２３及び支持リード２３ａは共にリードフレーム材１４の裏面をハーフエッチングすることによって形成されている。
なお、図３（Ａ）、（Ｂ）において、ハッチングで描いている部分がリードフレーム材１４の裏面をハーフエッチングして形成した箇所である。 As shown in FIGS. 3A and 3B, a frame lead 23 is provided around the element mounting portion 12 so as to be spaced from the element mounting portion 12. The support leads 23a that support the element mounting portion 12 having a quadrangular shape (in this embodiment, a square shape) are connected.
Both the frame lead 23 and the support lead 23 a are formed by half-etching the back surface of the lead frame material 14.
In FIGS. 3A and 3B, hatched portions are portions formed by half-etching the back surface of the lead frame material 14.

枠リード２３は、単位リードフレーム１５の縁に沿って設けられ、半導体装置４０を製造する際の個片化作業で切断される切断線となる。
また、導体接続端子１３の裏面側にある端子部２１ａは、半導体装置４０において、導体接続端子１３の、外部と電気的に接続される部位となる（図４（Ｄ）参照）。 The frame lead 23 is provided along the edge of the unit lead frame 15, and becomes a cutting line that is cut by the singulation work when the semiconductor device 40 is manufactured.
In addition, the terminal portion 21a on the back surface side of the conductor connection terminal 13 is a portion of the semiconductor device 40 that is electrically connected to the outside of the conductor connection terminal 13 (see FIG. 4D).

半導体装置４０は、リードフレーム１０の表面側からの樹脂封止によって、半導体素子１１、素子搭載部１２の表面側及び導体接続端子１３の表面側が、図４（Ｄ）に示すように、樹脂２７で覆われている。
単位リードフレーム１５は、素子搭載部１２、導体接続端子１３、枠リード２３及び支持リード２３ａを除いた部分が表面側から裏面側まで貫通した状態になっている。このため、リードフレーム１０の表面側を樹脂封止する工程（図４（Ｃ）参照）で樹脂２７が半導体装置４０の外部との接続箇所（即ち端子部２１ａ及び素子搭載部１２の裏面）に流れるのを防ぐため、樹脂封止の前工程（図４（Ｂ）参照）で樹脂漏れを防止するカバーシート２８がリードフレーム１０の裏面に貼り付けられる。
カバーシート２８は、例えばポリイミドから形成され、リードフレーム１０より幅狭の矩形状（本実施の形態では長方形）のテープであり、リードフレーム１０の裏面に貼着される面には粘着液が塗付されている。 The semiconductor device 40 is sealed with resin from the surface side of the lead frame 10 so that the semiconductor element 11, the surface side of the element mounting portion 12, and the surface side of the conductor connection terminal 13 are resin 27 as shown in FIG. Covered with.
The unit lead frame 15 is in a state where portions excluding the element mounting portion 12, the conductor connection terminal 13, the frame lead 23, and the support lead 23a penetrate from the front surface side to the back surface side. For this reason, in the step of resin-sealing the front side of the lead frame 10 (see FIG. 4C), the resin 27 is connected to the outside of the semiconductor device 40 (that is, the back surface of the terminal portion 21a and the element mounting portion 12). In order to prevent the flow, a cover sheet 28 that prevents resin leakage is attached to the back surface of the lead frame 10 in a pre-process of resin sealing (see FIG. 4B).
The cover sheet 28 is made of, for example, polyimide and is a tape having a rectangular shape (rectangular in the present embodiment) narrower than the lead frame 10, and an adhesive liquid is applied to the surface to be attached to the back surface of the lead frame 10. It is attached.

カバーシート２８は、全てのフレーム群１６を覆う位置に配置される必要があり、このためにリードフレーム１０の裏面には、カバーシート２８の貼付目標領域２９が設けられている。
貼付目標領域２９はカバーシート２８より大きく、カバーシート２８は、全体がリードフレーム１０裏面の貼付目標領域２９内に収まる位置（正規位置）に貼り付けられることによって、全部のフレーム群１６を覆うことができる。 The cover sheet 28 needs to be disposed at a position that covers all the frame groups 16, and for this purpose, a pasting target region 29 of the cover sheet 28 is provided on the back surface of the lead frame 10.
The pasting target area 29 is larger than the cover sheet 28, and the cover sheet 28 covers the entire frame group 16 by being pasted at a position (normal position) that fits within the pasting target area 29 on the back surface of the lead frame 10. Can do.

リードフレーム１０の裏面には、図１（Ａ）、（Ｂ）、図２（Ａ）に示すように、貼着されたカバーシート２８の縁線の位置を確認するための窪み３０（確認マークの一例）が設けられている。
窪み３０は、リードフレーム材１４の面取りされた４隅近傍をプレス加工あるいはハーフエッチング（即ちエッチング加工）することによって、リードフレーム１０の４つの角部で、貼付目標領域２９に貼着されたカバーシート２８の対向する縁線と平面視して交差する位置にそれぞれ設けられている。
本実施の形態では、図１（Ａ）、（Ｂ）に示すように窪み３０は平面視して矩形であるが、その他の形状、例えば円形や三角形等であってもよい。そして、確認マークはリードフレーム１０の裏面に形成された窪みに限定されず、図２（Ｂ）に示すように、プレス加工、エッチング加工等により形成された貫通孔３０ａにすることもできる。 As shown in FIGS. 1 (A), 1 (B), and 2 (A), a recess 30 (confirmation mark) for confirming the position of the edge line of the attached cover sheet 28 is provided on the back surface of the lead frame 10. Example) is provided.
The recess 30 is a cover adhered to the pasting target region 29 at four corners of the lead frame 10 by pressing or half-etching (that is, etching processing) the vicinity of the four corners of the lead frame member 14 chamfered. The sheet 28 is provided at a position that intersects the opposing edge line of the sheet 28 in plan view.
In this embodiment, as shown in FIGS. 1 (A) and 1 (B), the recess 30 is rectangular in plan view, but may have other shapes such as a circle or a triangle. The confirmation mark is not limited to the depression formed on the back surface of the lead frame 10, and can be a through hole 30a formed by pressing, etching, or the like, as shown in FIG.

また、本実施の形態では、図１（Ａ）、（Ｂ）に示すように、リードフレーム１０は長方形の４つの角を面取りした形状であり、対となる長辺と短辺を備えている。
貼付目標領域２９は、リードフレーム１０より幅狭（即ち短辺がリードフレーム１０の短辺より短く）で長辺（縁線）がリードフレーム１０の長辺と同じあるいは短い長さの長方形の領域である。 In the present embodiment, as shown in FIGS. 1A and 1B, the lead frame 10 has a rectangular shape with four corners chamfered, and has a pair of long and short sides. .
The sticking target area 29 is a rectangular area narrower than the lead frame 10 (that is, the short side is shorter than the short side of the lead frame 10) and the long side (edge line) is the same as or shorter than the long side of the lead frame 10. It is.

リードフレーム１０の裏面に貼着されたカバーシート２８が貼付目標領域２９に正しく貼着されているか否かは、人あるいは位置検出カメラによって確認される。
人（あるいは位置検出カメラ）は、カバーシート２８が貼着されたリードフレーム１０の４つの角部を視認（位置検出カメラの場合は、撮像）することにより、カバーシート２８の貼着位置を確認可能である。 Whether or not the cover sheet 28 attached to the back surface of the lead frame 10 is correctly attached to the attachment target area 29 is confirmed by a person or a position detection camera.
A person (or a position detection camera) confirms the position of the cover sheet 28 by visually recognizing (in the case of a position detection camera) the four corners of the lead frame 10 to which the cover sheet 28 is attached. Is possible.

具体的には、カバーシート２８の長辺が、４つの窪み３０の全てに重なって（交差して）配置されていれば、カバーシート２８が貼付目標領域２９に貼り付けられているという判断ができ、カバーシート２８の長辺が、４つの窪み３０のいずれかに重なっていない場合、カバーシート２８は貼付目標領域２９に貼り付けられていないという判断が可能である。
また、カバーシート２８は、リードフレーム１０と異なる色彩を備え、人あるいは位置検出カメラがリードフレーム１０に貼り付けられたカバーシート２８を簡単に検知できるようにしている。本実施の形態では、リードフレーム１０が銀色であるのに対し、カバーシート２８は半透明の黄色である。 Specifically, if the long side of the cover sheet 28 is arranged so as to overlap (intersect) all four depressions 30, it is determined that the cover sheet 28 is stuck to the sticking target area 29. If the long side of the cover sheet 28 does not overlap any of the four depressions 30, it can be determined that the cover sheet 28 is not attached to the application target area 29.
The cover sheet 28 has a color different from that of the lead frame 10 so that a person or a position detection camera can easily detect the cover sheet 28 attached to the lead frame 10. In the present embodiment, the lead frame 10 is silver, whereas the cover sheet 28 is translucent yellow.

次に、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。
この半導体装置の製造方法は、リードフレーム１０を用いて図４（Ｄ）に示す半導体装置４０を製造するための製造方法である。この製造方法は、図４（Ａ）〜（Ｄ）に示すように、リードフレーム１０の裏面にカバーシート２８を貼着し、リードフレーム１０に貼着されたカバーシート２８の位置が正規位置であることを窪み３０によって検知した後に、素子搭載部１２に搭載された半導体素子１１を樹脂封止するものである。以下、本製造方法を詳細に説明する。 Next, a method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described.
This semiconductor device manufacturing method is a manufacturing method for manufacturing the semiconductor device 40 shown in FIG. In this manufacturing method, as shown in FIGS. 4A to 4D, a cover sheet 28 is attached to the back surface of the lead frame 10, and the position of the cover sheet 28 attached to the lead frame 10 is a normal position. After detecting that there is a recess 30, the semiconductor element 11 mounted on the element mounting portion 12 is resin-sealed. Hereinafter, this production method will be described in detail.

４つの角部を面取りしたリードフレーム材１４にプレス加工及びハーフエッチングによりパイロット孔１９及び窪み３０を形成する（図１（Ａ）、（Ｂ）参照）。
窪み３０等が形成されたリードフレーム材１４に対して、裏面側からのハーフエッチングによる枠リード２３及び支持リード２３ａの形成と、プレス加工あるいはエッチング加工等による素子搭載部１２及び導体接続端子１３の形成を行い、リードフレーム１０を完成する（図４（Ａ）参照）。
次に、リードフレーム１０の裏面にカバーシート２８を貼り付けた後に、半導体素子１１を素子搭載部１２に搭載し、ボンディングワイヤ２２によって半導体素子１１と導体接続端子１３を電気的に接続する（図４（Ｂ）参照）。 Pilot holes 19 and depressions 30 are formed in the lead frame material 14 with the four corners chamfered by pressing and half-etching (see FIGS. 1A and 1B).
For the lead frame material 14 in which the depressions 30 and the like are formed, the frame lead 23 and the support lead 23a are formed by half etching from the back side, and the element mounting portion 12 and the conductor connection terminal 13 are formed by pressing or etching. Formation is performed to complete the lead frame 10 (see FIG. 4A).
Next, after the cover sheet 28 is attached to the back surface of the lead frame 10, the semiconductor element 11 is mounted on the element mounting portion 12, and the semiconductor element 11 and the conductor connection terminal 13 are electrically connected by the bonding wire 22 (FIG. 4 (B)).

リードフレーム１０の裏面に貼着されたカバーシート２８の長辺が、４つの窪み３０の形成位置に配置されているか否かにより、カバーシート２８の貼着位置を確認する。そして、カバーシート２８が貼付目標領域２９（正規位置）に貼着されているのを確認した場合には、リードフレーム１０の表面側から樹脂封止を行い、半導体素子１１等を樹脂２７によって封止する（図４（Ｃ）参照）。
一方、カバーシート２８が貼付目標領域２９に貼着されていないことを確認した場合には、リードフレーム１０に樹脂封止処理をすることなくそのリードフレーム１０を半導体装置の製造ラインから退避させる。
樹脂封止がなされたリードフレーム１０の裏面からカバーシート２８を取り除いた後、枠リード２３を切断線として個片化を行って、半導体装置４０を完成する（図４（Ｄ）参照）。 The attachment position of the cover sheet 28 is confirmed depending on whether or not the long side of the cover sheet 28 attached to the back surface of the lead frame 10 is disposed at the position where the four depressions 30 are formed. When it is confirmed that the cover sheet 28 is stuck to the sticking target area 29 (regular position), resin sealing is performed from the front side of the lead frame 10, and the semiconductor element 11 and the like are sealed with the resin 27. Stop (see FIG. 4C).
On the other hand, when it is confirmed that the cover sheet 28 is not attached to the application target region 29, the lead frame 10 is retracted from the semiconductor device manufacturing line without performing resin sealing on the lead frame 10.
After removing the cover sheet 28 from the back surface of the lead frame 10 that has been sealed with resin, the frame lead 23 is cut into individual pieces to complete the semiconductor device 40 (see FIG. 4D).

次に、本発明の第２の実施の形態に係るリードフレーム５０について説明する。なお、リードフレーム１０と同一の構成要素については同一の符号を付して詳しい説明を省略する。
図５（Ａ）、（Ｂ）に示すように、リードフレーム５０は、カバーシート２８の貼付目標領域５１を示す複数の窪み５２（確認マークの一例）が、個片化によって半導体装置４０を製造する際の切断位置を示す目印も兼ねている。 Next, a lead frame 50 according to a second embodiment of the present invention will be described. Note that the same components as those of the lead frame 10 are denoted by the same reference numerals, and detailed description thereof is omitted.
As shown in FIGS. 5A and 5B, in the lead frame 50, a plurality of dents 52 (an example of confirmation marks) indicating the pasting target area 51 of the cover sheet 28 are manufactured as a single piece. It also serves as a mark indicating the cutting position when performing.

リードフレーム５０の裏面に設けられる複数の窪み５２は、図５（Ａ）、（Ｂ）に示すように、平面視してＴ字である。そして、窪み５２は、リードフレーム５０の両側の外枠１８と中枠１７が交わる箇所に配列され、貼付目標領域５１に貼着されたカバーシート２８の対向する長辺（縁線）が、平面視して、全ての窪み５２に交差するように配置されている。
リードフレーム５０の一側に配置された複数の窪み５２には、その窪み５２のそれぞれに対向する位置でリードフレーム５０の他側に配置された窪み５２が対応しており、この対応する組の窪み５２を結ぶ線上は、個片化工程で切断線となる。
本実施の形態では、窪みの全部が貼付目標領域５１と、個片化によって半導体装置４０を製造する際の切断位置とを示す目印として機能しているが、貼付目標領域５１及び切断位置を示す窪みと貼付目標領域５１のみを示す窪みとをそれぞれリードフレームに設けることもできる。
なお、リードフレーム５０に設けられる確認マークは、窪みでなく貫通孔であってもよい。 The plurality of recesses 52 provided on the back surface of the lead frame 50 are T-shaped in plan view as shown in FIGS. The recesses 52 are arranged at locations where the outer frame 18 and the middle frame 17 on both sides of the lead frame 50 intersect, and the long sides (edge lines) facing the cover sheet 28 attached to the application target region 51 are flat. As viewed, all the depressions 52 are arranged so as to intersect.
The plurality of depressions 52 arranged on one side of the lead frame 50 correspond to the depressions 52 arranged on the other side of the lead frame 50 at positions facing the depressions 52, respectively. The line connecting the dents 52 becomes a cutting line in the singulation process.
In the present embodiment, all of the depressions function as marks indicating the pasting target area 51 and the cutting position when the semiconductor device 40 is manufactured by singulation, but indicate the pasting target area 51 and the cutting position. A dent and a dent showing only the pasting target area 51 can also be provided in the lead frame.
The confirmation mark provided on the lead frame 50 may be a through hole instead of a depression.

人（あるいは位置検出カメラ）は、リードフレーム５０の、窪み５２が配列された箇所を視認（位置検出カメラの場合は、撮像）することにより、カバーシート２８の貼着位置を確認することができる。
また、本発明の第２の実施の形態に係る半導体素子の製造方法は、第１の実施の形態に係る半導体素子の製造方法に対して、リードフレーム材１４に形成する窪みの形状及び位置が異なっているが、その他の工程は、第１の実施の形態に係る半導体素子の製造方法と同じである。 A person (or a position detection camera) can confirm the attachment position of the cover sheet 28 by visually recognizing (in the case of the position detection camera, imaging) the portion of the lead frame 50 where the recesses 52 are arranged. .
Further, the semiconductor element manufacturing method according to the second embodiment of the present invention is different from the semiconductor element manufacturing method according to the first embodiment in that the shape and position of the recess formed in the lead frame material 14 are the same. Although different, other processes are the same as those in the method of manufacturing the semiconductor device according to the first embodiment.

以上、本発明の実施の形態を説明したが、本発明は、上記した形態に限定されるものでなく、要旨を逸脱しない条件の変更等は全て本発明の適用範囲である。
例えば、窪みは、素子搭載部及び導体接続端子を形成した後で、かつカバーシートをリードフレームに貼着する前に形成してもよい。
また、リードフレームの表裏を反対にしてもよく、この場合、カバーシートはリードフレームの表面に貼着され、半導体素子が搭載されるリードフレームの裏面に樹脂封止がなされる。
なお、第１、第２の実施の形態の構成要素を組み合わせた形態についても本発明の適用範囲である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and all changes in conditions and the like that do not depart from the gist are within the scope of the present invention.
For example, the recess may be formed after the element mounting portion and the conductor connection terminal are formed and before the cover sheet is attached to the lead frame.
Moreover, the front and back of the lead frame may be reversed. In this case, the cover sheet is attached to the front surface of the lead frame, and the back surface of the lead frame on which the semiconductor element is mounted is resin-sealed.
In addition, the form which combined the component of 1st, 2nd embodiment is also the scope of this invention.

１０：リードフレーム、１１：半導体素子、１２：素子搭載部、１３：導体接続端子、１４：リードフレーム材、１５：単位リードフレーム、１６：フレーム群、１７：中枠、１８：外枠、１９：パイロット孔、２１、２１ａ：端子部、２２：ボンディングワイヤ、２３：枠リード、２３ａ：支持リード、２７：樹脂、２８：カバーシート、２９：貼付目標領域、３０：窪み、３０ａ：貫通孔、４０：半導体装置、５０：リードフレーム、５１：貼付目標領域、５２：窪み 10: lead frame, 11: semiconductor element, 12: element mounting portion, 13: conductor connection terminal, 14: lead frame material, 15: unit lead frame, 16: frame group, 17: middle frame, 18: outer frame, 19 : Pilot hole, 21, 21a: terminal portion, 22: bonding wire, 23: frame lead, 23a: support lead, 27: resin, 28: cover sheet, 29: pasting target area, 30: depression, 30a: through hole, 40: semiconductor device, 50: lead frame, 51: pasting target area, 52: depression

Claims (6)

中央に素子搭載部を、表裏に端子部が形成された導体接続端子を前記素子搭載部の周囲に備える単位リードフレームが、縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシートが貼着されるリードフレームであって、
該リードフレームの裏面には、貼着された前記カバーシートの縁線の位置を確認する確認マークが設けられていることを特徴とするリードフレーム。 A plurality of unit lead frames are arranged vertically, horizontally or vertically and horizontally around the element mounting portion with the element mounting portion in the center and the conductor connecting terminals with the terminal portions formed on the front and back sides. A lead frame to which a cover sheet for leakage prevention is attached,
A lead frame, wherein a confirmation mark for confirming a position of an edge line of the attached cover sheet is provided on a back surface of the lead frame. 請求項１記載のリードフレームにおいて、該リードフレームは矩形状、前記カバーシートは該リードフレームより幅狭の矩形状であって、前記確認マークは、前記カバーシートの対向する縁線と交差する位置に設けられていることを特徴とするリードフレーム。 2. The lead frame according to claim 1, wherein the lead frame is rectangular, the cover sheet is rectangular with a width narrower than the lead frame, and the confirmation mark intersects an opposing edge line of the cover sheet. A lead frame, characterized in that it is provided. 請求項１又は２記載のリードフレームにおいて、４つの角部に前記確認マークを有することを特徴とするリードフレーム。 3. The lead frame according to claim 1, wherein the confirmation mark is provided at four corners. 請求項１又は２記載のリードフレームにおいて、前記確認マークは複数あって、該複数の確認マークの全部又は一部は、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねることを特徴とするリードフレーム。 3. The lead frame according to claim 1, wherein there are a plurality of confirmation marks, and all or a part of the plurality of confirmation marks also serves as a mark indicating a cutting position when manufacturing a semiconductor device by singulation. Lead frame characterized by. 請求項１〜４のいずれか１記載のリードフレームにおいて、前記確認マークは窪み又は貫通孔であることを特徴とするリードフレーム。 5. The lead frame according to claim 1, wherein the confirmation mark is a depression or a through hole. 請求項１〜５のいずれか１項に記載のリードフレームを用いて製造する半導体装置の製造方法において、
前記リードフレームの裏面に前記カバーシートを貼着し、該リードフレームに貼着された該カバーシートの位置が正規位置であることを前記確認マークによって検知した後に、前記素子搭載部に搭載された半導体素子を樹脂封止することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device manufactured using the lead frame according to any one of claims 1 to 5,
The cover sheet is attached to the back surface of the lead frame, and the cover sheet attached to the lead frame is mounted on the element mounting portion after detecting by the confirmation mark that the position of the cover sheet is a normal position. A method for manufacturing a semiconductor device, comprising sealing a semiconductor element with resin.
JP2010259314A 2010-11-19 2010-11-19 Manufacturing method of semiconductor device Active JP5701579B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010259314A JP5701579B2 (en) 2010-11-19 2010-11-19 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010259314A JP5701579B2 (en) 2010-11-19 2010-11-19 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015010422A Division JP5911615B2 (en) 2015-01-22 2015-01-22 Lead frame

Publications (2)

Publication Number Publication Date
JP2012114115A true JP2012114115A (en) 2012-06-14
JP5701579B2 JP5701579B2 (en) 2015-04-15

Family

ID=46498038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010259314A Active JP5701579B2 (en) 2010-11-19 2010-11-19 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5701579B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006650A1 (en) * 2014-07-10 2016-01-14 大日本印刷株式会社 Lead frame multiple-pattern body, lead frame multiple-pattern body provided with resin, semiconductor device multiple-pattern body, production method for lead frame multiple-pattern body provided with resin, injection-molding mold for use in same, molding device
JP2016025303A (en) * 2014-07-24 2016-02-08 大日本印刷株式会社 Multifaceted body of lead frame, multifaceted body of lead frame with resin, and multifaceted body of semiconductor device
JP2016136573A (en) * 2015-01-23 2016-07-28 新日本無線株式会社 Manufacturing method for lead built-in circuit package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110884A (en) * 2000-10-02 2002-04-12 Nitto Denko Corp Lead frame laminate
JP2002231872A (en) * 2001-02-02 2002-08-16 Mitsui High Tec Inc Lead frame
JP2003158232A (en) * 2001-11-20 2003-05-30 Sumitomo Metal Mining Co Ltd Lead frame structure for semiconductor device
JP2006261525A (en) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd Package substrate
JP2010244399A (en) * 2009-04-08 2010-10-28 Nikon Corp Data transfer device and image capturing apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110884A (en) * 2000-10-02 2002-04-12 Nitto Denko Corp Lead frame laminate
JP2002231872A (en) * 2001-02-02 2002-08-16 Mitsui High Tec Inc Lead frame
JP2003158232A (en) * 2001-11-20 2003-05-30 Sumitomo Metal Mining Co Ltd Lead frame structure for semiconductor device
JP2006261525A (en) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd Package substrate
JP2010244399A (en) * 2009-04-08 2010-10-28 Nikon Corp Data transfer device and image capturing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006650A1 (en) * 2014-07-10 2016-01-14 大日本印刷株式会社 Lead frame multiple-pattern body, lead frame multiple-pattern body provided with resin, semiconductor device multiple-pattern body, production method for lead frame multiple-pattern body provided with resin, injection-molding mold for use in same, molding device
JP2016025303A (en) * 2014-07-24 2016-02-08 大日本印刷株式会社 Multifaceted body of lead frame, multifaceted body of lead frame with resin, and multifaceted body of semiconductor device
JP2016136573A (en) * 2015-01-23 2016-07-28 新日本無線株式会社 Manufacturing method for lead built-in circuit package

Also Published As

Publication number Publication date
JP5701579B2 (en) 2015-04-15

Similar Documents

Publication Publication Date Title
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
JP5613463B2 (en) Semiconductor device and manufacturing method thereof
US9337134B2 (en) Semiconductor device
JP6370071B2 (en) Semiconductor device and manufacturing method thereof
US20090032977A1 (en) Semiconductor device
US9337130B2 (en) Leadframe strip and leadframes
US8552542B2 (en) Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device
JP6677616B2 (en) Method for manufacturing semiconductor device
JP2013161903A (en) Semiconductor device and method of manufacturing the same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5278037B2 (en) Resin-sealed semiconductor device
JP2013239740A (en) Semiconductor device
JP5701579B2 (en) Manufacturing method of semiconductor device
US20110241187A1 (en) Lead frame with recessed die bond area
JP2007294715A (en) Method for manufacturing semiconductor device
JP2006147622A (en) Lead frame and method of manufacturing the same
JP5529494B2 (en) Lead frame
JP5911615B2 (en) Lead frame
US20100244209A1 (en) Circuit device and method for manufacturing the same
JP2014229719A (en) Lead frame
JP2010010634A (en) Lead frame, and method of manufacturing semiconductor device
JP2005217451A (en) Manufacturing method of semiconductor device
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device
JP2010118712A (en) Method of manufacturing qfn package
JP2019029569A (en) Lead frame and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150218

R150 Certificate of patent or registration of utility model

Ref document number: 5701579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250