JP2016134540A - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP2016134540A
JP2016134540A JP2015009147A JP2015009147A JP2016134540A JP 2016134540 A JP2016134540 A JP 2016134540A JP 2015009147 A JP2015009147 A JP 2015009147A JP 2015009147 A JP2015009147 A JP 2015009147A JP 2016134540 A JP2016134540 A JP 2016134540A
Authority
JP
Japan
Prior art keywords
power semiconductor
electrode plate
semiconductor device
solder
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015009147A
Other languages
Japanese (ja)
Inventor
藤野 純司
Junji Fujino
純司 藤野
三紀夫 石原
Mikio Ishihara
三紀夫 石原
井本 裕児
Yuji Imoto
裕児 井本
功 大島
Isao Oshima
功 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015009147A priority Critical patent/JP2016134540A/en
Publication of JP2016134540A publication Critical patent/JP2016134540A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor device in which wet-rising of an affluent solder is made better so as to suppress shorting failure due to extrusion of the solder.SOLUTION: A power semiconductor device is equipped with a power semiconductor element, and an electrode plate which is arranged to face a surface of a main electrode of the power semiconductor element and is jointed to the surface of the main electrode using a jointing material. An opening part is provided at a portion jointed to the surface of the main electrode of the electrode plate, and around the opening part, a projection is formed which is an inside surface of the opening part, with a surface nature being continuous from a front surface or a rear surface of the electrode plate.SELECTED DRAWING: Figure 1

Description

本発明は、発電・送電から効率的なエネルギーの利用・再生まであらゆる場面で利用される電力用半導体装置に関する。   The present invention relates to a power semiconductor device used in every scene from power generation / transmission to efficient use / regeneration of energy.

産業機器から家電・情報端末まであらゆる製品にパワーモジュール(電力用半導体装置)が普及しつつあり、家電に搭載されるモジュールについては、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、動作温度が高く、効率に優れている点で、今後の主流となる可能性の高いSiC半導体などワイドバンドギャップ半導体に適用できるパッケージ形態であることも同時に求められている。   Power modules (power semiconductor devices) are becoming widespread in all products from industrial equipment to home appliances and information terminals. Modules installed in home appliances are highly productive and highly reliable, capable of supporting a wide variety of products as well as being smaller and lighter. Is required. In addition, since the operating temperature is high and the efficiency is excellent, a package form that can be applied to a wide band gap semiconductor such as a SiC semiconductor that is likely to become a mainstream in the future is also required.

電力用半導体装置は、高電圧・大電流を扱うために発熱が大きく、効率的に排熱する目的で熱伝導率に優れたセラミック基板を絶縁基板として用いる場合が多い。さらに電力用半導体素子の高密度化に伴い、高い電流密度の回路を形成するために、銅電極板を電力用半導体素子に直接はんだ付けする手法が用いられつつある。銅電極板と電力用半導体素子のギャップが一定であれば、供給したはんだの量を一定にすることで接合部形状は安定するが、実際には部材の公差によってギャップにばらつきが生じる。特にギャップが小さい場合には、余剰はんだがはみ出すことでショートする可能性がある。そこで銅電極板に開口部を形成し、余剰はんだがぬれ上がることではんだ接合部のはみ出しを抑制しようとする方法が検討されてきた。   Power semiconductor devices generate large amounts of heat in order to handle high voltages and large currents, and ceramic substrates with excellent thermal conductivity are often used as insulating substrates for the purpose of efficiently exhausting heat. Further, with the increase in the density of power semiconductor elements, a technique of directly soldering a copper electrode plate to a power semiconductor element is being used to form a circuit with a high current density. If the gap between the copper electrode plate and the power semiconductor element is constant, the shape of the joint is stabilized by keeping the supplied amount of solder constant, but in reality, the gap varies due to the tolerance of the member. In particular, when the gap is small, there is a possibility of short-circuiting due to excess solder protruding. Therefore, a method has been studied in which an opening is formed in the copper electrode plate and excess solder wets up to prevent the solder joint from protruding.

銅電極板における製造後の輸送/保管中の自然酸化や、電力用半導体素子との接合プロセス以前のアセンブリプロセス中での加熱による酸化が原因のはんだぬれ性の低下を抑制するために、銅電極板の表裏面に防錆材を塗布している場合が多い。銅電極板に開口部を形成すると、防錆材がない切断面が開口部側面に露出するため、酸化によるはんだぬれ性の低下が進行し、余剰はんだのぬれ上がりが阻害される懸念があった。   In order to suppress the deterioration of solder wettability due to natural oxidation during transportation / storage after manufacture of copper electrode plates and oxidation due to heating in the assembly process prior to the joining process with power semiconductor elements, In many cases, a rust preventive material is applied to the front and back surfaces of the plate. When an opening is formed in the copper electrode plate, a cut surface without a rust preventive material is exposed on the side surface of the opening, so that there is a concern that the solder wettability deteriorates due to oxidation and the wetting of excess solder is hindered. .

特許文献1には、電力用半導体素子上に配置したヒートスプレッダ(電極)に開口部を形成し、はんだを供給することで接合する方法が示されている。また、特許文献2には、開口部以外の電極裏面に突起を設けることによりギャップを制御し、開口部からはんだを注入することで接合する方法が示されている。また、特許文献3には、電極の貫通孔の開口部下部に突起を設けて、ギャップを確保することにより安定した接続強度が得られることが記載されている。   Patent Document 1 discloses a method of forming an opening in a heat spreader (electrode) disposed on a power semiconductor element, and joining by supplying solder. Patent Document 2 discloses a method of bonding by controlling the gap by providing protrusions on the back surface of the electrode other than the opening and injecting solder from the opening. Patent Document 3 describes that a stable connection strength can be obtained by providing a protrusion at the lower part of the opening of the through-hole of the electrode to ensure a gap.

特開2004−303869号公報JP 2004-303869 A 特開2004−134445号公報JP 2004-134445 A 特開2008−182074号公報(図5)Japanese Patent Laying-Open No. 2008-182074 (FIG. 5)

上記の特許文献に記載された方法によると、開口部側面のはんだぬれ性が乏しくなる可能性があり、いずれの特許文献にもそれに対する解決策が示されていない。   According to the method described in the above-mentioned patent documents, there is a possibility that the solder wettability of the side surface of the opening portion becomes poor, and no solution is shown in any patent document.

この発明は、上記のような問題点を解決するためになされたものであり、開口部側面のはんだぬれ性を良好にすることにより余剰はんだのぬれ上がりを良好にして、はんだはみだしによるショート不良が抑制された電力用半導体装置を得ることを目的としている。   The present invention has been made to solve the above-described problems, and by improving the solder wettability of the side surface of the opening, the wettability of excess solder is improved, and short-circuit failure due to solder protrusion is prevented. The object is to obtain a suppressed power semiconductor device.

本発明は、電力用半導体素子と、この電力用半導体素子の主電極の面に対向して配置され、接合材により主電極の面と接合された電極板を備えた電力用半導体装置において、電極板の主電極の面と接合される部分に開口部が設けられ、この開口部周辺には、電極板の表面または裏面と面性状が連続した開口部内面となる突起が形成されているようにした。   The present invention relates to a power semiconductor device comprising a power semiconductor element and an electrode plate disposed opposite to the main electrode surface of the power semiconductor element and bonded to the main electrode surface by a bonding material. An opening is provided in the portion of the plate that is joined to the surface of the main electrode, and a protrusion is formed on the periphery of the opening that forms the inner surface of the opening that is continuous with the surface or back surface of the electrode plate. did.

この発明によれば、余剰はんだのぬれ上がりが良好になり、はんだはみだしによるショート不良が抑制された電力用半導体装置を提供できる。   According to the present invention, it is possible to provide a power semiconductor device in which wetting of excess solder is improved and short-circuit defects due to solder protrusion are suppressed.

本発明の実施の形態1による電力用半導体装置の概略構成を示す側面断面図である。1 is a side sectional view showing a schematic configuration of a power semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による電力用半導体装置の製造プロセスを示す第1の図である。It is a 1st figure which shows the manufacturing process of the power semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態1による電力用半導体装置の製造プロセスを示す第2の図である。It is a 2nd figure which shows the manufacturing process of the power semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態1による電力用半導体装置の製造プロセスを示す第3の図である。It is a 3rd figure which shows the manufacturing process of the semiconductor device for electric power by Embodiment 1 of this invention. 本発明の実施の形態1による電力用半導体装置の製造プロセスを示す第4の図である。It is a 4th figure which shows the manufacturing process of the power semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態1による電力用半導体装置の構成をダイレクトポッティング封止樹脂を取り去って示す上面図である。It is a top view which removes direct potting sealing resin and shows the structure of the power semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態1による電力用半導体装置の電極板の開口部の詳細構成の一例を示す拡大側面断面図である。It is an expanded side sectional view which shows an example of the detailed structure of the opening part of the electrode plate of the power semiconductor device by Embodiment 1 of this invention. 従来の電力用半導体装置の電極板の開口部の詳細構成を示す拡大側面断面図である。It is an expanded side sectional view which shows the detailed structure of the opening part of the electrode plate of the conventional semiconductor device for electric power. 本発明の実施の形態1による電力用半導体装置の電極板の開口部の詳細構成の別の例を示す拡大側面断面図である。It is an expanded side sectional view which shows another example of the detailed structure of the opening part of the electrode plate of the power semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態1による電力用半導体装置の電極板の開口部の詳細構成のさらに別の例を示す拡大側面断面図である。It is an expanded side sectional view which shows another example of the detailed structure of the opening part of the electrode plate of the power semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態2による電力用半導体装置の概略構成を示す側面断面図である。It is side surface sectional drawing which shows schematic structure of the semiconductor device for electric power by Embodiment 2 of this invention. 本発明の実施の形態2による電力用半導体装置の構成をダイレクトポッティング封止樹脂を取り去って示す上面図である。It is a top view which removes direct potting sealing resin and shows the structure of the power semiconductor device by Embodiment 2 of this invention. 本発明の実施の形態2による電力用半導体装置の電極板の開口部の詳細構成を示す拡大側面断面図である。It is an expanded side sectional view which shows the detailed structure of the opening part of the electrode plate of the semiconductor device for electric power by Embodiment 2 of this invention.

実施の形態1.
図1は本発明の実施の形態1による電力用半導体装置の概略構造を示す側面断面図である。図2〜図5は実施の形態1による電力用半導体装置の製造プロセスを表す概念図である。まず、図2に示すように、セラミック基板11(AlN製、40mm×25mm×厚さ0.635mm、両面銅導体層12および13のパターン厚さ0.4mm)上に、ダイオード21(15mm×15mm×厚さ0.3mm)と、IGBT(Insulated Gate Bipolar Transistor)22がはんだダイボンド31によって搭載される。次に図3に示すように、ケース5(PPS樹脂製、48mm×28mm×高さ12mm)が接着剤6(シリコーン製)を用いて固定され、隙間を埋めることで、後述のダイレクトポッティング封止樹脂8の漏れを防止している。ケース5には電極板40(銅製、厚さ1mm、幅13mm、全長35mm)がインサートモールドされており、ダイオード
21やIGBT22など電力用半導体素子のソース電極およびドレイン電極など大電流が流れる主電極と接続される。電極板40の端部にはネジ止め電極部41が形成されケース5の外周部に固定される。またケース5外周部の別の部分に信号端子42を形成する。電極板40には、予め開口部43(開口径3mm)を、この開口部周辺が突起44(高さ1mm)となるようにバーリング加工(絞り加工)によって形成しておく。さらに図4に示すように、ケースに形成された信号端子42と、IGBT22のゲート電極や温度センサー電極などとを、ボンディングワイヤ7(アルミ製φ0.15mm)でそれぞれ電気的に接続する。
最後に図5に示すように、ダイレクトポッティング封止樹脂8を60℃に加熱した状態で流し込み、真空脱泡して加熱(100℃、1.5時間→140℃、1.5時間)して硬化させて封止を完了し、電力用半導体装置が完成する。なお、上記の寸法や温度、時間などの数値は一例であり、他の数値であっても良いのは言うまでもない。以降の数値についても同様である。
Embodiment 1 FIG.
1 is a side sectional view showing a schematic structure of a power semiconductor device according to a first embodiment of the present invention. 2 to 5 are conceptual diagrams showing manufacturing processes of the power semiconductor device according to the first embodiment. First, as shown in FIG. 2, a diode 21 (15 mm × 15 mm × thickness) is formed on a ceramic substrate 11 (AlN, 40 mm × 25 mm × thickness 0.635 mm, double-sided copper conductor layers 12 and 13 having a pattern thickness of 0.4 mm). And an IGBT (Insulated Gate Bipolar Transistor) 22 is mounted by a solder die bond 31. Next, as shown in FIG. 3, the case 5 (made of PPS resin, 48 mm × 28 mm × height 12 mm) is fixed with an adhesive 6 (made of silicone) and filled with a gap to be described later. The leakage of the resin 8 is prevented. An electrode plate 40 (made of copper, thickness 1 mm, width 13 mm, total length 35 mm) is insert-molded in the case 5, and a main electrode through which a large current flows, such as a source electrode and a drain electrode of a power semiconductor element such as the diode 21 and the IGBT 22 Connected. A screwing electrode portion 41 is formed at an end portion of the electrode plate 40 and is fixed to the outer peripheral portion of the case 5. Further, the signal terminal 42 is formed in another part of the outer periphery of the case 5. An opening 43 (opening diameter: 3 mm) is previously formed in the electrode plate 40 by burring (drawing) so that the periphery of the opening becomes a projection 44 (height 1 mm). Further, as shown in FIG. 4, the signal terminal 42 formed on the case is electrically connected to the gate electrode, the temperature sensor electrode, and the like of the IGBT 22 by bonding wires 7 (aluminum φ0.15 mm).
Finally, as shown in FIG. 5, the direct potting sealing resin 8 is poured in a state heated to 60 ° C., vacuum degassed, heated (100 ° C., 1.5 hours → 140 ° C., 1.5 hours), cured and sealed. The power semiconductor device is completed. It should be noted that the numerical values such as the above dimensions, temperature, and time are examples, and it goes without saying that other numerical values may be used. The same applies to the subsequent numerical values.

図6は実施の形態1による電力用半導体装置の構成を示す上面図で、ダイレクトポッティング封止樹脂は取り去って示している。電極板(ケース上部の外部端子部分の幅は7mm)は2個配置され、開口部43と突起44が形成された電極板40は、ねじ止め端子部41sでケース5に固定されている。電極板40はケース中でセラミック基板11から2mm程度浮いており、ダイオード21およびIGBT22などの電力用半導体素子の主電極(ソース電極)と接合材32により接続される。以降、接合材32としてはんだを用いた例で説明する。電極板40の開口部43は電力用半導体素子の主電極と接合される部分に設けられている。他方の電極板420は、ネジ止め端子部41dによりケース5に固定され、セラミック基板11の回路導体層12に直接はんだ付けされることによりIGBT22のドレイン電極と接続される。信号端子42(幅1.5mm)は、IGBT22の制御電極222(ゲート電極、温度センサー電極など)と、ボンディングワイヤ7で接続される。   FIG. 6 is a top view showing the configuration of the power semiconductor device according to the first embodiment, with the direct potting sealing resin removed. Two electrode plates (the width of the external terminal portion at the upper part of the case is 7 mm) are arranged, and the electrode plate 40 on which the opening 43 and the protrusion 44 are formed is fixed to the case 5 with a screw terminal portion 41s. The electrode plate 40 floats about 2 mm from the ceramic substrate 11 in the case, and is connected to the main electrode (source electrode) of the power semiconductor element such as the diode 21 and the IGBT 22 by the bonding material 32. Hereinafter, an example in which solder is used as the bonding material 32 will be described. The opening 43 of the electrode plate 40 is provided at a portion to be joined to the main electrode of the power semiconductor element. The other electrode plate 420 is fixed to the case 5 by a screw terminal portion 41d and is directly soldered to the circuit conductor layer 12 of the ceramic substrate 11 to be connected to the drain electrode of the IGBT 22. The signal terminal 42 (width 1.5 mm) is connected to the control electrode 222 (gate electrode, temperature sensor electrode, etc.) of the IGBT 22 by the bonding wire 7.

図7は電極板40の開口部43と突起44の詳細を示す拡大側面断面図である。電極板40の表面(電力用半導体素子と反対側)および裏面(電力用半導体素子の側)は防錆処理が施され、防錆材(例えばベンゾトリアゾールなど)層40aおよび40bが形成されている。一方、突起の切断面40cには酸化膜が形成されている。電極板40は、バーリング加工(絞り加工)によって予め開口部43とこの開口部周辺となる突起44を形成しているため、開口部内面は、電極板の裏面と面性状が連続した、すなわち電極板の裏面と同じく防錆材層40bが形成された面となっている。接合材であるはんだ32が供給されると、防錆材層40bに対してはんだがぬれ上がり、開口部43の内面にもはんだが吸い上げられ、電力用半導体素子21の主電極211と電極板40が接続される。一方、図8は従来の電極板の構造を示しており、開口部43の側面に切断面40cの酸化膜が存在するため、はんだがぬれ上がることができず、余剰はんだは横方向に広がるため、ガードリング部212に乗り上げて絶縁性の低下を招くことが懸念される。   FIG. 7 is an enlarged side sectional view showing details of the opening 43 and the protrusion 44 of the electrode plate 40. The front surface (the side opposite to the power semiconductor element) and the back surface (the power semiconductor element side) of the electrode plate 40 are subjected to a rust prevention treatment, and rust prevention material (for example, benzotriazole) layers 40a and 40b are formed. . On the other hand, an oxide film is formed on the cut surface 40c of the protrusion. Since the electrode plate 40 is formed with an opening 43 and a projection 44 around the opening in advance by burring (drawing), the inner surface of the opening is continuous with the back surface of the electrode plate. It is the surface where the antirust material layer 40b was formed like the back surface of a board. When the solder 32 as the bonding material is supplied, the solder wets the rust preventive material layer 40b, and the solder is sucked up to the inner surface of the opening 43, so that the main electrode 211 and the electrode plate 40 of the power semiconductor element 21 are absorbed. Is connected. On the other hand, FIG. 8 shows the structure of a conventional electrode plate. Since the oxide film of the cut surface 40c exists on the side surface of the opening 43, the solder cannot wet up and surplus solder spreads in the lateral direction. There is a concern that riding on the guard ring portion 212 may cause a decrease in insulation.

図9は、本発明の実施の形態1による電力用半導体装置の電極板の開口部の詳細構成の別の例を示す拡大側面断面図である。図9に示す例では突起44を電極板の裏面側(電力用半導体素子側)に突出させている。この場合は、電極板40の表面に形成された防錆材層40aが開口部43の内面まで連続している。この場合、突起がギャップ確保に機能することが可能で、開口部43の内面ははんだぬれしやすい防錆材が形成されている面となる。ただし、先端部分の銅電極板断面40cには酸化膜が形成されているため、はんだがぬれにくい場合があり、はんだの供給方法を工夫する必要がある。   FIG. 9 is an enlarged side sectional view showing another example of the detailed configuration of the opening of the electrode plate of the power semiconductor device according to the first embodiment of the present invention. In the example shown in FIG. 9, the protrusion 44 is protruded on the back surface side (power semiconductor element side) of the electrode plate. In this case, the rust preventive material layer 40 a formed on the surface of the electrode plate 40 continues to the inner surface of the opening 43. In this case, the protrusion can function to secure the gap, and the inner surface of the opening 43 is a surface on which a rust preventive material that is easily wetted by solder is formed. However, since an oxide film is formed on the copper electrode plate cross section 40c at the tip, solder may be difficult to wet, and it is necessary to devise a solder supply method.

図10は、本発明の実施の形態1による電力用半導体装置の電極板の開口部の詳細構成のさらに別の例を示す拡大側面断面図である。図10に示す例では、開口部43の周辺で一部が電力用半導体素子とは反対側に突出した突起441、一部が電力用半導体素子の側に突出した突起442となるよう突起を設けている。この場合、開口部43の内面の一部は電極板40の裏面の防錆材層40bと面性状が連続した面となり、一部は電極板40の表面の防錆材層40aと面性状が連続した面となっている。このように、電極板の表面側と裏面側両方に突出させる突起を設けることによりギャップ確保とはんだぬれ性の改善の両立が可能となる。   FIG. 10 is an enlarged side sectional view showing still another example of the detailed configuration of the opening of the electrode plate of the power semiconductor device according to the first embodiment of the present invention. In the example shown in FIG. 10, protrusions are provided around the opening 43 so that a part of the protrusion 441 protrudes on the side opposite to the power semiconductor element and a part of the protrusion 442 protrudes on the side of the power semiconductor element. ing. In this case, a part of the inner surface of the opening 43 is a surface in which the surface property is continuous with the rust preventive material layer 40 b on the back surface of the electrode plate 40, and a part is the surface property with the rust preventive material layer 40 a on the surface of the electrode plate 40. It is a continuous surface. Thus, by providing protrusions that project on both the front surface side and the back surface side of the electrode plate, it is possible to achieve both ensuring of the gap and improvement of solder wettability.

電極板40と電力用半導体素子のはんだ接合については、必要な量の板状はんだを間に挟んでリフローする方法が適用できる。さらにクリームはんだを塗布しておいたり、開口部43からディスペンサを用いて注入する等の方法も適用可能である。さらに、開口部43よりも小さな直径の糸はんだを所望の長さに切断して挿入し、リフローすることでもはんだ供給が可能である。   For solder joining of the electrode plate 40 and the power semiconductor element, a method of reflowing with a necessary amount of plate-like solder sandwiched therebetween can be applied. Furthermore, a method of applying cream solder or injecting from the opening 43 using a dispenser is also applicable. Furthermore, the solder can be supplied by cutting and inserting a thread solder having a diameter smaller than that of the opening 43 into a desired length and reflowing.

上記ではセラミック基板11の材料としてAlNを用いたが、アルミナやSiNなどのセラミック材料でも同様の効果が得られる。さらに放熱性の必要があまりない場合には、ガラスエポキシ基板などを用いることも可能である。また、樹脂絶縁シートを用いた金属基板を用いることも可能である。また、上記ではケース5の材料としてPPSを用いたが、より耐熱性の高いLCP(液晶ポリマー)を用いても同様の効果が得られる。   In the above, AlN is used as the material of the ceramic substrate 11, but the same effect can be obtained with a ceramic material such as alumina or SiN. Furthermore, when there is not much need for heat dissipation, a glass epoxy substrate or the like can be used. It is also possible to use a metal substrate using a resin insulating sheet. In the above description, PPS is used as the material for the case 5, but the same effect can be obtained by using LCP (liquid crystal polymer) having higher heat resistance.

上記ではダイオード21とIGBT22が1対の1in1でのモジュール構成であったが、2対の2in1や6対の6in1であっても同様の効果が得られる。また、ボンディングワイヤとして上記ではアルミ製ワイヤを用いたが、銅製ワイヤやアルミ被服銅ワイヤ、または金ワイヤを用いても同様の効果が得られる。また、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いても同様の効果が得られる。また、ダイレクトポッティング封止樹脂8については、流し込んで常温硬化させる種類のものでも同様の効果が得られる。   In the above description, the diode 21 and the IGBT 22 have a pair of 1 in 1 module configurations, but the same effect can be obtained even with two pairs of 2 in 1 and six pairs of 6 in 1. In the above description, the aluminum wire is used as the bonding wire. However, the same effect can be obtained by using a copper wire, an aluminum coated copper wire, or a gold wire. The same effect can be obtained by using a ribbon bond or a bus bar that ultrasonically bonds a metal plate. In addition, the direct potting sealing resin 8 can be obtained in the same kind by being poured and cured at room temperature.

また、電力用半導体素子21、22とセラミック基板11の接続や、電極板40と電力用半導体素子21、22の接続に、接合材としてはんだを用いたが、Agフィラーをエポキシ樹脂に分散させた導電性接着剤や、ナノ粒子を低温焼成させるAgナノパウダやCuナノパウダなどを接合材として用いても同様の効果が得られる。またケースを用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても、同様の効果が得られる。   In addition, solder was used as a bonding material for the connection between the power semiconductor elements 21 and 22 and the ceramic substrate 11 and the connection between the electrode plate 40 and the power semiconductor elements 21 and 22, but Ag filler was dispersed in the epoxy resin. The same effect can be obtained even when a conductive adhesive, Ag nanopowder or Cu nanopowder for firing the nanoparticles at low temperature is used as the bonding material. The same effect can be obtained in a transfer mold package that is sealed with a transfer mold sealing resin using a mold without using a case.

また、上記では、防錆剤があらかじめ塗布された電極板を用いたが、塗布されていない電極板を用いて形状加工し、しかる後に防錆剤を塗布しても同様の効果が得られる。   In the above description, an electrode plate to which a rust preventive agent has been applied in advance has been used. However, the same effect can be obtained by applying shape processing using an electrode plate that has not been applied and then applying a rust preventive agent.

実施の形態2.
図11は実施の形態2による電力用半導体装置の構造を示す概念図である。図11に示すように、セラミック基板11(AlN製、40mm×25mm×厚さ0.635mm、両面銅導体層12および13のパターン厚さ0.4mm)上に、ダイオード21(15mm×15mm×厚さ0.3mm)と、IGBT(Insulated Gate Bipolar Transistor)22がはんだダイボンド31によって搭載される。次に、ケース5(PPS樹脂製、48mm×28mm×高さ12mm)が接着剤6(シリコーン製)を用いて固定され、隙間を埋めることでダイレクトポッティング封止樹脂8の漏れを防止する。ケース5には電極板400(CICクラッド材:銅/インバー/銅クラッド材製、厚さ1mm、幅13mm、全長35mm)がインサートモールドされており、ダイオード21やIGBT22などパワー素子のソース電極およびドレイン電極など大電流が流れる主電極と接続される。電極板400の端部にはネジ止め電極部が形成され、ケース5の外周部に固定される。また、ケース5外周部の別の部分に信号端子42を形成する。電極板400には予め開口部43(開口径3mm)と突起44(高さ1mm)がバーリング加工(絞り加工)によって形成しておく。突起44は一部が電極板400の表面側、一部が裏面側に形成されるように加工されている。さらに、ケースに形成された信号端子42は、IGBT22のゲート電極や温度センサー電極などと、ボンディングワイヤ7(アルミ製φ0.15mm)でそれぞれ電気的に接続されている。最後に、ダイレクトポッティング封止樹脂8を60℃に加熱した状態で流し込み、真空脱泡して加熱(100℃、1.5時間→140℃、1.5時間)して硬化させて封止を完了し、電力用半導体装置が完成する。
Embodiment 2. FIG.
FIG. 11 is a conceptual diagram showing the structure of the power semiconductor device according to the second embodiment. As shown in FIG. 11, a diode 21 (15 mm × 15 mm × 0.3 mm thick) is formed on a ceramic substrate 11 (AIN, 40 mm × 25 mm × thickness 0.635 mm, double-sided copper conductor layers 12 and 13 having a pattern thickness of 0.4 mm). mm) and an IGBT (Insulated Gate Bipolar Transistor) 22 are mounted by a solder die bond 31. Next, the case 5 (made of PPS resin, 48 mm × 28 mm × height 12 mm) is fixed using the adhesive 6 (made of silicone), and the leakage of the direct potting sealing resin 8 is prevented by filling the gap. An electrode plate 400 (CIC clad material: made of copper / invar / copper clad material, thickness 1 mm, width 13 mm, total length 35 mm) is insert-molded in the case 5, and the source electrode and drain of a power element such as the diode 21 or IGBT 22 It is connected to a main electrode through which a large current flows, such as an electrode. A screwed electrode portion is formed at the end of the electrode plate 400 and is fixed to the outer peripheral portion of the case 5. Further, the signal terminal 42 is formed in another part of the outer periphery of the case 5. An opening 43 (opening diameter: 3 mm) and a protrusion 44 (height: 1 mm) are previously formed on the electrode plate 400 by burring (drawing). The protrusions 44 are processed so that a part is formed on the front surface side of the electrode plate 400 and a part is formed on the back surface side. Further, the signal terminals 42 formed on the case are electrically connected to the gate electrode and temperature sensor electrode of the IGBT 22 by bonding wires 7 (aluminum φ0.15 mm), respectively. Finally, the direct potting sealing resin 8 is poured in a state heated to 60 ° C., vacuum degassed and heated (100 ° C., 1.5 hours → 140 ° C., 1.5 hours) to cure and complete the sealing. Semiconductor device is completed.

電極板400に用いたCICクラッド材は、厚さ0.5mmのインバー401を厚さ0.25mmの銅402および銅403でサンドした構造となっている。銅により膨張係数の小さなインバー(400℃までほぼ0ppm/K)を挟むことで電極板400トータルの熱膨張係数を小さくし、セラミック基板11や電力用半導体素子21、22の熱膨張係数に近づけることにより、接合部の熱応力を低減することができる。しかし、インバーは、はんだぬれ性が非常に乏しく酸化しやすいという短所を有するため、切断面でインバーが露出するとはんだがぬれ上がれなくなる可能性がある。   The CIC clad material used for the electrode plate 400 has a structure in which an invar 401 having a thickness of 0.5 mm is sandwiched with copper 402 and copper 403 having a thickness of 0.25 mm. The total thermal expansion coefficient of the electrode plate 400 is reduced by sandwiching invar having a small expansion coefficient with copper (approximately 0 ppm / K up to 400 ° C.) to be close to the thermal expansion coefficient of the ceramic substrate 11 and the power semiconductor elements 21 and 22. As a result, the thermal stress at the joint can be reduced. However, invar has the disadvantage that solder wettability is very poor and easily oxidizes. Therefore, if the invar is exposed on the cut surface, the solder may not wet.

図12は実施の形態2による電力用半導体装置の上面図で、ダイレクトポッティング封止樹脂8を取り去って図示している。電極板(ケース上部の外部端子部分の幅は7mm)は2個配置され、開口部43と突起44が形成された電極板400は、ねじ止め端子部410sでケース5に固定されている。電極板400はケース中でセラミック基板11から2mm程度浮いており、ダイオード21およびIGBT22の主回路電極(ソース電極)とはんだ32で接続される。他方の電極板420は、ネジ止め端子部420dによりケース5に固定され、セラミック基板11の回路導体層12に直接はんだ付けされることにより電力用半導体素子のドレイン電極と接続される。信号端子42(幅1.5mm)は、IGBT2
2の制御電極222(ゲート電極、温度センサー電極など)と、ワイヤ7で接続される。
FIG. 12 is a top view of the power semiconductor device according to the second embodiment, with the direct potting sealing resin 8 removed. Two electrode plates (the width of the external terminal portion at the top of the case is 7 mm) are arranged, and the electrode plate 400 on which the opening 43 and the protrusion 44 are formed is fixed to the case 5 with a screw terminal portion 410s. The electrode plate 400 floats about 2 mm from the ceramic substrate 11 in the case, and is connected to the diode 21 and the main circuit electrode (source electrode) of the IGBT 22 by the solder 32. The other electrode plate 420 is fixed to the case 5 by a screw terminal portion 420d and is directly soldered to the circuit conductor layer 12 of the ceramic substrate 11 to be connected to the drain electrode of the power semiconductor element. Signal terminal 42 (width 1.5mm) is IGBT2
Two control electrodes 222 (gate electrode, temperature sensor electrode, etc.) are connected by a wire 7.

図13は電極板400の開口部43と突起44の詳細を示す拡大側面断面図である。開口部43の周囲には突起44が、一部は上向き、一部は下向きに形成されており、開口部内面は、電極板400の表面または裏面と面性状が連続した面となっている。このため、はんだ32が供給されると、銅402および403に対してはんだがぬれ上がり、開口部43の内面にもはんだが吸い上げられる。   FIG. 13 is an enlarged side sectional view showing details of the opening 43 and the protrusion 44 of the electrode plate 400. Protrusions 44 are formed around the opening 43, partly upward and partly downward, and the inner surface of the opening is a surface that is continuous with the surface or back surface of the electrode plate 400. For this reason, when the solder 32 is supplied, the solder gets wet with respect to the copper 402 and 403, and the solder is also sucked up to the inner surface of the opening 43.

CICクラッド材の電極板400と電力用半導体素子のはんだ接合については、必要な量の板状はんだを間に挟んでリフローする方法が適用できる。さらにクリームはんだを塗布しておいたり、開口部43からディスペンサを用いて注入する等の方法も適用可能である。さらに、開口部43よりも小さな直径の糸はんだを所望の長さに切断して挿入し、リフローすることでもはんだ供給が可能である。   For solder joining of the electrode plate 400 of the CIC clad material and the power semiconductor element, a method of reflowing with a necessary amount of plate-like solder sandwiched therebetween can be applied. Furthermore, a method of applying cream solder or injecting from the opening 43 using a dispenser is also applicable. Furthermore, the solder can be supplied by cutting and inserting a thread solder having a diameter smaller than that of the opening 43 into a desired length and reflowing.

突起44を電極板400の表面側(電力用半導体素子と反対側)と裏面側(電力用半導体素子の側)両方に突き出した突起とすることで、CICクラッド材の電極板400の両面の銅402、403に対して確実にはんだ接続をすることが可能となり、電気抵抗や熱抵抗の小さな銅を最大限に活用することができる。勿論、図7や図9と同様、突起を電極板400の表面側または裏面側一方に突き出した突起としてもよいのは言うまでもない。なお、インバーと銅の積層は銅、インバー、銅、インバー、銅、のようにさらに多数積層する構造であってもよい。また、上記では、電極板400として、インバーを銅で挟んだ構造のものを示したが、他の材料、例えばステンレスを銅で挟んだ構造や、インバーをアルミで挟んだ構造であっても同様である。すなわち、電極板として、異なる膨張係数を有する複数の板を積層した構造とすることにより電極板400トータルの熱膨張係数を小さくし、セラミック基板11や電力用半導体素子21、22の熱膨張係数に近づけることができる。   By forming the protrusions 44 on both the front surface side (the side opposite to the power semiconductor element) and the back surface side (the power semiconductor element side) of the electrode plate 400, the copper on both sides of the electrode plate 400 of the CIC clad material Solder connection can be surely made to 402 and 403, and copper having low electrical resistance and thermal resistance can be utilized to the maximum. Of course, it goes without saying that the protrusion may be a protrusion protruding from the front surface side or the back surface side of the electrode plate 400, as in FIGS. Note that the invar and copper may have a structure in which a large number of layers such as copper, invar, copper, invar, and copper are stacked. In the above description, the electrode plate 400 has a structure in which invar is sandwiched between copper, but other materials, for example, a structure in which stainless steel is sandwiched between copper and a structure in which invar is sandwiched between aluminum are the same. It is. In other words, the electrode plate 400 has a structure in which a plurality of plates having different expansion coefficients are stacked, thereby reducing the total thermal expansion coefficient of the electrode plate 400 and increasing the thermal expansion coefficient of the ceramic substrate 11 and the power semiconductor elements 21 and 22. You can get closer.

上記ではセラミック基板11の材料として、AlNを用いたが、アルミナやSiNなどのセラミック材料でも同様の効果が得られる。さらに放熱性の必要があまりない場合には、ガラスエポキシ基板などを用いることも可能である。また、樹脂絶縁シートを用いた金属基板を用いることも可能である。また、上記ではケース5の材料としてPPSを用いたが、より耐熱性の高いLCP(液晶ポリマー)を用いても同様の効果が得られる。   In the above, AlN is used as the material of the ceramic substrate 11, but the same effect can be obtained by using a ceramic material such as alumina or SiN. Furthermore, when there is not much need for heat dissipation, a glass epoxy substrate or the like can be used. It is also possible to use a metal substrate using a resin insulating sheet. In the above description, PPS is used as the material for the case 5, but the same effect can be obtained by using LCP (liquid crystal polymer) having higher heat resistance.

上記ではダイオード21とIGBT22が1対の1in1でのモジュール構成であったが、2対の2in1や6対の6in1であっても同様の効果が得られる。また、ボンディングワイヤとして上記ではアルミ製ワイヤを用いたが、銅製ワイヤやアルミ被服銅ワイヤ、または金ワイヤを用いても同様の効果が得られる。また、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いても同様の効果が得られる。また、ダイレクトポッティング封止樹脂8については、流し込んで常温硬化させる種類のものでも同様の効果が得られる。   In the above description, the diode 21 and the IGBT 22 have a pair of 1 in 1 module configurations, but the same effect can be obtained even with two pairs of 2 in 1 and six pairs of 6 in 1. In the above description, the aluminum wire is used as the bonding wire. However, the same effect can be obtained by using a copper wire, an aluminum coated copper wire, or a gold wire. The same effect can be obtained by using a ribbon bond or a bus bar that ultrasonically bonds a metal plate. In addition, the direct potting sealing resin 8 can be obtained in the same kind by being poured and cured at room temperature.

また、電力用半導体素子21、22とセラミック基板11の接続や、電極板と電力用半導体素子を接続する接合材としてはんだを用いたが、Agフィラーをエポキシ樹脂に分散させた導電性接着剤や、ナノ粒子を低温焼成させるAgナノパウダやCuナノパウダなどを接合材として用いても同様の効果が得られる。またケースを用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても、同様の効果が得られる。   Moreover, although the solder was used as a joining material for connecting the power semiconductor elements 21 and 22 and the ceramic substrate 11 and connecting the electrode plate and the power semiconductor element, a conductive adhesive in which an Ag filler is dispersed in an epoxy resin, The same effect can be obtained by using Ag nanopowder, Cu nanopowder, or the like for firing the nanoparticles at a low temperature as a bonding material. The same effect can be obtained in a transfer mold package that is sealed with a transfer mold sealing resin using a mold without using a case.

なお、本発明は、電力用半導体素子として、例えば高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素(SiC)等を用いた電力用半導体素子を実装する電力用半導体装置に適用すると、高い電流密度の回路を形成することができるため特に効果がある。ワイドバンドギャップ半導体材料としては、他に、窒化ガリウム系材料、ダイアモンドなどがある。   The present invention is high when applied to a power semiconductor device in which a power semiconductor element using, for example, silicon carbide (SiC), which is a wide band gap semiconductor material capable of high-temperature operation, is mounted as a power semiconductor element. This is particularly effective because a circuit having a current density can be formed. Other wide band gap semiconductor materials include gallium nitride-based materials and diamond.

21 ダイオード(電力用半導体素子)、22 IGBT(電力用半導体素子)、32 はんだ接合部(接合材)、40、400 電極板、40a、40b 防錆材層、43 開口部、44、441、442 突起、211 電力用半導体素子の主電極   21 diode (power semiconductor element), 22 IGBT (power semiconductor element), 32 solder joint (joint material), 40, 400 electrode plate, 40a, 40b anticorrosive layer, 43 opening, 44, 441, 442 Protrusion, 211 Main electrode of power semiconductor element

Claims (7)

電力用半導体素子と、この電力用半導体素子の主電極の面に対向して配置され、接合材により前記電力用半導体素子の主電極の面と接合された電極板を備えた電力用半導体装置において、
前記電極板の前記電力用半導体素子の主電極の面と接合される部分に開口部が設けられ、この開口部周辺には、前記電極板の表面または裏面と面性状が連続した開口部内面となる突起が形成されていることを特徴とする電力用半導体装置。
In a power semiconductor device comprising: a power semiconductor element; and an electrode plate disposed opposite to the surface of the main electrode of the power semiconductor element and bonded to the surface of the main electrode of the power semiconductor element by a bonding material ,
An opening is provided in a portion of the electrode plate that is joined to the surface of the main electrode of the power semiconductor element. The power semiconductor device is characterized in that a protrusion is formed.
前記突起は、少なくとも一部が前記電力用半導体素子とは反対側に突き出していることを特徴とする請求項1に記載の電力用半導体装置。   2. The power semiconductor device according to claim 1, wherein at least a part of the protrusion protrudes on a side opposite to the power semiconductor element. 前記開口部および前記突起は、絞り加工により形成されたことを特徴とする請求項1または2に記載の電力用半導体装置。   The power semiconductor device according to claim 1, wherein the opening and the protrusion are formed by drawing. 前記電極板は、表面および裏面に防錆処理が施された銅板であることを特徴とする請求項1から3いずれか1項に記載の電力用半導体装置。   4. The power semiconductor device according to claim 1, wherein the electrode plate is a copper plate having a front surface and a back surface subjected to a rust prevention treatment. 5. 前記電極板は、異なる熱膨張係数を有する複数の板を積層した構造であることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置。   4. The power semiconductor device according to claim 1, wherein the electrode plate has a structure in which a plurality of plates having different thermal expansion coefficients are stacked. 5. 前記電力用半導体素子はワイドバンドギャップ半導体により形成されていることを特徴とする請求項1から5のいずれか1項に記載の電力用半導体装置。   The power semiconductor device according to claim 1, wherein the power semiconductor element is formed of a wide band gap semiconductor. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイアモンドの半導体であることを特徴とする請求項6に記載の電力用半導体装置。   The power semiconductor device according to claim 6, wherein the wide band gap semiconductor is a semiconductor of silicon carbide, a gallium nitride material, or a diamond.
JP2015009147A 2015-01-21 2015-01-21 Power semiconductor device Pending JP2016134540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015009147A JP2016134540A (en) 2015-01-21 2015-01-21 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015009147A JP2016134540A (en) 2015-01-21 2015-01-21 Power semiconductor device

Publications (1)

Publication Number Publication Date
JP2016134540A true JP2016134540A (en) 2016-07-25

Family

ID=56434598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009147A Pending JP2016134540A (en) 2015-01-21 2015-01-21 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP2016134540A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018021322A1 (en) * 2016-07-26 2018-02-01 三菱電機株式会社 Semiconductor device
WO2018078705A1 (en) * 2016-10-24 2018-05-03 三菱電機株式会社 Semiconductor device and method for manufacturing same
JP6440794B1 (en) * 2017-09-22 2018-12-19 三菱電機株式会社 Semiconductor device
JP2019153607A (en) * 2018-02-28 2019-09-12 三菱電機株式会社 Power semiconductor device and method of manufacturing the same, and power conversion device
WO2020110860A1 (en) * 2018-11-29 2020-06-04 三菱電機株式会社 Semiconductor device, power semiconductor module, power conversion device, and power semiconductor module manufacturing method
WO2022019023A1 (en) * 2020-07-20 2022-01-27 ローム株式会社 Semiconductor device
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018021322A1 (en) * 2016-07-26 2019-03-14 三菱電機株式会社 Semiconductor device
WO2018021322A1 (en) * 2016-07-26 2018-02-01 三菱電機株式会社 Semiconductor device
JPWO2018078705A1 (en) * 2016-10-24 2019-06-24 三菱電機株式会社 Semiconductor device and method of manufacturing the same
CN109844936A (en) * 2016-10-24 2019-06-04 三菱电机株式会社 Semiconductor device and its manufacturing method
WO2018078705A1 (en) * 2016-10-24 2018-05-03 三菱電機株式会社 Semiconductor device and method for manufacturing same
CN109844936B (en) * 2016-10-24 2023-12-15 三菱电机株式会社 Semiconductor device and method for manufacturing the same
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
JP6440794B1 (en) * 2017-09-22 2018-12-19 三菱電機株式会社 Semiconductor device
JP2019057663A (en) * 2017-09-22 2019-04-11 三菱電機株式会社 Semiconductor device
JP2019153607A (en) * 2018-02-28 2019-09-12 三菱電機株式会社 Power semiconductor device and method of manufacturing the same, and power conversion device
JP7042651B2 (en) 2018-02-28 2022-03-28 三菱電機株式会社 Power semiconductor devices and power converters
WO2020110860A1 (en) * 2018-11-29 2020-06-04 三菱電機株式会社 Semiconductor device, power semiconductor module, power conversion device, and power semiconductor module manufacturing method
JPWO2020110860A1 (en) * 2018-11-29 2021-05-20 三菱電機株式会社 Manufacturing methods for semiconductor devices, power semiconductor modules, power conversion devices and power semiconductor modules
JP7138720B2 (en) 2018-11-29 2022-09-16 三菱電機株式会社 Semiconductor device, power semiconductor module, power converter, and method for manufacturing power semiconductor module
WO2022019023A1 (en) * 2020-07-20 2022-01-27 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP6602480B2 (en) Semiconductor device
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP6234630B2 (en) Power module
JP2016134540A (en) Power semiconductor device
CN101335263B (en) Semiconductor module and manufacturing method thereof
US9673118B2 (en) Power module and method of manufacturing power module
JP2016018866A (en) Power module
JP5895220B2 (en) Manufacturing method of semiconductor device
JP6330436B2 (en) Power semiconductor module
WO2023221970A1 (en) Power module, power supply system, vehicle, and photovoltaic system
JP6504962B2 (en) Power semiconductor device
KR101988064B1 (en) Power semiconductor module and method for manufacturing a power semiconductor module
JP6124810B2 (en) Power module
JP5218009B2 (en) Semiconductor device
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
CN108292642B (en) Power semiconductor device
JP2014199955A (en) Semiconductor device and semiconductor device manufacturing method
JP2015220295A (en) Power module and manufacturing method of the same
CN112530915A (en) Semiconductor device with a plurality of semiconductor chips
CN102354688A (en) Power module
JP6787118B2 (en) Manufacturing methods for semiconductor devices, power converters, lead frames, and semiconductor devices
JP2011176087A (en) Semiconductor module, and power conversion apparatus
CN218788371U (en) Packaging module and electronic equipment
JP7297148B2 (en) METHOD OF JOINING METAL JOINTED BODY, SEMICONDUCTOR DEVICE, WAVEGUIDE AND JOINTED MEMBER
JP2022144711A (en) Manufacturing method for semiconductor device