JP7138720B2 - Semiconductor device, power semiconductor module, power converter, and method for manufacturing power semiconductor module - Google Patents
Semiconductor device, power semiconductor module, power converter, and method for manufacturing power semiconductor module Download PDFInfo
- Publication number
- JP7138720B2 JP7138720B2 JP2020557593A JP2020557593A JP7138720B2 JP 7138720 B2 JP7138720 B2 JP 7138720B2 JP 2020557593 A JP2020557593 A JP 2020557593A JP 2020557593 A JP2020557593 A JP 2020557593A JP 7138720 B2 JP7138720 B2 JP 7138720B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cold spray
- solder
- wiring
- spray film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
この発明は、半導体装置の接合部の信頼性を高める技術に関する。 The present invention relates to technology for improving the reliability of junctions of semiconductor devices.
インバータまたはコンバータ等の電力変換器を構成する電力用半導体モジュールの多くは、IGBT(Insulated Gate Bipolar Transistor)およびMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等のスイッチングデバイスと、スイッチングデバイスに逆並列に接続された還流ダイオードとを備えている。一般的に、スイッチングデバイスにはケイ素(Si)半導体を材料としたIGBTが用いられ、還流ダイオードにはSi半導体を材料としたpinダイオードが用いられる。近年、Si半導体よりもバンドギャップが広いワイドバンドギャップ半導体である炭化ケイ素(SiC)を用いた半導体装置が開発されている。SiCは絶縁破壊強度がSiの約10倍と高く、ドリフト層の厚みをSiの約1/10に低減できるため、低オン電圧を実現でき、また高温でも動作が可能である。そのため、SiCを半導体材料とした半導体装置は、従来のSiを半導体材料とした半導体装置に比較して小型化および高効率化が可能である。 Most of the power semiconductor modules that make up power converters such as inverters and converters have switching devices such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) and anti-parallel switching devices. and a freewheeling diode connected to . In general, IGBTs made of silicon (Si) semiconductors are used as switching devices, and pin diodes made of Si semiconductors are used as freewheeling diodes. In recent years, semiconductor devices using silicon carbide (SiC), which is a wide bandgap semiconductor having a wider bandgap than Si semiconductors, have been developed. SiC has a dielectric breakdown strength about 10 times higher than that of Si, and the thickness of the drift layer can be reduced to about 1/10 that of Si, so that a low on-voltage can be realized and operation is possible even at high temperatures. Therefore, a semiconductor device using SiC as a semiconductor material can be made smaller and more efficient than a conventional semiconductor device using Si as a semiconductor material.
IGBT、MOSFETおよびダイオード等、電力変換用の半導体装置は、主電流が半導体装置の厚み方向に流れる表裏導通型である。表裏導通型の半導体装置をセラミック基板に実装する場合、半導体装置の裏面電極はセラミック基板の金属パターンとはんだ付けされ、半導体装置の表面電極はワイヤボンディングおよび金属端子とのはんだ付けにより結線され、通電経路が形成される。しかしながら、半導体モジュール(以下、単にモジュールと称する)に占める半導体装置のコストは大きく、モジュールの小型化および低コスト化のために、各半導体装置に通電される電流密度および配線に流される電流密度が上昇する傾向にある。電流密度が上昇すると、動作時の半導体装置の発熱量は増加し、半導体装置の温度と配線温度が上昇する。 Semiconductor devices for power conversion, such as IGBTs, MOSFETs, and diodes, are of the front-to-back conduction type in which the main current flows in the thickness direction of the semiconductor device. When mounting a front-to-back conduction type semiconductor device on a ceramic substrate, the back electrode of the semiconductor device is soldered to the metal pattern of the ceramic substrate, and the front surface electrode of the semiconductor device is connected by wire bonding and soldering to the metal terminal, thereby conducting current. A path is formed. However, the cost of semiconductor devices in a semiconductor module (hereinafter simply referred to as a module) is large, and in order to reduce the size and cost of the module, the current density applied to each semiconductor device and the current density applied to the wiring are increased. tend to rise. As the current density increases, the amount of heat generated by the semiconductor device during operation increases, and the temperature of the semiconductor device and the wiring temperature rise.
従来は、半導体装置のアルミ(Al)合金からなる表面電極にAlワイヤが接合されていた。このような配線では、電流密度と温度の上昇により接合部の寿命が低下する可能性がある。そこで、Alワイヤよりも電気伝導性が高い銅(Cu)ワイヤによる配線を適用したモジュールおよびCuの板材を半導体装置の表面電極にはんだ付けしたモジュールが開発されている。 Conventionally, an Al wire has been joined to a surface electrode made of an aluminum (Al) alloy of a semiconductor device. Such wiring can reduce junction life due to increased current densities and temperatures. Therefore, a module in which copper (Cu) wire, which has a higher electrical conductivity than Al wire, is applied for wiring, and a module in which a Cu plate material is soldered to the surface electrode of a semiconductor device have been developed.
これらのモジュールの半導体装置の表面電極には、Cuワイヤとの接合性を高めるためにCu電極が形成されたり、はんだとの密着性を高めるためにニッケル(Ni)めっきの上に金(Au)めっきを施した電極が形成されたりしている。 The surface electrodes of the semiconductor devices of these modules are formed with Cu electrodes to improve adhesion with Cu wires, and gold (Au) is formed on nickel (Ni) plating to improve adhesion with solder. A plated electrode is formed.
例えば、特許文献1には、表面電極に湿式めっきを用いて金属膜を形成した半導体装置が開示されている。 For example, Patent Document 1 discloses a semiconductor device in which a metal film is formed on a surface electrode using wet plating.
特許文献1では、表面電極にめっき電極が形成され、めっき電極とヒートシンクがはんだ材を介して接合された構成の半導体装置が開示されている。特許文献1は、保護膜、めっき電極およびはんだ材が共に接触する接触点に集中する応力を低減するために、保護膜からヒートシンクまでの距離aと、めっき膜の上面からヒートシンク側面を濡れ広がったはんだ材の頂点までの距離bを規定している。しかしながら、動作温度が上昇し通電電流が増大する電力用半導体装置では、電力半導体装置の動作時の温度スイングによりはんだ接合部が膨張と収縮を繰り返し、これによりめっき電極が引き剥がされ、電力半導体装置にダメージが与えられて素子故障するという問題が発生し得る。 Patent Literature 1 discloses a semiconductor device having a configuration in which a plated electrode is formed on a surface electrode and the plated electrode and a heat sink are joined via a solder material. In Patent Document 1, in order to reduce the stress concentrated on the contact point where the protective film, the plating electrode and the solder material are in contact with each other, the distance a from the protective film to the heat sink and the side surface of the heat sink from the top surface of the plating film are wetted and spread. It defines the distance b to the top of the solder material. However, in a power semiconductor device in which the operating temperature rises and the energized current increases, the solder joints repeatedly expand and contract due to temperature swings during operation of the power semiconductor device, which causes the plated electrodes to be peeled off, resulting in the power semiconductor device. may be damaged, resulting in element failure.
本発明は上記のような問題点を解決するためになされたものであり、半導体装置の表面電極の接合部の信頼性を向上することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the problems described above, and to improve the reliability of the junction of the surface electrodes of a semiconductor device.
本開示の半導体装置は、半導体基板と、半導体基板の第1主面上に設けられた表面電極と、表面電極の周縁上に設けられた保護膜と、表面電極の保護膜で囲まれた領域上に保護膜と離間し、かつ表面電極に接して配置された第1金属膜と、を備え、第1金属膜は、コールドスプレー膜であり、保護膜と離間したはんだにより板状配線と接合される。
A semiconductor device of the present disclosure includes a semiconductor substrate, a surface electrode provided on a first main surface of the semiconductor substrate, a protective film provided on the peripheral edge of the surface electrode, and a region surrounded by the protective film of the surface electrode. and a first metal film spaced apart from the protective film and arranged in contact with the surface electrode , the first metal film being a cold spray film and bonded to the plate-like wiring by solder spaced apart from the protective film. be done.
本発明によれば、第1金属膜と板状配線との接合に用いられるはんだが保護膜と離間するため、第1金属膜、保護膜およびはんだの全てが接触する接触点が存在しない。従って、第1金属膜、保護膜およびはんだに対する応力が緩和され、表面電極自体、または表面電極と板状配線との間の接合部の信頼性が高まる。 According to the present invention, since the solder used for joining the first metal film and the plate-like wiring is separated from the protective film, there is no contact point where all of the first metal film, the protective film and the solder come into contact. Therefore, the stress on the first metal film, the protective film and the solder is relieved, and the reliability of the surface electrode itself or the joint between the surface electrode and the plate-like wiring increases.
<A.実施の形態1>
<A-1.構成>
図1は、実施の形態1の電力用半導体モジュール100(以下、単にモジュール100とも称する)の断面図である。図2は、モジュール100を上面側(図1の紙面上側)から見た部分平面図である。図1は、図2のA-B-A線に沿った断面図である。図3は、モジュール100に搭載されたスイッチングデバイス104aの上面図であり、図4は図3のC-C線に沿った断面図である。なお、図2において、開口部を閉じるカバーおよび封止材105などは図示を省略している。以下、図1から図4を用いてモジュール100の構成を説明する。<A. Embodiment 1>
<A-1. Configuration>
FIG. 1 is a cross-sectional view of a power semiconductor module 100 (hereinafter also simply referred to as module 100) according to Embodiment 1. As shown in FIG. FIG. 2 is a partial plan view of the
図1に示されるように、モジュール100は、ベース板101、ケース102、絶縁基板103、半導体装置104、第1コールドスプレー膜110、第2コールドスプレー膜111、保護膜112、板状配線106a、主端子108a、および制御端子108bを備えている。
As shown in FIG. 1, the
なお、コールドスプレー膜とは、金属粒子が溶融しない範囲の温度で吐出された金属粒子が、被接合面と衝突し変形することによって被接合面に接合され、これにより形成された膜である。変形して接合した金属粒子同士には隙間が生じるため、コールドスプレー膜の内部には空孔があり、表面には凹凸を有している。コールドスプレー膜は、厚み及び形状を任意に選択することが可能である。 Note that the cold spray film is a film formed by bonding metal particles to a surface to be bonded by colliding with the surface to be bonded and deforming metal particles ejected at a temperature within a range in which the metal particles do not melt. Since gaps are generated between the deformed and joined metal particles, the cold-sprayed film has pores inside and unevenness on the surface. The thickness and shape of the cold spray film can be arbitrarily selected.
ケース102は、上面側(図1の紙面上側)および底面側(図1の紙面下側)が開口している。ベース板101は、樹脂材等でケース102と接合され、ケース102の底面側の開口部に収納される。ベース板101は、ケース102の底面側の開口部と形状および面積が同一であり、ケース102の底面を構成する。ベース板101は、例えばCu板、もしくはAlSiCまたはCu-Moなどの複合材により構成される。但し、半導体装置104の使用にあたり十分な絶縁性能、強度および熱伝導性が得られるのであれば、ベース板101は設けられなくても良い。この場合、絶縁基板103の下側導体パターン103eがケース102の底面として露出する。ケース102は、例えばポリフェニルサルファイド樹脂(PPS)、ポリブチレンテレフタレート樹脂(PBT)またはポリエチレンテレフタレート樹脂(PET)で構成される。ケース102の上面側の開口部から樹脂等の封止材105を導入することで、ベース板101、絶縁基板103、半導体装置104、配線106、主端子108aおよび制御端子108bが封止材105で覆われる。封止材105には、例えばフィラーが混入されたエポキシ材、またはシリコンゲルが用いられる。封止材105は、モジュール100の使用に際して十分な絶縁性を有していれば良い。
The
ベース板101の上面には、絶縁基板103の下側導体パターン103eがはんだ107bにより接合される。絶縁基板103は、絶縁材103dと、絶縁材103dの上面に形成される上側導体パターン103a,103b,103cと、絶縁材103dの下面に形成される下側導体パターン103eとを備えている。絶縁材103dは、例えば酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)または窒化ケイ素(Si3N4)などのセラミックス材、もしくはエポキシ材または液晶ポリマーなどのバインダー材にシリカ、アルミナまたは窒化ホウ素(BN)などのフィラーを混入した有機絶縁材で構成される。上側導体パターン103a,103b,103cおよび下側導体パターン103eは、例えばCu材単体、Cu材にNiめっきまたは銀(Ag)めっきを施したもの、またはAl材にNiめっきまたはAgめっきを施したもので構成される。The
絶縁基板103の上面には、半導体装置104がはんだ107aにより接合されている。はんだ107aは、例えばすず(Sn)または鉛(Pb)を基材としたはんだ材である。あるいは、はんだ107aに代えてAg焼結材が用いられても良い。半導体装置104は、スイッチングデバイス104aと還流ダイオード104bを含む。スイッチングデバイス104aは、例えばSiC-MOSFETまたはSi-IGBTであり、還流ダイオード104bは、例えばSiC-SBD(Shottky Barrier Diode)またはSi-FWD(Free Wheeling Diode)である。上側導体パターン103aは、スイッチングデバイス104aのドレイン電極に電気的に接続される。以降の説明において、スイッチングデバイス104aと還流ダイオード104bを区別する必要がない場合には、単に半導体装置104と称する。
A
ケース102には、主端子108aと制御端子108bが設置されている。スイッチングデバイス104aは、主端子108aと板状配線106aにより結線され、制御端子108bとソース信号配線106bおよびゲート信号配線106cにより結線される。還流ダイオード104bは、主端子108aと板状配線106aにより結線される。
The
図1では図示を省略しているが、図2から図4に示すように、スイッチングデバイス104aと還流ダイオード104bの上面には上面電極109が設けられている。さらに、スイッチングデバイス104aの上面には、ゲートパッド109aが設けられている。図3および図4に示すように、スイッチングデバイス104aの上面の周縁部には保護膜112が形成されている。また、保護膜112はスイッチングデバイス104aの上面において、ゲートパッド109aを囲むようにしても形成されている。すなわち、上面電極109とゲートパッド109aは保護膜112によって絶縁されている。保護膜112は、スイッチングデバイス104aの表面の物理的な保護と、絶縁距離を増加させるために設けられる。保護膜112には、有機物であるポリイミドの他、無機物であるSiO2またはSiNが用いられる。Although not shown in FIG. 1, as shown in FIGS. 2 to 4,
ゲートパッド109a上には、第3コールドスプレー膜113が形成される。第3コールドスプレー膜113は、ゲート信号配線106cにより上側導体パターン103cとウェッジボンディングで結線される。上側導体パターン103cは、ゲート電極と電気的に接続される他、制御端子108bとゲート信号配線106cにより結線される。ここで、ゲート信号配線106cはCuワイヤであり、第3コールドスプレー膜113はCuワイヤ用の接合緩衝層として用いられている。従って、ゲート信号配線106cにAuワイヤなど他の材料を用いる場合、ゲートパッド109a上に第3コールドスプレー膜113は形成されなくても良い。但し、ゲート信号配線106cにCuワイヤを用いる場合、Alワイヤと比較して接合部の信頼性が大幅に高くなる。CuはAlよりも強度が勝るため、アセンブリ時にワイヤの変形が発生しにくい。この場合、ゲート信号配線106cの線径は、例えば50μm以上200μm以下程度とする。
A third
図2に示すように、スイッチングデバイス104aの上面電極109は、上側導体パターン103bとソース信号配線106bによりウェッジボンディングで結線される。上側導体パターン103bはソース電極と電気的に接続される。ソース信号配線106bは、導電性材料が用いられれば良く、例えばCuワイヤまたはAlワイヤである。
As shown in FIG. 2, the
図1および図2は図示していないが、モジュール100内には温度検知用のダイオードが設けられている。このダイオードのカソード電極およびアノード電極に接続される配線にも、ゲート信号配線106cと同様、CuワイヤまたはAlワイヤが用いられる。
Although not shown in FIGS. 1 and 2, the
上記したように、スイッチングデバイス104aと還流ダイオード104bは、板状配線106aにより主端子108aと結線される。次に、スイッチングデバイス104aおよび還流ダイオード104bと板状配線106aとの接合部分について説明する。以下、図1を参照して、スイッチングデバイス104aと板状配線106aの接合部分について説明するが、還流ダイオード104bと板状配線106aの接合部分もこれと同様である。
As described above, the
板状配線106aには、例えばCu製の板材が用いられる。但し、板状配線106aは電流を流す事が可能な電気伝導性を有していれば良いため、Cuより熱膨張率が小さい板材であってもよい。例えば、板状配線106aは、Fe-Ni合金であるインバーの表裏面にCuめっきが施されたCu-Invar-Cuの層構成を有する板材であっても良い。板状配線106aは、例えば溶接、はんだ付け、または超音波接合などで主端子108aと接合されている。具体的には、板状配線106aの板厚は通電される電流により決定されるが、0.3mm以上1.5mm以下程度が適当である。
A plate material made of Cu, for example, is used for the plate-
スイッチングデバイス104aおよび還流ダイオード104bの上面電極109の最表面には、コールドスプレー法により第1コールドスプレー膜110が成膜されている。第1コールドスプレー膜110を第1金属膜とも称する。これらの第1コールドスプレー膜110上の向かい合う位置に板状配線106aが設けられており、両者がはんだ107cで接合される。第1コールドスプレー膜110は、例えばCu粉体のコールドスプレー膜であるが、はんだ107cが濡れ広がることが可能な金属膜であれば他の金属粉体のコールドスプレー膜であっても良いし、コールドスプレー膜でなくても良い。
A first
第1コールドスプレー膜110は保護膜112と接しないように、半導体装置104の終端部を避けて成膜されることが望ましい。これにより、はんだ107cが第1コールドスプレー膜110上を濡れ広がったとしても、はんだ107c、保護膜112および第1コールドスプレー膜110が共に接触する接触点が形成されない。但し、後述するように第2コールドスプレー膜111によりはんだ107cが保護膜112と接しないようにできる場合には、保護膜112は第1コールドスプレー膜110と接していても良いし、第2コールドスプレー膜111と接していても良い。第1コールドスプレー膜110および第2コールドスプレー膜111の成膜方法については後述する。
It is desirable that the first
図1に示すように、第1コールドスプレー膜110に相対する板状配線106aの位置には貫通孔が形成されている。この貫通孔は、第1コールドスプレー膜110と板状配線106aの間の空間に設けられたはんだ107cが、溶融して体積膨張したときに濡れ拡がることのできる空間として機能する。これにより、第1コールドスプレー膜110と板状配線106aの間に収まりきらないはんだが、はんだボールとなって分離されることが抑制される。図1に示すように、板状配線106aの貫通孔の周辺部はそれ以外の部分に対して下方向に凸となることが望ましい。このような形状は、板状配線106aを下方向にプレスした後、プレスした領域よりも小さい径の貫通孔をプレスで形成することにより得られる。
As shown in FIG. 1, a through hole is formed at the position of the plate-
はんだ107cが厚いと、溶融時にはんだボールの発生確率が高くなる。一方で、はんだ107cが薄いと、板状配線106aが熱膨張により変形した際に応力を緩和できず、第1コールドスプレー膜110から上面電極109へかけて亀裂が発生してしまうため、接合部の信頼性が低下する。したがって、はんだ107cの厚さは400μm程度が好ましい。また、板状配線106aの貫通孔をプレスで打ち抜く際は、第1コールドスプレー膜110に相対する方向へ打ち抜く事が望ましい。
If the
第1コールドスプレー膜110の周縁部上には第2コールドスプレー膜111が形成される。第2コールドスプレー膜111を第2金属膜とも称する。第2コールドスプレー膜111は板状配線106aと接することにより、溶融したはんだ107cが上面電極109上へ拡がらないように防ぐ壁の役割を果たす。これにより、供給量が多すぎて、はんだ107cが第1コールドスプレー膜110と板状配線106aの間に収まりきらない場合でも、はんだ107cが板状配線106aの貫通孔を通って板状配線106aの上部へと濡れ拡がり、はんだボールの発生が抑制される。第2コールドスプレー膜111は例えばCu材であるが、溶融したはんだ107cが濡れ拡がる事が可能な金属材料であればよく、第1コールドスプレー膜110とは供給粉体が異なっていても良い。すなわち、溶融したはんだ107cが第2コールドスプレー膜111の内側に留まれなかった場合に、第2コールドスプレー膜111の外側の側面に濡れ広がる事で、はんだボールの抑制が可能であり、更に濡れ広がった場合であっても第1コールドスプレー膜にはんだが濡れ広がるためはんだボールの抑制が可能となる。なお、第1コールドスプレー膜110の厚みは50μm以上200μm未満であり、第2コールドスプレー膜111の厚みは200μm以上1000μm未満程度が望ましい。第2コールドスプレー膜111は、第1コールドスプレー膜110よりもはんだ107cに対する濡れ性の良い材料であることが望ましい。なお、第2コールドスプレー膜111よりも第1コールドスプレー膜110の方が濡れ性が良い材料であっても、はんだボール抑制に対する効果は同等に得られる。
A second
モジュール100の組立時にはんだ107cを供給する方法として、板状のはんだ材を第1コールドスプレー膜110と板状配線106aの間に挟んでも良い。あるいは、板状配線106aの貫通孔より小さい径の円筒状のはんだ材を、当該貫通孔の上部から供給しても良い。
As a method of supplying the
このように、半導体装置104の上面電極109上に第1コールドスプレー膜110が形成され、第1コールドスプレー膜110の周縁部上に第2コールドスプレー膜111が形成される。第2コールドスプレー膜111が板状配線106aと接することにより、溶融したはんだ107cが上面電極109上へ溢れることが抑制される。また、溶融したはんだ107cが板状配線106aの貫通孔内に留まることにより、板状配線106aの上面からはんだ107cがこぼれてはんだボールが形成される事が抑制される。また、板状配線106aの貫通孔に形成されたはんだ107cがリベットの役目を果たすため、板状配線106aの熱膨張時の変形が抑制される。また、第2コールドスプレー膜111と板状配線106aの間に隙間がある場合には、この隙間からはんだ107cがこぼれることがあり得るが、その場合でも第2コールドスプレー膜111の表面にはんだ107cが濡れ広がるため、はんだボールの発生が抑制される。
Thus, the first
第2コールドスプレー膜111が板状配線106aと接する場合、はんだ107cは板状配線106aと半導体装置104との間では第2コールドスプレー膜111に覆われており、封止材105と接触しない。このように、はんだ107cと封止材105の接触面積を小さくすることにより、封止材105にはんだ107cとの密着性が悪いエポキシ樹脂が用いられる場合でも、封止材105のはんだ107cからの剥離が抑制される。また、第1コールドスプレー膜110と第2コールドスプレー膜111がCu材料からなる場合には、表面の凹凸によるアンカー効果によってエポキシ樹脂との高い密着性が得られるため、封止材105の剥離がさらに抑制される。
When the second
図4に示すように、スイッチングデバイス104aは、半導体基板201、上面電極109、ゲートパッド109a、バリアメタル204、Ni電極205、およびAu電極206を備えている。半導体基板201は、SiC基板またはSi基板であり、第1主面201aおよび第1主面201aに対向する第2主面201bを備えている。半導体基板201の第1主面201a側および第2主面201b側の表層にはそれぞれ拡散層(図示せず)が設けられ、これらの拡散層はMOSFETまたはIGBTの動作を司る活性層として機能する。
As shown in FIG. 4, the
上面電極109とゲートパッド109aは、半導体基板201の第1主面201a上に形成される。すなわち、上面電極109とゲートパッド109aは、半導体基板201の第1主面201a上に設けられた表面電極である。上面電極109は、半導体装置104がMOSFETである場合にはソース電極であり、半導体装置104がIGBTである場合にはエミッタ電極である。上面電極109とゲートパッド109aは、半導体基板201の第1主面201a側の表層の拡散層との電気的導通を行う電極であり、一般に純Al、AlSi合金、AlCu合金およびAlSiCu合金が用いられる。合金中のSiまたはCuの混合比率は、合金中での重量比で5wt%以下である。上面電極109とゲートパッド109aは、半導体基板201の第1主面201a側の表層の拡散層と共に第1主電極210を構成する。
半導体基板201の第2主面201b上には、バリアメタル204が設けられる。バリアメタル204は、外部からのデバイス動作を阻害する元素の侵入を防止する膜であり、一般にチタン(Ti)、モリブデン(Mo)、タングステン(W)、バナジウム(V)、クロム(Cr)またはAl等の金属膜、もしくはこれらの酸化物または窒化物が用いられる。バリアメタル204上にはNi電極205が直接接合される。Ni電極205は、はんだ付け時にはんだと反応して合金層および金属間化合物を形成する。Ni電極205上にはAu電極206が設けられる。Au電極206は半導体装置の特性を測定する際に接触抵抗の影響を除き、さらに、Niの酸化を防いで、はんだの密着性を向上させるために設けられている。バリアメタル204、Ni電極205およびAu電極206は、半導体基板201の第2主面201b側の表層の拡散層(図示せず)と共に第2主電極220を構成する。バリアメタル204、Ni電極205およびAu電極206は、半導体装置104がMOSFETである場合にはドレイン電極であり、半導体装置104がIGBTである場合にはコレクタ電極である。
A
<A-2.製造方法>
第1コールドスプレー膜110は、コールドスプレー装置から金属粉体を吐出することにより、被接合面である上面電極109上とゲートパッド109a上に成膜される。コールドスプレー装置から吐出された金属粉体が被接合面である上面電極109およびゲートパッド109aに衝突すると、金属粉体の熱エネルギーと運動エネルギーが摩擦熱に変わり、金属粉体および被接合面のそれぞれの最表面で変形が生じて相互に絡み合う。また、それぞれの最表面の金属酸化膜が除去されて、金属粉体と被接合面の界面で生じる反応によりコールドスプレー膜が形成される。先に形成されたコールドスプレー膜の上に、連続的にコールドスプレー装置から金属粉体が吐出されて衝突することで膜厚が増加し、最終的に第1コールドスプレー膜110となる。<A-2. Manufacturing method>
The first
なお、コールドスプレー装置に供給する金属粉体は、Cu粉体であり、JIS(日本工業規格)に適合した目開きが100μm(149メッシュ)の試験用フルイを通過することにより、その粒径が制御される。Cu粉体の製法としては、電解法、高圧旋回水アトマイズ法、または水アトマイズ法などが用いられる。電解法により生成されたCu粉体の粒子形状は樹枝(デンドライト)形状に近く、高圧旋回水アトマイズ法で生成されたCu粉体の粒子形状は球形状に近い。いずれの形状のCu粉体であっても、被接合面に衝突することで原型を留めない薄い扁平状となる。 The metal powder supplied to the cold spray device is Cu powder, and the particle size is determined by passing through a test sieve with an opening of 100 μm (149 mesh) conforming to JIS (Japanese Industrial Standards). controlled. As a method for producing Cu powder, an electrolysis method, a high-pressure swirling water atomization method, a water atomization method, or the like is used. The particle shape of the Cu powder produced by the electrolytic method is close to a dendrite shape, and the particle shape of the Cu powder produced by the high-pressure swirling water atomization method is close to a spherical shape. Regardless of the shape of the Cu powder, when it collides with the surface to be joined, it becomes a thin flat shape that does not retain the original shape.
目開きが100μmのフルイを通過した粒子は、粒径が100μm以下の粒径分布を有する。但し、レーザー回折法による回折散乱パターンを解析して粒径を測定した場合、横軸を粒径、縦軸を頻度(個数)とした粒径分布図において、頻度(個数)が最大となる粒径が20μm程度であることが望ましい。すなわち、粒径が20μm程度の粒子が分布のピークを形成し、当該ピークを形成する粒子を中心に、それよりも粒径が小さな粒子および大きな粒子が存在することが望ましい。どちらかと言えば粒径が20μm以下の粒子ができるだけ多い方が、後に説明するように、粒子間隔が緻密なコールドスプレー膜を得ると言う観点から望ましく、このような分布の金属粉体を得られるように、粒子の製造条件を制御することが望ましい。なお、ここで粒径のピークが20μmという場合、粒径が20μmの粒子だけでなく、20μmに対して±10%の差を有する粒径の粒子も、ピークを形成する粒子とする。 Particles passing through a sieve with an opening of 100 μm have a particle size distribution of 100 μm or less. However, when measuring the particle size by analyzing the diffraction scattering pattern by the laser diffraction method, in the particle size distribution chart with the horizontal axis as the particle size and the vertical axis as the frequency (number), the particle with the maximum frequency (number) It is desirable that the diameter is about 20 μm. That is, it is desirable that particles with a particle size of about 20 μm form a distribution peak, and particles with smaller and larger particle sizes are present around the particles forming the peak. If anything, it is desirable to have as many particles with a particle size of 20 μm or less as possible from the viewpoint of obtaining a cold spray film with dense particle spacing, and a metal powder with such a distribution can be obtained. As such, it is desirable to control the particle production conditions. When the particle size peak is 20 μm, not only particles with a particle size of 20 μm but also particles with a particle size having a difference of ±10% from 20 μm are considered to form a peak.
このような粒径分布とすることで、第1コールドスプレー膜110の粉体粒子間隔を、上面電極109側およびゲートパッド109a側で緻密にし、上面電極109およびゲートパッド109aから離れるにつれて粗くし、第1コールドスプレー膜110の最表面に近づくにつれて再び緻密にすることができる。これについては後にさらに説明する。
With such a particle size distribution, the powder particle spacing of the first
なお、フルイの目開きは100μm未満であっても良い。例えば、目開きが53μm(270メッシュ)のフルイを用いた場合は、粒径が53μm以下の粒子が得られる。但し、収率が低くなるため、安価にコールドスプレー膜を形成するには、フルイの目開きが100μm程度であることが望ましい。 Note that the opening of the sieve may be less than 100 μm. For example, when a sieve with an opening of 53 μm (270 mesh) is used, particles with a particle size of 53 μm or less can be obtained. However, since the yield is low, it is desirable that the opening of the sieve is about 100 μm in order to form the cold spray film at low cost.
粒径が大きな粒子は、後述するコールドスプレー装置のノズルから吐出される際に、コールドスプレー膜の形成に十分な運動エネルギーを得られないため、先に形成されたコールドスプレー膜に衝突しても粒子同士の接合が生じず、吐出ガスの流れによって膜外にはじかれ、成膜に寄与しない。そのため、均一に第1コールドスプレー膜110を形成するには、金属粉体の粒径が小さいほうがよく、100μm以下、より好ましくは60μm以下である。なお、金属粉体の粒径の下限は、例えば1.0μmであるが、粒径の下限を制御するためにフルイによる選別を行う必要はない。また、以下に説明する理由から、金属粉体の粒径を均一にする必要はなく、均一にするためにフルイによる選別を行う必要はない。
Particles with a large particle size cannot obtain sufficient kinetic energy to form a cold spray film when ejected from a nozzle of a cold spray device, which will be described later. Particles do not bond to each other and are repelled out of the film by the flow of discharged gas, and do not contribute to film formation. Therefore, in order to uniformly form the first cold-sprayed
すなわち、所定の目開きを有するフルイにかけられた金属粉体は、当該目開き以下の粒径分布を有する。このような金属粉体を用いてコールドスプレーによる成膜を行うと、より重量の軽い微細な粒子から優先的に上面電極109およびゲートパッド109aに衝突してコールドスプレー膜を形成し、その後、より重量が重く粒径の大きな粒子が先に形成されたコールドスプレー膜に衝突する。したがって、上面電極109およびゲートパッド109aで保護されているスイッチングデバイス104aが破壊されることがない。さらに、成膜の初期段階では微細な粒子が上面電極109およびゲートパッド109aに衝突するため、第1コールドスプレー膜110の下面側、すなわち上面電極109およびゲートパッド109aに近い側は、粒径の小さな粒子により構成された緻密なコールドスプレー膜となる。この緻密なコールドスプレー膜の上に、上述した目開き以下の粒径分布の金属粉体が順次に衝突するので、緻密なコールドスプレー膜上に、より粗いコールドスプレー膜が成膜される。なお、粒径の大きな粒子間により粒径の小さな粒子が衝突することで、粉体粒子間隔が比較的小さな膜が成膜されるため、第1コールドスプレー膜110の上層は比較的緻密な膜となる。この結果、第1コールドスプレー膜110は、その粉体粒子間隔が上面電極109およびゲートパッド109a側ほど小さく、上面電極109およびゲートパッド109aから離れるにつれて大きく、最表面に近づくにつれて再び小さくなる膜構造を有する。
That is, the metal powder passed through a sieve having a predetermined mesh size has a particle size distribution equal to or less than the mesh size. When film formation is performed by cold spray using such metal powder, finer particles with lighter weight preferentially collide with the
上面電極109およびゲートパッド109aの厚さは、例えば5μmである。しかし、第1コールドスプレー膜110の成膜による半導体装置へのダメージを防ぐことができれば、上面電極109およびゲートパッド109aは5μmより薄くても厚くても良い。
The thickness of the
上面電極109およびゲートパッド109aの上に、湿式のめっき法によってNiめっき膜を形成しても良いし、真空蒸着によりNiスパッタ膜を形成しても良い。
On the
本実施の形態では、第1コールドスプレー膜110の材料となる金属粉体としてCu粉体を使用している。しかし、当該金属粉体は、被接合面と金属接合を形成し、板状配線106aをはんだ付けする際の被接合材となる金属であれば、例えばNi粉体でも良い。
In this embodiment, Cu powder is used as the metal powder that is the material of the first
第1コールドスプレー膜110の厚みは、スプレーの照射時間、照射速度(ガス圧)および照射温度により制御可能である。本実施の形態では、第1コールドスプレー膜110が溶融したはんだに溶解しなければよく、その観点から5μm以上の厚みがあれば十分である。また、第1コールドスプレー膜110が厚くなり過ぎると、スイッチングデバイス104aが形成される半導体ウェハが反り返り、割れてしまう。そのため、第1コールドスプレー膜110の厚みは100μm以下が望ましい。
The thickness of the first
湿式めっきにより形成されたCu膜の結晶サイズは5μm程度であるのに対して、第1コールドスプレー膜110は主として20μm程度の粒子により形成される。したがって、第1コールドスプレー膜110の最表面は、湿式めっきにより形成されたCu膜に比べて平滑ではなく不均一であって凹凸が生じている。この凹凸は、例えば、レーザー顕微鏡により100μm×100μmの範囲で測定した線粗さから導出した算術平均粗さRaが1μm以上10μm以下であることが望ましい。ここでの凹凸の大きさは、非接触式の白色干渉計により測定される。
The crystal size of the Cu film formed by wet plating is about 5 μm, while the first
このように、第1コールドスプレー膜110の最表面に不均一な凹凸が存在することで、はんだ107cが濡れ拡がる面積が大きくなるため、はんだ107cと第1コールドスプレー膜110との接合強度が向上する。また、第1コールドスプレー膜110と封止材105との密着性が、アンカー効果により向上する。
In this way, the presence of non-uniform unevenness on the outermost surface of the first
なお、上述したコールドスプレー膜中の粒子サイズは、例えば、第1コールドスプレー膜110を断面観察して電子線後方散乱回折法(Electron Back Scatter Diffraction Patterns:EBSD)により測定された値である。
The particle size in the cold spray film described above is, for example, a value measured by observing the cross section of the first
コールドスプレー装置のノズルから吐出される金属粉体は、被接合面への衝突時に変形する。したがって、例えば30μmの膜厚の第1コールドスプレー膜110を形成する場合に、必ずしも金属粉体の粒径を30μm以下としなくても良い。
The metal powder discharged from the nozzle of the cold spray device is deformed when it collides with the surfaces to be joined. Therefore, when forming the first
通常、Cuなどの金属膜は、スパッタ蒸着法により成膜されると、膜厚が2μm以上3μm以下であり、膜厚分布はナノメートルオーダと平坦である。また、めっき法により金属膜を形成する場合、膜厚が数μm以上30μm以下であり、膜厚分布はサブミクロンオーダと平坦である。一方、後述するように本実施の形態では、金属膜をコールドスプレー法によりマスクを用いて成膜する。コールドスプレー膜は、マスク開口部壁面に沿って鉛直に立ち上がらず、膜中央部に向かって傾斜した形状となる。第1コールドスプレー膜110の厚さは、超音波探傷法により測定することができる。すなわち、第1コールドスプレー膜110の成膜後の半導体装置に対して超音波プローブから発せられる超音波が第1コールドスプレー膜110を通過するのに要する時間と、第1コールドスプレー膜110と上面電極109およびゲートパッド109aとの界面で超音波が反射されて返ってくるまでの時間との差により測定される。
Usually, when a metal film such as Cu is formed by a sputtering vapor deposition method, the film thickness is 2 μm or more and 3 μm or less, and the film thickness distribution is flat on the order of nanometers. When the metal film is formed by plating, the film thickness is several μm or more and 30 μm or less, and the film thickness distribution is flat on the order of submicrons. On the other hand, as will be described later, in this embodiment, a metal film is formed by a cold spray method using a mask. The cold spray film does not rise vertically along the wall surface of the mask opening, but has a shape that is inclined toward the central portion of the film. The thickness of the first
次に、図5から図9を用いて、還流ダイオード104bの製造方法について説明する。
Next, a method of manufacturing the
図5に示すように、拡散層(図示せず)が設けられた半導体基板201の第1主面201a上に、上面電極109を形成する。半導体基板201の第1主面201a側の拡散層と上面電極109とが第1主電極210となる。上面電極109は、例えば物理的気相成長法(PVD)または化学的気相成長法(CVD)などの真空成膜法で形成する。その後、半導体基板201を第2主面201b側から研削し、所定の厚さとする。
As shown in FIG. 5, a
次に、研削後の第2主面201b上に、バリアメタル204、Ni電極205およびAu電極206の順に、例えば真空成膜法で形成し、これらを第2主電極220とする。
Next, a
次に、上面電極109上に感光性ポリイミド(PI)を塗布して選択的に露光することにより、厚さ2μm以上10μm以下の保護膜112を成膜する。保護膜112が有機物で構成される場合は、Ni電極205およびAu電極206の形成後に成膜する。その後、保護膜112上にコールドスプレー用のマスク404を重ね合わせる。
Next, a
なお、マスク404の保護膜112と重なる部分は、保護膜112と干渉しないように10μmほど厚みが薄くなっている。マスク404の開口部は上面電極109上に重なるように配設されている。
A portion of the
図6は、保護膜112を形成した段階の半導体ウェハ301の上面図である。なお、半導体ウェハ301は図5の半導体基板201に対応している。図6に示されるように、保護膜112は、ダイシングライン304で囲まれた四角形の半導体装置形成領域302内にダイシングライン304に沿って設けられ、ダイシングライン304上には形成されない。
FIG. 6 is a top view of the
図7は、保護膜112の上にマスク404を重ね合わせた状態の半導体ウェハ301の上面図である。マスク404は、保護膜112とダイシングライン304を覆っている。マスク404の開口部OPは、半導体装置形成領域302の第1コールドスプレー膜110を成膜する部分である。マスク404には、例えばステンレススチール(SUS)板が使用される。マスク404の厚さは、コールドスプレー装置により吐出される粉体がマスク404を貫通しない厚さに設定され、例えば0.5mm以上5mm未満、望ましくは1mm程度とする。なお、SUS板の保護膜112と対面する部分に、保護膜112と同種の有機物がコーティングされたものをマスク404として用いても良い。これにより、保護膜112とSUS板とが直接接することにより、保護膜112が傷つく可能性を低減できる。
FIG. 7 is a top view of
図8は、コールドスプレー装置420から上面電極109へ粉体423を吐出している状態を示している。マスク404を重ねた半導体ウェハ301の上部にコールドスプレー装置420を配置し、コールドスプレー装置420のノズル422の先端から被接合面となる上面電極109に向けて粉体423を吐出することで、上面電極109上に第1コールドスプレー膜110を成膜する。コールドスプレー装置420は、スプレーガン421、ノズル422および配管424を備えて構成される。ノズル422は、スプレーガン421の先端に設けられて粉体423を吐出する。配管424は、スプレーガン421のノズル422とは反対側に設けられる。粉体423は、粒径100μm以下の金属粉体であり、本実施の形態においては、板状配線材であるCu板とはんだ付けできる材料としてCu粉体が用いられる。なお、粉体423は、Ni、Ag、Pd、Auなどの金属粉体でも良い。
FIG. 8 shows a state in which
コールドスプレー装置420は、配管424を介して粉体供給装置(図示せず)および高圧ガス発生装置(図示せず)に接続されている。粉体供給装置から配管424に供給された粉体423は、ヒータ(図示せず)が取り付けられたスプレーガン421を通過する際に高温に加熱される。高圧ガス発生装置からは配管424に高圧ガスが供給され、高温に加熱された粉体423を付勢する。これにより、ノズル422から上面電極109へ粉体423が吐出される。
The
高圧ガスは不活性ガスであれば良く、例えば窒素ガス、アルゴンガスまたはヘリウムガスが用いられる。高圧ガスの圧力はノズル422の先端から吐出される際に、例えば、噴射圧力0.1MPa以上10MPa以下となり、1ml/min以上1000ml/min以下の流速で、粉体供給量が1g/min以上100g/min以下となるような圧力とする。このような条件で粉体423を吹き付けることで、吐出時間に応じた任意の膜厚の第1コールドスプレー膜110を形成することが可能となる。また、上記の圧力設定にすることで、上述したように、より微細な粒子を優先的に上面電極109に衝突させて第1コールドスプレー膜110を形成し、その後、より重量が重く粒径の大きな粒子を先に形成された第1コールドスプレー膜110に衝突させることができる。
The high-pressure gas may be any inert gas, such as nitrogen gas, argon gas or helium gas. When the pressure of the high-pressure gas is discharged from the tip of the
なお、ヒータ温度は100~700℃の範囲で調整可能であり、吐出する材料によって任意に選択される。 Note that the heater temperature can be adjusted in the range of 100 to 700° C., and is arbitrarily selected according to the material to be discharged.
ノズル422の先端とマスク404との距離は、1mm以上300mm以下であれば第1コールドスプレー膜110を成膜可能である。本実施の形態では、当該距離を5mm程度に設定する。この距離は、先に説明したように、粒径が大きな粒子を排除するための距離である。ノズル422から吐出される際に、第1コールドスプレー膜110を形成するのに十分な運動エネルギーが得られないほど粒径が大きな粒子は、ノズル422の先端とマスク404との間から吐出ガスの流れによって膜外にはじかれることとなる。
If the distance between the tip of the
第1コールドスプレー膜110を成膜後、図9に示すように第2コールドスプレー膜111を成膜する。まず、半導体ウェハ301上から成膜に寄与しなかった粉体をブロアーで除去する。ここで、ノズル422によるコールドスプレーの塗布幅を500μm以上1000μm以下とする。次に、ノズル422の中心をマスク404の開口端部から250μm程内側にセットする。そして、ノズル422から粉体423を吐出し、マスク404の開口部の周囲をコールドスプレーする。これにより、第1コールドスプレー膜110の端部上に第2コールドスプレー膜111が形成される。ノズル422の中心位置が第2コールドスプレー膜111の厚みのピークとなり、そこから還流ダイオード104bの中央部に向かうほど、第2コールドスプレー膜111の厚みは小さくなる。第1コールドスプレー膜110と第2コールドスプレー膜111を一体のコールドスプレー膜としてみると、断面が凹状のコールドスプレー膜である。ここで、第2コールドスプレー膜111の厚みは、上面電極109と板状配線106aの距離より小さい範囲で、任意に設定できる。
After forming the first
その後、マスク404を取り除き、半導体ウェハ301上から成膜に寄与しなかった粉体をブロアーで除去する。この後、成膜された第1コールドスプレー膜110および第2コールドスプレー膜111が酸化しないように、還元性を有する液体中、またはCuを僅かに溶解する酸性の液体中で超音波洗浄により成膜に寄与しなかった粉体を取り除く。また、第1コールドスプレー膜110の最表面に形成された酸化膜を除去し、その後、ベンゾトリアゾール等の防錆皮膜を形成して、酸化防止をしても良い。
After that, the
さらに、窒素ガスのような不活性ガス雰囲気下で半導体ウェハ301を乾燥させて、粉体423の衝突時に第1コールドスプレー膜110および第2コールドスプレー膜111内に発生した残留応力を緩和すると共に、粒子同士の接合界面を再結晶化して、より緻密な金属膜を形成する。
Further, the
第1コールドスプレー膜110および第2コールドスプレー膜111が成膜された半導体ウェハ301は、ダイシングライン304に沿って、ダイシング装置でダイシングされ、図9に示されるように還流ダイオード104bに個片化される。
The
なお、窒素ガスによる乾燥および再結晶化は、ダイシング工程前ではなくダイシング後の工程で実施されても良い。例えば、モジュール100の組み立て工程中、より具体的には、チップダイボンディング時にリフロー熱を利用して第1コールドスプレー膜110および第2コールドスプレー膜111の残留応力の緩和と再結晶化を行うと効率的である。
Drying and recrystallization with nitrogen gas may be performed after the dicing process instead of before the dicing process. For example, during the process of assembling the
<A-3.変形例>
上記では、上面電極109およびゲートパッド109a上に、第1コールドスプレー膜110と第2コールドスプレー膜111が設けられることについて説明した。しかし、第1コールドスプレー膜110と第2コールドスプレー膜111の少なくとも一方に代えて、Niめっき膜が成膜されていても良い。<A-3. Variation>
In the above description, it has been described that the first
<A-4.効果>
実施の形態1の半導体装置104は、半導体基板201と、半導体基板201の第1主面201a上に設けられた表面電極である上面電極109またはゲートパッド109aと、表面電極の周縁上に設けられた保護膜112と、表面電極の保護膜112で囲まれた領域上に設けられた第1金属膜である第1コールドスプレー膜110と、を備え、第1コールドスプレー膜110は、保護膜112と離間したはんだ107cにより板状配線106aと接合される。すなわち、第1コールドスプレー膜110、保護膜112およびはんだ107cの全てが接触する接触点は存在しない。これにより、第1コールドスプレー膜110、保護膜112およびはんだ107cに対して応力が集中することが避けられる。従って、表面電極自体、または表面電極と板状配線106aとの間の接合部である第1コールドスプレー膜110およびはんだ107cの信頼性が高まる。具体的には、はんだ107c、第1コールドスプレー膜110、および表面電極における亀裂進展が抑制される。また、仮にはんだ107cで亀裂が発生し、その亀裂が第1コールドスプレー膜110に進展したとしても、第1コールドスプレー膜110の厚みだけ、はんだ107cから表面電極への亀裂進展距離が長いため、長寿命化が実現する。また、表面電極が保護膜112と接する点から引き剥がされて半導体基板201を破壊することが抑制される。なお、半導体装置がMOSFETまたはIGBTである場合、表面電極に亀裂が発生すると、その亀裂が垂直に進展してガラス質のゲート酸化膜に達し、ゲート-ソースまたはゲート-エミッタ間が短絡故障してしまう。しかし、半導体装置104によれば、表面電極104への亀裂を抑制できるため、上記の短絡故障を抑制できる。<A-4. Effect>
The
また、第1コールドスプレー膜110が保護膜112と離間して配置される、すなわち接触しないことで、はんだ107cが第1コールドスプレー膜110を超えて濡れ拡がった場合でも、第1コールドスプレー膜110、保護膜112およびはんだ107cの全てが接触する接触点が生じないため、はんだ107cの剥離が抑制され、表面電極に対して応力が集中することが避けられる。従って、表面電極自体、または表面電極と板状配線106aとの間の接合部である第1コールドスプレー膜110およびはんだ107cの信頼性が高まる。
In addition, since the first
実施の形態1の半導体装置104は、第1金属膜である第1コールドスプレー膜110と板状配線106aとの間で第1コールドスプレー膜110の周縁上に設けられた第2金属膜である第2コールドスプレー膜111を備える。したがって、第2コールドスプレー膜111が壁となって、はんだ107cが表面電極上にこぼれてはんだボールとなることを防ぐことができる。
The
第1金属膜がコールドスプレー法により成膜される第1コールドスプレー膜110である場合、湿式めっきにより形成された金属膜に比べて表面に凹凸を有するため、はんだ107cが第1コールドスプレー膜110上を濡れ拡がる面積が大きく、はんだ107cとの接合強度が向上する。
When the first metal film is the first
第2金属膜がコールドスプレー法により成膜される第2コールドスプレー膜111である場合、湿式めっきにより形成された金属膜に比べて表面に凹凸を有するため、はんだ107cが第2コールドスプレー膜111上を濡れ拡がる面積が大きく、はんだ107cとの接合強度が向上する。また、第2コールドスプレー膜111の外側の側面に凹凸があることから、第2コールドスプレー膜111と封止材105との密着性がアンカー効果により向上する。
When the second metal film is the second
実施の形態1の電力用半導体モジュール100は、半導体装置104と、半導体装置104の第1金属膜と相対する位置に設けられ、第1金属膜とはんだ107cで接合された板状配線106aとを備える。電力用半導体モジュール100は、第1金属膜、保護膜112およびはんだ107cの全てが接触する接触点を有さないため、表面電極自体、または表面電極と板状配線106aとの間の接合部である第1コールドスプレー膜110およびはんだ107cの信頼性が高まる。
The
実施の形態1の電力用半導体モジュール100において、板状配線106aの第1金属膜と相対する位置に貫通孔が形成される場合、第1金属膜と板状配線106aの間の空間に設けられたはんだ107cが、溶融して体積膨張したときに貫通孔へ濡れ拡がることができるため、はんだボールを抑制することができる。
In the
実施の形態1の電力用半導体モジュール100において、第2金属膜と板状配線106aの間に隙間がある場合には、この隙間からはんだ107cがこぼれることがあり得るが、その場合でも第2コールドスプレー膜111の表面にはんだ107cが濡れ広がるため、はんだボールの発生が抑制される。
In the
実施の形態1の電力用半導体モジュール100の製造方法は、半導体基板201の第1主面201a上に表面電極である上面電極109またはゲートパッド109aを形成し、表面電極の周縁上に保護膜112を形成し、表面電極の保護膜112で囲まれた領域上に第1金属膜である第1コールドスプレー膜110をコールドスプレー法により形成し、第1金属膜を、保護膜112と離間したはんだ107cにより板状配線106aと接合する。これにより、第1コールドスプレー膜110、保護膜112およびはんだ107cに対して応力が集中することが避けられる。従って、表面電極自体、または表面電極と板状配線106aとの間の接合部である第1コールドスプレー膜110およびはんだ107cの信頼性が高まる。
In the method of manufacturing the
<B.実施の形態2>
本実施の形態は、上述した実施の形態1にかかるモジュール100を電力変換装置に適用したものである。実施の形態1にかかるモジュール100は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに実施の形態1にかかるモジュール100を適用した場合について説明する。<B. Embodiment 2>
The present embodiment applies the
図10は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 10 is a block diagram showing the configuration of a power conversion system to which the power conversion device according to this embodiment is applied.
図10に示す電力変換システムは、電源500、電力変換装置510および負荷520から構成される。電源500は、直流電源であり、電力変換装置510に直流電力を供給する。電源500は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源500を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
The power conversion system shown in FIG. 10 is composed of a
電力変換装置510は、電源500と負荷520の間に接続された三相のインバータであり、電源500から供給された直流電力を交流電力に変換し、負荷520に交流電力を供給する。電力変換装置510は、図10に示すように、直流電力を交流電力に変換して出力する主変換回路511と、主変換回路511を制御する制御信号を主変換回路511に出力する制御回路513とを備えている。
負荷520は、電力変換装置510から供給された交流電力によって駆動される三相の電動機である。なお、負荷520は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置510の詳細を説明する。主変換回路511は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源500から供給される直流電力を交流電力に変換し、負荷520に供給する。主変換回路511の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路511は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路511の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上述した実施の形態1のモジュール100に相当する半導体モジュール512が適用される。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路511の3つの出力端子は、負荷520に接続される。
Details of the
また、主変換回路511は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体モジュール512に内蔵されていてもよいし、半導体モジュール512とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路511のスイッチング素子を駆動する駆動信号を生成し、主変換回路511のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路513からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
Further, the main conversion circuit 511 includes a drive circuit (not shown) for driving each switching element. It may be a configuration provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 511 and supplies it to the control electrode of the switching element of the main conversion circuit 511 . Specifically, in accordance with a control signal from the
制御回路513は、負荷520に所望の電力が供給されるよう主変換回路511のスイッチング素子を制御する。具体的には、負荷520に供給すべき電力に基づいて主変換回路511の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路511を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路511が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
The
本実施の形態に係る電力変換装置では、主変換回路511のスイッチング素子と還流ダイオードとして実施の形態1にかかるモジュール100を適用するため、高い信頼性を得ることができる。
In the power converter according to the present embodiment, since the
本実施の形態では、2レベルの三相インバータにモジュール100を適用する例を説明したが、モジュール100は、これに限らず種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータにモジュール100を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータにモジュール100を適用することも可能である。
In this embodiment, an example in which the
また、モジュール100を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
In addition, the power conversion device to which the
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。 In addition, within the scope of the invention, each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted. Although the present invention has been described in detail, the above description is, in all its aspects, exemplary, and the invention is not limited thereto. It is understood that numerous variations not illustrated can be envisioned without departing from the scope of the invention.
10,103e 下側導体パターン、111 第2コールドスプレー膜、100 電力用半導体モジュール、101 ベース板、102 ケース、103 絶縁基板、103a,103b,103c 上側導体パターン、103d 絶縁材、103e 下側導体パターン、104 半導体装置、104a スイッチングデバイス、104b 還流ダイオード、105 封止樹脂、106 配線、106a 板状配線、106b ソース信号配線、106c ゲート信号配線、107a,107b,107c はんだ、108a 主端子、108b 制御端子、109 上面電極、109a ゲートパッド、110 第1コールドスプレー膜、112 保護膜、113 第3コールドスプレー膜、201 半導体基板、201a 第1主面、201b 第2主面、202 Al合金電極、204 バリアメタル、205 Ni電極、206 Au電極、210 第1主電極、220 第2主電極、301 半導体ウェハ、302 半導体装置形成領域、304 ダイシングライン、404 マスク、420 コールドスプレー装置、421 スプレーガン、422 ノズル、423 粉体、424 配管、500 電源、510 電力変換装置、511 主変換回路、512 半導体モジュール、513 制御回路、520 負荷、OP 開口部。
Claims (9)
前記半導体基板の第1主面上に設けられた表面電極と、
前記表面電極の周縁上に設けられた保護膜と、
前記表面電極の前記保護膜で囲まれた領域上に前記保護膜と離間し、かつ前記表面電極に接して配置された第1金属膜と、を備え、
前記第1金属膜は、コールドスプレー膜であり、前記保護膜と離間したはんだにより板状配線と接合される、半導体装置。 a semiconductor substrate;
a surface electrode provided on the first main surface of the semiconductor substrate;
a protective film provided on the periphery of the surface electrode;
a first metal film disposed on a region of the surface electrode surrounded by the protective film, separated from the protective film and in contact with the surface electrode ;
The semiconductor device according to claim 1, wherein the first metal film is a cold-spray film, and is joined to the plate-like wiring by solder spaced apart from the protective film.
請求項1に記載の半導体装置。 further comprising a second metal film provided on the peripheral edge of the first metal film between the first metal film and the plate-like wiring;
A semiconductor device according to claim 1 .
請求項2に記載の半導体装置。 The second metal film has better solder wettability than the first metal film,
3. The semiconductor device according to claim 2.
請求項2または請求項3に記載の半導体装置。 wherein the second metal film is a cold spray film;
4. The semiconductor device according to claim 2 or 3.
前記第1金属膜と相対する位置に設けられ、前記第1金属膜と前記はんだで接合された前記板状配線とを備える、
電力用半導体モジュール。 A semiconductor device according to any one of claims 1 to 4;
provided at a position facing the first metal film and joined to the first metal film with the solder,
Power semiconductor module.
請求項5に記載の電力用半導体モジュール。 A through hole is formed at a position facing the first metal film of the plate-shaped wiring,
6. The power semiconductor module according to claim 5.
前記第1金属膜と相対する位置に設けられ、前記第1金属膜と前記はんだで接合された前記板状配線とを備え、
前記第2金属膜と前記板状配線との間に隙間がある、
電力用半導体モジュール。 A semiconductor device according to any one of claims 2 to 4;
The plate-shaped wiring is provided at a position facing the first metal film and is joined to the first metal film with the solder,
there is a gap between the second metal film and the plate-like wiring;
Power semiconductor module.
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備える、
電力変換装置。 A semiconductor device having the semiconductor device according to any one of claims 1 to 4 or the power semiconductor module according to any one of claims 5 to 7, converting input power to output a main conversion circuit that
a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit;
Power converter.
前記表面電極の周縁上に保護膜を形成し、
前記表面電極の前記保護膜で囲まれた領域上に前記保護膜と離間し、かつ前記表面電極に接した第1金属膜をコールドスプレー法により形成し、
前記第1金属膜を、前記保護膜と離間したはんだにより板状配線と接合する、
電力用半導体モジュールの製造方法。 forming a surface electrode on the first main surface of the semiconductor substrate;
forming a protective film on the peripheral edge of the surface electrode;
forming a first metal film on a region of the surface electrode surrounded by the protective film by a cold spray method , separated from the protective film and in contact with the surface electrode ;
bonding the first metal film to a plate-like wiring by solder spaced apart from the protective film;
A method of manufacturing a power semiconductor module.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018223152 | 2018-11-29 | ||
JP2018223152 | 2018-11-29 | ||
PCT/JP2019/045454 WO2020110860A1 (en) | 2018-11-29 | 2019-11-20 | Semiconductor device, power semiconductor module, power conversion device, and power semiconductor module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020110860A1 JPWO2020110860A1 (en) | 2021-05-20 |
JP7138720B2 true JP7138720B2 (en) | 2022-09-16 |
Family
ID=70853226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020557593A Active JP7138720B2 (en) | 2018-11-29 | 2019-11-20 | Semiconductor device, power semiconductor module, power converter, and method for manufacturing power semiconductor module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7138720B2 (en) |
WO (1) | WO2020110860A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016086069A (en) | 2014-10-24 | 2016-05-19 | 三菱電機株式会社 | Semiconductor element and semiconductor device |
JP2016111083A (en) | 2014-12-03 | 2016-06-20 | 三菱電機株式会社 | Power module and manufacturing method of the same |
JP2016134540A (en) | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | Power semiconductor device |
-
2019
- 2019-11-20 JP JP2020557593A patent/JP7138720B2/en active Active
- 2019-11-20 WO PCT/JP2019/045454 patent/WO2020110860A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016086069A (en) | 2014-10-24 | 2016-05-19 | 三菱電機株式会社 | Semiconductor element and semiconductor device |
JP2016111083A (en) | 2014-12-03 | 2016-06-20 | 三菱電機株式会社 | Power module and manufacturing method of the same |
JP2016134540A (en) | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | Power semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020110860A1 (en) | 2021-05-20 |
WO2020110860A1 (en) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6847259B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
US8673691B2 (en) | Method for manufacturing a semiconductor device | |
US8164176B2 (en) | Semiconductor module arrangement | |
US10236230B2 (en) | Electronic device and method for manufacturing the same | |
JP2009076703A (en) | Semiconductor apparatus | |
CN115101498A (en) | Power module, power supply system, vehicle and photovoltaic system | |
JP2019102535A (en) | Semiconductor module and manufacturing method therefor, and power conversion apparatus | |
EP2302676A1 (en) | High power semiconductor device | |
JP7138720B2 (en) | Semiconductor device, power semiconductor module, power converter, and method for manufacturing power semiconductor module | |
US20210225798A1 (en) | Additive Manufacturing of a Frontside or Backside Interconnect of a Semiconductor Die | |
WO2021085234A1 (en) | Semiconductor module, power conversion apparatus, method for manufacturing semiconductor module, and method for manufacturing power conversion apparatus | |
JP5884625B2 (en) | Semiconductor device | |
WO2022153780A1 (en) | Semiconductor device, power conversion device, and manufacturing method for semiconductor device | |
US20190006267A1 (en) | Solid top terminal for discrete power devices | |
US11908830B2 (en) | Semiconductor device and method for fabricating the same | |
KR102459361B1 (en) | Power module package | |
US20230063259A1 (en) | High density and durable semiconductor device interconnect | |
US11557531B2 (en) | Semiconductor device with metal film, power conversion device with the semiconductor device, and method of manufacturing the semiconductor device | |
JP7404726B2 (en) | semiconductor equipment | |
JP7387232B2 (en) | Semiconductor device, power conversion device, and method for manufacturing semiconductor device | |
JP2022168905A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20170323801A1 (en) | Method of generating a power semiconductor module | |
JP2023178555A (en) | Semiconductor device and power conversion device | |
JP2022006839A (en) | Semiconductor device | |
CN111788694A (en) | Semiconductor element, semiconductor device, power conversion device, and method for manufacturing semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7138720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |